JP5977092B2 - レールツーレールｄｍｏｓ増幅器の出力ステージにバイアスをかけるための方法及び装置 - Google Patents

Description

本発明は、増幅器の出力ステージにバイアスをかけるための方法及び装置に関係する。

本出願は、米国特許法第１１９条の下で、その全体が参照によりここに組み込まれている２０１１年６月１７日に出願された米国仮特許出願番号６１／４９８，３３０号に対する優先権を主張する。

ポータブル電気装置は、５［Ｖ］またはそれ以下の単一の供給電圧をますます使用すると共に、削減された（reduced：縮小された）供給電圧の設計は、使用に適したダイナミックレンジを有するように、完全な電源範囲、またはレールツーレール（rail to rail）電源を使用する必要がある。図１Ａは、従来技術のレールツーレール出力ＤＭＯＳ増幅器の図を示す。図示されるように、増幅器１００は、出力ドライバステージが後ろに続いている高利得ステージを有するマルチステージ増幅器である。入力ステージ１０１は、入力信号“ｉｎｐｕｔｐ”及び“ｉｎｐｕｔｎ”を受け取ると共に、出力信号“ａ１”及び“ｎｄｒｉｖｅ”を供給する。高利得ステージは、高電位側カレントミラー（current mirror）１０２、出力バイアス回路１０３、及び低電位側カレントソース（current source：電流源）１０４を含む。出力ドライバステージは、高電位側ＰＭＯＳドライバ１０５、及び低電位側ＮＭＯＳドライバ１０６を含む。出力バイアス回路１０３は、低電位側カレントソース１０４及び高電位側カレントミラー１０２から入力電流を受け取る。入力電流に応答して、出力バイアス回路１０３は、高電位側ＰＭＯＳドライバ１０５に対してバイアス電圧“ｐｄｒｉｖｅ”を設定すると共に、低電位側ＮＭＯＳドライバ１０６に対してバイアス電圧“ｎｄｒｉｖｅ”を設定する。

高電位側カレントミラー１０２は、出力バイアス回路１０３からそれぞれ“ｂ１”及び“ｐｄｒｉｖｅ”を受け取ると共に電源レールＶＤＤに連結される、高電位側カレントミラー１０２１及び１０２２を含む。低電位側カレントソース１０４は、入力ステージ１０１からそれぞれ“ａ１”及び“ｎｄｒｉｖｅ”を受け取ると共に電源レールＶＳＳに連結される、低電位側カレントソース１０４１及び１０４２を含む。高電位側ＰＭＯＳドライバ１０５のゲートは、“ｐｄｒｉｖｅ”によって制御されると共に、そのソースはＶＤＤに連結される。低電位側ＮＭＯＳドライバ１０６のゲートは、“ｎｄｒｉｖｅ”によって制御されると共に、そのソースはＶＳＳに連結される。増幅器の出力１０７は、ドライバ１０５及び１０６のドレインの論理積（conjunction）から引き出される。図１Ｂに示されたように、出力の振れ幅（swing）は、ＶＤＤからＶＳＳである。すなわち、その出力はレールツーレールである。

出力ドライバステージとその前のステージ（例えば図１Ａにおける高利得ステージ）との間の接続は、前のステージの性能、そしてその結果、増幅器利得を生み出す。典型的なＭＯＳ増幅器では、最後の利得ステージ（例えば、図１Ａにおける高利得ステージ）は、１つまたは両方のレールまで駆動することができる増幅器のための高電位側ＰＭＯＳまたは低電位側ＮＭＯＳ（例えば、図１Ａにおける出力ドライバステージ）であり得るＭＯＳ出力ドライバのゲートを駆動することになる。図１Ａに示される増幅器において、ドライバのゲートバイアス電圧は、電源レールから離れているゲート−ソース間電圧“Ｖｇｓ”であり、高利得ステージのカレントミラー／カレントソースを横断するヘッドルーム（headroom：無歪限界）は、高電位側における“ＶＤＤ−Ｖｐｄｒｉｖｅ＝Ｖｇｓ＿ｐ”と、低電位側における“Ｖｎｄｒｉｖｅ−ＶＳＳ＝Ｖｇｓ＿ｎ”である。従って、多くの増幅器上のプロセススキュー（process skew）及び温度にわたって、前のステージのカレントミラーは、ただ１つだけの“Ｖｇｓ”、例えば図１Ａにおける“Ｖｇｓ＿ｐ”または“Ｖｇｓ＿ｎ”のヘッドルームを有する飽和状態を維持しなければならない。

ヘッドルームまたは“Ｖｇｓ”は、高い動作温度及びプロセススキューにおいて、０．４［Ｖ］と同じくらい低いかもしれない。これは、ミラーのバイアス印加（biasing）を実行する際に使用され得るデジェネレーションオーバードライブ（degeneration overdrive）の量及びカスコーディング（cascoding：カスコード接続）を制限する。これは、それらのマッチング（増幅器オフセット）、及び、更にそれらの出力インピーダンス（増幅器利得）を直接生み出すことができる。出力ドライバのゲート−ソース間電圧“Ｖｇｓ”が低くなる程、先行する利得ステージの利得を高く維持することが難しくなる。これは、通常、前のステージが高出力インピーダンスのカレントミラー／カレントソースを有しているからである。これを横断する電圧ヘッドルームが低下するので、カレントミラー／カレントソースは、飽和状態から抜け出る可能性があり、結果として、増幅器の利得を下げる、利得ステージの出力におけるインピーダンスの低下になる。これは、特に、ドライバステージがあとに続く１つの高利得ステージを有する２つのステージの増幅器に関する場合である。

従って、出力ドライバにおける駆動電圧を増加するための方法及び回路を提供することが望ましいであろう。これは、カレントミラーを横断する更に多くのヘッドルームを可能にし、そして、簡単な方法において増幅器性能及びロバスト性（robustness）を強化する、より良いバイアス印加及びカレントミラーの性能を可能にする。

本発明の特徴が理解され得るように、多くの図が下記で説明される。しかしながら、添付された図面は、本発明の特別な実施例のみを例証し、従ってそれらは、その発明が他の等しく効果的な実施例を包含するかもしれないので、発明の範囲の制限であると考えられるべきではない、ということが注意されるべきである。

従来技術のレールツーレール出力ＤＭＯＳ増幅器を示す図である。 図１Ａにおける増幅器の信号波形を示す図である。 本発明の一実施例によるＤＭＯＳ増幅器を示す図である。 図２Ａにおける“Ｖｄｒｏｐ”を供給するために使用され得るデバイスを示す図である。 図２Ａにおける増幅器の信号波形を示す図である。 本発明の一実施例による増幅器を示す図である。 本発明の一実施例による増幅器を示す図である。 本発明の一実施例による図３Ａの増幅器におけるｐｄｒｉｖｅセンス回路３０１を示す図である。 本発明の一実施例による図３Ａの増幅器におけるｎｄｒｉｖｅセンス回路３０２を示す図である。 図３Ａにおける増幅器の低電位側の信号波形を示す図である。 図３Ａにおける増幅器の高電位側の信号波形を示す図である。 本発明の一実施例による増幅器の出力ステージにバイアスをかける方法を示す図である。

本発明は、前のステージのカレントミラー／カレントソースに更に多くのヘッドルームを提供するように、増幅器の出力ステージにバイアスをかけるために方法及び回路を提供する。これは、カレントミラー／カレントソースが更に飽和状態になるようにバイアスをかけられ、利得を増加させて、ミラーが飽和状態から抜け出て利得が落ちる可能性を回避することを可能にする。

図２Ａは、本発明の一実施例によるＤＭＯＳ増幅器を示す。カレントミラー／カレントソースを横断するヘッドルームを増大させるために、本発明は、出力ドライバＭＯＳのソースと電源レールとの間に電圧降下“Ｖｄｒｏｐ”、例えば出力ドライバステージの高電位側におけるＶｄｒｏｐ２０１、及び出力ドライバステージの低電位側におけるＶｄｒｏｐ２０２を追加する。従って、カレントミラーのヘッドルームは、高電位側における“Ｖｇｓ＿ｐ＋Ｖｄｒｏｐ”、及び低電位側における“Ｖｇｓ＿ｎ＋Ｖｄｒｏｐ”になる。図２Ａにおける増幅器２００は、前の利得ステージに対するヘッドルームを拡張して、“Ｖｄｒｏｐ”によって出力ドライバのゲート電圧を電源レールから離れて高めることができる。これによりカレントミラーが更に多くのヘッドルームを有するので、それらは温度及びプロセス変動（process variation）に更に強くなり、そして増幅器は、更に高い利得を有するように設計されることができる。

図２Ｂは、図２Ａにおける“Ｖｄｒｏｐ”を供給するために使用され得るデバイスを示す。図示されるように、“Ｖｄｒｏｐ”は、ダイオード２１０によって、またはＰＮＰトランジスタ２１１あるいはＮＰＮトランジスタ２１２の“Ｖｂｅ”によって、供給され得る。“Ｖｄｒｏｐ”は、更に、ＮＭＯＳ２１３及びＰＭＯＳ２１４を含むダイオード接続されたＭＯＳによって供給され得る。

図２Ｃは、図２Ａにおける増幅器の信号波形を示す。図示されるように、入力が掃引（sweep）されても、その出力は、ＶＤＤまたはＶＳＳまで届くことができない。これは、その出力がＶＤＤレール及びＶＳＳレールに達することを、直列の“Ｖｄｒｏｐ”が防止するからである。具体的には、図２Ａの増幅器の出力が、高電位側における“ＶＤＤ−Ｖｄｒｏｐ”及び低電位側における“ＶＳＳ＋Ｖｄｒｏｐ”に制限されるので、出力の振れ幅（swing）は、“ＶＤＤ−ＶＳＳ−２×Ｖｄｒｏｐ”になる。

図３Ａは、本発明の一実施例による増幅器を示す。図３Ａにおける増幅器３００は、“Ｖｄｒｏｐ”を迂回し、そして従来のレールツーレール動作（operation：オペレーション）を可能にするように、センス回路３０１及び３０２、そして補助ドライバ３０３及び３０４を使用する。

具体的には、ｎｄｒｉｖｅセンス回路３０２は、増幅器の出力が電源レールＶＳＳに近接して駆動されるかどうかを検出し、従って結果を示すように、その出力において信号“ｎｄｒｉｖｅ＿ａｕｘ”を提供するために、低電位側ドライバ回路１０６の入力とＶＳＳとの間に連結され得る。低電位側補助ドライバ３０４は、それぞれ、ｎｄｒｉｖｅセンス回路３０２の出力、増幅器の出力１０７、及びＶＳＳに連結された３つの端子を有し得ると共に、出力１０７とＶＳＳとを接続するか、もしくは切断するように、信号“ｎｄｒｉｖｅ＿ａｕｘ”によって制御され得る。

増幅器が出力をＶＳＳに駆動する場合に、“ｎｄｒｉｖｅ”信号は、更に強く低電位側ドライバ１０６をターンオンするように、増加し得る。しかしながら、ＶＳＳに対する経路は、低電位側の“Ｖｄｒｏｐ”２０２によって制限される。ｎｄｒｉｖｅセンス回路３０２は、“ｎｄｒｉｖｅ”電圧内の所定の増加量を検出し得ると共に、増幅器の出力を直接ＶＳＳに接続し、増幅器がＶＳＳまでずっと駆動することを可能にする低電位側補助ドライバ３０４を活性化し得る。増幅器がＶＳＳから離れて駆動する場合に、“ｎｄｒｉｖｅ”電圧は“Ｖｇｓ＋Ｖｄｒｏｐ”に低下すると共に、ｎｄｒｉｖｅセンス回路３０２は、これを検出することができ、そして低電位側補助ドライバ３０４を切断（dis-engage）する。上記の一連の動作（sequence of operation）は、増幅器の高利得信号経路の中に含まれている。結果としてＶＳＳまでずっと続く非常に線形の、そして連続的な動作になるように、それは、低電位側補助ドライバ３０４の滑らかな（線形の）連結（engagement）を提供するために、従って増幅器の高利得を巧みに利用する。“ｎｄｒｉｖｅ”信号の増加のせいで、低電位側カレントソースを横断するヘッドルームは増大するはずであり、そしてカレントソースは、高利得に対して確実に（robustly）バイアスをかけられるはずである。

同様に、ｐｄｒｉｖｅセンス回路３０１は、増幅器の出力が電源レールＶＤＤに近接して駆動されるかどうかを検出し、従って結果を示すように、その出力において信号“ｐｄｒｉｖｅ＿ａｕｘ”を提供するために、高電位側ドライバ回路１０５の入力とＶＤＤとの間に連結され得る。高電位側補助ドライバ３０３は、それぞれ、ｐｄｒｉｖｅセンス回路３０１の出力、増幅器の出力１０７、及びＶＤＤに連結された３つの端子を有し得ると共に、出力１０７とＶＤＤとを接続するか、もしくは切断するように、信号“ｐｄｒｉｖｅ＿ａｕｘ”によって制御され得る。

増幅器が電源レールＶＤＤに近接して駆動する場合に、高電位側ドライバ１０５と直列状態のＶｄｒｏｐ２０１は、その出力が電源レールＶＤＤに到達することを防止することになる。“ｐｄｒｉｖｅ”は、ＶＤＤから離れて減少する。ｐｄｒｉｖｅセンス回路３０１は、“ｐｄｒｉｖｅ”におけるＶＤＤからの所定の減少量を検出すると共に、増幅器の出力を直接ＶＤＤに接続し、増幅器がＶＤＤまでずっと駆動することを可能にする高電位側補助ドライバ３０３を活性化する。増幅器がＶＤＤから離れて駆動する場合に、“ｐｄｒｉｖｅ”はＶＤＤより“Ｖｇｓ＋Ｖｄｒｏｐ”だけ低い電圧に低下する。ｐｄｒｉｖｅセンス回路３０１は、これを検出すると共に、高電位側補助ドライバ３０３を切断（dis-engage）する。上記の一連の動作（sequence of operation）は、増幅器の高利得信号経路の中に含まれている。結果としてＶＤＤまでずっと続く非常に線形の、そして連続的な動作になるように、それは、高電位側補助ドライバ回路３０３の滑らかな（線形の）連結（engagement）を提供するために、従って増幅器の高利得を巧みに利用する。“ｐｄｒｉｖｅ”信号の増加のせいで、高電位側ミラーを横断するヘッドルームは更に高くなる（大きくなる）と共に、ミラーは、高利得に対して確実に（robustly）バイアスをかけられる。

高電位側補助ドライバと低電位側補助ドライバの結合は、レールツーレール動作を提供する。

図３Ａの増幅器は、電圧“Ｖｄｒｏｐ＋Ｖｇｓ”が電源の制限によって阻止されないであろう、更に高い電圧、例えば５［Ｖ］の増幅器において使用され得る。図３Ａの増幅器は、全ての動作条件及び製造条件を維持するミラーにおける増加したインピーダンスを可能にすることによって、単に１つの利得ステージを有する非常に高利得（例えば１００ｄＢより大）の増幅器のロバスト設計（robust design）を可能にする。

図３Ｂは、本発明の一実施例による増幅器を示す。図示されるように、高電位側の補助ドライバは、ＰＭＯＳドライバ３０３ａによって実施されると共に、低電位側の補助ドライバは、ＮＭＯＳドライバ３０４ａによって実施される。

図３Ｃは、本発明の一実施例による増幅器３００内のｐｄｒｉｖｅセンス回路３０１を示し、そして図３Ｄは、本発明の一実施例による増幅器３００内のｎｄｒｉｖｅセンス回路３０２を示す。センス回路は、ダイオード電圧降下の結合を有するＭＯＳＦＥＴソースフォロワによって実施され得る。図３Ｃにおいて、ソースフォロワ３０１１は、そのゲートドライブ電圧、トランジスタ３０１１の“Ｖｇｓ”を下げ得ると共に、高電位側補助ドライバ３０３をターンオンするために、更なる“Ｖｇｓ”を供給され得る。これらの“Ｖｇｓ”を、ドライバ回路１０５の“Ｖｇｓ”及び“Ｖｄｒｏｐ”より大きくなるようにバイアスすることは、増幅器が電源レールＶＤＤに近接して駆動し、高電位側ドライバ１０５のゲート電圧“ｐｄｒｉｖｅ”が、増加して、管理された方法において高電位側補助ドライバ３０３をターンオンするまで、ｐｄｒｉｖｅセンス回路３０１が休止状態にあることを意味する。同様に、増幅器が電源レールＶＳＳに近接して駆動し、低電位側ドライバ１０６のゲート電圧“ｎｄｒｉｖｅ”が、増加して、管理された方法において低電位側補助ドライバ３０４をターンオンするまで、ｎｄｒｉｖｅセンス回路３０２は休止状態にあり得る。

図３Ｅは、増幅器３００の低電位側の信号波形を示す。図示されるように、入力が低下するにつれて、出力はＶＳＳに向かって駆動される。出力がＶＳＳのＶｄｒｏｐの範囲内にあるとき、増幅器の閉ループ利得のせいによって、電圧“ｎｄｒｉｖｅ”は増加する。“ｎｄｒｉｖｅ”電圧における増加は、ｎｄｒｉｖｅセンス回路３０２によって検出される。これは、同様に、低電位側補助ドライバ３０４を駆動するための“ｎｄｒｉｖｅ＿ａｕｘ”電圧を生成し、それは、その場合に、出力がＶＳＳまでずっと行くことを可能にする。

図３Ｆは、増幅器３００の高電位側の信号波形を示す。図示されるように、入力が増加するにつれて、出力はＶＤＤに向かって駆動される。“ｐｄｒｉｖｅ”は、ＶＤＤから離れて減少する。“ｐｄｒｉｖｅ”電圧における減少は、ｐｄｒｉｖｅセンス回路３０１によって検出される。これは、同様に、高電位側補助ドライバ３０３を駆動するための“ｐｄｒｉｖｅ＿ａｕｘ”電圧を生成し、それは、その場合に、出力がＶＤＤまでずっと行くことを可能にする。

図４は、本発明の一実施例による増幅器の出力ステージにバイアスをかける方法を示す。方法は、図３Ａで示される増幅器３００と共に使用され得ると共に、それは、出力ドライバステージの高電位側の電圧降下２０１、及び出力ドライバステージの低電位側の電圧降下２０２を使用する。

ステップ４０１において、入力信号“ｉｎｐｕｔｐ”及び“ｉｎｐｕｔｎ”に応答して、高利得ステージ１１０は、出力ドライバステージ１２０内の低電位側ドライバ回路１０６に対する駆動信号“ｎｄｒｉｖｅ”、及び出力ドライバステージ１２０内の高電位側ドライバ回路１０５に対する駆動信号“ｐｄｒｉｖｅ”を提供し得る。

ステップ４０２において、ｎｄｒｉｖｅセンス回路３０２は、“ｎｄｒｉｖｅ”電圧に所定の増加量が存在する（“ｎｄｒｉｖｅ”電圧が所定の増加量の電圧を有する）かどうかを検出し得る。

もし「はい（ＹＥＳ：イエス）」であれば、ステップ４０３において、ｎｄｒｉｖｅセンス回路３０２は、増幅器３００の出力１０７を直接ＶＳＳに接続し、増幅器がＶＳＳまでずっと駆動することを可能にする低電位側補助ドライバ３０４を活性化し得る。他の場合は、“ｎｄｒｉｖｅ”電圧に所定の増加量が存在するかどうかを検出することを継続するために、ステップ４０２が繰り返され得る。

ステップ４０４において、ｎｄｒｉｖｅセンス回路３０２は、“ｎｄｒｉｖｅ”電圧が“Ｖｇｓ＋Ｖｄｒｏｐ”に低下したかどうかを検出し得る。

もし「はい（ＹＥＳ：イエス）」であれば、ステップ４０５において、ｎｄｒｉｖｅセンス回路３０２は、増幅器３００の出力１０７をＶＳＳから切り離すために、低電位側補助ドライバ３０４を切断（dis-engage）する。他の場合は、“ｎｄｒｉｖｅ”電圧が“Ｖｇｓ＋Ｖｄｒｏｐ”に低下したかどうかを検出することを継続するために、ステップ４０４が繰り返され得る。

ステップ４０６において、ｐｄｒｉｖｅセンス回路３０１は、“ｐｄｒｉｖｅ”にＶＤＤからの所定の減少量が存在する（“ｐｄｒｉｖｅ”がＶＤＤから所定の減少量の電圧を有する）かどうかを検出し得る。

もし「はい（ＹＥＳ：イエス）」であれば、ステップ４０７において、ｐｄｒｉｖｅセンス回路３０１は、増幅器３００の出力１０７を直接ＶＤＤに接続し、増幅器がＶＤＤまでずっと駆動することを可能にする高電位側補助ドライバ３０３を活性化し得る。他の場合は、“ｐｄｒｉｖｅ”にＶＤＤからの所定の減少量が存在するかどうかを検出することを継続するために、ステップ４０６が繰り返され得る。

ステップ４０８において、ｐｄｒｉｖｅセンス回路３０１は、“ｐｄｒｉｖｅ”が“Ｖｇｓ＋Ｖｄｒｏｐ”に低下したかどうかを検出し得る。

もし「はい（ＹＥＳ：イエス）」であれば、ステップ４０９において、ｐｄｒｉｖｅセンス回路３０１は、増幅器３００の出力１０７をＶＤＤから切り離すために、高電位側補助ドライバ３０３を切断（dis-engage）する。他の場合は、“ｐｄｒｉｖｅ”が“Ｖｇｓ＋Ｖｄｒｏｐ”に低下したかどうかを検出することを継続するために、ステップ４０８が繰り返され得る。

それから、その処理は、ステップ４０１に戻り得る。

図４において示されたフローチャートが、ステップの数及び／または順序を制限する代りに、本発明の一般的な流れ（flow）を説明するために使用されるということが理解されるべきである。例えば、ステップ４０６〜４０９は、ステップ４０２〜４０５よりも前に実行され得るか、あるいはステップ４０２〜４０５と同時に実行され得る。

更なる実施例が、同様に実施可能であると共に、それらは、説明された実施例の要素のサブセットの結果であるか、あるいは説明された実施例の要素のさまざまな組み合わせであり得る。

１００ 増幅器
１０１ 入力ステージ
１０２ 高電位側カレントミラー
１０３ 出力バイアス回路
１０４ 低電位側カレントソース
１０５ 高電位側ＰＭＯＳドライバ（高電位側ドライバ回路）
１０６ 低電位側ＮＭＯＳドライバ（低電位側ドライバ回路）
１０７ 増幅器の出力
１１０ 高利得ステージ
１２０ 出力ドライバステージ
１０２１、１０２２ 高電位側カレントミラー
１０４１、１０４２ 低電位側カレントソース
２００ 増幅器
２０１、２０２ Ｖｄｒｏｐ
２１０ ダイオード
２１１ ＮＰＮトランジスタ
２１２ ＰＮＰトランジスタ
２１３ ＮＭＯＳ
２１４ ＰＭＯＳ
３００ 増幅器
３０１ ｐｄｒｉｖｅセンス回路
３０２ ｎｄｒｉｖｅセンス回路
３０３ 高電位側補助ドライバ
３０３ａ ＰＭＯＳドライバ
３０４ 低電位側補助ドライバ
３０４ａ ＮＭＯＳドライバ
３０１１ ソースフォロワ（トランジスタ）
３０１２ ソースフォロワ（トランジスタ）

Claims (21)

1. 増幅器であって、
   第１の電源レール、入力信号のための入力、及び前記入力信号に応答して生成された出力ドライバステージに対する駆動信号のための出力を有する高利得ステージと、
   前記高利得ステージに連結されると共に、前記高利得ステージから第１の駆動信号を受け取る第１の端子、第１の電圧降下を通じて前記第１の電源レールに連結された第２の端子、及び、前記増幅器の出力端子に連結された第３の端子を有する第１のドライバ回路を備える前記出力ドライバステージと、
   前記第１の電源レールに連結されると共に、前記増幅器の出力端子を前記第１の電源レールに接続するように選択的に活性化される第１側補助ドライバ回路と
   を具備することを特徴とする増幅器。
2. 前記第１のドライバ回路が、トランジスタである
   ことを特徴とする請求項１に記載の増幅器。
3. 前記第１の電源レールが、ＶＤＤであり、前記第１のドライバ回路が、ｐ−チャンネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）（“ＰＭＯＳ”）である
   ことを特徴とする請求項２に記載の増幅器。
4. 前記第１の電源レールが、ＶＤＤであり、前記第１のドライバ回路が、ｐ−チャンネルＤＭＯＳＦＥＴ（二重拡散金属酸化物半導体電界効果トランジスタ）（“ＤＭＯＳ”）である
   ことを特徴とする請求項２に記載の増幅器。
5. 前記第１の電圧降下が、ダイオード、ｎｐｎトランジスタ、ｐｎｐトランジスタ、ダイオード接続されたｎ−チャンネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）（“ＮＭＯＳ”）、及びダイオード接続されたＰＭＯＳで構成されるグループの中から選択されたデバイスによって供給される
   ことを特徴とする請求項１に記載の増幅器。
6. 前記高利得ステージから第２の駆動信号を受け取る第１の端子、第２の電圧降下を通じて第２の電源レールに連結された第２の端子、及び、前記増幅器の出力端子に連結された第３の端子を有する第２のドライバ回路を更に備える
   ことを特徴とする請求項１に記載の増幅器。
7. 前記第２のドライバ回路が、トランジスタである
   ことを特徴とする請求項６に記載の増幅器。
8. 前記第２の電源レールが、ＶＳＳであり、前記第２のドライバ回路が、ＮＭＯＳである
   ことを特徴とする請求項７に記載の増幅器。
9. 前記第２の電源レールが、ＶＳＳであり、前記第２のドライバ回路が、ｎ−チャンネルＤＭＯＳである
   ことを特徴とする請求項７に記載の増幅器。
10. 前記第２の電圧降下が、ダイオード、ｎｐｎトランジスタ、ｐｎｐトランジスタ、ダイオード接続されたＮＭＯＳ、及びダイオード接続されたＰＭＯＳで構成されるグループの中から選択されたデバイスによって供給される
    ことを特徴とする請求項６に記載の増幅器。
11. 前記第１の電源レールに連結されると共に、前記第１の駆動信号を受け取り、そして増幅器出力信号が前記増幅器によって前記第１の電源レールに近接して駆動されるかどうかを検出する第１のセンス回路を更に備える
    ことを特徴とする請求項４に記載の増幅器。
12. 前記第１のセンス回路が、ＭＯＳＦＥＴソースフォロワを含む
    ことを特徴とする請求項１１に記載の増幅器。
13. 前記第２の電源レールに連結されると共に、前記第２の駆動信号を受け取り、そして増幅器出力信号が前記増幅器によって前記第２の電源レールに近接して駆動されるかどうかを検出する第２のセンス回路を更に備える
    ことを特徴とする請求項１１に記載の増幅器。
14. 前記第２のセンス回路の出力に連結されると共に、前記増幅器の出力端子を前記第２の電源レールに接続するように活性化される第２側補助ドライバ回路を更に備える
    ことを特徴とする請求項１３に記載の増幅器。
15. 前記第２のセンス回路が、ＭＯＳＦＥＴソースフォロワを含む
    ことを特徴とする請求項１４に記載の増幅器。
16. 増幅器をバイアスするための方法であって、
    入力信号に応答して第１の駆動信号を第１のドライバ回路に提供する段階と、
    第１の電源レールと前記第１のドライバ回路との間に第１の電圧降下を提供する段階と、
    前記増幅器の出力信号が前記増幅器によって前記第１の電源レールの所定の値の範囲内に駆動されるかどうかを検出する段階と、
    前記増幅器の出力信号が前記第１の電源レールの所定の値の範囲内に駆動される場合に、前記増幅器の出力端子を前記第１の電源レールに接続する段階と
    を含むことを特徴とする方法。
17. 前記入力信号に応答して第２の駆動信号を第２のドライバ回路に提供する段階と、
    第２の電源レールと前記第２のドライバ回路との間に第２の電圧降下を提供する段階と
    を更に含むことを特徴とする請求項１６に記載の方法。
18. 前記増幅器の出力信号が前記増幅器によって前記第２の電源レールに近接して駆動されるかどうかを検出する段階を更に含む
    ことを特徴とする請求項１７に記載の方法。
19. 前記増幅器の出力信号が前記第２の電源レールに近接して駆動される場合に、前記増幅器の出力端子を前記第２の電源レールに接続する段階を更に含む
    ことを特徴とする請求項１８に記載の方法。
20. 増幅器であって、
    第１の電源レール、入力信号のための入力、及び前記入力信号に応答して生成された出力ドライバステージに対する駆動信号のための出力を有する高利得ステージと、
    前記高利得ステージに連結されると共に、
    前記高利得ステージから第１の駆動信号を受け取る第１の端子、第１の電圧降下を通じて前記第１の電源レールに連結された第２の端子、及び、前記増幅器の出力端子に連結された第３の端子を有する第１のドライバ回路と、
    前記高利得ステージから第２の駆動信号を受け取る第１の端子、第２の電圧降下を通じて第２の電源レールに連結された第２の端子、及び、前記増幅器の出力端子に連結された第３の端子を有する第２のドライバ回路と、
    前記増幅器の出力信号が前記増幅器によって前記第１の電源レールの所定の値の範囲内に駆動される場合に、前記増幅器の出力端子に選択的に接続される第１側補助ドライバ回路と、
    前記増幅器の出力信号が前記増幅器によって前記第２の電源レールの所定の値の範囲内に駆動される場合に、前記増幅器の出力端子に選択的に接続される第２側補助ドライバ回路と、を備える前記出力ドライバステージと
    を具備することを特徴とする増幅器。
21. 増幅器であって、
    入力信号のための入力及び前記入力信号に応答して生成された出力ドライバステージに対する駆動信号のための出力を有する高利得ステージと、
    前記高利得ステージに連結されると共に、
    前記高利得ステージから第１の駆動信号を受け取る第１の端子、第１の電圧降下を通じて第１の電源レールに連結された第２の端子、及び、前記増幅器の出力端子に連結された第３の端子を有する第１のドライバ回路と、
    前記高利得ステージから第２の駆動信号を受け取る第１の端子、第２の電圧降下を通じて第２の電源レールに連結された第２の端子、及び、前記増幅器の出力端子に連結された第３の端子を有する第２のドライバ回路と、
    前記第１の電源レールに連結されると共に、前記第１の駆動信号を受け取り、そして増幅器出力信号が前記増幅器によって前記第１の電源レールの所定の値の範囲内に駆動されるかどうかを検出する第１のセンス回路と、
    前記第１のセンス回路の出力に連結されると共に、前記増幅器の出力端子を前記第１の電源レールに接続するように活性化される第１側補助ドライバ回路と、
    前記第２の電源レールに連結されると共に、前記第２の駆動信号を受け取り、そして増幅器出力信号が前記増幅器によって前記第２の電源レールの所定の値の範囲内に駆動されるかどうかを検出する第２のセンス回路と、
    前記第２のセンス回路の出力に連結されると共に、前記増幅器の出力端子を前記第２の電源レールに接続するように活性化される第２側補助ドライバ回路と、を備える前記出力ドライバステージと
    を具備することを特徴とする増幅器。

Images