CN112865763A - 比较器 - Google Patents

比较器 Download PDF

Info

Publication number
CN112865763A
CN112865763A CN201911188793.3A CN201911188793A CN112865763A CN 112865763 A CN112865763 A CN 112865763A CN 201911188793 A CN201911188793 A CN 201911188793A CN 112865763 A CN112865763 A CN 112865763A
Authority
CN
China
Prior art keywords
tube
operational amplifier
amplifier circuit
stage operational
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911188793.3A
Other languages
English (en)
Inventor
季汝敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911188793.3A priority Critical patent/CN112865763A/zh
Priority to US17/287,496 priority patent/US11683027B2/en
Priority to PCT/CN2020/097020 priority patent/WO2021103500A1/zh
Priority to EP20892667.5A priority patent/EP3923473A4/en
Publication of CN112865763A publication Critical patent/CN112865763A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H03K5/1254—Suppression or limitation of noise or interference specially adapted for pulses generated by closure of switches, i.e. anti-bouncing devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15073—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种比较器，包括：第一级运放电路、第二级运放电路、偏置电路及钳位电路；第一级运放电路包括两个电压输入端及一个电压输出端；第二级运放电路与偏置电路及第一级运放电路的电压输出端相连接；钳位电路与第一级运放电路的电压输出端相连接。上述比较器中通过增设钳位电路，可以将第一级运放电路的电压输出端的最高电压钳位至预设电压，在比较器工作过程中第一级运放电路的电压输出端的电压变化幅度较小，可以减小第一级运放电路的电压输出端的放电延时，从而提高比较器的翻转速度。

Description

比较器
技术领域
本申请涉及集成电路技术领域，特别是涉及一种比较器。
背景技术
现有的比较器被广泛应用于各个领域，比较器的一个要求为能够快速得到比较的结果，以便于快速进行下一步处理，例如，当检测到过流异常时，希望尽快对该异常情况处理。但由于比较器本身固有的延时，经常会导致处理的速度滞后，比较器的翻转速度较慢，这个延时主要是比较器中第一级运放电路的输出端及第二级运放电路的输出端的节点充放电的延时所导致，譬如，当第一待比较电压VP大于第二待比较电压VN时，第一级运放电路的输出端的电路下拉，会从一个较高的电位下拉至地电位，当第一待比较电压VP小于第二待比较电压VN时，第一级运放电路的输出端的电位会被重新上拉至高电位。此外，比较器中第一级运放电路的输出信号的快速变化会耦合到第一待比较电压VP，形成回踢噪声(kickback noise)，不仅会对待比较电压造成干扰，还可能导致输出错误翻转。
发明内容
基于此，有必要针对现有技术中的比较器存在的由于输出端充放电延时而导致的比较器处理速度滞后、翻转速度较慢的问题，及会形成回踢噪声，对待比较电压造成干扰，导致输出错误翻转等问题进行改进。
为了实现上述目的，一方面，本发明提供了一种比较器，包括：
第一级运放电路、第二级运放电路、偏置电路及钳位电路；其中，
所述第一级运放电路包括两个电压输入端及一个电压输出端；所述第一级运放电路的两个电压输入端用于输入待比较电压；
所述第二级运放电路与所述偏置电路及所述第一级运放电路的电压输出端相连接；
所述钳位电路与所述第一级运放电路的电压输出端相连接，用于将所述第一级运放电路的电压输出端的最高电压钳位至预设电压。
上述比较器中通过增设钳位电路，可以将第一级运放电路的电压输出端的最高电压钳位至预设电压，在比较器工作过程中第一级运放电路的电压输出端的电压变化幅度较小，可以减小第一级运放电路的电压输出端的放电延时，从而提高比较器的翻转速度；此外，由于第一级运放电路的电压输出端的电压变化幅度较小，第一级运放电路的电压输出端的电压变化对输入的待比较电压的耦合作用也相应减小，可以减小输入的待比较电压的回踢噪声，避免对待比较电压造成干扰，确保输出的正确性；同时，上述比较器还具有结构简单，成本低及容易实现等优点。
在其中一个实施例中，所述第一级运放电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管；其中，
所述第一PMOS管的栅极与第一待比较电压相连接；
所述第二PMOS管的栅极与第二待比较电压相连接；
所述第三PMOS管的栅极与所述偏置电路相连接，所述第三PMOS管的漏极与所述第一PMOS管的源极及所述第二PMOS管的源极相连接；
所述第一NMOS管的栅极与漏极短接，并与所述第一PMOS管的漏极相连接，所述第一NMOS管的源极接地；
所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极相连接作为所述第一级运放电路的电压输出端，所述第二NMOS管的源极接地。
在其中一个实施例中，所述钳位电路包括第一开关管，所述第一开关管的控制端及电流输入端与所述第一级运放电路的电压输出端相连接，所述第一开关管的电流输出端与所述第二NMOS的栅极相连接。
在其中一个实施例中，所述第一开关管包括NMOS管。
在其中一个实施例中，所述钳位电路还包括第二开关管，所述第二开关管的控制端及电流输入端与所述第一级运放的电压输出端相连接，所述第二开关管的电流输出端与所述第二级运放的电压输出端相连接。
在其中一个示例中，所述第二级运放电路包括：第四PMOS管及第三NMOS管；其中，
所述第四PMOS管的栅极与所述偏置电路相连接；
所述第三NMOS管的栅极与所述第一级运放电路的电压输出端相连接，所述第三NMOS管的漏极与所述第四PMOS管的漏极相连接后作为所述第二级运放电路的电压输出端，所述第三NMOS管的源极接地。
在其中一个示例中，所述偏置电路包括：第五PMOS管及电流源；其中，
所述第五PMOS管的栅极与所述第一级运放电路及所述第二级运放电路相连接，所述第五PMOS管的漏极与所述电流源相连接。
在其中一个实施例中，所述钳位电路包括开关管，所述开关管的控制端及电流输入端与所述第一级运放电路的电压输出端相连接，所述开关管的电流输出端与所述第二级运放电路的输出端相连接。
在其中一个实施例中，所述开关管包括NMOS管。
在其中一个实施例中，所述钳位电路包括开关管，所述开关管的电流输入端与所述第一级运放电路的电压输出端相连接，所述开关管的控制端与偏置电压相连接，所述开关管的电流输出端接地。
在其中一个实施例中，所述开关管包括PMOS管或PNP型晶体管。
在其中一个实施例中，所述钳位电路包括：第一开关管、第二开关管及第三开关管；其中，
所述第一开关管的电流输入端与所述第一级运放电路的电压输出端相连接，所述第一开关管的控制端与所述第二开关管的电流输出端及所述第三开关管的电流输入端相连接；
所述第二开关管的控制端接所述偏置电路；
所述第三开关管的控制端与所述第三开关管的电流输入端短接，所述第三开关管的电路输出端接地。
在其中一个实施例中，所述第一开关管包括PMOS管或PNP型晶体管，所述第二开关管包括PMOS管，所述第三开关管包括NMOS管。
附图说明
图1至图5为本发明不同实施例中的比较器的电路图。
附图标记说明：
10 第一级运放电路
11 第二级运放电路
12 偏置电路
13 钳位电路
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在一个实施例中，如图1至图5所示，本发明一种比较器，包括：第一级运放电路10、第二级运放电路11、偏置电路12及钳位电路13；其中，第一级运放电路10包括两个电压输入端及一个电压输出端；第一级运放电路10的两个电压输入端用于输入待比较电压；第二级运放电路11与偏置电路12及第一级运放电路10的电压输出端相连接；钳位电路13与第一级运放电路10的电压输出端相连接，钳位电路13用于将第一级运放电路10的电压输出端的最高电压钳位至预设电压。
具体的，第一运放电路10的一个输入端用于输入第一待比较电压VN，第一运放电路10的另一个输入端用于输入第二待比较电压VP。
在一个示例中，请继续参阅图1至图5，第一级运放电路10包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1及第二NMOS管MN2；其中，第一PMOS管MP1的栅极与第一待比较电压VN相连接；第二PMOS管MP2的栅极与第二待比较电压VP相连接；第三PMOS管MP3的栅极与偏置电路12相连接，第三PMOS管MP3的漏极与第一PMOS管MP1的源极及第二PMOS管MP2的源极相连接；第一NMOS管MN1的栅极与漏极短接，并与第一PMOS管MP1的漏极相连接，第一NMOS管MN1的源极接地；第二NMOS管MN2的栅极与第一NMOS管MN1的栅极相连接，第二NMOS管MN2的漏极与第二PMOS管MP2的漏极相连接作为第一级运放电路10的电压输出端，用于输出第一输出信号VOUT1，第二NMOS管MN 2的源极接地。
在一个示例中，第二级运放电路11包括：第四PMOS管MP4及第三NMOS管MN3；其中，第四PMOS管MP4的栅极与偏置电路12相连接；第三NMOS管MN3的栅极与第一级运放电路10的电压输出端相连接，第三NMOS管MN3的漏极与第四PMOS管MP4的漏极相连接后作为第二级运放电路11的电压输出端，用于输出第二输出信号VOUT2，第三NMOS管MN3的源极接地。
在一个示例中，偏置电路12包括：第五PMOS管MP5及电流源IBIAS；其中，第五PMOS管MP5的栅极与第一级运放电路10及第二级运放电路11相连接，第五PMOS管MP5的栅极、漏极与电流源相连接IBIAS。具体的，第五PMOS管MP5的栅极与第三PMOS管MP3的栅极及第四PMOS管MP4的栅极相连接。
在一个可选的示例中，如图1所示，钳位电路13可以包括第一开关管M，第一开关管M的控制端及电流输入端与第一级运放电路10的电压输出端相连接，第一开关管M的电流输出端与第二NMOS管MN2的栅极相连接。该示例中，钳位电路13可以实现对第一级运放电路10的输出端进行钳位，可以将第一级运放电路10的输出端的最高电压钳位至Vgs(第一开关管M的栅源电压)+Vgsn1(第一NMOS管MN1的栅源电压)，这样，当第二待比较电压VP大于第一待比较电压VN的时候，第一级运放电路10的输出端的电压VOUT1将不再需要从高电位(VDD-Vonp3-Vonp2，Vonp3和Vonp2分别为MP3管和MP2管的导通电压值)拉到地电位，而是从大约Vgs+Vgsn1的电压(Vgs+Vgsn1小于VDD-Vonp3-Vonp2)向下拉，这样对第一级运放电路10的放电延时就被减小，从而提高比较器的翻转电压；同时，第一级运放电压10的变化幅度更小，故第一级运放电路10的变化对第一待比较电压VN及第二待比较电压VP的耦合作用也相应减小，第一待比较电压VN及第二待比较电压VP受到回踢噪声的干扰更小。
在一个示例中，第一开关管M可以包括NMOS管。
在另一个可选的示例中，如图3所示，钳位电路13可以包括第一开关管M1，第一开关管M1的控制端及电流输入端与第一级运放电路10的电压输出端相连接，第一开关管M1的电流输出端与第二NMOS管MN2的栅极相连接；第二开关管M2的控制端及电流输入端与第一级运放电路10的电压输出端相连接，第二开关管M2的电流输出端与第二级运放电路11的电压输出端相连接。
在一个示例中，第一开关管M1可以包括NMOS管，第二开关管M2可以包括NMOS管。
在又一个可选的示例中，如图2所示，钳位电路可以包括开关管M，开关管M的控制端及电流输入端与第一级运放电路10的电压输出端相连接，开关管M的电流输出端与第二级运放电路11的输出端相连接。该示例中，钳位电路13可以实现对第一级运放电路10的输出端进行钳位，可以将第一级运放电路10的输出端的最高电压钳位至Vgs(开关管M的栅源电压)+Vdsn3(第三NMOS管MN3的漏源电压)，这样，当第二待比较电压VP大于第一待比较电压VN的时候，第一级运放电路10的输出端的电压VOUT1将不再需要从高电位(VDD-Vonp3-Vonp2，Vonp3和Vonp2分别为MP3管和MP2管的导通电压值)拉到地电位，而是从大约Vgs+Vdsn3的电压向下拉，这样对第一级运放电路10的放电延时就被减小，从而提高比较器的翻转电压；同时，第一级运放电压10的变化幅度更小，故第一级运放电路10的变化对第一待比较电压VN及第二待比较电压VP的耦合作用也相应减小，第一待比较电压VN及第二待比较电压VP受到回踢噪声的干扰更小。
再回到图3的结构，结合对图1和图2的分析可知，第一级运放电路10的输出端的电压VOUT1被钳位到Vgsm1+Vgsn1(Vgsm1为M1管的栅源电压，Vgsn1为MN1管的栅源电压)与Vgsm2+Vdsn3(Vgsm2为M2管的栅源电压，Vdsn3为MN3管的漏源电压)之间更小的那个值，进一步减小了第一级运放电路10的输出端的电压VOUT1的变化幅度，从而进一步提高了比较器的翻转速度并减小了回踢噪声。
在一个示例中，开关管M可以包括NMOS管。
在又一可选的示例中，如图4所示，钳位电路13可以包括开关管M，开关管M的电流输入端与第一级运放电路10的电压输出端相连接，开关管的控制端与偏置电压VBIAS相连接，开关管M的电流输出端接地。该示例中，钳位电路13可以实现对第一级运放电路10的输出端进行钳位，可以将第一级运放电路10的输出端的最高电压钳位至Vgs1(开关管M的栅源电压)+VBIAS，这样，当第二待比较电压VP大于第一待比较电压VN的时候，第一级运放电路10的输出端的电压VOUT1将不再需要从高电位(VDD-Vonp3-Vonp2，Vonp3和Vonp2分别为MP3管和MP2管的导通电压值)拉到地电位，而是从大约Vgs1+VBIAS的电压向下拉(Vgs1+VBIAS小于VDD-Vonp3-Vonp2)，且将第一级运放电路10的输出端钳位至的电压可以通过调节VBIAS进行改变，这样对第一级运放电路10的放电延时就被减小，从而提高比较器的翻转速度；同时，第一级运放电压10的变化幅度更小，故第一级运放电路10的变化对第一待比较电压VN及第二待比较电压VP的耦合作用也相应减小，第一待比较电压VN及第二待比较电压VP受到回踢噪声的干扰更小。
在一个示例中，开关管M可以包括PMOS管或PNP型晶体管。
在又一可选的示例中，如图5所示，钳位电路13可以包括：第一开关管M1、第二开关管M2及第三开关管M3；其中，第一开关管M1的电流输入端与第一级运放电路10的电压输出端相连接，第一开关管M1的控制端与第二开关管M2的电流输出端及第三开关管M3的电流输入端相连接；第二开关管M2的控制端接偏置电路12，具体的，第二开关管M2的控制端接第五PMOS管的栅极；第三开关管M3的控制端与第三开关管M3的电流输入端短接，第三开关管M3的电路输出端接地。在该示例中，第一开关管M1的栅极连接的偏置电压VBIAS即为第三开关管M3的栅源电压。通过选择具有不同的沟道宽长比的第一开关管M1、第二开关管M2或第三开关管M3可以调节钳位电路13将第一级运放电路10的电压输出端钳位至的预设的钳位电压；譬如，增加第一开关管M1、第二开关M2或第三开关M3的宽长比，可以降低偏置电压VBIAS，进而减小钳位电压；减小第一开关管M1、第二开关M2或第三开关M3的宽长比，可以增加偏置电压VBIAS，进而增加钳位电压。
在一个示例中，第一开关管M1包括PMOS管或PNP型晶体管，第二开关管M2包括PMOS管，第三开关管M3包括NMOS管。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种比较器，其特征在于，包括：第一级运放电路、第二级运放电路、偏置电路及钳位电路；其中，
所述第一级运放电路包括两个电压输入端及一个电压输出端；所述第一级运放电路的两个电压输入端用于输入待比较电压；
所述第二级运放电路与所述偏置电路及所述第一级运放电路的电压输出端相连接；
所述钳位电路与所述第一级运放电路的电压输出端相连接，用于将所述第一级运放电路的电压输出端的最高电压钳位至预设电压。
2.根据权利要求1所述的比较器，其特征在于，所述第一级运放电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管；其中，
所述第一PMOS管的栅极与第一待比较电压相连接；
所述第二PMOS管的栅极与第二待比较电压相连接；
所述第三PMOS管的栅极与所述偏置电路相连接，所述第三PMOS管的漏极与所述第一PMOS管的源极及所述第二PMOS管的源极相连接；
所述第一NMOS管的栅极与漏极短接，并与所述第一PMOS管的漏极相连接，所述第一NMOS管的源极接地；
所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极相连接作为所述第一级运放电路的电压输出端，所述第二NMOS管的源极接地。
3.根据权利要求2所述的比较器，其特征在于，所述钳位电路包括第一开关管，所述第一开关管的控制端及电流输入端与所述第一级运放电路的电压输出端相连接，所述第一开关管的电流输出端与所述第二NMOS的栅极相连接。
4.根据权利要求3所述的比较器，其特征在于，所述第一开关管包括NMOS管。
5.根据权利要求3所述的比较器，其特征在于，所述钳位电路还包括第二开关管，所述第二开关管的控制端及电流输入端与所述第一级运放电路的电压输出端相连接，所述第二开关管的电流输出端与所述第二级运放电路的电压输出端相连接。
6.根据权利要求1所述的比较器，其特征在于，所述第二级运放电路包括：第四PMOS管及第三NMOS管；其中，
所述第四PMOS管的栅极与所述偏置电路相连接；
所述第三NMOS管的栅极与所述第一级运放电路的电压输出端相连接，所述第三NMOS管的漏极与所述第四PMOS管的漏极相连接后作为所述第二级运放电路的电压输出端，所述第三NMOS管的源极接地。
7.根据权利要求1所述的比较器，其特征在于，所述偏置电路包括：第五PMOS管及电流源；其中，
所述第五PMOS管的栅极与所述第一级运放电路及所述第二级运放电路相连接，所述第五PMOS管的漏极与所述电流源相连接。
8.根据权利要求1、2、6或7所述的比较器，其特征在于，所述钳位电路包括开关管，所述开关管的控制端及电流输入端与所述第一级运放电路的电压输出端相连接，所述开关管的电流输出端与所述第二级运放电路的输出端相连接。
9.根据权利要求8所述的比较器，其特征在于，所述开关管包括NMOS管。
10.根据权利要求1、2、6或7所述的比较器，其特征在于，所述钳位电路包括开关管，所述开关管的电流输入端与所述第一级运放电路的电压输出端相连接，所述开关管的控制端与偏置电压相连接，所述开关管的电流输出端接地。
11.根据权利要求10所述的比较器，其特征在于，所述开关管包括PMOS管或PNP型晶体管。
12.根据权利要求1、2、6或7所述的比较器，其特征在于，所述钳位电路包括：第一开关管、第二开关管及第三开关管；其中，
所述第一开关管的电流输入端与所述第一级运放电路的电压输出端相连接，所述第一开关管的控制端与所述第二开关管的电流输出端及所述第三开关管的电流输入端相连接；
所述第二开关管的控制端接所述偏置电路；
所述第三开关管的控制端与所述第三开关管的电流输入端短接，所述第三开关管的电路输出端接地。
13.根据权利要求12所述的比较器，其特征在于，所述第一开关管包括PMOS管或PNP型晶体管，所述第二开关管包括PMOS管，所述第三开关管包括NMOS管。
CN201911188793.3A 2019-11-28 2019-11-28 比较器 Pending CN112865763A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201911188793.3A CN112865763A (zh) 2019-11-28 2019-11-28 比较器
US17/287,496 US11683027B2 (en) 2019-11-28 2020-06-19 Comparators
PCT/CN2020/097020 WO2021103500A1 (zh) 2019-11-28 2020-06-19 比较器
EP20892667.5A EP3923473A4 (en) 2019-11-28 2020-06-19 COMPARATOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911188793.3A CN112865763A (zh) 2019-11-28 2019-11-28 比较器

Publications (1)

Publication Number Publication Date
CN112865763A true CN112865763A (zh) 2021-05-28

Family

ID=75985227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911188793.3A Pending CN112865763A (zh) 2019-11-28 2019-11-28 比较器

Country Status (4)

Country Link
US (1) US11683027B2 (zh)
EP (1) EP3923473A4 (zh)
CN (1) CN112865763A (zh)
WO (1) WO2021103500A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644901A (zh) * 2021-10-14 2021-11-12 南京模砾半导体有限责任公司 一种高速比较器电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021199683A1 (ja) * 2020-03-30 2021-10-07 ローム株式会社 コンパレータ回路
FR3117288B1 (fr) * 2020-12-09 2023-05-26 Commissariat Energie Atomique Comparateur dynamique

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443717A (en) * 1980-01-14 1984-04-17 American Microsystems, Inc. High resolution fast diode clamped comparator
US5541538A (en) * 1994-09-01 1996-07-30 Harris Corporation High speed comparator
JPH09321586A (ja) * 1996-05-29 1997-12-12 Toshiba Microelectron Corp レベル比較器
JP2001053558A (ja) * 1999-08-09 2001-02-23 Nippon Telegr & Teleph Corp <Ntt> 演算増幅器
JP3855810B2 (ja) * 2002-03-14 2006-12-13 株式会社デンソー 差動増幅回路
US7233174B2 (en) 2004-07-19 2007-06-19 Texas Instruments Incorporated Dual polarity, high input voltage swing comparator using MOS input transistors
JP2006352193A (ja) * 2005-06-13 2006-12-28 Seiko Instruments Inc 差動増幅器
US8031498B2 (en) * 2007-07-05 2011-10-04 Infineon Technologies Austria Ag Active diode
JP2009159508A (ja) * 2007-12-27 2009-07-16 Nec Electronics Corp 演算増幅器及び積分回路
TW201223137A (en) 2010-11-25 2012-06-01 Novatek Microelectronics Corp Operational amplifier and display driving circuit using the same
US8441319B2 (en) * 2011-06-17 2013-05-14 Analog Devices, Inc. Method and apparatus for biasing rail to rail DMOS amplifier output stage
KR101965632B1 (ko) 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
EP2747284B1 (en) * 2012-12-20 2016-05-25 Stichting IMEC Nederland An active diode circuit
JP6376874B2 (ja) * 2014-01-21 2018-08-22 エイブリック株式会社 増幅回路
CN104090619A (zh) 2014-07-18 2014-10-08 周国文 高工作稳定性的数模混合电路基准源
CN104158517B (zh) 2014-08-26 2016-08-31 深圳市华星光电技术有限公司 比较器
CN205720085U (zh) 2016-05-10 2016-11-23 泛测（北京）环境科技有限公司 一种用于空气质量电化学传感器的微小信号放大电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644901A (zh) * 2021-10-14 2021-11-12 南京模砾半导体有限责任公司 一种高速比较器电路

Also Published As

Publication number Publication date
US11683027B2 (en) 2023-06-20
US20220311429A1 (en) 2022-09-29
EP3923473A4 (en) 2022-06-15
WO2021103500A1 (zh) 2021-06-03
EP3923473A1 (en) 2021-12-15

Similar Documents

Publication Publication Date Title
CN112865763A (zh) 比较器
US7176760B2 (en) CMOS class AB folded cascode operational amplifier for high-speed applications
CN108599728B (zh) 一种具有限流和钳位功能的误差放大器
US7868695B2 (en) Differential amplifier
CN210578470U (zh) 比较器
JPS59212009A (ja) 電流増幅装置
CN103684279A (zh) 用于改进mos晶体管线性度的电路
US4658157A (en) IGFET comparator circuit having greater control of intended offset voltage
US8970302B2 (en) Operational amplifier with selective input
CN108429545B (zh) 可调阻值式虚拟电阻
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
CN111030610A (zh) 一种消除直流失调电压全差分运算放大器电路
EP1895656A2 (en) High gain, high speed comparator operable at low current
EP2995004B1 (en) Differential sampling circuit with harmonic cancellation
US10812059B2 (en) Comparator
KR102304514B1 (ko) 증폭 회로
US9847758B2 (en) Low noise amplifier
CN108768352B (zh) 比较器
CN109358690B (zh) 跨导恒定控制电路及轨对轨运算放大器
CN111865274B (zh) 比较器电路
US7009442B2 (en) Linear multiplier circuit
TW201644188A (zh) 具單端輸入之平衡差動轉阻抗放大器及平衡方法
CN110635790A (zh) 一种电压型迟滞比较器
CN114039560B (zh) 一种运算放大器及其输出级电路
CN112019174B (zh) 信号处理电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination