CN109358690B - 跨导恒定控制电路及轨对轨运算放大器 - Google Patents
跨导恒定控制电路及轨对轨运算放大器 Download PDFInfo
- Publication number
- CN109358690B CN109358690B CN201811174192.2A CN201811174192A CN109358690B CN 109358690 B CN109358690 B CN 109358690B CN 201811174192 A CN201811174192 A CN 201811174192A CN 109358690 B CN109358690 B CN 109358690B
- Authority
- CN
- China
- Prior art keywords
- input
- switch
- control
- electrically connected
- input unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明实施例提出一种跨导恒定控制电路及轨对轨运算放大器,涉及集成电路技术领域。该跨导恒定控制电路包括第一开关、第二开关及控制单元,控制单元与第一开关及第二开关均电连接,第一开关的一端电连接于偏置电路与第一输入单元之间,第一开关的另一端接地,第二开关的一端电连接于偏置电路与第二输入单元之间,第二开关的另一端与一电源电连接,控制单元的输入端与第一输入单元的输入端及第二输入单元的输入端均电连接,控制单元用于根据输入信号控制第一开关和第二开关二者之一断开或闭合,以使第一输入单元和第二输入单元二者之一正常工作,从而实现轨对轨运算放大器的跨导恒定。
Description
技术领域
本发明涉及集成电路技术领域,具体而言,涉及一种跨导恒定控制电路及轨对轨运算放大器。
背景技术
跨导是指一个电路单元的输出电流与输入电压的比值。当运算放大器用作缓冲器时,需要与输入信号范围同样大的共模输入范围,这时就需要轨对轨运算放大器来获得大的动态范围。如图1所示,轨对轨运算放大器的共模输入(Vcm)可以从地电平(gnda)到电源电压(vdda),当轨对轨运算放大器的共模输入从地电平到电源电压变化时,轨对轨运算放大器的跨导的变化范围非常大,不能保持恒定,造成频率补偿困难,增益及单位增益带宽变化大,电路在高频段的性能严重不稳定。
发明内容
本发明实施例的目的在于提供一种跨导恒定控制电路及轨对轨运算放大器,以实现轨对轨运算放大器的跨导恒定。
为了实现上述目的,本发明实施例采用的技术方案如下:
第一方面,本发明实施例提出一种跨导恒定控制电路,应用于轨对轨运算放大器,所述轨对轨运算放大器包括偏置电路、第一输入单元及第二输入单元,所述偏置电路与所述第一输入单元及所述第二输入单元均电连接,所述第一输入单元和所述第二输入单元正常工作时的跨导相等,所述第一输入单元的输入端与所述第二输入单元的输入端电连接,所述第一输入单元的输入端与所述第二输入单元的输入端均用于接收一输入信号;所述跨导恒定控制电路包括第一开关、第二开关及控制单元,所述控制单元与所述第一开关及所述第二开关均电连接,所述第一开关的一端电连接于所述偏置电路与所述第一输入单元之间,所述第一开关的另一端接地,所述第二开关的一端电连接于所述偏置电路与所述第二输入单元之间,所述第二开关的另一端与一电源电连接,所述控制单元的输入端与所述第一输入单元的输入端及所述第二输入单元的输入端均电连接;所述控制单元用于根据所述输入信号控制所述第一开关和所述第二开关二者之一断开或闭合,以使所述第一输入单元和所述第二输入单元二者之一正常工作,从而实现所述轨对轨运算放大器的跨导恒定。
第二方面,本发明实施例还提出一种轨对轨运算放大器,包括偏置电路、第一输入单元、第二输入单元以及上述第一方面的跨导恒定控制电路。
相对现有技术,本发明实施例具有以下有益效果:
本发明实施例提供的跨导恒定控制电路及轨对轨运算放大器,所述轨对轨运算放大器包括偏置电路、第一输入单元及第二输入单元,所述偏置电路与所述第一输入单元及所述第二输入单元均电连接,所述第一输入单元和所述第二输入单元正常工作时的跨导相等,所述第一输入单元的输入端与所述第二输入单元的输入端电连接,所述第一输入单元的输入端与所述第二输入单元的输入端均用于接收一输入信号,所述跨导恒定控制电路包括第一开关、第二开关及控制单元,所述控制单元与所述第一开关及所述第二开关均电连接,所述第一开关的一端电连接于所述偏置电路与所述第一输入单元之间,所述第一开关的另一端接地,所述第二开关的一端电连接于所述偏置电路与所述第二输入单元之间,所述第二开关的另一端与一电源电连接,所述控制单元的输入端与所述第一输入单元的输入端及所述第二输入单元的输入端均电连接;所述控制单元用于根据所述输入信号控制所述第一开关和所述第二开关二者之一断开或闭合,以使所述第一输入单元和所述第二输入单元二者之一正常工作,从而实现所述轨对轨运算放大器的跨导恒定。也即是说,当控制单元控制第一开关闭合、第二开关断开时,该轨对轨运算放大器中第一输入单元不工作,第二输入单元正常工作,当控制单元控制第一开关断开、第二开关闭合时,该轨对轨运算放大器中第一输入单元正常工作,第二输入单元不工作,从而避免第一输入单元和第二输入单元同时工作,使得轨对轨运算放大器的跨导为第一输入单元正常工作时的跨导或者第二输入单元正常工作时的跨导,由于第一输入单元和第二输入单元正常工作时的跨导相等,故实现了轨对轨运算放大器的跨导恒定的技术效果。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1示出了现有技术中轨对轨运算放大器的共模输入示意图。
图2示出了现有技术中轨对轨运算放大器的跨导随输入电压变化的曲线示意图。
图3示出了本发明实施例所提供的轨对轨运算放大器的结构框图。
图4示出了本发明实施例所提供的轨对轨运算放大器的一种电路结构示意图。
图5示出了本发明实施例所提供的跨导恒定控制电路的一种电路结构示意图。
图6示出了示出了本发明实施例所提供的跨导恒定控制电路的另一种电路结构示意图。
图7示出了示出了本发明实施例所提供的跨导恒定控制电路的另一种电路结构示意图。
图8示出了示出了本发明实施例所提供的控制单元的一种电路结构示意图。
图9示出了示出了本发明实施例所提供的控制单元的另一种电路结构示意图。
图10示出了示出了本发明实施例所提供的轨对轨运算放大器的跨导随输入电压变化的曲线示意图。
图标:10-轨对轨运算放大器;100-跨导恒定控制电路;200-偏置电路;300-第一输入单元;400-第二输入单元;500-电源;110-第一开关;120-第二开关;130-控制单元;310-第一输入对管;410-第二输入对管。
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在实现本发明实施例的技术方案的过程中,本申请发明人发现:
轨对轨运算放大器的跨导不恒定主要是由于当PMOS输入对管和NMOS输入对管同时工作时比仅有一个输入对管工作时的跨导大,如图2所示,当轨对轨运算放大器的输入电压(vinn)靠近电源电压时(即vinn>Vdsat+Vgsp),轨对轨运算放大器的PMOS输入对管将会进入线性区工作,此时PMOS输入对管的跨导会降低,当输入电压进一步靠近电源电压时,PMOS输入对管会完全截止,此时PMOS输入对管的跨导为0;同理,当输入电压靠近地电平时(即vinn<Vdsat+Vgsn),NMOS输入对管将会进入线性区工作,此时NMOS输入对管的跨导会降低,当输入电压进一步靠近地电平时,NMOS输入对管会完全截止,此时NMOS输入对管的跨导为0。
基于对上述缺陷的研究,本发明实施例提出一种实现轨对轨运算放大器的跨导恒定的方案。需要说明的是,以上现有技术中的方案所存在的缺陷,均是发明人在经过实践并仔细研究后得出的结果,因此,上述问题的发现过程以及下文中本发明实施例针对上述问题所提出的解决方案,都应该是发明人在本发明过程中对本发明做出的贡献。下面,对本发明实施例提供的实现轨对轨运算放大器的跨导恒定的方案进行详细阐述。
请参照图3,为本发明实施例所提供的轨对轨运算放大器10的结构框图。轨对轨运算放大器10包括跨导恒定控制电路100、偏置电路200、第一输入单元300及第二输入单元400,所述偏置电路200与所述第一输入单元300及所述第二输入单元400均电连接,所述第一输入单元300和所述第二输入单元400正常工作时的跨导相等,所述第一输入单元300的输入端vin1与所述第二输入单元400的输入端vin2电连接,所述第一输入单元300的输入端vin1与所述第二输入单元400的输入端vin2均用于接收一输入信号。其中,所述第一输入单元300的输入端vin1与所述第二输入单元400的输入端vin2共同作为轨对轨运算放大器10的输入端接收该输入信号,所述偏置电路200用于向所述第一输入单元300和第二输入单元400分别提供第一偏置电压Vbssn和第二偏置电压Vbssp,第一输入单元300根据该第一偏置电压Vbssn正常工作,第二输入单元400根据该第二偏置电压Vbssp正常工作。
所述跨导恒定控制电路100包括第一开关110、第二开关120及控制单元130,所述控制单元130与所述第一开关110及所述第二开关120均电连接,所述第一开关110的一端电连接于所述偏置电路200与所述第一输入单元300之间,所述第一开关110的另一端接地,所述第二开关120的一端电连接于所述偏置电路200与所述第二输入单元400之间,所述第二开关120的另一端与一电源500电连接,所述控制单元130的输入端vin3与所述第一输入单元300的输入端vin1及所述第二输入单元400的输入端均电连接,即该控制单元130的输入端vin3、第一输入单元300的输入端vin1及第二输入单元400的输入端接收同一个输入信号。
所述控制单元130用于根据所述输入信号控制所述第一开关110和所述第二开关120二者之一断开或闭合,以使所述第一输入单元300和所述第二输入单元400二者之一正常工作,从而实现所述轨对轨运算放大器10的跨导恒定。由于第一输入单元300和第二输入单元400正常工作时的跨导相等,故当轨对轨运算放大器10中永远只有一个输入单元(即第一输入单元300或第二输入单元400)正常工作时,轨对轨运算放大器10的跨导只能为第一输入单元300正常工作时的跨导或者第二输入单元400正常工作时的跨导,从而实现了轨对轨运算放大器10的跨导恒定。在本实施例中,所述输入信号可以为电压形式的信号,如图3所示的输入电压vinn;在其他实施例中,所述输入信号也可以为其他形式的信号(例如,电流信号),且该其他形式的输入信号通过电压转换装置可以转换为电压信号。
在本实施例中,所述轨对轨运算放大器10可采用图4所示的电路结构,所述第一输入单元300包括第一输入对管310和第一尾电流源Mssn,所述第一尾电流源Mssn采用NMOS管,所述第一尾电流源Mssn的栅极与所述偏置电路200及所述第一开关110的一端均电连接,所述第一尾电流源Mssn的源极接地,所述第一尾电流源Mssn的漏极与所述第一输入对管310电连接,所述第二输入单元400包括第二输入对管410和第二尾电流源Mssp,所述第二尾电流源Mssp采用PMOS管,所述第二尾电流源Mssp的栅极与所述偏置电路200及所述第二开关120的一端均电连接,所述第二尾电流源Mssp的源极与所述电源500电连接,所述第二尾电流源Mssp的漏极与所述第二输入对管410电连接。其中,所述第一输入对管310均采用NMOS管,所述第二输入对管410均采用PMOS管,第一输入对管310正常工作时的跨导等于第二输入对管410正常工作时的跨导。具体地,所述第一输入对管310包括第一NMOS管MN1和第二NMOS管MN2,所述第二输入对管410包括第一PMOS管MP1和第二PMOS管MP2,第二NMOS管MN2的栅极作为第一输入单元300的输入端vin1,第二PMOS管MP2的栅极作为第二输入单元400的输入端vin2。在本实施例中,该第一偏置电压Vbssn优选为高电平,以使第一尾电流源Mssn导通,此时第一输入对管310正常工作,该第二偏置电压Vbssp优选为低电平,以使第二尾电流源Mssp导通,此时第二输入对管410正常工作。该控制单元130在根据轨对轨运算放大器10的输入电压vinn控制第一开关110和第二开关120的通断时,需保证第一开关110和第二开关120的其中一个为闭合状态,另一个为断开状态,这样当第一开关110断开,第二开关120闭合时,第一尾电流源Mssn导通,第一输入对管310正常工作,而第二尾电流源Mssp因栅极电压被拉高而断开,第二输入对管410不能正常工作;当第一开关110闭合,第二开关120断开时,第一尾电流源Mssn因栅极电压被拉低而断开,第一输入对管310不能正常工作,第二尾电流源Mssp导通,第二输入对管410正常工作。如此,可以避免第一输入对管310和第二输入对管410同时工作,使得轨对轨运算放大器10的跨导始终等于第一输入对管310工作时的跨导或第二输入对管410工作时的跨导,由于第一输入单元300工作时的跨导与第二输入单元400工作时的跨导是相等的,故实现了轨对轨运算放大器10的跨导恒定。
在本实施例中,所述第一开关110和所述第二开关120可以采用MOS管实现,所述控制单元130可采用施密特触发器实现,所述输入信号为输入电压vinn。如图5所示,所述第一开关110可以采用NMOS管,所述第二开关120可以采用PMOS管,所述第一开关110的栅极与所述控制单元130电连接,所述第一开关110的源极接地,所述第一开关110的漏极电连接于所述偏置电路200与所述第一输入单元300之间,所述第二开关120的栅极与所述控制单元130电连接,所述第二开关120的源极与所述电源500电连接,所述第二开关120的漏极电连接于所述偏置电路200与所述第二输入单元400之间。
所述施密特触发器的输入端vin4与所述第一输入单元300的输入端vin1、所述第二输入单元400的输入端vin2均电连接,所述施密特触发器的输出端与所述第一开关110的栅极及所述第二开关120的栅极均电连接。所述施密特触发器用于根据所述输入电压vinn与预设的翻转阈值Vth_smt向所述第一开关110的栅极和所述第二开关120的栅极输出控制信号ctl,以通过所述控制信号ctl控制所述第一开关110和所述第二开关120二者之一断开或闭合。
在本实施例中,该施密特触发器的输入端vin4即为上述控制单元130的输入端vin3,用于接收上述的输入电压vinn;该预设的翻转阈值Vth_smt需满足Vdast+Vgsn<Vth_smt<Vdast+Vgsp,优选为0.5vdda。施密特触发器在输入电压vinn小于预设的翻转阈值Vth_smt时,向第一开关110的栅极和第二开关120的栅极输出的控制信号ctl为高电平,此时第一开关110导通,第二开关120断开;在输入电压vinn大于预设的翻转阈值Vth_smt时,向第一开关110的栅极和第二开关120的栅极输出的控制信号ctl为低电平,此时第一开关110断开,第二开关120导通。
在本实施例中,所述第一开关110和所述第二开关120可以采用MOS管实现,所述控制单元130可采用比较器实现,所述输入信号为输入电压vinn。如图6所示,所述比较器的第一输入端vin5与所述第一输入单元300的输入端vin1、所述第二输入单元400的输入端vin2均电连接,所述比较器的第二输入端vin6用于接收一参考电压vref,所述比较器的输出端与所述第一开关110的栅极及所述第二开关120的栅极均电连接。所述比较器用于根据所述输入电压vinn与所述参考电压vref向所述第一开关110的栅极和所述第二开关120的栅极输出控制信号ctl,以通过所述控制信号ctl控制所述第一开关110和所述第二开关120二者之一断开或闭合。
在本实施例中,该比较器的第一输入端vin5即为上述控制单元130的输入端vin3,用于接收上述的输入电压vinn;该参考电压vref需满足Vdast+Vgsn<vref<Vdast+Vgsp,优选为0.5vdda。比较器在输入电压vinn小于参考电压vref时,向第一开关110的栅极和第二开关120的栅极输出的控制信号ctl为高电平,此时第一开关110导通,第二开关120断开;在输入电压vinn大于参考电压vref时,向第一开关110的栅极和第二开关120的栅极输出的控制信号ctl为低电平,此时第一开关110断开,第二开关120导通。
在本实施例中,该比较器优选为迟滞比较器,以避免轨对轨运算放大器10的输入电压vinn在参考电压vref附近时,第一输入单元300中的第一输入对管310和第二输入单元400中的第二输入对管410来回切换。
在本实施例中,所述第一开关110和所述第二开关120还可以采用传输门实现。如图7所示,所述控制单元130包括第一输出端vo1和第二输出端vo2,所述第一开关110包括第一连接端A1、第二连接端A2、第一控制端C1及第二控制端C2,所述第一连接端A1电连接于所述偏置电路200与所述第一输入单元300之间,所述第二连接端A2接地,所述第一控制端C1与所述第一输出端ctl1电连接,所述第二控制端C2与所述第二输出端vo2电连接;所述第二开关120包括第三连接端A3、第四连接端A4、第三控制端C3及第四控制端C4,所述第三连接端A3与所述电源500电连接,所述第四连接端A4电连接于偏置电路200与所述第二输入单元400之间,所述第三控制端C3与所述第二输出端vo2电连接,所述第四控制端C4与所述第一输出端vo1电连接。
如图8所示,在一种实施方式中,所述控制单元130包括施密特触发器及反相器,所述施密特触发器的输入端vin4与所述第一输入单元300的输入端vin1、所述第二输入单元400的输入端vin2均电连接,所述施密特触发器的输出端与所述反相器的输入端电连接,所述施密特触发器的输出端为所述第一输出端vo1,所述反相器的输出端为所述第二输出端vo2。所述施密特触发器用于根据所述输入电压vinn与预设的翻转阈值Vth_smt向所述反相器的输入端、所述第一控制端C1、所述第四控制端C4输出第一控制信号ctl1,所述反相器用于根据所述第一控制信号ctl1向所述第二控制端C2、所述第三控制端C3输出第二控制信号ctl2,以通过所述第一控制信号ctl1和所述第二控制信号ctl2控制所述第一开关110和所述第二开关120二者之一断开或闭合。例如,施密特触发器在输入电压vinn小于预设的翻转阈值Vth_smt时,向所述反相器的输入端、所述第一控制端C1、所述第四控制端C4输出的第一控制信号ctl1为高电平,所述反相器向所述第二控制端C2、所述第三控制端C3输出的第二控制信号ctl2为低电平,此时第一开关110导通,第二开关120断开;在输入电压vinn大于预设的翻转阈值Vth_smt时,向所述反相器的输入端、所述第一控制端C1、所述第四控制端C4输出的第一控制信号ctl1为低电平,所述反相器向所述第二控制端C2、所述第三控制端C3输出的第二控制信号ctl2为高电平,此时第一开关110断开,第二开关120导通。
如图9所示,在另一种实施方式中,所述控制单元130包括比较器及反相器,所述比较器的第一输入端vin5与所述第一输入单元300的输入端vin1、所述第二输入单元400的输入端vin2均电连接,所述比较器的第二输入端vin6用于接收一参考电压vref,所述比较器的输出端与所述反相器的输入端电连接,所述比较器的输出端为所述第一输出端vo1,所述反相器的输出端为所述第二输出端vo2。所述比较器用于根据所述输入电压vinn与所述参考电压vref向所述反相器的输入端、所述第一控制端C1、所述第四控制端C4输出第一控制信号ctl1,所述反相器用于根据所述第一控制信号ctl1向所述第二控制端C2、所述第三控制端C3输出第二控制信号ctl2,以通过所述第一控制信号ctl1和所述第二控制信号ctl2控制所述第一开关110和所述第二开关120二者之一断开或闭合。例如,比较器在输入电压vinn小于参考电压vref时,向所述反相器的输入端、所述第一控制端C1、所述第四控制端C4输出的第一控制信号ctl1为高电平,所述反相器向所述第二控制端C2、所述第三控制端C3输出的第二控制信号ctl2为低电平,此时第一开关110导通,第二开关120断开;在输入电压vinn大于参考电压vref时,向所述反相器的输入端、所述第一控制端C1、所述第四控制端C4输出的第一控制信号ctl1为低电平,所述反相器向所述第二控制端C2、所述第三控制端C3输出的第二控制信号ctl2为高电平,此时第一开关110断开,第二开关120导通。
可见,在本申请中,控制单元130通过比较轨对轨运算放大器10的输入电压vinn与参考电压vref(或预设的翻转阈值Vth_smt)的大小,来控制第一开关110和第二开关120的通断,进而控制轨对轨运算放大器10永远只有一个输入对管工作(第一输入对管310或第二输入对管410),如此,可保证轨对轨运算放大器10在输入电压vinn变化时,其跨导保持恒定,如图10所示。
综上所述,本发明实施例提供的跨导恒定控制电路及轨对轨运算放大器,所述轨对轨运算放大器包括偏置电路、第一输入单元及第二输入单元,所述偏置电路与所述第一输入单元及所述第二输入单元均电连接,所述第一输入单元和所述第二输入单元正常工作时的跨导相等,所述第一输入单元的输入端与所述第二输入单元的输入端电连接,所述第一输入单元的输入端与所述第二输入单元的输入端均用于接收一输入信号,所述跨导恒定控制电路包括第一开关、第二开关及控制单元,所述控制单元与所述第一开关及所述第二开关均电连接,所述第一开关的一端电连接于所述偏置电路与所述第一输入单元之间,所述第一开关的另一端接地,所述第二开关的一端电连接于所述偏置电路与所述第二输入单元之间,所述第二开关的另一端与一电源电连接,所述控制单元的输入端与所述第一输入单元的输入端及所述第二输入单元的输入端均电连接;所述控制单元用于根据所述输入信号控制所述第一开关和所述第二开关二者之一断开或闭合,以使所述第一输入单元和所述第二输入单元二者之一正常工作,从而实现所述轨对轨运算放大器的跨导恒定。也即是说,当控制单元控制第一开关闭合、第二开关断开时,该轨对轨运算放大器中第一输入单元不工作,第二输入单元正常工作,当控制单元控制第一开关断开、第二开关闭合时,该轨对轨运算放大器中第一输入单元正常工作,第二输入单元不工作,从而避免第一输入单元和第二输入单元同时工作,使得轨对轨运算放大器的跨导为第一输入单元正常工作时的跨导或者第二输入单元正常工作时的跨导,由于第一输入单元和第二输入单元正常工作时的跨导相等,故实现了轨对轨运算放大器的跨导恒定。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
Claims (10)
1.一种跨导恒定控制电路,应用于轨对轨运算放大器,其特征在于,所述轨对轨运算放大器包括偏置电路、第一输入单元及第二输入单元,所述偏置电路与所述第一输入单元及所述第二输入单元均电连接,所述第一输入单元的输入端与所述第二输入单元的输入端电连接,所述第一输入单元的输入端与所述第二输入单元的输入端均用于接收一输入信号;所述偏置电路用于向所述第一输入单元和所述第二输入单元分别提供第一偏置电压和第二偏置电压,以使所述第一输入单元根据所述第一偏置电压正常工作,所述第二输入单元根据所述第二偏置电压正常工作;
所述跨导恒定控制电路包括第一开关、第二开关及控制单元,所述控制单元与所述第一开关及所述第二开关均电连接,所述第一开关的一端电连接于所述偏置电路与所述第一输入单元之间,所述第一开关的另一端接地,所述第二开关的一端电连接于所述偏置电路与所述第二输入单元之间,所述第二开关的另一端与一电源电连接,所述控制单元的输入端与所述第一输入单元的输入端及所述第二输入单元的输入端均电连接;所述第一输入单元包括第一输入对管和第一尾电流源,所述第一尾电流源的栅极与所述偏置电路及所述第一开关的一端均电连接,所述第一尾电流源的源极接地,所述第一尾电流源的漏极与所述第一输入对管电连接;所述第二输入单元包括第二输入对管和第二尾电流源,所述第二尾电流源的栅极与所述偏置电路及所述第二开关的一端均电连接,所述第二尾电流源的源极与所述电源电连接,所述第二尾电流源的漏极与所述第二输入对管电连接;所述第一输入对管正常工作时的跨导等于所述第二输入对管正常工作时的跨导;
所述控制单元用于根据所述输入信号控制所述第一开关和所述第二开关二者之一断开或闭合,以使所述第一输入对管和所述第二输入对管二者之一正常工作,使得所述轨对轨运算放大器的跨导等于所述第一输入对管正常工作时的跨导或所述第二输入对管正常工作时的跨导,从而实现所述轨对轨运算放大器的跨导恒定。
2.如权利要求1所述的跨导恒定控制电路,其特征在于,所述第一开关采用NMOS管,所述第二开关采用PMOS管,所述第一开关的栅极与所述控制单元电连接,所述第一开关的源极接地,所述第一开关的漏极电连接于所述偏置电路与所述第一输入单元之间,所述第二开关的栅极与所述控制单元电连接,所述第二开关的源极与所述电源电连接,所述第二开关的漏极电连接于所述偏置电路与所述第二输入单元之间。
3.如权利要求2所述的跨导恒定控制电路,其特征在于,所述输入信号为输入电压,所述控制单元包括施密特触发器,所述施密特触发器的输入端与所述第一输入单元的输入端、所述第二输入单元的输入端均电连接,所述施密特触发器的输出端与所述第一开关的栅极及所述第二开关的栅极均电连接;
所述施密特触发器用于根据所述输入电压与预设的翻转阈值向所述第一开关的栅极和所述第二开关的栅极输出控制信号,以通过所述控制信号控制所述第一开关和所述第二开关二者之一断开或闭合。
4.如权利要求2所述的跨导恒定控制电路,其特征在于,所述输入信号为输入电压,所述控制单元包括比较器,所述比较器的第一输入端与所述第一输入单元的输入端、所述第二输入单元的输入端均电连接,所述比较器的第二输入端用于接收一参考电压,所述比较器的输出端与所述第一开关的栅极及所述第二开关的栅极均电连接;
所述比较器用于根据所述输入电压与所述参考电压向所述第一开关的栅极和所述第二开关的栅极输出控制信号,以通过所述控制信号控制所述第一开关和所述第二开关二者之一断开或闭合。
5.如权利要求4所述的跨导恒定控制电路,其特征在于,所述比较器为迟滞比较器。
6.如权利要求1所述的跨导恒定控制电路,其特征在于,所述第一开关及所述第二开关均采用传输门,所述控制单元包括第一输出端和第二输出端,所述第一开关包括第一连接端、第二连接端、第一控制端及第二控制端,所述第一连接端电连接于所述偏置电路与所述第一输入单元之间,所述第二连接端接地,所述第一控制端与所述第一输出端电连接,所述第二控制端与所述第二输出端电连接;
所述第二开关包括第三连接端、第四连接端、第三控制端及第四控制端,所述第三连接端与所述电源电连接,所述第四连接端电连接于偏置电路与所述第二输入单元之间,所述第三控制端与所述第二输出端电连接,所述第四控制端与所述第一输出端电连接。
7.如权利要求6所述的跨导恒定控制电路,其特征在于,所述输入信号为输入电压,所述控制单元包括施密特触发器及反相器,所述施密特触发器的输入端与所述第一输入单元的输入端、所述第二输入单元的输入端均电连接,所述施密特触发器的输出端与所述反相器的输入端电连接,所述施密特触发器的输出端为所述第一输出端,所述反相器的输出端为所述第二输出端;
所述施密特触发器用于根据所述输入电压与预设的翻转阈值向所述反相器的输入端、所述第一控制端、所述第四控制端输出第一控制信号,所述反相器用于根据所述第一控制信号向所述第二控制端、所述第三控制端输出第二控制信号,以通过所述第一控制信号和所述第二控制信号控制所述第一开关和所述第二开关二者之一断开或闭合。
8.如权利要求6所述的跨导恒定控制电路,其特征在于,所述输入信号为输入电压,所述控制单元包括比较器及反相器,所述比较器的第一输入端与所述第一输入单元的输入端、所述第二输入单元的输入端均电连接,所述比较器的第二输入端用于接收一参考电压,所述比较器的输出端与所述反相器的输入端电连接,所述比较器的输出端为所述第一输出端,所述反相器的输出端为所述第二输出端;
所述比较器用于根据所述输入电压与所述参考电压向所述反相器的输入端、所述第一控制端、所述第四控制端输出第一控制信号,所述反相器用于根据所述第一控制信号向所述第二控制端、所述第三控制端输出第二控制信号,以通过所述第一控制信号和所述第二控制信号控制所述第一开关和所述第二开关二者之一断开或闭合。
9.如权利要求1-8任一项所述的跨导恒定控制电路,其特征在于,所述第一尾电流源采用NMOS管,所述第二尾电流源采用PMOS管。
10.一种轨对轨运算放大器,其特征在于,包括偏置电路、第一输入单元、第二输入单元以及如权利要求1-8任一项所述的跨导恒定控制电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811174192.2A CN109358690B (zh) | 2018-10-09 | 2018-10-09 | 跨导恒定控制电路及轨对轨运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811174192.2A CN109358690B (zh) | 2018-10-09 | 2018-10-09 | 跨导恒定控制电路及轨对轨运算放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109358690A CN109358690A (zh) | 2019-02-19 |
CN109358690B true CN109358690B (zh) | 2021-03-12 |
Family
ID=65348811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811174192.2A Active CN109358690B (zh) | 2018-10-09 | 2018-10-09 | 跨导恒定控制电路及轨对轨运算放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109358690B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110286259B (zh) * | 2019-07-12 | 2021-10-08 | 浙江匠联科技有限公司 | 一种电流峰值检测电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1820411A (zh) * | 2003-07-10 | 2006-08-16 | 皇家飞利浦电子股份有限公司 | 具有恒定偏移的运算放大器和包括这种运算放大器的设备 |
CN101170299A (zh) * | 2006-10-27 | 2008-04-30 | 恩益禧电子股份有限公司 | 运算放大器和显示器件 |
CN102340284A (zh) * | 2010-07-23 | 2012-02-01 | 复旦大学 | 一种低电源电压跨导可调的恒定跨导的轨到轨输入运算放大器 |
WO2012127956A1 (ja) * | 2011-03-22 | 2012-09-27 | ルネサスエレクトロニクス株式会社 | 演算増幅器回路並びにそれを用いた表示パネルドライバ及び表示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5278144B2 (ja) * | 2009-04-28 | 2013-09-04 | セイコーエプソン株式会社 | 増幅回路、集積回路装置及び電子機器 |
-
2018
- 2018-10-09 CN CN201811174192.2A patent/CN109358690B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1820411A (zh) * | 2003-07-10 | 2006-08-16 | 皇家飞利浦电子股份有限公司 | 具有恒定偏移的运算放大器和包括这种运算放大器的设备 |
CN101170299A (zh) * | 2006-10-27 | 2008-04-30 | 恩益禧电子股份有限公司 | 运算放大器和显示器件 |
CN102340284A (zh) * | 2010-07-23 | 2012-02-01 | 复旦大学 | 一种低电源电压跨导可调的恒定跨导的轨到轨输入运算放大器 |
WO2012127956A1 (ja) * | 2011-03-22 | 2012-09-27 | ルネサスエレクトロニクス株式会社 | 演算増幅器回路並びにそれを用いた表示パネルドライバ及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109358690A (zh) | 2019-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100693821B1 (ko) | 차동 증폭기 및 이를 위한 액티브 로드 | |
US8502603B2 (en) | Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier | |
US11316483B2 (en) | Input voltage endurance protection architecture | |
US9264031B2 (en) | Rail-to-rail input hysteresis comparator | |
KR100877626B1 (ko) | 클래스 ab 증폭기 및 이를 위한 입력 스테이지 회로 | |
KR100462467B1 (ko) | 자동이득제어의 가변이득증폭회로 | |
CN109358690B (zh) | 跨导恒定控制电路及轨对轨运算放大器 | |
US20190363679A1 (en) | Negative capacitance circuits including temperature-compensation biasings | |
US20060049873A1 (en) | Rail-to-rail differential input amplification stage with main and surrogate differential pairs | |
US10574200B2 (en) | Transconductance amplifier | |
US8890612B2 (en) | Dynamically biased output structure | |
Centurelli et al. | A new class-AB flipped voltage follower using a common-gate auxiliary amplifier | |
CN114326895A (zh) | 一种可扩展输入范围的比较器电路 | |
JP2010233084A (ja) | 差動増幅器 | |
CN109120232A (zh) | 适用于低噪声、宽动态范围的高带宽跨阻放大器 | |
WO2017034837A1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
Centurelli et al. | A very low-voltage differential amplifier for opamp design | |
CN115421546A (zh) | 电压缓冲器 | |
US20140266441A1 (en) | Three stage amplifier | |
US7633343B2 (en) | Fully differential amplifier | |
JP2009060376A (ja) | 増幅回路、これを用いたサンプルホールド回路及びこれを用いたアナログ−デジタル変換器 | |
CN108494377B (zh) | 运算放大器电路 | |
KR100499856B1 (ko) | 가변 이득 증폭기 | |
US10236851B2 (en) | Wide bandwidth variable gain amplifier and exponential function generator | |
Yavari et al. | Very low-voltage, low-power and fast-settling OTA for switched-capacitor applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |