CN112019174B - 信号处理电路 - Google Patents

Abstract

一种信号处理电路，包含：一信号接收电路，用以产生一第一输入信号以及一第二输入信号；一信号输出电路，用以根据第一输入信号以及第二输入信号分别产生一第一输出信号以及一第二输出信号；一负阻抗电路，放大于第一输入端第一输入信号以在该第二输出端产生一第一放大输入信号，于第二输入端接收第二输入信号并放大第二输入信号以在第一输出端产生一第二放大输入信号；一第一电容；一第二电容；其中第一电容以及第二电容两端上的直流电压电平均不相同，使负阻抗电路的阻抗‑信号变动率小于一预定等级。

Description

信号处理电路

技术领域

本发明涉及信号处理电路，特别涉及能增进负阻抗电路(negative impedancecircuit)的线性度(linearity)的信号处理电路。

背景技术

现有的接收器会遇到频带内信号(in band signal)较微弱但却有较强的频带外噪声(out band noise)的情况。在此情况下，接收器需对频带内信号进行放大但必须避免频带外噪声的干扰，也就是接收器必须有较好的线性度。

有些接收器会包含负阻抗电路来提供信号的增益，然而，现有负阻抗电路的线性度很差，因此频带外噪声会严重影响接收器的表现。

发明内容

因此，本发明一目的为提供一种信号处理电路，其包含线性度较佳的负阻抗电路。

本发明一实施例提供了一种信号处理电路，包含：一信号接收电路，用以产生一第一输入信号以及一第二输入信号；一信号输出电路，用以根据该第一输入信号以及该第二输入信号分别产生一第一输出信号以及一第二输出信号；一负阻抗电路，在该第一输入端放大该第一输入信号以在该第二输出端产生一第一放大输入信号，在该第二输入端接收该第二输入信号并放大该第二输入信号以在该第一输出端产生一第二放大输入信号；一第一电容；一第二电容；其中该第一电容的该第一端上的第一直流电压电平不同于该第一电容的该第二端上的第二直流电压电平，且该第二电容的该第一端上的第三直流电压电平不同于该第二电容的该第二端上的第四直流电压电平，使该负阻抗电路的阻抗-信号变动率小于一预定等级。

通过前述实施例，可让负阻抗电路具有较好的线性度，以改善现有负阻抗电路的问题。

附图说明

图1示出了根据本发明一实施例的接收器的方框图。

图2示出了根据本发明一实施例的负阻抗电路的较详细电路图。

图3A以及图3B示出了根据本发明一实施例的接收器的较详细电路图。

图4A以及图4B示出了根据本发明实施例的接收器的动作示意图。

图5和图6示出了根据本发明其他实施例的接收器的方框图。

具体实施方式

以下描述中将以多个实施例来说明本发明的内容，还请注意，在以下实施例中，“第一”、“第二”仅用以区别不同组件或步骤，并非用以限定组件或步骤的顺序。此外，以下实施例是以正交接收器(Quadrature Receiver)为例子来说明，但本发明所揭露的内容也可运用在其他类型的信号处理电路上。

图1示出了根据本发明一实施例的接收器100的方框图。如图1所示，信号处理电路100包含一信号接收电路101，一负阻抗电路103以及一信号输出电路105。负阻抗电路103包含一第一电容C_1以及一第二电容C_2。信号接收电路101耦接一第一预定电压电平(此例中为V_DD)，接收第一初始输入信号IS_1以及第二初始输入信号IS_2，用以产生第一输入信号S_1以及第二输入信号S_2。第一输入信号S_1和第二输入信号S_2可形成一差动输入信号。负阻抗电路103包含一第一输入端IN_1、一第一输出端O_1(此例中为正输入端以及正输出端)，以及一第二输入端IN_2以及一第二输出端O_2(此例中为负输入端以及负输出端)。第一输出端O_1以及第二输出端O_2耦接信号接收电路101而第一输入端IN_1和第二输入端IN_2耦接信号输出电路105。

负阻抗电路103于第一输入端IN_1接收第一输入信号S_1并放大第一输入信号S_1以在第二输出端O_2产生一第一放大输入信号AS_1，且会在第二输入端IN_2接收第二输入信号S_2并放大第二输入信号S_2以在第一输出端O_1产生一第二放大输入信号AS_2。第一放大输入信号AS_1以及第二放大输入信号AS_2会被信号输出电路105所接收。第一电容C_1包含一第一端与一第二端，第一端耦接负阻抗电路103的第一输出端O_1且第二端耦接负阻抗电路103的第一输入端IN_1。第二电容C_2也包含一第一端与一第二端，第一端耦接负阻抗电路103的第二输出端O_2且第二端耦接负阻抗电路103的第二输入端IN_2。信号输出电路105用以根据第一放大输入信号AS_1、第二放大输入信号AS_2产生第一输出信号OS_1、第二输出信号OS_2。第一输出信号OS_1和第二输出OS_2形成一差动输出信号。

由于负阻抗电路103的第一输出端O_1的信号为第一输入端IN_1所接收的信号的放大信号，负阻抗电路103的第一输出端O_1、第二输出端O_2的电压会分别高于第一输入端IN_1和第二输入端IN_2，因此负阻抗电路103可以提供一负阻抗给从信号接收电路101输出的信号。此外，电容具有隔开两边直流电压电平的特性，也就是电容两端的直流电压电平不同。详细而言，第一电容C_1的第一端上的第一直流电压电平不同于第一电容C_1的第二端上的第二直流电压电平，且第二电容C_2的第一端上的第三直流电压电平不同于第二电容C_2的第二端上的第四直流电压电平。在此例中，第一电容C_1第一端上的第一直流电压电平高于第一电容C_1第二端上的第二直流电压电平，且第二电容C_2第一端上的第三直流电压电平高于第二电容C_2第二端上的第四直流电压电平，由此负阻抗电路103的阻抗-信号变动率可小于一预定等级。也就是说，负阻抗电路103的第一电容C_1和第二电容C_2分别位于负阻抗电路103输入端和输出端之间，以及第一电容C_1第一端上的第一直流电压电平高于第一电容C_1第二端上的第二直流电压电平，第二电容C_2第一端上的第三直流电压电平高于第二电容C_2第二端上的第四直流电压电平，利用此机制，可让负阻抗电路103运作在线性度较高的模式，而让负阻抗电路103的阻抗-信号变动率小于一预定等级。因此，负阻抗电路103的阻抗不会因为信号的变动而产生剧烈变化而降低其线性度。

图2示出了根据本发明一实施例的负阻抗电路的较详细电路图。如图2所示，负阻抗电路103包含第一晶体管M_1以及第二晶体管M_2。第一晶体管M_1包含耦接第一电容C_1的第二端的一控制端(作为第一输入端IN_1)，耦接第二电容C_2的第一端的一第一端(作为第二输出端O_2)，以及耦接一第二预定电压电平(此例中为接地电位)的一第二端。第二晶体管M_2包含耦接第二电容C_2的第二端的一控制端(作为第二输入端IN_2)，耦接第一电容C_1的第一端的一第一端(作为第一输出端O_1)，以及耦接第二预定电压电平的一第二端。在一实施例中，第一晶体管M_1为一第一NMOS(N型金氧半场效晶体管，N type Metal-Oxide-Semiconductor Field-Effect Transistor)，第一NMOS的栅极为第一晶体管M_1的控制端，第一NMOS的漏极为第一晶体管M_1的第一端，第一NMOS的源极为第一晶体管M_1的第二端。第二晶体管M_2为一第二NMOS，第二NMOS的栅极为第二晶体管M_2的控制端，第二NMOS的漏极为第二晶体管M_2的第一端，第二NMOS的源极为第二晶体管M_2的第二端。而在另一实施例中，第一晶体管M_1为一第一PMOS，此状态下第一PMOS的栅极为第一晶体管M_1的控制端，第一PMOS的源极为第一晶体管M_1的第一端，第一PMOS的漏极为第一晶体管M_1的第二端，且第二预定电压电平为V_DD而非接地电位。且在此状况下，第二晶体管M_2也可为一PMOSFET。

图3A和图3B示出了根据本发明一实施例的接收器100的较详细电路图。然而请注意，这些电路仅用以举例，其他能达到相同功能的电路也应包含在本发明的范围内。还请注意，为了便于说明，图1和图2中部分组件标号未画出。如图3A所示，信号接收电路101包含一第一电感L_1、一第二电感L_2、一第三电感L_3、一第三晶体管M_3以及一第四晶体管M_4。第三晶体管M_3以及一第四晶体管M_4在此例中均为NMOSFET。第一电感L_1、第二电感L_2以及第三晶体管M_3根据一第二初始输入信号IS_2产生第二输入信号S_2给负阻抗电路103，第一电感L_1、第三电感L_3以及第四晶体管M_4根据一第一初始输入信号IS_1产生第一输入信号S_1给负阻抗电路103。

当第三晶体管M_3以及第四晶体管M_4为NMOSFET时，第一电容C_1第一端上的第一直流电压电平高于第一电容C_1第二端上的第二直流电压电平，第二电容C_2第一端上的第三直流电压电平高于第二电容C_2第二端上的第四直流电压电平。然而，第三晶体管M_3以及第四晶体管M_4也可为PMOSFET，此情况下第一电容C_1第一端上的第一直流电压电平低于第一电容C_1第二端上的第二直流电压电平，第二电容C_2第一端上的第三直流电压电平低于第二电容C_2第二端上的第四直流电压电平。然而请注意，NMOSFET和PMOSFET也可由其他具有类似功能的晶体管取代，此状况下NMOSFET可视为第一类晶体管，而PMOSFET可视为跟NMOSFET不同类的第二类晶体管。

如图3B所示，信号输出电路105包含了混频电路301以及电流电压转换电路303。混频电路301用以分别降频第一放大输入信号AS_1以及第二放大输入信号AS_2以产生一第一降频信号DS_1以及一第二降频信号DS_2。在一实施例中，混频电路301包含晶体管M_a、M_b、M_c以及M_d(此例中均为NMOSFET)，且将第一放大输入信号AS_1以及第二放大输入信号AS_2以频率LO降频，混频电路301不限于图3B所示的架构。电流电压转换器303耦接混频电路301，分别根据第一降频信号DS_1以及第二降频信号DS_2产生第一输出信号OS_1以及第二输出信号OS_2。此电流电压转换器303包含一运算放大器OP，其包含一第一输入端IN_a、一第二输入端IN_b、一第一输出端O_a以及一第二输出端O_b，第一输入端IN_a以及第二输入端IN_b耦接混频电路301，第一输出端O_a以及第二输出端O_b分别用以输出第一输出信号OS_1以及第二输出信号OS_2，且运算放大器OP在第一输出端O_a产生前述第二直流电压电平以提供给第一电容C_1的第二端并在第二输出端O_b产生第四直流电压电平以提供给第二电容C_2的第二端。

在一实施例中，电流电压转换器303还包含一第一电流路径以及一第二电流路径，第一电流路径包含第一电阻R_1以及第三电容C_3，耦接于运算放大器OP的第一输入端IN_a以及第一输出端O_a之间，第二电流路径包含第二电阻R_2以及第四电容C_4，耦接于运算放大器OP的第二输入端IN_b以及第二输出端O_b之间。由于运算放大器OP具有相当大的输入阻抗，因此第一降频信号DS_1以及第二降频信号DS_2所产生的电流不会流入运算放大器OP，而是会流过第一电流路径以及第二电流路径，并通过电流电压转换器303所包含的电流调整电路305来产生第一输出信号OS_1以及第二输出信号OS_2。

电流调整电路305耦接第一输出端O_a以及第二输出端O_b，用以调整该运算放大器OP的一电流以调整前述的第二直流电压电平以及第四直流电压电平。在一实施例中，电流调整电路305包含一比较器307以及串联的第三电阻R_3和第四电阻R_4。比较器307包含一第一输入端以及一第二输入端，第三电阻R_3耦接于运算放大器OP的第一输出端O_a以及比较器307的第一输入端之间，第四电阻R_4耦接于运算放大器OP的第二输出端O_b以及比较器307的第一输入端之间。此外，比较器307的第二输入端接收一第三预定电压电平V_CM。比较器307会输出控制信号给电流源CS来控制运算放大器OP的电流，以将其所提供的第二直流电压电平以及第四直流电压电平调整为第三预定电压电平V_CM。详细言之，比较器307会比较第三预定电压电平V_CM以及第三电阻R_3和第四电阻R_4连接处的电压，然后据以控制第三电阻R_3和第四电阻R_4连接处的电压使其和第三预定电压电平V_CM相同。以连带的控制在第一输出端O_a所提供的第二直流电压电平和第四直流电压电平与第三预定电压电平V_CM相同。

在一实施例中，第三预定电压电平V_CM为第一预定电压电平V_DD的一半，也就是第一电容C_1的左侧的第一端的第一直流电压电平为信号接收电路101所耦接的第一预定电压电平V_DD，而第一电容C_1的右侧的第二端的第二直流电压电平为V_DD/2。同样的，第二电容C_2的左侧的第一端的第三直流电压电平为信号接收电路101所耦接的第一预定电压电平V_DD，而第一电容C_1的右侧的第二端的第四直流电压电平为V_DD/2。通过第一直流电压电平与第二直流电压电平的差异以及第三直流电压电平与第四直流电压电平的差异，可以让负阻抗电路103具有较好的线性度，也就是负阻抗电路103的阻抗-信号变动率小于一预定等级。然而，第三预定电压电平V_CM也可为其他值，例如可为N*第一预定电压电平V_DD，而N为小于1大于0的非整数。

图4A和图4B示出了根据本发明一实施例的接收器的动作示意图。如图4A所示，负阻抗电路103的在第二晶体管M_2漏极端的第二放大输入信号AS_2的直流电压电平为较高的第一预定电压电平V_DD，而在第二晶体管M_2栅极端的第二输入端信号INS_2的直流电压位准为较低的第三预定电压位准V_CM。第二输入端信号INS_2为在图1和图2中的第二输入端IN_2的输入信号，而第二放大输入信号AS_2为其放大后的信号。在一实施例中，第一预定电压电平V_DD为1V而第三预定电压电平V_CM为0.5V。因此，即使在第二放大输入信号AS_2的振幅最小和第二输入端信号INS_2的振幅最大时，第二晶体管M_2的栅极端和漏极端间仍具有足够大的电压差，第二晶体管M_2不会进入三极管区(triode region)而会运作在饱和区(saturation region)。图4A所示的电压关系式可以如下式(1)表示：

V_GS2-V_TH2＝INS_2-V_TH2<V_DS2＝AS_2 式(1)

其中V_GS2为第二晶体管M_2的栅极和源极电压差，V_TH2为第二晶体管M_2的临界电压，V_DS2为第二晶体管M_2的漏极和源极电压差。由式(1)可知，由于第二放大输入信号AS_2的直流电压电平为较高的第一预定电压电平V_DD而第二输入端信号INS_2的直流电压电平为较低的第三预定电压电平V_CM，因此V_DS2会大于V_GS2-V_TH2，使第二晶体管M_2运作于饱和区。

而如图4B所示，在第一晶体管M_1漏极端的第一放大输入信号AS_1的直流电压电平为较高的第一预定电压电平V_DD，而在第一晶体管M_1栅极端的第一输入端信号INS_1的直流电压电平为较低的第三预定电压电平V_CM。第一输入端信号INS_1为在图1和图2中的第一输入端IN_1的输入信号，可为前述第一输入信号S_1。因此，即使在第一放大输入信号AS_1的振幅最小和第一输入端信号INS_1的振幅最大时，第一晶体管M_1的栅极端和漏极端间仍具有足够大的电压差，第一晶体管M_1不会进入三极管区而会运作在饱和区。图4B所示的电压关系式可以如下式(2)表示：

V_GS1-V_TH1＝INS_1-V_TH1<V_DS1＝AS_1 式(2)

其中V_GS1为第一晶体管M_1的栅极和源极电压差，V_TH1为第一晶体管M_1的临界电压，V_DS1为第一晶体管M_1的漏极和源极电压差。由式(2)可知，由于第一放大输入信号AS_1的直流电压电平为较高的第一预定电压电平V_DD而第一输入端信号INS_1的直流电压电平为较低的第三预定电压电平V_CM，因此V_DS1会大于V_GS1-V_TH1，使第一晶体管M_1运作于饱和区。

而当第一晶体管M_1、第二晶体管M_2运作在饱和区时，其阻抗-信号变化率较小，使得负阻抗电路103的阻抗-信号变动率会小于一预定等级，具有较好的线性度。

前述实施例可运用在具有其他电路架构的接收器上。图5和图6示出了根据本发明其他实施例的接收器的方框图。在图5的实施例中，除了图1所示的信号接收电路101、负阻抗电路103以及信号输出电路105外，可还包含另一信号输出电路501。也就是说，多个信号输出电路可共享一信号接收电路101以及一负阻抗电路103。而图6的实施例中，除了图1所示的信号接收电路101、负阻抗电路103以及信号输出电路105外，可还包含另一负阻抗电路601以及另一信号输出电路603。也就是说，多个负阻抗电路601以及信号输出电路603可共享一信号接收电路101。此类变化均应包含在本发明的范围之内。

通过前述实施例，可让负阻抗电路提供信号的增益并具有较好的线性度，以改善现有负阻抗电路的问题。

以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

【符号说明】

100 信号处理电路

101、603 信号接收电路

103、601 负阻抗电路

105、501 信号输出电路

301 混频电路

303 电流电压转换电路

305 电流调整电路

307 比较器

R_1 第一电阻

R_2 第二电阻

R_3 第三电阻

R_4 第四电阻

C_1 第一电容

C_2 第二电容

C_3 第三电容

C_4 第四电容

IN_1、IN_a 第一输入端

IN_2、IN_b 第二输入端

L_1 第一电感

L_2 第二电感

L_3 第三电感

O_1、O_a 第一输出端

O_2、O_b 第二输出端

M_1 第一晶体管

M_2 第二晶体管

M_3 第三晶体管

M_4 第四晶体管

M_a、M_b、M_c、M_d 晶体管

Claims (10)

1.一种信号处理电路，包含：

一信号接收电路，耦接一第一预定电压电平，用以产生一第一输入信号以及一第二输入信号；

一信号输出电路，用以根据该第一输入信号以及该第二输入信号分别产生一第一输出信号以及一第二输出信号；

一负阻抗电路，包含一第一输入端、一第二输入端、一第一输出端以及一第二输出端，该第一输出端以及该第二输出端耦接该信号接收电路而该第一输入端以及该第二输入端耦接该信号输出电路，该第一输入端接收该第一输入信号并放大该第一输入信号以在该第二输出端产生一第一放大输入信号，在该第二输入端接收该第二输入信号并放大该第二输入信号以在该第一输出端产生一第二放大输入信号；

一第一电容，包含耦接该第一输出端的一第一端与耦接该第一输入端的一第二端；

一第二电容，包含耦接该第二输出端的一第一端与耦接该第二输入端的一第二端；

其中该第一电容的该第一端上的第一直流电压电平不同于该第一电容的该第二端上的第二直流电压电平，且该第二电容的该第一端上的第三直流电压电平不同于该第二电容的该第二端上的第四直流电压电平，使该负阻抗电路的阻抗-信号变动率小于一预定等级。

2.根据权利要求1所述的信号处理电路，其中，若该信号接收电路中包含至少一第一类晶体管，则该第一电容的该第一端上的第一直流电压电平高于该第一电容的该第二端上的第二直流电压电平，且该第二电容的该第一端上的第三直流电压电平高于该第二电容的该第二端上的第四直流电压电平。

3.根据权利要求1所述的信号处理电路，其中，若该信号接收电路中包含至少一第二类晶体管，则该第一电容的该第一端上的第一直流电压电平低于该第一电容的该第二端上的第二直流电压电平，且该第二电容的该第一端上的第三直流电压电平低于该第二电容的该第二端上的第四直流电压电平。

4.根据权利要求1所述的信号处理电路，该负阻抗电路包含：

一第一晶体管，包含耦接该第一电容的该第二端的一控制端，耦接该第二电容的该第一端的一第一端，以及耦接一第二预定电压电平的一第二端；以及

一第二晶体管，包含耦接该第二电容的该第二端的一控制端，耦接该第一电容的该第一端的一第一端，以及耦接该第二预定电压电平的一第二端。

5.根据权利要求4所述的信号处理电路，其中，该第一晶体管为一第一N型金氧半场效晶体管或一第一P型金氧半场效晶体管，该第一N型金氧半场效晶体管或该第一P型金氧半场效晶体管的栅极为该第一晶体管的该控制端，该第一N型金氧半场效晶体管的漏极或该第一P型金氧半场效晶体管的源极为该第一晶体管的该第一端，该第一N型金氧半场效晶体管的源极或该第一P型金氧半场效晶体管的漏极为该第一晶体管的该第二端，该第二晶体管为一第二N型金氧半场效晶体管，该第二N型金氧半场效晶体管的栅极为该第二晶体管的该控制端，该第二N型金氧半场效晶体管的漏极为该第二N型金氧半场效晶体管的该第一端，该第二N型金氧半场效晶体管的源极为该第二N型金氧半场效晶体管的该第二端。

6.根据权利要求1所述的信号处理电路，其中，该信号输出电路包含：

一混频电路，用以分别降频该第一放大输入信号以及该第二放大输入信号以产生一第一降频信号以及一第二降频信号；以及

一电流电压转换器，耦接该混频电路，用以分别根据该第一降频信号以及该第二降频信号产生该第一输出信号以及该第二输出信号，该电流电压转换器包含：

一运算放大器，包含一第一输入端、一第二输入端、一第一输出端以及一第二输出端，该第一输入端以及该第二输入端耦接该混频电路，该第一输出端以及该第二输出端分别用以输出该第一输出信号以及该第二输出信号，且该运算放大器在该第一输出端产生该第二直流电压电平以提供给该第一电容的该第二端并在该第二输出端产生该第四直流电压电平以提供给该第二电容的该第二端。

7.根据权利要求6所述的信号处理电路，

其中，该电流电压转换器还包含一第一电流路径以及一第二电流路径，该第一电流路径耦接于该运算放大器的该第一输入端以及该第一输出端间且该第二电流路径耦接于该运算放大器的该第二输入端以及该第二输出端间；

其中该第一电流路径包含耦接该第一输入端以及该第一输出端间的一第一电阻以及一第三电容，且该第二电流路径包含耦接该第二输入端以及该第二输出端间的一第二电阻以及一第四电容。

8.根据权利要求6所述的信号处理电路，其中，该电流电压转换器还包含一电流调整电路，用以调整该运算放大器的一电流以调整该第二直流电压电平以及该第四直流电压电平。

9.根据权利要求8所述的信号处理电路，其中，该电流调整电路包含：

一比较器，包含一第一输入端以及一第二输入端；

一第三电阻，耦接于该运算放大器的该第一输出端以及该比较器的该第一输入端之间；以及

一第四电阻，耦接于该运算放大器的该第二输出端以及该比较器的该第一输入端之间；

其中该比较器的该第二输入端接收一第三预定电压电平；

其中该比较器输出控制信号来控制该运算放大器的该电流以将该第二直流电压电平以及该第四直流电压电平调整为该第三预定电压电平；

其中该第三预定电压电平为N*该第一预定电压电平，其中N为小于1大于0的非整数。

10.根据权利要求1所述的信号处理电路，该信号接收电路包含一第一电感、一第二电感、一第三电感、一第三晶体管以及一第四晶体管，该第一电感、该第二电感以及该第三晶体管根据一第二初始输入信号产生该第二输入信号给该负阻抗电路，该第一电感、该第三电感以及该第四晶体管根据一第一初始输入信号产生该第一输入信号给该负阻抗电路。