KR102388710B1 - 액정 표시 장치 및 그 구동 방법 - Google Patents

액정 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102388710B1
KR102388710B1 KR1020150062039A KR20150062039A KR102388710B1 KR 102388710 B1 KR102388710 B1 KR 102388710B1 KR 1020150062039 A KR1020150062039 A KR 1020150062039A KR 20150062039 A KR20150062039 A KR 20150062039A KR 102388710 B1 KR102388710 B1 KR 102388710B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
unit
data
msb
Prior art date
Application number
KR1020150062039A
Other languages
English (en)
Other versions
KR20160130057A (ko
Inventor
박수형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150062039A priority Critical patent/KR102388710B1/ko
Priority to US14/934,481 priority patent/US10002581B2/en
Publication of KR20160130057A publication Critical patent/KR20160130057A/ko
Application granted granted Critical
Publication of KR102388710B1 publication Critical patent/KR102388710B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Abstract

액정 표시 장치는 복수의 화소 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선을 포함하는 액정 표시 패널, 및 영상 데이터를 입력받아 상기 복수의 데이터선 중에서 인접하는 데이터선에 서로 다른 극성의 데이터 전압을 인가하고, 서로 다른 극성을 갖는 데이터선을 서로 쇼트시키는 제1 전하 공유 및 동일한 극성을 갖는 데이터선을 서로 쇼트시키는 제2 전하 공유를 수행하는 데이터 구동부를 포함하고, 상기 제2 전하 공유에 의해 데이터선의 전압이 복수의 구간동안 단계적으로 변한다.

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 전하 공유를 수행하는 액정 표시 장치 및 그 구동 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 액정층에 인가하는 전계의 방향을 변경하는 반전 구동을 수행하여 액정층이 열화되는 것을 방지한다. 반전 구동을 위해서는 데이터선에 인가되는 데이터 전압의 극성이 일정 주기로 계속 변하여야 하므로 소비 전력이 증가하는 단점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 반전 구동을 수행하면서도 소비 전력이 크지 않도록 하는 액정 표시 장치 및 그 구동 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 액정 표시 장치는 복수의 화소 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선을 포함하는 액정 표시 패널, 및 영상 데이터를 입력받아 상기 복수의 데이터선 중에서 인접하는 데이터선에 서로 다른 극성의 데이터 전압을 인가하고, 서로 다른 극성을 갖는 데이터선을 서로 쇼트시키는 제1 전하 공유 및 동일한 극성을 갖는 데이터선을 서로 쇼트시키는 제2 전하 공유를 수행하는 데이터 구동부를 포함하고, 상기 제2 전하 공유에 의해 데이터선의 전압이 복수의 구간동안 단계적으로 변한다.
상기 데이터 구동부는, 복수의 양 전압 커패시터와 양 전압을 갖는 데이터선을 연결하여 상기 제2 전하 공유를 수행하는 복수의 양전압 스위치, 및 복수의 음 전압 커패시터와 음 전압을 갖는 데이터선을 연결하여 상기 제2 전하 공유를 수행하는 복수의 음전압 스위치를 더 포함할 수 있다.
상기 데이터 구동부는, 디지털의 영상 신호를 아날로그의 데이터 전압으로 변환하는 DAC부, 상기 데이터 전압을 증폭하는 앰프부, 및 반전 신호에 따라 극성에 맞는 데이터 전압이 데이터선에 인가되도록 조정하는 MUX부를 더 포함할 수 있다.
상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치는 상기 MUX부 이후에 배치되어 있을 수 있다.
상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치는 상기 복수의 데이터선 모두에 배치되어 있을 수 있다.
상기 데이터 구동부는, 상기 복수의 양전압 스위치와 상기 복수의 양전압 커패시터 사이 및 상기 복수의 음전압 스위치와 상기 복수의 음전압 커패시터 사이에 배치되어 있는 경로 선택부를 더 포함할 수 있다.
상기 복수의 양전압 스위치는 홀수 및 짝수의 데이터선 중 어느 하나에 배치되어 있고, 상기 복수의 음전압 스위치는 다른 하나에 배치되어 있을 수 있다.
상기 MUX부는 상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치 이후에 배치될 수 있다.
상기 복수의 양 전압 커패시터 및 상기 복수의 음 전압 커패시터는 서로 다른 전압을 가질 수 있다.
상기 데이터 구동부는, 상기 영상 데이터의 MSB 2비트를 저장하고, 저장되어 있는 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트 및 현재 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트를 출력하는 MSB 래치부, 상기 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트와 상기 현재 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트를 비교하여 상기 복수의 데이터선 각각의 전압 변화를 검출하는 변이 검출부, 및 상기 전압 변화의 유형에 따라 상기 복수의 양 전압 커패시터와 상기 복수의 음 전압 커패시터를 상기 복수의 데이터선에 연결시키는 상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치를 제어하는 스위치 제어 신호를 생성하는 스위치 제어부를 포함할 수 있다.
상기 변이 검출부는, 상기 MSB 래치부에서 출력되는 비트값에 따라 상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치를 제어하기 위한 복수의 로직값을 출력하는 복수의 로직 회로를 포함할 수 있다.
상기 스위치 제어부는, 제1 로직값 및 상기 복수의 구간을 구분하는 제1 위상 신호를 입력받는 제1 AND부, 제2 로직값 및 상기 복수의 구간을 구분하는 제3 위상 신호를 입력받는 제2 AND부, 상기 제1 AND부 및 상기 제2 AND부의 출력값을 비교하여 적어도 어느 하나가 1이면 1을 출력하는 제1 OR부, 및 상기 제1 OR부의 출력값 및 상기 제2 전하 공유의 수행을 지시하는 ACS 신호를 입력받아 제1 스위치 제어 신호를 출력하는 제3 AND부를 포함할 수 있다.
상기 제3 AND부는 극성 반전 신호를 더 입력받아 상기 제1 스위치 제어 신호를 출력할 수 있다.
상기 스위치 제어부는, 상기 제1 OR부의 출력값, 상기 ACS 신호 및 상기 극성 반전 신호의 역상 신호를 입력받아 제2 스위치 제어 신호를 출력하는 제4 AND부를 더 포함할 수 있다.
상기 스위치 제어부는, 제3 로직값 및 상기 복수의 구간을 구분하는 제2 위상 신호를 입력받는 제5 AND부, 및 상기 제5 AND부의 출력값 및 상기 ACS 신호를 입력받아 제2 스위치 제어 신호를 출력하는 제6 AND부를 더 포함할 수 있다.
상기 제6 AND부는 극성 반전 신호를 더 입력받아 상기 제2 스위치 제어 신호를 출력할 수 있다.
상기 스위치 제어부는, 상기 제5 AND부의 출력값, 상기 ACS 신호 및 상기 극성 반전 신호의 역상 신호를 입력받아 제3 스위치 제어 신호를 출력할 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치의 구동 방법은 복수의 화소에 연결되어 있는 복수의 데이터선 중에서 인접하는 데이터선에 서로 다른 극성의 데이터 전압을 인가하는 단계, 상기 복수의 데이터선 중에서 서로 다른 극성을 갖는 데이터선을 서로 쇼트시키는 제1 전하 공유를 수행하는 단계, 및 상기 복수의 데이터선 중에서 동일한 극성을 갖는 데이터선을 서로 쇼트시키는 제2 전하 공유를 수행하는 단계를 포함하고, 상기 제2 전하 공유에 의해 데이터선의 전압이 복수의 구간동안 단계적으로 변한다.
상기 제1 전하 공유와 상기 제2 전하 공유는 서로 중첩하지 않고 수행될 수 있다.
이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트와 현재 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트를 비교하여 상기 제2 전하 공유에 의해 데이터선의 전압 변화를 검출하는 단계를 더 포함할 수 있다.
서로 다른 극성의 데이터 전압이 인가되는 데이터선을 서로 연결하고, 또한, 동일한 극성의 데이터 전압이 인가되는 데이터선도 조건에 따라 계단식으로 서로 연결하여 각 데이터선의 전하를 공유함으로써 데이터 전압의 변동시 발생하는 소비 전력의 증가를 줄여 액정 표시 장치의 소비 전력을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 데이터 구동부를 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 나타내는 파형도이다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 데이터 구동부를 나타내는 블록도이다.
도 5는 도 4의 전하 공유 제어부를 더욱 상세하게 나타내는 블록도이다.
도 6은 도 5의 변이 검출부에 포함되는 로직 회로의 출력값을 나타내는 표이다.
도 7 및 8은 도 5의 스위치 제어부를 더욱 상세하게 나타내는 블록도이다.
도 9 내지 24는 본 발명의 일 실시예에 따른 액정 표시 장치의 전하 공유에 따른 전압 변화를 나타내는 그래프이다.
도 25는 본 발명의 다른 실시예에 따른 액정 표시 장치의 데이터 구동부를 나타내는 블록도이다.
도 26 및 27은 도 25의 액정 표시 장치의 데이터 구동부에 포함되는 스위치 제어부를 나타내는 블록도이다.
도 28은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 데이터 구동부를 나타내는 블록도이다.
도 29는 도 28의 액정 표시 장치의 데이터 구동부에 포함되는 스위치 제어부를 나타내는 블록도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제, 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 도 1 및 2를 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 블록도이다. 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 데이터 구동부를 나타내는 블록도이다.
도 1 및 2를 참조하면, 액정 표시 장치는 액정 표시 패널(300), 게이트 구동부(400), 데이터 구동부(500) 및 신호 제어부(600)를 포함한다.
액정 표시 패널(300)은 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 복수의 화소(PX)는 복수의 신호선에 연결되어 있다. 신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1, G2, ...)과 데이터 전압을 전달하는 데이터선(D1, D2, ...)을 포함한다. 복수의 게이트선(G1, G2, ...)은 행 방향으로 연장되어 서로 거의 평행하다. 복수의 데이터선(D1, D2, ...)은 열 방향으로 연장되어 서로 거의 평행하다.
열 방향으로 인접하는 화소(PX)는 서로 다른 데이터선에 연결되어 있으며, 행 방향으로 인접하는 화소(PX)는 동일한 측에 위치하는 데이터선에 연결되어 있다. 즉, 도 1의 실시예에 따르면, 한 열을 따라서 배치되어 있는 화소(PX)는 좌우측에 배치되어 있는 데이터선 중 교대로 서로 다른 데이터선에 연결되어 있다. 한편, 한 행을 따라서 배치되어 있는 화소(PX)는 좌우측에 배치되어 있는 데이터선 중 동일한 일측에 위치하는 데이터선과 연결되어 있다. 도 1의 실시예에서는 첫 번째 행에 배치된 화소(PX)는 모두 좌측에 위치하는 데이터선과 연결되어 있다.
도 1과 같이 연결된 화소(PX)를 포함하는 액정 표시 패널(300)은 하나의 데이터선에 한 프레임 동안 동일한 극성의 데이터 전압이 인가되더라도 도트 반전과 같은 겉보기 반전을 구성할 수 있다. 이러한 화소 연결 구조에 의하여 액정 표시 패널(300)에서 소비되는 전력은 감소될 수 있다.
게이트 구동부(400)는 액정 표시 패널(300)의 복수의 게이트선(G1, G2, ...)에 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선에 인가한다. 게이트 온 전압(Von)이 인가되면 해당 화소(PX)에 위치하는 박막 트랜지스터와 같은 스위칭 소자가 턴 온된다.
데이터 구동부(500)는 액정 표시 패널(300)의 복수의 데이터선(D1, D2, ...)에 연결되어 있으며, 디지털 신호인 데이터를 아날로그 전압인 데이터 전압으로 변경하여 복수의 데이터선(D1, D2, ...)에 인가한다. 데이터 전압으로 변경하기 위하여 계조 전압 생성부(도시하지 않음)를 더 포함할 수도 있으며, 계조 전압 생성부가 데이터 구동부(500)의 내에 형성되거나 외부에 형성될 수 있다. 데이터 구동부(500)는 계조 전압 생성부에서 생성하고 있는 전압 중 데이터에 대응하는 전압을 선택하고, 이를 변환하여 데이터 전압으로 변경한다. 계조 전압 생성부는 반전 구동을 위하여 두 벌의 계조 전압 집합을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
본 발명의 실시예에 따른 데이터 구동부(500)는 DAC부(540), 앰프부(550), MUX부(560) 및 전하 공유를 위한 복수의 스위치와 복수의 추가 커패시터(Cp1, Cp2, Cp3, Cn1, Cn2, Cn3)를 포함한다. 본 발명의 실시예에 포함되어 있는 전하 공유는 크게 두 가지로 구분된다. 양 전압을 갖는 데이터선과 음 전압을 갖는 데이터선을 서로 쇼트시켜 전하를 공유하는 제1 전하 공유(이하 'CS1'라고도 함), 및 서로 동일한 극성을 갖는 데이터선을 서로 쇼트시켜 전하를 공유하는 제2 전하 공유(이하 'CS2'라고도 함)가 있다. 도 2를 참고하면, 데이터 구동부(500)는 제1 전하 공유를 위한 스위치(S1)와 제2 전하 공유를 위한 스위치(SW1, SW2, SW3), 그리고 데이터 전압 인가원과 데이터선이 단선되도록 하는 스위치(S0)를 포함한다. 데이터 전압 인가원과 데이터선이 단선되도록 하는 스위치(S0)는 제1 전하 공유를 위한 스위치(S1)보다 데이터 전압 인가원에 가깝게 위치하고 있다. 이는 제1 전하 공유시 데이터 전압 인가원은 분리되고, 인접하는 데이터선끼리만 연결되도록 하기 위함이다. 제1 전하 공유를 위한 스위치(S1)는 CS1 신호에 의하여 닫히는 동작을 하며, 이 때, 데이터 전압 인가원과 데이터선이 단선되도록 하는 스위치(S0)는 열리는 동작을 수행한다. 또한, 제2 전하 공유를 위한 스위치(SW1, SW2, SW3)는 서로 다른 극성으로 인하여 두 종류가 있으며, 각각 SW_PO(SW_PE) 또는 SW_NO(SW_NE) 신호에 의하여 닫히는 동작을 한다. 이 때, 데이터 전압 인가원과 데이터선이 단선되도록 하는 스위치(S0)는 닫히는 동작을 할 수 있다.
먼저, 제1 전하 공유(CS1)는 양 전압과 음 전압이 각각 인가되었던 인접하는 두 데이터선을 서로 쇼트시켜 두 데이터선이 중간 전압을 용이하게 가지도록 한다. 중간 전압은 공통 전압에 준하는 전압으로, 각 배선에 인가되어 있던 전하에 따라서 변하는 값을 가진다. 이러한 전하 공유 방식은 별도의 구동 없이도 중간 전압으로 용이하게 도달하도록 하여 다음 프레임에서 해당 데이터선이 용이하게 반대 극성이 이를 수 있도록 한다. 이 때, 별도로 전력이 소비되지는 않는다.
한편, 제2 전하 공유(CS2)는 동일한 극성의 데이터 전압이 인가되었던 복수의 데이터선을 서로 쇼트시킨다. 여기서 인접하는 두 개의 데이터선을 서로 쇼트시킬 수도 있고, 동일한 극성의 전압이 인가되었던 전체 데이터선을 모두 쇼트시킬 수도 있다. 도 2의 실시예에서는 모든 데이터선 중에서 양의 데이터 전압이 인가되었던 데이터선을 모두 쇼트시키고, 음의 데이터 전압이 인가되었던 데이터선을 모두 쇼트시키는 실시예가 도시되어 있다. 즉, SW_PO 신호에 의하여 양의 데이터 전압을 인가하던 데이터선이 모두 쇼트되고, SW_NE 신호에 의하여 음의 데이터 전압을 인가하던 데이터선이 모두 쇼트되며, 이때, SW_NO 신호 및 SW_PE 신호는 스위치(SW1, SW2, SW3)를 열리게 하는 오프 신호로 인가된다. 각 데이터선에 인가되는 데이터 전압이 반전되는 다음 프레임에서는 SW_PE 신호에 의하여 양의 데이터 전압을 인가하던 데이터선이 모두 쇼트되고, SW_NO 신호에 의하여 음의 데이터 전압을 인가하던 데이터선이 모두 쇼트되며, 이때, SW_PO 신호 및 SW_NE 신호는 스위치(SW1, SW2, SW3)를 열리게 하는 오프 신호로 인가된다. 한 프레임에서 조건에 따라 SW_PO 신호 및 SW_NE 신호는 제2 전하 공유를 위한 스위치(SW1, SW2, SW3)를 선택적 및 단계적으로 닫히게 할 수 있다. 다음 프레임에서 조건에 따라 SW_PE 신호 및 SW_NO 신호는 제2 전하 공유를 위한 스위치(SW1, SW2, SW3)를 선택적 및 단계적으로 닫히게 할 수 있다. 제2 전하 공유(CS2)시에 동일한 데이터 전압을 인가하던 데이터선이 모두 쇼트될 때, 데이터선에 전압을 인가하는 데이터 전압 인가원과는 단선되도록 하여 동일 극성의 데이터선이 전하를 공유하여 해당 극성에서 데이터선의 전압이 단계적으로 변동되도록 할 수 있다.
복수의 데이터선(D1, D2, ...) 각각은 자체의 커패시턴스를 가질 수 있다. SW_PO 신호와 SW_NE 신호, 또는 SW_PE 신호와 SW_NO 신호가 인가되면, 각 데이터선이 가지는 커패시턴스와 이와 연결되는 추가 커패시터(Cp1, Cp2, Cp3, Cn1, Cn2, Cn3)가 서로 병렬로 연결된다.
즉, 양의 데이터 전압이 인가되었던 데이터선이 SW_PO 신호 또는 SW_PE 신호에 의하여 연결되면, 각 데이터선의 커패시턴스와 함께 제1 내지 제3 양전압 커패시터(Cp1, Cp2, Cp3)가 선택적으로 연결되어 전하를 공유한다. SW_PO 신호 또는 SW_PE 신호에 의하여 제1 스위치(SW1)가 닫혀서 제1 양전압 커패시터(Cp1)에 연결된 데이터선 및 제1 양전압 커패시터(Cp1)의 일단의 전압은 Vcp1이 된다. SW_PO 신호 또는 SW_PE 신호에 의하여 제2 스위치(SW2)가 닫혀서 제2 양전압 커패시터(Cp2)에 연결된 데이터선 및 제2 양전압 커패시터(Cp2)의 일단의 전압은 Vcp2가 된다. SW_PO 신호 또는 SW_PE 신호에 의하여 제3 스위치(SW3)가 닫혀서 제3 양전압 커패시터(Cp3)에 연결된 데이터선 및 제3 양전압 커패시터(Cp3)의 일단의 전압은 Vcp3이 된다. Vcp1 전압보다 Vcp2 전압이 크고, Vcp2 전압보다 Vcp3 전압이 크다. 즉, 제1 내지 제3 양전압 커패시터(Cp1, Cp2, Cp3)는 서로 다른 전압을 가지며, 그 전압은 단계적으로 증가할 수 있다. 이때, Vcp1 전압, Vcp2 전압 및 Vcp3 전압은 연결되는 모든 커패시턴스에 따라서 변하고 양의 값을 가질 수 있으나, 제1 내지 제3 양전압 커패시터(Cp1, Cp2 ,Cp3)의 커패시턴스가 데이터선의 커패시턴스보다 충분히 큰 경우에는 Vcp1 전압, Vcp2 전압 및 Vcp3 전압은 거의 일정한 양의 값을 가질 수 있다. 데이터선을 제1 내지 제3 양전압 커패시터(Cp1, Cp2, Cp3)에 연결하는 스위치(SW1, SW2, SW3)를 양전압 스위치라 할 수 있다.
한편, 음의 데이터 전압이 인가되었던 데이터선이 SW_NO 신호 또는 SW_NE 신호에 의하여 연결되면, 각 데이터선의 커패시턴스와 함께 제1 내지 제3 음전압 커패시터(Cn1, Cn2, Cn3)가 선택적으로 연결되어 전하를 공유한다. SW_NO 신호 또는 SW_NE 신호에 의하여 제1 스위치(SW1)가 닫혀서 제1 음전압 커패시터(Cn1)에 연결된 데이터선 및 제1 음전압 커패시터(Cn1)의 일단의 전압은 Vcn1이 된다. SW_NO 신호 또는 SW_NE 신호에 의하여 제2 스위치(SW2)가 닫혀서 제2 음전압 커패시터(Cn2)에 연결된 데이터선 및 제2 음전압 커패시터(Cn2)의 일단의 전압은 Vcn2가 된다. SW_NO 신호 또는 SW_NE 신호에 의하여 제3 스위치(SW3)가 닫혀서 제3 음전압 커패시터(Cn3)에 연결된 데이터선 및 제3 음전압 커패시터(Cn3)의 일단의 전압은 Vcn3이 된다. Vcn1 전압보다 Vcn2 전압이 작고, Vcn2 전압보다 Vcn3 전압이 작다. 즉, 제1 내지 제3 음전압 커패시터(Cn1, Cn2, Cn3)는 서로 다른 전압을 가지며, 그 전압은 단계적으로 하강할 수 있다. 이때, Vcn1 전압, Vcn2 전압 및 Vcn3 전압은 연결되는 모든 커패시턴스에 따라서 변하고 음의 값을 가질 수 있으나, 제1 내지 제3 음전압 커패시터(Cn1, Cn2 ,Cn3)의 커패시턴스가 데이터선의 커패시턴스보다 충분히 큰 경우에는 Vcn1 전압, Vcn2 전압 및 Vcn3 전압은 거의 일정한 음의 값을 가질 수 있다. 데이터선을 제1 내지 제3 음전압 커패시터(Cn1, Cn2, Cn3)에 연결하는 스위치(SW1, SW2, SW3)를 음전압 스위치라 할 수 있다. 도 2에서는 양전압 스위치 및 음전압 스위치가 복수의 데이터선(D1, D2, ...) 모두에 배치되어 있는 것을 예시하고 있다.
도 2에서는 제1 내지 제3 양 전압 커패시터(Cp1, Cp2, Cp3) 및 제1 내지 제3 음전압 커패시터(Cn1, Cn2, Cn3)가 데이터 구동부(500)에 포함되는 것으로 도시되어 있지만, 실시예에 따라서는 데이터 구동부(500)의 외부에 위치할 수도 있다.
DAC부(540)는 디지털 데이터인 영상 신호(DAT)를 아날로그 값인 데이터 전압으로 변환한다. 이때, DAC부(540)는 계조 전압 생성부(도시하지 않음)에서의 계조 전압 중 하나를 선택하여 변환할 수 있다. DAC부(540)는 영상 신호(DAT)를 양의 데이터 전압으로 변환하는 정극성 DAC부(P-DAC) 및 음의 데이터 전압으로 변환하는 부극성 DAC부(N-DAC)를 포함한다.
앰프부(550)는 바이어스 전류(Ibias)를 이용하여 데이터 전압을 증폭한다. 정극성 DAC부(P-DAC)에 연결되어 있는 앰프부(550)는 양의 데이터 전압을 출력하고, 부극성 DAC부(N-DAC)에 연결되어 있는 앰프부(550)는 음의 데이터 전압을 출력한다. 즉, 앰프부(550)는 데이터 전압을 생성하는 버퍼(buffer)로서 기능한다.
MUX부(560)는 반전 신호(POL)에 따라 극성에 맞는 데이터 전압이 선택되어 데이터선에 인가되도록 조정한다.
한 프레임이 지나면 반전 신호(POL)의 극성이 바뀌고, 이에 따라 각 데이터선에 인가되는 데이터 전압의 극성이 바뀌므로, MUX부(560)는 데이터 전압이 인가되는 경로를 바꾼다.
한편, 제1 전하 공유를 위한 CS1 신호와 제2 전하 공유를 위한 SW_PO 신호, SW_PE 신호, SW_NO 신호, SW_NE 신호는 신호 제어부(600)로부터 제공될 수 있으며, 모두 함께 인가되지 않는다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500)를 제어한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시 패널(300) 및 데이터 구동부(500)의 동작 조건에 맞게 적절히 처리한다. 신호 제어부(600)는 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2), 백라이트 제어 신호(도시하지 않음) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 출력하고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 출력한다. 백라이트 제어 신호는 백라이트 유닛(도시하지 않음)으로 출력한다. 영상 신호(DAT)는 디지털 신호로서 정해진 수효의 값(또는 계조)을 가진다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 한 쌍의 클록 신호를 포함할 수 있다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1, D2, ...)에 데이터 신호를 인가하라는 로드 신호(TP) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(POL)(이하, 'POL 신호'라고도 함)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1, D2, ...)에 인가한다. 계조 전압 생성부가 만들어내는 계조 전압의 수효는 디지털 영상 신호(DAT)가 나타내는 계조의 수효와 동일할 수 있다.
이러한 구동 장치(400, 500, 600) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시 패널(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시 패널(300)에 부착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600)가 신호선과 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시 패널(300)에 집적될 수도 있다. 또한, 이들 구동 장치(400, 500, 600) 모두가 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(POL)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서 하나의 데이터선에 인가되는 전압의 극성은 변하지 않아 열 반전과 동일한 방식으로 데이터 전압이 데이터선에 인가되지만, 화소 연결 구조로 인하여 겉보기 반전은 도트 반전과 같다.
본 발명의 실시예에 따른 액정 표시 장치는 한 프레임마다 데이터선(D1, D2, ...)에 인가하는 데이터 전압의 극성을 변경한다. 그러므로 반전 신호(POL)의 주기의 반은 한 프레임이다.
한 프레임은 수평 동기 신호(STH)에 의하여 하나의 게이트 온 전압이 인가되는 시간인 1H가 구획된다. 1H의 시간 동안 한 행의 게이트선에 게이트 온 전압이 인가되고, 해당 행의 화소에 데이터 전압이 인가된다.
반전 신호(POL)가 반전되면, 반전된 1H 구간내에 CS1 신호가 온 전압으로 변환된다. 그 결과 제1 전하 공유를 위한 스위치(S1)가 닫히고 제1 전하 공유가 이루어진다. 제1 전하 공유에 의하여 양 전압과 음 전압을 가지는 데이터선이 서로 쇼트된다. 이 때, 데이터 전압 인가원과 데이터선이 단선되도록 하는 스위치(S0)는 오픈된다. 실시예에 따라서는 인접한 두 데이터선이 쇼트되거나 전체 데이터선이 쇼트될 수 있다. 반전 신호(POL)는 프레임마다 반전되므로 CS1 신호가 인가되는 1H는 한 프레임의 첫 번째 1H일 수 있다. 첫 번째 1H에서는 제2 전하 공유는 수행하지 않는다. 제2 전하 공유는 양 전압끼리 또는 음 전압끼리 전하를 공유하는 것이므로 양 전압과 음 전압을 공유하는 제1 전하 공유와는 개념이 다르기 때문에 별도로 진행되고 있다.
이하, 도 3을 참조하여 제2 전하 공유를 수행하는 방식을 파형도를 통하여 살펴본다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 나타내는 파형도이다.
도 3을 참조하면, 제2 전하 공유는 한 프레임 중 첫 번째 1H를 제외한 1H 구간 중 일정 조건을 만족하는 경우에만 선택적으로 수행된다. 즉, 제1 전하 공유와 제2 전하 공유는 서로 다른 1H 구간에 진행되어 서로 중첩하지 않는다.
제2 전하 공유는 동일한 극성의 데이터선 내에서도 고계조의 데이터 전압과 저계조의 데이터 전압 간의 이동시 소비 전력이 크므로, 제2 전하 공유를 통하여 목표 데이터 전압에 근접하는 전압으로 이동한 후 목표 데이터 전압으로 이동하도록 하여 데이터 구동부(500)가 소비 전력을 소비하면서 이동시키는 전압 변동 폭을 줄이기 위한 것이다.
하지만, 각 데이터선에 인가되는 전압은 표시하는 화상 별로 다양하여, 실제 제2 전하 공유를 수행하는 경우 데이터 구동부(500)가 이동시키는 전압 변동 폭이 오히려 증가할 수 있다. 그러므로 제2 전하 공유는 선택적으로 수행한다.
제2 전하 공유를 수행할 지 여부는 신호 제어부(600) 또는 데이터 구동부(500)에서 결정될 수 있으며, 결정하는 방식도 다양할 수 있다. 제2 전하 공유를 수행할 지 여부를 결정하는 방식으로, 이전 행의 게이트 신호(G(n-1))가 인가되는 기간에 데이터선에 인가되어 있는 데이터 전압을 기준으로 현재 행의 게이트 신호(G(n))가 인가되는 기간에 데이터선에 인가될 데이터 전압이 변동이 있고, 그 전압 변동이 로우 계조 전압(Vcp1, Vcn1), 미들 계조 전압(Vcp2, Vcn2), 하이 계조 전압(Vcp3, Vcn3)을 지나는지를 판단하여 정할 수 있다. 즉, 데이터 전압의 변동이 로우 계조 전압(Vcp1, Vcn1), 미들 계조 전압(Vcp2, Vcn2), 하이 계조 전압(Vcp3, Vcn3) 중 적어도 어느 하나를 지나는 경우에는 해당 계조 전압으로 제2 전하 공유를 수행한 후 목표 데이터 전압으로 이동하는 것이 소비 전력에 유리하기 때문이다.
도 3에서는 양의 데이터 전압으로 양의 0 계조 전압 V(+0G)부터 양의 255 계조 전압 V(+255G) 전압을 가지고, 음의 데이터 전압으로 음의 0 계조 전압 V(-0G)부터 음의 255 계조 전압 V(-255G) 전압을 가지는 것을 예시하고 있다. 이때, 제2 전하 공유의 수행 여부를 판단하는 기준이 되는 양의 로우 계조 전압(Vcp1)은 양의 64 계조 전압 V(+64G)이고, 양의 미들 계조 전압(Vcp2)은 양의 128 계조 전압 V(+128G)이고, 양의 하이 계조 전압(Vcp3)은 양의 192 계조 전압 V(+192G)이고, 음의 로우 계조 전압(Vcn1)은 음의 64 계조 전압 V(-64G)이고, 음의 미들 계조 전압(Vcn2)은 음의 128 계조 전압 V(-128G)이고, 음의 하이 계조 전압(Vcn3)은 음의 192 계조 전압 V(-192G)인 것으로 예시하고 있다. 이는 하나의 예시이며, 데이터 전압의 범위 및 제2 전하 공유의 수행 여부를 판단하는 기준이 되는 계조 전압의 값은 다양하게 정해질 수 있다.
현재 행의 게이트 신호(G(n))가 인가되는 기간(1H에 대응됨)은 제2 전하 공유가 수행되는 ACS 시간 및 데이터 전압이 출력되는 버퍼 출력 시간을 포함한다. ACS 시간은 ACS 신호가 인에이블 전압(하이 레벨 전압)으로 인가되는 시간에 대응한다. ACS 신호는 제2 전하 공유의 수행을 지시하는 신호이다. ACS 시간은 제2 전하 공유를 단계적으로 수행하기 위해 3개의 구간로 구분된다. 제1 구간은 제1 위상 신호(φ1)가 온 전압으로 인가되는 구간이고, 제2 구간은 제2 위상 신호(φ2)가 온 전압으로 인가되는 구간이며, 제3 구간은 제3 위상 신호(φ3)가 온 전압으로 인가되는 구간이다.
제1 구간동안 제2 전하 공유를 위한 제1 스위치(SW1)가 닫힌다. 이때, 양의 로우 계조 전압(Vcp1)보다 낮은 전압을 갖는 데이터선의 전압이 양의 로우 계조 전압(Vcp1)으로 이동하거나(CH5 참조), 양의 하이 계조 전압(Vcp3)보다 높은 전압을 갖는 데이터선의 전압이 양의 하이 계조 전압(Vcp3)으로 이동한다(CH1 참조). 그리고 음의 로우 계조 전압(Vcn1)보다 높은 전압을 갖는 데이터선의 전압이 음의 로우 계조 전압(Vcn1)으로 이동하거나(CH2 참조), 음의 로우 계조 전압(Vcn3)보다 낮은 전압을 갖는 데이터선의 전압이 음의 하이 계조 전압(Vcn3)으로 이동한다(CH6 참조).
제2 구간 동안 제2 전하 공유를 위한 제2 스위치(SW2)가 닫힌다. 이때, 양의 미들 계조 전압(Vcp2)보다 낮은 전압을 갖는 데이터선의 전압이 양의 미들 계조 전압(Vcp2)으로 이동하거나(CH5 참조), 양의 미들 계조 전압(Vcp2)보다 높은 전압을 갖는 데이터선의 전압이 양의 미들 계조 전압(Vcp2)으로 이동한다(CH1 참조). 그리고 음의 미들 계조 전압(Vcn2)보다 높은 전압을 갖는 데이터선의 전압이 음의 미들 계조 전압(Vcn2)으로 이동하거나(CH2 참조), 음의 미들 계조 전압(Vcn2)보다 낮은 전압을 갖는 데이터선의 전압이 음의 미들 계조 전압(Vcn2)으로 이동한다(CH6 참조).
제3 구간 동안 제2 전하 공유를 위한 제3 스위치(SW3)가 닫힌다. 이때, 양의 하이 계조 전압(Vcp3)보다 낮은 전압을 갖는 데이터선의 전압이 양의 하이 계조 전압(Vcp3)으로 이동하거나(CH5, CH3 참조), 양의 하이 계조 전압(Vcp2)보다 높은 전압을 갖는 데이터선의 전압이 양의 하이 계조 전압(Vcp3)으로 이동한다. 그리고 음의 하이 계조 전압(Vcn3)보다 높은 전압을 갖는 데이터선의 전압이 음의 하이 계조 전압(Vcn3)으로 이동하거나(CH2, CH4 참조), 음의 하이 계조 전압(Vcn2)보다 낮은 전압을 갖는 데이터선의 전압이 음의 하이 계조 전압(Vcn3)으로 이동한다.
한편, 앰프부(550)에 제공되는 바이어스 전류(Ibias)는 ACS 시간 동안 최소한으로 줄일 수 있으며, 이에 따라 데이터 구동부(500)의 소비전력을 낮출 수 있다.
이후, 버퍼 출력 시간 동안 ACS 신호는 디스에이블 신호(로우 레벨 전압)으로 인가된다. ACS 신호가 디스에이블 신호로 인가될 때 ACS 신호의 역상 신호인 ACSb 신호는 인에이블 신호로 인가되므로, 도 2에서 데이터 전압 인가원과 데이터선이 단선되도록 하는 스위치(S0)가 닫히고, 데이터 전압이 데이터선으로 출력되며, 데이터선의 전압은 목표 데이터 전압으로 이동한다.
상술한 바와 같이, 제2 전하 공유가 목표 데이터 전압에 근접하는 전압으로 단계적으로 이루어진 후 최종적으로 목표 데이터 전압으로 이동하게 된다. 데이터 구동부(500)는 버퍼 출력 시간 동안 이동시키는 전압 변동 폭만큼 전압을 이동시키면 되므로, 소비전력을 크게 줄일 수 있다.
이하, 상술한 제2 전하 공유를 수행하기 위한 데이터 구동부(500)의 구성에 대하여 설명한다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 데이터 구동부를 나타내는 블록도이다.
도 4를 참조하면, 데이터 구동부(500)는 시프트 레지스터(515), 제1 래치부(520), 제2 래치부(530), DAC부(540), 앰프부(550), 전하 공유 제어부(570), 전하 공유 동작부(580) 및 구동 제어부(590)을 포함한다.
데이터 구동부(500)는 복수의 소스 IC(S-IC)를 포함할 수 있다.
시프트 레지스터(515)는 영상 데이터가 입력되면 해당 소스 IC에 필요한 영상 데이터만을 저정하고, 그 이후의 영상 데이터는 다음의 소스 IC로 전달하는 역할을 수행한다.
제1 래치부(520)는 영상 데이터를 샘플링하여 저장하며, 해당 소스 IC가 제어하는 데이터선에 대응하는 영상 데이터만을 샘플링한다. 제2 래치부(530)는 제1 래치부(520)가 샘플링한 영상 데이터를 전달받아 저장한다. 실시예에 따라 데이터 구동부(500)는 하나의 래치부만을 포함할 수도 있다. 제2 래치부(530)는 DAC부(540) 및 전하 공유 제어부(570)에 영상 데이터를 전달한다.
DAC부(540)는 제2 래치부(520)가 저장하고 있는 디지털 신호인 영상 데이터를 아날로그의 데이터 전압으로 변환한다. 이때, DAC부(540)는 계조 전압 생성부(도시하지 않음)에서의 계조 전압 중 하나를 선택하여 변환할 수 있다.
앰프부(550)는 데이터 전압을 증폭하여 출력한다.
전하 공유 동작부(580)는 제1 전하 공유를 위한 스위치(S1) 및 제2 전하 공유를 위한 스위치(SW1, SW2, SW3)를 포함하고, 전하 공유 제어부(570)로부터 인가되는 스위치 제어 신호에 따라 동작한다.
전하 공유 제어부(570)는 제2 래치부(530)에서 출력되는 영상 데이터 및 TP1 신호를 입력받아 전하 공유 동작부(580)를 제어하기 신호를 생성한다. TP1 신호는 해당 소스 IC에 대한 로드 신호일 수 있다.
구동 제어부(590)는 제2 전하 공유를 수행하는데 필요한 동기 신호를 생성한다. 구동 제어부(590)는 S-IC 설정부(591), ACS 모드 제어부(592), 스위치 위상 생성부(593) 및 바이어스 전류 제어부(594)를 포함한다.
S-IC 설정부(591)는 해당 소스 IC의 출력 데이터 전압 범위 등과 같은 소스 IC의 설정 정보를 저장한다.
ACS 모드 제어부(592)는 제2 전하 공유의 수행을 위한 ACS 시간을 지시하는 ACS 신호를 생성한다.
스위치 위상 생성부(593)는 ACS 시간에 포함되는 제1 내지 제3 구간을 지시하는 제1 내지 제3 위상 신호(φ1, φ2, φ3)를 생성한다. 스위치 위상 생성부(593)는 제1 내지 제3 위상 신호(φ1, φ2, φ3)와 함께 ACS 신호를 전하 공유 제어부(570)에 제공한다.
바이어스 전류 제어부(594)는 ACS 신호에 따라 ACS 시간에 앰프부(550)에 인가되는 바이어스 전류(Ibias)를 최소한으로 줄인다.
전하 공유 제어부(570)는 MSB 래치부(571), 변이 검출부(572), 스위치 제어부(573) 및 전압 레벨 시프터(574)를 포함한다.
MSB 래치부(571)는 제2 래치부(530)에서 출력되는 영상 데이터 및 TP1 신호를 입력받아 영상 데이터를 저장한다. MSB 래치부(571)는 영상 데이터의 MSB(most significant bit) 2비트를 저장할 수 있다. MSB 래치부(571)는 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트와 현재 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트를 변이 검출부(572)에 전달한다.
변이 검출부(572)는 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트와 현재 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트를 비교하여 복수의 데이터선 각각의 전압 변화를 검출한다.
스위치 제어부(573)는 전압 변화의 유형에 따라 제2 전하 공유를 위한 스위치(SW1, SW2, SW3)를 열고 닫는 스위치 제어 신호를 생성한다.
전압 레벨 시프터(574)는 스위치 제어 신호의 전압 레벨을 시프트하여 전하 공유 동작부(580)에 전달한다.
도 5는 도 4의 전하 공유 제어부를 더욱 상세하게 나타내는 블록도이다. 도 6은 도 5의 변이 검출부에 포함되는 로직 회로의 출력값을 나타내는 표이다. 도 7 및 8은 도 5의 스위치 제어부를 더욱 상세하게 나타내는 블록도이다.
도 5 내지 8을 참조하면, MSB 래치부(571)는 제1 MSB 래치부(571-1) 및 제2 MSB 래치부(571-2)를 포함한다. 제1 MSB 래치부(571-1)는 영상 데이터(n 비트인 경우를 예시함)의 MSB 첫 번째 비트값(Data[n])을 저장한다. 제2 MSB 래치부(571-2)는 영상 데이터의 MSB 두 번째 비트값(Data[n-1])을 저장한다.
MSB 래치부(571)는 TP1 신호와 함께 현재 행의 게이트 신호에 대응하는 영상 데이터를 수신하여 MSB 첫 번째 비트값(w) 및 MSB 두 번째 비트값(x)을 출력한다. 이때, 제1 MSB 래치부(571-1)는 TP1 신호에 응답하여 저장되어 있는 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 첫 번째 비트값(y)을 출력하고, 제2 MSB 래치부(571-2)는 TP1 신호에 응답하여 저장되어 있는 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 두 번째 비트값(z)을 출력한다.
변이 검출부(572)는 제1 내지 제5 로직 회로(Logic1, Logic2, Logic3, Logic4, Logic5)를 포함한다. 제1 내지 제5 로직 회로(Logic1, Logic2, Logic3, Logic4, Logic5) 각각은 MSB 래치부(571)에서 출력되는 비트값(w, x, y, z)으로부터 제2 전하 공유에 따른 전압 변화의 유형을 검출한다. 제1 로직 회로(Logic1)는 제1 위상 신호(φ1)에 동기하여 제2 전하 공유를 위한 제1 스위치(SW1)를 제어하기 위한 제1 로직값(LX1)을 출력한다. 제2 로직 회로(Local2)는 제3 위상 신호(φ3)에 동기하여 제2 전하 공유를 위한 제1 스위치(SW1)를 제어하기 위한 제2 로직값(LX2)을 출력한다. 제3 로직 회로(Local3)는 제2 위상 신호(φ2)에 동기하여 제2 전하 공유를 위한 제2 스위치(SW2)를 제어하기 위한 제3 로직값(LX3)을 출력한다. 제4 로직 회로(Local4)는 제3 위상 신호(φ3)에 동기하여 제2 전하 공유를 위한 제3 스위치(SW3)를 제어하기 위한 제4 로직값(LX4)을 출력한다. 제5 로직 회로(Local5)는 제1 위상 신호(φ1)에 동기하여 제2 전하 공유를 위한 제3 스위치(SW3)를 제어하기 위한 제5 로직값(LX5)을 출력한다.
제1 내지 제5 로직 회로(Local1, Local2, Local3, Local4, Local5)는 수학식 1에 따라 제1 내지 제5 로직값(LX1, LX2, LX3, LX4, LX5)을 생성할 수 있다.
Figure 112015042636203-pat00001
도 6은 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트값(yz) 및 현지 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트값(wx)에 따라 제1 내지 제5 로직 회로(Local1, Local2, Local3, Local4, Local5)에서 출력되는 제1 내지 제5 로직값(LX1, LX2, LX3, LX4, LX5)을 나타내고 있다.
스위치 제어부(573)는 제1 스위치 제어부(573-1), 제2 스위치 제어부(573-2) 및 제3 스위치 제어부(573-3)를 포함한다. 제1 스위치 제어부(573-1)는 제1 로직값(LX1) 및 제2 로직값(LX2)을 입력받고, 제1 스위치(SW1)의 제어신호(SWP1, SWN1)를 생성한다. 제2 스위치 제어부(573-2)는 제3 로직값(LX3)을 입력받고, 제2 스위치(SW2)의 제어신호(SWP2, SWN2)를 생성한다. 제3 스위치 제어부(573-3)는 제4 로직값(LX4) 및 제5 로직값(LX5)을 입력받고, 제3 스위치(SW3)의 제어신호(SWP3, SWN3)를 생성한다.
도 2에서 도시한 바와 같이, 제2 전하 공유를 위한 스위치(SW1, SW2, SW3)를 제어하는 제어신호는 홀수의 데이터선(홀수 채널)의 스위치를 제어하는 제어신호(SW_PO, SW_NO) 및 짝수의 데이터선(짝수 채널)의 스위치를 제어하는 제어신호(SW_PE, SW_NE)를 포함하고, 홀수 채널의 제어신호(SW_PO, SW_NO)와 짝수 채널의 제어신호(SW_PE, SW_NE)는 서로 다른 신호로 인가된다.
이러한 동작을 위하여, 제1 스위치 제어부(573-1), 제2 스위치 제어부(573-2) 및 제3 스위치 제어부(573-3)는 홀수 채널 및 짝수 채널 각각에 마련된다.
도 7은 홀수 채널의 제1 스위치 제어부(573-1), 제2 스위치 제어부(573-2) 및 제3 스위치 제어부(573-3)를 나타내고 있으며, 도 8은 짝수 채널의 제1 스위치 제어부(573-1), 제2 스위치 제어부(573-2) 및 제3 스위치 제어부(573-3)를 나타내고 있다. 도 7 및 8에서 스위치 제어부(573)는 구조적으로 동일하고, 단지 POL 신호와 POLb 신호의 입력만이 차이가 난다. POLb 신호는 POL 신호의 역상 신호이다.
먼저 도 7을 보면, 제1 스위치 제어부(573-1)는 제1 AND부(AND1), 제2 AND부(AND2), 제1 OR부(OR1), 제3 AND부(AND3) 및 제4 AND부(AND4)를 포함한다.
제1 AND부(AND1)는 제1 로직값(LX1) 및 제1 위상 신호(Φ1)를 입력받고, 두 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다.
제2 AND부(AND2)는 제2 로직값(LX2) 및 제3 위상 신호(Φ3)를 입력받고, 두 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다.
제1 OR부(OR1)는 제1 AND부(AND1) 및 제2 AND부(AND2)의 출력값을 비교하여 둘 중 적어도 어느 하나가 1이면 1을 출력하고, 둘 다 0이면 0을 출력한다.
제3 AND부(AND3)는 제1 OR부(OR1)의 출력값, ACS 신호 및 POL 신호를 입력받고, 세 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다. 제3 AND부(AND3)의 출력값이 홀수 채널의 데이터선을 제1 양전압 커패시터(Cp1)에 연결시키는 제1 스위치(SW1)를 제어하는 스위치 제어신호(SW_PO1)이다. 제3 AND부(AND3)의 출력값이 1인 경우에 제1 스위치(SW1)가 닫히게 된다.
제4 AND부(AND4)는 제1 OR부(OR1)의 출력값, ACS 신호 및 POLb 신호를 입력받고, 세 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다. 제4 AND부(AND4)의 출력값이 홀수 채널의 데이터선을 제1 음전압 커패시터(Cn1)에 연결시키는 제1 스위치(SW1)를 제어하는 스위치 제어신호(SW_NO1)이다. 제4 AND부(AND4)의 출력값이 1인 경우에 제1 스위치(SW1)가 닫히게 된다.
제3 AND부(AND3) 및 제4 AND부(AND4)의 출력값은 POL 신호 및 POLb 신호에 의해 결정되므로, 제3 AND부(AND3) 및 제4 AND부(AND4)가 동시에 1을 출력하지는 않는다.
제2 스위치 제어부(573-2)는 제5 AND부(AND5), 제6 AND부(AND6) 및 제7 AND부(AND7)를 포함한다.
제5 AND부(AND5)는 제3 로직값(LX5) 및 제2 위상 신호(Φ1)를 입력받고, 두 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다.
제6 AND부(AND6)는 제5 AND부(AND5)의 출력값, ACS 신호 및 POL 신호를 입력받고, 세 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다. 제6 AND부(AND6)의 출력값이 홀수 채널의 데이터선을 제2 양전압 커패시터(Cp2)에 연결시키는 제2 스위치(SW2)를 제어하는 스위치 제어신호(SW_PO2)이다. 제6 AND부(AND6)의 출력값이 1인 경우에 제2 스위치(SW2)가 닫히게 된다.
제7 AND부(AND7)는 제5 AND부(AND5)의 출력값, ACS 신호 및 POLb 신호를 입력받고, 세 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다. 제7 AND부(AND7)의 출력값이 홀수 채널의 데이터선을 제1 음전압 커패시터(Cn1)에 연결시키는 스위치(SW1)를 제어하는 스위치 제어신호(SW_NO1)이다. 제4 AND부(AND4)의 출력값이 1인 경우에 스위치(SW1)가 닫히게 된다.
제6 AND부(AND6) 및 제7 AND부(AND7)의 출력값은 POL 신호 및 POLb 신호에 의해 결정되므로, 제6 AND부(AND6) 및 제7 AND부(AND7)가 동시에 1을 출력하지는 않는다.
제3 스위치 제어부(573-3)는 제8 AND부(AND8), 제9 AND부(AND9), 제2 OR부(OR2), 제10 AND부(AND10) 및 제11 AND부(AND11)를 포함한다.
제8 AND부(AND8)는 제4 로직값(LX4) 및 제3 위상 신호(Φ3)를 입력받고, 두 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다.
제9 AND부(AND9)는 제5 로직값(LX5) 및 제1 위상 신호(Φ1)를 입력받고, 두 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다.
제2 OR부(OR2)는 제8 AND부(AND8) 및 제9 AND부(AND9)의 출력값을 비교하여 둘 중 적어도 어느 하나가 1이면 1을 출력하고, 둘 다 0이면 0을 출력한다.
제10 AND부(AND10)는 제2 OR부(OR2)의 출력값, ACS 신호 및 POL 신호를 입력받고, 세 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다. 제10 AND부(AND10)의 출력값이 홀수 채널의 데이터선을 제3 양전압 커패시터(Cp3)에 연결시키는 제3 스위치(SW3)를 제어하는 스위치 제어신호(SW_PO3)이다. 제10 AND부(AND10)의 출력값이 1인 경우에 제3 스위치(SW3)가 닫히게 된다.
제11 AND부(AND11)는 제2 OR부(OR2)의 출력값, ACS 신호 및 POLb 신호를 입력받고, 세 값이 모두 1인 경우에 1을 출력하고, 그 외에는 0을 출력한다. 제11 AND부(AND11)의 출력값이 홀수 채널의 데이터선을 제3 음전압 커패시터(Cn3)에 연결시키는 제3 스위치(SW3)를 제어하는 스위치 제어신호(SW_NO3)이다. 제11 AND부(AND11)의 출력값이 1인 경우에 제3 스위치(SW3)가 닫히게 된다.
제10 AND부(AND10) 및 제11 AND부(AND11)의 출력값은 POL 신호 및 POLb 신호에 의해 결정되므로, 제10 AND부(AND10) 및 제11 AND부(AND11)가 동시에 1을 출력하지는 않는다.
도 8의 스위치 제어부(573)의 구조는 도 7과 동일하고, 단지 POL 신호와 POLb 신호의 입력만이 차이가 난다. 즉, 도 7과 비교하여 제3 AND부(AND3) 및 제4 AND부(AND4)에 POL 신호 및 POLb 신호가 반대로 입력되고, 제6 AND부(AND6) 및 제7 AND부(AND7)에 POL 신호 및 POLb 신호가 반대로 입력되고, 제10 AND부(AND10) 및 제11 AND부(AND11)에 POL 신호 및 POLb 신호가 반대로 입력된다.
이에 따라, 홀수 채널의 데이터선을 제1 양전압 커패시터(Cp1)에 연결시키는 제1 스위치(SW1)를 제어하는 스위치 제어신호(SW_PO1)가 1로 출력될 때, 짝수 채널의 데이터선을 제1 음전압 커패시터(Cn1)에 연결시키는 제1 스위치(SW1)를 제어하는 스위치 제어신호(SW_NE1)가 1로 출력될 수 있다. 홀수 채널의 데이터선을 제2 양전압 커패시터(Cp2)에 연결시키는 제2 스위치(SW2)를 제어하는 스위치 제어신호(SW_PO2)가 1로 출력될 때, 짝수 채널의 데이터선을 제2 음전압 커패시터(Cn2)에 연결시키는 제2 스위치(SW2)를 제어하는 스위치 제어신호(SW_NE2)가 1로 출력될 수 있다. 홀수 채널의 데이터선을 제3 양전압 커패시터(Cp3)에 연결시키는 제3 스위치(SW3)를 제어하는 스위치 제어신호(SW_PO3)가 1로 출력될 때, 짝수 채널의 데이터선을 제3 음전압 커패시터(Cn3)에 연결시키는 제3 스위치(SW3)를 제어하는 스위치 제어신호(SW_NE3)가 1로 출력될 수 있다.
즉, 홀수 채널과 짝수 채널 중 어느 하나가 양전압 커패시터(Cp1, Cp2, Cp3)에 연결될 때 다른 하나는 음전압 커패시터(Cn1, Cn2 Cn3)에 연결되도록 제2 전하 공유가 수행된다.
전압 레벨 시프터(574)는 제1 내지 제6 레벨 시프터(574-1, 574-2, 574-3, 574-4, 574-5, 574-6)를 포함한다. 제1 레벨 시프터(574-1)는 데이터선을 제1 양전압 커패시터(Cp1)에 연결시키는 제1 스위치(SW1)를 제어하는 스위치 제어신호(SWP1)의 레벨을 증폭하여 출력한다. 제2 레벨 시프터(574-2)는 데이터선을 제1 음전압 커패시터(Cn1)에 연결시키는 제1 스위치(SW1)를 제어하는 스위치 제어신호(SWN1)의 레벨을 증폭하여 출력한다. 제3 레벨 시프터(574-3)는 데이터선을 제2 양전압 커패시터(Cp2)에 연결시키는 제2 스위치(SW2)를 제어하는 스위치 제어신호(SWP2)의 레벨을 증폭하여 출력한다. 제4 레벨 시프터(574-4)는 데이터선을 제2 음전압 커패시터(Cn2)에 연결시키는 제2 스위치(SW2)를 제어하는 스위치 제어신호(SWN2)의 레벨을 증폭하여 출력한다. 제5 레벨 시프터(574-5)는 데이터선을 제3 양전압 커패시터(Cp3)에 연결시키는 제3 스위치(SW3)를 제어하는 스위치 제어신호(SWP3)의 레벨을 증폭하여 출력한다. 제6 레벨 시프터(574-6)는 데이터선을 제3 음전압 커패시터(Cn3)에 연결시키는 제3 스위치(SW3)를 제어하는 스위치 제어신호(SWN3)의 레벨을 증폭하여 출력한다.
스위치 제어신호는 전하 공유 동작부(580)에 전달되어 제2 전하 공유가 수행된다. 제2 전하 공유에 의하여 데이터선의 전압이 다양한 유형으로 변화될 수 있다. 상술한 실싱예에 따라 양 전압의 데이터선의 전압은 16가지 전압 변화 유형으로 변화될 수 있다. 이에 대하여 도 9 내지 24를 참조하여 설명한다. 음 전압의 데이터선의 전압도 16가지 전압 변화 유형으로 변화될 수 있으며, 이는 양 전압의 데이터선의 전압 변화와 역상의 패턴을 가지는 것으로, 이에 대한 상세한 설명은 생략한다.
도 9 내지 24는 본 발명의 일 실시예에 따른 액정 표시 장치의 전하 공유에 따른 전압 변화를 나타내는 그래프이다.
도 9는 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 00이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 00인 경우의 전압 변화를 나타낸다. MSB 2비트값이 00인 것은 데이터 전압이 0 계조 전압(V(+0G))과 64 계조 전압(V(+64G)) 사이임을 의미한다. 비트값의 차이가 0이므로 ACS 시간에 전압 변화가 없다.
도 10은 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 00이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 01인 경우의 전압 변화를 나타낸다. MSB 2비트값이 01인 것은 데이터 전압이 64 계조 전압(V(+64G))과 128 계조 전압(V(+128G)) 사이임을 의미한다. 비트값의 차이가 +1이므로 ACS 시간에서 제1 시프트 신호(Φ1)에 동기되어 64 계조 전압(V(+64G))으로 1번의 전압 상승이 생긴다.
도 11은 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 00이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 10인 경우의 전압 변화를 나타낸다. MSB 2비트값이 10인 것은 데이터 전압이 128 계조 전압(V(+128G))과 192 계조 전압(V(+192G)) 사이임을 의미한다. 비트값의 차이가 +2이므로 ACS 시간에서 제1 시프트 신호(Φ1) 및 제2 시프트 신호(Φ2)에 동기되어 64 계조 전압(V(+64G)) 및 128 계조 전압(V(+128G))으로 2번의 전압 상승가 생긴다.
도 12는 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 00이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 11인 경우의 전압 변화를 나타낸다. MSB 2비트값이 11인 것은 데이터 전압이 192 계조 전압(V(+192G))과 255 계조 전압(V(+255G)) 사이임을 의미한다. 비트값의 차이가 +3이므로 ACS 시간에서 제1 시프트 신호(Φ1), 제2 시프트 신호(Φ2) 및 제3 시프트 신호(Φ3)에 동기되어 64 계조 전압(V(+64G)), 128 계조 전압(V(+128G)) 및 192 계조 전압(V(+192G))으로 3번의 전압 상승이 생긴다.
도 13은 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 01이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 00인 경우의 전압 변화를 나타낸다. 비트값의 차이가 -1이므로 ACS 시간에서 제1 시프트 신호(Φ1)에 동기되어 64 계조 전압(V(+64G))으로 1번의 전압 하강이 생긴다.
도 14는 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 01이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 01인 경우의 전압 변화를 나타낸다. 비트값의 차이가 0이므로 ACS 시간에 전압 변화가 없다.
도 15는 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 01이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 10인 경우의 전압 변화를 나타낸다. 비트값의 차이가 +1이므로 ACS 시간에서 제2 시프트 신호(Φ2)에 동기되어 128 계조 전압(V(+128G))으로 1번의 전압 상승이 생긴다.
도 16은 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 01이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 11인 경우의 전압 변화를 나타낸다. 비트값의 차이가 +2이므로 ACS 시간에서 제2 시프트 신호(Φ2) 및 제3 시프트 신호(Φ3)에 동기되어 128 계조 전압(V(+128G)) 및 192 계조 전압(V(+192G))으로 2번의 전압 상승이 생긴다.
도 17은 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 10이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 00인 경우의 전압 변화를 나타낸다. 비트값의 차이가 -2이므로 ACS 시간에서 제2 시프트 신호(Φ2) 및 제3 시프트 신호(Φ3)에 동기되어 128 계조 전압(V(+128G)) 및 64 계조 전압(V(+64G))으로 2번의 전압 하강이 생긴다.
도 18은 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 10이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 01인 경우의 전압 변화를 나타낸다. 비트값의 차이가 -1이므로 ACS 시간에서 제2 시프트 신호(Φ2)에 동기되어 128 계조 전압(V(+128G))으로 1번의 전압 하강이 생긴다.
도 19는 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 10이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 10인 경우의 전압 변화를 나타낸다. 비트값의 차이가 0이므로 ACS 시간에 전압 변화가 없다.
도 20은 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 10이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 11인 경우의 전압 변화를 나타낸다. 비트값의 차이가 +1이므로 ACS 시간에서 제1 시프트 신호(Φ1)에 동기되어 192 계조 전압(V(+192G))으로 1번의 전압 상승이 생긴다.
도 21은 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 11이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 00인 경우의 전압 변화를 나타낸다. 비트값의 차이가 -3이므로 ACS 시간에서 제1 시프트 신호(Φ1), 제2 시프트 신호(Φ2) 및 제3 시프트 신호(Φ3)에 동기되어 192 계조 전압(V(+192G)), 128 계조 전압(V(+128G)) 및 64 계조 전압(V(+64G))으로 3번의 전압 하강이 생긴다.
도 22는 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 11이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 01인 경우의 전압 변화를 나타낸다. 비트값의 차이가 -2이므로 ACS 시간에서 제1 시프트 신호(Φ1) 및 제2 시프트 신호(Φ2)에 동기되어 192 계조 전압(V(+192G)) 및 128 계조 전압(V(+128G))으로 2번의 전압 하강이 생긴다.
도 23은 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 11이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 10인 경우의 전압 변화를 나타낸다. 비트값의 차이가 -1이므로 ACS 시간에서 제1 시프트 신호(Φ1)에 동기되어 192 계조 전압(V(+192G))으로 1번의 전압 하강이 생긴다.
도 24는 이전 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 11이고, 현재 행의 게이트 신호에 대응한 영상 데이터의 MSB 2비트값이 11인 경우의 전압 변화를 나타낸다. 비트값의 차이가 0이므로 ACS 시간에 전압 변화가 없다.
이하, 도 25 내지 27을 참조하여 다른 실시예에 따른 데이터 구동부에 대하여 설명한다.
도 25는 본 발명의 다른 실시예에 따른 액정 표시 장치의 데이터 구동부를 나타내는 블록도이다. 도 26 및 27은 도 25의 액정 표시 장치의 데이터 구동부에 포함되는 스위치 제어부를 나타내는 블록도이다.
도 25의 데이터 구동부(500)는 도 2와 비교하여 제2 전하 공유를 위한 스위치(SW1, SW2, SW3)와 추가 커패시터(Cp1, Cp2, Cp3, Cn1, Cn2, Cn3) 사이에 전하 공유 경로 선택부(565)가 추가되고, 홀수 채널 및 짝수 채널에서 제2 전하 공유를 위한 스위치(SW1, SW2, SW3)가 1/2 씩 제거되었다. 즉, 양전압 스위치는 홀수의 데이터선에 배치되어 있고, 음전압 스위치는 짝수의 데이터선에 배치되어 있을 수 있다.
전하 공유 경로 선택부(565)는 제1 선택부(565-1), 제2 선택부(565-2) 및 제3 선택부(565-3)를 포함한다. 제1 선택부(565-1)는 POL 신호에 따라 제1 양 전압 커패시터(Cp1) 및 제1 음 전압 커패시터(Cn1) 중 어느 하나를 홀수 채널에 연결하고, 다른 하나를 짝수 채널에 연결한다. 제2 선택부(565-2)는 POL 신호에 따라 제2 양 전압 커패시터(Cp2) 및 제2 음 전압 커패시터(Cn2) 중 어느 하나를 홀수 채널에 연결하고, 다른 하나를 짝수 채널에 연결한다. 제3 선택부(565-3)는 POL 신호에 따라 제3 양 전압 커패시터(Cp3) 및 제1 음 전압 커패시터(Cn3) 중 어느 하나를 홀수 채널에 연결하고, 다른 하나를 짝수 채널에 연결한다.
전하 공유 경로 선택부(565)를 추가함에 따라 스위치(SW1, SW2, SW3)의 수를 1/2로 줄일 수 있고, 전압 레벨 시프터(574)에 포함되는 레벨 시프터의 수를 1/2로 줄일 수 있으며, 이에 따라 스위치(SW1, SW2, SW3)를 구동하기 위한 소스 IC의 사이즈를 줄일 수 있다.
또한, 전하 공유 경로 선택부(565)를 추가함에 따라 도 26 및 27에 도시한 바와 같이 스위치 제어부(573)는 데이터 전압의 극성에 상관없이 홀수 채널의 스위치 제어신호(SWO1, SWO2, SWO3)와 짝수 채널의 스위치 제어신호(SWE1, SWE2, SWE3)만을 생성할 수 있다.
도 26 및 27의 홀수 채널 및 짝수 채널의 스위치 제어부(573)에서는 도 7 및 8과 비교하여 제4 AND부(AND4), 제7 AND부(AND7) 및 제11 AND부(AND11)가 생략되었다.
이하, 도 28 및 29를 참조하여 또 다른 실시예에 따른 데이터 구동부에 대하여 설명한다.
도 28은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 데이터 구동부를 나타내는 블록도이다. 도 29는 도 28의 액정 표시 장치의 데이터 구동부에 포함되는 스위치 제어부를 나타내는 블록도이다.
도 28의 데이터 구동부(500)는 도 2와 비교하여 MUX부(560)가 데이터 구동부(500)의 출력단(Vout(Odd), Vout(Even)) 바로 이전에 위치하고, 홀수 채널 및 짝수 채널에서 제2 전하 공유를 위한 스위치(SW1, SW2, SW3)가 1/2씩 제거되었다. 즉, MUX부(560)는 제2 전하 공유를 위한 스위치(SW1, SW2, SW3) 이후에 배치된다. MUX부(560)가 출력단(Vout(Odd), Vout(Even)) 바로 이전에 위치함에 따라 증폭부(550)와 MUX부(560) 사이는 항상 동일한 극성의 전압 범위를 가지게 되므로, 스위치(SW1, SW2, SW3)의 동작에 필요한 전압 범위를 1/2 수준으로 줄일 수 있다. 이에 따라, 스위치 제어신호를 증폭하는 레벨 시프터의 소비전력을 추가적으로 줄일 수 있다.
또한, MUX부(560)가 데이터 구동부(500)의 출력단(Vout(Odd), Vout(Even)) 바로 이전에 위치함에 따라 도 29에 도시한 바와 같이 스위치 제어부(573)는 데이터 전압의 극성뿐만 아니라 홀수 채널과 짝수 채널에 상관없이 스위치 제어신호(SW_1, SW_2, SW_3)를 생성할 수 있다.
도 29의 스위치 제어부(573)에서는 도 7 또는 8과 비교하여 제4 AND부(AND4), 제7 AND부(AND7) 및 제11 AND부(AND11)가 생략되었고, 제3 AND부(AND3), 제6 AND부(AND6) 및 제10 AND부(AND10)에 POL 신호가 입력되지 않는다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
300: 액정 표시 패널
400: 게이트 구동부
500: 데이터 구동부
540: DAC부
550: 앰프부
560: MUX부
570: 전하 공유 제어부
580: 전하 공유 동작부
590: 구동 제어부
600: 신호 제어부

Claims (20)

  1. 복수의 화소 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선을 포함하는 액정 표시 패널; 및
    영상 데이터를 입력받아 상기 복수의 데이터선 중에서 인접하는 데이터선에 서로 다른 극성의 데이터 전압을 인가하고, 서로 다른 극성을 갖는 데이터선을 서로 쇼트시키는 제1 전하 공유 및 동일한 극성을 갖는 데이터선을 서로 쇼트시키는 제2 전하 공유를 수행하는 데이터 구동부를 포함하고,
    상기 제2 전하 공유에 의해 데이터선의 전압이 복수의 구간동안 단계적으로 변하고,
    상기 데이터 구동부는,
    복수의 양 전압 커패시터와 양 전압을 갖는 데이터선을 연결하여 상기 제2 전하 공유를 수행하는 복수의 양전압 스위치;
    복수의 음 전압 커패시터와 음 전압을 갖는 데이터선을 연결하여 상기 제2 전하 공유를 수행하는 복수의 음전압 스위치;
    상기 영상 데이터의 MSB 2비트를 저장하고, 저장되어 있는 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트 및 현재 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트를 출력하는 MSB 래치부;
    상기 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트와 상기 현재 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트를 비교하여 상기 복수의 데이터선 각각의 전압 변화를 검출하는 변이 검출부; 및
    상기 전압 변화의 유형에 따라 상기 복수의 양 전압 커패시터와 상기 복수의 음 전압 커패시터를 상기 복수의 데이터선에 연결시키는 상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치를 제어하는 스위치 제어 신호를 생성하는 스위치 제어부를 포함하는 액정 표시 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 데이터 구동부는,
    디지털의 영상 신호를 아날로그의 데이터 전압으로 변환하는 DAC부;
    상기 데이터 전압을 증폭하는 앰프부; 및
    반전 신호에 따라 극성에 맞는 데이터 전압이 데이터선에 인가되도록 조정하는 MUX부를 더 포함하는 액정 표시 장치.
  4. 제3 항에 있어서,
    상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치는 상기 MUX부 다음에 배치되어 있는 액정 표시 장치.
  5. 제4 항에 있어서,
    상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치는 상기 복수의 데이터선 모두에 배치되어 있는 액정 표시 장치.
  6. 제4 항에 있어서,
    상기 데이터 구동부는,
    상기 복수의 양전압 스위치와 상기 복수의 양전압 커패시터 사이 및 상기 복수의 음전압 스위치와 상기 복수의 음전압 커패시터 사이에 배치되어 있는 경로 선택부를 더 포함하는 액정 표시 장치.
  7. 제6 항에 있어서,
    상기 복수의 양전압 스위치는 홀수 및 짝수의 데이터선 중 어느 하나에 배치되어 있고, 상기 복수의 음전압 스위치는 다른 하나에 배치되어 있는 액정 표시 장치.
  8. 제3 항에 있어서,
    상기 MUX부는 상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치 다음에 배치되는 액정 표시 장치.
  9. 제1 항에 있어서,
    상기 복수의 양 전압 커패시터 및 상기 복수의 음 전압 커패시터는 서로 다른 전압을 가지는 액정 표시 장치.
  10. 삭제
  11. 제1 항에 있어서,
    상기 변이 검출부는,
    상기 MSB 래치부에서 출력되는 비트값에 따라 상기 복수의 양전압 스위치 및 상기 복수의 음전압 스위치를 제어하기 위한 복수의 로직값을 출력하는 복수의 로직 회로를 포함하는 액정 표시 장치.
  12. 제11 항에 있어서,
    상기 스위치 제어부는,
    제1 로직값 및 상기 복수의 구간을 구분하는 제1 위상 신호를 입력받는 제1 AND부;
    제2 로직값 및 상기 복수의 구간을 구분하는 제3 위상 신호를 입력받는 제2 AND부;
    상기 제1 AND부 및 상기 제2 AND부의 출력값을 비교하여 적어도 어느 하나가 1이면 1을 출력하는 제1 OR부; 및
    상기 제1 OR부의 출력값 및 상기 제2 전하 공유의 수행을 지시하는 ACS 신호를 입력받아 제1 스위치 제어 신호를 출력하는 제3 AND부를 포함하는 액정 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 AND부는 극성 반전 신호를 더 입력받아 상기 제1 스위치 제어 신호를 출력하는 액정 표시 장치.
  14. 제13 항에 있어서,
    상기 스위치 제어부는,
    상기 제1 OR부의 출력값, 상기 ACS 신호 및 상기 극성 반전 신호의 역상 신호를 입력받아 제2 스위치 제어 신호를 출력하는 제4 AND부를 더 포함하는 액정 표시 장치.
  15. 제12 항에 있어서,
    상기 스위치 제어부는,
    제3 로직값 및 상기 복수의 구간을 구분하는 제2 위상 신호를 입력받는 제5 AND부; 및
    상기 제5 AND부의 출력값 및 상기 ACS 신호를 입력받아 제2 스위치 제어 신호를 출력하는 제6 AND부를 더 포함하는 액정 표시 장치.
  16. 제15 항에 있어서,
    상기 제6 AND부는 극성 반전 신호를 더 입력받아 상기 제2 스위치 제어 신호를 출력하는 액정 표시 장치.
  17. 제16 항에 있어서,
    상기 스위치 제어부는,
    상기 제5 AND부의 출력값, 상기 ACS 신호 및 상기 극성 반전 신호의 역상 신호를 입력받아 제3 스위치 제어 신호를 출력하는 액정 표시 장치.
  18. 복수의 화소에 연결되어 있는 복수의 데이터선 중에서 인접하는 데이터선에 서로 다른 극성의 데이터 전압을 인가하는 단계;
    상기 복수의 데이터선 중에서 서로 다른 극성을 갖는 데이터선을 서로 쇼트시키는 제1 전하 공유를 수행하는 단계; 및
    상기 복수의 데이터선 중에서 동일한 극성을 갖는 데이터선을 서로 쇼트시키는 제2 전하 공유를 수행하는 단계를 포함하고,
    상기 제2 전하 공유에 의해 데이터선의 전압이 복수의 구간동안 단계적으로 변하고,
    영상 데이터의 MSB 2비트를 저장하고, 저장되어 있는 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트 및 현재 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트를 출력하는 단계;
    상기 이전 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트와 상기 현재 행의 게이트 신호에 대응하는 영상 데이터의 MSB 2비트를 비교하여 상기 복수의 데이터선 각각의 전압 변화를 검출하는 단계; 및
    상기 전압 변화의 유형에 따라 복수의 양 전압 커패시터와 복수의 음 전압 커패시터를 상기 복수의 데이터선에 연결시키는 복수의 양전압 스위치 및 복수의 음전압 스위치를 제어하는 스위치 제어 신호를 생성하는 단계를 더 포함하는 액정 표시 장치의 구동 방법.
  19. 제18 항에 있어서,
    상기 제1 전하 공유와 상기 제2 전하 공유는 서로 중첩하지 않고 수행되는 액정 표시 장치의 구동 방법.
  20. 삭제
KR1020150062039A 2015-04-30 2015-04-30 액정 표시 장치 및 그 구동 방법 KR102388710B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150062039A KR102388710B1 (ko) 2015-04-30 2015-04-30 액정 표시 장치 및 그 구동 방법
US14/934,481 US10002581B2 (en) 2015-04-30 2015-11-06 Liquid crystal display and a driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150062039A KR102388710B1 (ko) 2015-04-30 2015-04-30 액정 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20160130057A KR20160130057A (ko) 2016-11-10
KR102388710B1 true KR102388710B1 (ko) 2022-04-20

Family

ID=57205208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150062039A KR102388710B1 (ko) 2015-04-30 2015-04-30 액정 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US10002581B2 (ko)
KR (1) KR102388710B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102579814B1 (ko) * 2017-12-06 2023-09-18 주식회사 디비하이텍 소스 드라이버, 및 이를 포함하는 디스플레이 장치
JP6673388B2 (ja) * 2018-03-09 2020-03-25 セイコーエプソン株式会社 電気光学装置の駆動方法
CN110599953B (zh) * 2018-06-13 2021-11-09 深圳通锐微电子技术有限公司 驱动电路及显示装置
KR102534048B1 (ko) * 2018-07-24 2023-05-18 주식회사 디비하이텍 소스 드라이버 및 이를 포함하는 디스플레이 장치
KR20210055375A (ko) * 2019-11-07 2021-05-17 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법
CN112634837A (zh) * 2020-12-18 2021-04-09 硅谷数模(苏州)半导体有限公司 显示数据的传输方法及装置、显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119596A1 (en) 2004-12-07 2006-06-08 Che-Li Lin Source driver and panel displaying device
US20070013573A1 (en) 2005-07-14 2007-01-18 Nec Electronics Corporation Display apparatus, data line driver, and display panel driving method
US20070018923A1 (en) 2005-07-21 2007-01-25 Nec Electronics Corporation Driving circuit, display device, and driving method for the display device
CN103985347A (zh) * 2014-04-08 2014-08-13 友达光电股份有限公司 电荷分享装置、数据驱动电路及显示装置的驱动方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423197B1 (ko) 2006-12-11 2014-07-25 삼성디스플레이 주식회사 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치
KR101224459B1 (ko) * 2007-06-28 2013-01-22 엘지디스플레이 주식회사 액정표시장치
KR100980347B1 (ko) * 2008-09-05 2010-09-06 주식회사 실리콘웍스 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로
KR100986040B1 (ko) * 2008-09-11 2010-10-07 주식회사 실리콘웍스 디스플레이 구동회로
KR101591055B1 (ko) 2009-09-08 2016-02-03 삼성디스플레이 주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
KR101110565B1 (ko) * 2010-02-01 2012-02-17 주식회사 실리콘웍스 전하공유스위치를 구비한 액정표시장치의 구동회로
JP2012058692A (ja) 2010-09-13 2012-03-22 Toshiba Corp 液晶表示装置の駆動装置および液晶表示システム
KR101794651B1 (ko) * 2010-12-31 2017-11-08 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101971447B1 (ko) * 2011-10-04 2019-08-13 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR101901869B1 (ko) 2011-11-10 2018-09-28 삼성전자주식회사 Ｅｓｄ 보호 기능을 강화한 디스플레이 구동 장치 및 디스플레이 시스템
TWI443625B (zh) * 2011-11-18 2014-07-01 Au Optronics Corp 顯示面板及驅動顯示面板之方法
KR102049228B1 (ko) * 2013-04-29 2019-11-28 삼성전자 주식회사 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
KR102131874B1 (ko) * 2013-11-04 2020-07-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119596A1 (en) 2004-12-07 2006-06-08 Che-Li Lin Source driver and panel displaying device
US20070013573A1 (en) 2005-07-14 2007-01-18 Nec Electronics Corporation Display apparatus, data line driver, and display panel driving method
US20070018923A1 (en) 2005-07-21 2007-01-25 Nec Electronics Corporation Driving circuit, display device, and driving method for the display device
CN103985347A (zh) * 2014-04-08 2014-08-13 友达光电股份有限公司 电荷分享装置、数据驱动电路及显示装置的驱动方法

Also Published As

Publication number Publication date
US20160322011A1 (en) 2016-11-03
KR20160130057A (ko) 2016-11-10
US10002581B2 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
KR102388710B1 (ko) 액정 표시 장치 및 그 구동 방법
US9847063B2 (en) Liquid crystal display and driving method thereof
JP4244228B2 (ja) 液晶表示装置とその駆動方法
US7710373B2 (en) Liquid crystal display device for improved inversion drive
US6924784B1 (en) Method and system of driving data lines and liquid crystal display device using the same
KR101225317B1 (ko) 액정표시소자의 구동 장치 및 방법
TWI407443B (zh) 移位暫存器
US7812807B2 (en) Display device and driving device
KR101147104B1 (ko) 액정 표시 장치의 데이터 구동 방법 및 장치
US7800572B2 (en) Liquid crystal display for implmenting improved inversion driving technique
KR100445123B1 (ko) 화상 표시 장치
US8305321B2 (en) Apparatus for driving source lines and display apparatus having the same
US9280945B2 (en) Liquid crystal display device and method of driving the same
US20120120044A1 (en) Liquid crystal display device and method for driving the same
TW201009845A (en) Shift register
KR20080107855A (ko) 표시 장치 및 이의 구동 방법
KR20060136017A (ko) 액정 표시 장치의 데이터 구동 방법 및 장치
KR20080107064A (ko) 액정표시장치와 그의 구동방법
CN111754917B (zh) 显示装置以及其驱动方法
KR20110067355A (ko) 영상 표시장치의 구동장치와 그 구동방법
KR102447544B1 (ko) 충전율 보상 기능을 갖는 표시 장치
JP4717582B2 (ja) 表示素子駆動回路およびこれを備える液晶表示装置、表示素子駆動方法
KR20030029485A (ko) 표시구동장치 및 그 구동제어방법
US8310428B2 (en) Display panel driving voltage output circuit
KR20090060083A (ko) 액정 표시장치의 구동장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant