KR102447544B1 - 충전율 보상 기능을 갖는 표시 장치 - Google Patents

충전율 보상 기능을 갖는 표시 장치 Download PDF

Info

Publication number
KR102447544B1
KR102447544B1 KR1020210179779A KR20210179779A KR102447544B1 KR 102447544 B1 KR102447544 B1 KR 102447544B1 KR 1020210179779 A KR1020210179779 A KR 1020210179779A KR 20210179779 A KR20210179779 A KR 20210179779A KR 102447544 B1 KR102447544 B1 KR 102447544B1
Authority
KR
South Korea
Prior art keywords
signal
clock
data
slew rate
outputting
Prior art date
Application number
KR1020210179779A
Other languages
English (en)
Other versions
KR20210157381A (ko
Inventor
임태곤
김보연
박동원
조정환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210179779A priority Critical patent/KR102447544B1/ko
Publication of KR20210157381A publication Critical patent/KR20210157381A/ko
Application granted granted Critical
Publication of KR102447544B1 publication Critical patent/KR102447544B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Abstract

표시 장치의 데이터 구동회로는 클럭 신호에 응답하여 영상 신호를 데이터 신호로 변환해서 복수의 데이터 라인들로 제공하는 출력 회로 및 메인 클럭 신호를 수신하고, 상기 클럭 신호를 발생하는 클럭 발생 및 보상 회로를 포함하며, 상기 클럭 발생 및 보상 회로는, 상기 복수의 데이터 라인들 중 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트를 검출하고, 검출된 슬루 레이트에 따라서 상기 클럭 신호의 위상을 조절한다.

Description

충전율 보상 기능을 갖는 표시 장치{DISPLAY DEVICE HAVING CHARGING RATE COMPENSATING FUNCTION}
본 발명은 표시 장치에 관한 것으로 좀 더 구체적으로는 화소의 충전율을 보상할 수 있는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하기 위한 표시 패널, 표시 패널을 구동하는 구동회로를 포함한다. 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 화소들을 포함한다. 화소들 각각은 스위칭 트랜지스터 및 액정 커패시터를 포함한다.
이러한 표시 장치는 표시하고자 하는 게이트 라인에 연결된 스위칭 트랜지스터의 게이트 전극에 게이트 온 전압을 인가한 후, 표시 영상에 대응하는 데이터 신호를 소스 전극에 인가하여 영상을 표시할 수 있다. 스위칭 트랜지스터가 턴 온 됨에 따라서 액정 커패시터에 인가된 데이터 신호는 스위칭 트랜지스터가 턴 오프된 후에도 소정 시간 지속되어야 한다. 또한 복수의 화소들 각각의 충전율은 동일해야 한다.
본 발명의 목적은 화소의 충전율을 보상하는 기능을 갖는 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 데이터 구동회로는: 클럭 신호에 응답하여 영상 신호를 데이터 신호로 변환해서 복수의 데이터 라인들로 제공하는 출력 회로 및 메인 클럭 신호를 수신하고, 상기 클럭 신호를 발생하는 클럭 발생 및 보상 회로를 포함한다. 상기 클럭 발생 및 보상 회로는, 상기 복수의 데이터 라인들 중 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트를 검출하고, 검출된 슬루 레이트에 따라서 상기 클럭 신호의 위상을 조절한다.
이 실시예에 있어서, 상기 클럭 발생 및 보상 회로는, 상기 검출된 슬루 레이트가 기준 레벨보다 낮을 때 상기 클럭 신호의 위상을 앞당긴다.
이 실시예에 있어서, 상기 클럭 발생 및 보상 회로는, 상기 메인 클럭 신호를 수신하고, 위상이 서로 다른 복수의 서브 클럭 신호들을 발생하는 클럭 발생기, 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 기준 레벨을 비교하고, 검출 신호를 출력하는 슬루 레이트 검출기, 및 상기 검출 신호에 응답해서 상기 복수의 서브 클럭 신호들 중 하나를 상기 클럭 신호로 출력하는 클럭 출력 회로를 포함한다.
이 실시예에 있어서, 상기 클럭 출력 회로는 수직 동기 신호를 더 수신하고, 상기 수직 동기 신호의 블랭크 구간 내 소정 시간동안 활성 상태인 스위칭 신호를 출력하며, 상기 슬루 레이트 검출기는 상기 스위칭 신호에 응답해서 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 상기 기준 레벨을 비교하고, 상기 검출 신호를 출력한다.
이 실시예에 있어서, 상기 클럭 출력 회로는, 상기 데이터 신호의 슬루 레이트가 상기 기준 레벨보다 낮을 때, 상기 검출 신호에 응답해서 상기 복수의 서브 클럭 신호들 중 현재 클럭 신호보다 위상이 앞서는 서브 클럭 신호를 다음 프레임부터 상기 클럭 신호로 출력한다.
이 실시예에 있어서, 상기 슬루 레이트 검출기는, 상기 스위칭 신호가 활성 상태인 동안 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 전류량을 누적하고, 누적 데이터 신호를 출력하는 적분기 및 상기 누적 데이터 신호와 기준 전압을 비교하고, 상기 검출 신호를 출력하는 비교기를 포함한다.
이 실시예에 있어서, 상기 클럭 발생 및 보상 회로는, 상기 메인 클럭 신호를 수신하고, 위상이 서로 다른 복수의 서브 클럭 신호들을 발생하는 클럭 발생기, 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 기준 레벨을 비교하고, 상기 데이터 신호의 슬루 레이트와 기준 레벨 사이의 차에 대응하는 검출 신호를 출력하는 슬루 레이트 검출기, 및 상기 복수의 서브 클럭 신호들 중 상기 검출 신호에 대응하는 서브 클럭 신호를 상기 클럭 신호로 출력하는 클럭 출력 회로를 포함한다.
이 실시예에 있어서, 상기 슬루 레이트 검출기는, 상기 스위칭 신호가 활성 상태인 동안 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 전류량을 누적하고, 누적 데이터 신호를 출력하는 적분기, 상기 누적 데이터 신호와 기준 전압을 비교하고, 상기 누적 데이터 신호와 기준 전압의 차이에 대응하는 펄스 폭을 갖는 비교 신호를 출력하는 비교기 및 상기 비교 신호의 펄스 폭에 대응하는 상기 검출 신호를 출력하는 아날로그-디지털 변환기를 포함한다.
이 실시예에 있어서, 상기 출력 회로는, 상기 영상 신호를 래치하고, 상기 클럭 신호에 동기해서 래치된 영상 신호를 출력하는 래치 회로, 상기 래치 회로로부터 출력되는 디지털 영상 신호를 아날로그 영상 신호로 변환하는 디지털-아날로그 변환기, 및 상기 클럭 신호에 동기해서 상기 아날로그 영상 신호를 상기 데이터 신호로 출력하는 출력 버퍼를 포함한다.
본 발명의 다른 특징에 따른 표시 장치는, 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 상기 복수의 게이트 라인들을 구동하는 게이트 구동회로, 상기 복수의 데이터 라인들을 구동하는 데이터 구동회로 및 외부로부터 제공되는 제어 신호 및 영상 입력 신호에 응답해서 상기 게이트 구동회로 및 상기 데이터 구동회로를 제어하고, 상기 영상 입력 신호에 대응하는 영상 신호, 수직 동기 신호 및 메인 클럭 신호를 출력하는 구동 컨트롤러를 포함한다. 상기 데이터 구동회로는, 클럭 신호에 응답해서 상기 영상 신호를 데이터 신호로 변환해서 상기 복수의 데이터 라인들로 제공하는 출력 회로 및 상기 메인 클럭 신호 및 상기 수직 동기 신호를 수신하고, 상기 클럭 신호를 발생하는 클럭 발생 및 보상 회로를 포함한다. 상기 클럭 발생 및 보상 회로는, 상기 복수의 데이터 라인들 중 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트를 검출하고, 검출된 슬루 레이트에 따라서 상기 클럭 신호의 위상을 조절한다.
이 실시예에 있어서, 상기 클럭 발생 및 보상 회로는, 상기 검출된 슬루 레이트가 기준 레벨보다 낮을 때 상기 클럭 신호의 위상을 앞당긴다.
이 실시예에 있어서, 상기 클럭 발생 및 보상 회로는, 상기 메인 클럭 신호를 수신하고, 위상이 서로 다른 복수의 서브 클럭 신호들을 발생하는 클럭 발생기, 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 기준 레벨을 비교하고, 검출 신호를 출력하는 슬루 레이트 검출기, 및 상기 검출 신호에 응답해서 상기 복수의 서브 클럭 신호들 중 하나를 상기 클럭 신호로 출력하는 클럭 출력 회로를 포함한다.
이 실시예에 있어서, 상기 구동 컨트롤러는, 상기 수직 동기 신호의 블랭크 구간 내 소정 시간 동안 상기 메인 클럭 신호를 출력한다. 상기 클럭 출력 회로는 상기 수직 동기 신호의 블랭크 구간 내 소정 시간동안 활성 상태인 스위칭 신호를 출력한다., 상기 슬루 레이트 검출기는 상기 스위칭 신호에 응답해서 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 상기 기준 레벨을 비교하고, 상기 검출 신호를 출력한다.
이 실시예에 있어서, 상기 클럭 출력 회로는, 상기 검출 신호에 응답해서 상기 복수의 서브 클럭 신호들 중 현재 클럭 신호보다 위상이 앞서는 서브 클럭 신호를 다음 프레임부터 상기 클럭 신호로 출력한다.
이 실시예에 있어서, 상기 슬루 레이트 검출기는, 상기 스위칭 신호가 활성 상태인 동안 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 전류량을 누적하고, 누적 데이터 신호를 출력하는 적분기 및 상기 누적 데이터 신호와 기준 전압을 비교하고, 상기 검출 신호를 출력하는 비교기를 포함한다.
이 실시예에 있어서, 상기 클럭 발생 및 보상 회로는, 상기 메인 클럭 신호를 수신하고, 위상이 서로 다른 복수의 서브 클럭 신호들을 발생하는 클럭 발생기, 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 기준 레벨을 비교하고, 상기 데이터 신호의 슬루 레이트와 기준 레벨 사이의 차에 대응하는 검출 신호를 출력하는 슬루 레이트 검출기 및 상기 복수의 서브 클럭 신호들 중 상기 검출 신호에 대응하는 서브 클럭 신호를 상기 클럭 신호로 출력하는 클럭 출력 회로를 포함한다.
이 실시예에 있어서, 상기 슬루 레이트 검출기는, 상기 스위칭 신호가 활성 상태인 동안 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 전류량을 누적하고, 누적 데이터 신호를 출력하는 적분기, 상기 누적 데이터 신호와 기준 전압을 비교하고, 상기 누적 데이터 신호와 기준 전압의 차이에 대응하는 펄스 폭을 갖는 비교 신호를 출력하는 비교기 및 상기 비교 신호의 펄스 폭에 대응하는 상기 검출 신호를 출력하는 아날로그-디지털 변환기를 포함한다.
이 실시예에 있어서, 상기 출력 회로는, 상기 영상 신호를 래치하고, 상기 클럭 신호에 동기해서 래치된 영상 신호를 출력하는 래치 회로, 상기 래치 회로로부터 출력되는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기 및 상기 클럭 신호에 동기해서 상기 아날로그 신호를 상기 데이터 신호로 출력하는 출력 버퍼를 포함한다.
이와 같은 구성을 갖는 표시 장치는 화소로 제공되는 데이터 신호의 슬루 레이트가 기준 레벨보다 낮으면 클럭 신호의 위상을 앞당긴다. 그러므로 느린 슬루 레이트에 의한 화소의 충전율 저하를 보상할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 3는 주변 온도에 따라서 데이터 라인으로 제공되는 데이터 신호의 슬루 레이트 변화를 예시적으로 보여주는 도면이다.
도 4은 본 발명의 일 실시예에 따른 데이터 구동회로의 구성을 보여주는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 클럭 발생 및 보상 회로의 구성을 보여주는 블록도이다.
도 6는 도 5에 도시된 클럭 발생 및 보상 회로에서 발생되는 복수의 클럭들을 예시적으로 보여주는 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 슬루 레이트 검출기의 구성을 보여주는 도면이다.
도 8은 도 7에 도시된 슬루 레이트 검출기에서 슬루 레이트가 기준 레벨보다 낮을 때 검출 신호를 발생하는 과정을 설명하기 위한 도면이다.
도 9는 수직 블랭크 구간 동안 도 5에 도시된 클럭 발생 및 보상 회로의 동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 다른 실시예에 따른 슬루 레이트 검출기의 구성을 보여주는 도면이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
이하 설명에서 동일하거나 유사한 기능을 갖는 부품들, 구성 요소들, 블록들, 회로들, 유닛들 또는 모듈들을 지칭하기 위해 2개 이상의 도면들에 걸쳐 동일한 참조 번호들이 사용될 수 있다. 그러나, 이러한 사용법은 설명의 단순화 및 논의의 용이함을 위해서만 사용된다. 그러한 구성 요소들 또는 유닛들의 구성 또는 구조적 세부 사항들이 모든 실시 예들에서 동일하다는 것을 의미하지 않고 또한 공통으로 참조된 부품들/모듈들이 본 명세서에 개시된 특정 실시예들의 교시들을 구현하는 유일한 방법이라는 것을 의미하지는 않는다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시 장치는 표시 기판(DP), 게이트 구동회로(110), 데이터 구동회로들(120-123), 구동 컨트롤러(130) 및 전압 발생기(140)를 포함한다.
표시 기판(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기 발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다.
평면 상에서, 표시 기판(DP)은 복수 개의 화소들(PX11~PXnm)이 배치된 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함한다.
표시 기판(DP)은 복수 개의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 복수 개의 게이트 라인들(GL1~GLn)은 게이트 구동회로(110)에 연결된다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동회로들(120-123)에 연결된다. 이 실시예에서 데이터 구동회로들(120-123) 각각은 y개의 데이터 라인들에 연결되는 것으로 가정한다(단, y, m, n 각각은 양의 정수, m>y). 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다.
도 1에는 복수 개의 화소들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 화소들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다.
복수 개의 화소들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
게이트 구동회로(110) 및 데이터 구동회로들(120-123)은 구동 컨트롤러(130)로부터 제어 신호를 수신한다. 구동 컨트롤러(130)는 메인 회로 기판(MCB)에 실장될 수 있다. 구동 컨트롤러(130)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터 및 제어 신호를 수신한다. 제어 신호는 프레임 구간들(Ft-1, Ft, Ft+1)을 구별하는 신호인 수직 동기 신호(V_SYNC), 수평 구간들(HP)을 구별하는 신호, 즉 행 구별 신호인 수평 동기 신호(H_SYNC), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호 및 클록 신호들을 포함할 수 있다.
게이트 구동회로(110)는 프레임 구간들(Ft-1, Ft, Ft+1) 동안에 구동 컨트롤러(130)로부터 신호 라인(GSL)을 통해 수신한 제어 신호(이하, 게이트 제어 신호)에 기초하여 게이트 신호들(G1-Gn)을 생성하고, 게이트 신호들(G1-Gn)을 복수 개의 게이트 라인들(GL1~GLn)에 출력한다. 게이트 신호들(G1-Gn)은 한 프레임 구간들(Ft-1, Ft, Ft+1) 각각에서 순차적으로 활성화된다. 게이트 구동회로(110)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 예컨대, 게이트 구동회로(110)는 비표시 영역(NDA)에 OSG(Oxide Semiconductor TFT Gate driver circuit)로 실장 될 수 있다. 다른 실시예에서, 게이트 구동회로(110)는 구동 칩(미 도시됨) 및 구동 칩을 실장하는 연성 회로 기판(미 도시됨)을 포함할 수 있다. 이 경우, 연성 회로 기판은 메인 회로 기판(MCB)와 전기적으로 연결될 수 있다. 또다른 실시예에서 게이트 구동회로(110)는 칩 온 글래스(COG: Chip on Glass) 방식으로 표시 기판(DP)의 비표시 영역(NDA) 상에 배치될 수 있다.
도 1은 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결된 하나의 게이트 구동회로(110)를 예시적으로 도시하였다. 본 발명의 다른 실시예에서, 표시장치는 2개의 게이트 구동회로들을 포함할 수 있다. 2개의 게이트 구동회로들 중 하나는 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되고, 다른 하나는 복수 개의 게이트 라인들(GL1~GLn)의 우측 말단들에 연결될 수 있다. 또한, 2개의 게이트 구동회로들 중 하나는 홀수 번째 게이트 라인들에 연결되고, 다른 하나는 짝수 번째 게이트 라인들에 연결될 수 있다.
데이터 구동회로들(120-123)은 구동 컨트롤러(130)로부터 수신한 제어 신호(이하, 데이터 제어 신호)에 기초하여 구동 컨트롤러(130)로부터 제공된 영상 데이터에 따른 계조 전압들을 생성한다. 데이터 구동회로들(120-123)은 계조 전압들을 데이터 신호들(DS)로써 복수 개의 데이터 라인들(DL1~DLm)에 출력한다.
데이터 신호들(DS)은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 신호들 및/또는 음의 값을 갖는 부극성 데이터 신호들을 포함할 수 있다. 각각의 수평 구간(HP) 동안에 데이터 라인들(DL1~DLm)에 인가되는 데이터 신호들 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 신호들의 극성은 액정의 열화를 방지하기 위하여 프레임 구간들에 따라 반전될 수 있다. 데이터 구동회로들(120-123)은 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 신호들을 생성할 수 있다.
데이터 구동회로들(120-123) 각각은 구동 칩(120a) 및 구동 칩(120a)을 실장하는 연성 회로 기판(120b)을 포함할 수 있다. 연성 회로 기판(120b)은 메인 회로 기판(MCB)과 표시 기판(DP)을 전기적으로 연결한다. 복수 개의 구동 칩들(120a)은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 대응하는 데이터 신호들을 제공한다.
도 1은 칩 온 필름(COF: Chip on Film) 타입의 데이터 구동회로들(120-123)을 예시적으로 도시하였다. 본 발명의 다른 실시예에서, 데이터 구동회로들(120-123)은 칩 온 글래스(COG: Chip on Glass) 방식으로 표시 기판(DP)의 비표시 영역(NDA) 상에 배치될 수 있다.
복수 개의 화소들(PX11~PXnm) 각각은 박막 트랜지스터 및 액정 커패시터를 포함한다. 복수 개의 화소들(PX11~PXnm) 각각은 스토리지 커패시터를 더 포함할 수 있다.
화소(PXij)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 화소(PXij)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호(Gi)에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 화소 영상을 출력한다.
전압 발생기(140)는 게이트 구동회로(110), 데이터 구동회로들(120-123) 및 구동 컨트롤러(130)에서 필요한 다양한 전압들을 발생할 수 있다.
전압 발생기(140)는 게이트 구동회로(110)의 동작에 필요한 게이트 온 전압 및 게이트 오프 전압을 발생할 수 있다. 게이트 온 전압은 고전압(예를 들면, 40V)이며, 다수의 전압들을 발생하는 전압 발생기(140)는 온도가 상승할 수 있다.
데이터 구동회로들(120-123)이 데이터 라인들(DL1~DLm)로 제공하는 데이터 신호들의 슬루 레이트는 주변 온도에 영향을 받을 수 있다. 데이터 구동회로들(120-123) 중 전압 발생기(140)와 인접한 데이터 구동회로(120)와 전압 발생기(140)로부터 멀리 떨어진 데이터 구동회로(123)는 주변 온도가 서로 다르다.
도 3는 주변 온도에 따라서 데이터 라인으로 제공되는 데이터 신호의 슬루 레이트 변화를 예시적으로 보여주는 도면이다.
도 1 및 도 3를 참조하면, 데이터 라인들(DL1~DLm) 중 j번째 데이터 라인으로 제공되는 데이터 신호(Dj)의 슬루 레이트는 주변 온도에 따라서 영향을 받을 수 있다. 예컨대, 주변 온도가 25일 때의 데이터 신호(Dj_25)보다 주변 온도가 100일 때의 데이터 신호(Dj_100)의 슬루 레이트가 더 낮다.
앞서 설명한 바와 같이, 데이터 구동회로들(120-123)마다 주변 온도가 서로 다른 경우, 데이터 구동회로들(120-123)로부터 출력되는 데이터 신호들의 슬루 레이트가 다를 수 있다. 이 경우, 화소들 간의 충전율 편차에 의한 화면 얼룩이 나타날 수 있다.
도 4는 본 발명의 일 실시예에 따른 데이터 구동회로의 구성을 보여주는 블록도이다.
도 4를 참조하면, 데이터 구동회로(120)는 클럭 발생 및 보상 회로(210) 및 출력 회로(220)를 포함한다. 도 4에는 도 1에 도시된 데이터 구동회로들(120-123) 중 데이터 구동회로(120)만을 도시하나, 다른 데이터 구동회로들(121-123)도 데이터 구동회로(120)와 동일한 구성을 포함할 수 있다.
클럭 발생 및 보상 회로(210)는 도 1에 도시된 구동 컨트롤러(130)로부터 메인 클럭 신호(MCLK) 및 수직 동기 신호(V_SYNC)를 수신하고, 클럭 신호들(SCLK, CLK)을 발생한다.
출력 회로(220)는 클럭 발생 및 보상 회로(210)로부터의 클럭 신호들(SCLK, CLK)에 응답해서 도 1에 도시된 구동 컨트롤러(130)로부터의 데이터 신호(DATA)를 데이터 신호들(D1-Dy)로 변환해서 도 1에 도시된 데이터 라인들(DL1-DLy)로 제공한다.
출력 회로(220)는 쉬프트 레지스터(221), 래치 회로(222), 디지털-아날로그 변환기(223) 및 출력 버퍼(224)를 포함한다. 쉬프트 레지스터(221)는 클럭 신호(SCLK)에 동기해서 래치 클럭 신호들(SC1~SCy)을 순차적으로 활성화한다. 래치 회로(222)는 쉬프트 레지스터(221)로부터의 래치 클럭 신호들(SC1~SCy)에 동기해서 데이터 신호(DATA)를 래치하고, 클럭 신호(CLK)에 응답해서 디지털 영상 신호들(DA1~DAy)을 디지털-아날로그 변환기(223)로 제공한다.
디지털-아날로그 변환기(223)는 래치 회로(222)로부터의 디지털 영상 신호들(DA1~DAm)을 아날로그 영상 신호들(Y1~Yy)로서 출력 버퍼(224)로 출력한다. 출력 버퍼(224)는 디지털-아날로그 변환기(223)로부터의 아날로그 영상 신호들(Y1-Yy)을 수신하고, 라인 래치 신호(LOAD)에 응답해서 데이터 신호들(D1-Dy)을 도 1에 도시된 데이터 라인들(DL1-DLy)로 출력한다.
클럭 발생 및 보상 회로(210)는 데이터 라인들(DL1-DLy) 중 어느 하나로부터의 데이터 신호(이 실시예에서, 데이터 라인(DL1)으로부터의 데이터 신호(D1))의 슬루 레이트(slew rate)를 검출하고, 검출된 슬루 레이트에 따라서 클럭 신호(CLK)의 위상을 조절한다.
예를 들어, 데이터 신호(D1)의 슬루 레이트가 기준 레벨보다 낮으면 클럭 신호(CLK)의 위상을 앞당긴다. 클럭 신호(CLK)의 위상이 앞당겨지면 출력 버퍼(224)로부터 출력되는 데이터 신호들(D1-Dy)의 출력 시점이 빨라지게 된다. 주변 온도 등의 영향으로 데이터 신호들(D1-Dy)의 슬루 레이트가 느려진 경우, 데이터 신호들(D1-Dy)의 출력 시점을 앞당김으로써 화소들의 충전율을 보상할 수 있다.
더욱이, 도 1에 도시된 데이터 구동회로들(120-123) 각각은 자신으로부터 출력되는 데이터 신호의 슬루 레이트에 따라서 개별적으로 내부의 클럭 신호(CLK)의 위상을 조절할 수 있다. 따라서, 데이터 구동회로들(120-123) 각각의 주변 온도가 다른 경우, 데이터 구동회로들(120-123)마다 최적의 위상을 갖는 클럭 신호(CLK)를 출력할 수 있다.
도 5는 본 발명의 일 실시예에 따른 클럭 발생 및 보상 회로의 구성을 보여주는 블록도이다. 도 6은 도 5에 도시된 클럭 발생 및 보상 회로에서 발생되는 복수의 클럭들을 예시적으로 보여주는 타이밍도이다.
도 5를 참조하면, 클럭 발생 및 보상 회로(210)는 클럭 발생기(310), 슬루 레이트 검출기(320) 및 클럭 출력 회로(330)를 포함한다.
클럭 발생기(310)는 메인 클럭 신호(MCLK)를 수신하고, 위상이 서로 다른 서브 클럭 신호들(CK1-CK12)을 발생한다. 도 5 및 도 6에서, 클럭 발생기(310)는 12개의 서브 클럭 신호들(CK1-CK12)을 발생하나, 서브 클럭 신호들의 수는 다양하게 변경될 수 있다.
슬루 레이트 검출기(320)는 도 1에 도시된 복수의 데이터 라인들(DL1-DLy) 중 어느 하나로 제공되는 데이터 신호의 슬루 레이트와 기준 레벨을 비교하고, 검출 신호(S_DET)를 출력한다. 일 실시예에서, 슬루 레이트 검출기(320)는 데이터 라인(DL1)의 데이터 신호(D1)를 수신한다.
클럭 출력 회로(330)는 서브 클럭 신호들(CK1-CK12)을 수신하고, 검출 신호(S_DET) 및 수직 동기 신호(V_SYNC)에 응답해서 클럭 신호들(SCLK, CLK)을 출력한다. 클럭 출력 회로(330)는 검출 신호(S_DET)에 근거해서 서브 클럭 신호들(CK1-CK12) 중 하나를 클럭 신호(CLK)로 출력한다. 또한 클럭 출력 회로(330)는 수직 동기 신호(V_SYNC)에 응답해서 스위칭 신호(SW1)를 더 출력할 수 있다. 클럭 출력 회로(330)는 수직 동기 신호(V_SYNC)의 블랭크 구간 중 소정 시간동안 스위칭 신호(SW1)를 제1 레벨(예를 들면, 하이 레벨)로 활성화한다. 슬루 레이트 검출기(320)는 스위칭 신호(SW1)에 응답해서 데이터 신호(D1)의 슬루 레이트와 기준 레벨을 비교하고, 검출 신호(S_DET)를 출력할 수 있다.
도 7은 본 발명의 일 실시예에 따른 슬루 레이트 검출기의 구성을 보여주는 도면이다.
도 7을 참조하면, 슬루 레이트 검출기(320)는 적분기(410) 및 비교기(420)를 포함한다. 적분기(410)는 도 5에 도시된 클럭 출력 회로(330)로부터의 스위칭 신호(SW1)가 활성 상태인 동안 데이터 라인(DL1)으로 제공되는 데이터 신호(D1)의 전류량을 누적하고, 누적 데이터 신호(D_I)를 출력한다.
적분기(410)는 스위치(411), 저항(412), 커패시터(413) 및 증폭기(414)를 포함한다. 스위치(411)는 스위칭 신호(SW1)에 응답해서 턴 온 될 수 있다. 예컨대, 스위칭 신호(SW1)가 제1 레벨(예를 들면, 하이 레벨)로 활성화될 때 턴 온 된다. 도 7에 도시된 예에서, 증폭기(414)의 비반전 입력단(+)에 기준 전압(VREF1)이 연결되나, 다른 실시예에서, 증폭기(414)의 비반전 입력단(+)에는 접지 전압이 연결될 수 있다.
적분기(410)는 스위칭 신호(SW1)가 제1 레벨(예를 들면, 하이 레벨)로 활성 상태인 동안 데이터 신호(D1)를 누적하고, 누적 데이터 신호(D_I)를 출력한다.
비교기(420)는 누적 데이터 신호(D_I)와 기준 전압(VREF2)을 비교하고, 검출 신호(S_DET)를 출력한다. 예를 들어, 누적 데이터 신호(D_I)의 전압 레벨이 기준 전압(VREF2)보다 낮으면 비교기(420)는 하이 레벨의 검출 신호(S_DET)를 출력하고, 누적 데이터 신호(D_I)의 전압 레벨이 기준 전압(VREF2)보다 높으면 비교기(420)는 로우 레벨의 검출 신호(S_DET)를 출력한다. 기준 전압(VREF2)의 전압 레벨은 데이터 신호(D1)의 슬루 레이트가 충분히 빠른지를 판별하기 위한 기준 레벨이 될 수 있다. 데이터 신호(D1)의 슬루 레이트에 대응하는 누적 데이터 신호(D_I)의 전압 레벨이 기준 레벨 즉, 기준 전압(VREF2) 보다 낮을 때 데이터 신호(D1)의 슬루 레이트에 대한 보상이 필요하다.
도 8은 데이터 신호의 전류 곡선에 따른 도 7에 도시된 슬루 레이트 검출기에서 슬루 레이트가 기준 레벨보다 낮을 때 검출 신호를 발생하는 과정을 설명하기 위한 도면이다.
도 7 및 도 8을 참조하면, 예를 들어, 데이터 라인(DL1)을 통해 전달되는 데이터 신호(D1)가 전류 곡선(Da)와 같은 슬루 레이트를 갖는 경우, 적분기(410)를 통해 출력되는 누적 데이터 신호(D_Ia)는 기준 전압(VREF2)보다 높은 전압 레벨일 수 있다. 누적 데이터 신호(D_Ia)는 기준 전압(VREF2)보다 높은 전압 레벨인 시점에 검출 신호(S_DET)는 로우 레벨로 출력된다.
반면 데이터 라인(DL1)을 통해 전달되는 데이터 신호(D1)가 전류 곡선(Db)과 같은 슬루 레이트를 갖는 경우, 적분기(410)를 통해 출력되는 누적 데이터 신호(D_Ib)는 기준 전압(VREF2)보다 낮은 전압 레벨로 유지되므로 검출 신호(S_DET)는 하이 레벨로 유지된다.
즉, 데이터 신호(D1)의 슬루 레이트가 충분히 빠른 경우(예를 들면, 전류 곡선(Da)와 같이), 검출 신호(S_DET)는 로우 레벨로 출력된다. 데이터 신호(D1)의 슬루 레이트가 느린 경우(예를 들면, 전류 곡선(Db)와 같이), 검출 신호(S_DET)는 하이 레벨로 유지된다.
도 5에 도시된 클럭 출력 회로(330)는 수직 동기 신호(V_SYNC)의 블랭크 구간에서 수신되는 검출 신호(S_DET)가 한 번이라도 로우 레벨이면 클럭 신호(CLK)를 그대로 유지한다. 클럭 출력 회로(330)는 수직 동기 신호(V_SYNC)의 블랭크 구간에서 검출 신호(S_DET)가 하이 레벨로 유지되면 서브 클럭 신호들(CK1-CK12) 중 현재 프레임의 클럭 신호(CLK)보다 위상이 앞서는 서브 클럭 신호를 다음 프레임의 클럭 신호(CLK)로 출력한다.
도 9는 수직 블랭크 구간 동안 도 5에 도시된 클럭 발생 및 보상 회로의 동작을 설명하기 위한 타이밍도이다.
도 5 및 도 9를 참조하면, 일반적으로 블랭크 구간(V_BLANK) 중 클럭 신호(CLK)는 로우 레벨로 유지될 수 있다. 이 실시예에서, 도 1에 도시된 구동 컨트롤러(130)는 수직 동기 신호(V_SYNC)의 블랭크 구간(V_BLANK) 중 소정 구간동안 메인 클럭 신호(MCLK) 및 테스트용 데이터 신호(DATA)를 데이터 구동회로들(120-123)로 제공한다.
클럭 발생기(310)는 메인 클럭 신호(MCLK)를 수신하고, 위상이 서로 다른 서브 클럭 신호들(CK1-CK12)을 발생한다. 클럭 출력 회로(330)는 수직 동기 신호(V_SYNC)의 블랭크 구간(V_BLANK) 중 소정 시간동안 스위칭 신호(SW1)를 하이 레벨로 활성화한다.
슬루 레이트 검출기(320)는 스위칭 신호(SW1)가 하이 레벨인 동안 데이터 신호(D1)를 누적하고, 누적 데이터 신호(D_I)의 전압 레벨이 기준 전압(VREF2)보다 낮으면 비교기(420)는 하이 레벨의 검출 신호(S_DET)를 출력하고, 누적 데이터 신호(D_I)의 전압 레벨이 기준 전압(VREF2)보다 높으면 비교기(420)는 로우 레벨의 검출 신호(S_DET)를 출력한다.
클럭 출력 회로(330)는 수직 동기 신호(V_SYNC)의 블랭크 구간(V_BLANK)에서 수신되는 검출 신호(S_DET)가 한 번이라도 로우 레벨이면 클럭 신호(CLK)를 그대로 유지한다. 즉, 클럭 출력 회로(330)는 블랭크 구간(V_BLANK)에서 검출 신호(S_DET)가 한 번이라도 로우 레벨이면 노말 모드로 동작한다.
클럭 출력 회로(330)는 수직 동기 신호(V_SYNC)의 블랭크 구간(V_BLANK)에서 검출 신호(S_DET)가 하이 레벨로 유지되면 서브 클럭 신호들(CK1-CK12) 중 현재 프레임(Ft)의 클럭 신호(CLK)보다 위상이 앞서는 서브 클럭 신호를 다음 프레임(Ft+1)의 클럭 신호(CLK)로 출력한다. 즉, 클럭 출력 회로(330)는 블랭크 구간(V_BLANK)에서 검출 신호(S_DET)가 하이 레벨로 유지되면 보상 모드로 동작한다.
예를 들어, 현재 프레임(Ft)동안 클럭 출력 회로(330)가 도 6에 도시된 서브 클럭 신호(CK12)를 클럭 신호(CLK)로 출력하였다면, 다음 프레임(Ft+1)에는 서브 클럭 신호(CK12)보다 위상이 앞선 서브 클럭 신호(CK11)를 클럭 신호(CLK)로 출력한다. 다른 실시예에서, 클럭 출력 회로(330)는 서브 클럭 신호(CK12)보다 위상이 앞선 서브 클럭 신호들(CK1-CK10) 중 어느 하나를 클럭 신호(CLK)로 출력할 수 있다.
수직 동기 신호(V_SYNC)의 블랭크 구간에서 검출 신호(S_DET)가 하이 레벨로 유지되는 보상 모드에서, 클럭 신호(CLK)의 위상이 소정 시간(tc) 앞당겨 짐에 따라서 도 4에 도시된 출력 버퍼(224)로부터 출력되는 데이터 신호들(D1-Dy)의 출력 시점이 빨라지게 된다. 데이터 신호들(D1-Dy)의 슬루 레이트가 느려진 경우 데이터 신호들(D1-Dy)의 출력 시점을 앞당김으로써 화소들의 충전율을 보상할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 슬루 레이트 검출기의 구성을 보여주는 도면이다.
도 10을 참조하면, 슬루 레이트 검출기(500)는 적분기(510), 비교기(520) 및 아날로그-디지털 변환기(530)를 포함한다. 적분기(510) 및 비교기(520)는 도 7에 도시된 적분기(410) 및 비교기(420)와 동일한 구성을 가지고, 동일하게 동작하므로 중복되는 설명은 생략한다. 아날로그-디지털 변환기(530)는 비교기(520)로부터 출력되는 신호를 디지털 신호인 검출 신호(S_DET)로 변환한다. 예를 들어, 아날로그-디지털 변환기(530)는 비교기(520)로부터 출력되는 신호의 펄스 폭에 대응하는 디지털 값을 갖는 검출 신호(S_DET)를 출력할 수 있다.
도 5에 도시된 클럭 출력 회로(330)는 디지털 값을 갖는 검출 신호(S_DET)에 응답해서 서브 클럭 신호들(CK1-CK12) 중 하나를 클럭 신호(CLK)로 출력한다. 예를 들어, 검출 신호(S_DET)가 4bit 디지털 신호인 '0000'인 경우, 클럭 출력 회로(330)는 서브 클럭 신호들(CK1-CK12) 중 서브 클럭 신호(CK12)를 선택한다. 검출 신호(S_DET)가 '0011'인 경우, 클럭 출력 회로(330)는 서브 클럭 신호들(CK1-CK12) 중 서브 클럭 신호(CK9)를 선택한다. 이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
DP: 표시 기판
110: 게이트 구동회로
120-123: 데이터 구동회로
130: 구동 컨트롤러
140: 전압 발생기

Claims (18)

  1. 클럭 신호에 응답하여 영상 신호를 데이터 신호로 변환해서 복수의 데이터 라인들로 제공하는 출력 회로; 및
    메인 클럭 신호를 수신하고, 현재 프레임의 상기 클럭 신호를 발생하는 클럭 발생 및 보상 회로를 포함하되,
    상기 클럭 발생 및 보상 회로는,
    상기 복수의 데이터 라인들 중 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트를 검출하고, 상기 슬루 레이트에 따라서 다음 프레임의 상기 클럭 신호의 위상을 조절하는 것을 특징으로 하는 데이터 구동회로.
  2. 제 1 항에 있어서,
    상기 클럭 발생 및 보상 회로는,
    상기 슬루 레이트가 기준 레벨보다 낮을 때 상기 다음 프레임의 상기 클럭 신호의 위상을 앞당기는 것을 특징으로 하는 데이터 구동회로.
  3. 제 1 항에 있어서,
    상기 클럭 발생 및 보상 회로는,
    상기 메인 클럭 신호를 수신하고, 위상이 서로 다른 복수의 서브 클럭 신호들을 발생하는 클럭 발생기;
    상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 기준 레벨을 비교하고, 검출 신호를 출력하는 슬루 레이트 검출기; 및
    상기 검출 신호에 응답해서 상기 복수의 서브 클럭 신호들 중 하나를 상기 다음 프레임의 상기 클럭 신호로 출력하는 클럭 출력 회로를 포함하는 것을 특징으로 하는 데이터 구동회로.
  4. 제 3 항에 있어서,
    상기 클럭 출력 회로는 수직 동기 신호를 더 수신하고, 상기 수직 동기 신호의 블랭크 구간 내 소정 시간동안 활성 상태인 스위칭 신호를 출력하며,
    상기 슬루 레이트 검출기는 상기 스위칭 신호에 응답해서 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 상기 기준 레벨을 비교하고, 상기 검출 신호를 출력하는 것을 특징으로 하는 데이터 구동회로.
  5. 제 4 항에 있어서,
    상기 클럭 출력 회로는,
    상기 데이터 신호의 슬루 레이트가 상기 기준 레벨보다 낮을 때, 상기 검출 신호에 응답해서 상기 복수의 서브 클럭 신호들 중 상기 현재 프레임의 상기 클럭 신호보다 위상이 앞서는 서브 클럭 신호를 상기 다음 프레임의 상기 클럭 신호로 출력하는 것을 특징으로 하는 데이터 구동회로.
  6. 제 4 항에 있어서,
    상기 슬루 레이트 검출기는,
    상기 스위칭 신호가 활성 상태인 동안 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 전류량을 누적하고, 누적 데이터 신호를 출력하는 적분기; 및
    상기 누적 데이터 신호와 기준 전압을 비교하고, 상기 검출 신호를 출력하는 비교기를 포함하는 것을 특징으로 하는 데이터 구동회로.
  7. 제 1 항에 있어서,
    상기 클럭 발생 및 보상 회로는,
    상기 메인 클럭 신호를 수신하고, 위상이 서로 다른 복수의 서브 클럭 신호들을 발생하는 클럭 발생기;
    상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 기준 레벨을 비교하고, 상기 데이터 신호의 슬루 레이트와 기준 레벨 사이의 차에 대응하는 검출 신호를 출력하는 슬루 레이트 검출기; 및
    상기 복수의 서브 클럭 신호들 중 상기 검출 신호에 대응하는 서브 클럭 신호를 상기 다음 프레임의 상기 클럭 신호로 출력하는 클럭 출력 회로를 포함하는 것을 특징으로 하는 데이터 구동회로.
  8. 제 7 항에 있어서,
    상기 클럭 출력 회로는 수직 동기 신호를 더 수신하고, 상기 수직 동기 신호의 블랭크 구간 내 소정 시간동안 활성 상태인 스위칭 신호를 출력하며,
    상기 슬루 레이트 검출기는,
    상기 스위칭 신호가 활성 상태인 동안 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 전류량을 누적하고, 누적 데이터 신호를 출력하는 적분기;
    상기 누적 데이터 신호와 기준 전압을 비교하고, 상기 누적 데이터 신호와 기준 전압의 차이에 대응하는 펄스 폭을 갖는 비교 신호를 출력하는 비교기; 및
    상기 비교 신호의 펄스 폭에 대응하는 상기 검출 신호를 출력하는 아날로그-디지털 변환기를 포함하는 것을 특징으로 하는 데이터 구동회로.
  9. 제 1 항에 있어서,
    상기 출력 회로는,
    상기 영상 신호를 래치하고, 상기 클럭 신호에 동기해서 래치된 영상 신호를 출력하는 래치 회로;
    상기 래치 회로로부터 출력되는 디지털 영상 신호를 아날로그 영상 신호로 변환하는 디지털-아날로그 변환기; 및
    상기 클럭 신호에 동기해서 상기 아날로그 영상 신호를 상기 데이터 신호로 출력하는 출력 버퍼를 포함하는 것을 특징으로 하는 데이터 구동회로.
  10. 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 게이트 라인들을 구동하는 게이트 구동회로;
    상기 복수의 데이터 라인들을 구동하는 데이터 구동회로; 및
    외부로부터 제공되는 제어 신호 및 영상 입력 신호에 응답해서 상기 게이트 구동회로 및 상기 데이터 구동회로를 제어하고, 상기 영상 입력 신호에 대응하는 영상 신호, 수직 동기 신호 및 메인 클럭 신호를 출력하는 구동 컨트롤러를 포함하되;
    상기 데이터 구동회로는,
    클럭 신호에 응답해서 상기 영상 신호를 데이터 신호로 변환해서 상기 복수의 데이터 라인들로 제공하는 출력 회로; 및
    상기 메인 클럭 신호 및 상기 수직 동기 신호를 수신하고, 현재 프레임의 상기 클럭 신호를 발생하는 클럭 발생 및 보상 회로를 포함하되,
    상기 클럭 발생 및 보상 회로는,
    상기 복수의 데이터 라인들 중 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트를 검출하고, 상기 슬루 레이트에 따라서 다음 프레임의 상기 클럭 신호의 위상을 조절하는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 클럭 발생 및 보상 회로는,
    상기 슬루 레이트가 기준 레벨보다 낮을 때 상기 다음 프레임의 상기 클럭 신호의 위상을 앞당기는 것을 특징으로 하는 표시 장치.
  12. 제 10 항에 있어서,
    상기 클럭 발생 및 보상 회로는,
    상기 메인 클럭 신호를 수신하고, 위상이 서로 다른 복수의 서브 클럭 신호들을 발생하는 클럭 발생기;
    상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 기준 레벨을 비교하고, 검출 신호를 출력하는 슬루 레이트 검출기; 및
    상기 검출 신호에 응답해서 상기 복수의 서브 클럭 신호들 중 하나를 상기 다음 프레임의 상기 클럭 신호로 출력하는 클럭 출력 회로를 포함하는 것을 특징으로 하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 구동 컨트롤러는,
    상기 수직 동기 신호의 블랭크 구간 내 소정 시간 동안 상기 메인 클럭 신호를 출력하며,
    상기 클럭 출력 회로는 상기 수직 동기 신호의 블랭크 구간 내 소정 시간동안 활성 상태인 스위칭 신호를 출력하며,
    상기 슬루 레이트 검출기는 상기 스위칭 신호에 응답해서 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 상기 기준 레벨을 비교하고, 상기 검출 신호를 출력하는 것을 특징으로 하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 클럭 출력 회로는,
    상기 검출 신호에 응답해서 상기 복수의 서브 클럭 신호들 중 상기 현재 프레임의 상기 클럭 신호보다 위상이 앞서는 서브 클럭 신호를 상기 다음 프레임의 상기 클럭 신호로 출력하는 것을 특징으로 하는 표시 장치.
  15. 제 13 항에 있어서,
    상기 슬루 레이트 검출기는,
    상기 스위칭 신호가 활성 상태인 동안 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 전류량을 누적하고, 누적 데이터 신호를 출력하는 적분기; 및
    상기 누적 데이터 신호와 기준 전압을 비교하고, 상기 검출 신호를 출력하는 비교기를 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 10 항에 있어서,
    상기 클럭 발생 및 보상 회로는,
    상기 메인 클럭 신호를 수신하고, 위상이 서로 다른 복수의 서브 클럭 신호들을 발생하는 클럭 발생기;
    상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 슬루 레이트와 기준 레벨을 비교하고, 상기 데이터 신호의 슬루 레이트와 기준 레벨 사이의 차에 대응하는 검출 신호를 출력하는 슬루 레이트 검출기; 및
    상기 복수의 서브 클럭 신호들 중 상기 검출 신호에 대응하는 서브 클럭 신호를 상기 현재 프레임의 상기 클럭 신호로 출력하는 클럭 출력 회로를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 클럭 출력 회로는 수직 동기 신호를 더 수신하고, 상기 수직 동기 신호의 블랭크 구간 내 소정 시간동안 활성 상태인 스위칭 신호를 출력하며,
    상기 슬루 레이트 검출기는,
    상기 스위칭 신호가 활성 상태인 동안 상기 적어도 하나의 데이터 라인으로 제공되는 상기 데이터 신호의 전류량을 누적하고, 누적 데이터 신호를 출력하는 적분기;
    상기 누적 데이터 신호와 기준 전압을 비교하고, 상기 누적 데이터 신호와 기준 전압의 차이에 대응하는 펄스 폭을 갖는 비교 신호를 출력하는 비교기; 및
    상기 비교 신호의 펄스 폭에 대응하는 상기 검출 신호를 출력하는 아날로그-디지털 변환기를 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 10 항에 있어서,
    상기 출력 회로는,
    상기 영상 신호를 래치하고, 상기 클럭 신호에 동기해서 래치된 영상 신호를 출력하는 래치 회로;
    상기 래치 회로로부터 출력되는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기; 및
    상기 클럭 신호에 동기해서 상기 아날로그 신호를 상기 데이터 신호로 출력하는 출력 버퍼를 포함하는 것을 특징으로 하는 표시 장치.
KR1020210179779A 2017-08-25 2021-12-15 충전율 보상 기능을 갖는 표시 장치 KR102447544B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210179779A KR102447544B1 (ko) 2017-08-25 2021-12-15 충전율 보상 기능을 갖는 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170108222A KR102341278B1 (ko) 2017-08-25 2017-08-25 충전율 보상 기능을 갖는 표시 장치
KR1020210179779A KR102447544B1 (ko) 2017-08-25 2021-12-15 충전율 보상 기능을 갖는 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170108222A Division KR102341278B1 (ko) 2017-08-25 2017-08-25 충전율 보상 기능을 갖는 표시 장치

Publications (2)

Publication Number Publication Date
KR20210157381A KR20210157381A (ko) 2021-12-28
KR102447544B1 true KR102447544B1 (ko) 2022-09-27

Family

ID=65437742

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170108222A KR102341278B1 (ko) 2017-08-25 2017-08-25 충전율 보상 기능을 갖는 표시 장치
KR1020210179779A KR102447544B1 (ko) 2017-08-25 2021-12-15 충전율 보상 기능을 갖는 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170108222A KR102341278B1 (ko) 2017-08-25 2017-08-25 충전율 보상 기능을 갖는 표시 장치

Country Status (2)

Country Link
US (1) US10685617B2 (ko)
KR (2) KR102341278B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063870A (ko) 2020-11-10 2022-05-18 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
KR20220080312A (ko) * 2020-12-07 2022-06-14 엘지디스플레이 주식회사 표시장치, 컨트롤러 및 디스플레이 구동 방법
KR20230001623A (ko) * 2021-06-28 2023-01-05 삼성디스플레이 주식회사 데이터 구동부 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036361A1 (en) 1997-02-18 1998-08-20 Rambus, Inc. Bus driver circuit including a slew rate indicator circuit having a one shot circuit
US20040041605A1 (en) 2002-09-03 2004-03-04 Kizer Jade M. Locked loop circuit with clock hold function
US20110050307A1 (en) 2009-09-03 2011-03-03 Micron Technology, Inc. Circuits and methods for clock signal duty-cycle correction
US20150325214A1 (en) 2014-05-07 2015-11-12 Dongbu Hitek Co., Ltd. Data Driver And A Display Apparatus Including The Same
US20160379548A1 (en) 2015-06-29 2016-12-29 Silicon Works Co., Ltd. Source driver including sensing circuit and display device using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709702B1 (ko) 2000-02-22 2007-04-19 삼성전자주식회사 데이터 충전 시간을 보상하는 액정표시장치
KR20060129812A (ko) * 2005-06-13 2006-12-18 삼성전자주식회사 듀얼 슬루 레이트를 가지는 소스 드라이버
KR100912093B1 (ko) 2007-05-18 2009-08-13 삼성전자주식회사 높은 온도 계수를 갖는 온도-비례 전류 생성회로, 상기온도-비례 전류 생성회로를 포함하는 디스플레이 장치 및그 방법
KR101817500B1 (ko) * 2011-11-07 2018-01-11 엘지디스플레이 주식회사 슬루 레이트 디지털 컨버터 및 그 구동 방법
KR102390474B1 (ko) 2015-08-20 2022-04-26 엘지디스플레이 주식회사 전류 센싱형 보상장치와 그를 포함한 유기발광 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036361A1 (en) 1997-02-18 1998-08-20 Rambus, Inc. Bus driver circuit including a slew rate indicator circuit having a one shot circuit
US20040041605A1 (en) 2002-09-03 2004-03-04 Kizer Jade M. Locked loop circuit with clock hold function
US20110050307A1 (en) 2009-09-03 2011-03-03 Micron Technology, Inc. Circuits and methods for clock signal duty-cycle correction
US20150325214A1 (en) 2014-05-07 2015-11-12 Dongbu Hitek Co., Ltd. Data Driver And A Display Apparatus Including The Same
US20160379548A1 (en) 2015-06-29 2016-12-29 Silicon Works Co., Ltd. Source driver including sensing circuit and display device using the same

Also Published As

Publication number Publication date
KR20210157381A (ko) 2021-12-28
US10685617B2 (en) 2020-06-16
KR102341278B1 (ko) 2021-12-22
KR20190023027A (ko) 2019-03-07
US20190066621A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
US20200244920A1 (en) Display device capable of changing frame rate and operating method thereof
KR102447544B1 (ko) 충전율 보상 기능을 갖는 표시 장치
JP6689334B2 (ja) レベルシフターを有するディスプレイ装置
KR102554967B1 (ko) 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
TWI407443B (zh) 移位暫存器
EP3040978B1 (en) Display device
KR20220038633A (ko) 표시장치
KR101432717B1 (ko) 표시 장치 및 이의 구동 방법
US20080129904A1 (en) Liquid crystal display and driving method thereof
US20120120044A1 (en) Liquid crystal display device and method for driving the same
US20170011680A1 (en) Liquid crystal display device
EP3040973B1 (en) Display device
US9754548B2 (en) Display device with controllable output timing of data voltage in response to gate voltage
KR102260670B1 (ko) 데이터 구동회로, 그것을 포함하는 표시 장치 및 그것의 동작 방법
KR20080002564A (ko) 액정표시장치의 화소전압 왜곡 방지회로
KR20170080360A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR101989931B1 (ko) 액정표시장치
KR20160083154A (ko) 유기발광표시장치 및 그 구동방법
US10770022B2 (en) Source driver and a display driver integrated circuit
KR102247133B1 (ko) 표시장치
KR102189572B1 (ko) 액정표시장치
US10672358B2 (en) Driving circuit with filtering function and display device having the same
KR102401065B1 (ko) 전원 공급부를 갖는 디스플레이 장치
KR20150078567A (ko) 액정표시장치
KR101313650B1 (ko) 액정표시장치의 클럭신호 보정회로

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant