KR20210055375A - 표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법 - Google Patents

표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법 Download PDF

Info

Publication number
KR20210055375A
KR20210055375A KR1020190141734A KR20190141734A KR20210055375A KR 20210055375 A KR20210055375 A KR 20210055375A KR 1020190141734 A KR1020190141734 A KR 1020190141734A KR 20190141734 A KR20190141734 A KR 20190141734A KR 20210055375 A KR20210055375 A KR 20210055375A
Authority
KR
South Korea
Prior art keywords
data
multiplexer
switching elements
display panel
display
Prior art date
Application number
KR1020190141734A
Other languages
English (en)
Other versions
KR102675921B1 (ko
Inventor
이준엽
우상용
고상범
지만기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190141734A priority Critical patent/KR102675921B1/ko
Priority to US17/006,457 priority patent/US20210142702A1/en
Priority to CN202010910091.8A priority patent/CN112782878A/zh
Publication of KR20210055375A publication Critical patent/KR20210055375A/ko
Application granted granted Critical
Publication of KR102675921B1 publication Critical patent/KR102675921B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 데이터 링크 라인의 결함을 검출할 수 있는 표시 장치 및 표ㅣ 장치의 데이터 링크 라인 결함 검출 방법에 관한 것으로, 본 발명에 따른 표시 장치는 표시 영역과 비표시 영역으로 구분되어 상기 표시 영역에는 데이터라인들과 게이트라인들이 교차 배열되어 매트릭스 형태의 픽셀들이 정의된 표시 패널; 상기 데이터 라인들의 일측 상기 표시 패널의 비표시 영역에 배치되는 멀티플렉서; 상기 데이터 라인들의 타측 상기 표시 패널의 비표시 영역에 배치되는 AP 검사 회로; 및 상기 멀티플렉서를 통해 상기 표시 패널의 데이터라인들에 데이터 전압을 공급하는 데이터 구동부를 구비하고, 상기 멀티플렉서 및 상기 AP 검사 회로는 상기 각 데이터 라인에 연결되는 링크 라인의 결함을 검출할 수 있다.

Description

표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법 {Display Device and method for detecting the data link line defect of the display device}
본 발명은 표시 장치에 관한 것으로, 데이터 링크 라인의 결함을 검출할 수 있는 표시 장치 및 링크 라인 결함 검출 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 평판 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시 장치(LCD: Liquid Crystal Display) 및 유기 발광 표시 장치(OLED: Organic Light Emitting Display)와 같은 평판 표시 장치가 활용되고 있다.
액정 표시 장치의 제조 공정은 기판 세정 공정, 기판 패터닝 공정, 배향막 형성/러빙 공정, 기판 합착 공정, 액정 적하 공정, 구동회로 실장 공정, 검사 공정, 리페어 공정, 및 액정 모듈의 조립 공정 등을 포함한다.
상기 기판 세정 공정은 표시 패널의 상부 유리기판과 하부 유리기판 표면에 오염된 이물질을 세정액으로 제거한다.
상기 기판 패터닝 공정은 하부 유리기판에 데이터 라인 및 게이트 라인을 포함한 신호배선, TFT, 픽셀 전극, 공통 전극 등을 형성한다. 그리고 상부 유리기판 상에 블랙 매트릭스, 컬러 필터 등을 형성한다.
상기 배향막 형성/러빙 공정은 유리기판들 상에 배향막을 도포하고 그 배향막을 러빙포로 러빙하거나 광배향 처리한다.
이러한 일련의 공정을 거쳐 하부 유리기판에는 비디오 데이터전압이 공급되는 데이터 라인들, 그 데이터 라인들과 교차되고 스캔신호 즉, 게이트펄스가 순차적으로 공급되는 게이트 라인들, 데이터 라인들과 게이트 라인들의 교차부에 형성된 TFT들, TFT들에 연결된 픽셀 전극들 및 스토리지 커패시터(Storage Capacitor) 등을 포함한 TFT 어레이가 형성된다. 상기 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식에서는 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식에서는 픽셀 전극과 함께 하부 유리기판 상에 형성된다. 상부 유리기판과 하부 유리기판 각각에는 편광판이 접착된다.
상기 기판 합착 및 액정 적하 공정은 표시패널의 상부 및 하부 유리기판 중 어느 하나에 실런트를 드로잉(drawing)하여 액정을 적하(Dropping)한 다음, 상부 유리 기판과 하부 유리기판을 실런트로 접합한다. 액정층은 실런트에 의해 정의된 액정 영역으로 정의된다.
상기 구동회로 실장공정은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정을 이용하여 데이터 구동회로가 집적된 집적회로(Integrated Circuit, IC)를 이방성 도전 필름(Anisotropic conductive film, ACF)으로 표시패널의 데이터 패드들(data pad)에 접착한다. 게이트 구동회로는 GIP(Gate In Panel) 공정으로 하부 유리 기판 상에 직접 형성되거나, 구동 회로 실장 공정에서 TAB(Tape Automated Bonding) 공정에서 ACF로 표시패널의 게이트 패드들(gate pad)에 접착될 수 있다. 구동회로 실장 공정은 IC들과 PCB(printed circuit board)를 FPC(Flexible Printed Circuit board), FFC(Flexible Flat Cable) 등의 연성 회로 기판으로 연결한다.
검사 공정은 구동회로에 대한 검사, TFT 어레이 기판에 형성된 데이터 라인과 게이트 라인 등의 배선 검사, 픽셀 전극이 형성된 후에 실시되는 검사, 기판 합착 및 액정 적하 공정 후에 실시되는 전기적 검사, 점등 검사 등을 포함한다. 리페어 공정은 검사 공정에 의해 발견된 불량을 수선한다.
전술한 일련의 공정을 거쳐 표시패널이 완성되면, 액정모듈의 조립공정이 수행된다. 액정모듈의 조립 공정은 표시패널의 아래에 백라이트 유닛을 정렬하고, 가이드/케이스 부재 등의 기구를 이용하여 표시패널과 백라이트 유닛을 조립한다.
오토 프로브(Auto-probe) 검사는 구동회로 실장 공정에 앞서 표시패널의 기판에 대하여 점등 검사를 수행하여 기판 상의 신호 배선 불량이나 박막 패턴 불량을 검사할 수 있다.
상기 오토 프로브 검사를 가능하게 하기 위하여, 하부 유리기판에는 오토 프로브 검사 장치의 니들(needle)이 접촉되는 오토 프로프 검사 패드(이하 "AP 패드"라 함)와, AP 패드와 연결되는 신호 배선(이하, "AP 배선"이라 함)과, 상기 AP 배선과 데이터 라인 사이에 연결된 AP 스위치 소자들이 배치된다.
한편, 데이터 구동회로의 출력 핀 수를 줄이기 위해, TFT 어레이 기판에는 멀티플렉서(Multiplexer, MUX)가 형성된다. 상기 멀티플렉서는 데이터 구동회로와 데이터 라인들 사이에 배치된다.
즉, 상기 데이터 구동회로의 출력 채널들은 상기 멀티플렉서를 통해 데이터라인들(S1~Sm)에 연결된다. 상기 데이터 구동회로는 타이밍 콘트롤러로부터 영상 데이터를 입력 받고, 상기 타이밍 콘트롤러의 제어 하에 영상 데이터를 아날로그 전압으로 변환하여 데이터 전압을 출력한다. 상기 멀티플렉서는 상기 타이밍 콘트롤러의 제어 하에 상기 데이터 구동회로에서 출력된 데이터 전압을 데이터 라인들(S1~Sm)에 분배한다. 1:3 멀티플렉서의 경우에, 멀티플렉서는 데이터 구동회로의 한 개 출력 채널을 통해 출력되는 데이터 전압을 시분할하여 세 개의 데이터 라인들로 공급한다. 따라서, 1:3 멀티플렉서를 사용하면, 데이터 구동회로의 출력 핀 수를 1/3로 줄일 수 있다.
그러나, 종래의 오토 프로브 검사 방법은 데이터 패드들과 데이터 라인들을 연결하는 데이터 링크 라인(data link line)에 대한 결함(open/short) 검사를 할 수 없었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 오토 프로프 검사용 AP 스위치 소자들과 데이터 구동회로의 출력 핀 수를 줄이기 위한 멀티플렉서(MUX)를 이용하여 데이터 링크 라인의 결함을 검출할 수 있는 표시 장치 및 링크 라인 결함 검출 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 표시 영역과 비표시 영역으로 구분되어 상기 표시 영역에는 데이터라인들과 게이트라인들이 교차 배열되어 매트릭스 형태의 픽셀들이 정의된 표시 패널; 상기 데이터 라인들의 일측 상기 표시 패널의 비표시 영역에 배치되는 멀티플렉서; 상기 데이터 라인들의 타측 상기 표시 패널의 비표시 영역에 배치되는 AP 검사 회로; 및 상기 멀티플렉서를 통해 상기 표시 패널의 데이터라인들에 데이터 전압을 공급하는 데이터 구동부를 구비하고, 상기 멀티플렉서 및 상기 AP 검사 회로는 상기 각 데이터 라인에 연결되는 링크 라인의 결함을 검출할 수 있다.
여기서, 상기 AP 검사 회로는, 복수의 AP 패드들과, 각 데이터 라인과 상기 복수의 AP 패드들 중 하나 사이에 연결되고 AP 제어신호에 의해 제어되는 복수개의 AP 스위칭 소자들을 구비하고, 상기 복수개의 AP 스위칭 소자들은 AP 검사 시 및 상기 링크 라인의 결함 검출 시 턴온될 수 있다.
상기 링크 라인의 결함 검출 시, 상기 복수의 AP 패드들 중 홀수 번째 AP 패드들에는 정극성(+)의 데이터 전압을 인가하고, 짝수 번째 AP 패드들에는 부극성(-)의 데이터 전압을 인가되는 것을 특징으로 한다.
상기 멀티플렉서는, 상기 데이터 구동부의 각 채널과 (3n-2) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들과, 상기 데이터 구동부의 각 채널과 (3n-1) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들과, 상기 데이터 구동부의 각 채널과 (3n) 번째 데이터 라인들 사이에 연결되어 제3 먹스 제어신호에 의해 제어되는 복수개의 제3 멀티플렉서 스위칭 소자들을 구비하고, 상기 링크 라인의 결함 검출 시, 상기 제1 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출하고, 상기 제2 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 블랙선 형태로 표시됨을 검출하고, 상기 제3 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 블랙선 형태로 표시됨을 검출할 수 있다.
상기 멀티플렉서는, 상기 데이터 구동부의 각 채널과 (3n-2) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들과, 상기 데이터 구동부의 각 채널과 (3n-1) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들과, 상기 데이터 구동부의 각 채널과 (3n) 번째 데이터 라인들 사이에 연결되어 제3 먹스 제어신호에 의해 제어되는 복수개의 제3 멀티플렉서 스위칭 소자들을 구비하고, 상기 링크 라인의 결함 검출 시, 상기 제1 내지 제3 멀티플렉서 스위칭 소자들을 모두 턴-온시켜 표시 패널을 구동하여 블랙 블럭 형태로 표시됨을 검출할 수 있다.
상기 멀티플렉서는, 상기 데이터 구동부의 각 채널과 (2n-1) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들과, 상기 데이터 구동부의 각 채널과 (2n) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들을 구비하고, 상기 링크 라인의 결함 검출 시, 상기 제1 내지 제2 멀티플렉서 스위칭 소자들을 모두 턴-온시켜 표시 패널을 구동하여 블랙 블럭 형태로 표시됨을 검출할 수 있다.
상기 링크 라인의 결함 검출 시, 상기 복수의 AP 패드들에 데이터 전압을 인가하고, 상기 멀티플렉서의 모든 스위칭 소자들을 턴 온시켜 상기 표시 패널을 구동하여 상기 표시패널에 휘선 형태가 표시되는 것을 검출할 수 있다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치의 데이터 링크 라인 결함 검출 방법은, 표시 패널의 데이터 라인들 양측 비표시 영역에 멀티플렉서 및 AP 검사 회로가 배치되는 표시 장치의 데이터 링크 라인 결함 겁출 방법에 있어서, 상기 AP 검사 회로의 복수개의 AP 스위칭 소자들을 모두 턴-온시키고 상기 AP 검사 회로의 복수의 AP 패드들 중 홀수 번째 AP 패드들에는 정극성(+)의 데이터 전압을 인가하고, 짝수 번째 AP 패드들에는 부극성(-)의 데이터 전압을 인가하는 단계; 상기 멀티플렉서의 모든 스위칭 소자들을 턴-온 시켜 상기 표시 패널을 구동하여 어둡게 표시되는 블랙 블럭 형태가 표시됨을 검출하는 단계를 포함할 수 있다.
여기서, 상기 멀티플렉서가 데이터 구동부의 각 채널과 (3n-2) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들과, 상기 데이터 구동부의 각 채널과 (3n-1) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들과, 상기 데이터 구동부의 각 채널과 (3n) 번째 데이터 라인들 사이에 연결되어 제3 먹스 제어신호에 의해 제어되는 복수개의 제3 멀티플렉서 스위칭 소자들을 구비할 경우, 상기 제1 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출하고, 상기 제2 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출하고, 상기 제3 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출할 수 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치의 데이터 링크 라인 결함 검출 방법은, 표시 패널의 데이터 라인들 양측 비표시 영역에 멀티플렉서 및 AP 검사 회로가 배치되는 표시 장치의 데이터 링크 라인 결함 겁출 방법에 있어서, 상기 AP 검사 회로의 복수개의 AP 스위칭 소자들을 모두 턴-온시키고 상기 AP 검사 회로의 복수의 AP 패드들에 데이터 전압을 인가하고, 상기 멀티플렉서의 모든 스위칭 소자들을 턴 온시켜 상기 표시 패널을 구동하여 상기 표시패널에 휘선 형태가 표시되는 것을 검출할 수 있다.
상기와 같은 특징을 갖는 본 발명에 표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법에 있어서는 다음과 같은 효과가 있다.
표시 패널의 데이터 라인들 양측 비표시 영역에 멀티플렉서 및 AP 검사 회로가 배치되고, 상기 멀티플렉서를 통해 표시 패널에 데이터 구동회로가 연결된다.
이와 같은 구성을 가지므로, 구동회로 실장 공정에 앞서, 상기 AP 검사 회로를 이용하여 표시패널의 기판에 대하여 점등 검사를 수행하여 표시 패널의 데이터 라인의 불량이나 박막 트랜지스터의 불량을 검사할 수 있다.
또한, 상기 멀티플렉서를 이용하여 표시 패널의 복수의 데이터 라인들에 데이터 전압을 인가하므로 데이터 구동회로의 출력 핀 수를 줄일 수 있다.
더불어, 상기 멀티플렉서와 상기 AP 검사 회로를 이용하여 데이터 링크 라인의 쇼트 또는 단선의 결함을 검출할 수 있다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 구성도
도 2는 본 발명의 제1 실시예에 따른 도 1의 표시 패널 및 데이터 구동회로의 구체적인 구성도
도 3은 본 발명의 제2 실시예에 따른 도 1의 표시 패널 및 데이터 구동회로의 구체적인 구성도
도 4는 도 2에 도시된 표시 패널에서 이웃한 링크 라인이 쇼트(short) 결함이 발생된 경우의 링크 라인 결함 검출 방법을 설명하기 위한 설명도
도 5는 도 3에 도시된 표시 패널에서 이웃한 링크 라인이 쇼트(short) 결함이 발생된 경우의 링크 라인 결함 검출 방법을 설명하기 위한 설명도
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 [0012] 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 본 발명에 따른 링크 라인 결함 검출 가능한 표시 장치 및 링크 라인 결함 검출 방법을 첨부된 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.
본 발명에 따른 표시장치는 액정표시장치(Liquid Crystal Display, LCD) 및 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED 표시장치) 등의 평판 표시 장치로 구현될 수 있다.
이하의 실시 예에서, 평판 표시 장치의 일 예로서 액정 표시 장치를 중심으로 설명하지만, 이에 한정되지 않는다. 예컨대, 본 발명은 오토 프로브 검사용 AP 스위치 소자들 및 데이터 구동회로의 출력 핀 수를 줄이기 위한 멀티플렉서(MUX)를 구비한 어떠한 표시 장치에도 적용 가능하다.
도 1은 본 발명의 실시예에 따른 표시 장치의 구성도이다.
본 발명에 따른 표시 장치는, 도 1에 도시한 바와 같이, 픽셀 어레이가 형성된 표시패널(100)과, 상기 표시패널(100)에 입력 영상의 데이터를 기입하기 위한 구동회로와, 상기 표시패널(100)에 균일한 빛을 조사하기 위한 백라이트 유닛(도면에는 도시되지 않음)을 구비한다.
상기 표시패널(100)은 액정층을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 상기 표시패널(100)의 액티브영역에는 영상이 표시되는 픽셀 어레이가 형성된다. 상기 픽셀 어레이는 데이터라인들(S1~Sm)과 게이트라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배열되는 픽셀들을 포함한다.
상기 표시패널(100)의 하부 기판에는 데이터라인들(S1~Sm), 게이트라인들(G1~Gn), TFT들, TFT에 접속된 픽셀 전극(1), 및 픽셀 전극(1)에 접속된 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. 픽셀들 각각은 컬러 구현을 위하여 적색(R) 서브 픽셀, 녹색(G) 서브 픽셀 및 청색(B) 서브 픽셀로 나뉘어질 수 있다. 또한, 픽셀들은 백색(W) 서브 픽셀을 더 포함할 수 있다.
픽셀들은 TFT를 통해 데이터 전압을 충전하는 픽셀 전극(1)과, 공통 전압(Vcom)이 인가되는 공통 전극(2)의 전압차에 의해 구동되는 액정 분자들을 이용하여 빛의 투과양을 조정한다.
상기 표시패널(100)의 하부 기판에 형성된 TFT들은 비정질 실리콘(amorphose Si, a-Si) TFT, LTPS(Low Temperature Poly Silicon) TFT, 산화물 TFT(Oxide TFT) 등으로 구현될 수 있다. TFT들은 데이터라인들(S1~Sm)과 게이트라인들(G1~Gn)의 교차부에 형성된다. TFT들은 게이트 펄스에 응답하여 데이터 라인으로부터의 데이터 전압을 픽셀 전극(1)에 공급한다.
상기 표시패널(100)의 상부 기판 상에는 블랙 매트릭스(Black matrix, BM)와 컬러 필터(Color filter)를 포함한 컬러 필터 어레이가 형성된다. 공통 전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식의 경우에 픽셀 전극과 함께 하부 기판 상에 형성될 수 있다. 상기 표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
상기 표시패널 구동회로는 데이터 구동부(102), 게이트 구동부(104), 및 타이밍 콘트롤러(106)를 포함한다. 또한, 상기 표시패널(100)에는 멀티플렉서(Multiplexer, MUX)(103)가 형성된다. 상기 멀티플렉서(103)는 데이터 구동부(102)와 데이터 라인들(S1~Sm) 사이에 배치된다.
상기 데이터 구동부(102)의 출력 채널들은 상기 멀티플렉서(103)를 통해 데이터라인들(S1~Sm)에 연결된다. 상기 데이터 구동부(102)는 타이밍 콘트롤러(106)로부터 영상의 데이터를 입력 받아, 상기 타이밍 콘트롤러(106)의 제어 하에 입력된 영상 데이터를 아날로그 데이터 전압으로 변환하여 멀티플럭서(103)로 출력한다.
상기 멀티플렉서(103)는 상기 타이밍 콘트롤러(106)의 제어 하에 데이터 구동부(102)로부터 입력되는 데이터 전압을 데이터 라인들(S1~Sm)에 분배한다. 1:3 멀티플렉서의 경우에, 멀티플렉서는 데이터 구동부(102)의 한 개 출력 채널을 통해 입력되는 데이터 전압을 시분할하여 세 개의 데이터 라인들로 공급한다. 따라서, 1:3 멀티플렉서를 사용하면, 상기 표시패널(100)의 구동에 필요한 데이터 구동부(102)의 IC의 개수 (또는 출력 핀)를 1/3로 줄일 수 있다.
상기 멀티플렉서(103)가 위치되는 반대 편의 표시패널(100)에는 오토 프로브 검사 회로(이하 "AP 검사 회로"라 함)가 배치된다.
상기 표시패널(100)에 배치되는 멀티플렉서(103) 및 AP 검사 회로를 보다 구체적으로 설명하면 다음과 같다.
도 2는 본 발명의 제1 실시예에 따른 도 1의 표시 패널 및 데이터 구동회로의 구체적인 구성도이다.
도 2에 도시한 바와 같이, 표시패널(100)를 구성하는 하부 기판은 표시 영역(A/A)과 비표시 영역으로 구분된다. 상기 표시 영역(A/A)에는, 도 1에서 설명한 바와 같이, 데이터라인들(S1~Sm)과 게이트라인들(G1~Gn)이 교차 배열되어 매트릭스 형태의 픽셀들을 정의한다. 도 2에서는 데이터 라인들만 도시하였습니다.
상기 표시 영역의 일측에는 멀티플렉서(103)가 배치되고, 상기 표시 영역의 타측에는 AP 검사 회로(111)가 배치된다.
그리고, 상기 멀티플렉서(103)를 통해 데이터 구동부(102)를 구성하는 데이터 구동 IC가 연결된다.
도 2에서는, 상기 멀티플렉서(103)가 1:3의 멀티플렉서가 구성됨을 도시하였다.
상기 1:3의 멀티플렉서는, 상기 데이터 구동 IC의 각 채널과 (3n-2) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호(MUX1)에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들(Tr1)과, 상기 데이터 구동 IC의 각 채널과 (3n-1) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호(MUX2)에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들(Tr2)과, 상기 데이터 구동 IC의 각 채널과 (3n) 번째 데이터 라인들 사이에 연결되어 제3 먹스 제어신호(MUX3)에 의해 제어되는 복수개의 제3 멀티플렉서 스위칭 소자들(Tr3)로 구성된다.
여기서 n은 자연수이다.
한편, 상기 AP 검사 회로(111)는 각 데이터 라인들과 각 AP 패드(D1~D6) 사이에 연결되어 AP 제어신호(APC)에 의해 제어되는 복수개의 AP 스위칭 소자들(Tr)로 구성된다.
여기서, 상기 AP 패드(D1~D6)는 6개 구비되고, 제1 AP 패드(D1)는 각 AP 스위칭 소자(Tr)를 통해 (6k-5)번째 데이터 라인에 연결되고, 제2 AP 패드(D2)는 각 AP 스위칭 소자(Tr)를 통해 (6k-4)번째 데이터 라인에 연결되고, 제3 AP 패드(D3)는 각 AP 스위칭 소자(Tr)를 통해 (6k-3)번째 데이터 라인에 연결되고, 제4 AP 패드(D4)는 각 AP 스위칭 소자(Tr)를 통해 (6k-2)번째 데이터 라인에 연결되고, 제5 AP 패드(D5)는 각 AP 스위칭 소자(Tr)를 통해 (6k-1)번째 데이터 라인에 연결되고, 제6 AP 패드(D6)는 각 AP 스위칭 소자(Tr)를 통해 (6k)번째 데이터 라인에 연결된다.
여기서, k는 자연수 이다.
한편, 도 2에서는 1:3 멀티플렉서를 실시예로 설명하였지만, 1:2 멀티플렉서로 구성될 수 있다.
도 3은 본 발명의 제2 실시예에 따른 도 1의 표시 패널 및 데이터 구동회로의 구체적인 구성도이다.
도 3에 도시한 바와 같이, 표시패널(100)를 구성하는 하부 기판은 표시 영역(A/A)과 비표시 영역으로 구분된다. 상기 표시 영역(A/A)에는, 도 1에서 설명한 바와 같이, 데이터라인들(S1~Sm)과 게이트라인들(G1~Gn)이 교차 배열되어 매트릭스 형태의 픽셀들을 정의한다. 도 3에서는 데이터 라인들만 도시하였습니다.
상기 표시 영역의 일측에는 멀티플렉서(103)가 배치되고, 상기 표시 영역의 타측에는 AP 검사 회로(111)가 배치된다.
그리고, 상기 멀티플렉서(103)를 통해 데이터 구동부(102)를 구성하는 데이터 구동 IC가 연결된다.
도 3에서는, 상기 멀티플렉서(103)가 1:2의 멀티플렉서가 구성됨을 도시하였다.
상기 1:2의 멀티플렉서는, 상기 데이터 구동 IC의 각 채널과 (2n-1) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호(MUX1)에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들(Tr1)과, 상기 데이터 구동 IC의 각 채널과 (2n) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호(MUX2)에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들(Tr2)로 구성된다.
그리고, 상기 AP 검사 회로(111)는, 도 2에서 설명한 바와 같이, 각 데이터 라인들과 각 AP 패드(D1~D6) 사이에 연결되어 AP 제어신호(APC)에 의해 제어되는 복수개의 AP 스위칭 소자들(Tr)로 구성된다.
마찬가지로, 상기 AP 패드(D1~D6)는 6개 구비되고, 제1 AP 패드(D1)는 각 AP 스위칭 소자(Tr)를 통해 (6k-5)번째 데이터 라인에 연결되고, 제2 AP 패드(D2)는 각 AP 스위칭 소자(Tr)를 통해 (6k-4)번째 데이터 라인에 연결되고, 제3 AP 패드(D3)는 각 AP 스위칭 소자(Tr)를 통해 (6k-3)번째 데이터 라인에 연결되고, 제4 AP 패드(D4)는 각 AP 스위칭 소자(Tr)를 통해 (6k-2)번째 데이터 라인에 연결되고, 제5 AP 패드(D5)는 각 AP 스위칭 소자(Tr)를 통해 (6k-1)번째 데이터 라인에 연결되고, 제6 AP 패드(D6)는 각 AP 스위칭 소자(Tr)를 통해 (6k)번째 데이터 라인에 연결된다.
이와 같이 구성된 표시 패널에서, 상기 AP 검사 회로(111)를 이용하여, 구동회로 실장 공정에 앞서, 상기 표시패널(100)의 기판에 대하여 점등 검사를 수행하여 표시 패널의 데이터 라인의 불량이나 박막 트랜지스터의 불량을 검사할 수 있다.
즉, 상기 멀티플렉서(103)의 모든 스위칭 소자들(Tr1~Tr3)을 모두 턴-오프 시킨 상태에서, 상기 AP 검사 회로(111)의 모든 AP 패드(D1~D6)에 데이터 전압을 공급하여 상기 표시 패널(100)을 구동한다.
제1 AP 패드(D1)는 오드 적색(R-O), 제2 AP 패드(D2)는 이븐 녹색(G-E), 제3 AP 패드(D3)는 오드 청색 (B-O), 제4 AP 패드(D4)는 이븐 적색(R-E), 제5 AP 패드(D5)는 오드 녹색(G-O), 제6 AP 패드(D6)는 이븐 청색(G-E)이라고 가정하고, R, G, B 영상 신호를 클럭(GCLK)에 맞춰 데이터 신호를 타이밍을 조절하여 색을 구현한다. 또한, 화이트(White), 블랙(Black) 및 그레이(gray)는 모든 클럭(GCLK)에 맞춰 인가되며, 데이터 전압 변경을 통해 색을 구현한다.
이와 같이 표시 패널을 구동하고 점등 검사(육안 검사)를 통해 표시 패널의 데이터 라인의 불량이나 박막 트랜지스터의 불량을 검사할 수 있다.
또한, 상기 AP 검사 회로(111)의 모든 스위칭 소자들(Tr)을 오프시킨 상태에서, 상기 멀티플렉서(103)를 시분할 방식으로 구동하여 원하는 데이터 라인에 원하는 데이터 전압을 인가한다.
이와 같이 구성된 표시 장치에서 본 발명에 따른 링크 라인 결함 검출 방법을 설명하면 다음과 같다.
도 4는 도 2에 도시된 표시 패널에서 이웃한 링크 라인이 쇼트(short) 결함이 발생된 경우의 링크 라인 결함 검출 방법을 설명하기 위한 설명도이고, 도 5는 도 3에 도시된 표시 패널에서 이웃한 링크 라인이 쇼트(short) 결함이 발생된 경우의 링크 라인 결함 검출 방법을 설명하기 위한 설명도이다.
도 2와 같은 구성에서, AP 제어신호(APC)를 하이 전압(턴-온 논리 전압)으로 인가하여 상기 복수개의 AP 스위칭 소자들(Tr)을 모두 턴-온 시킨다.
그리고, 상기 AP 패드(D1~D6) 중 홀수 번째 AP 패드(D1, D3, D5)에는 정극성(+)의 데이터 전압을 인가하고, 짝수 번째 AP 패드(D2, D4, D6)에는 부극성(-)의 데이터 전압을 인가하여 표시 패널(100)을 구동한다.
그리고, 제1 내지 제3 먹스 제어신호(MUX1~MUX3)들 중 제1 먹스 제어신호(MUX1)를 하이 전압(턴-온 논리 전압)으로 인가하여 제1 멀티플렉서 스위칭 소자들(Tr1)을 턴-온시킨다.
또한, 상기 제1 내지 제3 먹스 제어신호(MUX1~MUX3)들 중 제2 먹스 제어신호(MUX2)를 하이 전압(턴-온 논리 전압)으로 인가하여 제2 멀티플렉서 스위칭 소자들(Tr2)을 턴-온시킨다.
또한, 상기 제1 내지 제3 먹스 제어신호(MUX1~MUX3)들 중 제3 먹스 제어신호(MUX3)를 하이 전압(턴-온 논리 전압)으로 인가하여 제3 멀티플렉서 스위칭 소자들(Tr3)을 턴-온시킨다.
이 때, 인접한 링크 라인들끼리 쇼트되지 않은 정상적인 경우에는 상기 표시 패널(100)에 정상적으로 영상 신호가 표시된다.
그러나, 만약 인접한 제1 출력 채널(C1)의 링크 라인과 제2 출력 채널(C2)의 링크 라인이 서로 쇼트되었을 경우, 표시 패널(100)이 정상적으로 구동되지 않는다.
이를 구체적으로 설명하면, 도 4와 같이, 상기 홀수 번째 AP 패드(D1, D3, D5)에는 정극성(+)의 데이터 전압을 인가하고, 짝수 번째 AP 패드(D2, D4, D6)에는 부극성(-)의 데이터 전압을 인가한 상태에서, 제1 먹스 제어신호(MUX1)를 하이 전압(턴-온 논리 전압)으로 인가하여 제1 멀티플렉서 스위칭 소자들(Tr1)을 턴-온시키면, 제1 출력 채널(C1)의 링크 라인과 제2 출력 채널(C2)의 링크 라인이 서로 쇼트되었을 경우, 제1 번째 데이터 라인(D1)에 인가된 정극성(+)의 데이터 전압과 제4 번째 데이터 라인(D4)에 인가된 부극성(-)의 데이터 전압이 서로 상쇄되어 데이터 전압이 0V가 되므로 제1 번째 데이터 라인(D1)과 제4 번째 데이터 라인(D4)에 연결된 픽셀들은 블랙으로(어둡게) 표시되므로 암선 형태를 표시한다.
또한, 상기와 같이 데이터 전압을 인가한 상태에서, 제2 먹스 제어신호(MUX2)를 하이 전압(턴-온 논리 전압)으로 인가하여 제2 멀티플렉서 스위칭 소자들(Tr2)을 턴-온시키면, 제1 출력 채널(C1)의 링크 라인과 제2 출력 채널(C2)의 링크 라인이 서로 쇼트되었을 경우, 제2 번째 데이터 라인(D2)에 인가된 부극성(-)의 데이터 전압과 제5 번째 데이터 라인(D5)에 인가된 정극성(+)의 데이터 전압이 서로 상쇄되어 데이터 전압이 0V가 되므로, 제2 번째 데이터 라인(D2)과 제5 번째 데이터 라인(D5)에 연결된 픽셀들은 블랙으로(어둡게) 표시되므로 암선 형태를 표시한다.
또한, 상기와 같이 데이터 전압을 인가한 상태에서, 제3 먹스 제어신호(MUX3)를 하이 전압(턴-온 논리 전압)으로 인가하여 제3 멀티플렉서 스위칭 소자들(Tr3)을 턴-온시키면, 제1 출력 채널(C1)의 링크 라인과 제2 출력 채널(C2)의 링크 라인이 서로 쇼트되었을 경우, 제3 번째 데이터 라인(D3)에 인가된 정극성(+)의 데이터 전압과 제6 번째 데이터 라인(D6)에 인가된 부극성(-)의 데이터 전압이 서로 상쇄되어 데이터 전압이 0V가 되므로, 제3 번째 데이터 라인(D3)과 제6 번째 데이터 라인(D6)에 연결된 픽셀들은 블랙으로(어둡게) 표시되므로 암선 형태를 표시한다.
상술한 바와 같이, 홀수 번째 AP 패드(D1, D3, D5)에는 정극성(+)의 데이터 전압을 인가하고, 짝수 번째 AP 패드(D2, D4, D6)에는 부극성(-)의 데이터 전압을 인가한 상태에서, 제1 내지 제3 먹스 제어신호(MUX1~MUX3)에 따라 표시 패널(100)이 암선 형태로 표시되면 인접한 링크 라인이 서로 쇼트된 것으로 간주한다.
한편, 제1 출력 채널(C1)의 링크 라인과 제2 출력 채널(C2)의 링크 라인이 서로 쇼트되었을 경우, 상기와 같이 데이터 전압을 인가한 상태에서, 제1 내지 제3 먹스 제어신호(MUX1~MUX3)를 동시에 모두 하이 전압(턴-온 논리 전압)을 인가하여 상기 제1 내지 제3 멀티플렉서 스위칭 소자들(Tr1, Tr2, Tr3)을 모두 턴-온 시키면, 상술한 바와 같이, 홀수 번째 데이터 라인(D1, D3, D5)에 인가된 정극성(+)의 데이터 전압과 짝수 번째 데이터 라인(D2, D4, D6)에 인가된 부극성(-)의 데이터 전압이 서로 상쇄되어 제1 내지 제6 번째 데이터 라인들(D1~D6)에 연결된 픽셀들이 모두 블랙으로 표시되므로 블랙 블럭 형태를 표시한다.
따라서 표시 패널(100)이 블랙 블럭 형태로 표시되면 인접한 링크 라인이 서로 쇼트된 것으로 간주한다.
한편, 도 3과 같은 구성에서, AP 제어신호(APC)를 하이 전압(턴-온 논리 전압)으로 인가하여 상기 복수개의 AP 스위칭 소자들(Tr)을 모두 턴-온 시킨다.
그리고, 상기 AP 패드(D1~D6) 중 홀수 번째 AP 패드(D1, D3, D5)에는 정극성(+)의 데이터 전압을 인가하고, 짝수 번째 AP 패드(D2, D4, D6)에는 부극성(-)의 데이터 전압을 인가하여 표시 패널(100)을 구동한다.
그리고, 제1 및 제2 먹스 제어신호(MUX1, MUX2)를 모두 하이 전압(턴-온 논리 전압)으로 인가하여 제1 멀티플렉서 스위칭 소자들(Tr1) 및 제2 멀티플렉서 스위칭 소자들(Tr2)을 모두 턴-온시킨다.
이 때, 인접한 제1 출력 채널(C1)의 링크 라인과 제2 출력 채널(C2)의 링크 라인이 서로 쇼트되었을 경우, 표시 패널(100)이 정상적으로 구동되지 않는다.
이를 구체적으로 설명하면, 제1 출력 채널(C1)의 링크 라인과 제2 출력 채널(C2)의 링크 라인이 서로 쇼트되었을 경우, 도 5와 같이, 상기 홀수 번째 AP 패드(D1, D3, D5)에는 정극성(+)의 데이터 전압을 인가하고, 짝수 번째 AP 패드(D2, D4, D6)에는 부극성(-)의 데이터 전압을 인가한 상태에서, 제1 내지 제2 먹스 제어신호(MUX1, MUX2)를 하이 전압(턴-온 논리 전압)으로 인가하여 제1 및 제2 멀티플렉서 스위칭 소자들(Tr1, Tr22)을 턴-온시키면, 제1 및 제3 번째 데이터 라인(D1, D3)에 인가된 정극성(+)의 데이터 전압과 제2 및 제4 번째 데이터 라인(D2, D4)에 인가된 부극성(-)의 데이터 전압이 서로 상쇄되어 데이터 전압이 0V가 되므로 제1 내지 제4 번째 데이터 라인(D1~D4)에 연결된 픽셀들은 블랙으로 표시되므로 블랙 블록 형태를 표시한다.
따라서 표시 패널(100)이 블랙 블럭 형태로 표시되면 인접한 링크 라인이 서로 쇼트된 것으로 간주한다.
한편, 링크 라인에 단선(open) 결함이 발생되었을 경우, 검출 방법을 설명하면 다음과 같다.
링크 라인에 단선 결함이 발생되었을 경우, 인접한 데이터 라인 간의 저항차가 발생한다. 따라서, 인접한 데이터 라인 간의 저항차가 발생하면 링크 라인의 단선 결함으로 간주한다.
이를 구체적을 설명하면 다음과 같다,
도 2 또는 도 3과 같은 구성에서, AP 패드(D1~D6)에 동일 데이터 전압을 인가하고, AP 제어신호(APC)를 하이 전압(턴-온 논리 전압)으로 인가하여 상기 복수개의 AP 스위칭 소자들(Tr)을 모두 턴-온 시킨다.
그리고, 제1 내지 제3 먹스 제어신호(MUX1~MUX3)를 하이 전압(턴-온 논리 전압)으로 인가하여 제1 내지 제3 멀티플렉서 스위칭 소자들(Tr1~TR3)을 모두 턴-온시켜 표시 패널(100)을 구동한다.
이와 같이 표시 패널을 구동하면, 단선된 링크 라인이 연결된 데이터 라인과 단선되지 않은 링크 라인에 연결된 데이터 라인 사이에 저항 차가 발생한다.
이와 같이 데이터 라인 사이에 저항 차가 발생되면 데이터 라인 간의 휘도차가 발생되며, 휘선 형태의 링크 라인 결함이 시인 및 검출된다.
이상에서 설명한 바와 같이, 표시 패널의 데이터 라인들 양측 비표시 영역에 각각 멀티플렉서(103) 및 AP 검사 회로(111)를 배치한다.
그리고, 구동회로 실장 공정에 앞서, 상기 AP 검사 회로(111)를 이용하여 표시패널의 기판에 대하여 점등 검사를 수행하여 기판 상의 신호 배선 불량이나 박막 트랜지스터의 불량을 검사한다.
또한, 상기 멀티플렉서(103)를 이용하여 표시 패널의 복수의 데이터 라인들에 데이터 전압을 인가하므로 데이터 구동회로의 출력 핀 수를 줄일 수 있다.
더불어, 상기 멀티플렉서(103)와 상기 AP 검사 회로(111)를 이용하여 데이터 링크 라인의 쇼트 또는 단선의 결함을 검출할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100: 표시 패널 102: 데이터 구동부
103: 멀티플렉서 104: 게이트 구동부
106: 타이밍 콘트롤러

Claims (12)

  1. 표시 영역과 비표시 영역으로 구분되어 상기 표시 영역에는 데이터라인들과 게이트라인들이 교차 배열되어 매트릭스 형태의 픽셀들이 정의된 표시 패널;
    상기 데이터 라인들의 일측 상기 표시 패널의 비표시 영역에 배치되는 멀티플렉서;
    상기 데이터 라인들의 타측 상기 표시 패널의 비표시 영역에 배치되는 AP 검사 회로; 및
    상기 멀티플렉서를 통해 상기 표시 패널의 데이터라인들에 데이터 전압을 공급하는 데이터 구동부를 구비하고,
    상기 멀티플렉서 및 상기 AP 검사 회로는 상기 각 데이터 라인에 연결되는 링크 라인의 결함을 검출하며,
    상기 AP 검사 회로는, 구동회로 실장 공정에 앞서, 상기 표시 패널의 데이터 라인들의 불량 또는 픽셀들의 박막 트랜지스터의 불량을 검사하며, 상기 각 데이터 라인에 연결되는 상기 링크 라인의 결함을 검출하는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 멀티플렉서는 시분할 방식으로 상기 데이터 구동부의 데이터 전압을 상기 표시 패널의 데이터 라인들에 공급하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 AP 검사 회로는, 구동회로 실장 공정에 앞서, 상기 표시 패널의 데이터 라인들의 불량 또는 픽셀들의 박막 트랜지스터의 불량을 검사하는 표시 장치.
  4. 제 1 항에 있어서,
    상기 AP 검사 회로는, 복수의 AP 패드들과,
    각 데이터 라인과 상기 복수의 AP 패드들 중 하나 사이에 연결되고 AP 제어신호에 의해 제어되는 복수개의 AP 스위칭 소자들을 구비하고,
    상기 복수개의 AP 스위칭 소자들은 AP 검사 시 및 상기 링크 라인의 결함 검출 시 턴온되는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 링크 라인의 결함 검출 시, 상기 복수의 AP 패드들 중 홀수 번째 AP 패드들에는 정극성(+)의 데이터 전압을 인가하고, 짝수 번째 AP 패드들에는 부극성(-)의 데이터 전압을 인가되는 것을 특징으로 하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 멀티플렉서는, 상기 데이터 구동부의 각 채널과 (3n-2) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들과,
    상기 데이터 구동부의 각 채널과 (3n-1) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들과,
    상기 데이터 구동부의 각 채널과 (3n) 번째 데이터 라인들 사이에 연결되어 제3 먹스 제어신호에 의해 제어되는 복수개의 제3 멀티플렉서 스위칭 소자들을 구비하고,
    상기 링크 라인의 결함 검출 시,
    상기 제1 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출하고,
    상기 제2 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출하고,
    상기 제3 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출하는 것을 특징으로 하는 표시 장치.
  7. 제 5 항에 있어서,
    상기 멀티플렉서는, 상기 데이터 구동부의 각 채널과 (3n-2) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들과,
    상기 데이터 구동부의 각 채널과 (3n-1) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들과,
    상기 데이터 구동부의 각 채널과 (3n) 번째 데이터 라인들 사이에 연결되어 제3 먹스 제어신호에 의해 제어되는 복수개의 제3 멀티플렉서 스위칭 소자들을 구비하고,
    상기 링크 라인의 결함 검출 시,
    상기 제1 내지 제3 멀티플렉서 스위칭 소자들을 모두 턴-온시켜 표시 패널을 구동하여 블랙 블럭 형태로 표시됨을 검출하는 것을 특징으로 하는 표시 장치.
  8. 제 5 항에 있어서,
    상기 멀티플렉서는, 상기 데이터 구동부의 각 채널과 (2n-1) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들과,
    상기 데이터 구동부의 각 채널과 (2n) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들을 구비하고,
    상기 링크 라인의 결함 검출 시,
    상기 제1 내지 제2 멀티플렉서 스위칭 소자들을 모두 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 블랙 블럭 형태로 표시됨을 검출하는 것을 특징으로 하는 표시 장치.
  9. 제 4 항에 있어서,
    상기 링크 라인의 결함 검출 시,
    상기 복수의 AP 패드들에 데이터 전압을 인가하고,
    상기 멀티플렉서의 모든 스위칭 소자들을 턴 온시켜 상기 표시 패널을 구동하여 상기 표시패널에 휘선 형태가 표시되는 것을 검출하는 것을 특징으로 하는 표시 장치.
  10. 표시 패널의 데이터 라인들 양측 비표시 영역에 멀티플렉서 및 AP 검사 회로가 배치되는 표시 장치의 데이터 링크 라인 결함 겁출 방법에 있어서,
    상기 AP 검사 회로의 복수개의 AP 스위칭 소자들을 모두 턴-온시키고 상기 AP 검사 회로의 복수의 AP 패드들 중 홀수 번째 AP 패드들에는 정극성(+)의 데이터 전압을 인가하고, 짝수 번째 AP 패드들에는 부극성(-)의 데이터 전압을 인가하는 단계;
    상기 멀티플렉서의 모든 스위칭 소자들을 턴-온 시켜 상기 표시 패널을 구동하여 어둡게 표시되는 블랙 블럭 형태가 표시됨을 검출하는 단계를 포함하는 표시 장ㅊ의 데이터 링크 라인 결함 검출 방법.
  11. 제 10 항에 있어서,
    상기 멀티플렉서가 데이터 구동부의 각 채널과 (3n-2) 번째 데이터 라인들 사이에 연결되어 제1 먹스 제어신호에 의해 제어되는 복수개의 제1 멀티플렉서 스위칭 소자들과, 상기 데이터 구동부의 각 채널과 (3n-1) 번째 데이터 라인들 사이에 연결되어 제2 먹스 제어신호에 의해 제어되는 복수개의 제2 멀티플렉서 스위칭 소자들과, 상기 데이터 구동부의 각 채널과 (3n) 번째 데이터 라인들 사이에 연결되어 제3 먹스 제어신호에 의해 제어되는 복수개의 제3 멀티플렉서 스위칭 소자들을 구비할 경우,
    상기 제1 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출하고,
    상기 제2 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출하고,
    상기 제3 멀티플렉서 스위칭 소자들을 턴-온시켜 표시 패널을 구동하여 어둡게 표시되는 암선 형태로 표시됨을 검출하는 것을 특징으로 하는 표시 장치의 데이터 링크 라인 결함 검출 방법.
  12. 표시 패널의 데이터 라인들 양측 비표시 영역에 멀티플렉서 및 AP 검사 회로가 배치되는 표시 장치의 데이터 링크 라인 결함 겁출 방법에 있어서,
    상기 AP 검사 회로의 복수개의 AP 스위칭 소자들을 모두 턴-온시키고 상기 AP 검사 회로의 복수의 AP 패드들에 데이터 전압을 인가하고,
    상기 멀티플렉서의 모든 스위칭 소자들을 턴 온시켜 상기 표시 패널을 구동하여 상기 표시패널에 휘선 형태가 표시되는 것을 검출하는 표시 장치의 데이터 링크 라인 결함 검출 방법.
KR1020190141734A 2019-11-07 2019-11-07 표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법 KR102675921B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190141734A KR102675921B1 (ko) 2019-11-07 2019-11-07 표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법
US17/006,457 US20210142702A1 (en) 2019-11-07 2020-08-28 Display device and method for detecting data link line defect in display device
CN202010910091.8A CN112782878A (zh) 2019-11-07 2020-09-02 显示装置和用于检测显示装置中的数据链路线缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190141734A KR102675921B1 (ko) 2019-11-07 2019-11-07 표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법

Publications (2)

Publication Number Publication Date
KR20210055375A true KR20210055375A (ko) 2021-05-17
KR102675921B1 KR102675921B1 (ko) 2024-06-17

Family

ID=75750270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190141734A KR102675921B1 (ko) 2019-11-07 2019-11-07 표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법

Country Status (3)

Country Link
US (1) US20210142702A1 (ko)
KR (1) KR102675921B1 (ko)
CN (1) CN112782878A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410149A (zh) * 2020-03-16 2021-09-17 三星显示有限公司 显示装置
EP4148489A4 (en) * 2020-05-07 2023-05-17 BOE Technology Group Co., Ltd. NETWORK SUBSTRATE AND DISPLAY DEVICE
US11728228B2 (en) * 2020-05-12 2023-08-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display apparatus
US11783739B2 (en) * 2020-09-10 2023-10-10 Apple Inc. On-chip testing architecture for display system
CN113284443B (zh) * 2021-05-31 2023-03-21 云谷（固安）科技有限公司 显示面板及其测试方法和显示装置
CN113763850A (zh) * 2021-09-14 2021-12-07 深圳创维－Rgb电子有限公司 不良竖线定位电路、方法、显示模组及电视机
KR20230099858A (ko) * 2021-12-28 2023-07-05 주식회사 엘엑스세미콘 쇼트 검출 기능을 갖는 디스플레이 구동 회로
KR20230103558A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 데이터 구동부 및 이를 포함하는 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140066340A (ko) * 2012-11-23 2014-06-02 엘지디스플레이 주식회사 디스플레이패널 및 디스플레이패널 검사방법
KR20170000884A (ko) * 2015-06-24 2017-01-04 엘지디스플레이 주식회사 표시장치와 그 검사 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895163B2 (ja) * 2001-11-29 2007-03-22 富士通株式会社 液晶パネルドライバ装置
JP4306472B2 (ja) * 2004-01-28 2009-08-05 株式会社デンソー 短絡検出回路装置
TWI357981B (en) * 2007-01-30 2012-02-11 Au Optronics Corp Testing system and method of liquid crystal displa
CN201413440Y (zh) * 2009-06-12 2010-02-24 华映视讯（吴江）有限公司 能测试液晶单元缺陷、点线缺陷和配线缺陷的液晶显示面板
KR101015312B1 (ko) * 2009-08-20 2011-02-15 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 모기판
EP2528051A4 (en) * 2010-01-19 2013-05-22 Sharp Kk DISPLAY PANEL AND INSPECTION METHOD THEREOF
KR101943069B1 (ko) * 2011-12-01 2019-04-18 삼성디스플레이 주식회사 배선 및 역다중화부의 불량 검출 방법, 불량 검출 장치 및 불량 검출 장치를 포함하는 표시 패널
KR102388710B1 (ko) * 2015-04-30 2022-04-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR20200120781A (ko) * 2019-04-11 2020-10-22 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
CN110322819A (zh) * 2019-07-16 2019-10-11 武汉华星光电半导体显示技术有限公司 显示面板测试电路
US11783739B2 (en) * 2020-09-10 2023-10-10 Apple Inc. On-chip testing architecture for display system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140066340A (ko) * 2012-11-23 2014-06-02 엘지디스플레이 주식회사 디스플레이패널 및 디스플레이패널 검사방법
KR20170000884A (ko) * 2015-06-24 2017-01-04 엘지디스플레이 주식회사 표시장치와 그 검사 방법

Also Published As

Publication number Publication date
CN112782878A (zh) 2021-05-11
US20210142702A1 (en) 2021-05-13
KR102675921B1 (ko) 2024-06-17

Similar Documents

Publication Publication Date Title
KR102675921B1 (ko) 표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법
US9922585B2 (en) Display device and method of testing the same
KR100392575B1 (ko) 액정 표시 장치 및 그 제조 방법
US8975905B2 (en) Display apparatus with reduced number of test lines for array test process and method of testing the same
US20170337859A1 (en) Display panel
KR20110008725A (ko) 씨오지 타입 액정표시장치 이의 검사방법
KR20140094723A (ko) 박막 트랜지스터 기판, 그것의 검사 방법 및 그것을 포함하는 액정 표시 장치
US7948459B2 (en) Display device and inspection method for display device
US20160343279A1 (en) Display device
JP4106193B2 (ja) 液晶表示装置及びその製造方法
KR20140098937A (ko) 액정표시장치 및 그의 제조방법
KR20160021060A (ko) 표시장치
US8188951B2 (en) Chip on glass type display device
KR102296768B1 (ko) 표시패널 및 표시패널의 검사 방법
KR20080002336A (ko) 액정표시장치
KR101992852B1 (ko) 표시장치
JP5138999B2 (ja) 表示装置
KR20070120385A (ko) 어레이 기판, 이를 이용한 액정표시장치 및 어레이 기판의제조방법
KR102047830B1 (ko) 액정표시장치와 그의 점등 검사방법
KR20080048161A (ko) 액정 표시 장치 및 이의 검사 방법
KR102235498B1 (ko) 표시장치
KR20170033934A (ko) 협 베젤 구조를 갖는 대형 액정 표시장치
KR100978253B1 (ko) 박막 트랜지스터 어레이 기판
KR20060022498A (ko) 표시 장치
KR20150030833A (ko) 액정 디스플레이 장치와 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant