KR20200120781A - 표시 장치 및 그 검사 방법 - Google Patents

표시 장치 및 그 검사 방법 Download PDF

Info

Publication number
KR20200120781A
KR20200120781A KR1020190042355A KR20190042355A KR20200120781A KR 20200120781 A KR20200120781 A KR 20200120781A KR 1020190042355 A KR1020190042355 A KR 1020190042355A KR 20190042355 A KR20190042355 A KR 20190042355A KR 20200120781 A KR20200120781 A KR 20200120781A
Authority
KR
South Korea
Prior art keywords
line
fan
data line
switch
sub
Prior art date
Application number
KR1020190042355A
Other languages
English (en)
Inventor
김미해
김경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190042355A priority Critical patent/KR20200120781A/ko
Priority to US16/741,443 priority patent/US11276339B2/en
Priority to CN202010194687.2A priority patent/CN111816104A/zh
Publication of KR20200120781A publication Critical patent/KR20200120781A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

표시 장치 및 그 검사 방법이 제공된다. 표시 장치는, 표시 영역에 배치되며, 제1 열 내지 제8 열을 따라 배열된 서브 화소들과, 표시 영역의 주변 영역인 비표시 영역에 배치되되 표시 영역의 일측에 배치되는 제1 내지 제4 배선 패드들과, 비표시 영역에 배치된 크랙 감지선들과, 제1 열 내지 제8 열을 따라 배열된 서브 화소들과 제1 내지 제4 배선 패드들을 연결하는 제1 내지 제4 팬 아웃 라인들 및 제1 내지 제4 배선 패드들과 표시 영역 사이에 배치되되, 크랙 감지선들 및 제1 내지 제4 팬 아웃 라인들과 전기적으로 연결된 검사부를 포함하고, 검사부는, 제1 내지 제4 팬 아웃 라인에 테스트 전압을 인가하여 제1 내지 제4 팬 아웃 라인의 단락 및 단선을 검사하고, 크랙 감지선들에 테스트 전압을 인가하여 상기 크랙 감지선의 손상을 검사하도록 구성된다.

Description

표시 장치 및 그 검사 방법{DISPLAY DEVICE AND METHOD OF TESTING THE SAME}
본 발명은 표시 장치 및 그 검사 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 발광 표시 장치(Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함하므로, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
발광 표시 장치는 복수의 화소들을 포함할 수 있으며, 복수의 화소들 각각은 발광 소자, 게이트 전극의 전압에 따라 발광 소자에 공급되는 구동 전류의 양을 조절하는 구동 트랜지스터, 및 스캔 라인의 스캔 신호에 응답하여 데이터라인의 데이터전압을 구동 트랜지스터의 게이트 전극에 공급하기 위한 스캔 트랜지스터를 포함할 수 있다. 이와 같은, 표시 장치는 점등 검사, 크랙 검사 및 구동 IC의 출력을 전달하는 스파이더(Spider) 배선 검사가 필요하다.
본 발명이 해결하고자 하는 과제는 점등 검사, 크랙 검사 및 스파이더 배선을 검사할 수 있는 표시 장치 및 그 검사 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 표시 장치는, 표시 영역에 배치되며, 제1 열 내지 제8 열을 따라 배열된 서브 화소들과, 상기 표시 영역의 주변 영역인 비표시 영역에 배치되되 상기 표시 영역의 일측에 배치되는 제1 내지 제4 배선 패드들과, 상기 비표시 영역에 배치된 크랙 감지선들과, 상기 제1 열 내지 제8 열을 따라 배열된 서브 화소들과 상기 제1 내지 제4 배선 패드들을 연결하는 제1 내지 제4 팬 아웃 라인들 및 상기 제1 내지 제4 배선 패드들과 상기 표시 영역 사이에 배치되되, 상기 크랙 감지선들 및 상기 제1 내지 제4 팬 아웃 라인들과 전기적으로 연결된 검사부를 포함하고, 상기 검사부는, 상기 제1 내지 제4 팬 아웃 라인에 테스트 전압을 인가하여 상기 제1 내지 제4 팬 아웃 라인의 단락 및 단선을 검사하고, 상기 크랙 감지선들에 테스트 전압을 인가하여 상기 크랙 감지선의 손상을 검사하도록 구성된다.
상기 제1 및 제3 팬 아웃 라인은 동일층에 배치되고, 상기 제2 및 제4 팬 아웃 라인은 동일층에 배치되되, 상기 제1 및 제3 팬 아웃 라인과 상기 제2 및 제4 팬 아웃 라인은 서로 다른 층에 배치될 수 있다.
상기 검사부는, 제1 내지 제4 스위치와, 상기 제1 스위치 및 상기 제2 스위치 각각의 게이트에 제1 검사 제어신호를 공급하는 제1 제어선과, 상기 제3 스위치 및 상기 제4 스위치 각각의 게이트에 제2 검사 제어 신호를 공급하는 제2 제어선과, 상기 제1 내지 제4 스위치 각각의 제1 단자에 테스트 전압을 공급하는 테이터 전압선을 포함할 수 있다.
상기 제1 스위치의 제2 단자는 상기 제1 팬 아웃 라인과 연결되며, 상기 제2 스위치의 제2 단자는 상기 제2 팬 아웃 라인과 연결되고, 상기 제3 스위치의 제2 단자는 상기 제3 팬 아웃 라인과 연결되며, 상기 제4 스위치의 제2 단자는 상기 제4 팬 아웃 라인과 연결될 수 있다.
상기 제1 열을 따라 배열된 서브 화소들과 연결된 제1 데이터 라인과, 상기 제2 열을 따라 배열된 서브 화소들과 연결된 제2 데이터 라인과, 상기 제3 열을 따라 배열된 서브 화소들과 연결된 제3 데이터 라인과, 상기 제4 열을 따라 배열된 서브 화소들과 연결된 제4 데이터 라인과, 상기 제5 열을 따라 배열된 서브 화소들과 연결된 제5 데이터 라인과, 상기 제6 열을 따라 배열된 서브 화소들과 연결된 제6 데이터 라인과, 상기 제7 열을 따라 배열된 서브 화소들과 연결된 제7 데이터 라인과, 상기 제8 열을 따라 배열된 서브 화소들과 연결된 제8 데이터 라인을 더 포함하고, 상기 비표시 영역에 배치되되, 상기 표시 영역과 상기 검사부 사이에 위치하는 디먹스부를 더 포함하며, 상기 제1 데이터 라인 및 상기 제2 데이터 라인은 상기 디먹스부를 통하여 상기 제1 팬 아웃 라인과 연결되고, 상기 제3 데이터 라인 및 상기 제4 데이터 라인은 상기 디먹스부를 통하여 상기 제2 팬 아웃 라인과 연결되고, 상기 제5 데이터 라인 및 상기 제6 데이터 라인은 상기 디먹스부를 통하여 상기 제3 팬 아웃 라인과 연결되고, 상기 제7 데이터 라인 및 상기 제8 데이터 라인은 상기 디먹스부를 통하여 상기 제4 팬 아웃 라인과 연결될 수 있다.
상기 디먹스부는, 제5 내지 제12 스위치와, 상기 제5, 제7, 제9 및 제11 스위치 각각의 게이트에 제1 디먹스 제어신호를 공급하는 제3 제어선과, 상기 제6, 제8, 제10 및 제12 스위치 각각의 게이트에 제2 디먹스 제어신호를 공급하는 제4 제어선을 포함할 수 있다.
상기 제5 스위치 및 상기 제6 스위치의 제1 단자는 상기 제1 팬 아웃 라인과 연결되며, 상기 제7 스위치 및 상기 제8 스위치의 제1 단자는 상기 제2 팬 아웃 라인과 연결되고, 상기 제9 스위치 및 상기 제10 스위치의 제1 단자는 상기 제3 팬 아웃 라인과 연결되며, 상기 제11 스위치 및 상기 제12 스위치의 제1 단자는 상기 제4 팬 아웃 라인과 연결될 수 있다.
상기 제5 스위치의 제2 단자는 상기 제1 데이터 라인에 연결되고, 상기 제6 스위치의 제2 단자는 상기 제2 데이터 라인에 연결되며, 상기 제7 스위치의 제2 단자는 상기 제3 데이터 라인에 연결되고, 상기 제8 스위치의 제2 단자는 상기 제4 데이터 라인에 연결되며, 상기 제9 스위치의 제2 단자는 상기 제5 데이터 라인에 연결되고, 상기 제10 스위치의 제2 단자는 상기 제6 데이터 라인에 연결되며, 상기 제11 스위치의 제2 단자는 상기 제7 데이터 라인에 연결되고, 상기 제12 스위치의 제2 단자는 상기 제8 데이터 라인에 연결될 수 있다.
상기 표시 영역과 상기 디먹스부 사이에 배치된 점등 회로부를 더 포함할 수 있다.
상기 점등 회로부는 상기 제2 데이터 라인, 상기 제4 데이터 라인, 상기 제6 데이터 라인 및 상기 제8 데이터 라인에 화이트 데이터 전압을 공급하는 점등 검사 신호선을 더 포함할 수 있다.
상기 테스트 전압은 블랙 데이터 전압일 수 있다.
상기 서브 화소들은 상기 제1 열, 상기 제3 열, 상기 제5 열 및 상기 제7 열에 교대로 배열된 적색 서브 화소 및 청색 서브 화소와, 상기 제1 열과 상기 제3 열 사이의 상기 제2 열, 상기 제3 열과 상기 제5 열 사이의 상기 제4 열, 상기 제5 열과 상기 제7 열 사이의 상기 제6 열 및 상기 제7 열 외측에 배치된 상기 제8 열에 배열된 녹색 서브 화소를 포함하고, 상기 제3 열 및 상기 제7 열에는 상기 제1 열 및 상기 제5 열과 반대 순서로 상기 적색 서브 화소 및 상기 청색 서브 화소가 교대로 배열될 수 있다.
상기 제1 내지 제4 스위치는 트랜지스터로 이루어지며, 상기 게이트는 게이트 전극이고, 상기 제1 단자는 드레인 전극이며, 상기 제2 단자는 소스 전극일 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 표시 장치는, 표시 영역에 배치된 서브 화소들과, 상기 표시 영역의 주변 영역인 비표시 영역에 배치되되, 상기 표시 영역의 하측에 위치하는 표시 구동 회로와, 상기 비표시 영역에 배치된 크랙 감지선들과, 상기 서브 화소들과 상기 표시 구동 회로를 연결하는 팬 아웃 라인들 및 상기 표시 영역과 상기 표시 구동 회로 사이에 배치되되, 상기 표시 구동 회로에 인접하게 위치하고, 상기 크랙 감지선들과 상기 팬 아웃 라인들과 전기적으로 연결된 검사부를 포함하고, 상기 검사부는, 상기 팬 아웃 라인에 테스트 전압을 인가하여 상기 팬 아웃 라인의 단락 및 단선을 검사하고, 상기 크랙 감지선들에 테스트 전압을 인가하여 상기 크랙 감지선의 손상을 검사하도록 구성된다.
상기 팬 아웃 라인들과 전기적을 연결된 배선 패드들을 더 포함하고, 상기 표시 구동 회로는 범프들 및 구동 직접 회로를 포함하며, 상기 구동 직접 회로는 범프를 통하여 상기 배선 패드들과 접속될 수 있다.
상기 표시 구동 회로의 외측에 배치되며, 회로 보드가 부착되는 표시 패드를 더 포함할 수 있다.
상기 표시 영역과 상기 검사부 사이에 배치되되, 상기 표시 영역에 인접하게 위치하는 점등 회로부를 더 포함할 수 있다.
상기 서브 화소들과 연결된 제1 내지 제4 데이터 라인을 더 포함하고, 상기 팬 아웃 라인은 제1 내지 제4 팬 아웃 라인을 포함하며, 상기 제1 데이터 라인은 상기 제1 팬 아웃 라인과 연결되고, 상기 제2 데이터 라인은 상기 제2 팬 아웃 라인과 연결되며, 상기 제3 데이터 라인은 상기 제3 팬 아웃 라인과 연결되고, 상기 제4 데이터 라인은 상기 제4 팬 아웃 라인과 연결될 수 있다
상기 서브 화소들은 복수의 열을 따라 배열되며, 동일한 열에는 동일한 색상의 서브 화소가 배치되는 스트라이프 형태일 수 있다.
상기 과제를 해결하기 위한 일 실시예에 표시 장치의 검사방법은, 표시 영역에 배치된 서브 화소들과, 상기 표시 영역의 주변 영역인 비표시 영역에 배치되되 상기 표시 영역의 하측에 위치하는 표시 구동 회로와, 상기 비표시 영역에 배치된 크랙 감지선들과, 상기 서브 화소들과 상기 표시 구동 회로를 연결하는 팬 아웃 라인들 및 상기 표시 영역과 상기 표시 구동 회로 사이에 배치되되, 상기 표시 구동 회로에 인접하게 위치하고, 상기 크랙 감지선들과 상기 팬 아웃 라인들과 전기적으로 연결된 검사부를 포함하는 표시 장치의 검사 방법에 있어서, 상기 검사부는 상기 팬 아웃 라인에 테스트 전압을 인가하여 상기 팬 아웃 라인의 단락 및 단선을 검사하는 단계 및 상기 크랙 감지선들에 테스트 전압을 인가하여 상기 크랙 감지선의 손상을 검사하는 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치 및 그 검사 방법에 의하면, 하나의 검사부를 통하여 크랙 검사 및 스파이더 배선 검사가 가능하다. 이에 따라, 스파이더 배선 검사를 위한 회로부를 삭제할 수 있게 되어, 데드 스페이스를 축소할 수 있게 된다
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 3은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 4는 일 실시예에 따른 서브 화소를 상세히 보여주는 회로도이다.
도 5는 도 4의 제k-1 스캔 라인, 제k 스캔 라인, 제k+1 스캔 라인, 및 제k 발광 라인에 인가되는 신호들을 보여주는 파형도이다.
도 6 내지 도 9는 도 5의 제1 내지 제5 기간들 동안 제1 서브 화소의 구동 방법을 설명하기 위한 회로도들이다.
도 10은 일 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이다.
도 11 및 도 12는 일 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이다.
도 13은 일 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다.
도 14은 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이다.
도 15 및 도 16은 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이다.
도 17은 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다.
도 18은 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이다.
도 19 및 도 20은 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이다.
도 21은 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다.
도 22는 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이다.
도 23 및 도 24는 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이다.
도 25는 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다.
도 26은 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이다.
도 27 및 도 28은 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이다.
도 29는 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다.
도 30은 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이다.
도 31 및 도 32는 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이다.
도 33은 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다. 도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다. 도 3은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
본 명세서에서, “상부”, “탑”, “상면”은 표시 패널(100)을 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 패널(100)을 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 패널(100)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
도 1 내지 도 3을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 유기 발광 다이오드를 이용하는 유기 발광 표시 장치, 양자점 발광층을 포함하는 양자점 발광 표시 장치, 무기 반도체를 포함하는 무기 발광 표시 장치, 및 초소형 발광 다이오드(micro light emitting diode(LED))를 이용하는 초소형 발광 표시 장치와 같은 발광 표시 장치일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
표시 장치(10)는 표시 패널(100), 표시 구동 회로(200), 및 회로 보드(300)를 포함한다.
표시 패널(100)은 제1 방향(X축 방향)의 단변과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 패널(100)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않으며, 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 이외에, 표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
표시 패널(100)은 서브 화소(SP)들이 형성되어 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 서브 화소(SP)들 뿐만 아니라, 서브 화소(SP)들에 접속되는 스캔 라인(SL)들, 발광 라인(ELL)들, 데이터 라인(DL)들, 및 제1 구동 전압 라인(VDDL)이 배치될 수 있다. 스캔 라인(SL)들과 발광 라인(ELL)들은 제1 방향(X축 방향)으로 나란하게 형성되고, 데이터 라인(DL)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 제1 구동 전압 라인(VDDL)은 표시 영역(DA)에서 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 표시 영역(DA)에서 제2 방향(Y축 방향)으로 나란하게 형성된 제1 구동 전압 라인(VDDL)의 비표시 영역(NDA)에서 서로 연결될 수 있다.
서브 화소(SP)들 각각은 스캔 라인(SL)들 중 적어도 어느 하나, 데이터 라인(DL)들 중 어느 하나, 발광 라인(ELL)들 중 적어도 하나, 제1 구동 전압 라인(VDDL)에 접속될 수 있다. 도 2에서는 서브 화소(SP)들 각각이 2 개의 스캔 라인(SL)들, 1 개의 데이터 라인(DL), 1 개의 발광 라인(ELL), 및 제1 구동 전압 라인(VDDL)에 접속된 것을 예시하였지만, 이에 한정되지 않는다. 예를 들어, 서브 화소(SP)들 각각은 2 개의 스캔 라인(SL)들이 아닌 3 개의 스캔 라인(SL)들에 접속될 수도 있다.
서브 화소(SP)들 각각은 구동 트랜지스터, 적어도 하나의 트랜지스터, 발광 소자, 및 커패시터를 포함할 수 있다. 트랜지스터는 스캔 라인(SL)으로부터 스캔 신호가 인가되는 경우 턴-온되며, 이로 인해 데이터 라인(DL)의 데이터 전압은 구동 트랜지스터(DT)의 게이트 전극에 인가될 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가된 데이터 전압에 따라 발광 소자에 구동 전류를 공급함으로써 발광할 수 있다. 구동 트랜지스터(DT)와 적어도 하나의 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)일 수 있다. 발광 소자는 구동 트랜지스터(DT)의 구동 전류에 따라 발광할 수 있다. 발광 소자는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있다. 커패시터는 구동 트랜지스터(DT)의 게이트 전극에 인가된 데이터 전압을 일정하게 유지하는 역할을 할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)에는 스캔 라인(SL)들에 스캔 신호들을 인가하기 위한 스캔 구동 회로가 배치될 수 있다.
데이터 라인(DL)들과 표시 구동 회로(200) 사이에는 화소의 불량여부를 검사하는 점등 회로부(170), 디먹스부(160), 표시 패널(100)의 크랙 발생 및 스파이더 배선의 불량을 검사하는 검사부(150) 및 표시 구동 회로(200)의 출력을 전달하는 스파이더 배선(이하, 팬 아웃 라인(FOL)) 이 배치될 수 있다.
몇몇 실시예에서 홀수번째 팬 아웃 라인들(FOL1, FOL3, ... FOLm-1)과 짝수번째 팬 아웃 라인들(FOL2, FOL4, ... FOLm)은 적어도 하나의 절연막을 사이에 두고 서로 다른 레이에 배치될 수 있다. 예를 들어, 홀수번째 팬 아웃 라인들(FOL1, FOL3, ... FOLm-1)은 하부 레이어에 인접 배열되고, 홀수번째 팬 아웃 라인들(FOL1, FOL3, ... FOLm-1) 상부에 적어도 하나의 절연막이 형성되고, 적어도 하나의 절연막 상부의 레이어에 짝수번째 팬 아웃 라인들(FOL2, FOL4, ... FOLm)이 인접 배열될 수 있다. 이때 홀수번째 팬 아웃 라인들(FOL1, FOL3, ... FOLm-1)의 사이에 짝수번째 팬 아웃 라인들(FOL2, FOL4, ... FOLm)이 배열될 수 있다. 다른 예로서, 짝수번째 팬 아웃 라인들(FOL2, FOL4, ... FOLm)이 하부 레이어에 인접 배열되고, 짝수번째 팬 아웃 라인들(FOL2, FOL4, ... FOLm) 상부에 적어도 하나의 절연막이 형성되고, 적어도 하나의 절연막 상부의 레이어에 홀수번째 팬 아웃 라인들(FOL1, FOL3, ... FOLm-1)이 인접 배열될 수 있다. 다만, 이에 한정되는 것은 아니고, 몇몇 실시예에서 팬 아웃 라인들(FOL1 내지 FOLm)은 동일 레이어에 배열될 수도 있다.
팬 아웃 라인들(FOL1~FOLm)은 5 내지 10마이크로미터(um) 간격으로 거미줄처럼 구성되어, 공정 진행 후 이물질 등으로 인해 단락(short) 이나 개방(open) 불량이 자주 발생되므로 팬 아웃 라인들(FOL1~FOLm)의 불량 여부에 대한 검사가 요구된다.
디먹스부(160)는 팬 아웃 라인들(FOL1~FOLm)과 데이터 라인(DL)들 사이에서 데이터 라인(DL)들과 팬 아웃 라인들(FOL1~FOLm)을 연결한다. 디먹스부(160)는 팬 아웃 라인들(FOL1~FOLm)을 통해 전달되는 복수의 신호들을 복수의 스위치를 통해 대응하는 데이터 라인(DL)들에 전달한다.
비표시 영역(NDA)에는 표시 구동 회로(200)에 접속되는 표시 패드(PAD)들이 배치될 수 있다. 표시 구동 회로(200)와 표시 패드(PAD)들은 표시 패널(100)의 일 측 가장자리에 배치될 수 있다. 표시 패드(PAD)들은 표시 구동 회로(200)보다 표시 패널(100)의 일 측 가장자리에 인접하게 배치될 수 있다.
스캔 구동 회로는 복수의 스캔 제어 라인(SCL)을 통해 표시 구동 회로(200)에 연결될 수 있다. 스캔 구동 회로는 복수의 스캔 제어 라인을 통해 표시 구동 회로(200)로부터 스캔 제어 신호(SCS)와 발광 제어 신호(ECS)를 입력 받을 수 있다.
스캔 구동 회로(SDC)는 도 3과 같이 스캔 구동부(410)와 발광 제어 구동부(420)를 포함할 수 있다.
스캔 구동부(410)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하고, 스캔 신호들을 스캔 라인(SL)들에 순차적으로 출력할 수 있다. 발광 제어 구동부(420)는 발광 제어 신호(ECS)에 따라 발광 제어 신호들을 생성하고, 발광 제어 신호들을 발광 라인(ELL)들에 순차적으로 출력할 수 있다.
표시 구동 회로(200)는 도 3과 같이 타이밍 제어부(210), 데이터 구동부(220), 및 전원 공급부(230)를 포함할 수 있다.
타이밍 제어부(210)는 회로 보드(300)로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받는다. 타이밍 제어부(210)는 타이밍 신호들에 따라 스캔 구동부(410)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 생성하고, 발광 제어 구동부(420)의 동작 타이밍을 제어하기 위한 발광 제어 신호(ECS)를 생성하며, 데이터 구동부(220)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 생성할 수 있다. 타이밍 제어부(210)는 복수의 스캔 제어 라인(SCL)을 통해 스캔 제어 신호(SCS)를 스캔 구동부(410)로 출력하고, 발광 제어 신호(ECS)를 발광 제어 구동부(420)로 출력할 수 있다. 타이밍 제어부(210)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(220)로 출력할 수 있다.
데이터 구동부(220)는 디지털 비디오 데이터(DATA)를 아날로그 정극성/부극성 데이터 전압들로 변환하여 팬 아웃 라인(FL)들을 통해 데이터 라인(DL)들에 출력한다. 스캔 구동 회로(SDC)의 스캔 신호들에 의해 서브 화소(SP)들이 선택되며, 선택된 서브 화소(SP)들에 데이터 전압들이 공급된다.
전원 공급부(230)는 제1 구동 전압을 생성하여 제1 구동 전압 라인(VDDL)에 공급할 수 있다. 또한, 전원 공급부(230)는 제2 구동 전압을 생성하여 서브 화소(SP)들 각각의 유기 발광 다이오드의 캐소드 전극에 공급할 수 있다. 제1 구동 전압은 유기 발광 다이오드의 구동을 위한 고전위 전압일 수 있으며, 제2 구동 전압은 유기 발광 다이오드의 구동을 위한 저전위 전압일 수 있다. 즉, 제1 구동 전압은 제2 구동 전압보다 높은 전위를 가질 수 있다.
표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성되어 COP(chip on plastic) 방식으로 표시 패널(100) 상에 부착될 수 있으나, 이에 한정되지 않는다. 몇몇 실시예에서 표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100) 상에 부착될 수도 있고, 몇몇 실시예에서는 표시 구동 회로(200)는 회로 보드(300) 상에 부착될 수 있다. 이하에서는 표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성되어 COP(chip on plastic) 방식으로 표시 패널(100) 상에 부착된 경우를 일 예시로 설명한다. .
몇몇 실시예에서 표시 구동 회로(200)는 구동 집적 회로 및 복수의 범프를 포함할 수 있다. 구동 직접 회로는 복수의 범프를 통하여 도 10에 도시된 복수의 배선 패드들(DP1, DP2, DP3, DP4)에 접속될 수 있다.
회로 보드(300)는 이방성 도전 필름(anisotropic conductive film)을 이용하여 표시 패드(PAD)들 상에 부착될 수 있다. 이로 인해, 회로 보드(300)의 리드 라인들은 표시 패드(PAD)들에 전기적으로 연결될 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(flexible prinited circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
몇몇 실시예에서 표시 패널(100)의 점등 검사, 크랙 검사 및 팬 아웃 라인들(FOL1~FOLm)의 검사는 회로 보드(300) 부착 전에 이루어질 수 있으며, 표시 패널(100)의 점등 검사, 크랙 검사 및 팬 아웃 라인들(FOL1~FOLm)의 검사시에는 검사용 회로 보드가 표시 패드(PAD)에 부착될 수 있다. 검사용 회로 보드는 표시 패널(100)의 점등 검사, 크랙 검사 및 팬 아웃 라인들(FOL1~FOLm)의 검사에 필요한 신호를 공급할 수 있다.
비표시 영역(NDA)에는 크랙 감지선(CDL)이 배치될 수 있다. 크랙 감지선(CDL)은 표시 영역(DA) 주변을 둘러싸는 형태로 배치될 수 있으며, 크랙 감지선(CDL)은 검사부(150)에 연결될 수 있다. 예를 들어, 크랙 감지선(CDL)의 일단 및 타단은 검사부(150)에 각각 연결될 수 있다 크랙 감지선(CDL)의 손상에 따른 저항 변화를 통하여 표시 패널(100)의 크랙 발생 여부를 감지할 수 있다.
또한, 팬 아웃 라인들(FOL1~FOLm)의 일단은 데이터 라인(DL))들과 연결되되, 팬 아웃 라인들(FOL1~FOLm)의 타단은 검사부(150)에 연결될 수 있다. 검사부(150)는 팬 아웃 라인들(FOL1~FOLm)의 단락(short) 이나 개방(open)에 의한 불량 여부를 검사할 수 있다. 이와 같이, 검사부(150)는 크랙 감지선(CDL)의 손상 여부 및 팬 아웃 라인들(FOL1~FOLm)의 불량 여부를 검사할 수 있다. 검사부(150)의 크랙 감지선(CDL)의 손상 여부 및 팬 아웃 라인들(FOL1~FOLm)의 불량 여부를 검사에 대해서는 차후 좀 더 자세히 살펴본다.
도 4는 일 실시예에 따른 서브 화소를 상세히 보여주는 회로도이다.
도 4를 참조하면, 서브 화소(SP)는 제k-1(k는 2 이상의 양의 정수) 스캔 라인(Sk-1), 제k 스캔 라인(Sk), 제k+1 스캔 라인(Sk+1), 및 제j(j는 양의 정수) 데이터 라인(Dj)에 접속될 수 있다. 또한, 서브 화소(SP)는 제1 구동 전압이 공급되는 제1 구동 전압 라인(VDDL), 초기화 전압(Vini)이 공급되는 초기화 전압 라인(VIL), 및 제2 구동 전압이 공급되는 제2 구동 전압 라인(VSSL)에 접속될 수 있다.
서브 화소(SP)는 구동 트랜지스터(transistor)(DT), 발광 소자(Light Emitting Element, LE), 스위치 소자들, 커패시터(C) 등을 포함한다. 스위치 소자들은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6)을 포함한다.
구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압에 따라 드레인-소스간 전류(Ids, 이하 "구동 전류"라 칭함)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 구동 전류(Ids)는 수학식 1과 같이 구동 트랜지스터(DT)의 게이트-소스 간의 전압 차(Vsg)와 문턱전압(threshold voltage) 간의 차이의 제곱에 비례한다.
Figure pat00001
수학식 1에서, k'는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 구동 트랜지스터(DT)의 게이트-소스간 전압, Vth는 구동 트랜지스터의 문턱전압을 의미한다.
발광 소자(EL)는 구동 전류(Ids)에 따라 발광한다. 발광 소자(EL)의 발광량은 구동 전류(Ids)에 비례할 수 있다.
발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기발광 다이오드일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(EL)는 마이크로 발광 다이오드(micro light emitting diode)일 수 있다.
발광 소자(EL)의 애노드 전극은 제4 트랜지스터(ST4)의 제1 전극과 제6 트랜지스터(ST6)의 제2 전극에 접속되며, 캐소드 전극은 제2 구동 전압 라인(VSSL)에 접속될 수 있다. 발광 소자(EL)의 애노드 전극과 캐소드 전극 사이에는 기생 용량(Cel)이 형성될 수 있다.
제1 트랜지스터(ST1)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극과 제j 데이터 라인(Dj)을 접속시킨다. 제1 트랜지스터(ST1)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제1 전극에 접속되며, 제2 전극은 데이터 라인(Dj)에 접속될 수 있다.
제2 트랜지스터(ST2)는 제2-1 트랜지스터(ST2-1)와 제2-2 트랜지스터(ST2-2)를 포함하는 듀얼 트랜지스터로 형성될 수 있다. 제2-1 트랜지스터(ST2-1)와 제2-2 트랜지스터(ST2-2)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 접속시킨다. 즉, 제2-1 트랜지스터(ST2-1)와 제2-2 트랜지스터(ST2-2)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 접속되므로, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제2-1 트랜지스터(ST2-1)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 제2-2 트랜지스터(ST2-2)의 제2 전극에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속될 수 있다. 제2-2 트랜지스터(ST2-1)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 제2-2 트랜지스터(ST2-2)의 제1 전극에 접속될 수 있다.
제3 트랜지스터(ST3)는 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)를 포함하는 듀얼 트랜지스터로 형성될 수 있다. 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)는 제k-1 스캔 라인(Sk-1)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 초기화 전압 라인(VIL)을 접속시킨다. 구동 트랜지스터(DT)의 게이트 전극은 초기화 전압 라인(VIL)의 초기화 전압으로 방전될 수 있다. 제3-1 트랜지스터(ST3-1)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제3-2 트랜지스터(ST3-2)의 제1 전극에 접속될 수 있다. 제3-2 트랜지스터(ST3-2)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 제3-1 트랜지스터(ST3-1)의 제2 전극에 접속되며, 제2 전극은 초기화 전압 라인(VIL)에 접속될 수 있다.
제4 트랜지스터(ST4)는 제k+1 스캔 라인(Sk+1)의 스캔 신호에 의해 턴-온되어 발광 소자(EL)의 애노드 전극과 초기화 전압 라인(VIL)을 접속시킨다. 발광 소자(EL)의 애노드 전극은 초기화 전압으로 방전될 수 있다. 제4 트랜지스터(ST4)의 게이트 전극은 제k+1 스캔 라인(Sk+1)에 접속되고, 제1 전극은 발광 소자(EL)의 애노드 전극에 접속되며, 제2 전극은 초기화 전압 라인(Vini)에 접속된다.
제5 트랜지스터(ST5)는 제k 발광 라인(Ek)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극과 제1 구동 전압 라인(VDDL)을 접속시킨다. 제5 트랜지스터(ST5)의 게이트 전극은 제k 발광 라인(Ek)에 접속되고, 제1 전극은 제1 구동 전압 라인(VDDL)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 접속된다.
제6 트랜지스터(ST6)는 구동 트랜지스터(DT)의 제2 전극과 발광 소자(EL)의 애노드 전극 사이에 접속된다. 제6 트랜지스터(ST6)는 제k 발광 라인(Ek)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제2 전극과 발광 소자(EL)의 애노드 전극을 접속시킨다. 제6 트랜지스터(ST6)의 게이트 전극은 제k 발광 라인(Ek)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 발광 소자(EL)의 애노드 전극에 접속된다. 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)가 모두 턴-온되는 경우, 구동 전류(Ids)는 발광 소자(EL)에 공급될 수 있다.
커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 제1 구동 전압 라인(VDDL) 사이에 형성된다. 커패시터(C)의 일 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되고, 타 전극은 제1 구동 전압 라인(VDDL)에 접속될 수 있다. 커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극의 전압을 1 프레임 기간 동안 유지하는 역할을 한다.
제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중 어느 하나로 형성될 수도 있다. 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 반도체층이 폴리 실리콘으로 형성되는 경우, 그를 형성하기 위한 공정은 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정일 수 있다.
또한, 도 4에서는 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, N 타입 MOSFET으로 형성될 수도 있다. 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT1)가 N 타입 MOSFET으로 형성되는 경우, N 타입 MOSFET의 특성에 맞도록 도 5의 타이밍 도는 수정되어야 할 것이다.
제1 구동 전압 라인(VDDL)의 제1 구동 전압, 제2 구동 전압 라인(VSSL)의 제2 구동 전압, 초기화 전압 라인(Vini)의 초기화 전압은 구동 트랜지스터(DT)의 특성, 발광 소자(EL)의 특성 등을 고려하여 설정될 수 있다. 예를 들어, 초기화 전압과 구동 트랜지스터(DT)의 소스 전극에 공급되는 데이터 전압 간의 전압 차는 구동 트랜지스터(DT)의 문턱전압보다 작도록 설정될 수 있다.
도 5는 도 4의 제k-1 스캔 라인, 제k 스캔 라인, 제k+1 스캔 라인, 및 제k 발광 라인에 인가되는 신호들을 보여주는 파형도이다.
도 5를 참조하면, 제k-1 스캔 라인(Sk-1)에 인가되는 제k-1 스캔 신호(SCANk-1)는 제3 트랜지스터(ST3)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k 스캔 라인(Sk)에 인가되는 제k 스캔 신호(SCANk)는 제1 트랜지스터(ST1)와 제2 트랜지스터(ST2) 각각의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k+1 스캔 라인(Sk+1)에 인가되는 제k+1 스캔 신호(SCANk+1)는 제4 트랜지스터(ST4)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k 발광 신호(EMk)는 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)를 제어하기 위한 신호이다.
제k-1 스캔 신호(SCANk-1), 제k 스캔 신호(SCANk), 제k+1 스캔 신호(SCANk+1), 및 제k 발광 신호(EMk)는 1 프레임 기간을 주기로 발생할 수 있다. 1 프레임 기간은 제1 내지 제4 기간들(t1~t4)로 구분될 수 있다. 제1 기간(t1)은 구동 트랜지스터(DT)의 게이트 전극을 초기화하는 기간이고, 제2 기간(t2)은 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하고 구동 트랜지스터(DT)의 문턱전압을 샘플링하는 기간이며, 제3 기간(t3)은 발광 소자(EL)의 애노드 전극을 초기화하는 기간이고, 제4 기간(t4)은 발광 소자(EL)를 발광하는 기간이다.
제k-1 스캔 신호(SCANk-1), 제k 스캔 신호(SCANk), 제k+1 스캔 신호(SCANk+1)는 제1 내지 제3 기간들(t1, t2, t3) 동안 순차적으로 게이트 온 전압(Von)으로 출력될 수 있다. 예를 들어, 제k-1 스캔 신호(SCANk-1)는 제1 기간(t1) 동안 게이트 온 전압(Von)을 가지며, 나머지 기간들 동안 게이트 오프 전압(Voff)을 가질 수 있다. 제k 스캔 신호(SCANk)는 제2 기간(t2) 동안 게이트 온 전압(Von)을 가지며, 나머지 기간들 동안 게이트 오프 전압(Voff)을 가질 수 있다. 제k+1 스캔 신호(SCANk+1)는 제3 기간(t3) 동안 게이트 온 전압(Von)을 가지며, 나머지 기간들 동안 게이트 오프 전압(Voff)을 가질 수 있다. 도 5에서는 제k-1 스캔 신호(SCANk-1)가 게이트 온 전압(Von)을 갖는 기간이 제1 기간(t1)보다 짧은 것을 예시하였으나, 제k-1 스캔 신호(SCANk-1)가 게이트 온 전압(Von)을 갖는 기간은 제1 기간(t1)과 실질적으로 동일할 수 있다. 또한, 도 5에서는 제k 스캔 신호(SCANk)가 게이트 온 전압(Von)을 갖는 기간이 제2 기간(t2)보다 짧은 것을 예시하였으나, 제k 스캔 신호(SCANk)가 게이트 온 전압(Von)을 갖는 기간은 제2 기간(t2)과 실질적으로 동일할 수 있다. 또한, 도 5에서는 제k+1 스캔 신호(SCANk+1)가 게이트 온 전압(Von)을 갖는 기간이 제3 기간(t3)보다 짧은 것을 예시하였으나, 제k+1 스캔 신호(SCANk+1)가 게이트 온 전압(Von)을 갖는 기간은 제3 기간(t3)과 실질적으로 동일할 수 있다.
제k 발광 신호(EMk)는 제4 기간(t4) 동안 게이트 온 전압(Von)을 가지며, 나머지 기간들 동안 게이트 오프 전압(Voff)을 가질 수 있다.
도 5에서는 제1 기간(t1), 제2 기간(t2), 및 제3 기간(t3) 각각이 1 수평 기간인 것으로 예시하였다. 1 수평 기간은 표시 패널(100)의 어느 스캔 라인에 접속된 서브 화소(SP)들 각각에 데이터 전압이 공급되는 기간을 지시하므로, 1 수평 라인 스캔 기간으로 정의될 수 있다. 데이터 전압들은 스캔 신호들 각각의 게이트 온 전압(Von)에 동기화하여 데이터 라인(DL)들에 공급될 수 있다.
게이트 온 전압(Von)은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6) 각각을 턴-온시킬 수 있는 턴-온 전압에 해당한다. 게이트 오프 전압(Voff)은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6) 각각을 턴-오프시킬 수 있는 턴-오프 전압에 해당한다.
도 6 내지 도 9는 도 5의 제1 내지 제4 기간들 동안 제1 서브 화소의 구동 방법을 설명하기 위한 회로도들이다.
이하에서, 도 5 내지 도 9를 결부하여 제1 내지 제4 기간들(t1~t4) 동안 서브 화소(SP)의 동작을 상세히 설명한다.
첫 번째로, 제1 기간(t1) 동안 제k-1 스캔 라인(Sk-1)에는 게이트 온 전압(Von)을 갖는 제k-1 스캔 신호(SCANk-1)가 공급된다. 제1 기간(t1) 동안 도 6과 같이 제3 트랜지스터(ST3)는 게이트 온 전압(Von)을 갖는 제k-1 스캔 신호(SCANk-1)에 의해 턴-온된다. 제3 트랜지스터(ST3)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극은 초기화 전압 라인(VIL)의 초기화 전압(Vini)으로 초기화된다.
두 번째로, 제2 기간(t2) 동안 제k 스캔 라인(Sk)에는 게이트 온 전압(Von)을 갖는 제k 스캔 신호(SCANk)가 공급된다. 제2 기간(t2) 동안 도 7과 같이 제1 트랜지스터(ST1)와 제2 트랜지스터(ST2) 각각은 게이트 온 전압(Von)을 갖는 제k 스캔 신호(SCANk)에 의해 턴-온된다.
제2 트랜지스터(ST2)의 턴-온으로 인해 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 서로 접속되며, 구동 트랜지스터(DT)는 다이오드로 구동한다. 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제1 전극에는 데이터 전압(Vdata)이 공급된다. 이때, 구동 트랜지스터(DT)의 게이트 전극과 제1 전극 간의 전압 차(Vsg=Vdata-Vini)가 문턱전압(Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vsg)가 문턱전압(Vth)에 도달할 때까지 전류패스를 형성하게 된다. 이로 인해, 구동 트랜지스터(DT)의 게이트 전극과 제2 전극은 제2 기간(t2) 동안 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱전압(Vth)의 차전압(Vdata-Vth)까지 상승한다. 커패시터(C)에는 "Vdata-Vth"가 저장될 수 있다.
세 번째로, 제3 기간(t3) 동안 제k+1 스캔 라인(Sk+1)에는 게이트 온 전압(Von)을 갖는 제k+1 스캔 신호(SCANk+1)가 공급된다. 제3 기간(t3) 동안 도 8과 같이 제4 트랜지스터(ST4)는 게이트 온 전압(Von)을 갖는 제k+1 스캔 신호(SCANk+1)에 의해 턴-온된다. 제4 트랜지스터(ST4)의 턴-온으로 인해, 발광 소자(EL)의 애노드 전극은 초기화 전압 라인(VIL)의 초기화 전압(Vini)으로 초기화된다.
네 번째로, 제4 기간(t4) 동안 제k 발광 라인(Ek)에는 게이트 온 전압(Von)을 갖는 제k 발광 신호(EMk)가 공급된다. 제4 기간(t4) 동안 도 9와 같이 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6) 각각은 게이트 온 전압(Von)을 갖는 제k 발광 신호(EMk)에 의해 턴-온된다.
제5 트랜지스터(ST5)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제1 전극은 제1 구동 전압 라인(VDDL)에 접속된다. 제6 트랜지스터(ST6)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제2 전극은 발광 소자(EL)의 애노드 전극에 접속된다.
제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극의 전압에 따라 흐르는 구동 전류(Ids)가 발광 소자(EL)에 공급될 수 있다. 구동 전류(Ids)는 수학식 2와 같이 정의될 수 있다.
Figure pat00002
수학식 2에서, k'는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vth는 구동 트랜지스터(DT)의 문턱전압, ELVDD는 제1 구동 전압 라인(VDDL)의 제1 구동 전압, Vdata는 데이터 전압을 가리킨다. 구동 트랜지스터(DT)의 게이트 전압은 (Vdata-Vth)이고, 제1 전극의 전압은 ELVDD이다. 수학식 2를 정리하면, 수학식 3이 도출된다.
Figure pat00003
결국, 수학식 3과 같이 구동 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 구동 트랜지스터(DT)의 문턱전압(Vth)은 보상된다.
한편, 도 9와 같이 구동 전류(Ids)는 발광 소자(EL)뿐만 아니라 기생 용량(Cel)에 공급된다. 하지만, 구동 트랜지스터(DT)가 병렬로 연결된 듀얼 트랜지스터로 구성되어 높은 구동 전류(Ids)를 제공할 수 있게 되어 발광 소자(EL)를 고휘도로 구동함과 동시에 기생 용량(Cel)의 충전하는 시간을 감소시킬 수 있다.
도 10은 일 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이고, 도 11 및 도 12는 일 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이며, 도 13은 일 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다.
도 10을 참조하면, 몇몇 실시예에서 표시 장치(10)는 서브 화소(SP)들과 배선 패드(DP)들 사이에 배치된 검사부(150), 디먹스부(160) 및 점등 회로부(170)를 포함할 수 있다.
도 10에서는 설명의 편의를 위하여, 표시 장치(10)에 배치된 서브 화소(SP)들 중 일부만 도시하였으며, 서브 화소들에 연결된 제1 내지 8 데이터 라인(DL1 내지 DL8)만 도시하였다.
몇몇 실시예에서 서브 화소(SP)들은 적색의 빛을 방출하는 적색 서브 화소(R)와, 청색의 빛을 방출하는 청색 서브 화소(B)로 및 녹색의 빛을 방출하는 녹색 서브 화소(G)를 포함할 수 있다. 적색 서브 화소(R)와 청색 서브 화소(B)는 동일한 열에 교대로 배열되고, 녹색 서브 화소(G)는 적색 서브 화소(R)와 청색 서브 화소(B)가 배열된 열의 인접한 열에 일렬로 배치될 수 있다. 이때, 적색 서브 화소(R)와 청색 서브 화소(B)는 녹색 서브 화소(G)가 배열된 열을 중심으로, 적색 서브 화소(R)들끼리, 그리고 청색 서브 화소(B)들끼리 대각선 방향에 위치되어 체크보더 형태로 배열될 수 있다. 즉, 적색 서브 화소(R) 및 청색 서브 화소(B) 각각은 서로 이웃하는 두 행에서 동일한 열에 반복적으로 배치되지 않도록 교호적으로 배치될 수 있다. 각 열에는 데이터 라인(DL)들이 배치된다.
몇몇 실시예에서, 적색 서브 화소(R)와 청색 서브 화소(B)가 교대로 배열되는 제1 열에는 제1 데이터 라인(DL1)이 연결되고, 녹색 서브 화소(G)가 배열되는 제2 열에는 제2 데이터 라인(DL2)이 연결되며, 제1 열과 반대 순서로 적색 서브 화소(R)와 청색 서브 화소(B)가 교대로 배열되는 제3 열에는 제3 데이터 라인(DL3)이 연결되고, 녹색 서브 화소(G)가 배열되는 제4 열에는 제4 데이터 라인(DL4)이 연결되며, 제1 열과 동일한 순서로 적색 서브 화소(R)와 청색 서브 화소(B)가 교대로 배열되는 제5 열에는 제5 데이터 라인(DL5)이 연결되고, 녹색 서브 화소(G)가 배열되는 제6 열에는 제6 데이터 라인(DL6)이 연결되며, 제1 열과 반대 순서로 적색 서브 화소(R)와 청색 서브 화소(B)가 교대로 배열되는 제7 열에는 제7 데이터 라인(DL7)이 연결되고, 녹색 서브 화소(G)가 배열되는 제8 열에는 제8 데이터 라인(DL8)이 연결될 수 있다.
본 발명의 실시예에서는 서브 화소(SP)들이 적색 서브 화소(R), 청색 서브 화소(B), 녹색 서브 화소(G)로 구성되는 것으로 설명하고있으나, 서브 화소(SP)들은 적색, 녹색 및 청색 이외의 색을 더 포함할 수도 있다.
배선 패드(DP)들은 도 2와 같이 표시 구동 회로(200)가 배치되는 영역에 위치하며, 배선 패드(DP)들에는 복수의 범프를 통하여 구동 집적 회로가 접속될 수 있다. 배선 패드(DP)들은 예시적으로 제1 내지 제4 배선 패드(DP1 내지 DP4)를 포함할 수 있다.
제1 내지 제4 배선 패드(DP1 내지 DP4)에는 제1 내지 제8 데이터 라인(DL1 내지 DL8)들과 연결되는 제1 내지 제4 팬 아웃 라인들(FOL1 내지 FOL4)이 배치될 수 있다. 예시적으로 제1 팬 아웃 라인(FOL1)은 제1 배선 패드(DP1)와 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)을 연결시키고, 제2 팬 아웃 라인(FOL2)은 제2 배선 패드(DP2)와 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)을 연결시키며, 제3 팬 아웃 라인(FOL3)은 제3 배선 패드(DP3)와 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)을 연결시키고, 제4 팬 아웃 라인(FOL4)은 제4 배선 패드(DP4)와 제7 데이터 라인(DL7) 및 제8 데이터 라인(DL8)을 연결시킬 수 있다.
제1 내지 제4 팬 아웃 라인(FOL1 내지 FOL4)은 제2 방향(Y축 방향으로 연장되되 제1 방향(X축 방향)으로 서로 이격되어 배치될 수 있다. 또한, 몇몇 실시예에서 제1 및 제3 팬 아웃 라인들(FOL1, FOL3)과 제2 및 제4 팬 아웃 라인들(FOL2, FOL4)은 적어도 하나의 절연막을 사이에 두고 서로 다른 레이어에 배치될 수 있다. 예를 들어, 제1 및 제3 팬 아웃 라인들(FOL1, FOL3)은 하부 레이어에 인접 배열되고, 제1 및 제3 팬 아웃 라인들(FOL1, FOL3) 상부에 적어도 하나의 절연막이 형성되고, 적어도 하나의 절연막 상부의 레이어에 제2 및 제4 팬 아웃 라인들(FOL2, FOL4)이 인접 배열될 수 있다. 이때 제1 및 제3 팬 아웃 라인들(FOL1, FOL3)의 사이에 제2 및 제4 팬 아웃 라인들(FOL2, FOL4)이 배열될 수 있다. 다른 예로서, 제2 및 제4 팬 아웃 라인들(FOL2, FOL4)이 하부 레이어에 인접 배열되고, 제2 및 제4 팬 아웃 라인들(FOL2, FOL4) 상부에 적어도 하나의 절연막이 형성되고, 적어도 하나의 절연막 상부의 레이어에 제1 및 제3 팬 아웃 라인들(FOL1, FOL3)이 인접 배열될 수 있다.
서브 화소(SP)들과 제1 내지 제4 배선 패드(DP1 내지 DP4)) 사이에는 순차적으로 검사부(150), 디먹스부(160) 및 점등 회로부(170)가 배치될 수 있다.
몇몇 실시예에서 검사부(150)는 제1 제어선(151), 제2 제어선(153), 데이터 전압선(155) 및 스위치들을 포함할 수 있다.
제1 제어선(151), 제2 제어선(153) 및 데이터 전압선(155)은 제1 방향(X축 방향)으로 연장되되, 제2 방향(Y축 방향)으로 서로 이격될 수 있다.
검사부(150)의 스위치들은 제1 팬 아웃 라인(FOL1)에 연결된 제1 스위치(SW11)와, 제2 팬 아웃 라인(FOL2)에 연결된 제2 스위치(SW12)와, 제3 팬 아웃 라인(FOL3)에 연결된 제3 스위치(SW13) 및 제4 팬 아웃 라인(FOL4)에 연결된 제4 스위치(SW14)를 포함할 수 있다.
구체적으로, 제1 스위치(SW11)는 게이트가 제1 검사 제어신호(MCD_GATE1)를 공급하는 제1 제어선(151)에 연결되고, 제1 단자가 제1 팬 아웃 라인(FOL1)에 연결되고, 제2 단자가 블랙 데이터 전압(VGH)을 공급하는 데이터 전압선(155)에 연결될 수 있다. 제1 스위치(SW11)는 제1 검사 제어신호(MCD_GATE1)에 의하여 턴-온되어, 데이터 전압선(155)과 제1 팬 아웃 라인(FOL1)을 접속시킬 수 있다.
제2 스위치(SW12)는 게이트가 제1 검사 제어신호(MCD_GATE1)를 공급하는 제1 제어선(151)에 연결되고, 제1 단자가 제2 팬 아웃 라인(FOL2)에 연결되고, 제2 단자가 블랙 데이터 전압(VGH)을 공급하는 데이터 전압선(155)에 연결될 수 있다. 제2 스위치(SW12)는 제1 검사 제어신호(MCD_GATE1)에 의하여 턴-온되어, 데이터 전압선(155)과 제2 팬 아웃 라인(FOL2)을 접속시킬 수 있다.
제3 스위치(SW13)는 게이트가 제2 검사 제어신호(MCD_GATE2)를 공급하는 제2 제어선(153)에 연결되고, 제1 단자가 제3 팬 아웃 라인(FOL3)에 연결되고, 제2 단자가 블랙 데이터 전압(VGH)을 공급하는 데이터 전압선(155)에 연결될 수 있다. 제3 스위치(SW13)는 제2 검사 제어신호(MCD_GATE1)에 의하여 턴-온되어, 데이터 전압선(155)과 제3 팬 아웃 라인(FOL3)을 접속시킬 수 있다.
제4 스위치(SW14)는 게이트가 제2 검사 제어신호(MCD_GATE2)를 공급하는 제2 제어선(153)에 연결되고, 제1 단자가 제4 팬 아웃 라인(FOL4)에 연결되고, 제2 단자가 블랙 데이터 전압(VGH)을 공급하는 데이터 전압선(155)에 연결될 수 있다. 제4 스위치(SW14)는 제2 검사 제어신호(MCD_GATE2)에 의하여 턴-온되어, 데이터 전압선(155)과 제4 팬 아웃 라인(FOL4)을 접속시킬 수 있다.
몇몇 실시예에서 디먹스부(160)는 제1 내지 제4 팬 아웃 라인들(FOL1 내지 FOL4)을 통해 전달되는 블랙 데이터 전압(VGH)들을 복수의 스위치를 통해 대응하는 데이터 라인(DL)에 전달한다. 디먹스부(160)는 제3 제어선(161), 제4 제어선(163) 및 스위치들을 포함할 수 있다.
제3 제어선(161) 및 제4 제어선(163)은 제1 방향(X축 방향)으로 연장되되, 제2 방향(Y축 방향)으로 서로 이격될 수 있다.
디먹스부(160)의 스위치들은 제1 팬 아웃 라인(FOL1)에 연결된 제5 스위치(SW21) 및 제6 스위치(SW22)와, 제2 팬 아웃 라인(FOL2)에 연결된 제7 스위치(SW23) 및 제8 스위치(SW24)와, 제3 팬 아웃 라인(FOL3)에 연결된 제9 스위치(SW25) 및 제10 스위치(SW26)와, 제4 팬 아웃 라인(FOL4)에 연결된 제11 스위치(SW27) 및 제12 스위치(SW28)를 포함할 수 있다.
구체적으로, 제5 스위치(SW21)는 게이트가 제1 디먹스 제어신호(CLA)를 공급하는 제3 제어선(161)에 연결되고, 제1 단자가 제1 팬 아웃 라인(FOL1)에 연결되고, 제2 단자가 제1 데이터 라인(DL1)에 연결될 수 있다. 제5 스위치(SW21)는 제1 디먹스 제어신호(CLA)에 의하여 턴-온되어, 제1 팬 아웃 라인(FOL1)과 제1 데이터 라인(DL1)을 접속시킬 수 있다.
제6 스위치(SW22)는 게이트가 제2 디먹스 제어신호(CLB)를 공급하는 제4 제어선(163)에 연결되고, 제1 단자가 제1 팬 아웃 라인(FOL1)에 연결되고, 제2 단자가 제2 데이터 라인(DL2)에 연결될 수 있다. 제6 스위치(SW22)는 제2 디먹스 제어신호(CLB)에 의하여 턴-온되어, 제1 팬 아웃 라인(FOL1)과 제2 데이터 라인(DL2)을 접속시킬 수 있다.
제7 스위치(SW23)는 게이트가 제1 디먹스 제어신호(CLA)를 공급하는 제3 제어선(161)에 연결되고, 제1 단자가 제2 팬 아웃 라인(FOL2)에 연결되고, 제2 단자가 제3 데이터 라인(DL3)에 연결될 수 있다. 제7 스위치(SW23)는 제1 디먹스 제어신호(CLA)에 의하여 턴-온되어, 제2 팬 아웃 라인(FOL2)과 제3 데이터 라인(DL3)을 접속시킬 수 있다.
제8 스위치(SW24)는 게이트가 제2 디먹스 제어신호(CLB)를 공급하는 제4 제어선(163)에 연결되고, 제1 단자가 제2 팬 아웃 라인(FOL2)에 연결되고, 제2 단자가 제4 데이터 라인(DL4)에 연결될 수 있다. 제8 스위치(SW24)는 제2 디먹스 제어신호(CLB)에 의하여 턴-온되어, 제2 팬 아웃 라인(FOL2)과 제4 데이터 라인(DL4)을 접속시킬 수 있다.
제9 스위치(SW25)는 게이트가 제1 디먹스 제어신호(CLA)를 공급하는 제3 제어선(161)에 연결되고, 제1 단자가 제3 팬 아웃 라인(FOL3)에 연결되고, 제2 단자가 제5 데이터 라인(DL5)에 연결될 수 있다. 제9 스위치(SW25)는 제1 디먹스 제어신호(CLA)에 의하여 턴-온되어, 제3 팬 아웃 라인(FOL3)과 제5 데이터 라인(DL5)을 접속시킬 수 있다.
제10 스위치(SW26)는 게이트가 제2 디먹스 제어신호(CLB)를 공급하는 제4 제어선(163)에 연결되고, 제1 단자가 제3 팬 아웃 라인(FOL3)에 연결되고, 제2 단자가 제6 데이터 라인(DL6)에 연결될 수 있다. 제10 스위치(SW26)는 제2 디먹스 제어신호(CLB)에 의하여 턴-온되어, 제3 팬 아웃 라인(FOL3)과 제6 데이터 라인(DL6)을 접속시킬 수 있다.
제11 스위치(SW27)는 게이트가 제1 디먹스 제어신호(CLA)를 공급하는 제3 제어선(161)에 연결되고, 제1 단자가 제4 팬 아웃 라인(FOL4)에 연결되고, 제2 단자가 제7 데이터 라인(DL7)에 연결될 수 있다. 제11 스위치(SW27)는 제1 디먹스 제어신호(CLA)에 의하여 턴-온되어, 제4 팬 아웃 라인(FOL4)과 제7 데이터 라인(DL7)을 접속시킬 수 있다.
제12 스위치(SW28)는 게이트가 제2 디먹스 제어신호(CLB)를 공급하는 제4 제어선(163)에 연결되고, 제1 단자가 제4 팬 아웃 라인(FOL4)에 연결되고, 제2 단자가 제8 데이터 라인(DL8)에 연결될 수 있다. 제12 스위치(SW28)는 제2 디먹스 제어신호(CLB)에 의하여 턴-온되어, 제4 팬 아웃 라인(FOL4)과 제8 데이터 라인(DL8)을 접속시킬 수 있다.
도 10에서는 디먹스부(160)가 하나의 팬 아웃 라인(FOL)에 대응하여 두 개의 스위치가 배치된 것을 일 예시로 설명하였으나, 이에 한정되는 것은 아니고 하나의 팬 아웃 라인(FOL)에 대응하여 세 개 이상의 스위치가 배치될 수 있으며, 이 경우, 하나의 팬 아웃 라인(FOL)은 세 개 이상의 데이터 라인(DL)과 연결될 수 있다.
몇몇 실시예에서 점등 회로부(170)는 제5 제어선(171), 제6 제어선(173), 제7 제어선(175), 제1 점등 검사 신호선(177), 제2 점등 검사 신호선(178), 제3 점등 검사 신호선(179) 및 스위치들을 포함할 수 있다. 제5 제어선(171), 제6 제어선(173), 제7 제어선(175), 제1 점등 검사 신호선(177), 제2 점등 검사 신호선(178), 제3 점등 검사 신호선(179)은 제1 방향(X축 방향)으로 연장되되, 제2 방향(Y축 방향)으로 서로 이격될 수 있다.
점등 회로부(170)의 스위치들은 제1 데이터 라인(DL1)에 연결된 제13 스위치(SW31) 및 제14 스위치(SW32)와, 제2 데이터 라인(DL2)에 연결된 제15 스위치(SW33)와, 제3 데이터 라인(DL3)에 연결된 제16 스위치(SW34) 및 제17 스위치(SW35)와, 제4 데이터 라인(DL4)에 연결된 제18 스위치(SW36)와, 제5 데이터 라인(DL5)에 연결된 제19 스위치(SW37) 및 제20 스위치(SW38)와, 제6 데이터 라인(DL6)에 연결된 제21 스위치(SW39)와, 제7 데이터 라인(DL7)에 연결된 제22 스위치(SW40) 및 제23 스위치(SW41)와, 제8 데이터 라인(DL8)에 연결된 제24 스위치(SW42)를 포함할 수 있다.
구체적으로, 제13 스위치(SW31)는 게이트가 제1 점등 검사 제어신호(TEST_GATE_R)를 공급하는 제5 제어선(171)에 연결되고, 제1 단자가 제1 점등 검사 신호(DC_R)를 공급하는 제1 점등 검사 신호선(177)에 연결되고, 제2 단자가 제1 데이터 라인(DL1)에 연결될 수 있다. 제13 스위치(SW31)는 제1 점등 검사 제어신호(TEST_GATE_R)에 의하여 턴-온되어, 제1 점등 검사 신호선(177)과 제1 데이터 라인(DL1)을 접속시킬 수 있다.
제14 스위치(SW32)는 게이트가 제2 점등 검사 제어신호(TEST_GATE_B)를 공급하는 제6 제어선(173)에 연결되고, 제1 단자가 제2 점등 검사 신호(DC_B)를 공급하는 제2 점등 검사 신호선(178)에 연결되고, 제2 단자가 제1 데이터 라인(DL1)에 연결될 수 있다. 제14 스위치(SW32)는 제2 점등 검사 제어신호(TEST_GATE_B)에 의하여 턴-온되어, 제2 점등 검사 신호선(178)과 제1 데이터 라인(DL1)을 접속시킬 수 있다.
제15 스위치(SW33)는 게이트가 제3 점등 검사 제어신호(TEST_GATE_G)를 공급하는 제7 제어선(175)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제2 데이터 라인(DL2)에 연결될 수 있다. 제15 스위치(SW33)는 제3 점등 검사 제어신호(TEST_GATE_G)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제2 데이터 라인(DL2)을 접속시킬 수 있다.
제16 스위치(SW34)는 게이트가 제2 점등 검사 제어신호(TEST_GATE_B)를 공급하는 제6 제어선(173)에 연결되고, 제1 단자가 제1 점등 검사 신호(DC_R)를 공급하는 제1 점등 검사 신호선(177)에 연결되고, 제2 단자가 제1 데이터 라인(DL3)에 연결될 수 있다. 제16 스위치(SW34)는 제2 점등 검사 제어신호(TEST_GATE_B)에 의하여 턴-온되어, 제1 점등 검사 신호선(177)과 제3 데이터 라인(DL3)을 접속시킬 수 있다.
제17 스위치(SW35)는 게이트가 제1 점등 검사 제어신호(TEST_GATE_R)를 공급하는 제5 제어선(171)에 연결되고, 제1 단자가 제2 점등 검사 신호(DC_B)를 공급하는 제2 점등 검사 신호선(178)에 연결되고, 제2 단자가 제3 데이터 라인(DL3)에 연결될 수 있다. 제17 스위치(SW35)는 제1 점등 검사 제어신호(TEST_GATE_R)에 의하여 턴-온되어, 제2 점등 검사 신호선(178)과 제3 데이터 라인(DL3)을 접속시킬 수 있다.
제18 스위치(SW36)는 게이트가 제3 점등 검사 제어신호(TEST_GATE_G)를 공급하는 제7 제어선(175)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제4 데이터 라인(DL4)에 연결될 수 있다. 제18 스위치(SW36)는 제3 점등 검사 제어신호(TEST_GATE_G)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제4 데이터 라인(DL4)을 접속시킬 수 있다.
제19 스위치(SW37)는 게이트가 제1 점등 검사 제어신호(TEST_GATE_R)를 공급하는 제5 제어선(171)에 연결되고, 제1 단자가 제1 점등 검사 신호(DC_R)를 공급하는 제1 점등 검사 신호선(177)에 연결되고, 제2 단자가 제5 데이터 라인(DL5)에 연결될 수 있다. 제19 스위치(SW37)는 제1 점등 검사 제어신호(TEST_GATE_R)에 의하여 턴-온되어, 제1 점등 검사 신호선(177)과 제5 데이터 라인(DL5)을 접속시킬 수 있다.
제20 스위치(SW38)는 게이트가 제2 점등 검사 제어신호(TEST_GATE_B)를 공급하는 제6 제어선(173)에 연결되고, 제1 단자가 제2 점등 검사 신호(DC_B)를 공급하는 제2 점등 검사 신호선(178)에 연결되고, 제2 단자가 제5 데이터 라인(DL5)에 연결될 수 있다. 제20 스위치(SW38)는 제2 점등 검사 제어신호(TEST_GATE_B)에 의하여 턴-온되어, 제2 점등 검사 신호선(178)과 제5 데이터 라인(DL5)을 접속시킬 수 있다.
제21 스위치(SW39)는 게이트가 제3 점등 검사 제어신호(TEST_GATE_G)를 공급하는 제7 제어선(175)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제6 데이터 라인(DL6)에 연결될 수 있다. 제21 스위치(SW39)는 제3 점등 검사 제어신호(TEST_GATE_G)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제6 데이터 라인(DL6)을 접속시킬 수 있다.
제22 스위치(SW40)는 게이트가 제2 점등 검사 제어신호(TEST_GATE_B)를 공급하는 제6 제어선(173)에 연결되고, 제1 단자가 제1 점등 검사 신호(DC_R)를 공급하는 제1 점등 검사 신호선(177)에 연결되고, 제2 단자가 제7 데이터 라인(DL7)에 연결될 수 있다. 제22 스위치(SW40)는 제2 점등 검사 제어신호(TEST_GATE_B)에 의하여 턴-온되어, 제1 점등 검사 신호선(177)과 제7 데이터 라인(DL7)을 접속시킬 수 있다.
제23 스위치(SW41)는 게이트가 제1 점등 검사 제어신호(TEST_GATE_R)를 공급하는 제5 제어선(171)에 연결되고, 제1 단자가 제2 점등 검사 신호(DC_B)를 공급하는 제2 점등 검사 신호선(178)에 연결되고, 제2 단자가 제7 데이터 라인(DL7)에 연결될 수 있다. 제23 스위치(SW41)는 제1 점등 검사 제어신호(TEST_GATE_R)에 의하여 턴-온되어, 제2 점등 검사 신호선(178)과 제7 데이터 라인(DL7)을 접속시킬 수 있다.
제24 스위치(SW42)는 게이트가 제3 점등 검사 제어신호(TEST_GATE_G)를 공급하는 제7 제어선(175)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제8 데이터 라인(DL8)에 연결될 수 있다. 제24 스위치(SW42)는 제3 점등 검사 제어신호(TEST_GATE_G)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제8 데이터 라인(DL8)을 접속시킬 수 있다.
제1 내지 제4 스위치들(SW11 내지 SW14), 제5 내지 제 12 스위치들(SW21 내지 SW28) 및 제13 내지 제24 스위치들(SW31 내지 SW42)은 트랜지스터로 구현될 수 있다. 이 경우, 제1 내지 제4 스위치들(SW11 내지 SW14), 제5 내지 제 12 스위치들(SW21 내지 SW28) 및 제13 내지 제24 스위치들(SW31 내지 SW42)의 게이트, 제1 단자 및 제2 단자는 각각 트랜지스터의 게이트 전극, 제1 전극 및 제2 전극에 대응할 수 있으며, 제1 전극 및 제2 전극은 소스 전극 또는 드레인 전극일 수 있다.
도 10과, 도 11 및 도 12를 함께 참조하여 팬 아웃 라인(FOL)의 검사에 대하여 설명하면, 동일 레이어의 인접한 팬 아웃 라인 간(FOL1과 FOL3, FOL2와 FOL4, 등)의 불량 검출은 검사부(150)에 의해 수행될 수 있다.
점등 회로부(170)는 팬 아웃 라인(FOL)의 검사 동안에 비활성화일 수 있다. 예를 들어, 점등 회로부(170)에는 하이 레벨의 점등 검사 제어신호(TEST_GATE_R/G/B)와 점등 검사 신호(DC_R/G/B)가 인가될 수 있다.
도 11을 참조하면, 검사부(150)는 팬 아웃 라인(FOL)의 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제1 검사 제어신호(MCD_GATE1)가 제1 및 제2 스위치들(SW11, SW12)의 게이트로 인가되어, 제1 및 제2 스위치들(SW11, SW12)은 턴-온 된다. 이에 따라, 제1 팬 아웃 라인(FOL1)과 제2 팬 아웃 라인(FOL2)은 데이터 전압선(115)과 연결될 수 있다.
데이터 전압선(115)에는 블랙 데이터 전압(VGH)이 입력될 수 있다. 다만, 이에 한정되는 것은 아니며 다른 계조의 데이터 전압이 입력될 수도 있다. 제1 및 제2 스위치들(SW11, SW12)이 턴-온되어, 제1 팬 아웃 라인(FOL1)과 제2 팬 아웃 라인(FOL2)에는 블랙 데이터 전압(VGH)이 인가될 수 있다.
또한, 하이 레벨의 제2 검사 제어신호(MCD_GATE2)가 제3 및 제4 스위치들(SW13, SW14)의 게이트로 인가되어, 제3 및 제4 스위치들(SW13, SW14)은 턴-오프 상태를 유지한다. 이에 따라, 제3 팬 아웃 라인(FOL3)과 제4 팬 아웃 라인(FOL4)에는 블랙 데이터 전압(VGH)이 인가되지 않는다. 이와 같이, 동일 레이어에 인접한 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)에는 서로 다른 신호가 인가될 수 있게 된다. 즉, 제1 팬 아웃 라인(FOL1)에는 블랙 데이터 전압(VGH)이 인가되고, 제3 팬 아웃 라인(FOL3)에는 블랙 데이터 전압(VGH)이 인가되지 않는다. 또한, 동일 레이어에 인접한 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)에는 서로 다른 신호가 인가될 수 있게 된다. 즉, 제2 팬 아웃 라(FOL2)인에는 블랙 데이터 전압(VGH)이 인가되고, 제4 팬 아웃 라인(FOL4)에는 블랙 데이터 전압(VGH)이 인가되지 않는다.
디먹스부(160)는 팬 아웃 라인(FOL)의 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제1 디먹스 제어신호(CLA) 및 제2 디먹스 제어신호(CLB)가 제5 내지 제 12 스위치들(SW21 내지 SW28)의 게이트로 인가되어, 제5 내지 제 12 스위치들(SW21 내지 SW28)가 턴-온 된다.
제5 스위치(SW21) 및 제6 스위치(SW22)의 턴-온에 의하여 제1 팬 아웃 라인(FOL1)은 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 각각 연결되고, 제7 스위치(SW23) 및 제8 스위치(SW24)의 턴-온에 의하여 제2 팬 아웃 라인(FOL2)은 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)에 각각 연결되며, 제9 스위치(SW25) 및 제10 스위치(SW26)의 턴-온에 의하여 제3 팬 아웃 라인(FOL3)은 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)에 각각 연결되고, 제11 스위치(SW27) 및 제12 스위치(SW28)의 턴-온에 의하여 제4 팬 아웃 라인(FOL4)은 제7 데이터 라인(DL7) 및 제8 데이터 라인(DL8)에 각각 연결될 수 있다.
이에 따라, 제1 팬 아웃 라인(FOL1)과 연결된 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 연결된 서브 화소(SP)에는 블랙이 표시되고, 제2 팬 아웃 라인(FOL2)과 연결된 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)에 연결된 서브 화소(SP)에는 블랙이 표시되며, 제3 팬 아웃 라인(FOL3)과 연결된 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)에 연결된 서브 화소(SP)에는 화이트가 표시되고, 제4 팬 아웃 라인(FOL4)과 연결된 제7 데이터 라인(DL7) 및 제8 데이터 라인(DL8)에 연결된 서브 화소(SP)에는 화이트가 표시된다.
동일 레이어에 인접한 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)이 서로 다른 계조의 전압이 인가되므로, 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)에 연결된 서브 화소(SP)의 점등 상태를 통하여 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)의 불량 여부를 판단할 수 있다. 예를 들어, 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)이 쇼트(Short)된 경우, 제3 팬 아웃 라인(FOL3)에 연결된 서브 화소(SP)는 블랙을 표시하거나 암선이 발생되므로, 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)의 쇼트 여부를 쉽게 판별할 수 있다. 제1 팬 아웃 라인(FOL1)이 단선(Open)된 경우, 제1 팬 아웃 라인(FOL1)에 연결된 서브 화소(SP)는 화이트가 표시되므로, 제1 팬 아웃 라인(FOL1)의 단선 여부를 쉽게 판별할 수 있다.
동일 레이어에 인접한 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 서로 다른 계조의 전압이 인가되므로, 제2 팬 아웃 라인(FO2)과 제4 팬 아웃 라인(FOL4)에 연결된 서브 화소(SP)의 점등 상태를 통하여 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)의 불량 여부를 판단할 수 있다. 예를 들어, 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 쇼트(Short)된 경우, 제4 팬 아웃 라인(FOL4)에 연결된 서브 화소(SP)는 블랙을 표시하거나 암선이 발생되므로, 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL3)의 쇼트 여부를 쉽게 판별할 수 있다. 제2 팬 아웃 라인(FOL2)이 단선(Open)된 경우, 제2 팬 아웃 라인(FOL2)에 연결된 서브 화소(SP)가 화이트를 표시하므로, 제2 팬 아웃 라인(FOL2)의 단선 여부를 쉽게 판별할 수 있다.
도 12를 참조하면, 검사부(150)는 팬 아웃 라인(FOL)의 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제2 검사 제어신호(MCD_GATE2)가 제3 및 제4 스위치들(SW13, SW14)의 게이트로 인가되어, 제3 및 제4 스위치들(SW13, SW14)은 턴-온 된다. 이에 따라, 제3 팬 아웃 라인(FOL3)과 제4 팬 아웃 라인(FOL4)은 데이터 전압선(115)과 연결될 수 있다.
데이터 전압선(115)에는 블랙 데이터 전압(VGH)이 입력될 수 있다. 다만, 이에 한정되는 것은 아니며 다른 계조의 데이터 전압이 입력될 수도 있다. 제3 및 제4 스위치들(SW13, SW14)이 턴-온되어, 제3 팬 아웃 라인(FOL3)과 제4 팬 아웃 라인(FOL4)에는 블랙 데이터 전압(VGH)이 인가될 수 있다.
또한, 하이 레벨의 제1 검사 제어신호(MCD_GATE1)가 제1 및 제2 스위치들(SW11, SW12)의 게이트로 인가되어, 제1 및 제2 스위치들(SW11, SW12)은 턴-오프 상태를 유지한다. 이에 따라, 제1 팬 아웃 라인(FOL1)과 제2 팬 아웃 라인(FOL2)에는 블랙 데이터 전압(VGH)이 인가되지 않는다. 이와 같이, 동일 레이어에 인접한 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)에는 서로 다른 신호가 인가될 수 있게 된다. 즉, 제1 팬 아웃 라(FOL1)인에는 블랙 데이터 전압(VGH)이 인가되지 않고, 제3 팬 아웃 라인(FOL3)에는 블랙 데이터 전압(VGH)이 인가될 수 있다. 또한, 동일 레이어에 인접한 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)에는 서로 다른 신호가 인가될 수 있게 된다. 즉, 제2 팬 아웃 라인(FOL2)에는 블랙 데이터 전압(VGH)이 인가되지 않고, 제4 팬 아웃 라인(FOL4)에는 블랙 데이터 전압(VGH)이 인가될 수 있다.
디먹스부(160)는 팬 아웃 라인(FOL)의 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제1 디먹스 제어신호(CLA) 및 제2 디먹스 제어신호(CLB)가 제5 내지 제 12 스위치들(SW21 내지 SW28)의 게이트로 인가되어, 제5 내지 제 12 스위치들(SW21 내지 SW28)가 턴-온 된다.
제5 스위치(SW21) 및 제6 스위치(SW22)의 턴-온에 의하여 제1 팬 아웃 라인(FOL1)은 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 각각 연결되고, 제7 스위치(SW23) 및 제8 스위치(SW24)의 턴-온에 의하여 제2 팬 아웃 라인(FOL2)은 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)에 각각 연결되며, 제9 스위치(SW25) 및 제10 스위치(SW26)의 턴-온에 의하여 제3 팬 아웃 라인(FOL3)은 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)에 각각 연결되고, 제11 스위치(SW27) 및 제12 스위치(SW28)의 턴-온에 의하여 제4 팬 아웃 라인(FOL4)은 제7 데이터 라인(DL7) 및 제8 데이터 라인(DL8)에 각각 연결될 수 있다.
이에 따라, 제1 팬 아웃 라인(FOL1)과 연결된 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 연결된 서브 화소(SP)에는 화이트가 표시되고, 제2 팬 아웃 라인(FOL2)과 연결된 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)에 연결된 서브 화소(SP)에는 화이트가 표시되며, 제3 팬 아웃 라인(FOL3)과 연결된 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)에 연결된 서브 화소(SP)에는 블랙이 표시되고, 제4 팬 아웃 라인(FOL4)과 연결된 제7 데이터 라인(DL7) 및 제8 데이터 라인(DL8)에 연결된 서브 화소(SP)에는 블랙이 표시된다.
동일 레이어에 인접한 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)이 서로 다른 계조의 전압이 인가되므로, 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)에 연결된 서브 화소(SP)의 점등 상태를 통하여 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)의 불량 여부를 판단할 수 있다. 예를 들어, 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)이 쇼트(Short)된 경우, 제1 팬 아웃 라인(FOL1)에 연결된 서브 화소(SP)는 블랙을 표시하거나 암선이 발생하므로, 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)의 쇼트 여부를 쉽게 판별할 수 있다. 또한, 제3 팬 아웃 라인(FOL3)이 단선(Open)된 경우, 제3 팬 아웃 라인(FOL3)에 연결된 서브 화소(SP)에 화이트가 표시되므로, 제1 팬 아웃 라인(FOL1) 또는 제3 팬 아웃 라인(FOL3)의 단선 여부를 쉽게 판별할 수 있다.
동일 레이어에 인접한 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 서로 다른 계조의 전압이 인가되므로, 제2 팬 아웃 라인(FO2)과 제4 팬 아웃 라인(FOL4)에 연결된 서브 화소(SP)의 점등 상태를 통하여 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)의 불량 여부를 판단할 수 있다. 예를 들어, 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 쇼트(Short)된 경우, 제2 팬 아웃 라인(FOL2)에 연결된 서브 화소(SP)는 설정된 블랙을 표시하거나 암선이 발생되므로, 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL3)의 쇼트 여부를 쉽게 판별할 수 있다. 또한, 제4 팬 아웃 라인(FOL4)이 단선(Open)된 경우, 제4 팬 아웃 라인(FOL4)에 연결된 서브 화소(SP)에 화이트가 표시되므로, 제4 팬 아웃 라인(FOL4)의 단선 여부를 쉽게 판별할 수 있다.
도 13을 참조하면, 크랙 검사 동안에 점등 회로부(170)는 비활성화일 수 있다. 예를 들어, 점등 회로부에는 하이 레벨의 점등 검사 제어신호(TEST_GATE_R/G/B)와 점등 검사 신호(DC_R/G/B)가 인가될 수 있다.
디먹스부(160)는 크랙 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제1 디먹스 제어신호(CLA) 및 제2 디먹스 제어신호(CLB)가 제5 내지 제 12 스위치들(SW21 내지 SW28)의 게이트로 인가되어, 제5 내지 제 12 스위치들(SW21 내지 SW28)가 턴-온 된다.
검사부(150)는 크랙 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제1 검사 제어신호(MCD_GATE1) 및 제2 검사 제어신호(MCD_GATE2)가 제1 내지 제3 스위치들(SW11 내지 SW14)의 게이트로 인가되어, 제1 내지 제3 스위치들(SW11 내지 SW14)은 턴-온 된다. 이에 따라, 제1 내지 제4 팬 아웃 라인(FOL1 내지 FOL4)는 데이터 전압선(115)과 연결될 수 있다.
데이터 전압선(115)에는 테스트 전압이 입력될 수 있다. 예를 들어, 몇몇 실시예에서 테스트 전압은 블랙 데이터 전압(VGH)일 수 있고, 몇몇 실시예에서 서브 화소들(R, G, B)이 최저 계조를 표시하도록 하는 전압일 수도 있다. 테스트 전압은 도 2의 크랙 감지선(CDL)을 순회하고 제 1 내지 제4 팬 아웃 라인(FOL1 내지 FOL4)에 입력될 수 있다. 이때, 크랙 감지선(CDL)에 손상이 없는 경우, 제 1 내지 제4 팬 아웃 라인(FOL1 내지 FOL4)에 인가되는 전압은 테스트 전압과 실질적으로 동일할 수 있다, 예를 들어, 테스트 전압이 블랙 데이터 전압(VGH)인 경우, 제 1 내지 제4 팬 아웃 라인(FOL1 내지 FOL4)에 연결된 서브 화소(SP)들은 블랙을 표시할 수 있다. 크랙 감지선(CDL)에 손상이 있는 경우, 크랙 감지선(CDL)의 저항이 증가되며, 크랙 감지선(CDL)을 순회하고 제 1 내지 제4 팬 아웃 라인(FOL1 내지 FOL4)에 인가되는 전압은 테스트 전압보다 작은 전압일 수 있다. 예를 들어, 테스트 전압이 블랙 데이터 전압(VGH)인 경우, 제 1 내지 제4 팬 아웃 라인(FOL1 내지 FOL4)에 연결된 서브 화소(SP)들에는 명선이 시인될 수 있다. 이와 같은 명선을 통하여 표시 패널(100)의 크랙 발생 여부를 손쉽게 판별할 수 있다.
이와 같이, 본 실시예에 따르면 하나의 검사부(150)를 통하여, 팬 아웃 라인(FOL)의 불량 검사 및 표시 패널(100)의 크랙 검사를 수행할 수 있게 된다. 이에 따라, 팬 아웃 라인(FOL)의 불량 검사 및 표시 패널(100)의 크랙 검사를 위한 회로부를 각각 배치할 필요가 없으므로, 표시 장치(10)의 데드 스페이스를 효과적으로 감소시킬 수 있게 된다.
도 14은 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이고, 도 15 및 도 16은 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이며, 도 17은 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다. 도 14 내지 도 17의 실시예는 점등 회로부(170_1)의 제7 제어선이 제 7a 제어선(175a)과 제 7b 제어선(175b)으로 구성되는 점에서 도 10 내지 도 13의 실시예와 차이점이 있다. 도 10 내지 도 13의 실시예와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 14 내지 도 17을 참조하면, 몇몇 실시예에서 점등 회로부(170_1)는 제5 제어선(171), 제6 제어선(173), 제7a 제어선(175a), 제7b 제어선(175b), 제1 점등 검사 신호선(177), 제2 점등 검사 신호선(178), 제3 점등 검사 신호선(179) 및 스위치들을 포함할 수 있다. 제5 제어선(171), 제6 제어선(173), 제7a 제어선(175a), 제7b 제어선(175b), 제1 점등 검사 신호선(177), 제2 점등 검사 신호선(178), 제3 점등 검사 신호선(179)은 제1 방향(X축 방향)으로 연장되되, 제2 방향(Y축 방향)으로 서로 이격될 수 있다.
점등 회로부(170_1)의 스위치들은 제1 데이터 라인(DL1)에 연결된 제13 스위치(SW31) 및 제14 스위치(SW32)와, 제2 데이터 라인(DL2)에 연결된 제15 스위치(SW33)와, 제3 데이터 라인(DL3)에 연결된 제16 스위치(SW34) 및 제17 스위치(SW35)와, 제4 데이터 라인(DL4)에 연결된 제18 스위치(SW36)와, 제5 데이터 라인(DL5)에 연결된 제19 스위치(SW37) 및 제20 스위치(SW38)와, 제6 데이터 라인(DL6)에 연결된 제21 스위치(SW39)와, 제7 데이터 라인(DL7)에 연결된 제22 스위치(SW40) 및 제23 스위치(SW41)와, 제8 데이터 라인(DL8)에 연결된 제24 스위치(SW42)를 포함할 수 있다.
제13 스위치(SW31), 제14 스위치(SW32), 제16 스위치(SW34), 제17 스위치(SW35), 제19 스위치(SW37), 제20 스위치(SW38), 제22 스위치(SW40), 제23 스위치(SW41)의 연결 구조는 도 10의 실시예와 동일하므로 중복 설명은 생략한다.
제15 스위치(SW33)는 게이트가 제3_1 점등 검사 제어신호(TEST_GATE_G1)를 공급하는 제7a 제어선(175a)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제2 데이터 라인(DL2)에 연결될 수 있다. 제15 스위치(SW33)는 제3_1 점등 검사 제어신호(TEST_GATE_G1)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제2 데이터 라인(DL2)을 접속시킬 수 있다.
제18 스위치(SW36)는 게이트가 제3_1 점등 검사 제어신호(TEST_GATE_G1)를 공급하는 제7a 제어선(175a)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제4 데이터 라인(DL4)에 연결될 수 있다. 제18 스위치(SW36)는 제3_1 점등 검사 제어신호(TEST_GATE_G1)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제4 데이터 라인(DL4)을 접속시킬 수 있다.
제21 스위치(SW39)는 게이트가 제3_2 점등 검사 제어신호(TEST_GATE_G2)를 공급하는 제7b 제어선(175b)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제6 데이터 라인(DL6)에 연결될 수 있다. 제21 스위치(SW39)는 제3_2 점등 검사 제어신호(TEST_GATE_G2)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제6 데이터 라인(DL6)을 접속시킬 수 있다.
제24 스위치(SW42)는 게이트가 제3_2 점등 검사 제어신호(TEST_GATE_G2)를 공급하는 제7b 제어선(175b)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제8 데이터 라인(DL8)에 연결될 수 있다. 제24 스위치(SW42)는 제3_2 점등 검사 제어신호(TEST_GATE_G2)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제8 데이터 라인(DL8)을 접속시킬 수 있다.
이와 같이, 제15 및 제18 스위치들(SW33, SW36)은 제3_1 점등 검사 제어신호(TEST_GATE_G1)에 의하여 턴-온되며, 제21 및 제 24 스위치들(SW39, SW42)은 3_2 점등 검사 제어신호(TEST_GATE_G2)에 의하여 턴-온될 수 있다.
도 14와, 도 15 및 도 16을 함께 참조하여 팬 아웃 라인(FOL)의 검사에 대하여 설명하면, 동일 레이어의 인접한 팬 아웃 라인 간(FOL1과 FOL3, FOL2와 FOL4, 등)의 불량 검출은 검사부(150)에 의해 수행될 수 있다.
점등 회로부(170_1)는 팬 아웃 라인(FOL)의 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제3_1 점등 검사 제어신호(TEST_GATE_G1) 및 제3_2 점등 검사 제어신호(TEST_GATE_G2)가 제7a 제어선(175a) 및 제7b 제어선(175b)에 인가될 수 있다. 예를 들어, 도 15를 참조하면, 로우 레벨의 제3_2 점등 검사 제어신호(TEST_GATE_G2)가 제21 및 제24 스위치들(SW39, SW42)의 게이트로 인가되어, 제21 및 제24 스위치들(SW39, SW42)은 턴-온 된다. 이에 따라, 제6 데이터 라인(DL6) 및 제8 데이터 라인(DL8)은 제3 점등 검사 신호선(179)과 연결될 수 있다.
제3 점등 검사 신호선(179)에 인가되는 제3 점등 검사 신호(DC_G)는 화이트 데이터 전압일 수 있다. 다만, 이에 한정되는 것은 아니며, 블랙 데이터 전압과 구별할 수 있는 다른 계조의 데이터 전압일 수도 있다.
디먹스부(160)는 팬 아웃 라인(FOL)의 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제1 디먹스 제어신호(CLA) 및 제2 디먹스 제어신호(CLB)가 제5 내지 제 12 스위치들(SW21 내지 SW28)의 게이트로 인가되어, 제5 내지 제 12 스위치들(SW21 내지 SW28)가 턴-온 된다.
검사부(150)는 팬 아웃 라인(FOL)의 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제1 검사 제어신호(MCD_GATE1)가 제1 및 제2 스위치들(SW11, SW12)의 게이트로 인가되어, 제1 및 제2 스위치들(SW11, SW12)은 턴-온 된다. 이에 따라, 제1 팬 아웃 라인(FOL1)과 제2 팬 아웃 라인(FOL2)은 데이터 전압선(115)과 연결될 수 있다.
이에 따라, 제1 팬 아웃 라인(FOL1)과 연결된 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 연결된 서브 화소(SP)에는 블랙이 표시되고, 제2 팬 아웃 라인(FOL2)과 연결된 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)에 연결된 서브 화소(SP)에는 블랙이 표시되며, 제3 팬 아웃 라인(FOL3)과 연결된 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)에 연결된 서브 화소(SP)에는 화이트가 표시되고, 제4 팬 아웃 라인(FOL4)과 연결된 제7 데이터 라인(DL7) 및 제8 데이터 라인(DL8)에 연결된 서브 화소(SP)에는 화이트가 표시된다.
또한, 제3 점등 검사 신호선(179)에 인가되는 제3 점등 검사 신호(DC_G)에 의하여 제6 데이터 라인(DL6) 및 제8 데이터 라인(DL8)에는 화이트 데이터 전압이 인가된다. 이에 따라, 불량 검사 시 제6 데이터 라인(DL6) 및 제8 데이터 라인(DL8)에 연결된 서브 화소(SP)의 휘도를 조절할 수 있다. 이에 따라, 동일 레이어에 인접한 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)이 쇼트(Short)된 경우, 제3 팬 아웃 라인(FOL3)에 연결된 서브 화소(SP)에 발생되는 암선을 쉽게 판별할 수 있으며, 동일 레이어에 인접한 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 쇼트(Short)된 경우, 제4 팬 아웃 라인(FOL3)에 연결된 서브 화소(SP)에 발생되는 암선을 쉽게 판별할 수 있게 된다.
도 16을 참조하면, 로우 레벨의 제3_1 점등 검사 제어신호(TEST_GATE_G1)가 제15 및 제18 스위치들(SW33, SW36)의 게이트로 인가되어, 제15 및 제18 스위치들(SW33, SW36)은 턴-온 된다. 이에 따라, 제2 데이터 라인(DL2) 및 제4 데이터 라인(DL4)은 제3 점등 검사 신호선(179)과 연결될 수 있다.
로우 레벨의 제2 검사 제어신호(MCD_GATE2)가 제3 및 제4 스위치들(SW13, SW14)의 게이트로 인가되어, 제3 및 제4 스위치들(SW13, SW14)은 턴-온 된다. 이에 따라, 제3 팬 아웃 라인(FOL3)과 제4 팬 아웃 라인(FOL4)은 데이터 전압선(115)과 연결될 수 있다.
이에 따라, 제1 팬 아웃 라인(FOL1)과 연결된 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 연결된 서브 화소(SP)에는 화이트가 표시되고, 제2 팬 아웃 라인(FOL2)과 연결된 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)에 연결된 서브 화소(SP)에는 화이트가 표시되며, 제3 팬 아웃 라인(FOL3)과 연결된 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)에 연결된 서브 화소(SP)에는 블랙이 표시되고, 제4 팬 아웃 라인(FOL4)과 연결된 제7 데이터 라인(DL7) 및 제8 데이터 라인(DL8)에 연결된 서브 화소(SP)에는 블랙이 표시된다.
또한, 제3 점등 검사 신호선(179)에 인가되는 제3 점등 검사 신호(DC_G)에 의하여 제2 데이터 라인(DL2) 및 제4 데이터 라인(DL4)에는 화이트 데이터 전압이 인가된다. 이에 따라, 불량 검사 시 제2 데이터 라인(DL2) 및 제4 데이터 라인(DL4)에 연결된 서브 화소(SP)의 휘도를 조절할 수 있다. 이에 따라, 동일 레이어에 인접한 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)이 쇼트(Short)된 경우, 제1 팬 아웃 라인(FOL1)에 연결된 서브 화소(SP)에 발생되는 암선을 쉽게 판별할 수 있으며, 동일 레이어에 인접한 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 쇼트(Short)된 경우, 제2 팬 아웃 라인(FOL3)에 연결된 서브 화소(SP)에 발생되는 암선을 쉽게 판별할 수 있게 된다.
도 17을 참조하면, 크랙 검사 동안에 점등 회로부(170_1)는 비활성화일 수 있다. 예를 들어, 하이 레벨의 제3_1 점등 검사 제어신호(TEST_GATE_G1) 및 제3_2 점등 검사 제어신호(TEST_GATE_G2)가 제7a 제어선(175a) 및 제7b 제어선(175b)에 인가될 수 있다. 이외의 크랙 검사의 내용은 도 13과 동일하므로 중복 설명은 생략한다.
도 18은 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이고, 도 19 및 도 20은 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이며, 도 21은 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다. 도 18 내지 도 21의 실시예는 디먹스부(도10의 '160')가 생략되는 점에서 도 10 내지 도 13의 실시예와 차이점이 있다. 도 10 내지 도 13의 실시예와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 18을 참조하면, 서브 화소(SP)들과 배선 패드들(DP1, DP2, DP3, DP4) 사이에는 검사부(150) 및 점등 회로부(170)가 배치될 수 있다. 예시적으로 검사부(150)가 서브 화소(SP)들에 인접하여 배치되고, 검사부(150)와 배선 패드들(DP1, DP2, DP3, DP4) 사이에 점등 회로부(170)가 배치될 수 있다.
검사부(150) 및 점등 회로부(170)의 연결 관계는 도 10과 동일하므로, 중복 설명은 생략한다.
도 18의 실시예는 도 10의 디먹스부(도10의 '160')가 생략되어, 팬 아웃 라인들(FOL1, FOL2, FOL3, FOL4)과 데이터 라인들(DL1, DL2, DL3, DL4))이 일 대 일로 연결된다. 예시적으로, 제1 팬 아웃 라인(FOL1)은 제1 배선 패드(DP1)와 제1 데이터 라인(DL1)을 연결시키고, 제2 팬 아웃 라인(FOL2)은 제2 배선 패드(DP2)와 제2 데이터 라인(DL2)을 연결시키며, 제3 팬 아웃 라인(FOL3)은 제3 배선 패드(DP3)와 제3 데이터 라인(DL3)을 연결시키고, 제4 팬 아웃 라인(FOL4)은 제4 배선 패드(DP4)와 제4 데이터 라인(DL4)을 연결시킬 수 있다.
도 19를 참조하면, 팬 아웃 라인(FOL)의 검사 동안에 로우 레벨의 제1 검사 제어신호(MCD_GATE1)가 제1 및 제2 스위치들(SW11, SW12)의 게이트로 인가되어, 제1 및 제2 스위치들(SW11, SW12)은 턴-온되어, 제1 팬 아웃 라인(FOL1)과 제2 팬 아웃 라인(FOL2)에는 블랙 데이터 전압(VGH)이 인가될 수 있다.
팬 아웃 라인(FOL)의 검사 동안에 하이 레벨의 제2 검사 제어신호(MCD_GATE2)가 제3 및 제4 스위치들(SW13, SW14)의 게이트로 인가되어, 제3 팬 아웃 라인(FOL3)과 제4 팬 아웃 라인(FOL4)에는 블랙 데이터 전압(VGH)이 인가되지 않는다.
이에 따라, 제1 팬 아웃 라인(FOL1)과 연결된 제1 데이터 라인(DL1)에 연결된 서브 화소(SP) 및 제2 팬 아웃 라인(FOL2)에 연결된 제2 데이터 라인(DL2)에 연결된 서브 화소(SP)에는 블랙이 표시되고, 제3 팬 아웃 라인(FOL3)에 연결된 제3 데이터 라인(DL3)에 연결된 서브 화소(SP) 및 3 팬 아웃 라인(FOL3)에 연결된 제4 데이터 라인(DL4)에 연결된 서브 화소(SP)에는 화이트가 표시된다.
제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)이 쇼트(Short)된 경우, 제3 팬 아웃 라인(FOL3)에 연결된 서브 화소(SP)는 블랙을 표시하거나 암선이 발생되므로, 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)의 쇼트 여부를 쉽게 판별할 수 있다. 제1 팬 아웃 라인(FOL1)이 단선(Open)된 경우, 제1 팬 아웃 라인(FOL1)에 연결된 서브 화소(SP)는 화이트가 표시되므로, 제1 팬 아웃 라인(FOL1)의 단선 여부를 쉽게 판별할 수 있다.
제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 쇼트(Short)된 경우, 제4 팬 아웃 라인(FOL4)에 연결된 서브 화소(SP)는 블랙을 표시하거나 암선이 발생되므로, 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL3)의 쇼트 여부를 쉽게 판별할 수 있다. 제2 팬 아웃 라인(FOL2)이 단선(Open)된 경우, 제2 팬 아웃 라인(FOL2)에 연결된 서브 화소(SP)가 화이트를 표시하므로, 제2 팬 아웃 라인(FOL2)의 단선 여부를 쉽게 판별할 수 있다.
도 20을 참조하면, 팬 아웃 라인(FOL)의 검사 동안에 로우 레벨의 제2 검사 제어신호(MCD_GATE2)가 제3 및 제4 스위치들(SW13, SW14)의 게이트로 인가되어, 제3 및 제4 스위치들(SW13, SW14)은 턴-온되어, 제3 팬 아웃 라인(FOL3)과 제4 팬 아웃 라인(FOL4)에는 블랙 데이터 전압(VGH)이 인가될 수 있다.
팬 아웃 라인(FOL)의 검사 동안에 하이 레벨의 제1 검사 제어신호(MCD_GATE1)가 제1 및 제2 스위치들(SW11, SW12)의 게이트로 인가되어, 제1 팬 아웃 라인(FOL1)과 제2 팬 아웃 라인(FOL2)에는 블랙 데이터 전압(VGH)이 인가되지 않는다.
이에 따라, 제1 팬 아웃 라인(FOL1)과 연결된 제1 데이터 라인(DL1)에 연결된 서브 화소(SP) 및 제2 팬 아웃 라인(FOL2)에 연결된 제2 데이터 라인(DL2)에 연결된 서브 화소(SP)에는 화이트가 표시되고, 제3 팬 아웃 라인(FOL3)에 연결된 제3 데이터 라인(DL3)에 연결된 서브 화소(SP) 및 제4 팬 아웃 라인(FOL4)에 연결된 제4 데이터 라인(DL6)에 연결된 서브 화소(SP)에는 블랙이 표시된다.
제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)이 쇼트(Short)된 경우, 제1 팬 아웃 라인(FOL1)에 연결된 서브 화소(SP)는 블랙을 표시하거나 암선이 발생되므로, 제1 팬 아웃 라인(FOL1)과 제3 팬 아웃 라인(FOL3)의 쇼트 여부를 쉽게 판별할 수 있다. 제3 팬 아웃 라인(FOL3)이 단선(Open)된 경우, 제3 팬 아웃 라인(FOL1)에 연결된 서브 화소(SP)는 화이트가 표시되므로, 제3 팬 아웃 라인(FOL3)의 단선 여부를 쉽게 판별할 수 있다.
제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 쇼트(Short)된 경우, 제2 팬 아웃 라인(FOL2)에 연결된 서브 화소(SP)는 블랙을 표시하거나 암선이 발생되므로, 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL3)의 쇼트 여부를 쉽게 판별할 수 있다. 제4 팬 아웃 라인(FOL2)이 단선(Open)된 경우, 제4 팬 아웃 라인(FOL4)에 연결된 서브 화소(SP)가 화이트를 표시하므로, 제4 팬 아웃 라인(FOL2)의 단선 여부를 쉽게 판별할 수 있다.
도 21을 참조하면, 크랙 검사 동안에 점등 회로부(170)는 비활성화일 수 있다. 예를 들어, 점등 회로부에는 하이 레벨의 점등 검사 제어신호(TEST_GATE_R/G/B)와 점등 검사 신호(DC_R/G/B)가 인가될 수 있다. 크랙 검사의 내용은 디먹스부(도10의 '160')가 생략된 점을 제외하고 도 13과 동일하므로 중복 설명은 생략한다.
도 22는 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이고, 도 23 및 도 24는 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이며, 도 25는 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다. 도 22 내지 도 25의 실시예는 점등 회로부(170_1)의 제7 제어선이 제 7a 제어선(175a)과 제 7b 제어선(175b)으로 구성되는 점에서 도 18 내지 도 21의 실시예와 차이점이 있다. 도 18 내지 도 21의 실시예와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 22 내지 도 24를 참조하면, 몇몇 실시예에서 점등 회로부(170_1)는 제5 제어선(171), 제6 제어선(173), 제7a 제어선(175a), 제7b 제어선(175b), 제1 점등 검사 신호선(177), 제2 점등 검사 신호선(178), 제3 점등 검사 신호선(179) 및 스위치들을 포함할 수 있다. 제5 제어선(171), 제6 제어선(173), 제7a 제어선(175a), 제7b 제어선(175b), 제1 점등 검사 신호선(177), 제2 점등 검사 신호선(178), 제3 점등 검사 신호선(179)은 제1 방향(X축 방향)으로 연장되되, 제2 방향(Y축 방향)으로 서로 이격될 수 있다.
점등 회로부(170_1)의 스위치들은 제1 데이터 라인(DL1)에 연결된 제13 스위치(SW31) 및 제14 스위치(SW32)와, 제2 데이터 라인(DL2)에 연결된 제15 스위치(SW33)와, 제3 데이터 라인(DL3)에 연결된 제16 스위치(SW34) 및 제17 스위치(SW35)와, 제4 데이터 라인(DL4)에 연결된 제18 스위치(SW36)를 포함할 수 있다.
제13 스위치(SW31), 제14 스위치(SW32), 제16 스위치(SW34), 제17 스위치(SW35)의 연결 구조는 도 10의 실시예와 동일하므로 중복 설명은 생략한다.
제15 스위치(SW33)는 게이트가 제3_1 점등 검사 제어신호(TEST_GATE_G1)를 공급하는 제7a 제어선(175a)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제2 데이터 라인(DL2)에 연결될 수 있다. 제15 스위치(SW33)는 제3_1 점등 검사 제어신호(TEST_GATE_G1)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제2 데이터 라인(DL2)을 접속시킬 수 있다.
제18 스위치(SW36)는 게이트가 제3_2 점등 검사 제어신호(TEST_GATE_G2)를 공급하는 제7b 제어선(175b)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제4 데이터 라인(DL4)에 연결될 수 있다. 제18 스위치(SW36)는 제3_2 점등 검사 제어신호(TEST_GATE_G2)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제4 데이터 라인(DL4)을 접속시킬 수 있다.
이와 같이, 제15 스위치(SW33)는 제3_1 점등 검사 제어신호(TEST_GATE_G1)에 의하여 턴-온되며, 제18 스위치(SW36)는 3_2 점등 검사 제어신호(TEST_GATE_G2)에 의하여 턴-온될 수 있다.
도 22와, 도 23 및 도 24를 함께 참조하여 팬 아웃 라인(FOL)의 검사에 대하여 설명하면, 동일 레이어의 인접한 팬 아웃 라인 간(FOL1과 FOL3, FOL2와 FOL4, 등)의 불량 검출은 검사부(150)에 의해 수행될 수 있다.
점등 회로부(170_1)는 팬 아웃 라인(FOL)의 검사 동안에 활성화될 수 있다. 예를 들어, 로우 레벨의 제3_1 점등 검사 제어신호(TEST_GATE_G1) 및 제3_2 점등 검사 제어신호(TEST_GATE_G2)가 제7a 제어선(175a) 및 제7b 제어선(175b)에 인가될 수 있다.
도 23을 참조하면, 팬 아웃 라인(FOL)의 검사 동안에 로우 레벨의 제3_2 점등 검사 제어신호(TEST_GATE_G2)가 제18 스위치(SW36)의 게이트로 인가되어, 제18 스위치(SW36)는 턴-온 된다. 이에 따라, 제4 데이터 라인(DL4)은 제3 점등 검사 신호선(179)과 연결될 수 있다.
제3 점등 검사 신호선(179)에 인가되는 제3 점등 검사 신호(DC_G)는 화이트 데이터 전압일 수 있다. 다만, 이에 한정되는 것은 아니며, 블랙 데이터 전압과 구별할 수 있는 다른 계조의 데이터 전압일 수도 있다.
팬 아웃 라인(FOL)의 검사 동안에 로우 레벨의 제1 검사 제어신호(MCD_GATE1)가 제1 및 제2 스위치들(SW11, SW12)의 게이트로 인가되어, 제1 및 제2 스위치들(SW11, SW12)은 턴-온되어, 제1 팬 아웃 라인(FOL1)과 제2 팬 아웃 라인(FOL2)에는 블랙 데이터 전압(VGH)이 인가될 수 있다.
팬 아웃 라인(FOL)의 검사 동안에 하이 레벨의 제2 검사 제어신호(MCD_GATE2)가 제3 및 제4 스위치들(SW13, SW14)의 게이트로 인가되어, 제3 팬 아웃 라인(FOL3)과 제4 팬 아웃 라인(FOL4)에는 블랙 데이터 전압(VGH)이 인가되지 않는다.
이에 따라, 제1 팬 아웃 라인(FOL1)과 연결된 제1 데이터 라인(DL1)에 연결된 서브 화소(SP) 및 제2 팬 아웃 라인(FOL2)에 연결된 제2 데이터 라인(DL2)에 연결된 서브 화소(SP)에는 블랙이 표시되고, 제3 팬 아웃 라인(FOL3)에 연결된 제3 데이터 라인(DL3)에 연결된 서브 화소(SP) 및 3 팬 아웃 라인(FOL3)에 연결된 제4 데이터 라인(DL4)에 연결된 서브 화소(SP)에는 화이트가 표시된다.
또한, 제3 점등 검사 신호선(179)에 인가되는 제3 점등 검사 신호(DC_G)에 의하여 제4 데이터 라인(DL4)에는 화이트 데이터 전압이 인가된다. 이에 따라, 불량 검사 시 제4 데이터 라인(DL4)에 연결된 서브 화소(SP)의 휘도를 조절할 수 있다. 동일 레이어에 인접한 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 쇼트(Short)된 경우, 제4 팬 아웃 라인(FOL3)에 연결된 서브 화소(SP)에 발생되는 암선을 더욱 쉽게 판별할 수 있게 된다.
도 24를 참조하면, 로우 레벨의 제3_1 점등 검사 제어신호(TEST_GATE_G1)가 제15 스위치(SW33)의 게이트로 인가되어, 제15 스위치(SW33)는 턴-온 된다. 이에 따라, 제2 데이터 라인(DL2)은 제3 점등 검사 신호선(179)과 연결될 수 있다.
팬 아웃 라인(FOL)의 검사 동안에 로우 레벨의 제2 검사 제어신호(MCD_GATE2)가 제3 및 제4 스위치들(SW13, SW14)의 게이트로 인가되어, 제3 및 제4 스위치들(SW13, SW14)은 턴-온되어, 제3 팬 아웃 라인(FOL3)과 제4 팬 아웃 라인(FOL4)에는 블랙 데이터 전압(VGH)이 인가될 수 있다.
팬 아웃 라인(FOL)의 검사 동안에 하이 레벨의 제1 검사 제어신호(MCD_GATE1)가 제1 및 제2 스위치들(SW11, SW12)의 게이트로 인가되어, 제1 팬 아웃 라인(FOL1)과 제2 팬 아웃 라인(FOL2)에는 블랙 데이터 전압(VGH)이 인가되지 않는다.
이에 따라, 제1 팬 아웃 라인(FOL1)과 연결된 제1 데이터 라인(DL1)에 연결된 서브 화소(SP) 및 제2 팬 아웃 라인(FOL2)에 연결된 제2 데이터 라인(DL2)에 연결된 서브 화소(SP)에는 화이트가 표시되고, 제3 팬 아웃 라인(FOL3)에 연결된 제3 데이터 라인(DL3)에 연결된 서브 화소(SP) 및 제4 팬 아웃 라인(FOL4)에 연결된 제4 데이터 라인(DL6)에 연결된 서브 화소(SP)에는 블랙이 표시된다.
또한, 제3 점등 검사 신호선(179)에 인가되는 제3 점등 검사 신호(DC_G)에 의하여 제2 데이터 라인(DL2)에는 화이트 데이터 전압이 인가된다. 이에 따라, 불량 검사 시 제2 데이터 라인(DL2)에 연결된 서브 화소(SP)의 휘도를 조절할 수 있다. 이에 따라, 동일 레이어에 인접한 제2 팬 아웃 라인(FOL2)과 제4 팬 아웃 라인(FOL4)이 쇼트(Short)된 경우, 제2 팬 아웃 라인(FOL2)에 연결된 서브 화소(SP)에 발생되는 더욱 암선을 쉽게 판별할 수 있다.
도 25를 참조하면, 크랙 검사 동안에 점등 회로부(170_1)는 비활성화일 수 있다. 예를 들어, 하이 레벨의 제3_1 점등 검사 제어신호(TEST_GATE_G1) 및 제3_2 점등 검사 제어신호(TEST_GATE_G2)가 제7a 제어선(175a) 및 제7b 제어선(175b)에 인가될 수 있다. 이외의 크랙 검사의 내용은 도 13과 동일하므로 중복 설명은 생략한다.
도 26은 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이고, 도 27 및 도 28은 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이며, 도 29는 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다. 도 26 내지 도 29의 실시예는 서브 화소가 스트라이프 형태로 배치되며 점등 회로부(170_2)가 점등 검사 제어선(TGL)로 구성되는 점에서 도 10 내지 도 13의 실시예와 차이점이 있다. 도 10 내지 도 13의 실시예와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 26을 참조하면, 몇몇 실시예에서 서브 화소(SP)들은 적색의 빛을 방출하는 적색 서브 화소(R)와, 청색의 빛을 방출하는 청색 서브 화소(B)로 및 녹색의 빛을 방출하는 녹색 서브 화소(G)를 포함할 수 있다. 적색 서브 화소(R)와 청색 서브 화소(B) 및 녹색 서브 화소(G) 각각은 다른 열에 일렬로 배치되는 스트라이프 형태일 수 있다. 예시적으로 적색 서브 화소(R)는 제1 열에 배치되고 녹색 서브 화소(G)는 제2 열에 배치되며, 청색 서브 화소(B)는 제3 열에 배치될 수 있으며, 제1 열 내지 제3 열이 제1 방향(X축 방향)으로 반복되는 형태일 수 있다. 각 열에는 데이터 라인(DL)들이 배치된다.
몇몇 실시예에서, 적색 서브 화소(R)가 배치된 제1 열에는 제1 데이터 라인(DL1)이 연결되고, 녹색 서브 화소(G)가 배열되는 제2 열에는 제2 데이터 라인(DL2)이 연결되며, 청색 서브 화소(B)가 배열되는 제3 열에는 제3 데이터 라인(DL3)이 연결되고, 적색 서브 화소(R)와 배열되는 제4 열에는 제4 데이터 라인(DL4)이 연결되고, 녹색 서브 화소(G)가 배열되는 제5 열에는 제5 데이터 라인(DL5)이 연결되며, 청색 서브 화소(B)가 배열되는 제6 열에는 제6 데이터 라인(DL6)이 연결되고, 적색 서브 화소(R)가 배열되는 제7 열에는 제7 데이터 라인(DL7)이 연결되며, 녹색 서브 화소(G)가 배열되는 제8 열에는 제8 데이터 라인(DL8)이 연결될 수 있다.
본 발명의 실시예에서는 서브 화소(SP)들이 적색 서브 화소(R), 청색 서브 화소(B), 녹색 서브 화소(G)로 구성되는 것으로 설명하고있으나, 서브 화소(SP)들은 적색, 녹색 및 청색 이외의 색을 더 포함할 수도 있다.
몇몇 실시예에서 점등 회로부(170_2)는 점등 검사 제어선(TGL), 제1 점등 검사 신호선(177), 제2 점등 검사 신호선(178), 제3 점등 검사 신호선(179) 및 스위치들을 포함할 수 있다. 점등 검사 제어선(TGL), 제1 점등 검사 신호선(177), 제2 점등 검사 신호선(178), 제3 점등 검사 신호선(179)은 제1 방향(X축 방향)으로 연장되되, 제2 방향(Y축 방향)으로 서로 이격될 수 있다.
점등 회로부(170_2)의 스위치들은 제1 데이터 라인(DL1)에 연결된 제13 스위치(SW31)와, 제2 데이터 라인(DL2)에 연결된 제14 스위치(SW32)와, 제3 데이터 라인(DL3)에 연결된 제15 스위치(SW33)와, 제4 데이터 라인(DL4)에 연결된 제16 스위치(SW34)와, 제5 데이터 라인(DL5)에 연결된 제17 스위치(SW35)와, 제6 데이터 라인(DL6)에 연결된 제18 스위치(SW36)와, 제7 데이터 라인(DL7)에 연결된 제19 스위치(SW37)와, 제8 데이터 라인(DL8)에 연결된 제20 스위치(SW28)를 포함할 수 있다.
구체적으로, 제13 스위치(SW31)는 게이트가 점등 검사 제어신호(TEST_GATE)를 공급하는 점등 검사 제어선(TGL)에 연결되고, 제1 단자가 제1 점등 검사 신호(DC_R)를 공급하는 제1 점등 검사 신호선(177)에 연결되고, 제2 단자가 제1 데이터 라인(DL1)에 연결될 수 있다. 제13 스위치(SW31)는 점등 검사 제어신호(TEST_GATE)에 의하여 턴-온되어, 제1 점등 검사 신호선(177)과 제1 데이터 라인(DL1)을 접속시킬 수 있다.
제14 스위치(SW32)는 게이트가 점등 검사 제어신호(TEST_GATE)를 공급하는 점등 검사 제어선(TGL)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_C)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제2 데이터 라인(DL2)에 연결될 수 있다. 제14 스위치(SW32)는 점등 검사 제어신호(TEST_GATE)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제2 데이터 라인(DL2)을 접속시킬 수 있다.
제15 스위치(SW33)는 게이트가 점등 검사 제어신호(TEST_GATE)를 공급하는 점등 검사 제어선(TGL)에 연결되고, 제1 단자가 제2 점등 검사 신호(DC_B)를 공급하는 제2 점등 검사 신호선(178)에 연결되고, 제2 단자가 제3 데이터 라인(DL3)에 연결될 수 있다. 제15 스위치(SW33)는 점등 검사 제어신호(TEST_GATE)에 의하여 턴-온되어, 제2 점등 검사 신호선(178)과 제3 데이터 라인(DL3)을 접속시킬 수 있다.
제16 스위치(SW34)는 게이트가 점등 검사 제어신호(TEST_GATE)를 공급하는 점등 검사 제어선(TGL)에 연결되고, 제1 단자가 제1 점등 검사 신호(DC_R)를 공급하는 제1 점등 검사 신호선(177)에 연결되고, 제2 단자가 제4 데이터 라인(DL4)에 연결될 수 있다. 제16 스위치(SW34)는 점등 검사 제어신호(TEST_GATE)에 의하여 턴-온되어, 제1 점등 검사 신호선(177)과 제4 데이터 라인(DL4)을 접속시킬 수 있다.
제17 스위치(SW35)는 게이트가 점등 검사 제어신호(TEST_GATE)를 공급하는 점등 검사 제어선(TGL)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제5 데이터 라인(DL5)에 연결될 수 있다. 제17 스위치(SW35)는 점등 검사 제어신호(TEST_GATE)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제5 데이터 라인(DL5)을 접속시킬 수 있다.
제18 스위치(SW36)는 게이트가 점등 검사 제어신호(TEST_GATE)를 공급하는 점등 검사 제어선(TGL)에 연결되고, 제1 단자가 제2 점등 검사 신호(DC_B)를 공급하는 제2 점등 검사 신호선(178)에 연결되고, 제2 단자가 제6 데이터 라인(DL6)에 연결될 수 있다. 제18 스위치(SW36)는 점등 검사 제어신호(TEST_GATE)에 의하여 턴-온되어, 제2 점등 검사 신호선(178)과 제6 데이터 라인(DL6)을 접속시킬 수 있다.
제19 스위치(SW37)는 게이트가 점등 검사 제어신호(TEST_GATE)를 공급하는 점등 검사 제어선(TGL)에 연결되고, 제1 단자가 제1 점등 검사 신호(DC_R)를 공급하는 제1 점등 검사 신호선(177)에 연결되고, 제2 단자가 제7 데이터 라인(DL7)에 연결될 수 있다. 제19 스위치(SW37)는 점등 검사 제어신호(TEST_GATE)에 의하여 턴-온되어, 제1 점등 검사 신호선(177)과 제7 데이터 라인(DL7)을 접속시킬 수 있다.
제20 스위치(SW38)는 게이트가 점등 검사 제어신호(TEST_GATE)를 공급하는 점등 검사 제어선(TGL)에 연결되고, 제1 단자가 제3 점등 검사 신호(DC_G)를 공급하는 제3 점등 검사 신호선(179)에 연결되고, 제2 단자가 제8 데이터 라인(DL8)에 연결될 수 있다. 제20 스위치(SW38)는 점등 검사 제어신호(TEST_GATE)에 의하여 턴-온되어, 제3 점등 검사 신호선(179)과 제8 데이터 라인(DL8)을 접속시킬 수 있다.
이와 같이, 서브 화소(SP)를 스트라이프 형태로 배치하는 경우, 점등 검사 회로부(170_2)의 구성이 단순화되는 이점이 있다. 디먹스부(160) 및 검사부(150)의 구성은 도 10과 동일하므로 중복 설명은 생략한다.
도 27 내지 도 29를 참조하면, 점등 회로부(170_2)는 팬 아웃 라인(FOL)의 검사 동안 및 크랙 검사 동안에 비활성화일 수 있다. 예를 들어, 점등 회로부(170_2)에는 하이 레벨의 점등 검사 제어신호(TEST_GATE)와 점등 검사 신호(DC_R/G/B)가 인가될 수 있다. 팬 아웃 라인(FOL)의 검사 및 크랙 검사에 대한 내용은 도 11 내지 도 13과 동일하므로, 중복 설명은 생략한다.
도 30은 다른 실시예에 따른 표시 장치의 회로 구성을 나타낸 도면이고, 도 31 및 도 32는 다른 실시예에 따른 표시 장치에서 팬 아웃 라인 검사를 설명하기 위한 타이밍도이며, 도 33은 다른 실시예에 따른 표시 장치에서 크랙 검사를 설명하기 위한 타이밍도이다. 도 30 내지 도 33의 실시예는 디먹스부(도26의 '160')가 생략되는 점에서 도 26 내지 도 29의 실시예와 차이점이 있다. 도 26 내지 도 29의 실시예와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 30을 참조하면, 서브 화소(SP)들과 배선 패드들(DP1, DP2, DP3, DP4) 사이에는 검사부(150) 및 점등 회로부(170_2)가 배치될 수 있다. 예시적으로 검사부(150)가 서브 화소(SP)들에 인접하여 배치되고, 검사부(150)와 배선 패드들(DP1, DP2, DP3, DP4) 사이에 점등 회로부(170_2)가 배치될 수 있다.
검사부(150) 및 점등 회로부(170_2)의 연결 관계는 도 26과 동일하므로, 중복 설명은 생략한다.
도 30의 실시예는 도 26의 디먹스부(도26의 '160')가 생략되어, 팬 아웃 라인들(FOL1, FOL2, FOL3, FOL4)과 데이터 라인들(DL1, DL2, DL3, DL4)이 일 대 일로 연결된다. 예시적으로, 제1 팬 아웃 라인(FOL1)은 제1 배선 패드(DP1)와 제1 데이터 라인(DL1)을 연결시키고, 제2 팬 아웃 라인(FOL2)은 제2 배선 패드(DP2)와 제2 데이터 라인(DL2)을 연결시키며, 제3 팬 아웃 라인(FOL3)은 제3 배선 패드(DP3)와 제3 데이터 라인(DL3)을 연결시키고, 제4 팬 아웃 라인(FOL4)은 제4 배선 패드(DP4)와 제4 데이터 라인(DL4)을 연결시킬 수 있다.
도 31 내지 도 33을 참조하면, 점등 회로부(170_2)는 팬 아웃 라인(FOL)의 검사 동안 및 크랙 검사 동안에 비활성화일 수 있다. 예를 들어, 점등 회로부(170_2)에는 하이 레벨의 점등 검사 제어신호(TEST_GATE)와 점등 검사 신호(DC_R/G/B)가 인가될 수 있다. 팬 아웃 라인(FOL)의 검사 및 크랙 검사에 대한 내용은 도 19 내지 도 21과 동일하므로, 중복 설명은 생략한다.
이와 같이, 본 실시예에 따르면 하나의 검사부(150)를 통하여, 팬 아웃 라인(FOL)의 불량 검사 및 표시 패널(100)의 크랙 검사를 수행할 수 있게 된다. 이에 따라, 팬 아웃 라인(FOL)의 불량 검사 및 표시 패널(100)의 크랙 검사를 위한 회로부를 각각 배치할 필요가 없으므로, 표시 장치(10)의 데드 스페이스를 효과적으로 감소시킬 수 있게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
150: 검사부 151: 제1 제어선
153: 제2 제어선 155: 데이터 전압선
160: 디먹스부 161: 제3 제어선
163: 제4 제어선 170: 점등 회로부
171: 제5 제어선 173: 제6 제어선
175: 제7 제어선 177: 제1 점등 검사 신호선
178: 제2 점등 검사 신호선 179: 제3 점등 검사 신호선
DP1: 제1 배선 패드 DP2: 제2 배선 패드
DP3: 제3 배선 패드 DP4: 제4 배선 패드
FOL1: 제1 팬 아웃 라인 FOL2: 제2 팬 아웃 라인
FOL3: 제3 팬 아웃 라인 FOL4: 제4 팬 아웃 라인

Claims (20)

  1. 표시 영역에 배치되며, 제1 열 내지 제8 열을 따라 배열된 서브 화소들;
    상기 표시 영역의 주변 영역인 비표시 영역에 배치되되 상기 표시 영역의 일측에 배치되는 제1 내지 제4 배선 패드들;
    상기 비표시 영역에 배치된 크랙 감지선들;
    상기 제1 열 내지 제8 열을 따라 배열된 서브 화소들과 상기 제1 내지 제4 배선 패드들을 연결하는 제1 내지 제4 팬 아웃 라인들; 및
    상기 제1 내지 제4 배선 패드들과 상기 표시 영역 사이에 배치되되, 상기 크랙 감지선들 및 상기 제1 내지 제4 팬 아웃 라인들과 전기적으로 연결된 검사부를 포함하고,
    상기 검사부는, 상기 제1 내지 제4 팬 아웃 라인에 테스트 전압을 인가하여 상기 제1 내지 제4 팬 아웃 라인의 단락 및 단선을 검사하고, 상기 크랙 감지선들에 테스트 전압을 인가하여 상기 크랙 감지선의 손상을 검사하도록 구성된 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 및 제3 팬 아웃 라인은 동일층에 배치되고, 상기 제2 및 제4 팬 아웃 라인은 동일층에 배치되되, 상기 제1 및 제3 팬 아웃 라인과 상기 제2 및 제4 팬 아웃 라인은 서로 다른 층에 배치되는 표시 장치
  3. 제2 항에 있어서,
    상기 검사부는, 제1 내지 제4 스위치와, 상기 제1 스위치 및 상기 제2 스위치 각각의 게이트에 제1 검사 제어신호를 공급하는 제1 제어선과, 상기 제3 스위치 및 상기 제4 스위치 각각의 게이트에 제2 검사 제어 신호를 공급하는 제2 제어선과, 상기 제1 내지 제4 스위치 각각의 제1 단자에 테스트 전압을 공급하는 테이터 전압선을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 스위치의 제2 단자는 상기 제1 팬 아웃 라인과 연결되며, 상기 제2 스위치의 제2 단자는 상기 제2 팬 아웃 라인과 연결되고, 상기 제3 스위치의 제2 단자는 상기 제3 팬 아웃 라인과 연결되며, 상기 제4 스위치의 제2 단자는 상기 제4 팬 아웃 라인과 연결되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 열을 따라 배열된 서브 화소들과 연결된 제1 데이터 라인과, 상기 제2 열을 따라 배열된 서브 화소들과 연결된 제2 데이터 라인과, 상기 제3 열을 따라 배열된 서브 화소들과 연결된 제3 데이터 라인과, 상기 제4 열을 따라 배열된 서브 화소들과 연결된 제4 데이터 라인과, 상기 제5 열을 따라 배열된 서브 화소들과 연결된 제5 데이터 라인과, 상기 제6 열을 따라 배열된 서브 화소들과 연결된 제6 데이터 라인과, 상기 제7 열을 따라 배열된 서브 화소들과 연결된 제7 데이터 라인과, 상기 제8 열을 따라 배열된 서브 화소들과 연결된 제8 데이터 라인을 더 포함하고,
    상기 비표시 영역에 배치되되, 상기 표시 영역과 상기 검사부 사이에 위치하는 디먹스부를 더 포함하며,
    상기 제1 데이터 라인 및 상기 제2 데이터 라인은 상기 디먹스부를 통하여 상기 제1 팬 아웃 라인과 연결되고, 상기 제3 데이터 라인 및 상기 제4 데이터 라인은 상기 디먹스부를 통하여 상기 제2 팬 아웃 라인과 연결되고, 상기 제5 데이터 라인 및 상기 제6 데이터 라인은 상기 디먹스부를 통하여 상기 제3 팬 아웃 라인과 연결되고, 상기 제7 데이터 라인 및 상기 제8 데이터 라인은 상기 디먹스부를 통하여 상기 제4 팬 아웃 라인과 연결되는 표시 장치.
  6. 제5 항에 있어서,
    상기 디먹스부는, 제5 내지 제12 스위치와, 상기 제5, 제7, 제9 및 제11 스위치 각각의 게이트에 제1 디먹스 제어신호를 공급하는 제3 제어선과, 상기 제6, 제8, 제10 및 제12 스위치 각각의 게이트에 제2 디먹스 제어신호를 공급하는 제4 제어선을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제5 스위치 및 상기 제6 스위치의 제1 단자는 상기 제1 팬 아웃 라인과 연결되며, 상기 제7 스위치 및 상기 제8 스위치의 제1 단자는 상기 제2 팬 아웃 라인과 연결되고, 상기 제9 스위치 및 상기 제10 스위치의 제1 단자는 상기 제3 팬 아웃 라인과 연결되며, 상기 제11 스위치 및 상기 제12 스위치의 제1 단자는 상기 제4 팬 아웃 라인과 연결되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제5 스위치의 제2 단자는 상기 제1 데이터 라인에 연결되고, 상기 제6 스위치의 제2 단자는 상기 제2 데이터 라인에 연결되며, 상기 제7 스위치의 제2 단자는 상기 제3 데이터 라인에 연결되고, 상기 제8 스위치의 제2 단자는 상기 제4 데이터 라인에 연결되며, 상기 제9 스위치의 제2 단자는 상기 제5 데이터 라인에 연결되고, 상기 제10 스위치의 제2 단자는 상기 제6 데이터 라인에 연결되며, 상기 제11 스위치의 제2 단자는 상기 제7 데이터 라인에 연결되고, 상기 제12 스위치의 제2 단자는 상기 제8 데이터 라인에 연결되는 표시 장치.
  9. 제8 항에 있어서,
    상기 표시 영역과 상기 디먹스부 사이에 배치된 점등 회로부를 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 점등 회로부는 상기 제2 데이터 라인, 상기 제4 데이터 라인, 상기 제6 데이터 라인 및 상기 제8 데이터 라인에 화이트 데이터 전압을 공급하는 점등 검사 신호선을 더 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 테스트 전압은 블랙 데이터 전압인 표시 장치.
  12. 제1 항에 있어서,
    상기 서브 화소들은 상기 제1 열, 상기 제3 열, 상기 제5 열 및 상기 제7 열에 교대로 배열된 적색 서브 화소 및 청색 서브 화소와,
    상기 제1 열과 상기 제3 열 사이의 상기 제2 열, 상기 제3 열과 상기 제5 열 사이의 상기 제4 열, 상기 제5 열과 상기 제7 열 사이의 상기 제6 열 및 상기 제7 열 외측에 배치된 상기 제8 열에 배열된 녹색 서브 화소를 포함하고,
    상기 제3 열 및 상기 제7 열에는 상기 제1 열 및 상기 제5 열과 반대 순서로 상기 적색 서브 화소 및 상기 청색 서브 화소가 교대로 배열된 표시 장치.
  13. 제4 항에 있어서,
    상기 제1 내지 제4 스위치는 트랜지스터로 이루어지며, 상기 게이트는 게이트 전극이고, 상기 제1 단자는 드레인 전극이며, 상기 제2 단자는 소스 전극인 표시 장치.
  14. 표시 영역에 배치된 서브 화소들;
    상기 표시 영역의 주변 영역인 비표시 영역에 배치되되, 상기 표시 영역의 하측에 위치하는 표시 구동 회로;
    상기 비표시 영역에 배치된 크랙 감지선들;
    상기 서브 화소들과 상기 표시 구동 회로를 연결하는 팬 아웃 라인들; 및
    상기 표시 영역과 상기 표시 구동 회로 사이에 배치되되, 상기 표시 구동 회로에 인접하게 위치하고, 상기 크랙 감지선들과 상기 팬 아웃 라인들과 전기적으로 연결된 검사부를 포함하고,
    상기 검사부는, 상기 팬 아웃 라인에 테스트 전압을 인가하여 상기 팬 아웃 라인의 단락 및 단선을 검사하고, 상기 크랙 감지선들에 테스트 전압을 인가하여 상기 크랙 감지선의 손상을 검사하도록 구성된 표시 장치.
  15. 제14 항에 있어서,
    상기 팬 아웃 라인들과 전기적을 연결된 배선 패드들을 더 포함하고,
    상기 표시 구동 회로는 범프들 및 구동 직접 회로를 포함하며, 상기 구동 직접 회로는 범프를 통하여 상기 배선 패드들과 접속되는 표시 장치.
  16. 제15 항에 있어서,
    상기 표시 구동 회로의 외측에 배치되며, 회로 보드가 부착되는 표시 패드를 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 표시 영역과 상기 검사부 사이에 배치되되, 상기 표시 영역에 인접하게 위치하는 점등 회로부를 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 서브 화소들과 연결된 제1 내지 제4 데이터 라인을 더 포함하고,
    상기 팬 아웃 라인은 제1 내지 제4 팬 아웃 라인을 포함하며, 상기 제1 데이터 라인은 상기 제1 팬 아웃 라인과 연결되고, 상기 제2 데이터 라인은 상기 제2 팬 아웃 라인과 연결되며, 상기 제3 데이터 라인은 상기 제3 팬 아웃 라인과 연결되고, 상기 제4 데이터 라인은 상기 제4 팬 아웃 라인과 연결되는 표시 장치.
  19. 제18 항에 있어서,
    상기 서브 화소들은 복수의 열을 따라 배열되며, 동일한 열에는 동일한 색상의 서브 화소가 배치되는 스트라이프 형태인 표시 장치.
  20. 표시 영역에 배치된 서브 화소들과, 상기 표시 영역의 주변 영역인 비표시 영역에 배치되되 상기 표시 영역의 하측에 위치하는 표시 구동 회로와, 상기 비표시 영역에 배치된 크랙 감지선들과, 상기 서브 화소들과 상기 표시 구동 회로를 연결하는 팬 아웃 라인들 및 상기 표시 영역과 상기 표시 구동 회로 사이에 배치되되, 상기 표시 구동 회로에 인접하게 위치하고, 상기 크랙 감지선들과 상기 팬 아웃 라인들과 전기적으로 연결된 검사부를 포함하는 표시 장치의 검사 방법에 있어서,
    상기 검사부는 상기 팬 아웃 라인에 테스트 전압을 인가하여 상기 팬 아웃 라인의 단락 및 단선을 검사하는 단계; 및
    상기 크랙 감지선들에 테스트 전압을 인가하여 상기 크랙 감지선의 손상을 검사하는 단계를 포함하는 표시 장치의 검사 방법.
KR1020190042355A 2019-04-11 2019-04-11 표시 장치 및 그 검사 방법 KR20200120781A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190042355A KR20200120781A (ko) 2019-04-11 2019-04-11 표시 장치 및 그 검사 방법
US16/741,443 US11276339B2 (en) 2019-04-11 2020-01-13 Display device and method of inspecting the same
CN202010194687.2A CN111816104A (zh) 2019-04-11 2020-03-19 显示装置及其检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190042355A KR20200120781A (ko) 2019-04-11 2019-04-11 표시 장치 및 그 검사 방법

Publications (1)

Publication Number Publication Date
KR20200120781A true KR20200120781A (ko) 2020-10-22

Family

ID=72748313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190042355A KR20200120781A (ko) 2019-04-11 2019-04-11 표시 장치 및 그 검사 방법

Country Status (3)

Country Link
US (1) US11276339B2 (ko)
KR (1) KR20200120781A (ko)
CN (1) CN111816104A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11749178B2 (en) 2021-04-26 2023-09-05 Samsung Display Co., Ltd. Display device for providing test data signals of different voltage levels to different areas of a display panel in a test mode

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210055375A (ko) * 2019-11-07 2021-05-17 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 데이터 링크 라인 결함 검출 방법
CN111128063B (zh) * 2020-01-20 2021-03-23 云谷（固安）科技有限公司 显示面板的测试电路、方法及显示面板
KR20210114577A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 표시 패널 검사 회로
CN113410149A (zh) * 2020-03-16 2021-09-17 三星显示有限公司 显示装置
KR20220003735A (ko) * 2020-07-02 2022-01-11 엘지디스플레이 주식회사 디스플레이 장치 및 구동 회로
US11804172B2 (en) 2021-10-19 2023-10-31 Samsung Display Co., Ltd. Display device and method of inspecting the same
CN114335024A (zh) * 2021-12-30 2022-04-12 武汉天马微电子有限公司 显示面板及显示装置
CN114913795A (zh) * 2022-05-30 2022-08-16 武汉天马微电子有限公司 显示面板及其裂纹检测方法、显示装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274037B1 (ko) * 2006-09-25 2013-06-12 삼성디스플레이 주식회사 표시 장치
KR101353493B1 (ko) * 2007-02-28 2014-01-24 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR101113340B1 (ko) * 2010-05-13 2012-02-29 삼성모바일디스플레이주식회사 액정 표시장치 및 그의 검사방법
KR101843360B1 (ko) * 2010-12-24 2018-03-30 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 표시 장치 및 표시 장치의 동작 방법
KR101985921B1 (ko) * 2012-06-13 2019-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6138480B2 (ja) * 2012-12-20 2017-05-31 株式会社ジャパンディスプレイ 表示装置
KR102047005B1 (ko) * 2013-05-31 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102054849B1 (ko) * 2013-06-03 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102098743B1 (ko) 2013-10-02 2020-04-09 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102174368B1 (ko) * 2014-02-25 2020-11-05 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 테스트 방법
US9454684B2 (en) * 2014-05-28 2016-09-27 Taiwan Semiconductor Manufacturing Company Limited Edge crack detection system
KR102246365B1 (ko) * 2014-08-06 2021-04-30 삼성디스플레이 주식회사 표시장치와 그의 제조방법
TWI540323B (zh) * 2014-09-16 2016-07-01 友達光電股份有限公司 顯示面板之測試單元結構與顯示面板
KR102409454B1 (ko) * 2015-02-02 2022-06-15 삼성디스플레이 주식회사 표시 패널
KR102270632B1 (ko) * 2015-03-04 2021-06-30 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
KR102314796B1 (ko) * 2015-03-11 2021-10-19 삼성디스플레이 주식회사 표시 패널
KR102343654B1 (ko) * 2015-03-31 2021-12-27 삼성디스플레이 주식회사 표시 장치
KR102417143B1 (ko) * 2015-04-29 2022-07-05 삼성디스플레이 주식회사 표시 장치
KR102446857B1 (ko) * 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
KR102343803B1 (ko) * 2015-06-16 2021-12-29 삼성디스플레이 주식회사 표시장치 및 그의 검사방법
CN105489613A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法、检测方法、显示装置
KR102518922B1 (ko) * 2016-01-21 2023-04-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102518427B1 (ko) * 2016-03-14 2023-04-05 삼성디스플레이 주식회사 표시 장치
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
KR102561277B1 (ko) * 2016-08-01 2023-07-28 삼성디스플레이 주식회사 표시 장치
KR20180030286A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 테스트부를 갖는 표시장치
KR20180065061A (ko) 2016-12-06 2018-06-18 삼성디스플레이 주식회사 표시 장치
CN107039467B (zh) * 2017-05-15 2020-03-06 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107589612B (zh) * 2017-10-24 2021-02-19 惠科股份有限公司 一种阵列基板及显示面板
CN108364598A (zh) * 2018-03-26 2018-08-03 京东方科技集团股份有限公司 显示基板及其短路检测方法、显示装置
KR102573919B1 (ko) * 2018-12-05 2023-09-04 엘지디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11749178B2 (en) 2021-04-26 2023-09-05 Samsung Display Co., Ltd. Display device for providing test data signals of different voltage levels to different areas of a display panel in a test mode

Also Published As

Publication number Publication date
CN111816104A (zh) 2020-10-23
US20200327834A1 (en) 2020-10-15
US11276339B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
KR20200120781A (ko) 표시 장치 및 그 검사 방법
US11087654B2 (en) Display panel and method of testing the same
KR102246365B1 (ko) 표시장치와 그의 제조방법
US11232728B2 (en) Display panel and crack detecting method thereof, display apparatus
US11087653B2 (en) Inspection system and method of inspecting a display cell using the same
US11514842B2 (en) LED based display panel including common LED driving circuit and display apparatus including the same
US10198977B2 (en) Display panel
US11017699B2 (en) Display panel and display device including lighting test circuit
TWI517122B (zh) 顯示面板、顯示裝置及電子系統
CN106816137A (zh) 显示装置及增加该显示装置亮度均一性的方法
KR102391454B1 (ko) 유기발광표시장치 및 그 구동 방법
WO2024055786A1 (zh) 显示母板及其检测方法、显示基板和显示装置
CN104934459A (zh) 有机发光二极管显示装置及其驱动方法
US20230143178A1 (en) Display device and data driving circuit
KR20150078559A (ko) 표시장치
KR20070078141A (ko) 액정 패널의 게이트 라인 스캔 회로
KR102576695B1 (ko) 표시 장치
US20230320147A1 (en) Display device and method of testing the same
KR20210116826A (ko) 표시 장치
KR20210086075A (ko) 발광 표시 장치
KR20220096695A (ko) 먹스를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal