KR102314796B1 - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR102314796B1
KR102314796B1 KR1020150033991A KR20150033991A KR102314796B1 KR 102314796 B1 KR102314796 B1 KR 102314796B1 KR 1020150033991 A KR1020150033991 A KR 1020150033991A KR 20150033991 A KR20150033991 A KR 20150033991A KR 102314796 B1 KR102314796 B1 KR 102314796B1
Authority
KR
South Korea
Prior art keywords
voltage
inspection
unit
display panel
transistor
Prior art date
Application number
KR1020150033991A
Other languages
English (en)
Other versions
KR20160110751A (ko
Inventor
서상호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150033991A priority Critical patent/KR102314796B1/ko
Priority to US14/807,741 priority patent/US10198977B2/en
Publication of KR20160110751A publication Critical patent/KR20160110751A/ko
Application granted granted Critical
Publication of KR102314796B1 publication Critical patent/KR102314796B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/20—Investigating the presence of flaws
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

본 발명의 표시 패널은, 복수의 화소가 배열된 표시부; 제1 제어 신호에 따라 상기 표시부에 제1 검사용 전압을 인가하는 검사 회로부; 상기 검사 회로부와 연결되고, 상기 제1 검사용 전압과 제1 제어 신호를 상기 검사 회로부에 전달하는 패드부; 및 상기 검사 회로부와 상기 패드부 사이에서 연결되는 적어도 하나의 외곽 검사 라인을 포함하고, 상기 외곽 검사 라인은 복수의 트랜지스터를 포함한다.

Description

표시 패널{DISPLAY PANEL}
본 발명은 표시 패널에 관한 것으로서, 더 구체적으로는 불량 검사 과정에서의 표시 패널에 관한 것이다.
다수의 표시 패널은 하나의 기판(이하, 원장 기판) 상에서 형성된 후, 스크라이빙(scribing)되어 개개의 표시 패널들로 분리된다.
이러한 표시 패널들은 분리되기 전에 원장 기판 상에서 검사 공정을 거칠 수도 있고, 분리된 이후에 검사 공정을 거칠 수도 있다. 이러한 검사 공정은 점등 검사, 에이징(aging) 검사 등을 포함할 수 있다.
이러한 표시 패널들은 각각의 표시 패널의 외곽을 경유하는 적어도 하나의 외곽 검사 라인을 포함할 수 있다. 이러한 외곽 검사 라인을 MCD(Module Crack Detection) 배선이라고도 한다.
표시 패널의 외곽에 크랙(crack)이 발생하는 경우 외곽 검사 라인의 저항은 정상인 경우보다 높아지게 된다. 따라서 저항 값 상승에 따른 전압 강하를 감지하여 표시 패널 외곽의 크랙 여부를 판단할 수 있다.
하지만 표시 패널이 대형화 됨에 따라, 외곽 검사 라인도 길어지고, 그에 따라 외곽 검사 라인의 저항 값이 커지게 된다. 이러한 외곽 검사 라인의 저항 값에 맞춰 다른 회로 부분의 매칭(Matching) 저항을 설계하려면 최소한의 공간이 필요한데 이를 확보하는 것이 쉽지 않다.
또한 외곽 검사 라인의 자체 저항 값이 높아질수록 크랙 발생 시의 전압 강하량이 상대적으로 떨어져 크랙 여부 검출도 어렵게 된다.
따라서, 외곽 검사 라인의 배선 저항으로 인한 전압 강하를 방지할 수 있는 설계가 필요하다.
본 발명이 해결하고자 하는 기술적 과제는 외곽 검사 라인의 길이에 무관하게 패널 외곽의 크랙이 검출 가능한 표시 패널을 제공하는 데 있다.
본 발명의 한 실시예에 따른 표시 패널은, 복수의 화소가 배열된 표시부; 제1 제어 신호에 따라 상기 표시부에 제1 검사용 전압을 인가하는 검사 회로부; 상기 검사 회로부와 연결되고, 상기 제1 검사용 전압과 제1 제어 신호를 상기 검사 회로부에 전달하는 패드부; 및 상기 검사 회로부와 상기 패드부 사이에서 연결되는 적어도 하나의 외곽 검사 라인을 포함하고, 상기 외곽 검사 라인은 복수의 트랜지스터를 포함한다.
상기 외곽 검사 라인은 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터는, 일단이 상기 제2 트랜지스터의 제어단자에 연결되고, 타단 및 제어단자가 상기 패드부에 연결되고, 상기 제2 트랜지스터는, 일단이 상기 검사 회로부에 연결되고, 타단이 상기 패드부에 연결될 수 있다.
상기 외곽 검사 라인은 N 개의 트랜지스터를 포함하고, 제1 트랜지스터는, 일단이 제2 트랜지스터의 제어단자에 연결되고, 타단 및 제어단자가 상기 패드부에 연결되고, 제M 트랜지스터는, 일단이 제M+1 트랜지스터의 제어단자에 연결되고, 타단이 상기 패드부에 연결되고, 제어단자가 제M-1 트랜지스터의 일단에 연결되고, 제N 트랜지스터는, 일단이 상기 검사 회로부에 연결되고, 타단이 상기 패드부에 연결되고, 제어단자가 제N-1 트랜지스터의 일단에 연결되고, M은 N보다 작고 1보다 큰 자연수일 수 있다.
상기 N 개의 트랜지스터 중 적어도 하나의 트랜지스터는 상기 외곽 검사 라인의 배선 저항이 상대적으로 높은 제1 영역에 배치될 수 있다.
상기 적어도 하나의 트랜지스터는 상기 제1 영역에서 상기 배선 저항에 의한 전압 강하량보다 더 낮은 전압 강하량을 갖도록 채널이 설계될 수 있다.
상기 표시부는 복수의 데이터 라인을 포함하고, 상기 검사 회로부는 상기 복수의 데이터 라인에 연결되어 상기 제1 검사용 전압을 전달하는 복수의 검사 라인을 포함하고, 상기 외곽 검사 라인은 상기 복수의 검사 라인 중 하나가 상기 표시 패널 외곽을 경유하도록 연장된 라인일 수 있다.
상기 검사 회로부는, 상기 제1 제어 신호가 온-레벨일 때, 제1 레벨의 상기 제1 검사용 전압을 상기 표시부에 인가하여 상기 복수의 화소를 초기화시키고, 상기 제1 제어 신호의 다음번 온-레벨에서, 제2 레벨의 상기 제1 검사용 전압을 상기 표시부에 인가하여 상기 복수의 화소가 특정 계조로 발광하도록 하고, 상기 외곽 검사 라인이 연결된 데이터 라인의 화소 열이 상기 특정 계조로 발광하지 않을 때 상기 표시 패널의 외곽에 크랙이 존재한다고 판정될 수 있다.
상기 표시 패널의 외곽에 크랙이 존재하고 상기 제1 제어 신호가 상기 다음번 온-레벨일 때, 상기 화소 열이 상기 제1 레벨과 상기 제2 레벨 사이의 전압에 대응하는 계조로 발광할 수 있다.
상기 패드부로부터 제2 검사용 전압 및 제2 제어 신호를 전달받는 데이터 분배부를 더 포함하고, 상기 데이터 분배부는 상기 제2 제어 신호에 따라 상기 제2 검사용 전압을 상기 복수의 데이터 라인에 인가할 수 있다.
상기 검사 회로부는 상기 제1 제어 신호가 온-레벨일 때 상기 제1 검사용 전압을 상기 표시부에 인가하여 상기 복수의 화소를 초기화시키고, 상기 데이터 분배부는 상기 제2 제어 신호가 온-레벨일 때 상기 제2 검사용 전압을 상기 표시부에 인가하여 상기 복수의 화소가 특정 계조로 발광하도록 하고, 상기 외곽 검사 라인이 연결된 데이터 라인의 화소 열이 상기 특정 계조로 발광하지 않을 때 상기 표시 패널의 외곽에 크랙이 존재한다고 판정될 수 있다.
상기 표시 패널의 외곽에 크랙이 존재하고 상기 제2 제어 신호가 온-레벨일 때, 상기 화소 열이 상기 제1 검사용 전압과 상기 제2 검사용 전압 사이의 전압에 대응하는 계조로 발광할 수 있다.
본 발명의 실시예에 따르면 외곽 검사 라인의 길이에 무관하게 패널 외곽의 크랙이 검출 가능한 표시 패널을 제공할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 패널을 도시한 도면이다.
도 2는 도 1의 표시 패널의 예시적인 회로도이다.
도 3a 및 3b는 도 2의 회로도에서 크랙 검사 구동을 설명하기 위한 도면이다.
도 4는 도 1의 표시 패널의 다른 예시적인 회로도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 표시 패널을 도시한 도면이다.
도 1을 참조하면 본 발명의 한 실시예에 따른 표시 패널(100)은 표시부(200), 검사 회로부(300), 외곽 검사 라인(400a, 400b), 패드부(500) 및 데이터 분배부(600)를 포함한다.
표시부(200)는 복수의 화소가 배열되어 구성된다. 일반적으로 복수의 화소는 행렬 형태로 배열된다. 배열 구조는 RGB 스트라이프(RGB stripe), RGBW, 펜타일(pentile) 구조 등으로 분류될 수 있다.
표시부(200)의 각 화소는 액정 층을 포함하여 액정 표시 장치를 구성할 수도 있고, 유기 발광 다이오드(OLED)를 포함하여 유기 발광 표시 장치를 구성할 수도 있다.
검사 회로부(300)는 제1 제어 신호에 따라 표시부(200)에 제1 검사용 전압을 인가한다. 이러한 제1 제어 신호와 제1 검사용 전압은 패드부(500)로부터 전달된다.
패드부(500)는 외부에서 인가된 전원 및 제어 신호를 표시 패널(100)의 각 소자에 전달하는 역할을 한다. 따라서 이하에서 본 발명의 구동에 필요한 전원 및 제어 신호는 패드부(500)로부터 전달받는 것으로 설명한다.
데이터 분배부(600)는 제2 제어 신호에 따라 제2 검사용 전압을 복수의 데이터 라인에 인가한다. 데이터 라인은 표시부(200)에 포함되고, 각각의 데이터 라인에 연결된 각각의 화소 열에 제2 검사용 전압을 전달한다.
데이터 분배부(600)는 디멀티플렉서(demultiplexer)로 구성될 수 있다. 데이터 분배부(600)는, 검사 단계가 아닌, 표시 장치 구동 단계에서는 제어 신호에 따라 데이터 전압을 데이터 라인에 선택적으로 인가하는 역할을 하게 된다.
외곽 검사 라인(400a, 400b)은 표시 패널(100)의 외곽을 경유하도록 배치된다.
본 발명의 표시 패널(100)은 적어도 하나의 외곽 검사 라인을 포함한다. 도 1의 실시예에서는 두 개의 외곽 검사 라인(400a, 400b)을 포함한다. 외곽 검사 라인(400a)은 표시 패널(100) 좌측 외곽의 크랙 여부를 검출하는데 사용된다. 외곽 검사 라인(400b)은 표시 패널(100)의 우측 외곽의 크랙 여부를 검출하는데 사용된다.
외곽 검사 라인(400a, 400b)은 검사 회로부(300)와 패드부(500) 사이에서 연결된다. 외곽 검사 라인(400a, 400b)은 복수의 트랜지스터를 포함한다.
검사 회로부(300)와 외곽 검사 라인(400a, 400b)은 검사 완료 이후에 표시 패널(100)로부터 제거될 수 있다. 제거되지 않고 표시 장치가 구동되는 경우, 검사 회로부(300)와 외곽 검사 라인(400a, 400b)을 구성하는 트랜지스터들에 오프 레벨의 전압이 인가됨으로써, 기타 구동소자들과 전기적으로 절연될 수 있다.
도 2는 도 1의 표시 패널의 예시적인 회로도이다.
도 2의 실시예에서 표시부(200)는 18개의 화소(R, G, B)를 포함하고 있다. 18개는 예시적인 화소의 개수로서 설명을 위한 것이다. 표시부(200)의 복수의 화소(R, G, B)는 RGB 스트라이프 구조로 배열되어 있다. 화소(R)는 적색 화소, 화소(G)는 녹색 화소, 화소(B)는 청색 화소이다. 각 화소로부터 발광되는 광을 조합하여 사용자에게 화상을 표시한다.
표시부(200)의 각 화소 열을 구성하는 화소는 하나의 데이터 라인으로 연결된다. 도 2의 실시예에서 각 화소 열은 3개의 화소를 포함한다.
도시되진 않았지만, 스캔 구동부의 스캔 신호에 따라 한 행의 화소가 선택되어 데이터 라인의 전압이 해당 행의 화소에 인가되게 된다. 스캔 구동부의 동작은 일반적인 동작으로서 본 발명의 특징이 아니므로, 이하에선 데이터 라인으로부터 각 화소로의 전압 전달에 대한 설명은 생략한다.
검사 회로부(300)는 복수의 트랜지스터(310, 320, 330, 340, 350, 360)를 포함한다. 검사 회로부(300)는 패드부(500)로부터 제1 제어 신호(DC_GATE)와 제1 검사용 전압(DC_R, DC_G, DC_B)을 전달 받는다.
제1 제어 신호(DC_GATE)는 각 트랜지스터(310, 320, 330, 340, 350, 360)의 제어 단자에 인가된다. 제1 검사용 전압(DC_R)은 트랜지스터(310, 340)의 일단에 인가되고, 제1 검사용 전압(DC_G)은 트랜지스터(320, 350)의 일단에 인가되고, 제1 검사용 전압(DC_B)은 트랜지스터(330, 360)의 일단에 인가된다.
제1 제어 신호(DC_GATE)가 온-레벨(ON level)일 때 트랜지스터(310, 320, 330, 340, 350, 360)가 도통되어 제1 검사용 전압(DC_R, DC_G, DC_B)을 표시부(200)로 전달한다. 구체적인 검사 구동에 대해서는 도 3a 및 3b에서 상세히 설명한다.
본 실시예에서 모든 트랜지스터는 P형(Positive typed) 트랜지스터로 표현되었으나, N형(Negative typed) 트랜지스터가 채용될 수도 있다. P형 트랜지스터를 채용한 본 실시예에서는 온-레벨은 로우 전압(low voltage)이고, 오프-레벨(OFF-level)은 하이 전압(high voltage)이다.
데이터 분배부(600)는 복수의 트랜지스터(610, 620, 630, 640, 650, 660)를 포함한다. 데이터 분배부(600)는 패드부(500)로부터 제2 제어 신호(CLC_R, CLC_G, CLC_B) 및 제2 검사용 전압(TEST_A, TEST_B)를 전달받는다.
제2 제어 신호(ClC_R)는 트랜지스터(610, 640)의 제어 단자에 인가된다. 제2 제어 신호(CLC_G)는 트랜지스터(620, 650)의 제어 단자에 인가된다. 제2 제어 신호(CLC_B)는 트랜지스터(630, 660)의 제어 단자에 인가된다.
제2 검사용 전압(TEST_A)은 트랜지스터(610, 620, 630)의 일단에 인가되고, 제2 검사용 전압(TEST_B)은 트랜지스터(640, 650, 660)의 일단에 인가된다.
제2 제어 신호(CLC_R, CLC_G, CLC_B) 중 하나가 온-레벨이면 대응하는 트랜지스터가 도통되어 제2 검사용 전압(TEST_A, TEST_B)을 표시부(200)로 전달한다. 구체적인 검사 구동에 대해서는 도 3a 및 3b에서 상세히 설명한다.
외곽 검사 라인(400a)은 트랜지스터(410, 420, 430, 440, 450)를 포함한다. 외곽 검사 라인(400b)은 이하 외곽 검사 라인(400a)과 동일 또는 유사한 구조 및 기능을 가지므로 설명은 생략한다.
트랜지스터(410)는, 일단이 트랜지스터(420)의 제어 단자에 연결되고, 타단 및 제어 단자가 패드부(500)에 연결된다. 한 실시예로서, 트랜지스터(410)의 타단은 검사용 전압(CDV)에 연결되고, 제어 단자는 제어 신호(CDV_C)에 연결될 수 있다.
트랜지스터(420)는 일단이 트랜지스터(430)의 제어 단자에 연결되고, 타단이 검사용 전압(CDV)에 연결되고, 제어 단자가 트랜지스터(410)의 일단과 연결된다.
트랜지스터(430, 440)의 연결 관계 또한 상술한 바와 유사하므로 설명을 생략한다.
트랜지스터(450)는 일단이 검사 회로부(300)에 연결되고, 타단이 패드부(500)에 연결되고, 제어 단자가 트랜지스터(440)의 일단과 연결된다. 한 실시예로서, 트랜지스터(450)의 일단은 제1 검사용 전압(DC_G)가 인가되는 검사 라인과 연결되고, 트랜지스터(450)의 타단은 검사용 전압(CDV)에 연결된다.
외곽 검사 라인(400a)은 복수의 검사 라인 중 하나가 표시 패널(100)의 외곽을 경유하도록 연장되어 있는 형태이다. 본 실시예에서, 복수의 검사 라인 중 하나는 제1 검사용 전압(DC_G)이 인가되는 검사 라인이다. 외곽 검사 라인(400a)과 연결되는 검사 라인은 다른 검사 라인일 수 있다.
본 실시예에서 외곽 검사 라인(400a)은 5 개의 트랜지스터(410, 420, 430, 440, 450)를 포함하지만 더 적은 개수 또는 더 많은 개수의 트랜지스터를 포함하도록 구성될 수도 있다.
본 실시예에서 외곽 검사 라인(400b)은 5개의 트랜지스터를 포함하지만, 외곽 검사 라인(400a)과 다른 개수의 트랜지스터를 포함하도록 구성될 수도 있다.
외곽 검사 라인(400a)에 포함되는 트랜지스터(410, 420, 430, 440, 450) 각각은 외곽 검사 라인(400a)의 배선 저항이 상대적으로 높은 제1 영역에 배치될 수 있다.
외곽 검사 라인(400a)의 저항은 외곽 검사 라인(400a)의 재질, 구조 및 다른 소자와의 전기적 관계에 따라 부분적으로 달라질 수 있다. 특히 외곽 검사 라인(400a)이 길어질수록 외곽 검사 라인(400a)은 위치에 따른 배선 저항이 불균일할 수 있다.
본 실시예에서는, 이러한 외곽 검사 라인(400a)의 저항이 상대적으로 높은 위치에 트랜지스터(410, 420, 430, 440, 450)를 배치한다.
트랜지스터(410, 420, 430, 440, 450)는 채널의 크기 및 구조를 설계함에 따라 전압 강하량을 조절할 수 있다. 이때 트랜지스터(410, 420, 430, 440, 450)에 의한 전압 강하량은 위치한 배선 저항에 의한 전압 강하량보다 더 낮은 전압 강하량일 수 있다.
또한 외곽 검사 라인(400a)에는 전압이 제2 검사용 전압(DC_G) 및 검사용 전압(CDV)으로부터 공급되므로, 하나의 전원 공급선만 포함하는 종래의 외곽 검사 라인에 비해 전압 강하량이 더 낮도록 설계될 수 있다.
도 3a 및 3b는 도 2의 회로도에서 크랙 검사 구동을 설명하기 위한 도면이다. 도 3a 및 3b에서는, 외곽 검사 라인(400a)의 트랜지스터(430)가 있는 부분에서 크랙이 발생하였을 경우를 가정한다.
본 실시예에서 표시부(200)는 노멀리 화이트(normally white) 모드로서 저전압인 제1 레벨 전압에서 백색 계조로 발광하고, 고전압인 제2 레벨 전압에서 흑색 계조로 발광한다.
표시부(200)가 노멀리 블랙(normally black) 모드인 실시예에서도 전압 레벨을 달리해서 동일한 과정을 적용할 수 있으므로 설명은 생략한다.
먼저, 패드부(500)를 통해서 제1 검사용 전압(DC_R, DC_G, DC_B)이 검사 회로부(300)에 인가된다. 제1 제어 신호(DC_GATE)에 온-레벨의 전압이 인가됨으로써 트랜지스터(310, 320, 330, 340, 350, 360)가 도통된다. 본 실시예에서 제1 검사용 전압(DC_R, DC_G, DC_B)은 로우 레벨 전압이지만 백색 계조로 발광하는 제1 레벨 전압보다 높은 레벨일 수 있다. 따라서 복수의 화소(R, G, B)는 로우 레벨 전압으로 충전되고, 회색 계조를 가질 수 있다. 이를 각 화소가 초기화 되었다고 표현할 수 있다.
외곽 검사 라인(400b)이 배선된 부분에는 크랙이 없으므로, 외곽 검사 라인(400b)이 연결된 검사 라인 또한 다른 검사 라인과 동일한 레벨의 전압이 인가된다. 검사용 전압(CDV)은 제1 검사용 전압(DC_G)와 동일 유사한 레벨의 전압일 수 있다. 제어 신호(CDV_C)에는 외곽 검사 라인(400a, 400b)의 트랜지스터를 도통시키기에 충분한 로우 레벨의 전압이 인가된다.
전술한 바와 같이, 외곽 검사 라인(400a)의 트랜지스터(430)가 있는 부분에 크랙이 발생하였으므로, 해당 부분의 배선 저항이 상대적으로 상승하게 된다. 따라서 제1 검사용 전압(DC_G) 및 검사용 전압(CDV)이 상승된 배선 저항에 의해 전압 강하되므로, 트랜지스터(320)가 연결된 화소 열(210)에는 다른 화소 열 보다 작은 전압이 인가된다. 따라서 화소 열(210)은 다른 화소 열보다 덜 충전되게 된다.
구체적으로, 검사용 전압(CDV)이 인가되는 배선에 크랙이 발생한 경우에는 배선 저항이 직접적으로 상승한다. 따라서 전압 강하가 이루어진다.
만약 트랜지스터(430)의 제어 단자와 트랜지스터(420)의 일단이 연결되는 배선이 끊어지는 경우에는 트랜지스터(430)의 제어 단자에 제어 신호(CDV_C)가 전달되지 못한다. 따라서 트랜지스터(430)가 오프되므로 제1 검사용 전압(DC_G)이 대응하는 화소 열(210)에 전달되지 못하게 된다. 검사용 전압(CDV)만으로는 화소 열(210)이 다른 화소 열과 동일한 충전 레벨을 달성하지 못하게 된다.
결론적으로, 외곽 검사 라인(400a)의 어느 부분에 크랙이 발생하더라도 전압 강하가 이루어져 화소 열(210)에는 다른 화소 열보다 적은 전압이 충전되게 된다.
따라서, 도 3a를 참조하면 화소 열(210)은 백색 계조에 가깝게 발광하고 있으며, 다른 화소 열은 백색 계조보다 어두운 회색 계조로 발광하고 있다.
실시예에 따라, 이 시점에서 표시 패널(100)의 외곽 크랙을 검출할 수 있다. 이때 데이터 분배부(600)의 구성은 제외될 수 있다(도 4 참조).
다른 실시예로서, 각 화소 열은 제1 레벨 전압으로 충전될 수 있다. 즉, 각 화소 열은 백색 계조를 가질 수 있다. 이때 화소 열(210)은 제1 레벨 전압보다 낮은 전압으로 충전될 수 있다. 노멀리 화이트 모드이므로, 화소 열(210) 또한 백색 계조를 가질 수 있다. 따라서, 도 3a에 도시된 바와 달리 초기화 시점에서 전 화소가 백색 계조로 발광할 수 있다.
다음으로, 제1 제어 신호(DC_GATE)에는 오프-레벨의 전압이 인가되어 트랜지스터(310, 320, 330, 340, 350, 360)는 오프 상태가 된다.
제2 검사용 전압(TEST_A, TEST_B)에 하이 레벨 전압이 인가된다. 이때 하이 레벨 전압은 각각의 화소 열을 제2 레벨 전압까지 충전 가능한 전압일 수 있다. 도시되진 않았지만 스캔 구동부를 통해서 각 화소의 스위칭 트랜지스터를 도통시키는 기간이 조절될 수 있다. 이러한 스위칭 트랜지스터는 스캔 라인에 의해 제어되어 데이터 라인의 전압을 각 화소로 공급하는 역할을 한다. 이러한 스위칭 트랜지스터가 온 되는 기간을 조절하여 각 화소의 충전 전압이 흑색 계조를 표현하는 제2 레벨 전압까지 충전될 수 있다.
트랜지스터(610, 620, 630, 640, 650, 660)는 제2 제어 신호(CLC_R, CLC_G, CLC_B)에 의해 제어되어 순차적으로 도통될 수 있다.
도 3b를 참조하면, 화소 열(210)을 제외한 화소 열들은 제2 레벨 전압까지 충전되어 흑색 계조로 발광한다. 하지만 화소 열(210)은 도 3a의 단계에서 다른 화소 열보다 덜 충전되기 때문에, 도 3b 단계에서 또한 흑색 계조로 발광할만큼 충분히 충전되지 않는다.
즉, 표시부(200) 중 화소 열(210)에서 명선이 발견된다. 따라서 표시 패널(100)의 좌측 외곽부에 크랙이 발생하였음을 검출할 수 있다.
도 4는 도 1의 표시 패널의 다른 예시적인 회로도이다.
도 4에서는, 데이터 분배부(600)가 없는 점이 도 2와 다른 점이다.
데이터 분배부(600) 없이 외곽의 크랙을 검출하는 방법은 다음과 같다.
제1 레벨인 제1 검사용 전압(DC_R, DC_G, DC_B)이 검사 회로부(300)에 인가되고, 제1 제어 신호(DC_GATE)가 온-레벨이 됨으로써, 표시부(200)의 복수의 화소(R, G, B)가 제1 레벨 전압으로 초기화된다.
이때 화소 열(210)은 크랙 발생으로 인한 전압 강하로 인해 제1 레벨 전압까지 충전되지 못한다.
다음으로, 제1 제어 신호(DC_GATE)가 오프-레벨이 되고, 제1 검사용 전압(DC_R, DC_G, DC_B)은 제2 레벨 전압으로 변동된다.
다시 제1 제어 신호(DC_GATE)가 온-레벨이 됨으로써, 제2 레벨인 제1 검사용 전압(DC_R, DC_G, DC_B)이 표시부(200)로 공급된다. 따라서 각 화소(R, G, B)는 제2 레벨 전압으로 충전되어 흑색 계조를 갖게 된다.
하지만, 화소 열(210)은 이전에 제1 레벨 전압으로 초기화되지 못했으므로, 충분히 충전되지 못하여 흑색 계조를 갖지 못하게 된다.
따라서, 화소 열(210)에서 명선이 검출될 수 있고, 표시 패널(100) 좌측 외곽의 크랙이 발생하였다고 판단되게 된다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 표시 패널
200: 표시부
300: 검사 회로부
400a, 400b: 외곽 검사 라인
500: 패드부
600: 데이터 분배부

Claims (11)

  1. 복수의 화소가 배열된 표시부;
    제1 제어 신호에 따라 상기 표시부에 제1 검사용 전압을 인가하는 검사 회로부;
    상기 검사 회로부와 연결되고, 상기 제1 검사용 전압과 제1 제어 신호를 상기 검사 회로부에 전달하는 패드부; 및
    상기 검사 회로부와 상기 패드부 사이에서 연결되는 적어도 하나의 외곽 검사 라인을 포함하고,
    상기 외곽 검사 라인은 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
    상기 제1 트랜지스터는, 일단이 상기 제2 트랜지스터의 제어단자에 연결되고, 타단 및 제어단자가 상기 패드부에 연결되고,
    상기 제2 트랜지스터는, 일단이 상기 검사 회로부에 연결되고, 타단이 상기 패드부에 연결되는,표시 패널.
  2. 삭제
  3. 복수의 화소가 배열된 표시부;
    제1 제어 신호에 따라 상기 표시부에 제1 검사용 전압을 인가하는 검사 회로부;
    상기 검사 회로부와 연결되고, 상기 제1 검사용 전압과 제1 제어 신호를 상기 검사 회로부에 전달하는 패드부; 및
    상기 검사 회로부와 상기 패드부 사이에서 연결되는 적어도 하나의 외곽 검사 라인을 포함하고,상기 외곽 검사 라인은 N 개의 트랜지스터를 포함하고,
    제1 트랜지스터는, 일단이 제2 트랜지스터의 제어단자에 연결되고, 타단 및 제어단자가 상기 패드부에 연결되고,
    제M 트랜지스터는, 일단이 제M+1 트랜지스터의 제어단자에 연결되고, 타단이 상기 패드부에 연결되고, 제어단자가 제M-1 트랜지스터의 일단에 연결되고,
    제N 트랜지스터는, 일단이 상기 검사 회로부에 연결되고, 타단이 상기 패드부에 연결되고, 제어단자가 제N-1 트랜지스터의 일단에 연결되고,
    M은 N보다 작고 1보다 큰 자연수인
    표시 패널.
  4. 제3 항에 있어서,
    상기 외곽 검사 라인은 위치에 따라 불균일한 배선 저항을 갖고,
    상기 N 개의 트랜지스터 중 적어도 하나의 트랜지스터는 배선 저항이 상기 외곽 검사 라인의 다른 영역에 비해 상대적으로 높은 상기 외곽 검사 라인의 제1 영역에 배치되는
    표시 패널.
  5. 제4 항에 있어서,
    상기 적어도 하나의 트랜지스터는 상기 제1 영역에서 상기 배선 저항에 의한 전압 강하량보다 더 낮은 전압 강하량을 갖도록 채널이 설계되는
    표시 패널.
  6. 제3 항에 있어서,
    상기 표시부는 복수의 데이터 라인을 포함하고,
    상기 검사 회로부는 상기 복수의 데이터 라인에 연결되어 상기 제1 검사용 전압을 전달하는 복수의 검사 라인을 포함하고,
    상기 외곽 검사 라인은 상기 복수의 검사 라인 중 하나가 상기 표시 패널의 안쪽에 위치한 가장자리 영역을 경유하도록 연장된 라인인
    표시 패널.
  7. 제6 항에 있어서,
    상기 검사 회로부는
    상기 제1 제어 신호가 온-레벨일 때, 제1 레벨의 상기 제1 검사용 전압을 상기 표시부에 인가하여 상기 복수의 화소를 초기화시키고,
    상기 제1 제어 신호의 다음번 온-레벨에서, 제2 레벨의 상기 제1 검사용 전압을 상기 표시부에 인가하여 상기 복수의 화소가 특정 계조로 발광하도록 하고,
    상기 외곽 검사 라인이 연결된 데이터 라인의 화소 열이 상기 특정 계조로 발광하지 않을 때 상기 표시 패널의 외곽에 크랙이 존재한다고 판정되는
    표시 패널.
  8. 제7 항에 있어서,
    상기 표시 패널의 외곽에 크랙이 존재하고 상기 제1 제어 신호가 상기 다음번 온-레벨일 때, 상기 화소 열이 상기 제1 레벨과 상기 제2 레벨 사이의 전압에 대응하는 계조로 발광하는
    표시 패널.
  9. 제6 항에 있어서,
    상기 패드부로부터 제2 검사용 전압 및 제2 제어 신호를 전달받는 데이터 분배부를 더 포함하고,
    상기 데이터 분배부는 상기 제2 제어 신호에 따라 상기 제2 검사용 전압을 상기 복수의 데이터 라인에 인가하는
    표시 패널.
  10. 제9 항에 있어서,
    상기 검사 회로부는 상기 제1 제어 신호가 온-레벨일 때 상기 제1 검사용 전압을 상기 표시부에 인가하여 상기 복수의 화소를 초기화시키고,
    상기 데이터 분배부는 상기 제2 제어 신호가 온-레벨일 때 상기 제2 검사용 전압을 상기 표시부에 인가하여 상기 복수의 화소가 특정 계조로 발광하도록 하고,
    상기 외곽 검사 라인이 연결된 데이터 라인의 화소 열이 상기 특정 계조로 발광하지 않을 때 상기 표시 패널의 외곽에 크랙이 존재한다고 판정되는
    표시 패널.
  11. 제10 항에 있어서,
    상기 표시 패널의 외곽에 크랙이 존재하고 상기 제2 제어 신호가 온-레벨일 때, 상기 화소 열이 상기 제1 검사용 전압과 상기 제2 검사용 전압 사이의 전압에 대응하는 계조로 발광하는
    표시 패널.
KR1020150033991A 2015-03-11 2015-03-11 표시 패널 KR102314796B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150033991A KR102314796B1 (ko) 2015-03-11 2015-03-11 표시 패널
US14/807,741 US10198977B2 (en) 2015-03-11 2015-07-23 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150033991A KR102314796B1 (ko) 2015-03-11 2015-03-11 표시 패널

Publications (2)

Publication Number Publication Date
KR20160110751A KR20160110751A (ko) 2016-09-22
KR102314796B1 true KR102314796B1 (ko) 2021-10-19

Family

ID=56888100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150033991A KR102314796B1 (ko) 2015-03-11 2015-03-11 표시 패널

Country Status (2)

Country Link
US (1) US10198977B2 (ko)
KR (1) KR102314796B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102270632B1 (ko) 2015-03-04 2021-06-30 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
US9703325B2 (en) * 2015-08-12 2017-07-11 Apple Inc. Coverglass fracture detection
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
US11087670B2 (en) * 2016-08-19 2021-08-10 Apple Inc. Electronic device display with monitoring circuitry utilizing a crack detection resistor
US10643511B2 (en) * 2016-08-19 2020-05-05 Apple Inc. Electronic device display with monitoring circuitry
KR102594393B1 (ko) * 2016-12-21 2023-10-27 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치
KR102265542B1 (ko) * 2017-05-31 2021-06-15 엘지디스플레이 주식회사 플렉서블 표시 장치
KR102391459B1 (ko) * 2017-06-01 2022-04-27 삼성디스플레이 주식회사 표시 장치
CN110503907B (zh) * 2018-05-17 2024-04-05 京东方科技集团股份有限公司 显示面板及其裂纹检测方法、显示装置
JP6988725B2 (ja) * 2018-07-30 2022-01-05 株式会社Ｊｖｃケンウッド 液晶表示装置及びその画素検査方法
CN109166504B (zh) * 2018-10-17 2021-10-01 惠科股份有限公司 测试电路及显示装置
US11341878B2 (en) 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
KR20200120781A (ko) * 2019-04-11 2020-10-22 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
CN110164344B (zh) * 2019-06-06 2022-09-16 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111063282A (zh) * 2019-11-27 2020-04-24 武汉华星光电半导体显示技术有限公司 显示面板的测试电路及oled显示器
KR102651587B1 (ko) * 2020-01-22 2024-03-27 삼성디스플레이 주식회사 표시 패널 검사 장치 및 표시 장치
CN112419949B (zh) * 2020-12-15 2022-04-05 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122209A (ja) 1998-03-27 2005-05-12 Sharp Corp アクティブマトリクス型液晶表示パネル及びその検査方法
US20110080173A1 (en) 2009-10-07 2011-04-07 Kwang-Min Kim Mother substrate of organic light emitting displays capable of sheet unit testing and method of sheet unit testing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070027891A (ko) 2005-08-30 2007-03-12 삼성전자주식회사 표시 장치 및 이의 검사방법
KR101502366B1 (ko) * 2007-06-12 2015-03-16 엘지디스플레이 주식회사 액정 표시 장치 및 그 검사 방법
KR20110057372A (ko) * 2009-11-24 2011-06-01 엘지디스플레이 주식회사 Ｌｏｇ 배선 불량 검출 장치 및 불량 검출 방법
KR102002495B1 (ko) * 2013-02-28 2019-07-23 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102037206B1 (ko) 2013-04-03 2019-10-29 삼성디스플레이 주식회사 유기발광 표시장치 및 그것의 검사 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122209A (ja) 1998-03-27 2005-05-12 Sharp Corp アクティブマトリクス型液晶表示パネル及びその検査方法
US20110080173A1 (en) 2009-10-07 2011-04-07 Kwang-Min Kim Mother substrate of organic light emitting displays capable of sheet unit testing and method of sheet unit testing

Also Published As

Publication number Publication date
US10198977B2 (en) 2019-02-05
KR20160110751A (ko) 2016-09-22
US20160267826A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
KR102314796B1 (ko) 표시 패널
US20240107869A1 (en) Display device and method of fabricating the same
US11217128B2 (en) Display panel and method for detecting cracks in display panel
KR102343803B1 (ko) 표시장치 및 그의 검사방법
KR102217455B1 (ko) 표시 장치
EP2600627B1 (en) Detecting method of defects of line and demultiplexer, defect detecting device, and display panel including the defect detecting device
KR102427312B1 (ko) 유기발광표시패널 및 유기발광표시장치
US9514665B2 (en) Testing device, and testing method for the line and one sheet using the testing device
KR102270083B1 (ko) 유기 발광 표시 패널 및 테스트 방법
US7995011B2 (en) Organic light emitting display device and mother substrate of the same
US8605062B2 (en) Display device
US9773440B2 (en) Display panel, display device and inspection method
US11017699B2 (en) Display panel and display device including lighting test circuit
KR20200120781A (ko) 표시 장치 및 그 검사 방법
US10636339B2 (en) Display device and method of testing display device
US20200302841A1 (en) Led display panel and repairing method
CN109697947B (zh) 显示装置及裂纹感测的方法
KR102383751B1 (ko) 유기발광표시패널, 유기발광표시장치 및 신호 라인 결함 감지 방법
KR102391454B1 (ko) 유기발광표시장치 및 그 구동 방법
US8610448B2 (en) One-sheet test device and test method thereof
CN107680534B (zh) 显示装置
US11594160B2 (en) Pixel detection circuit, display apparatus, and detection method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant