JP2005122209A - アクティブマトリクス型液晶表示パネル及びその検査方法 - Google Patents

アクティブマトリクス型液晶表示パネル及びその検査方法 Download PDF

Info

Publication number
JP2005122209A
JP2005122209A JP2004353112A JP2004353112A JP2005122209A JP 2005122209 A JP2005122209 A JP 2005122209A JP 2004353112 A JP2004353112 A JP 2004353112A JP 2004353112 A JP2004353112 A JP 2004353112A JP 2005122209 A JP2005122209 A JP 2005122209A
Authority
JP
Japan
Prior art keywords
inspection
scanning
switching element
liquid crystal
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004353112A
Other languages
English (en)
Other versions
JP4252528B2 (ja
Inventor
Hisashi Nagata
尚志 永田
Naoyuki Shimada
尚幸 島田
Yasunao Akehi
康直 明比
Makoto Tachibana
橘　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004353112A priority Critical patent/JP4252528B2/ja
Publication of JP2005122209A publication Critical patent/JP2005122209A/ja
Application granted granted Critical
Publication of JP4252528B2 publication Critical patent/JP4252528B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

【課題】 不要な領域の増加やその切断にかかる工程増加や不良増加を招くことなく、単色表示によるより精度のよい検査を実現して不良品流出の防止や生産コストの軽減を図り得るアクティブマトリクス型液晶表示パネルを提供する。
【解決手段】 複数のデータ線３及び走査線２のそれぞれに個別に、検査用の表示信号又は検査用の走査信号の供給をスイッチングするための検査用ＴＦＴ２６ａ・２６ｂを接続する。そして、データ線３に接続された検査用ＴＦＴ２６ａに検査用の表示信号を供給する検査用表示信号線２１を、各該素子共通に接続する一方、検査用ＴＦＴ２６ａを導通・遮断する制御信号を入力する検査用制御信号線は、表示色に併せて２５Ｒ・２５Ｇ・２５Ｂの３本設ける。
【選択図】 図１

Description

本発明は、絵素電極にスイッチング素子を介して駆動信号を印加し、対向する電極との電位差によって表示を行うアクティブマトリクス型液晶表示パネル及びその検査方法に関する。
従来、液晶表示装置は、マトリクス状に配列された複数の絵素電極とこれらの絵素電極と対向して配される共通電極である対向電極を備え、両電極間に表示媒体である液晶を介在させている。表示にあたっては、絵素電極に選択的に電位が書き込まれ、この絵素電極と対向電極との間の電圧差により、介在する液晶の光学的変調が行われ、表示パターンとして視認されることとなる。
絵素電極の駆動方法としては、マトリクス状に配された絵素電極のそれぞれにスイッチング素子を接続し、絵素電極個々をスイッチング素子にて駆動する、いわゆるアクティブマトリクス駆動方式が知られている。上記のスイッチング素子としては、ＴＦＴ（薄膜トランジスタ）、ＭＩＭ（金属−絶縁膜−金属）素子等が一般的である。
アクティブマトリクス型液晶表示装置に備えられるアクティブマトリクス型液晶表示パネルは、透明な絶縁性基板上に複数の走査線と複数のデータ線とが互いに交差して配設されると共に、各交差部ごとに、絵素電極、該絵素電極を駆動するスイッチング素子が形成されたアクティブマトリクス基板と、透明な絶縁性基板上に対向電極が形成された対向基板とが、各対向面に配向膜を備えると共に、液晶層を介して貼り合わされている。
図１４に、スイッチング素子としてＴＦＴを用いた前記アクティブマトリクス基板における１絵素部分の構成を示す。走査線２は絵素ＴＦＴ１のゲート電極に接続され、そこへ入力される走査信号によって絵素ＴＦＴ１が駆動される。データ線３は絵素ＴＦＴ１のソース電極に接続され、表示信号が入力される。絵素ＴＦＴ１のドレイン電極には、絵素電極１４及び補助容量の一方の端子が補助容量電極２８を介して接続される。補助容量のもう一方の端子は補助容量配線４に接続され、液晶セルの構成とされた場合に対向基板上の対向電極と接続される。絶縁性基板上には、上記の絵素ＴＦＴ１及び絵素電極１４がマトリクス状に配設されている。
図１５に、アクティブマトリクス基板の断面構造の一例を示す。絶縁性基板７上にゲート電極８、ゲート絶縁膜９、半導体層１０、ソース，ドレイン電極となるｎ+ −Ｓｉ層１１、データ線３となる金属層１２、層間絶縁膜１３、絵素電極１４となる透明導電層の順に形成されている。絵素電極１４は層間絶縁膜１３を貫くコンタクトホール１５を介して絵素ＴＦＴ１のドレイン電極に、詳細には補助容量電極２８を介して接続されている。
図１５の構造では、走査線２（ゲート電極８と同層）及びデータ線３と絵素電極１４との間には層間絶縁膜１３が形成されているため、データ線３に対して絵素電極１４をオーバーラップさせることが可能となる。この様な構造によると、開口率の向上、データ線３に起因する電界をシールドすることによる液晶の配向不良の抑制といった効果があることが知られている。
次いで、図１６を用いてこれ以降の工程を説明する。図１６は、従来のアクティブマトリクス型液晶表示装置の平面模式図である。但し、図示するのは大型の基板からそれぞれの表示装置に相当する部分ごとに１セルずつに切り出した後の状態である。実際の工程上はこれらが縦横に数セル並んだ状態で生産される場合が多い。
完成したアクティブマトリクス基板５０の有効表示領域（二点鎖線内）１７にポリイミド系の配向膜を成膜し、ラビングなどの処理により、配向機能を付加する。対向基板５１においても、ＩＴＯ(Indium Tin Oxide)などの透明な対向電極（図示せず）を成膜した後、有効表示領域１７に当たる部分に同じ処理を施しておく。
液晶表示パネルの周囲部において、液晶注入口の部分だけあけて、パネルを囲むように印刷方式などによりシール材（図示せず）を塗布し、さらにアクティブマトリクス基板５０上の対向基板用信号入力端子２７の上に、導電性物質１９を付着させた後、液晶層のセル厚を一定にするためのスペーサ（図示せず）を散布し、対向基板５１と貼り合わせ、熱を加えてシール材を硬化させる。
その後、液晶注入口から液晶を注入し、封止材により液晶注入口を塞ぎ、液晶表示装置のパネル部分が完成し、これに各データ線３へ表示信号を印加するソースドライバ２０ａ、各走査線２に走査信号を印加するゲートドライバ２０ｂ、制御回路（図示せず）、バックライト（図示せず）などの実装部材を取り付けることにより液晶表示装置が完成する。なお、図１６に示す液晶表示装置においては、補助容量配線４は設けられていない。
ところで、このような液晶表示装置の検査としては通常、工程における各過程での光学的検査、アクティブマトリクス基板が完成した段階での電気的検査、ドライバなどの実装部材を取り付ける前のパネル部分が完成した時点での点灯検査、電気的検査が行われる。
これは、不良部分を後工程に流すことによって材料や作業の無駄が生じることを防ぐためであって、不具合がある場合はこの時点で廃棄されるか、もしくはレーザなどの手段によって修正が施される。
ところが、近年の生産技術の向上により、液晶表示パネルはますます高精細化が進んでおり、それに伴って検査工程においても高度な技術が要求されるようになってきている。
すなわち、データ線３や走査線２に信号を入力するための端子はますます狭ピッチになっており、このそれぞれにピンで電気的にコンタクトをとって信号を供給しようとする場合には、極めて精細な高価なプローバを用意せねばならず、また、検査時に端子上に微細なダストが存在しても正常な点灯ができず、検査不良をパネルの不具合と誤認識する場合があり、これを防止するためには検査そのものを極めてクリーン度の高い環境で行わねばならないなど、トータル的にコストアップを余儀なくされることになっていた。
そこで、より容易な検査を可能とするために、図１６に示す液晶表示装置では、検査時に同一の信号を供給するデータ線３，走査線２を、検査用表示信号線５２ａ・５２ｂ・５２ｃ，検査用走査信号線５３ａ・５３ｂで短絡しておき、検査後にこれをダイシングで切断線Ｌに沿って基板ごと切り離したり、レーザ切断などの手段で電気的に切り離すなどの手段を用いるのが一般的である（例えば、特開平０７−００５４８１号公報に開示）。
ところが、この方法によると、切断にかかる工程数の増加という新たな問題が生じるほか、切断によって生じた配線パターンの破片やガラス屑などによって新たな不良を発生する可能性があるという問題もある。さらに、ダイシングの場合には切断されるべき領域が大判の基板上では無駄な領域となり、パネルの取れ数の上で不利になるという問題もあった。
また、上記基板の切断時には静電気が発生し、これによりスイッチング素子が静電破壊される虞があるなどの問題もあった。
そこで、切断にかかる工程数の増加を回避する一例として、同一の信号を供給すべき線を電気的に完全に導通しておくのではなく、その部分にＴＦＴなどのスイッチング素子を配置しておき、検査時に必要に応じてこのスイッチング素子を導通させる信号を供給して、予め短絡させておいたのと同様の効果を得る方法が考えられた。
このようなスイッチング素子を介して走査線やデータ線に信号を供給するものとして、例えば特開平０３−１４２４９９号公報には、大判の基板状態でこのスイッチング素子を介して次々と信号を供給し、各絵素を充電させた後、さらにスイッチング素子を介して信号を次々と読み出して画面内の欠陥情報を電気的に得る方法が示されている。
この方法では、対向基板を貼り付けるより前の工程で不良のアクティブマトリクス基板を検出できるため、より工程数の無駄を省けるというメリットがある。しかしながら、特にこの方法で点欠陥を検出しようとした場合、極めて微少な電気信号を制度よく読み出す必要があるため、読み出しアンプの設計や回路シーケンス、絵素ＴＦＴの時定数と読み出し時間のバランスの最適化など困難な問題が大きいのみならず、特に表示ムラや低輝点の検出においては、電気的検査によって得た結果と実際に表示してみた場合の検査結果との間の隔たりが大きいといった問題があった。
そこで、同じくスイッチング素子を介して信号を供給するものであって、従来どおりの点灯検査を行えるように考えられたのが、特開平０７−３３３２７５号公報に記載されている液晶表示パネルであった。
図１７に、特開平０７−３３３２７５号公報に開示されている液晶表示パネルの構成を示す。これにおいては、周縁部近傍表面に近接して設けられた５つの端子ｚ１〜ｚ５に、検査用の信号線ｘ１〜ｘ７が接続されている。さらに、信号線ｘ１・ｘ２・ｘ３と走査線２との間にスイッチング素子であるＴＦＴ６６が走査線２ごとに個別に形成される一方、信号線ｘ４・ｘ５とデータ線３との間にはＴＦＴ６７がデータ線３ごとに個別に形成されている。端子ｚ１〜ｚ５から入力された信号は、各ＴＦＴ６７・６６を経て絵素部６０へと送られる。
したがって、液晶表示パネルの検査を行う際、走査線２の端子ｐやデータ線３の端子ｑなどの端子に１本ずつ検査信号を供給しなくとも、端子ｚ１〜ｚ５に検査信号を入力するだけで駆動させることができるので、検査の際の手間を省くことができる。
しかしながら、上記の特開平０７−３３３２７５号公報の構造では、検査において次のような欠点がある。
すなわち、図１７に示すように、各データ線３に信号を供給すべき検査用の信号線がｘ４の１本であるため、この検査においては黒または白の単色表示を行って、線欠陥および点欠陥を検知することとなる。
ところが、近年、生産技術の向上によって表示装置により高い表示品位が求められており、輝点はもちろんのこと、黒点についても厳しい基準が設けられつつある。黒点には数種類あるが、ノーマリーホワイト方式で最も多いのが、絵素電極とそれに信号を供給すべきでないデータ線３（一般には隣接絵素に信号を供給するデータ線３）とのリークがあった場合の欠陥であり、単色表示を行った場合に現われるものである。
上記した従来公報の構成では、隣接するデータ線に異なる信号を流すことができないので、このような黒点を検出できない。表示装置の高精細化が進む昨今、パターンの高密度化と絵素数の増加によって、このタイプの欠陥はますます無視できなくなってきている。
また、上記した従来公報の構成では、隣接するデータ線に異なる信号を流すことができないので、データ線３・３同士のリークを検出できない。
そして、データ線３・３同士のリーク欠陥は、目視検査のみならず電気的検査も行わなければならない。それは、線欠陥が点欠陥より極めて重大な欠陥であるのに加え、リーク部分の経時変化やリーク電流の温度特性によって、目視検査でみつからなかった欠陥が市場で問題をおこすという危険をはらんでいるためである。
また、上記特開平０７−３３３２７５号公報に開示されている液晶表示パネルのように、データ線または走査線にスイッチング素子を介して検査用信号を供給する場合、液晶表示パネルの完成後は上記データ線や走査線はそれぞれ電気的に独立したものである必要があるため、上記スイッチング素子においてリークが生じると、表示上の不具合や誤作動が生じる虞がある。
また、上記スイッチング素子を介してデータ線や走査線に検査用の信号を供給する配線に静電気が入り込むと、該スイッチング素子のゲート−ドレイン間やゲート−ソース間に高電圧がかかって絶縁破壊が起こり、上述のリーク欠陥をおこす虞がある。
さらに、基板の静電破壊を防止する方法としては、データ線間または走査線間を抵抗素子で接続し、特定のラインに発生した静電気を他のラインに逃がすようにして電荷の分散を図ったアクティブマトリクス基板が従来よりある。しかしながら、このようなアクティブマトリクス基板では、その検査時において、検査用配線を通じてデータ線または走査線に信号を供給する時に、該検査用配線での電圧降下によりデータ線または走査線にかかる電圧が低下するといった問題が生じる。
また、上記検査は、複数枚の液晶表示パネルを大判の基板にて作成したのち、これを１枚ずつに切断して得られる各液晶表示パネルにおいて行なわれるものであるため、その検査効率が低いという問題がある。
本発明は、上記３つの公開特許公報にみられるような先行技術の問題点を同時に解決するものであり、不要な領域の増加やその切断にかかる工程増加や不良増加を招くことなく、単色表示によるより精度のよい検査を実現して不良品流出の防止や生産コストの軽減を図るものである。
本発明のアクティブマトリクス型液晶表示パネルは、上記の課題を解決するために、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、複数のデータ線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、各検査用スイッチング素子には、検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線が共通に配設されると共に、検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線が、隣接するデータ線に異なる制御信号が入力されるように複数本配設されていることを特徴としている。
これによれば、まず、複数のデータ線に個別に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が接続されているので、検査後に、検査用の該配線を切り離す必要がなく、工程数は増加しない。なお、検査用スイッチング素子も、絵素スイッチング素子と同工程で作製できるので、工程数の増加はない。
この場合、走査線側にも検査用の走査信号の入力をスイッチングする検査用スイッチング素子を設けておく構成が望ましいが、例えば、検査用の走査信号の入力は、従来の図１６に示した構成と同じにしておき、検査後の基板分断工程で、走査線側の検査用の配線を切断してもよく、また、このことによる工程数の増加が許されない場合は、走査線方向に複数枚パネルが連結された状態で検査工程を行って、検査後個々のパネルに分断する際に該検査用配線を同時に切断できるようにしておくことも有効である。
次に、上記の構成では、データ線に接続された検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線が、隣接するデータ線に異なる制御信号が入力されるように複数本配設されているので、信号系統間のリークを電気的に検出できるのみならず、データ線間のリークの目視検査もできる。
また、特に上記の構成では、データ線に接続された検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線は、各検査用スイッチング素子共通に配設されているので、各データ線に検査用の表示信号を供給する際の信号遅延を考慮しなければならない配線は１本となり、設計が容易である。
本発明のアクティブマトリクス型液晶表示パネルは、データ線に接続された検査用スイッチング素子に複数本配設された前記制御信号線は、検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されていることを特徴としている。
また、本発明のアクティブマトリクス型液晶表示パネルの検査方法は、検査用表示信号線に検査用の表示信号を供給しつつ、複数本配設されたデータ線検査用制御信号線に供給する制御信号を順次切り替えて色表示することを特徴としている。
これによれば、複数の制御信号線が、検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されているので、点灯検査することで、検査時に色表示が可能となり、データ線間のリークや隣接絵素間のリーク欠陥を目視で容易に検出することができる。
本発明のアクティブマトリクス型液晶表示パネルは、複数の走査線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、走査線に接続された各検査用スイッチング素子には、該検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線、及び該検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が配設されていることを特徴としている。
これによれば、走査線側にも検査用の走査信号の入力をスイッチングする検査用スイッチング素子が設けられているので、走査線側の検査用の配線も切断する必要がない。したがって、液晶表示パネルを個々に分割した後で検査を実施しても、工程数の増加は一切ない。
本発明のアクティブマトリクス型液晶表示パネルは、走査線に接続された各検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる検査用の走査信号が入力されるように複数本配設されていることを特徴としている。
これによれば、走査線に接続された検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に該検査用スイッチング素子を介して接続される検査用走査信号線が異なるように接続されているので、隣接する走査線を絵素電極の補助容量として使う、いわゆるＣｓ ｏｎ Ｇａｔｅ構造の場合にも、支障無く点灯検査が可能である。
本発明のアクティブマトリクス型液晶表示パネルは、データ線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線と、走査線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線とが、前記絶縁性基板上で電気的に接続されていることを特徴としている。
これによれば、両制御信号線が共通化するので、検査用配線の形成にかかる領域を小さくでき、また、検査時と実装後の点灯時の制御信号の入力を容易にできる。
本発明のアクティブマトリクス型液晶表示パネルは、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、液晶表示パネル駆動時には、前記データ線検査用制御信号線または走査線検査用制御信号線に、前記データ線検査用スイッチング素子または走査線検査用スイッチング素子を遮断する電圧がそれぞれ印加されることを特徴としている。
これによれば、液晶表示パネルの駆動時、制御信号線には検査用スイッチング素子を遮断する電圧が印加されているので、駆動時の誤動作を防止できる。
本発明のアクティブマトリクス型液晶表示パネルは、前記絶縁性基板上に液晶表示パネルを駆動するための外部回路と、該外部回路を駆動するための配線が形成され、データ線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線及び／又は走査線に接続された検査用スイッチング素子に制御信号を入力する前記制御信号線が、前記外部回路を駆動するための前記配線の内、接地電位を加える配線、外部回路のロジック内のスイッチング素子をオフする電圧が加えられる配線、又は外部回路の出力電圧の内のローレベルを規定する電圧が加えられる配線に接続されていることを特徴としている。
これは、制御信号線を、外部回路を駆動するための前記配線の内、接地電位を加える配線、外部回路のロジック内のスイッチング素子をオフする電圧が加えられる配線、又は外部回路の出力電圧の内のローレベルを規定する電圧が加えられる配線に接続しておくことで、新たに別系統の電源を設けることなく、液晶表示パネル駆動時の誤動作を防止できる。
本発明のアクティブマトリクス型液晶表示パネルは、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記データ線検査用制御信号線または前記走査線検査用制御信号線の信号入力点と、該データ線検査用制御信号線または走査線検査用制御信号線が接続されているデータ線検査用スイッチング素子群または走査線検査用スイッチング素子との間に、抵抗素子が設けられていることを特徴としている。
これによれば、制御信号線の信号入力点と、該制御信号線が接続されている検査用スイッチング素子群との間に、抵抗素子が設けられているので、該制御信号線に流れる静電気による検査用スイッチング素子の破壊を、検査に支障なく防止できる。
本発明のアクティブマトリクス型液晶表示パネルは、制御信号線と接続された、前記の接地電位を加える配線、外部回路のロジック内のスイッチング素子をオフする電圧が加えられる配線、又は外部回路の出力電圧の内のローレベルを規定する電圧が加えられる配線と、該制御信号線が接続されている検査用スイッチング素子群との間に、抵抗素子が設けられていることを特徴としている。
これは、静電気対策を講じたもので、該制御信号線に流れる静電気による検査用スイッチング素子の破壊を、検査に支障なく防止できる。
本発明のアクティブマトリクス型液晶表示パネルは、抵抗素子は絵素スイッチング素子と同工程で作製された非線形素子であることを特徴としている。
線形素子からなる抵抗素子の場合、静電気が加わった際の過電流によてジュール熱が発生して抵抗素子が融解されると、導電性を失い、後に検査用スイッチング素子をオフする電圧を加えることができなくなる。しかしながら、非線形素子の場合、たとえ過電流によって該素子が破壊されても、導電性であることには変わりなく、検査用スイッチング素子をオフする電圧を加えることができる。
本発明のアクティブマトリクス型液晶表示パネルは、非線形素子が複数個直列に接続されていることを特徴としている。
これによれば、たとえ上記のように過電流が加わって非線形素子の１つが破壊されたとしても、次段の非線形素子で、静電気対策の抵抗素子としての機能を確保できる。
本発明のアクティブマトリクス型液晶表示パネルは、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記絶縁性基板上に液晶表示パネルを駆動するための外部回路と、該外部回路を駆動するための配線が形成され、前記データ線検査用スイッチング素子または走査線検査用スイッチング素子が、該外部回路の反対側の辺に設けられていることを特徴としている。
これによれば、検査用スイッチング素子が、該外部回路の反対側の辺に設けられているので、ドライバ回路周辺のパターン形成に領域的な余裕ができるほか、検査用スイッチング素子が破壊されてしまった場合など、必要に応じて検査用スイッチング素子を切断することができる。
本発明のアクティブマトリクス型液晶表示パネルは、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記データ線検査用スイッチング素子または走査線検査用スイッチング素子が遮光されていることを特徴としている。
これによれば、検査用スイッチング素子が遮光されているので、該素子を遮断した際の漏れ電流を抑えることができ、液晶表示パネル駆動時の誤動作を防ぎ信頼性上の問題をなくすることができる。
本発明のアクティブマトリクス型液晶表示パネルは、検査用スイッチング素子が、対向基板上に形成された遮光膜に相対して設置されていることを特徴としている。
これによれば、検査用スイッチング素子が対向基板上に形成された遮光膜に相対して設置されている。
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されていることを特徴としている。
また、本発明のアクティブマトリクス型液晶表示パネルの検査方法は、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルの検査方法において、前記アクティブマトリクス型液晶表示パネルには、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続され、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設され、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続され、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記データ線検査用制御信号線、前記検査用表示信号線、前記走査線検査用制御信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されており、複数の前記アクティブマトリクス型液晶表示パネルが、前記各入力端子が配置される辺と同一の方向に列状に配置してなる母基板に対して、前記母基板を個々のアクティブマトリクス型液晶表示パネルに分断する前の段階で、該母基板に検査用治具を取り付けて検査を行なうことを特徴としている。
これによれば、複数の液晶表示パネルが列状の連なった状態である母基板に関し、上記入力端子が設置された辺のみ対向基板を取り除き、ここに検査用治具を取り付ければ、これら複数の液晶表示パネルに対し同時に検査を行なうことが可能となり、生産性が向上する。また、検査用の入力端子を同じ辺に配設することで、検査用治具とのコンタクト不良が抑えられる。
本発明のアクティブマトリクス型液晶表示パネルは、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺の特定領域内で近接して設置されていることを特徴としている。
これによれば、検査用治具への設置時の位置合わせが、検査端子を液晶表示パネルの１辺に配置する場合よりもさらに容易になり、また、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐために検査端子に絶縁テープなどを施す際の作業性も向上する。
本発明のアクティブマトリクス型液晶表示パネルは、液晶表示パネルが完成した段階においては、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子の導電部分と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子の導電部分とが絶縁体によって覆われていることを特徴としている。
これによれば、実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐことができる。
本発明のアクティブマトリクス型液晶表示パネルは、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記データ線検査用スイッチング素子または走査線検査用スイッチング素子は、その閾値が、液晶表示パネルの駆動時において絵素スイッチング素子の閾値よりも高くなるように、液晶パネルの検査後に該データ線検査用スイッチング素子または走査線検査用スイッチング素子の閾値を正極側にシフトさせる処理が施されていることを特徴としている。
これによれば、実装終了後の液晶表示パネルの実駆動時において、上記検査用スイッチング素子の閾値を絵素スイッチング素子の閾値よりも高くすることによって、検査用スイッチングにおけるリークを防止できる。また、この時、上記検査用スイッチング素子の閾値は、液晶表示パネルの検査終了後において、上記検査用スイッチング素子のゲート電極に正極の電圧を与えることで正方向にシフトさせることができる。尚、この時、正極の電圧を与えると同時に熱を加えると、閾値のシフトが促進され、好ましい。
本発明のアクティブマトリクス型液晶表示パネルは、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、前記複数のデータ線には、検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設され、隣接するデータ線間には抵抗素子が配置されており、または、前記複数の走査線には、検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設され、隣接する走査線間には抵抗素子が配置されていると共に、前記各抵抗素子の抵抗値をｒｄ、前記データ線の本数をｎ、前記検査用表示信号線の本数をｋ、前記検査用表示信号線の抵抗値をＲとした場合と、前記各抵抗素子の抵抗値をｒｄ、前記走査線の本数をｎ、前記検査用走査信号線の本数をｋ、前記検査用走査信号線の抵抗値をＲとした場合との何れにおいても、
Ｒ＜（ｒｄ／８）／（ｎ／ｋ）
を満たすことを特徴としている。
本発明のアクティブマトリクス型液晶表示パネルは、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続され、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線が共通に配設され、データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線が隣接するデータ線に異なる表示信号が入力されるように複数本配設され、隣接するデータ線間には抵抗素子が配置されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続され、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設され、走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が隣接する走査線に異なる走査信号が入力されるように複数本配設され、隣接する走査線間には抵抗素子が配置されていると共に、前記各抵抗素子の抵抗値をｒｄ、各データ線検査用スイッチング素子の抵抗値をｒｔｒ、前記データ線の本数をｎ、前記検査用表示信号線の本数をｋ、前記検査用表示信号線の抵抗値をＲとした場合と、前記各抵抗素子の抵抗値をｒｄ、各走査線検査用スイッチング素子の抵抗値をｒｔｒ、前記走査線の本数をｎ、前記検査用走査信号線の本数をｋ、前記検査用走査信号線の抵抗値をＲとした場合との何れにおいても、
Ｒ＜（ｒｄ／８−２ｒｔｒ）／（ｎ／ｋ）
を満たすことを特徴としている。
これによれば、検査用表示信号線および／または検査用走査信号線によって生じる電圧降下の影響を低減し、検査用配線の入力端子に印加される電圧の８割以上をデータ線または走査線に印加することができ、十分な印加電圧が得られる。
本発明のアクティブマトリクス型液晶表示パネルは、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、前記複数のデータ線には、検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されており、または、前記複数の走査線には、検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、同一の検査用表示信号線に共通に接続されたデータ線間、または同一の検査用走査信号線に共通に接続された走査線間に抵抗素子が配置されていることを特徴としている。
本発明のアクティブマトリクス型液晶表示パネルは、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線が共通に配設されると共に、データ線検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子を介して同一の検査用表示信号線に共通に接続されたデータ線間、または前記走査線検査用スイッチング素子を介して同一の検査用走査信号線に共通に接続された走査線間に抵抗素子が配置されていることを特徴としている。
これによれば、同一の抵抗素子で接続されたデータ線または走査線は、共通の検査用表示信号線または検査用走査信号線に接続される。このため、上記抵抗素子は、静電気を逃がす構造を維持しつつも、検査中には電圧がかからず電流が流れないため、検査用表示信号線または検査用走査信号線での電圧降下がなく検査精度がさらに向上する。
本発明のアクティブマトリクス型液晶表示パネルは、前記抵抗素子は絵素スイッチング素子と同工程で作製された非線形素子であることを特徴としている。
これによれば、上記抵抗素子を作製するにあたって、工程の増加を招くことがない。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、アクティブマトリクス型液晶表示パネルにおいて、前記検査用表示信号線と、検査用走査信号線、および対向基板への信号入力端子との間の電気抵抗を測定しつつ、データ線検査用制御信号線および走査線検査用制御信号線に供給する制御信号を順次切り替えることを特徴としている。
別の検査方法を提案するもので、上記のように検査することで、データ線統間のリーク欠陥を検出することができる。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、および／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴としている。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、複数の検査用走査信号線間、ないし／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴としている。
別の検査方法を提案するもので、任意の配線間のリーク欠陥を検出することができる。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルの検査方法において、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記液晶表示パネルの検査時には、データ線検査用スイッチング素子または走査線検査用スイッチング素子に光を当てながら検査することを特徴としている。
このように、検査時に検査用スイッチング素子に光を当てることにより、検査用スイッチング素子の電気抵抗を下げつつ検査用スイッチング素子自体の大型化を防止することができ、良品率の低下を防ぐことができる。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、上記母基板において、隣接する液晶表示パネルの同一種類の検査用配線同士が電気的に接続されていることを特徴としている。
これによれば、アライメント後や検査信号入力ピンのずれ等によって検査端子の何カ所において入力のコンタクトが悪くても、同一種類の検査用配線同士が電気的に接続されているため、この接続部分を介して検査用信号が供給され、検査が可能となる。また、間のセルの検査信号入力ピンを省略したり、信号入力端子のピッチが小さい場合には、隣接セルと交互に入力端子を設けることにより、検査用治具の製作コストを削減することもできる。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルの検査方法において、前記アクティブマトリクス型液晶表示パネルには、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続され、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設され、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続され、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、複数の前記アクティブマトリクス型液晶表示パネルが列状に配置してなる母基板に対して、隣接する液晶表示パネルの同一種類の検査用配線同士が電気的に接続されており、前記データ線検査用制御信号線、前記検査用表示信号線、前記走査線検査用制御信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、隣接パネルの接続方向であって何れの液晶表示パネルにも属しない領域に形成されると共に、前記母基板を個々のアクティブマトリクス型液晶表示パネルに分断する前の段階で、該母基板に検査用治具を取り付けて検査を行なうことを特徴としている。
これによれば、複数枚のアクティブマトリクス型液晶表示パネルが列状に配置してなる母基板に対して検査が行なえるため、検査効率が向上する。さらに、検査される液晶表示パネルのサイズ等の規格が異なっても、上記領域に形成される検査用の入力端子の配置位置を同一にすれば、共通の検査用治具を用いて検査を行なうことができ、多機種小量生産の場合に好適である。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルの検査方法において、前記複数のデータ線に、検査用の表示信号を供給する検査用表示信号線が配設されており、複数の前記アクティブマトリクス型液晶表示パネルが、データ線方向に列状に配置してなる母基板に対して、複数のデータ線が隣接する液晶表示パネルの領域を経由して、自パネルの検査用表示信号線に接続されているか、または、前記複数の走査線に、検査用の走査信号を供給する検査用走査信号線が配設されており、複数の前記アクティブマトリクス型液晶表示パネルが、走査線方向に列状に配置してなる母基板に対して、複数の走査線が隣接する液晶表示パネルの領域を経由して、自パネルの検査用走査信号線に接続されていると共に、前記母基板を個々のアクティブマトリクス型液晶表示パネルに分断する前の段階で、該母基板に検査用治具を取り付けて検査を行なうことを特徴としている。
これによれば、複数枚のアクティブマトリクス型液晶表示パネルが列状に配置してなる母基板に対して検査が行なえるため、検査効率が向上する。さらに、液晶表示パネルの検査後、上記母基板を個々のパネルに切断することにより、隣接する液晶表示パネルの領域を経由して自パネルの検査用表示信号線（および／または検査用走査信号線）に接続されるデータ線（および／または走査線）が分断される。このため、分断されるデータ線（および／または走査線）に対しては検査用スイッチング素子が不要となり、信頼性上の都合がよい。
本発明のアクティブマトリクス型液晶表示パネルは、以上のように、複数のデータ線に、検査用の表示信号の供給をスイッチングするための検査用スイッチング素子が個別に接続されており、各検査用スイッチング素子には、検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線が共通に配設されると共に、検査用スイッチング素子を導通・遮断する制御信号を入力する制御信号線が、隣接するデータ線に異なる制御信号が入力されるように複数本配設されている構成である。
これにより、工程数を増やすことなく、信号系統間のリーク欠陥を識別可能で、かつデータ線間のリークも目視にて検出可能な液晶表示パネルを提供することができるという効果を奏する。
また、本発明のアクティブマトリクス型液晶表示パネルの検査方法は、検査用表示信号線に検査用の表示信号を供給しつつ、複数本配設されたデータ線検査用制御信号線に供給する制御信号を順次切り替えて色表示するものである。
これにより、工程数を増やすことなく、検査時の色表示が可能となり、信号系統間のリーク欠陥に加えて、データ線間のリークや隣接絵素間のリーク欠陥をも目視で容易に検出可能な液晶表示パネルを提供することができるという効果を奏する。
本発明のアクティブマトリクス型液晶表示パネルは、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、液晶表示パネル駆動時には、前記データ線検査用制御信号線または走査線検査用制御信号線に、前記データ線検査用スイッチング素子または走査線検査用スイッチング素子を遮断する電圧がそれぞれ印加される構成である。
これにより、液晶表示パネルの駆動時、制御信号線には検査用スイッチング素子を遮断する電圧が印加されているので、駆動時の誤動作を防止できるという効果を奏する。
本発明のアクティブマトリクス型液晶表示パネルは、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記データ線検査用制御信号線または前記走査線検査用制御信号線の信号入力点と、該データ線検査用制御信号線または走査線検査用制御信号線が接続されているデータ線検査用スイッチング素子群または走査線検査用スイッチング素子との間に、抵抗素子が設けられている構成である。
これにより、制御信号線に流れる静電気による検査用スイッチング素子の破壊を、検査に支障なく防止できるという効果を奏する。
本発明のアクティブマトリクス型液晶表示パネルは、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記絶縁性基板上に液晶表示パネルを駆動するための外部回路と、該外部回路を駆動するための配線が形成され、前記データ線検査用スイッチング素子または走査線検査用スイッチング素子が、該外部回路の反対側の辺に設けられている構成である。
これにより、ドライバ回路周辺のパターン形成に領域的な余裕ができるほか、必要に応じて検査用スイッチング素子を切断することができるという効果を奏する。
本発明のアクティブマトリクス型液晶表示パネルは、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記データ線検査用スイッチング素子または走査線検査用スイッチング素子が遮光されている構成である。
これにより、検査用スイッチング素子が遮光されているので、該素子を遮断した際の漏れ電流を抑えることができ、液晶表示パネル駆動時の誤動作を防ぎ信頼性上の問題をなくすることができるという効果を奏する。
また、本発明のアクティブマトリクス型液晶表示パネルの検査方法は、前記アクティブマトリクス型液晶表示パネルには、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続され、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設され、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続され、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記データ線検査用制御信号線、前記検査用表示信号線、前記走査線検査用制御信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されており、複数の前記アクティブマトリクス型液晶表示パネルが、前記各入力端子が配置される辺と同一の方向に列状に配置してなる母基板に対して、前記母基板を個々のアクティブマトリクス型液晶表示パネルに分断する前の段階で、該母基板に検査用治具を取り付けて検査を行なう構成である。
これにより、複数の液晶表示パネルが列状の連なった状態である母基板に関し、上記入力端子が設置された辺のみ対向基板を取り除き、ここに検査用治具を取り付ければ、これら複数の液晶表示パネルに対し同時に検査を行なうことが可能となり、生産性が向上するという効果を奏する。また、検査用の入力端子を同じ辺に配設することで、検査用治具とのコンタクト不良が抑えられるという効果を併せて奏する。
本発明のアクティブマトリクス型液晶表示パネルは、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記データ線検査用スイッチング素子または走査線検査用スイッチング素子は、その閾値が、液晶表示パネルの駆動時において絵素スイッチング素子の閾値よりも高くなるように、液晶パネルの検査後に該データ線検査用スイッチング素子または走査線検査用スイッチング素子の閾値を正極側にシフトさせる処理が施されている構成である。
これにより、実装終了後の液晶表示パネルの実駆動時において、上記検査用スイッチング素子の閾値を絵素スイッチング素子の閾値よりも高くすることによって、検査用スイッチングにおけるリークを防止できるという効果を奏する。
本発明のアクティブマトリクス型液晶表示パネルは、前記複数のデータ線には、検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設され、隣接するデータ線間には抵抗素子が配置されており、または、前記複数の走査線には、検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設され、隣接する走査線間には抵抗素子が配置されていると共に、前記各抵抗素子の抵抗値をｒｄ、前記データ線の本数をｎ、前記検査用表示信号線の本数をｋ、前記検査用表示信号線の抵抗値をＲとした場合と、前記各抵抗素子の抵抗値をｒｄ、前記走査線の本数をｎ、前記検査用走査信号線の本数をｋ、前記検査用走査信号線の抵抗値をＲとした場合との何れにおいても、
Ｒ＜（ｒｄ／８）／（ｎ／ｋ）
を満たす構成である。
本発明のアクティブマトリクス型液晶表示パネルは、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続され、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線が共通に配設され、データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線が隣接するデータ線に異なる表示信号が入力されるように複数本配設され、隣接するデータ線間には抵抗素子が配置されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続され、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設され、走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が隣接する走査線に異なる走査信号が入力されるように複数本配設され、隣接する走査線間には抵抗素子が配置されていると共に、前記各抵抗素子の抵抗値をｒｄ、各データ線検査用スイッチング素子の抵抗値をｒｔｒ、前記データ線の本数をｎ、前記検査用表示信号線の本数をｋ、前記検査用表示信号線の抵抗値をＲとした場合と、前記各抵抗素子の抵抗値をｒｄ、各走査線検査用スイッチング素子の抵抗値をｒｔｒ、前記走査線の本数をｎ、前記検査用走査信号線の本数をｋ、前記検査用走査信号線の抵抗値をＲとした場合との何れにおいても、
Ｒ＜（ｒｄ／８−２ｒｔｒ）／（ｎ／ｋ）
を満たす構成である。
これにより、検査用表示信号線および／または検査用走査信号線によって生じる電圧降下の影響を低減し、検査用配線の入力端子に印加される電圧の８割以上をデータ線または走査線に印加することができ、十分な印加電圧が得られるという効果を奏する。
本発明のアクティブマトリクス型液晶表示パネルは、前記複数のデータ線には、検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されており、または、前記複数の走査線には、検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、同一の検査用表示信号線に共通に接続されたデータ線間、または同一の検査用走査信号線に共通に接続された走査線間に抵抗素子が配置されている構成である。
本発明のアクティブマトリクス型液晶表示パネルは、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線が共通に配設されると共に、データ線検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、前記データ線検査用スイッチング素子を介して同一の検査用表示信号線に共通に接続されたデータ線間、または前記走査線検査用スイッチング素子を介して同一の検査用走査信号線に共通に接続された走査線間に抵抗素子が配置されている構成である。
これにより、同一の抵抗素子で接続されたデータ線または走査線は、共通の検査用表示信号線または検査用走査信号線に接続される。このため、上記抵抗素子は、静電気を逃がす構造を維持しつつも、検査中には電圧がかからず電流が流れないため、検査用表示信号線または検査用走査信号線での電圧降下がなく検査精度がさらに向上するという効果を奏する。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、前記液晶表示パネルの検査時には、データ線検査用スイッチング素子または走査線検査用スイッチング素子に光を当てながら検査する構成である。
これにより、検査時に検査用スイッチング素子に光を当てることにより、該素子の電気抵抗を下げつつ検査用スイッチング素子自体が大型化することを防止することができ、良品率の低下を防ぐことができるという効果を奏する。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、前記アクティブマトリクス型液晶表示パネルには、前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続され、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設され、または、前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続され、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、複数の前記アクティブマトリクス型液晶表示パネルが列状に配置してなる母基板に対して、隣接する液晶表示パネルの同一種類の検査用配線同士が電気的に接続されており、前記データ線検査用制御信号線、前記検査用表示信号線、前記走査線検査用制御信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、隣接パネルの接続方向であって何れの液晶表示パネルにも属しない領域に形成されると共に、前記母基板を個々のアクティブマトリクス型液晶表示パネルに分断する前の段階で、該母基板に検査用治具を取り付けて検査を行なう構成である。
これにより、複数枚のアクティブマトリクス型液晶表示パネルが列状に配置してなる母基板に対して検査が行なえるため、検査効率が向上すると共に、検査される液晶表示パネルのサイズ等の規格が異なっても、上記領域に形成される検査用の入力端子の配置位置を同一にすれば、共通の検査用治具を用いて検査を行なうことができるという効果を奏する。
本発明のアクティブマトリクス型液晶表示パネルの検査方法は、前記複数のデータ線に、検査用の表示信号を供給する検査用表示信号線が配設されており、複数の前記アクティブマトリクス型液晶表示パネルが、データ線方向に列状に配置してなる母基板に対して、複数のデータ線が隣接する液晶表示パネルの領域を経由して、自パネルの検査用表示信号線に接続されているか、または、前記複数の走査線に、検査用の走査信号を供給する検査用走査信号線が配設されており、複数の前記アクティブマトリクス型液晶表示パネルが、走査線方向に列状に配置してなる母基板に対して、複数の走査線が隣接する液晶表示パネルの領域を経由して、自パネルの検査用走査信号線に接続されていると共に、前記母基板を個々のアクティブマトリクス型液晶表示パネルに分断する前の段階で、該母基板に検査用治具を取り付けて検査を行なう構成である。
これにより、複数枚のアクティブマトリクス型液晶表示パネルが列状に配置してなる母基板に対して検査が行なえるため、検査効率が向上すると共に、液晶表示パネルの検査後、上記母基板を個々のパネルに切断することにより、隣接する液晶表示パネルの領域を経由して自パネルの検査用表示信号線（および／または検査用走査信号線）に接続されるデータ線（および／または走査線）が分断される。このため、分断されるデータ線（および／または走査線）に対しては検査用スイッチング素子が不要となり、信頼性上の都合がよくなるという効果を奏する。
〔実施の形態１〕
本発明に係る実施の一形態を、図１、図２、図１４、図１５、図１８に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前述の従来技術の説明にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図１は、本発明の一実施の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。本実施の形態を含め以下に記すその他の実施の形態ともに、アクティブマトリクス型液晶表示装置は、ノーマリーホワイトモードで駆動されるものとする。
ここでも、まず、前述の図１４及び図１５に示すように、絶縁性基板７上にゲート電極８、ゲート絶縁膜９、半導体層１０、ソース，ドレイン電極となるｎ+ −Ｓｉ層１１、データ線３を構成する金属層１２を順に形成して、アクティブマトリクス基板１６を作製する。この作製工程及び有効表示領域１７の構造は従来技術の項で説明したのと同じであるので、ここではその説明を省略する。
図１６に示した従来のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板５０では、走査線２，データ線３と、検査用表示信号線５２ａ・５２ｂ・５２ｃ，検査用走査信号線５３ａ・５３ｂとは、単なる電気的接続となっており、その接続点はそれぞれの配線の交差部におけるゲート絶縁膜９（図１５参照）などの絶縁性薄膜にあけられたコンタクトホールによるに過ぎなかった。
これに対し、図１に示す本実施の形態のアクティブマトリクス基板１６では、データ線３と検査用表示信号線２１は検査用ＴＦＴ（データ線検査用スイッチング素子）２６ａを、走査線２と検査用走査信号線２２とは検査用ＴＦＴ（走査線検査用スイッチング素子）２６ｂを介して接続されている。検査用ＴＦＴ２６ａ・２６ｂは、有効表示領域１７における絵素ＴＦＴ１（図１４参照）と導光ＴＦＴで作製されるため、工程の増加はない。
検査用ＴＦＴ２６ａのドレインはそれぞれデータ線３に接続されており、そのソースはいずれも共通の検査用表示信号線２１に接続されている。そして、検査用ＴＦＴ２６ａのゲートは、該検査用ＴＦＴ２６ａが接続されているデータ線３の該当する色ごとに、データ線検査用制御信号線として、赤の検査用制御信号線２５Ｒ、緑の検査用制御信号線２５Ｇ、青の検査用制御信号線２５Ｂに接続されている。各データ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂには、検査用の入力端子（以下、検査端子と略記）３０Ｒ・３０Ｇ・３０Ｂより信号が入力され、検査用表示信号線２１には検査端子３２から信号が入力される。
また、検査用ＴＦＴ２６ｂのドレインはそれぞれ走査線２に接続されており、そのソースはいずれも共通の検査用走査信号線２２に接続されている。そして、検査用ＴＦＴ２６ｂのゲートは、走査線検査用制御信号線２４に接続されている。走査線検査用制御信号線２４には、検査端子４１より信号が入力され、検査用走査信号線２２には検査端子３９から信号が入力される。
ここで、上記検査用ＴＦＴ２６ａは、液晶表示装置の正規のデータ線３の入力端子ｑの対辺側に設けられている。これは次の理由による。
すなわち、例えば図１に示すように、アクティブマトリクス基板１６上に直接ソースドライバ２０ａを装着するＣＯＧ方式（Ｃｈｉｐ ｏｎ Ｇａｔｅ）は、従来のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式よりドライバ実装にかかる加工精度はより高度なものが求められるものの、フィルム加工にかかる工程数や材料費がより小さくて済むため、絵素数が少なく低コストが求められる小型の液晶表示装置には好んで用いられる。
ところが、この方式では液晶表示パネルの有効表示領域１７にあるデータ線３を、これより格段に小型であるソースドライバ２０ａまで引き出してこなければならないため、そのパターン形成領域はおのずと高密度となり、額縁部分が非常に広く設計されている場合を除いては、上記検査用ＴＦＴ２６ａを、この引出し領域に形成することは困難な場合が殆どである。しかも、これを無理に配置したとしても、検査用表示信号線２１とデータ線３との間の電気容量が問題になる場合が多い。
すなわち、図１では、データ線３は走査線２および補助容量配線４と交差しているに過ぎないが、もし検査用表示信号線２１などをソースドライバ２０ａ側に配置したとすると、これら配線と検査用表示信号線２１とデータ線３との間に電気容量が形成され、その大きさによっては信号遅延によって表示上不具合が生ずることが考えられる。
特に、後に述べるように検査用表示信号線２１は、同時に多数のデータ線３を駆動する必要があることから、その抵抗を極力小さくするために線幅を広くとる場合が多いため、その静電容量は大きく、データ線３に悪影響を与えるのみならず、検査用表示信号線２１の遅延も極めて大きくなって検査に支障をきたすことが懸念される。
このような問題点が、検査用ＴＦＴ２６ａを対辺側に設けることによって回避できるほか、仮に検査用ＴＦＴ２６ａに不具合があって表示に悪影響を与える事態が生じた場合にも、レーザ切断などによって容易に検査用ＴＦＴ２６ａと表示部とを電気的に切り離すことができる。
つまり、検査用ＴＦＴ２６ａは、その抵抗値と静電容量の積からなる時定数で決定される配線遅延を、極力小さくするためにチャネル幅を大きくするように設計されているが、このことによって不良発生率も同時に増加することは避けることができない。
本来、この検査用ＴＦＴ２６ａは表示装置完成後は表示になんら寄与しないものであるから、これら素子によって良品率が左右されることは許されない。つまり、万一検査用ＴＦＴ２６ａに不良があっても良品として表示装置を出荷することが求められており、その為に検査用ＴＦＴ２６ａは容易に切り離すことができるように設計しておかなければならず、検査用ＴＦＴ２６ａをソースドライバ２０ａの対辺側に設けることが有効となる。
そして、望ましい形態としては、検査用ＴＦＴ２６ａの近傍の有効表示領域１７に程近い位置に、レーザなどによって切断しやすいよう、パターンのくびれた部分を形成しておくことであり、また、仮に検査用ＴＦＴ２６ａが何らかの理由でソースドライバ２０ａのある側に設けざるをえない場合も、切り離せることを考えてデータ線３に支線を設け、そこに検査用ＴＦＴ２６ａを設けることが望ましい。
尚、ここではデータ線３側について説明したが、走査線２側についても同様であることは当然であり、図１では走査線２側の走査線検査用制御信号線２４と走査線２との間に交差部があるが、これらの間の静電容量の大小によっては、これらが交差しないように配線することが有効である。
次いで、上記のようにしてデータ線３まで形成されたアクティブマトリクス基板１６に対して、層間絶縁膜１３として感光性のアクリル樹脂をスピン塗布法によって３μｍの膜厚で形成し、所望のパターンに従って露光し、アルカリ性の溶液によって処理することによって、層間絶縁膜１３を貫通するコンタクトホール１５を形成する（図１５参照）。
この際、データ線３及び走査線２の端子ｑ・ｐ上は、ＴＡＢを介した外部回路と電気的接触がとれるように、層間絶縁膜１３が形成されないようにするが、検査用ＴＦＴ２６ａ・２６ｂの上層には、層間絶縁膜１３が配置されるようにしておく。これは、検査用ＴＦＴ２６ａ・２６ｂ上のソース−ドレイン間に何らかの物質の付着などによってリークがおこり、表示に悪影響を与えるのを防ぐためである。
さらに、絵素電極１４となる透明導電膜をスパッタ法によって形成し、パターニングする。この絵素電極１４は層間絶縁膜１３を貫くコンタクトホール１５を介して絵素ＴＦＴ１のドレイン電極と接続される（図１５参照）。
このようにして完成したアクティブマトリクス基板１６の有効表示領域１７にポリイミド系の配向膜を成膜し、ラビングなどの処理により、配向機能を付加する。対向基板１８においても、ＩＴＯ(Indium Tin Oxide)などの透明な対向電極を成膜した後、有効表示領域１７に当たる部分に同じ処理を施しておく。
次いで、液晶表示パネルの周囲部において、液晶注入口の部分だけあけて、パネルを囲むように印刷方式などによりシール材（図示せず）を塗布し、さらにアクティブマトリクス基板１６上の対向基板用信号入力端子と接続された配線の上に、導電性物質１９を付着させた後、液晶層のセル厚を一定にするためのスペーサ（図示せず）を散布し、対向基板１８と貼り合わせ、熱を加えてシール材を硬化させる。これにより、上記導電性物質を介して対向基板用信号入力端子と対向基板１８の共通電極とが電気的に接続される。尚、ここでは、上記対向基板用信号入力端子として、液晶表示パネルの実駆動時に使用される入力端子ｐと、液晶表示パネルの検査時に使用される検査端子２７とが形成されている。
その後、液晶注入口から液晶を注入し、封止材により液晶注入口を塞ぎ、液晶表示装置のパネル部分を完成させる。
このようにして完成した液晶表示パネルに対して、以下のようにして点灯検査を行う。図２に、点灯検査時に与える信号のタイミングを示す。
走査線２側の走査線検査用制御信号線２４に、＋２０Ｖを印加しつつ（図２（ａ）参照）、検査用走査信号線２２に信号を供給する。この信号は表示装置完成後に任意の走査線２に供給される走査信号に近いものを供給することが望ましく、ここでは−１０Ｖにバイアスしつつ周期１６．７ｍｓでパルス幅５０μｓの＋１５Ｖのパルス電圧を供給した（図２（ｂ）参照）。
また、対向基板用信号入力端子２７に、−１Ｖの直流電圧を加え（図２（ｃ）参照）、検査用表示信号線２１には、１６．７ｍｓごとに極性が反転する±３．５Ｖの信号を供給した（図２（ｄ）参照）。
この状態で例えば、検査端子３０Ｒ・３０Ｇ・３０Ｂから、赤緑青のデータ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂにすべて＋２０Ｖを供給すると、データ線３側の検査用ＴＦＴ２６ａはすべて導通し、すべてのデータ線３に電圧が印加されるため、ノーマリーホワイトの本液晶表示装置の場合、画面は黒表示になる。
次に、赤のデータ線検査用制御信号線２５Ｒのみ−１０Ｖ印加してしばらくすると、赤のデータ線３の電荷が抜けてゆくにしたがって徐々に画面は赤表示になる。これは、赤に相当する検査用ＴＦＴ２６ａが非導通であるため、赤のデータ線３に信号が供給されない上、赤のデータ線検査用制御信号線２５Ｒにはまだ＋２０Ｖだったときに供給されていた電圧が、表示装置内の薄膜や検査用ＴＦＴ２６ａの漏れ電流によって徐々に抜けて行くためである。この徐々に抜けて行く速度は、漏れ電流の量とデータ線３の静電容量による時定数によって決定されるが、これは検査用表示信号線２１の反転周期よりも十分大きい為、最終的に到達する電圧は検査用表示信号線２１に印加される信号の平均値となるように落ち着く。
なお、電荷の抜ける時間が長すぎて検査に支障を来すようであれば、例えば−１０Ｖではなく０Ｖや＋５Ｖなどを印加して、適度に大きな抵抗値で検査用ＴＦＴ２６ａが動作するようにしてもよい。
このように、赤緑青のそれぞれの色表示を行いつつ点灯検査することによって、輝点のみならず、絵素電極１４とそれに信号を供給すべきでないデータ線３（一般には隣接絵素に信号を供給するデータ線３）とのリークがあった場合の欠陥である黒点の検出、及び隣接絵素どうしのリーク欠陥、並びに隣接するデータ線３・３間のリーク欠陥の検出も目視によって容易に行える。
また、本実施の形態のアクティブマトリクス基板１６の構造では、検査用表示信号を供給するのは、共通の検査用表示信号線２１のみであるため、検査時の信号遅延を考慮しなければならない検査用配線はこの２１の１本だけであり、このことはパターン配置をする上で有利である。
つまり、後述する実施の形態２のように、赤緑青のそれぞれの検査用表示信号を別々に供給する方式の場合には、それぞれについて信号遅延を考慮しなければならず、抵抗値を下げるために線幅を大きくとるとすると、全体としては検査に要するパターン領域の面積が大きくなってしまい、不要領域の縮小という仕様上の制約に反することになってしまうが、この点で本方式は優れている。また、信号系も少なくて済み、色の切り替えは、表示したい色のデータ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂのハイ／ローの切り替えだけで行われるため、極めて容易である。
また、本実施の形態では、検査用表示信号線２１は１本のみとしたが、液晶表示装置が大型である場合など、全体を同時に表示したときに検査用表示信号線２１にかかる負荷が大きくなり過ぎて、検査上不具合を生じる場合などは、点灯すべきブロックを複数個に分割しておいて、それぞれに検査用表示信号線２１を設けておくことも考えられる。この場合、配線数が増加するものの、上記の目的に加えて、次に述べる電気的検査において、欠陥箇所を特定する上でも都合がよい場合がある。
次に、線欠陥を検出するための電気的検査を行う。例えば、データ線３と走査線２との間のリークなどでは、そのリークの量によって点灯検査時には視認されないが、実装後に複雑な信号が供給された際に不良が視認されたり、長時間使用しているうちに徐々にリーク電流が増大して不良が明確化してくることがある。
このような欠陥は先に述べた点灯検査では発見されないため、電気的に抵抗検査を行って判別することが求められる。そして不良があった場合、修正できるものは修正し、できないものは廃棄するのであるが、この際重要なのがどの信号系とどの信号系がリークしているかということである。
例えば、データ線３と対向電極との間でのリークなどは、力学的に力を加えるなどの比較的容易な方法で修正することができるが、走査線２と補助容量配線４との間のリークは、膜残りが巨大である場合が殆どであるため、修正が困難であるといった具合である。
従来の液晶表示パネルの場合、それぞれの信号系の間の電気抵抗を測定して判別していたが、量産性を考えるとこのような測定は時間がかかりすぎて実用的でない。
これに対し、本実施の形態の液晶表示パネルでは、例えば補助容量配線４と対向電極を短絡してマイナス電圧を、検査用表示信号線２１と検査用走査信号線２２を短絡してプラス電圧をそれぞれ与えつつ、電流をモニターしておき、データ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂ、および走査線検査用制御信号線２４にそれぞれ制御信号を加えた際の電流の変化で、どの系統間にリークがあるのかを判断することができる。
前述の場合、例えば走査線２側の検査用ＴＦＴ２６ｂを導通させて電流が検出されれば、図１５の様な断面構造における走査線２（ゲート電極８と同層）と対向電極との間のリークは殆どないため、走査線２と補助容量配線４との間のリークであると判断できる。
また、データ線３側の検査用ＴＦＴ２６ａを導通させた際に電流が検出されたとすると、データ線３と対向電極との間のリークか、データ線３と補助容量配線４との間のリークかが判断できない。
そこで、次に検査用表示信号線２１と対向電極を短絡してプラス電圧を、検査用走査信号線２２と補助容量配線４を短絡してマイナス電圧をそれぞれ印加する。そして、データ線３の検査用ＴＦＴ２６ａを導通させたときに電流が検出されれば、データ線３と補助容量配線４との間のリークであることが判断できる。また、データ線３側と走査線２側の両方の検査用ＴＦＴ２６ａ・２６ｂを導通させたときの電流の有無によって、データ線３と走査線２との間のリークも検知することができる。
以上に述べたように、この電気的検査の利点は、電源の供給系統を２通り切り替えて、後はスイッチングの動作だけで全抵抗検査が完了することであり、従来の図１６に示したアクティブマトリクス基板５０の構造の検査の様に、検査したい端子間の電圧を一回ずつ切り替えるための複雑なリレー回路等を外部に要しない。
また、本実施の形態のアクティブマトリクス基板１６の構成では、データ線３にリークがあった場合には、それが赤、緑、青のいずれのデータ線３にあるかが電気的にも判断できるため、修正を施す際には有利である。
さらに、走査線検査用制御信号線２４、データ線検査用制御信号線２５Ｒ・２５Ｇ・２５Ｂをいくつかのブロックごとに設けるなどの構造をとれば、リーク箇所の位置を特定することができ、さらに有利である。
また、本実施の形態のアクティブマトリクス基板１６を備えた液晶表示パネルを検査する際の応用例としては、以上に述べた順序に限らず、また、例えば検査用表示信号線２１、検査用走査信号線２２、対向電極および補助容量配線４にそれぞれ異なる電圧を与えて、検査用表示信号線２１と補助容量配線４の電流をモニターしておき、検査用ＴＦＴ２６ａ・２６ｂをそれぞれ導通／遮断するようにしてもよい。この方法では、電源系統は余分に要るものの全抵抗検査を検査用ＴＦＴ２６ａ・２６ｂのスイッチング動作だけで行うことができるため、さらに高速な検査が実現できる。
その後、このように検査して良品と判定された液晶表示パネルに対して、走査線２を駆動するゲートドライバ２０ｂ、およびデータ線３を駆動するソースドライバ２０ａをそれぞれ必要数実装し、最後にこれらドライバ２０を駆動するのに必要な信号を供給するためのＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ)(図示せず）を、アクティブマトリクス基板１６を構成する絶縁性基板の端に実装することで、アクティブマトリクス型液晶表示装置が完成する。
ところで、すでに述べたように、検査用ＴＦＴ２６ａ・２６ｂは、表示装置完成後は表示になんら寄与しないものであるばかりでなく、各データ線３や各走査線２がそれぞれ電気的に独立したものである必要を考えるとむしろ有害なものである。すなわち、これが悪影響を与えないためには、検査用ＴＦＴ２６ａ・２６ｂは表示装置完成後は十分に高い抵抗であることが必須である。
ところが、ＴＦＴは半導体素子であるため、これに光があたると真性半導体中に電子・正孔対が発生し、漏れ電流が増加する。すなわち外部からの入射光の強度によっては、表示装置の性能に悪影響を与えかねず、また信頼性上の問題も懸念される。
したがって、検査用ＴＦＴ２６ａ・２６ｂは、十分に遮光されていることが望ましく、ここでは、図１に示すように、対向基板１８のブラックマトリクス（図中、クロスハッチングにて示す）に相対する場所に、検査用ＴＦＴ２６ａ・２６ｂを設けている。
このような構成により、有効表示領域１７の外周の無駄な領域を有効利用することができ、完全な遮光を期することができる。ただし、ブラックマトリクスの領域に十分な余分領域がない場合や、ブラックマトリクスそのものがない場合などは、実装部材などで遮光すればよい。
また、検査用ＴＦＴ２６ａ・２６ｂの閾値を高くすることによって、実装終了後のアクティブマトリクス１６において、該検査用ＴＦＴ２６ａ・２６ｂが導通状態となることを防ぐ方法もある。すなわち、上述したように、液晶パネルの検査終了後の実駆動時においては、上記検査用ＴＦＴ２６ａ・２６ｂが導通状態となることは、表示に悪影響を与えるため避けるべきであり、上記検査用ＴＦＴ２６ａ・２６ｂの閾値をあげることによって、検査用ＴＦＴ２６ａ・２６ｂが表示に悪影響を与えない条件を広げることができる。
上記検査用ＴＦＴ２６ａ・２６ｂの閾値を高くするためには、例えば、以下の方法がある。例として、図１に示す液晶表示パネルにおいて検査用制御信号線２４・２５Ｂ・２５Ｇ・２５Ｒ（すなわち、検査用ＴＦＴ２６ａ・２６ｂのゲート電極）に＋５０Ｖの正バイアスを与え、６０℃のプレートの上に約１分置いたところ、図１８に表すように、ＴＦＴ２６ａ・２６ｂの特性は大きくシフトし、初期特性Ａに対して閾値が大きくプラス側に動き、上記検査用制御信号線２４・２５に仮に＋２０Ｖが印加されてもＴＦＴ２６ａ・２６ｂは導通状態にならなくなった（図１８における特性Ｂ）。ちなみに、上記検査用ＴＦＴ２６ａ・２６ｂのゲート電極に過大なプラスバイアスを加えるだけでも閾値のシフトは起こるが、熱を加えることによってそれが促進されるため、より好ましい。
〔実施の形態２〕
本発明に係る他の実施の形態を、図３〜図５、図１４、図１５に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図３は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
実施の形態１の図１に示したアクティブマトリクス基板１６と異なり、図３に示す液晶表示装置のアクティブマトリクス基板３１では、検査用ＴＦＴ２６ａのゲートはいずれもデータ線検査用制御信号線２５に共通に接続され、検査用ＴＦＴ２６ａのソースが、２本の検査用表示信号線２１ａ・２１ｂに交互に接続されている。また、走査線２側の検査用ＴＦＴ２６ｂのソースも、２本の検査用走査信号線２２ａ・２２ｂに交互に接続されている。
データ線検査用制御信号線２５には検査端子４０より信号が入力され、検査用表示信号線２１ａ・２１ｂには、検査端子３２ａ・３２ｂより信号が入力される。検査用走査信号線２２ａ・２２ｂには、検査端子３９ａ・３９ｂより信号が入力される。
また、図１に示したアクティブマトリクス基板１６は、補助容量配線４を有したＣｓ ｏｎ Ｃｏｍｍｏｎ構造であったが、アクティブマトリクス基板３１は、ある絵素の上方または下方の絵素の絵素ＴＦＴ１（図１４参照）を駆動する走査線２を、補助容量の代わりとして用いることによって開口率の向上を図る、いわゆるＣｓ ｏｎ Ｇａｔｅ構造である。
このようなアクティブマトリクス基板３１からなる液晶表示パネルに対しては、以下のようにして点灯検査を行う。図４に、点灯検査時に与える信号のタイミングを示す。
走査線検査用制御信号線２４、及びデータ線検査用制御信号線２５のそれぞれに、＋２０Ｖを印加しつつ（図４（ａ)(ｂ）参照）、検査用表示信号線２１ａ・２１ｂに実施の形態１と同じ信号を入力し（図４（ｃ）参照）、検査用走査信号線２２ａ・２２ｂには、実施の形態１と同じ信号をタイミングをずらして入力する（図４（ｄ)(ｅ）参照）。また、対向基板用信号入力端子２７には、−１Ｖの直流電圧を加える（図４（ｆ）参照）。
アクティブマトリクス基板３１の構造では、実施の形態１のアクティブマトリクス基板１６のように、検査用の配線が赤緑青に対応していないため、色表示を行うことはできないが、点灯検査の後、表示装置内のデータ線３・３間のリーク欠陥を電気的に検出できる。
すなわち、データ線検査用制御信号線２５に＋２０Ｖを印加することで、検査用ＴＦＴ２６ａを導通状態にしておき、検査用表示信号線２１ａ・２１ｂの各検査端子３２ａ・３２ｂ間の電気抵抗を測定する。
一般にデータ線３・３間のリークは、隣接ライン間で生ずるため、該検査用ＴＦＴ２６ａを交互に２本の検査用表示信号線２１ａ・２１ｂ間に接続することで、これが可能となる。
そのため、検査用ＴＦＴ２６ａに求められる導通状態における抵抗値は検出しようとするリークの抵抗値と比べて十分に小さなものでなければならない。具体的には、一般にデータ線３・３間に１０ＭΩ以下のリークがあった場合には、その表示装置の置かれる環境の如何および使用時間によって視認される虞れがあるため、不良として排除する必要がある。検査用ＴＦＴ２６ａの特性のばらつきを考えると、導通時の抵抗はトータルで検出抵抗値（リーク抵抗値）の１０％以下であることが妥当であり、両検査端子３２ａ・３２ｂの間には、検査用ＴＦＴ２６ａが２個直列に存在するため、１個当たりの抵抗値は５００ｋΩ（リーク抵抗値の５％）以下である必要がある。
本実施の形態ではこれを満たすため、検査用ＴＦＴ２６ａのチャネル幅、チャネル長をそれぞれ２００（μｍ），５（μｍ）とした。これは絶縁膜の単位面積当たりの静電容量と半導体中の電子の移動度から算出して１７０ｋΩとなるような設計にしたものであるが、検査用ＴＦＴ２６ａの構成によってはチャネルのサイズはそれぞれ設計し直す必要があるのは当然である。
また、検査用ＴＦＴ２６ａが破壊されない程度であれば、データ線検査用制御信号線２５に供給される制御信号の電圧は高いほうが導通時の抵抗値が低くなって有利であるため、上述した＋２０Ｖに限定されるものではない。
ところで、図３のアクティブマトリクス基板３１の構成では色表示ができないことは既に述べたが、図５に示すアクティブマトリクス基板３３の構成とすると、この問題は解決される。
すなわち、このアクティブマトリクス基板３３では、検査用ＴＦＴ２６ａのソースは、検査用ＴＦＴ２６ａが接続されているデータ線３の該当する色ごとに、赤の検査用表示信号線２１Ｒ、緑の検査用表示信号線２１Ｇ、青の検査用表示信号線２１Ｂに接続されている。
したがって、データ線検査用制御信号線２５に検査用ＴＦＴ２６ａを導通させる信号を供給した上で、３本の検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂのそれぞれに独立して信号を供給することによって色表示が可能になる。もちろん、図３の場合と同様に、検査端子３２Ｒ・３２Ｇ・３２Ｂの抵抗を測定することで、データ線３・３間のリークを検出できる。
そしてまた、図３のアクティブマトリクス基板３１も、図５のアクティブマトリクス基板３３も、検査用走査信号線が２２ａ・２２ｂの２本設けられ、偶数番目の走査線２と奇数番目の走査線２のそれぞれが交互に、各検査用走査信号線２２ａ・２２ｂに接続されている。
これは、Ｃｓ ｏｎ Ｇａｔｅ構造の場合、上下の隣り合う走査線２・２には異なるタイミングで絵素ＴＦＴ１を導通させる信号を供給しなければならず、これに対応するためである。
また、このように走査線２のそれぞれが交互に２本の検査用走査信号線２２ａ・２２ｂに接続されている構造では、上述したデータ線３・３のリークの抵抗検査と同じ原理で、点灯検査後に、検査端子３９ａ・３９ｂの抵抗を測定することで、走査線２・２同士のリークを検出できる。尚、この場合の検査用ＴＦＴ２６ｂの抵抗値も５００ｋΩ（リーク抵抗値の５％）以下とするのが好ましい。
また、本実施の形態では、検査用制御信号線２４・２５は、データ線側及び走査線側においてそれぞれ１本ずつとしたが、実施の形態１で述べたのと同じ理由で、全体表示時の検査用表示信号線や走査信号線、もしくは対向電極や補助電極にかかる負荷が大きくなり過ぎて検査上不具合を生じる場合などは、これらを複数本に分割して、ブロック毎に点灯することで、解決を図ることができる。
〔実施の形態３〕
本発明に係る他の実施の形態を、図６、図１９〜図２４に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１，２にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図６は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
図６に示すアクティブマトリクス基板３４は、実施の形態２の図５に示したアクティブマトリクス基板３３とは、検査に必要な信号の供給をすべて１辺から行っている点が異なる。つまり、検査用走査信号線２２ａ・２２ｂがゲートドライバ２０ｂが配設されている辺にまで周回されており、検査端子３９ａ・３９ｂが該辺に形成されている。また、走査線検査用制御信号線２４においては、データ線３側のデータ線検査用制御信号線２５とパネル内部で電気的に接続されており、検査端子４０より信号供給される。またこの時、検査時において対向基板１８にも信号入力可能となるように対向基板信号入力用の検査端子２７も上記各検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０）と同一辺に配置されている。
このように検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）を同じ辺に配設することで、検査用の治具の設計が容易かつ安価になり、また治具への設置時の液晶表示パネルの回転方向のずれに対するコンタクト不良の発生率が、２辺以上に検査端子がある場合と比べて抑えられる。
さらに、図における縦方向に多数の液晶表示パネルが連なった状態でも、点灯検査することができるため、小型パネルを大量に検査する場合でもこれらをまとめて検査することが可能となり、生産性が向上する。
すなわち、基板を大判にて生産した後、点灯検査する前に図の縦長方向に分断した後、検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）がある方の辺だけ対向基板１８をさらに切断して、端子へのコンタクトが可能となるようにする。こうして点灯検査を行ったあと、個々の液晶表示パネルに分断し、そのそれぞれに対してさらに対向基板１８を切断してソースドライバ２０ａの実装領域のあたりの対向基板１８を取り除く。
この構造によると、例えば実装後に検査端子から静電気が入ったり、不要な信号が入るのを防ぐために検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）に絶縁テープ等を施そうとした場合でも、これを施すべき領域が一辺に限定されているため、作業性がよくなる。
さらに、これらの検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）を、図１９に示すように、液晶表示パネルの何れか１カ所に集中して配置すれば、すなわち、アクティブマトリクス基板の３４−１の１辺における特定領域内で近接して配置されれば、さらに検査用治具への設置時の位置合わせが容易になり、また、絶縁テープなどを施す際の作業性も向上する。
また、図６のアクティブマトリクス基板３４では、データ線検査用制御信号線２５と走査線検査用制御信号線２４とを、パネル内部で電気的に接続したため、これによって余分な配線領域の確保が不要になるばかりでなく、この１本の制御信号線に加える信号のハイ／ローの切り替えのみで、全ての検査用ＴＦＴ２６ａ・２６ｂのオン／オフが切り替わり、検査モードと実表示モードの切り替えが可能になる。
ここで、上記アクティブマトリクス基板３４を大判にて生産した後、縦長方向に分断し、複数枚連なった状態の液晶表示パネルに対して検査を行なう場合の構成を図２０に示す。尚、図２０において、アクティブマトリクス型液晶表示パネルがデータ線方向に複数枚連なったものを母基板と称する。従来では、マザーガラスに縦横多数枚のアクティブマトリクスセルを配置して形成し、これと対向基板とを貼り合わせた後、それぞれのセルに分断するのが通常であるが、本実施の形態では、検査前の段階では個々のセルに分断するのではなく、図のように短冊状に分断する。但し、プロセスによっては、アクティブマトリクス基板３４に対向基板１８を貼り合わせてから分断するのではなく、先に予めアクティブマトリクス基板３４および対向基板１８を所定の形状（すなわち、短冊状）に分断してから貼り合わせる場合もある。
図２０は検査段階での状態であり、アクティブマトリクス基板３４の分断線７１と対向基板１８の分断線７２とがずれて形成されている。これは、検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）の配置領域が検査用治具とコンタクトできるように、該領域を露出させるためであり、この部分はそのまま液晶表示パネル完成時の走査線側実装領域となる。すなわち、上記構成では、それぞれのセルにおける全ての検査端子が、走査線側実装領域に対応する１辺に配置されているため、データ線側実装領域が対向基板１８によってカバーされている図２０の状態でも、点灯検査および電気的検査を通常通り行なうことができる。尚、ここでの検査の行い方については、既に述べたのと同様である。
検査が終わった後は、分断線７３において個々のセルに分断した後、対向基板１８を分断線７４において切り離し、データ線側実装領域を露出させる。ちなみに図の７０ａ、７０ｂはそれぞれソースドライバ、ゲートドライバが装着される部分であり、７５はセルの分断後において廃棄される不要部分である。
このように、上記図２０の構成では、複数枚のセルを一度に検査できるため、検査効率がよく、検査にかかるコストを削減できる。また、上記母基板の状態で検査を行なう場合には、もとのマザーガラスの端面７６を基準にして検査用治具に装着されるが、上記端面７６の寸法精度は十分良好であるため、分断されたセルを検査用治具に装着する場合と比べてアライメントが取りやすい。
次に、隣接するセルにおいて、同一信号を供給すべき配線を相互に結線した場合の構成を図２１に示す。図２１における母基板は、アクティブマトリクス基板３４とほぼ類似した構成のアクティブマトリクス基板３４−２がデータ線方向に複数枚連なった状態のものである。但し、上記母基板におけるアクティブマトリクス基板３４−２では、検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０）に接続される各配線（２２ａ、２２ｂ、２４、２５、２１Ｂ、２１Ｇ、２１Ｒ）が各セル間において相互に結線されている。但し、データ線検査用制御信号線２５は、走査線検査用制御信号線２４に接続されているため、走査線検査用制御信号線２４を介して結線されることとなる。
この場合、アライメント後や検査信号入力ピンのずれ等によって検査端子の何カ所において入力のコンタクトが悪くても、上記結線部分を介して隣接セルから信号が供給されるため、検査が可能となる。また、治具の製作コストを削減するために、間のセルの検査信号入力ピンを省略したり、信号入力端子のピッチが小さい場合には、隣接セルと交互に入力端子を設けても良い。例えば、図２１の場合では、第１のセルにおいて３９ａ、３２Ｇ、４０、２７の検査端子を設け、第２のセルにおいて３９ｂ、３２Ｂ、３２Ｒ、２７の検査端子を設けることができる。これにより、検査信号の入力をしやすくしたり、あるいは検査用治具の製作コストを下げることができる。
また、図２１の構成では、同一信号を供給すべき配線を相互に結線したことにより、各検査用信号配線（２２ａ、２２ｂ、２４、２５、２１Ｂ、２１Ｇ、２１Ｒ）には、個々のセルにおいて検査信号を入力する必要が無くなる。このため、各セル上部の検査用信号配線近傍に十分な空き領域が無い場合や、検査端子の配置領域が十分に確保されない場合等には、上記各検査端子を走査線側実装領域に配置するのではなく、マザーガラスの余白領域７５に配置することもできる。
但し、この場合、上記余白領域７５において各検査端子に信号入力できるように、検査前の段階で上記余白領域７５に対向する部分の対向基板１８を切断して取り除く必要がある。
上記各検査端子をマザーガラスの余白領域７５に配置した構成の母基板を図２２に示す。上記図２２における母基板は、アクティブマトリクス基板３４とほぼ類似した構成のアクティブマトリクス基板３４−３がデータ線方向に複数枚連なった状態のものである。
上記母基板においては、対向基板１８側の共通電極への対向基板用信号入力端子２７は、上記各検査端子と同様に余白領域７５に設けられており、コモン移転部１９ａ・１９ｂを介して隣接セルの共通電極同士をアクティブマトリクス基板３４−３側の配線を通じて接続する形状となっている。すなわち、上記コモン移転部１９ａ・１９ｂは、隣接する２枚のセルにおける各対向基板１８の下端部付近および上端部付近にそれぞれ設けられており、コモン移転部１９ａと１９ｂとがアクティブマトリクス基板３４−３側の配線を通じて接続されている。また、上記アクティブマトリクス基板３４−３側の配線部分には、液晶表示パネルの実駆動時に対向基板１８に電圧を印加するための端子ｐが形成されている。これにより、セルの分断後における液晶表示パネルの実駆動時には、上記端子ｐからコモン移転部１９ａを介して対向基板１８に電圧が印加される。
さらにここでは、検査端子のそれぞれの配置とマザーガラスの端面７６との位置関係を他の全ての機種と共通にしており、これによって、各セルのサイズなど規格が異なっても、全て共通の治具で検査を行なうことができる。このため、多機種少量生産の液晶表示パネルであっても、単一機種大量生産の場合と同様の検査を行なうことができ、生産性がよくなる。また、もとのマザーガラスの端面７６に機械的にアライメントを取ることになるが、マザーガラスの寸法精度が十分良好であるので、信号入力の位置合わせが容易である上、該構造では入力端子の大きさを十分大きくすることができる。
また、図１１の例では、隣接セル間の各検査用配線の結線は単純な電気的接続としたが、配置的に十分な余裕がある場合は、スイッチング素子を介して接続した方が望ましい場合もある。この場合、上記スイッチング素子のオンオフを切り替えるのみで非検査セルを選択できることになり、全セルを同時に検査する際に検査用配線の負荷が大きくなりすぎて不都合を生ずる場合や、何れかのセルに重大なリーク欠陥があって、このリーク電流が大きすぎて検査用配線に十分電圧がかからず、他のセルの検査にまで悪影響を及ぼす場合等に都合がよい。また、前述の電気的検査を行なう場合には、これらセル間の切り替えを行ないつつ検査することによって、不良セルの特定が容易になる。
尚、上記の説明では、複数のアクティブマトリクスセルをデータ線方向に連結したものを母基板としたが、走査線方向であっても手段方向ともに同様であり、したがって特許請求の範囲において記載の列状という表現もセルの連結の方向を規定するものではない。
上記図２０ないし図２２の構成では、各データ線３は、検査用ＴＦＴ２６ａを介してデータ線検査用制御信号線２５と検査用表示信号線、２１Ｂ、２１Ｇ、および２１Ｒとに接続されている。しかしながら、液晶表示パネルの実駆動時において各データ線３と検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒとが導通することは、表示に悪影響を与える。このため、液晶表示パネルの実駆動時では、データ線検査用制御信号線２５にオフ電位が与えられ、検査用ＴＦＴ２６ａは常にオフ状態となっている。
これに対し、図２３の構成では、各データ線３は検査用ＴＦＴ２６ａを介してデータ線検査用制御信号線２５、および検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒに接続されるのではなく、一旦隣接セルまで延長してから折り返し、自セルの検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒに直接接続される。なお、この場合、検査用ＴＦＴ２６ａが形成されないため、データ線検査用制御信号線２５も不要となる。
上記構造によると、母基板の状態では各データ線３は常に検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒと接続されているため、各走査線２のみ前述と同様に検査用ＴＦＴ２６ｂを介して信号を供給し、検査用表示信号線２１Ｂ、２１Ｇ、２１Ｒには通常の点灯検査と同様のデータ信号を与えれば、検査を行なうことができる。検査後、個々のセルに分断する際に、各データ線３の延長部はこの折り返し部分において切断されるので、各データ線３は検査用データ線から切り離され、個々の独立した配線となる。
上記構造によると、検査用のスイッチング素子が大幅に減るため、検査用ＴＦＴ部におけるデータ線間のリーク欠陥による歩留まり低下の懸念が大幅に減少し、また、信頼性上も都合がよい。また、検査用ＴＦＴ２６ａにかかる領域上の制約も改善される上、データ線３への検査信号の入力抵抗が大幅に減少するため、より少ない書き込み時間での検査ができるなど、検査精度の向上にも貢献する。ちなみに該折り返し部は隣接セルに残留するが、これは電気的になんら不具合を与えるものではなく、必要とあらば面取り等で取り除くこともできる。また、データ線方向でなく走査線方向にセルが連なる母基板構造とする場合には、隣接セルから折り返すのはデータ線でなく走査線であることは言うまでもない。
また、上記図２０および図２１の構成では、それぞれのセルにおける全ての検査端子（３９ａ・３９ｂ・３２Ｒ・３２Ｇ・３２Ｂ・４０・２７）が、走査線側実装領域に対応する１辺に配置されているが、図２４に示すように、対向する２辺に分けて配置することもできる。すなわち、図２４に示す構成では、アクティブマトリクス基板３４−４において検査端子３２Ｒ・３２Ｇ・３２Ｂ・４０・２７が走査線側実装領域に対応する辺に配置されているが、検査端子３９ａ・３９ｂはこれと対向する辺に配置されている。このような場合においても、データ線側実装領域が対向基板１８によってカバーされている状態で点灯検査および電気的検査を通常通り行なうことができ、アクティブマトリクス型液晶表示パネルがデータ線方向に複数枚連なった母基板に対して検査が可能となる。
〔実施の形態４〕
本発明に係る他の実施の形態を、図７、図８に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜３にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
すでに述べたように検査用ＴＦＴ２６ａ・２６ｂは、表示装置完成後は表示になんら寄与しないものであるばかりでなく、データ線３や走査線２はそれぞれ電気的に独立したものである必要があることから、検査用ＴＦＴ２６ａ，２６ｂは表示装置完成後は十分に高い抵抗であることが必須である。
これを実現するため、表示中にはこれら検査用ＴＦＴ２６ａ・２６ｂを非導通にする信号を与えておくことが望ましく、検査用ＴＦＴ２６ａ・２６ｂがｎ型である場合には、表示中はゲートにマイナスの電圧が与えられていることが望ましい。
そこで、図７に示す本実施の形態のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板３５では、パネル内部で接続された１本の検査用制御信号線２５（２４）の端が、アクティブマトリクス基板３５における下端（図において）にまで延設されている。その他の構成は、実施の形態３の図６に示したアクティブマトリクス基板３４と同じである。
この下端は、ドライバ２０ヘの信号を供給するＦＰＣを接続する領域であり、ここに１本の検査用制御信号線２５（２４）に信号を供給する端子４３を設けて、これをＦＰＣと接続しておき、外部から検査用ＴＦＴ２６ａ・２６ｂにマイナスの電圧を加えている。これにより、液晶表示装置の駆動時には必ず検査用ＴＦＴ２６ａ・２６ｂが遮断されている状態にあり、表示上不具合を生じない。
さらに、図８に示すアクティブマトリクス基板３６のように、ゲートドライバ２０ｂの駆動用電源の内のマイナス側の電源と検査用制御信号線２５（２４）を接続する構成ともできる。
これは、ゲートドライバ２０ｂやソースドライバ２０ａ等のドライバ２０のＩＣには、このＩＣの内部のロジック回路内のスイッチング素子をオン／オフするための電源が必要であることを利用したもので、図７のアクティブマトリクス基板３５の構成のように外部から別に電圧を印加する必要がなく、かつ表示上不具合を生じない。
このパネル内の接続は、ドライバ２０の駆動用電源の内のマイナス側の電源のほか、ドライバ２０からの出力の電圧レベルを外部から与える電源でもよく、また検査用ＴＦＴ２６ａ・２６ｂの特性によってはドライバ２０に接地電位を与える配線と接続してもよい。
〔実施の形態５〕
本発明に係る他の実施の形態を、図９に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜４にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
前述の実施の形態１〜４においては、検査用ＴＦＴ２６ａ・２６ｂは、対向基板１８上のブラックマトリクスに相当する部分に設けられていたのに対し、本実施の形態のアクティブマトリクス型液晶表示装置では、検査用ＴＦＴ２６ａ・２６ｂの上には対向基板４２のブラックマトリクス（図中、クロスハッチングにて示す）がなく、検査用ＴＦＴ２６ａ・２６ｂに光を照射することができるようになっている。
この構造は以下ような利点がある。つまり、前述したように検査時には検査用ＴＦＴ２６ａ・２６ｂの抵抗値は低ければ低いほどよく、そのため検査用ＴＦＴ２６ａ・２６ｂのチャネル幅Ｗをチャネル長Ｌで除した値は大きくする必要がある。具体的にはデータ線３・３間のリーク抵抗を検知するには５００ｋΩ以下にする必要があり、これを実現するために前述の実施の形態２では、Ｗ／Ｌを２００／５とした。このように大きな検査用ＴＦＴ２６ａ・２６ｂでは、これを設置したことによる不良の発生が懸念され、また、これによって良品率が低下することが許されないことは前述した通りである。
また、例えば大型機種のＣｓ ｏｎ Ｇａｔｅの場合の様に、走査線容量が大きい場合を例に考察してみると、検査用ＴＦＴ２６ｂが６００ｐＦの走査線容量をスイッチングするとして、実駆動時のパルス幅２５μｓに対して時定数が十分小さい３μｓとなるように検査用ＴＦＴ２６ｂの抵抗値を設定すると、５ｋΩ以下でなければならない。これをＭＯＳＴＦＴの一般的な電流の近似式である以下の式に従って導くとＷ／Ｌは１５００以上でなければならない。
Ｉｄ＝（Ｗ／Ｌ）μＣ｛（Ｖｇ−Ｖｔｈ）Ｖｄｓ−Ｖｄｓ2 ／２｝
ただし、ここでμは電子の移動度で０．５ｃｍ2 ／Ｖｓ、Ｃは単位面積当たりのゲート絶縁膜９の容量で１．６×１０-8Ｆ／ｍ2 とした。
また、走査線２の電圧を−１０Ｖおよび＋１５Ｖとし、検査用制御信号線２４（２５）の印加電圧を２０Ｖとして電圧固定で抵抗値計算した。現実としてはＬは最小で５μｍ程度が限界であり、この場合Ｗは７５００μｍ以上となり、これは歩留りまで考慮すると実現は困難であると言わざるを得ない。
そこで、検査用ＴＦＴ２６ａ・２６ｂに検査時だけ光を照射して電流値を増大させることによって、Ｗ／Ｌが小さくても必要な書き込み特性が得られるようにしたのである。
すなわち、検査用ＴＦＴ２６ａ・２６ｂは半導体素子であり、これに光が当たると真性半導体中に電子・正孔対が発生する。ＴＦＴがオンされた状態においては、真性半導体は十分に反転しているため、オフの場合の漏れ電流ほどの光感度は得られないが、それでも光の強度によっては５倍から１０倍程度の電流増加があることが実験的に確認された。
アクティブマトリクス基板３４では、検査用ＴＦＴ２６ａ・２６ｂは一様にオン状態としており、検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂや検査用走査信号線２２ａ・２２ｂの信号の切り替えで点灯状態を変化させる方式であるため、検査が終わるまでの間は検査用ＴＦＴ２６ａ・２６ｂをスイッチングする必要がなく、検査用ＴＦＴ２６ａ・２６ｂに一様に強い光を照射し続けるだけでよい。
但し、検査時に検査用ＴＦＴ２６ａ・２６ｂに光を当てるべく、対向基板４２においてはブラックマトリクスをこれら検査用ＴＦＴ２６ａ・２６ｂに重ならないように設けているので、実装後は遮光を考慮にいれて外装部材を設計しておく必要がある。
〔実施の形態６〕
本発明に係る他の実施の形態を、図１０に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜５にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図１０は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
図１０に示すアクティブマトリクス基板３７は、実施の形態４の図７に示したアクティブマトリクス基板３５とほぼ同じ構成を有しているが、ＦＰＣと接続される前述の端子４３が検査端子４０としての機能も有し、かつ、この端子４３と、検査用ＴＦＴ２６ａ・２６ｂとの間に、入力保護用の抵抗素子４４が設けられている構成である。
これは、次のような理由による。すなわち、検査用制御信号線２４（２５）は、検査用ＴＦＴ２６ａ・２６ｂのゲート電極とつながれているのみで他に電荷の逃げる経路がないため、一般のＭＯＳトランジスタのゲートと同様にインピーダンスが非常に高い。したがって、この配線に静電気が入り込んだ場合、検査用ＴＦＴ２６ａ・２６ｂのゲート−ドレイン間やゲート−ソース間に高電圧がかかることとなり、絶縁破壊が起こり、リーク欠陥をおこす恐れがある。
そこで、実施の形態３で述べたように、不要な信号が入るのを防ぐために各検査端子に絶縁テープ等を施す絶縁処理が有効であるが、図１０の構成では、この端子４３は検査後、検査用ＴＦＴ２６ａ・２６ｂに遮断電圧を与えるべくＦＰＣを通じて外部に導通される。
したがって、この液晶表示装置を外部の装置に装着したり取り扱う際に帯電した物体に触れる機会が多くなり、静電気不良の確率が高くなる。そして、この不良は液晶表示装置が実際に使用されるユーザの手元で発生する可能性があるため、出荷前の検査などで選別することができず極めて不都合であり、表示装置の構造面で何らかの対策を講じておく必要がある。
そこで、従来の表示装置における配線間の入力保護回路のように、トランジスタのゲートとソースを短絡して構成したダイオードを双方向につないで隣接配線に静電気を逃がすことが有効であり、図１０に示すように、このアクティブマトリクス基板３７では、検査用走査信号線２２ａ・２２ｂ間、及び検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂ間に、該ダイオード型のＴＦＴからなる入力保護回路４５をつないで静電気対策としている。
しかしながら、検査用制御信号線２４（２５）と、これら検査用走査信号線２２ａ・２２ｂ、及び検査用表示信号線２１Ｒ・２１Ｇ・２１Ｂの間には入力保護回路４５を設けず、検査用制御信号線２４（２５）においては、端子４３と検査用ＴＦＴ２６ａ・２６ｂとの間に入力保護用の抵抗素子４４を設けている。
これは、検査時に検査用制御信号線２４（２５）にはプラスのバイアスを加えるため、ダイオード間に閾値を大きく越える電圧が印加されることによって、入力保護回路４５を経路として電流が流れるため、検査用ＴＦＴ２６ａ・２６ｂの各端子に所望の電圧がかからず、検査上不具合が生じる可能性が高いためである。
この入力保護用の抵抗素子４４の構造は、配線の一部を金属膜のかわりに半導体のｎ+ 層で置き換えたもので、比抵抗が高いことによって高抵抗部を設けている。ｎ+ 層の比抵抗は、１ｋΩｃｍ程度であり膜厚３００Åとすると、パターンの長さと幅の比を３：１とすることで、抵抗は１ＭΩとなる。このｎ+ 層は、絵素ＴＦＴ１や検査用ＴＦＴ２６ａ・２６ｂを形成する工程で同時に形成されるため、工程数の増加はない。
このようにして入力部に高抵抗を接続しておくことで、静電気の経路の時定数を大きくしておき、検査用ＴＦＴ２６ａ・２６ｂの破壊を防ぐことができる。
ここでは、検査用制御信号線２４（２５）の静電容量は数百ｐＦ程度であるため、時定数は数百μｓであり、抵抗素子４４を設けない場合のように一瞬のうちに静電気が検査用ＴＦＴ２６ａ・２６ｂに達する場合とくらべて、破壊は極端に少なくなる。
なお、図１０においては、走査線検査用制御信号線２４とデータ線検査用制御信号線２５を基板上で導通しており、かつこれに電圧を印加する検査端子としての機能も有する端子４３がＦＰＣ部に延長されて形成されているため、入力保護用の抵抗素子４４はＦＰＣのすぐ内側に設けているが、ＦＰＣ部ではなく空き領域に検査端子が設けられている場合には、その検査端子と検査用ＴＦＴ２６ａ・２６ｂの間に入力保護用の抵抗素子４４を設けるべきである。
また、図１、図３、図５に示した構成のように、走査線検査用制御信号線２４とデータ線検査用制御信号線２５とが導通していない別々の場合は、それぞれの検査端子４１・４０と検査用ＴＦＴ２６ａ・２６ｂとの間に入力保護用の抵抗素子４４を設けることが有効である。
また、それら検査用制御信号線２４・２５同士の間も前述のダイオード型のＴＦＴを用いた入力保護回路４５を介して接続しておくことで、どちらか１本の配線に入った静電気を他方に逃がすことができるので、より有効な静電気対策となる。なお、このようなダイオード型のＴＦＴを用いた入力保護回路４５は、絵素ＴＦＴ１の作製工程で同時に作製できるので、工程数の増加はない。
また、図７の構成のように、検査用の制御信号を入力する検査端子４０と、実装後に検査用ＴＦＴ２６ａ・２６ｂを遮断するための電圧を印加するべき端子４３が別々に設けられている場合には、そのそれぞれ入力部と検査用ＴＦＴ２６ａ・２６ｂとの問に入力保護用の抵抗素子４４を設けることが望ましい。
そして、以上のような構成では、検査の際、検査用制御信号の入力は抵抗素子４４を介して行われるが、既に述べたように制御信号はプラスの直流電圧が与えられるため、該抵抗素子４４があることによる不具合は発生しない。また、検査後のドライバ２０が実装された段階においても、該抵抗素子４４を介して端子４３からマイナスの電圧が与えられるが、これも直流であるため時定数などは考慮する必要がないので、抵抗素子４４による不具合は生じない。
〔実施の形態７〕
本発明に係る他の実施の形態を、図１１〜図１３に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜６にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図１１は、本実施の形態のアクティブマトリクス型液晶表示装置の平面模式図である。
図１１に示すアクティブマトリクス基板３８は、実施の形態４の図８に示したアクティブマトリクス基板３６とほぼ同じ構成を有しているが、検査用制御信号線２４（２５）がゲートドライバ２０ｂの駆動用電源の内のマイナス側の電源と接続される配線に、入力保護回路４６が設けられた構成である。静電気はこの保護回路４６の抵抗値と検査用制御信号線２４（２５）の静電容量と、外部回路における電源系統の静電容量からなる時定数によって遅延し、破壊が防止される。
そして、この入力保護回路４６は、前述の入力保護用の抵抗素子４４のような単純な線形素子のかわりに非線形素子であるダイオードからなる。
図１２に、入力保護回路４６の回路図を示す。入力保護回路４６は、順方向をそれぞれ逆の方向にもつダイオードＤ1 ・Ｄ2 を並列に配置してなる抵抗回路４６ａを構成単位として複数個直列につなげた構成である。該ダイオードＤ1 ・Ｄ2 を用いた入力保護回路４６のような回路は、実施の形態６で前述した入力保護回路４５ように配線の静電気対策として一般に用いられているもので、絵素ＴＦＴ１と同工程で、ゲートとソースを短絡して２端子素子としたダイオード型ＴＦＴを用いる。図１３に、図１２の回路図を、トランジスタレベルで表わした回路図を示す。
前述の実施の形態６のアクティブマトリクス基板３７に備えられた入力保護用の抵抗素子４４の場合、静電気の電圧によらず抵抗値が一定であるため、設計しやすいという利点があるが、工程数の低減を目的としてｎ+ 層の形成にかかるフォト工程を削減し、その上層のソース、ドレイン電極を構成する金属膜をフォトレジストの代わりとする場合等のように、高抵抗の配線を形成することが困難な場合には実現できない。
さらに、このような工程上の都合を無視したとしても、次の点から本実施の形態のような非線形素子からなる構造は利点がある。
すなわち、抵抗素子４４のような高抵抗素子の場合には、静電気が加わって過電流が該抵抗素子４４を流れた場合、ここで発生するジュール熱によって抵抗素子４４が融解され、電気的に離れた状態となる。このような状態となると、検査用ＴＦＴ２６ａ，２６ｂを遮断する電圧を印加することができず、信頼性を保証する上で問題である。
ところが、本実施の形態のように、ダイオードＤ1 ・Ｄ2 でこれを構成した場合は、ダイオードＤ1 ・Ｄ2 に高電圧が加わった段階で、半導体層が劣化すると同時にダイオードＤ1 ・Ｄ2 のゲート絶縁膜が破壊され、ダイオードＤ1 ・Ｄ2 の両端は短絡状態となりやすい。すなわち、仮に静電気によって入力保護回路４６が破壊されたとしても、実装後に外部回路を駆動するための基板上の配線の内の出力電圧のローレベルを規定する電圧が加えられる配線と検査用制御信号線２４（２５）は電気的に接続されており、検査用ＴＦＴ２６ａ・２６ｂが及ぼす悪影響の心配はなくなる。
ちなみに、本実施の形態の入力保護回路４６では、一対のダイオードＤ1 ・Ｄ2 からなる抵抗回路４６ａを複数個直列につなげた状態に設置しているのは、仮に静電気で一段目の抵抗回路４６ａのダイオードＤ1 ・Ｄ2 が破壊されても、次段目の抵抗回路４６ａによって保護抵抗としての機能を維持するための構造である。
このような入力保護回路４６を、図１０に示した実施の形態６のアクティブマトリクス基板３７における抵抗素子４４の代わりに設けることもできる。
この場合、検査の際に検査用の制御信号の入力は入力保護回路４６を介して行われるが、既に述べたように制御信号はプラスの直流電圧が与えられ、また、検査後のドライバ２０が実装された段階においても、入力保護回路４６を介して端子４３からマイナスの電圧が与えられ、これも直流であるため時定数などは考慮する必要がないので、入力保護回路４６による不具合は生じない。
但し、１段の抵抗回路４６ａあたりダイオードＤ1 ・Ｄ2 の閾値に相当する電圧が入力保護回路４６にかかるため、検査用ＴＦＴ２６ａ・２６ｂを十分に機能させるためには、入力保護回路４６は多くとも５段程度以下におさめておくべきである。
〔実施の形態８〕
本発明に係る他の実施の形態を、図２５〜図２９に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜７にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
アクティブマトリクス基板においては、各バスラインや絵素スイッチング素子を静電気から守る目的で、ある特定ラインにかかった静電気を他のバスラインに逃がし、パネル全体に電荷を分散させることにより、特定箇所の静電破壊を防ぐ構造がある。もちろん、バスラインにまたがる電流パスは、ある程度高抵抗でなければ表示上不具合を生じるため、各バスラインは通常数ＭΩ以上の抵抗素子で接続されている。ところが、上記構造では、検査時には複数本のバスラインを束ねて信号を供給するため、これらの抵抗素子は複数個並列に並ぶことになり、実質の抵抗値が低下して検査上不具合を生じることがある。
図２５は、本実施の形態における走査線２と検査用走査信号線２２ａ・２２ｂの一部を示したものである。走査線２は偶数ライン、奇数ラインごとにそれぞれ検査用走査信号線２２ａ・２２ｂに接続されている。また、各走査線間は抵抗素子７８で接続されており、これを流れる電流をｉ／２とする。この場合、１本の走査線に流れ込む電流はｉとなり、検査用走査信号線全体を流れる電流はｎｉ／ｋとなる。但し、ｎは走査線２の本数、ｋは検査用走査信号線の本数であって本実施の形態の場合はｋ＝２である。このｎｉ／ｋの電流によって、検査用走査信号線での電圧降下が発生し、走査線に所定の電圧がかからなくなる。尚、上記検査用走査信号線２２ａ・２２ｂは、検査後において分断線７７で分断される。
図２５において１対の走査線２・２に注目した場合の等価回路を図２６に示す。ただし、ここでは検査用走査信号線の抵抗値をＲとし、入力端（図では、Ｖｇｈ、Ｖｇｌと記述、これはこの部分の印加電圧でもある）近傍にＲ／２の抵抗値を置いた。また、全ての走査線２は検査用走査信号線２２ａ・２２ｂの中間点に集中して配置されていると近似した。この近似は後に述べる試作結果によって、妥当であることが確認された。
図２６において各抵抗を流れる電流から、各部の電圧を容易に求めることができ、各走査線２に実際にかかる電圧は入力をＶｇｈ、Ｖｇｌとした時、
Figure 2005122209
であることが求まる。但し、ｖo 、ｖe は上記図２６に示された一対の走査線のそれぞれにかかる電圧、ｒｄは抵抗素子７８の１個あたりの抵抗値である。数１より明らかなように、これら一対の走査線間における電位差（ｖo −ｖe ）は、検査用走査信号線２２ａ・２２ｂの入力端子に与えられる印加電圧Ｖｇｈ、Ｖｇｌの電位差よりも小さくなる。但し、最低でも印加電圧の８割は走査線にかかることが望ましい。走査線にかかる電圧がこれより小さい場合、絵素スイッチング素子が十分に導通せず、オン不良画素の見極めに不具合を生じ、検査の精度を著しく低下させる。このことから以下の式を満たすことが必要である。
Figure 2005122209
これら２式から関係を導くと、以下の式を満たす必要があることがわかる。
Figure 2005122209
尚、上記説明は走査線について考察したものであるが、これはデータ線についても同様のことが言える。すなわち、隣接するデータ線３・３間に抵抗素子を配置し、前記各抵抗素子の抵抗値をｒｄ、データ線３の本数をｎ、検査用表示信号線の本数をｋ、検査用表示信号線の抵抗値をＲとした場合、これらの値は数３を満たす必要がある。
ところで、上記抵抗素子７８は図２７に示すように、トランジスタのゲートとドレインとを接続してダイオード特性を示す非線形素子を双方向に並列に配置したものとすることが多い。これは、該抵抗素子７８を絵素トランジスタと同工程で作成することができ、工程数の増加を防ぐことができるという効果が得られる以外に、弱電圧に対しては高抵抗で、静電破壊を起こすような強電圧に対しては低抵抗になるという特性が、保護用の抵抗素子としては好都合であることによる。
この場合でも、検査用走査信号線２２ａ・２２ｂの電圧降下まで考慮して、実際に非線形素子にかかる電圧とそのときの電流を計算して設計すれば、上記と同様の考え方が通用する。具体的には、移動度０．５、Ｖｔｈ＝１Ｖのトランジスタで抵抗素子７８を形成し、Ｖｇｈ＝１５Ｖ、Ｖｇｌ＝−１０Ｖ、検査用走査信号線の全抵抗値５ｋΩ、走査線数２２０本で計算したところ、抵抗素子７８のトランジスタにおけるチャネル幅およびチャネル長さの比は３．２５以下でなければならないことが算出された。逆に抵抗素子７８のトランジスタにおけるチャネル幅およびチャネル長さの比が３．２５のとき、この抵抗素子を流れる電流の大きさに応じておこる検査用走査信号線での電圧降下は、Ｖｇｈ側Ｖｇｌ側それぞれ２．５Ｖずつであり、各走査線２にかかる電圧（抵抗素子の両端にかかる電圧）は それぞれ１２．５Ｖ、−７．５Ｖ（ＨｉｇｈとＬｏｗの差は印加電圧の８割）である。したがって抵抗素子７８には２０Ｖかかることになり、この電圧における抵抗値は４．４ＭΩである（この時、抵抗素子１本あたりの電流量ｉ／２は４．５μＡであり、検査用走査信号線には１１０×ｉ＝１ｍＡ流れる。したがって、検査用走査信号線での電圧降下は１ｍＡ×５ｋΩ／２＝２．５Ｖとなり、上述の電圧降下量と一致しているのがわかる）。抵抗素子７８の抵抗値がこの４．４ＭΩより小さい場合には、検査用走査信号線にはより大きな電流が流れ、結果的に検査用走査信号線での電圧降下がさらに大きくなるため、各走査線にかかる電圧はさらに小さくなり（印加電圧の８割未満）、検査上の不具合を生ずる。したがって、このｒｄ＝４．４ＭΩとｎ＝１１０、ｋ＝２という値を数３の右辺に代入すると、５ｋΩとなっており、検査用走査信号線Ｒの満たすべき値の最小値であるという上記計算結果と一致する。
実際にこのような液晶表示パネルを作成したところ、検査用配線を用いて検査をおこなったときの結果と、実装部材を実装して実駆動した時の見え方とはよく一致した。さらに、検査用配線を用いて検査する際、わざと抵抗素子７８の部分に光をあてて抵抗値を下げてみたところ、パネルによっては点欠陥が実駆動のときより多く視認されるものがあり、検査の精度が悪くなることが分かった。
図２８は、各走査線２に対して検査用ＴＦＴ２６ｂを介して検査用走査信号線２２ａ・２２ｂから検査用信号が供給される場合である。また、図２８において１対の走査線２・２に注目した場合の等価回路を図２９に示す。この場合、検査用ＴＦＴ２６ｂの抵抗値も考慮に入れなければならず、上記と同様の考え方により、ｖo およびｖe は次式のようになる。
Figure 2005122209
但し、ここでは検査用ＴＦＴ２６ｂの抵抗値をｒｔｒとしている。したがって、抵抗素子７８の抵抗値の満たすべき条件は以下のようになる。
Figure 2005122209
具体的には、移動度０．５、Ｖｔｈ＝１Ｖのトランジスタで抵抗素子７８および検査用ＴＦＴ２６ｂを形成し、検査用ＴＦＴ２６ｂのチャネル幅およびチャネル長さをそれぞれ２００μｍ、７μｍ検査用スイッチング素子を導通させるために走査線検査用制御信号線に与える電圧２５Ｖとし、Ｖｇｈ＝１５Ｖ、Ｖｇｌ＝−１０Ｖ、検査用走査信号線の抵抗値５ｋΩ、走査線数２２０本で計算したところ、抵抗素子７８のトランジスタのチャネル幅、チャネル長さの比は１．６以下でなければならないことが算出された。逆に抵抗素子７８のトランジスタにおけるチャネル幅およびチャネル長さの比が１．６のとき、この抵抗素子を流れる電流の大きさに応じておこる検査用走査信号線および検査用スイッチング素子２６ｂでの電圧降下は、Ｖｇｈ側Ｖｇｌ側それぞれ３．１Ｖ、１．９Ｖであり、各走査線２にかかる電圧（抵抗素子の両端にかかる電圧）は それぞれ１１．９Ｖ、−８．１Ｖ（ＨｉｇｈとＬｏｗの差は印加電圧の８割）である。したがって抵抗素子７８には２０Ｖかかることになり、この電圧における抵抗値は８．７ＭΩである（この時、抵抗素子１本あたりの電流量ｉ／２は２．３μＡであり、検査用走査信号線には１１０×ｉ＝０．５１ｍＡ流れる。したがって、検査用走査信号線での電圧降下は０．５１ｍＡ×５ｋΩ／２＝１．３Ｖとなる。またこの条件における検査用スイッチング素子２６ｂのソース−ドレイン間抵抗はＶｇｈ側Ｖｇｌ側でそれぞれ３９６ｋΩ、１３６ｋΩであり、これらによる電圧降下量はそれぞれ３９６ｋΩ×ｉ＝１．８Ｖ、１３６ｋΩ×ｉ＝０．６Ｖであり、検査用走査信号線での電圧降下と検査用スイッチング素子での電圧降下の和は、Ｖｇｈ側Ｖｇｌ側ともに上述の電圧降下量と一致していることがわかる）。抵抗素子７８の抵抗値がこの８．７ＭΩより小さい場合には、検査用走査信号線にはより大きな電流が流れ、結果的に検査用走査信号線および検査用スイッチング素子での電圧降下がさらに大きくなるため、各走査線にかかる電圧はさらに小さくなり（印加電圧の８割未満）、検査上の不具合を生ずる。したがって、このｒｄ＝８．７ＭΩ、ｒｔｒ＝（３９６ｋΩ＋１３６ｋΩ）／２＝０．２７ＭΩ、ｎ＝１１０、ｋ＝２という値を数５の右辺に代入すると、５ｋΩとなっており、検査用走査信号線Ｒの満たすべき値の最小値であるという上記計算結果と一致する。
実際にこのような液晶表示パネルを作成したところ、検査用配線を用いて検査をおこなったときの結果と、実装部材を実装して実駆動した時の見え方とはよく一致した。さらに、検査用配線を用いて検査する際、わざと抵抗素子７８の部分に光をあてて抵抗値を下げてみたところ、パネルによっては点欠陥が実駆動のときより多く視認されるものがあり、検査の精度が悪くなることが分かった。
尚、上記説明は検査用ＴＦＴを設けた場合に走査線について考察したものであるが、これはデータ線についても同様のことが言える。すなわち、隣接するデータ線３・３間に抵抗素子を配置し、前記各抵抗素子の抵抗値をｒｄ、各データ線検査用スイッチング素子２２ａの抵抗値をｒｔｒ、データ線３の本数をｎ、検査用表示信号線の本数をｋ、検査用表示信号線の抵抗値をＲとした場合、これらの値は数５を満たす必要がある。
〔実施の形態９〕
本発明に係る他の実施の形態を、図３０、図３１に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の従来技術の説明、及び実施の形態１〜８にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図３０は、本実施の形態における走査線２と検査用走査信号線２２ａ・２２ｂの一部を示したものである。走査線２は偶数ライン、奇数ラインごとにそれぞれ検査用走査信号線２２ａ・２２ｂに接続されている。また、各走査線間は静電気からパネルを守る目的で抵抗素子７８で接続されているが、図２５の場合と異なり隣接走査線間ではなく、同一の検査用走査信号線に接続されている走査線ごとに抵抗素子７８で結ばれている。この構造により、抵抗素子７８には、検査中に電圧がかからず電流が流れないため、静電気を逃す構造を維持しつつも、抵抗素子７８を電流が流れることによる検査用走査信号線での電圧降下がなく、検査精度が更に向上する。また、上記検査用走査信号線２２ａ・２２ｂは、検査後において分断線７７で分断される。
図３１は、同様の構成を検査用表示信号線２１Ｒ、２１Ｇ、２１Ｂに当てはめた場合の図である。図３１の構成では、検査用ＴＦＴ２６ａを用いて検査する場合の構造を図示しているが、抵抗素子７８を同一の検査用表示信号線に接続されたデータ線ごとに接続する点では同じである。ただし、検査用ＴＦＴ２６a における電圧降下がある分、検査後分断して検査用配線から開放する場合より、さらに、本形態の効果が大きくなる。
尚、図３１の構成では、検査用表示信号線は３本設けられているので、抵抗素子７８もおのずと３本ごとに接続されることになる。また、ＲＧＢ各色ごとに抵抗素子７８で結ばれているので、例えば抵抗素子７８が前述の非線形素子で形成されている場合などで、使用しているうちに微小なリークが発生した場合でも、同色間での隣接リークであるため表示上視認されにくく都合がよい。
本発明の実施の一形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 （ａ）〜（ｄ）は、図１のアクティブマトリクス型液晶表示装置に備えられる液晶表示パネルの点灯検査時に印加される各信号のタイミングチャートである。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 （ａ）〜（ｆ）は、図３のアクティブマトリクス型液晶表示装置に備えられる液晶表示パネルの点灯検査時に印加される各信号のタイミングチャートである。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 図１１に示すアクティブマトリクス型液晶表示装置における入力保護回路の回路図である。 図１１に示すアクティブマトリクス型液晶表示装置における入力保護回路の回路図である。 アクティブマトリクス型液晶表示装置を構成するアクティブマトリクス基板の１絵素部の平面図である。 アクティブマトリクス型液晶表示装置を構成するアクティブマトリクス基板の要部断面図である。 従来のアクティブマトリクス型液晶表示装置の平面模式図である。 従来の他のアクティブマトリクス型液晶表示装置の等価回路図である。 スイッチング素子の特性を示すグラフである。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板において、隣接する液晶パネルの接続部を示す平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置の母基板の平面模式図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、走査線、検査用走査信号線、および走査線間に接続される抵抗素子の関係を示す説明図である。 上記図２５の一部を示す等価回路図である。 上記図２１の抵抗素子を非線形素子で構成した場合の一例を示す回路図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、走査線、走査線検査用スイッチング素子、検査用走査信号線、および走査線間に接続される抵抗素子の関係を示す説明図である。 上記図２８の一部を示す等価回路図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、走査線、検査用走査信号線、および走査線間に接続される抵抗素子の関係を示す説明図である。 本発明の実施の他の形態であるアクティブマトリクス型液晶表示装置において、データ線、データ線検査用スイッチング素子、検査用表示信号線、およびデータ線間に接続される抵抗素子の関係を示す説明図である。
符号の説明
１ 絵素ＴＦＴ（絵素スイッチング素子）
２ 走査線
３ データ線
４ 補助容量配線
７ 絶縁性基板
１４ 絵素電極
１６ アクティブマトリクス基板
１８ 対向基板
２０ ドライバ（外部回路）
２１ 検査用表示信号線
２１Ｒ 検査用表示信号線
２１Ｇ 検査用表示信号線
２１Ｂ 検査用表示信号線
２２ 検査用走査信号線
２２ａ 検査用走査信号線
２２ｂ 検査用走査信号線
２４ 走査線検査用制御信号線
２５ データ線検査用制御信号線
２５Ｒ データ線検査用制御信号線
２５Ｇ データ線検査用制御信号線
２５Ｂ データ線検査用制御信号線
２６ａ 検査用ＴＦＴ（データ線検査用スイッチング素子）
２６ｂ 検査用ＴＦＴ（走査線検査用スイッチング素子）
３２Ｂ、３２Ｇ、３２Ｒ、３９ａ、３９ｂ、４０、２７
検査端子
４４ 抵抗素子
４６ 入力保護回路（抵抗素子）
７８ 抵抗素子

Claims (32)

  1. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線に、検査用の表示信号の供給をスイッチングするためのデータ線検査用スイッチング素子が個別に接続されており、
    各データ線検査用スイッチング素子には、データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線が共通に配設されると共に、検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線が、隣接するデータ線に異なる制御信号が入力されるように複数本配設されていることを特徴とするアクティブマトリクス型液晶表示パネル。
  2. データ線に接続されたデータ線検査用スイッチング素子に複数本配設された前記データ線検査用制御信号線は、データ線検査用スイッチング素子を介して絵素における複数の表示色にそれぞれ相当するデータ線ごとに接続されていることを特徴とする請求項１に記載のアクティブマトリクス型液晶表示パネル。
  3. 前記複数の走査線に、検査用の走査信号の供給をスイッチングするための走査線検査用スイッチング素子が個別に接続されており、
    走査線に接続された各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線、及び該走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が配設されていることを特徴とする請求項１または２に記載のアクティブマトリクス型液晶表示パネル。
  4. 走査線に接続された各走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる検査用の走査信号が入力されるように複数本配設されていることを特徴とする請求項３に記載のアクティブマトリクス型液晶表示パネル。
  5. データ線に接続されたデータ線検査用スイッチング素子に制御信号を入力する前記データ線検査用制御信号線と、走査線に接続された走査線検査用スイッチング素子に制御信号を入力する前記走査線検査用制御信号線とが、前記絶縁性基板上で電気的に接続されていることを特徴とする請求項３又は４に記載のアクティブマトリクス型液晶表示パネル。
  6. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、
    各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、
    各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、
    液晶表示パネル駆動時には、前記データ線検査用制御信号線または走査線検査用制御信号線に、前記データ線検査用スイッチング素子または走査線検査用スイッチング素子を遮断する電圧がそれぞれ印加されることを特徴とするアクティブマトリクス型液晶表示パネル。
  7. 前記絶縁性基板上に液晶表示パネルを駆動するための外部回路と、該外部回路を駆動するための配線が形成され、
    前記データ線検査用制御信号線及び／又は前記走査線検査用制御信号線が、前記外部回路を駆動するための前記配線の内、接地電位を加える配線、外部回路のロジック内のスイッチング素子をオフする電圧が加えられる配線、又は外部回路の出力電圧の内のローレベルを規定する電圧が加えられる配線に接続されていることを特徴とする請求項６に記載のアクティブマトリクス型液晶表示パネル。
  8. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、
    各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、
    各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、
    前記データ線検査用制御信号線または前記走査線検査用制御信号線の信号入力点と、該データ線検査用制御信号線または走査線検査用制御信号線が接続されているデータ線検査用スイッチング素子群または走査線検査用スイッチング素子との間に、抵抗素子が設けられていることを特徴とするアクティブマトリクス型液晶表示パネル。
  9. 前記データ線検査用制御信号線及び／または前記走査線検査用制御信号線と接続された、前記の接地電位を加える配線、外部回路のロジック内のスイッチング素子をオフする電圧が加えられる配線、又は外部回路の出力電圧の内のローレベルを規定する電圧が加えられる配線と、該データ線検査用制御信号線及び／または走査線検査用制御信号線が接続されているデータ線検査用スイッチング素子群及び／または走査線検査用スイッチング素子群との間に、抵抗素子が設けられていることを特徴とする請求項７に記載のアクティブマトリクス型液晶表示パネル。
  10. 前記抵抗素子は絵素スイッチング素子と同工程で作製された非線形素子であることを特徴とする請求項８又は９に記載のアクティブマトリクス型液晶表示パネル。
  11. 前記非線形素子が複数個直列に接続されていることを特徴とする請求項１０に記載のアクティブマトリクス型液晶表示パネル。
  12. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、
    各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、
    各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、
    前記絶縁性基板上に液晶表示パネルを駆動するための外部回路と、該外部回路を駆動するための配線が形成され、
    前記データ線検査用スイッチング素子または走査線検査用スイッチング素子が、該外部回路の反対側の辺に設けられていることを特徴とするアクティブマトリクス型液晶表示パネル。
  13. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、
    各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、
    各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、
    前記データ線検査用スイッチング素子または走査線検査用スイッチング素子が遮光されていることを特徴とするアクティブマトリクス型液晶表示パネル。
  14. 前記データ線検査用スイッチング素子および走査線検査用スイッチング素子が、対向基板上に形成された遮光膜に相対して設置されていることを特徴とする請求項１３に記載のアクティブマトリクス型液晶表示パネル。
  15. 前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のうち、該液晶表示パネルに含まれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されていることを特徴とする請求項１ないし１４の何れかに記載のアクティブマトリクス型液晶表示パネル。
  16. 前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺の特定領域内で近接して設置されていることを特徴とする請求項１５に記載のアクティブマトリクス型液晶表示パネル。
  17. 液晶表示パネルが完成した段階においては、前記データ線検査用制御信号線、前記走査線検査用制御信号線、前記検査用表示信号線、および前記検査用走査信号線のそれぞれの入力端子の導電部分と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子の導電部分とが絶縁体によって覆われていることを特徴とする請求項１５または１６に記載のアクティブマトリクス型液晶表示パネル。
  18. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、
    各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、
    各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、
    前記データ線検査用スイッチング素子または走査線検査用スイッチング素子は、その閾値が、液晶表示パネルの駆動時において絵素スイッチング素子の閾値よりも高くなるように、液晶パネルの検査後に該データ線検査用スイッチング素子または走査線検査用スイッチング素子の閾値を正極側にシフトさせる処理が施されていることを特徴とするアクティブマトリクス型液晶表示パネル。
  19. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線には、検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設され、隣接するデータ線間には抵抗素子が配置されており、
    または、
    前記複数の走査線には、検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設され、隣接する走査線間には抵抗素子が配置されていると共に、
    前記各抵抗素子の抵抗値をｒｄ、前記データ線の本数をｎ、前記検査用表示信号線の本数をｋ、前記検査用表示信号線の抵抗値をＲとした場合と、前記各抵抗素子の抵抗値をｒｄ、前記走査線の本数をｎ、前記検査用走査信号線の本数をｋ、前記検査用走査信号線の抵抗値をＲとした場合との何れにおいても、
    Ｒ＜（ｒｄ／８）／（ｎ／ｋ）
    を満たすことを特徴とするアクティブマトリクス型液晶表示パネル。
  20. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続され、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線が共通に配設され、データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線が隣接するデータ線に異なる表示信号が入力されるように複数本配設され、隣接するデータ線間には抵抗素子が配置されており、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続され、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設され、走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線が隣接する走査線に異なる走査信号が入力されるように複数本配設され、隣接する走査線間には抵抗素子が配置されていると共に、
    前記各抵抗素子の抵抗値をｒｄ、各データ線検査用スイッチング素子の抵抗値をｒｔｒ、前記データ線の本数をｎ、前記検査用表示信号線の本数をｋ、前記検査用表示信号線の抵抗値をＲとした場合と、前記各抵抗素子の抵抗値をｒｄ、各走査線検査用スイッチング素子の抵抗値をｒｔｒ、前記走査線の本数をｎ、前記検査用走査信号線の本数をｋ、前記検査用走査信号線の抵抗値をＲとした場合との何れにおいても、
    Ｒ＜（ｒｄ／８−２ｒｔｒ）／（ｎ／ｋ）
    を満たすことを特徴とするアクティブマトリクス型液晶表示パネル。
  21. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線には、検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されており、
    または、
    前記複数の走査線には、検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、
    同一の検査用表示信号線に共通に接続されたデータ線間、または同一の検査用走査信号線に共通に接続された走査線間に抵抗素子が配置されていることを特徴とするアクティブマトリクス型液晶表示パネル。
    、に抵抗素子が配置されている構成、
  22. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルにおいて、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、
    各データ線検査用スイッチング素子には、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線が共通に配設されると共に、データ線検査用スイッチング素子に検査用の表示信号を供給する検査用表示信号線が、隣接するデータ線に異なる表示信号が入力されるように複数本配設されており、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、
    各走査線検査用スイッチング素子には、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線が共通に配設されると共に、走査線検査用スイッチング素子に検査用の走査信号を供給する検査用走査信号線が、隣接する走査線に異なる走査信号が入力されるように複数本配設されていると共に、
    前記データ線検査用スイッチング素子を介して同一の検査用表示信号線に共通に接続されたデータ線間、または前記走査線検査用スイッチング素子を介して同一の検査用走査信号線に共通に接続された走査線間に抵抗素子が配置されていることを特徴とするアクティブマトリクス型液晶表示パネル。
  23. 前記抵抗素子は絵素スイッチング素子と同工程で作製された非線形素子であることを特徴とする請求項１９ないし２２の何れかに記載のアクティブマトリクス型液晶表示パネル。
  24. 請求項２に記載のアクティブマトリクス型液晶表示パネルにおいて、検査用表示信号線に検査用の表示信号を供給しつつ、複数本配設されたデータ線検査用制御信号線に供給する制御信号を順次切り替えて色表示することを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
  25. 請求項３ないし５の何れか１項に記載のアクティブマトリクス型液晶表示パネルにおいて、前記検査用表示信号線と、検査用走査信号線、および対向基板への信号入力端子との間の電気抵抗を測定しつつ、データ線検査用制御信号線および走査線検査用制御信号線に供給する制御信号を順次切り替えることを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
  26. 請求項３または５に記載のアクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、および／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
  27. 請求項４に記載のアクティブマトリクス型液晶表示パネルにおいて、データ線検査用制御信号線および走査線検査用制御信号線に、データ線検査用スイッチング素子および走査線検査用スイッチング素子のそれぞれを導通するための制御信号を与えつつ、複数の検査用表示信号線間、複数の検査用走査信号線間、ないし／または、検査用表示信号線、検査用走査信号線、および共通電極のうちの任意の配線間の電気抵抗を測定することを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
  28. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルの検査方法において、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続されており、
    各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設されており、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続されており、
    各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、
    前記液晶表示パネルの検査時には、データ線検査用スイッチング素子または走査線検査用スイッチング素子に光を当てながら検査することを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
  29. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルの検査方法において、
    前記アクティブマトリクス型液晶表示パネルには、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続され、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設され、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続され、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、
    前記データ線検査用制御信号線、前記検査用表示信号線、前記走査線検査用制御信号線、および前記検査用走査信号線のうち、該液晶表示パネルにふくまれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、前記アクティブマトリクス基板上の１辺もしくは対向する２辺に設置されており、
    複数の前記アクティブマトリクス型液晶表示パネルが、前記各入力端子が配置される辺と同一の方向に列状に配置してなる母基板に対して、前記母基板を個々のアクティブマトリクス型液晶表示パネルに分断する前の段階で、該母基板に検査用治具を取り付けて検査を行なうことを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
  30. 上記母基板において、隣接する液晶表示パネルの同一種類の検査用配線同士が電気的に接続されていることを特徴とする請求項２９に記載のアクティブマトリクス型液晶表示パネルの検査方法。
  31. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルの検査方法において、
    前記アクティブマトリクス型液晶表示パネルには、
    前記複数のデータ線に、検査用の表示信号の供給を制御するためのデータ線検査用スイッチング素子が個別に接続され、各データ線検査用スイッチング素子には、該データ線検査用スイッチング素子を介してデータ線に検査用の表示信号を供給する検査用表示信号線と、データ線検査用スイッチング素子を導通・遮断する制御信号を入力するデータ線検査用制御信号線とが配設され、
    または、
    前記複数の走査線に、検査用の走査信号の供給を制御するための走査線検査用スイッチング素子が個別に接続され、各走査線検査用スイッチング素子には、該走査線検査用スイッチング素子を介して走査線に検査用の走査信号を供給する検査用走査信号線と、走査線検査用スイッチング素子を導通・遮断する制御信号を入力する走査線検査用制御信号線とが配設されていると共に、
    複数の前記アクティブマトリクス型液晶表示パネルが列状に配置してなる母基板に対して、隣接する液晶表示パネルの同一種類の検査用配線同士が電気的に接続されており、前記データ線検査用制御信号線、前記検査用表示信号線、前記走査線検査用制御信号線、および前記検査用走査信号線のうち、該液晶表示パネルにふくまれているもの全ての入力端子と、液晶表示パネルの検査時に前記共通電極への信号入力を行なうための入力端子とが、隣接パネルの接続方向であって何れの液晶表示パネルにも属しない領域に形成されると共に、
    前記母基板を個々のアクティブマトリクス型液晶表示パネルに分断する前の段階で、該母基板に検査用治具を取り付けて検査を行なうことを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
  32. 絶縁性基板上に、複数の絵素電極、該絵素電極に個別に接続される絵素スイッチング素子、該絵素スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリクス基板と、共通電極を有する対向基板とが、液晶層を介して貼り合わされてなるアクティブマトリクス型液晶表示パネルの検査方法において、
    前記複数のデータ線に、検査用の表示信号を供給する検査用表示信号線が配設されており、複数の前記アクティブマトリクス型液晶表示パネルが、データ線方向に列状に配置してなる母基板に対して、複数のデータ線が隣接する液晶表示パネルの領域を経由して、自パネルの検査用表示信号線に接続されているか、
    または、
    前記複数の走査線に、検査用の走査信号を供給する検査用走査信号線が配設されており、複数の前記アクティブマトリクス型液晶表示パネルが、走査線方向に列状に配置してなる母基板に対して、複数の走査線が隣接する液晶表示パネルの領域を経由して、自パネルの検査用走査信号線に接続されていると共に、
    前記母基板を個々のアクティブマトリクス型液晶表示パネルに分断する前の段階で、該母基板に検査用治具を取り付けて検査を行なうことを特徴とするアクティブマトリクス型液晶表示パネルの検査方法。
JP2004353112A 1998-03-27 2004-12-06 アクティブマトリクス型液晶表示パネル及びその検査方法 Expired - Fee Related JP4252528B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004353112A JP4252528B2 (ja) 1998-03-27 2004-12-06 アクティブマトリクス型液晶表示パネル及びその検査方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8201998 1998-03-27
JP2004353112A JP4252528B2 (ja) 1998-03-27 2004-12-06 アクティブマトリクス型液晶表示パネル及びその検査方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP07264199A Division JP3667548B2 (ja) 1998-03-27 1999-03-17 アクティブマトリクス型液晶表示パネル及びその検査方法

Publications (2)

Publication Number Publication Date
JP2005122209A true JP2005122209A (ja) 2005-05-12
JP4252528B2 JP4252528B2 (ja) 2009-04-08

Family

ID=34621705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004353112A Expired - Fee Related JP4252528B2 (ja) 1998-03-27 2004-12-06 アクティブマトリクス型液晶表示パネル及びその検査方法

Country Status (1)

Country Link
JP (1) JP4252528B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007196404A (ja) * 2006-01-24 2007-08-09 Brother Ind Ltd インクジェットヘッド
JP2010066719A (ja) * 2008-09-12 2010-03-25 Seiko Epson Corp 表示装置
US7772869B2 (en) 2005-11-30 2010-08-10 Samsung Electronics Co., Ltd. Display device and method for testing the same
JP2010224279A (ja) * 2009-03-24 2010-10-07 Kyocera Corp 画像表示装置
JP2010243643A (ja) * 2009-04-02 2010-10-28 Seiko Epson Corp 表示装置、および検査装置
US8045119B2 (en) 2007-04-27 2011-10-25 Chunghwa Picture Tubes, Ltd. Active device array substrate
US8115202B2 (en) 2006-02-24 2012-02-14 E Ink Holdings Inc. Thin film transistor array substrate and electronic ink display device
WO2012137711A1 (ja) 2011-04-08 2012-10-11 シャープ株式会社 半導体装置および表示装置
JP2016099491A (ja) * 2014-11-21 2016-05-30 セイコーエプソン株式会社 電気光学装置および電子機器
KR20160110751A (ko) * 2015-03-11 2016-09-22 삼성디스플레이 주식회사 표시 패널
JP2017502354A (ja) * 2013-12-25 2017-01-19 深▲セン▼市華星光電技術有限公司 アレイ基板の配線構造
KR101735394B1 (ko) * 2010-12-08 2017-05-16 엘지디스플레이 주식회사 평판 표시장치
WO2018079636A1 (ja) 2016-10-31 2018-05-03 パナソニック株式会社 液晶表示装置及び故障検査方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772869B2 (en) 2005-11-30 2010-08-10 Samsung Electronics Co., Ltd. Display device and method for testing the same
US8212752B2 (en) 2005-11-30 2012-07-03 Samsung Electronics Co., Ltd. Display device and a method for testing the same
JP2007196404A (ja) * 2006-01-24 2007-08-09 Brother Ind Ltd インクジェットヘッド
JP4582009B2 (ja) * 2006-01-24 2010-11-17 ブラザー工業株式会社 インクジェットヘッド
US8115202B2 (en) 2006-02-24 2012-02-14 E Ink Holdings Inc. Thin film transistor array substrate and electronic ink display device
TWI402594B (zh) * 2007-04-27 2013-07-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板
US8045119B2 (en) 2007-04-27 2011-10-25 Chunghwa Picture Tubes, Ltd. Active device array substrate
JP2010066719A (ja) * 2008-09-12 2010-03-25 Seiko Epson Corp 表示装置
JP2010224279A (ja) * 2009-03-24 2010-10-07 Kyocera Corp 画像表示装置
JP2010243643A (ja) * 2009-04-02 2010-10-28 Seiko Epson Corp 表示装置、および検査装置
KR101735394B1 (ko) * 2010-12-08 2017-05-16 엘지디스플레이 주식회사 평판 표시장치
WO2012137711A1 (ja) 2011-04-08 2012-10-11 シャープ株式会社 半導体装置および表示装置
JP2017502354A (ja) * 2013-12-25 2017-01-19 深▲セン▼市華星光電技術有限公司 アレイ基板の配線構造
JP2016099491A (ja) * 2014-11-21 2016-05-30 セイコーエプソン株式会社 電気光学装置および電子機器
KR20160110751A (ko) * 2015-03-11 2016-09-22 삼성디스플레이 주식회사 표시 패널
KR102314796B1 (ko) 2015-03-11 2021-10-19 삼성디스플레이 주식회사 표시 패널
WO2018079636A1 (ja) 2016-10-31 2018-05-03 パナソニック株式会社 液晶表示装置及び故障検査方法
US10971095B2 (en) 2016-10-31 2021-04-06 Panasonic Corporation Liquid crystal display device and failure inspection method

Also Published As

Publication number Publication date
JP4252528B2 (ja) 2009-04-08

Similar Documents

Publication Publication Date Title
JP3667548B2 (ja) アクティブマトリクス型液晶表示パネル及びその検査方法
JP3379896B2 (ja) 液晶表示装置及びその検査方法
JP3396620B2 (ja) アクティブマトリクス基板およびその検査方法
JP4583052B2 (ja) アクティブマトリクス型表示装置
US6172410B1 (en) Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof
TWI385453B (zh) 液晶顯示裝置
US7724314B2 (en) Method for repairing a short in a substrate for a display and display repaired according to that method
JP2715936B2 (ja) 薄膜トランジスタ型液晶表示装置とその製造方法
JP4252528B2 (ja) アクティブマトリクス型液晶表示パネル及びその検査方法
KR100528697B1 (ko) 액정표시장치의 검사방법 및 장치
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
US6677171B1 (en) Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
JP4921969B2 (ja) アレイ基板の製造方法
EP0482737B1 (en) Active matrix display device
JP2000081635A (ja) 液晶表示装置
KR102347412B1 (ko) 표시장치용 표시패널 및 표시패널 검사 방법
JPH11119246A (ja) 液晶表示装置の製造方法
JPWO2004109628A1 (ja) アレイ基板の検査方法
KR100646778B1 (ko) 액정 표시장치
JPH08152652A (ja) フラットパネル表示装置用アレイ基板
JPH0359534A (ja) 液晶表示装置
US20240087492A1 (en) Display substrate, test method for the same and display device
JPH0830826B2 (ja) アクティブマトリクス型表示装置の製造方法
JPH08220557A (ja) 液晶表示装置、その検査方法及び静電気防止方法
JP2642462B2 (ja) マトリクス形表示装置用基板および検査修正方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent or registration of utility model

Ref document number: 4252528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees