JPWO2004109628A1 - アレイ基板の検査方法 - Google Patents

Abstract

走査線駆動回路および信号線駆動回路の少なくとも一方の駆動回路を含む駆動回路部に電気信号を供給し、この駆動回路部を動作させ、画素電極に電荷をチャージする（Ｓ２）。電荷がチャージされた画素電極に電子ビームを照射し、この電子ビームが照射された画素電極から放出される２次電子の情報によってこの画素電極に関して検査する（Ｓ３）。駆動回路部に電気信号を供給する際は、電気信号供給パッドを介して供給する。電気信号供給パッドに供給された電気信号は、前記電気信号供給パッドから分岐して駆動回路部内の異なる領域に供給される。

Description

この発明は、液晶表示パネルの構成部品であるアレイ基板を検査するアレイ基板の検査方法に関する。

液晶表示パネルは、ノート型パーソナルコンピュータ（ノートＰＣ）のディスプレイ部、携帯電話器のディスプレイ部、テレビジョン受像機のディスプレイ部など種々の個所に使用されている。液晶表示パネルは、複数の画素電極がマトリクス状に配置されるアレイ基板と、複数の画素電極に対向する対向電極を有した対向基板と、アレイ基板と対向基板との間に保持される液晶層と、を有する。
アレイ基板は、マトリクス状に配列される複数の画素電極、複数の画素電極の行に沿って配置される複数の走査線、複数の画素電極の列に沿って配列される複数の信号線、およびこれら走査線と信号線の交差位置近傍に配置される複数のスイッチング素子を有する。
アレイ基板のタイプとして、２つのタイプがある。即ち、スイッチング素子が、アモルファスシリコンの半導体薄膜を用いた薄膜トランジスタであるアレイ基板と、スイッチング素子が、ポリシリコンの半導体薄膜を用いた薄膜トランジスタであるアレイ基板とがある。ポリシリコンは、アモルファスシリコンより高いキャリア移動度を持つ。ここで、ポリシリコンタイプのアレイ基板では、画素電極用のスイッチング素子だけでなく、走査線および信号線の駆動回路をアレイ基板に組み込むことができる。
上記のアレイ基板は、その製造過程において欠陥品を検出するために、検査工程を通ることになる。検査方法および検査装置としては、特開平１１−２７１１７７号公報、特開２０００−３１４２号公報、Ｕ．Ｓ．Ｐ．５，２６８，６３８に開示された技術がある。
特開平１１−２７１１７７号公報は、アモルファスタイプのＬＣＤ基板の検査において、点欠陥検査プロセスに特徴を持たせた技術が開示されている。ここでは、ＬＣＤ基板の全面に直流成分の直射光を当て、アモルファスシリコン膜が光感応して導通状態となることを利用する。補助容量に蓄積された電荷のリーク量を検出することで、欠陥の状況を判断できる。特開２０００−３１４２号公報に開示された技術では、電子ビームを画素電極に照射したとき、放出される２次電子は、薄膜トランジスタにかかっている電圧に比例することを利用している。Ｕ．Ｓ．Ｐ．５，２６８，６３８の技術でも、電子ビームを画素電極に照射したときに放出される２次電子を利用するものである。

ところで液晶表示パネルの製品価格は、その製造設備のコストも大きな影響を受ける。製造設備には、上記した検査方法および検査装置が必須であるが、検査装置の設計変更、修正などは多大な費用がかかることになる。
この発明は以上の点に鑑みなされたもので、その目的は、検査装置の設計変更や修正の機会を低減し、ひいては液晶表示パネルの製品価格の上昇を抑えることができるアレイ基板の検査方法を提供することにある。
上記課題を解決するため、本発明の態様に係るアレイ基板の検査方法は、基板と、前記基板上に形成された走査線と、前記走査線と交差して形成された信号線と、前記走査線と信号線との交差部近傍に形成されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、前記基板上に作り込まれ、前記走査線に駆動信号を供給する走査線駆動回路および前記信号線に駆動信号を供給する信号線駆動回路の少なくとも一方の駆動回路を含む駆動回路部と、前記基板上に形成された電気信号供給パッドと、を備えたアレイ基板の検査方法において、前記駆動回路部に電気信号を供給し、前記駆動回路部を動作させ、前記画素電極に電荷をチャージし、電荷がチャージされた前記画素電極に電子ビームを照射し、電子ビームが照射された前記画素電極から放出される２次電子の情報によって前記画素電極に関して検査し、前記駆動回路部への電気信号の供給は、前記電気信号供給パッドを介して行い、前記電気信号は、前記電気信号供給パッドから分岐して前記駆動回路部内の異なる領域に供給される。

図１はアレイ基板の検査方法を説明するためのフローチャートである。
図２はアレイ基板を備えた液晶表示パネルの概略断面図である。
図３は図２に示した液晶表示パネルの一部を示す斜視図である。
図４はマザー基板を利用して構成されたアレイ基板の配列例を示す平面図である。
図５は図４に示したアレイ基板のアレイ基板メイン領域の概略平面図である。
図６は図５に示したアレイ基板の画素領域の一部を拡大して示す概略平面図である。
図７は図６に示したアレイ基板を備えた液晶表示パネルの概略断面図である。
図８は電子ビームテスタを含むアレイ基板の検査装置の概略構成図である。
図９は検査対象となるアレイ基板の端部の例を示す平面図である。
図１０はアレイ基板のアレイ基板メイン領域の変形例を示す概略平面図である。

以下、図面を参照しながらこの発明の実施の形態に係るアレイ基板の検査方法について詳細に説明する。始めに、ポリシリコンタイプのアレイ基板を備えた液晶表示パネルについて説明する。本実施の形態において、ポリシリコンタイプのアレイ基板を、アレイ基板１０１として説明する。
図２および図３に示すように、液晶表示パネルは、アレイ基板１０１と、このアレイ基板に所定の隙間を保持して対向配置された対向基板１０２と、これら両基板に狭持された液晶層１０３とを備えている。アレイ基板１０１および対向基板１０２は、スペーサとして柱状スペーサ１２７により所定の隙間を保持している。アレイ基板１０１および対向基板１０２の周縁部同士はシール材１６０で接合され、シール材の一部に形成された液晶注入口１６１は封止材１６２で封止されている。
次に、図４を参照して、アレイ基板１０１について詳述する。図４には、アレイ基板より大きな寸法の基板としてのマザー基板１００を示し、このマザー基板を利用して４つのアレイ基板１０１が構成された例を示している。このように、アレイ基板１０１を形成する際、一般に、マザー基板１００を用いて形成されている。
次に、図４に示した１つのアレイ基板１０１を代表してその構成を説明する。アレイ基板１０１は、アレイ基板メイン領域１０１ａおよびアレイ基板サブ領域１０１ｂを有するが、ここではアレイ基板メイン領域１０１ａについて詳しく説明する。なお、アレイ基板サブ領域１０１ｂについては、後で詳しく説明する。
図５に示すように、アレイ基板１０１上の画素領域３０には、複数の画素電極Ｐがマトリクス状に配置されている。アレイ基板１０１は、画素電極Ｐに加えて、これら画素電極Ｐの行に沿って配置された複数の走査線Ｙ、これら画素電極Ｐの列に沿って配置された複数の信号線Ｘを備えている。アレイ基板１０１は、走査線Ｙおよび信号線Ｘの交差部近傍に配置されたスイッチング素子としての薄膜トランジスタ（以下、ＴＦＴと称する）ＳＷを有している。アレイ基板１０１は、駆動回路部として、複数の走査線Ｙを駆動する走査線駆動回路４０を有している。
走査線駆動回路４０は基板上の複数個所に作り込まれている。本実施の形態において、走査線駆動回路４０は、画素領域３０の左右両側に配置されており、例えば奇数行目の走査線Ｙが左側の走査線駆動回路４０に、偶数行目の走査線Ｙが右側の走査線駆動回路４０にそれぞれ接続されている。
各ＴＦＴＳＷは、走査線Ｙを介して駆動された時に信号線Ｘの信号電圧を画素電極Ｐに印加する。走査線駆動回路４０は、アレイ基板１０１上に作り込まれ、画素領域３０の外側領域に配置されている。また、走査線駆動回路４０は、ＴＦＴＳＷと同様にポリシリコンの半導体膜を有したＴＦＴを用いて構成されている。
更に、アレイ基板１０１は、アレイ基板メイン領域１０１ａのエッジラインの一側に沿って並ぶとともに、走査線駆動回路４０および信号線Ｘに接続される複数の端子からなるパッド群ＰＤｐを備えている。パッド群ＰＤｐは、それぞれ異なる信号を入力するために用いられる他、検査用の信号を入出力するために用いられる。アレイ基板１０１は、マザー基板１００を、例えばアレイ基板のエッジｅ（図４）に沿って切断することにより互いに分離され切出される。
次に、図６および図７を参照して、液晶表示パネルの画素領域３０の一部をとり出して更に説明する。図６はアレイ基板の画素領域３０を拡大して示す平面図、図７は液晶表示パネルの画素領域を拡大して示す断面図である。アレイ基板１０１はガラス基板等の透明な絶縁基板としての基板１１１を有している。基板１１１上には、複数の信号線Ｘ、および複数の走査線Ｙがマトリクス状に配置され、信号線と走査線との各交差部近傍にＴＦＴＳＷ（図６の円１７１で囲む部分参照）が設けられている。
ＴＦＴＳＷは、ポリシリコンで形成されソース／ドレイン領域１１２ａ、１１２ｂを有した半導体膜１１２と、走査線Ｙの一部を延在したゲート電極１１５ｂと、を有している。
また、基板１１１上には、補助容量素子１３１を形成するストライプ状の補助容量線１１６が複数形成され、走査線Ｙと平行に延びている。この部分に画素電極Ｐが形成されている（図６の円１７２で囲む部分と図７参照）。
詳細に述べると、基板１１１上には、半導体膜１１２と、補助容量下部電極１１３と、が形成され、これら半導体膜および補助容量下部電極を含む基板上にゲート絶縁膜１１４が成膜されている。ここで、補助容量下部電極１１３は、半導体膜１１２と同様ポリシリコンで形成されている。ゲート絶縁膜１１４上に、走査線Ｙ、ゲート電極１１５ｂ、および補助容量線１１６が配設されている。補助容量線１１６および補助容量下部電極１１３はゲート絶縁膜１１４を介し対向配置されている。走査線Ｙ、ゲート電極１１５ｂ、および補助容量線１１６を含むゲート絶縁膜１１４上には層間絶縁膜１１７が成膜されている。
層間絶縁膜１１７上には、コンタクト電極１２１および信号線Ｘが形成されている。コンタクト電極１２１は、それぞれコンタクトホールを介して、半導体膜１１２のソース／ドレイン領域１１２ａおよび画素電極Ｐにそれぞれ接続されている。コンタクト電極１２１は補助容量下部電極１１３に接続されている。信号線Ｘはコンタクトホールを介して、半導体膜のソース／ドレイン領域１１２ｂと接続されている。
コンタクト電極１２１、信号線Ｘ、および層間絶縁膜１１７に重ねて保護絶縁膜１２２が形成されている。保護絶縁膜１２２上には、それぞれストライプ状の緑色の着色層１２４Ｇ、赤色の着色層１２４Ｒ、および青色の着色層１２４Ｂが隣接し交互に並んで配設されている。着色層１２４Ｇ、１２４Ｒ、１２４Ｂはカラーフィルタを構成している。
着色層１２４Ｇ、１２４Ｒ、１２４Ｂ上には、ＩＴＯ（インジウム・すず酸化物）等の透明な導電膜により画素電極Ｐがそれぞれ形成されている。各画素電極Ｐは、着色層および保護絶縁膜１２２に形成されたコンタクトホール１２５を介してコンタクト電極１２１に接続されている。画素電極Ｐの周縁部は、補助容量線１１６および信号線Ｘに重なっている。ここで、画素電極Ｐに接続された補助容量素子１３１は、電荷を蓄積する補助容量として機能する。
着色層１２４Ｒ、１２４Ｇ上には、柱状スペーサ１２７（図６参照）が形成されている。全てを図示しないが、柱状スペーサ１２７は各着色層上に所望の密度で複数本形成されている。着色層１２４Ｇ、１２４Ｒ、１２４Ｂおよび画素電極Ｐ上には、配向膜１２８が形成されている。対向基板１０２は、透明な絶縁基板として基板１５１を有している。この基板１５１上には、ＩＴＯ等の透明材料で形成された対向電極１５２、および配向膜１５３が順次形成されている。
図８を参照して、電子ビームテスタ（以下、ＥＢテスタと称する）を用いたアレイ基板１０１の検査方法について説明する。この検査は、基板上に画素電極Ｐを形成した後であり、かつ、マザー基板１００からアレイ基板１０１をそのエッジｅに沿って切断する前に行なわれる。
まず、アレイ基板１０１の検査に用いる検査装置の構成を説明する。この検査装置にはＥＢテスタが設けられている。信号発生器および信号解析器３０２に接続される複数のプローブは対応する複数のパッド２０１に接続されている。信号発生器および信号解析器３０２から出力される電気信号としての駆動信号はプローブおよびパッド２０１を介して画素部２０３に供給され、画素電極Ｐに電荷がチャージされている。駆動信号が画素部２０３に供給された後、その画素部の画素電極Ｐには、電子線源３０１から放出される電子ビームＥＢが照射される。この照射によって画素電極Ｐの電圧を表す２次電子ＳＥが放出され、この２次電子ＳＥは、電子検出器ＤＥで検出される。２次電子ＳＥは、放出される個所の電圧に比例する。電子検出器ＤＥで検出した２次電子の情報は、画素部２０３の解析のために信号発生器および信号解析器３０２に送られる。ここで、２次電子の情報は、画素部２０３の状態を示している。これにより、各画素部２０３の画素電極Ｐに関して検査することが可能である。つまり画素部２０３に欠陥がある場合、ＥＢテスタによってその欠陥を検出することができる。ここで画素部２０３の欠陥とは、画素電極Ｐ自体の不良だけではなく、画素電極Ｐに接続されているＴＦＴＳＷの不良、画素電極Ｐを含む補助容量素子１３１の不良等々、画素電極に関する素子の欠陥を意味する。
図９には、検査対象となるアレイ基板１０１の端部の例を示している。アレイ基板１０１はアレイ基板メイン領域１０１ａと、このアレイ基板メイン領域の外側であるアレイ基板サブ領域とを有している。なお、アレイ基板サブ領域１０１ｂは、検査後、切り取り線ｅ２に沿って例えばスクライブラインを引くことにより切り取られる。
アレイ基板メイン領域１０１ａのパッド群ＰＤｐは、配線を介して図５に示した走査線駆動回路４０および信号線Ｘにそれぞれ接続されている。この領域に配置されたパッド群ＰＤｐを構成する端子の種類を分類した場合、ロジック端子、電源端子、検査端子、および信号入力端子に分類される。
ロジック端子は、端子ＣＬＫおよび端子ＳＴを有している。これら端子ＣＬＫ、および端子ＳＴに入力される信号は、クロック信号、およびスタートパルス信号である。クロック信号およびスタートパルス信号は、走査線駆動回路４０に入力する信号である。本実施の形態においては、走査線駆動回路４０は画素領域３０の左右両側に配置されているので、パッド群ＰＤｐは、端子ＳＴおよび端子ＣＬＫ等はそれぞれ２個ある。
検査端子は、シリアルアウト端子ｓ／ｏである。シリアルアウト端子ｓ／ｏはクロック端子ＣＬＫおよびスタートパルス端子ＳＴと同様２個ある。シリアルアウト端子ｓ／ｏから出力される信号は、スタートパルス信号に応答する走査線駆動回路４０のシフトレジスタ（ｓ／ｒ）から出力されるシリアル出力である。
電源端子は端子ＶＤＤ、および端子ＶＳＳの２つに分類される。端子ＶＤＤおよび端子ＶＳＳに入力される信号は、ハイレベル用の電源およびロウレベル用の電源である。なお、端子ＶＤＤおよび端子ＶＳＳは、端子ＣＬＫと同様、それぞれ２個存在する。信号入力端子としては、端子ＶＩＤＥＯである。端子ＶＩＤＥＯに入力される信号は、例えば映像信号である。ここで、端子ＶＩＤＥＯは、数百から数千の端子であり、パッド群ＰＤｐの大きな割合を占めている。
一方、アレイ基板サブ領域１０１ｂのエッジには接続パッド群ＣＰＤｐが設けられている。この接続パッド群ＣＰＤｐは複数の電気信号供給パッドで構成され、配線を介してアレイ基板メイン領域１０１ａ側のパッド群ＰＤｐと接続されている。このため、電気信号供給パッドに供給された駆動信号は、電気信号供給パッドから分岐して走査線駆動回路４０内の異なる領域に供給される。ここで言う駆動信号とは、クロック信号およびスタートパルス信号の他、ハイレベル用の電源およびロウレベル用の電源も含んでいる。
パッド群ＰＤｐは、同一または同種の信号が入力される端子毎に分類され、複数の端子グループとされる。この端子グループ毎に、共通の接続パッド群ＣＰＤｐが用意されている。同一の信号が入力される端子を大まかに分類した場合、ロジック端子、電源端子、検査端子、および信号入力端子に分類される。共通端子は、クロック用の共通端子ｃＣＬＫ、ハイレベル用の共通端子ｃＶＤＤ、ロウレベル用の共通端子ｃＶＳＳ、および映像信号用の共通端子ｃＶＩＤＥＯである。これらの共通端子ｃＣＬＫ、共通端子ｃＶＤＤ、共通端子ｃＶＳＳ、および共通端子ｃＶＩＤＥＯが、アレイ基板サブ領域１０１ｂのエッジｅに配列されており、対応するアレイ基板メイン領域１０１ａのパッド群ＰＤｐに配線を介して接続されている。
次に、上述した接続パッド群ＣＰＤｐと、パッド群ＰＤｐと、の接続関係をより詳しく説明する。アレイ基板メイン領域１０１ａ側の端子ＳＴおよび端子ｓ／ｏは、配線を介し、それぞれアレイ基板サブ領域１０１ｂ側の従属端子ｄＳＴおよび従属端子ｄｓ／ｏと接続されている。アレイ基板メイン領域１０１ａ側の複数の端子ＣＬＫは、同じ分類に属するから、共通端子ｃＣＬＫに共通して接続されている。アレイ基板メイン領域１０１ａ側の複数の端子ＶＤＤは、同じ分類に属するから、共通端子ｃＶＤＤに接続されている。アレイ基板メイン領域１０１ａ側の複数の端子ＶＳＳは、同じ分類に属するから、共通端子ｃＶＳＳに接続されている。アレイ基板メイン領域１０１ａ側の複数の端子ＶＩＤＥＯは、同じ分類に属するから、アレイ基板サブ領域１０１ｂ側の共通端子ｃＶＩＤＥＯに接続されている。
複数の端子ＶＩＤＥＯは１つの共通端子ｃＶＩＤＥＯに接続される構成としたが、少数の共通端子に接続される構成であれば良い。これにより、アレイ基板サブ領域１０１ｂに設けられた接続パッド群ＣＰＤｐのパッド数は、アレイ基板メイン領域１０１ａに設けられたパッド群ＰＤｐのパッド数に比べて格段と低減される。
以上のように構成されたアレイ基板１０１の画素部２０３をＥＢテスタにより検査する際、アレイ基板１０１の有する接続パッド群ＣＰＤｐの各パッドにプローブを接続し、このプローブを介して走査線駆動回路４０に駆動信号を供給する。これにより、走査線駆動回路４０を動作させ、画素部２０３の補助容量に電荷を蓄積する。すなわち、画素電極Ｐに電荷がチャージされる。そして電荷が蓄積された後、各画素部２０３の画素電極Ｐに電子ビームを照射する。電子ビームが照射された画素電極Ｐから放出される２次電子を検出する。これにより、各画素部２０３の欠陥の有無を検査する。
図１には、上記したアレイ基板１０１を検査するときのプロセスを概略的に示している。検査が開始されると（ステップＳ１）、図示しない真空チャンバー内にアレイ基板１０１が搬入され、パッド群ＣＰＤｐを通じて画素部２０３の補助容量に電荷がチャージされる（ステップＳ２）。次いで、ＥＢテスタにより各画素部２０３が走査され、放出された２次電子が測定され（ステップＳ３）、画素部の電圧が正常か否かを判定する（ステップＳ４）。さらに走査線駆動回路４０の検査（ステップＳ３）を行っても良い。走査線駆動回路４０の検査は電気的に行うことができる。即ち、パッドから電気信号を入力し走査線駆動回路４０を流れた電気信号を端子ｓ／ｏから出力し、この出力を解析することにより走査線駆動回路の検査を行うことができる。ここで画素部２０３の検査と走査線駆動回路４０の検査は同時に行っても、順番に行ってもよい。順番に行う場合は、走査線駆動回路４０の検査を先に行い、不良発生時には後の検査を省くことで検査時間を短縮させることが可能である。不備のアレイ基板１０１が検出された場合には、リペアまたは破棄される。良好なアレイ基板１０１の場合は、次の工程へ送られ、アレイ基板サブ領域１０１ｂの切り取りが行なわれ（ステップＳ５）、検査が終了する（ステップＳ６）。
以上のように構成された、アレイ基板の検査方法および装置によれば、接続パッド群ＣＰＤｐのパッド数は少ないため、検査装置のプローブ数も少ない。これにより、検査装置のコストが低減され、良好な検査を行うことができる。
接続パッド群ＣＰＤｐを構成する端子の配列をプローブの配列に合わせて配置することにより、アレイ基板メイン領域１０１ａのパッド群ＰＤｐや、このパッドの配置が変更されたとしても、接続パッド群ＣＰＤｐの配列を強制的に検査装置のプローブの配列になるように形成することができる。これにより、検査装置とアレイ基板との相互の組み合せ形態を工夫することにより、検査装置の融通性を拡大することができる。上記したことから、検査装置の設計変更や修正の機会を低減し、ひいてはパネルの製品価格の上昇を抑えることができるアレイ基板の検査方法を提供することができる。
アレイ基板メイン領域１０１ａの回路構成の設計が変更されたとしても、アレイ基板サブ領域１０１ｂのパッド群ＣＰＤｐの配列構成を同じパターンに維持することで、検査装置の設計変更や修正を行う必要がない。
ＥＢテスタを用いてアレイ基板１０１の検査を行なうことにより、画素部２０３の欠陥の有無を発見することができる。これにより、不良の液晶表示パネルの製品流出を抑制することができる。
なお、この発明は、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、図１０に示すように、アレイ基板１０１上の画素領域３０の外側領域に、駆動回路部として、走査線駆動回路４０および複数の信号線を駆動する信号線駆動回路５０を作り込んでも良い。信号線駆動回路５０は、ＴＦＴＳＷと同様にポリシリコンの半導体膜を有したＴＦＴを用いて構成されている。
信号線駆動回路５０はパッド群ＰＤｐを介して接続パッド群ＣＰＤｐに接続されている。このため、接続パッド群ＣＰＤｐを構成する電気信号供給パッドに供給された電気信号としての映像信号は、電気信号供給パッドから分岐して信号線駆動回路５０内の異なる領域に供給される。接続パッド群ＣＰＤｐは信号線駆動回路５０に接続されるロジック端子や検査端子等を含んでいる。映像信号、クロック信号、およびスタートパルス信号がそれぞれ信号線駆動回路５０に入力されると、信号線駆動回路５０を構成するシフトレジスタが駆動し、シフトレジスタから出力される。この出力を解析することによって信号線駆動回路５０が正常か否かを判別する。
上記したことから、走査線駆動回路４０および信号線駆動回路５０を電気的に検査することができる。走査線駆動回路４０および信号線駆動回路５０に駆動信号を供給することにより、画素電極Ｐに電荷をチャージすることができ、上記したように電子ビームによる検査を行うことができる。
検査対象となるアレイ基板１０１は、基板上に作り込まれ、走査線Ｙに駆動信号を供給する走査線駆動回路４０および信号線Ｘに駆動信号を供給する信号線駆動回路５０の少なくとも一方の駆動回路を含む駆動回路を有していれば良い。走査線駆動回路４０および信号線駆動回路５０を構成するＴＦＴはポリシリコンを用いたものでなくても良い。

この発明によれば、検査装置の設計変更や修正の機会を低減し、ひいては液晶表示パネルの製品価格の上昇を抑えることができるアレイ基板の検査方法を提供することができる。

Claims (5)

1. 基板と、前記基板上に形成された走査線と、前記走査線と交差して形成された信号線と、前記走査線と信号線との交差部近傍に形成されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、前記基板上に作り込まれ、前記走査線に駆動信号を供給する走査線駆動回路および前記信号線に駆動信号を供給する信号線駆動回路の少なくとも一方の駆動回路を含む駆動回路部と、前記基板上に形成された電気信号供給パッドと、を備えたアレイ基板の検査方法において、
   前記駆動回路部に電気信号を供給し、前記駆動回路部を動作させ、前記画素電極に電荷をチャージし、
   電荷がチャージされた前記画素電極に電子ビームを照射し、
   電子ビームが照射された前記画素電極から放出される２次電子の情報によって前記画素電極に関して検査し、
   前記駆動回路部への電気信号の供給は、前記電気信号供給パッドを介して行い、
   前記電気信号は、前記電気信号供給パッドから分岐して前記駆動回路部内の異なる領域に供給されるアレイ基板の検査方法。
2. 前記スイッチング素子および前記駆動回路部は、ポリシリコンを用いたトランジスタを含んで構成される請求項１に記載のアレイ基板の検査方法。
3. 前記電気信号はクロック信号である請求項１に記載のアレイ基板の検査方法。
4. 前記電気信号はスタートパルス信号である請求項１に記載のアレイ基板の検査方法。
5. 前記駆動回路部は走査線駆動回路であり、前記走査線駆動回路は前記基板上の複数個所に作り込まれている請求項１に記載のアレイ基板の検査方法。

Images