JPH07134311A - 液晶表示基板の良否検査方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体層の残渣による不良を判定できる。 【構成】 透明基板の表面に、画素電極、薄膜トランジ
スタ、およびこれらに接続される配線層が形成された液
晶表示基板の良否検査方法において、前記透明基板に光
を照射した場合としない場合とで検査結果を比較するよ
うにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示基板の良否検
査方法に係り、たとえばアクティプ・マトリックス方式
の液晶表示基板の良否検査方法に関する。

【０００２】

【従来の技術】たとえばアクティブ・マトリックス方式
の液晶表示基板は、スイッチング素子としての薄膜トラ
ンジスタを内蔵している。

【０００３】すなわち、液晶を介して互いに対向配置さ
れるガラス基板のうち、その一方のガラス基板の液晶側
の面に画素電極が形成され、この画素電極は、ゲートバ
スラインの電圧印加によってオンする薄膜トランジスタ
を介して、信号バスラインからの信号（映像）電圧が印
加されるようになっている。

【０００４】ここで、画素電極はマトリックス状に配列
されており、それら各画素電極毎に薄膜トランジスタが
備えられ、このうちそれぞれの行方向に配列された薄膜
トランジスタのゲートは共通のゲートバスラインに接続
されているとともに、それぞれの列方向に配列された画
素電極は前記薄膜トランジスタを介して共通の信号バス
ラインに接続されている。

【０００５】このような構成からなる液晶表示基板は、
その一方のガラス基板の面に上述した加工がなされた後
に、画素電極に正常に電圧が印加されるか否かを判定す
るため、ゲートバスラインにおけるその電圧印加のＯＮ
／ＯＦＦにともなう薄膜トランジスタのドレイン電流の
変化や、ゲート及びドレイン線に電圧を印加して断線及
びショートの検査するようになっている。

【０００６】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、たとえば特開
昭６３−３０９９２１号公報や、「冗長構成を採用した
12.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。

【０００７】また、上述した検査方法は、たとえば特開
昭６１−２１２７７６号公報によって知られている。

【０００８】

【発明が解決しようとする課題】上述した検査方法は、
微細加工によって薄膜トランジスタ、ゲートバスライ
ン、および信号バスライン等を形成した場合に、本来接
続されている部分が所定どおりに接続されて形成されて
いるか否か、あるいは本来接続されていない部分が所定
どおりに接続されずに形成されているか否かを検出でき
るものである。

【０００９】しかしながら、近年このような検査では、
不良原因の判別ができないと判定されるに到った。

【００１０】すなわち、薄膜トランジスタを形成する際
において、ドレイン−ドレイン線間ショート、ドレイン
−画素電極間ショート、ドレイン−ゲート間ショートお
よびゲート−画素電極間ショート不良が生じた場合、何
が原因でショートしたのか判らない。

【００１１】ショート原因が何か判明することは、後の
不良対策上において好都合となる。

【００１２】それ故、本発明は、このような事情に基づ
いてなされたものであり、その目的とするところのもの
は、欠陥の原因が半導体層の残渣によるものか、金属膜
の残渣によるものかを判定できる液晶表示基板の良否検
査方法を提供することにある。

【００１３】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、透明基板の表面に、
画素電極、薄膜トランジスタ、およびこれらに接続され
る配線層が形成された液晶表示基板の良否検査方法にお
いて、前記透明基板に光を照射した場合としない場合と
で検査結果を比較するようにしたことを特徴とするもの
である。

【００１４】

【作用】このように構成した検査方法は、半導体材料が
光照射によってその抵抗値が小さくなり、かつ容量が大
きくなるという特性に鑑みてなされたものである。

【００１５】すなわち、互いに接続されていない配線層
間の一部に半導体層の残渣が存在していた場合に、それ
らの配線層の間の電流値等は光照射を行なった場合とそ
うでない場合とは異なった値を示すことになる。

【００１６】そして、このような値の変化が見出された
場合には、半導体層の残渣が原因していることを判定す
ることができるようになる。

【００１７】

【実施例】まず、本発明が適用される液晶表示基板の表
示マトリックス部の等価回路とその周辺回路の結線図を
図２に示す。同図は回路図ではあるが、実際の幾何学的
配置に対応して描かれている。ＡＲは複数の画素を二次
元状に配列したマトリックス・アレイである。

【００１８】図中、Ｘは、信号バスラインＤＬを意味
し、添字Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素
に対応して付加されている。ＹはゲートバスラインＧＬ
を意味し、添字１、２、３、…、ｅｎｄは走査タイミン
グの順序に従って付加されている。

【００１９】信号バスラインＸ（添字省略）は交互に上
側（または奇数）映像信号駆動回路Ｈｅ、下側（または
偶数）映像信号駆動回路Ｈｏに接続されている。

【００２０】ゲートバスラインＹ（添字省略）は垂直走
査回路Ｖに接続されている。

【００２１】ＳＵＰは一つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００２２】図３は、ガラス基板の表面に形成されたマ
トリックス・アレイのうち一の画素電極とその周辺の構
成を示しているものである。

【００２３】同図において、ガラス基板１の主表面に、
図中ｘ方向に延在するゲートバスライン２があり、この
ゲートバスライン２は図中ｙ方向に複数個互いに平行に
なって並設されている。

【００２４】一方、図中ｙ方向に延在する信号バスライ
ン３があり、この信号バスライン３は図中ｘ方向に複数
個互いに平行になって並設されている。これら信号バス
ライン３は少なくともゲートバスライン２との間に形成
された層間絶縁膜（図示せず）によって互いに絶縁され
ているようになっている。

【００２５】ゲートバスライン２と信号バスライン３と
で囲まれる矩形の領域内には画素電極４が形成されてい
る。この画素電極４は透明導電層から構成されているも
ので、その一部はゲートバスライン２上に形成されてい
る薄膜トランジスタ（ＴＦＴ）の部分にまで延在されて
ソース電極４Ａを構成している。

【００２６】該薄膜トランジスタ（ＴＦＴ）は、ゲート
バスライン２の表面にゲート絶縁膜となる前記層間絶縁
膜およびたとえばａ（アモルファス）−Ｓｉからなる半
導体層５が順次形成されて構成されているものであり、
該半導体層５上の前記ソース電極４Ａと対向配置されて
形成されているドレイン電極４Ｂは信号バスライン３と
一体に形成されている。

【００２７】また、画素電極４の他の部分はさらにもう
一方のゲートバスライン２の一部に到るまで延在し層間
絶縁膜を介して重畳されて、この重畳領域においてコデ
ンサを形成している。

【００２８】なお、このように構成されたガラス基板１
の表面には画素電極４の周辺部を残した中央部に孔開け
がなされた保護膜（図示せず）が形成されている。

【００２９】このような構成は、その薄膜トランジスタ
（ＴＦＴ）のゲート電極となるゲートバスライン２が半
導体層に対して下層に位置づけられていることから、い
わゆる逆スタガ構造と称されている。

【００３０】なお、図３においては、薄膜トランジスタ
（ＴＦＴ）が並列的に二個設けられたものとなっている
が、その理由はそのうちの一が不良となっていても残り
の一によって動作できるようになっているからである。
したがって、この薄膜トランジスタ（ＴＦＴ）は一個で
あってもよいことはいうまでもない。

【００３１】このようにマトリックス・アレイＡＲが形
成されたガラス基板１は、図１に示すように、その裏面
側からたとえばランプによって光を照射しない状態で検
査を行なうとともに、光を照射した状態で同一の検査を
行ない、それらの検査結果を比較するようになってい
る。

【００３２】ここで、ガラス基板１の裏面側から光を照
射することによって、表面に形成されている半導体層５
はその下層に形成されているゲートバスライン２によっ
て遮光されることになるから、該半導体層の特性が変化
することを防止することができるようになる。

【００３３】〔実施例１〕図３に示すように、残渣Ａ、
Ｂが付着しており、これにより画素電極４を間にして相
隣接する信号バスライン３どおしの間に流れる電流値
を、光照射している場合とそうでない場合とを比較す
る。

【００３４】各電流値に全く変化がない場合、これによ
り残渣Ａ、Ｂがともに金属層の残渣であることを判断で
きるようになる。

【００３５】また、各電流値に変化（光照射の際に減少
する）があり、その変化度合いによって、残渣Ａ、Ｂの
いずれか一方が半導体層の残渣であり、あるいは残渣
Ａ、Ｂのいずれもが半導体層の残渣であることが判断で
きるようになる。

【００３６】〔実施例２〕同様に、図３に示すように、
残渣Ａ、Ｂが付着しており、これにより画素電極４を間
にして相隣接する信号バスライン３どおしの間の容量
を、光照射している場合とそうでない場合とを比較す
る。

【００３７】各容量値に全く変化がない場合、これによ
り残渣Ａ、Ｂがともに金属層の残渣であることを判断で
きるようになる。

【００３８】また、各容量値に変化（光照射の際に増大
する）があり、その変化度合いによって、残渣Ａ、Ｂの
いずれか一方が半導体層の残渣であり、あるいは残渣
Ａ、Ｂのいずれもが半導体層の残渣であることが判断で
きるようになる。

【００３９】この場合、マトリックス・アレイＡＲにお
ける容量は、図４に示すように、予め各部位において容
量値が定められていることから、これらの容量値を認識
しておくことによって、さらに的確な判断を行なうこと
ができるようになる。

【００４０】〔実施例３〕上述した各実施例では、その
いずれもガラス基板１の裏面からその全域にわったって
光を照射しているものとなっている。

【００４１】しかし、これに限定されず、ガラス基板１
の表面側から照射するようにしてもよい。この場合、薄
膜トランジスタ（ＴＦＴ）に光が照射されないように、
該薄膜トランジスタ（ＴＦＴ）の領域のみに光遮光膜が
形成されたマスクを介在させるようにしてもよい。

【００４２】また、ガラス基板の表面側から光照射する
場合において、絞られた光を走査するようにし、薄膜ト
ランジスタ（ＴＦＴ）の形成領域に走査された場合には
その光照射を停止させるようにするようにしてもよいこ
とはいうまでもない。

【００４３】〔実施例４〕いわゆる時分割方式で、ゲー
トバスラインと信号バスラインの同期信号を測定するこ
とにより、容量値の差から点欠陥、あるいは線欠陥不良
を判断することができる。

【００４４】すなわち、このような方式において、図５
（ｃ）に示すように、ゲート信号と次のゲート信号との
間に別個のゲート信号Ｐを入力することによって、保持
容量Ｃａｄｄを介しての画素電位の変化が、図５（ａ）
に示すように信号バスラインに信号Ｑとして伝導され、
この信号バスラインを検出しておれば配線層間のショー
ト、あるいは画素電極と配線層とのショートを検出する
ことができるようになる。

【００４５】この場合、ゲートバスラインに印加する電
位をドレインバスラインに印加する電位よりも高めに設
定しておくことにより、画素電極とゲートバスラインと
の間のショートを容易に検出できる効果を奏する。

【００４６】上述した実施例のように構成した検査方法
は、半導体層５の残渣である半導体材料が光照射によっ
てその抵抗値が小さくなり、かつ容量が大きくなるとい
う特性に鑑みてなされたものである。

【００４７】すなわち、互いに接続されていない配線層
間の一部に半導体層の残渣が存在していた場合に、それ
らの配線層の間の電流値等は光照射を行なった場合とそ
うでない場合とは異なった値を示すことになる。

【００４８】そして、このような値の変化が見出された
場合には、半導体層の残渣が原因していることを判定す
ることができるようになる。

【００４９】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板の不良検査方法によれば、半
導体層の残渣による不良を判定できるようになる。

【図面の簡単な説明】

【図１】本発明による液晶表示基板の不良検査方法の一
実施例を示す説明図である。

【図２】本発明による方法が適用される液晶表示基板と
その周辺の一実施例を示す等価回路である。

【図３】本発明による方法が適用される液晶表示基板の
一画素とその周辺の一実施例を示す構成図である。

【図４】本発明による方法が適用される液晶表示基板の
四画素の一実施例を示す等価回路図である。

【図５】本発明による方法の他の実施例を示す説明図で
ある。

【符号の説明】

Ａ、Ｂ 残渣 ＴＦＴ 薄膜トランジスタ １ ガラス基板 ２ ゲートバスライン ３ 信号バスライン ４ 画素電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 月井 教男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 透明基板の表面に、画素電極、薄膜トラ
   ンジスタ、およびこれらに接続される配線層が形成され
   た液晶表示基板の良否検査方法において、 前記透明基板に光を照射した場合としない場合とで検査
   結果を比較するようにしたことを特徴とする液晶表示基
   板の良否検査方法。