JPH0974253A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH0974253A JPH0974253A JP7229357A JP22935795A JPH0974253A JP H0974253 A JPH0974253 A JP H0974253A JP 7229357 A JP7229357 A JP 7229357A JP 22935795 A JP22935795 A JP 22935795A JP H0974253 A JPH0974253 A JP H0974253A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- short
- wiring
- data
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
Abstract
(57)【要約】
【課題】 表示パネルの補助容量の方式によらず、ゲー
ト配線間やデータ配線間のリーク不良までも判別できる
電気的検査や、欠陥の修正、修正後の成否の判定を、容
易かつ安価で行うことが可能な、静電気対策の十分成さ
れたアクティブマトリクス基板を提供する。 【解決手段】 絶縁性基板８の上に形成されたゲート配
線１ａ…及びデータ配線２ａ…のそれぞれの一端側に、
ゲート配線用マルチ短絡配線６ａ・６ｂからなるゲート
配線用マルチ短絡配線群６と、データ配線用マルチ短絡
配線７ａ・７ｂ・７ｃからなるデータ配線用マルチ短絡
配線群７とが形成されている。各ゲート配線１ａと各ゲ
ート配線用マルチ短絡配線６ａ・６ｂ、及びデータ配線
２ａと各データ配線用マルチ短絡配線７ａ・７ｂ・７ｃ
とは、隣接する配線同士が異なるゲート配線用マルチ短
絡配線６ａ・６ｂ、データ配線用マルチ短絡配線７ａ・
７ｂ・７ｃに短絡するよう接続されている。
ト配線間やデータ配線間のリーク不良までも判別できる
電気的検査や、欠陥の修正、修正後の成否の判定を、容
易かつ安価で行うことが可能な、静電気対策の十分成さ
れたアクティブマトリクス基板を提供する。 【解決手段】 絶縁性基板８の上に形成されたゲート配
線１ａ…及びデータ配線２ａ…のそれぞれの一端側に、
ゲート配線用マルチ短絡配線６ａ・６ｂからなるゲート
配線用マルチ短絡配線群６と、データ配線用マルチ短絡
配線７ａ・７ｂ・７ｃからなるデータ配線用マルチ短絡
配線群７とが形成されている。各ゲート配線１ａと各ゲ
ート配線用マルチ短絡配線６ａ・６ｂ、及びデータ配線
２ａと各データ配線用マルチ短絡配線７ａ・７ｂ・７ｃ
とは、隣接する配線同士が異なるゲート配線用マルチ短
絡配線６ａ・６ｂ、データ配線用マルチ短絡配線７ａ・
７ｂ・７ｃに短絡するよう接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁性の基板上
に、それぞれ複数本のゲート配線とデータ配線とが互い
に交差して配され、各交差部分に画素駆動素子が配され
てなる、液晶表示装置などに用いられるアクティブマト
リクス基板に関するものである。
に、それぞれ複数本のゲート配線とデータ配線とが互い
に交差して配され、各交差部分に画素駆動素子が配され
てなる、液晶表示装置などに用いられるアクティブマト
リクス基板に関するものである。
【０００２】
【従来の技術】液晶表示装置としては、互いに交差する
複数本ずつのゲート配線とデータ配線と共に、アモルフ
ァスシリコンにより構成した薄膜トランジスタ（ＴＦ
Ｔ）或いはＭＩＭ（Metal Insulator Metal)素子等の画
素駆動素子を基板に形成した、所謂アクティブマトリク
ス基板が知られている。
複数本ずつのゲート配線とデータ配線と共に、アモルフ
ァスシリコンにより構成した薄膜トランジスタ（ＴＦ
Ｔ）或いはＭＩＭ（Metal Insulator Metal)素子等の画
素駆動素子を基板に形成した、所謂アクティブマトリク
ス基板が知られている。
【０００３】図５に、従来のアクティブマトリクス基板
の概略構成を示す。アクティブマトリクス基板には、ガ
ラス等の透明な絶縁性基板３０の上に、複数本のゲート
配線３１ａ…からなるゲート配線群３１と、複数本のデ
ータ配線３２ａ…からなるデータ配線群３２とが互いに
交差した状態で配設されており、基板中央部にはゲート
配線３１ａとデータ配線３２ａの各交差部分に形成され
た画素駆動素子を含む、表示領域（二点鎖線）３３があ
る。
の概略構成を示す。アクティブマトリクス基板には、ガ
ラス等の透明な絶縁性基板３０の上に、複数本のゲート
配線３１ａ…からなるゲート配線群３１と、複数本のデ
ータ配線３２ａ…からなるデータ配線群３２とが互いに
交差した状態で配設されており、基板中央部にはゲート
配線３１ａとデータ配線３２ａの各交差部分に形成され
た画素駆動素子を含む、表示領域（二点鎖線）３３があ
る。
【０００４】この表示領域３３の具体的な構成を、本発
明の説明図である図３（ａ)(ｂ）を参照して説明する
と、図において、（ａ）は一画素部分の画素駆動素子で
ある画素ＴＦＴ２４の平面図であり、（ｂ）は（ａ）の
Ｘ−Ｘ’線矢視断面図である。このような画素ＴＦＴ２
４は、まず、絶縁性基板８の上に、Ｔａ（タンタル）薄
膜等でゲート配線１ａが形成され、次いでゲート絶縁膜
９、ＴＦＴ活性層となるアモルファスシリコン層１０が
順に成膜された後、アモルファスシリコン層１０がパタ
ーニングされる。次に、画素ＴＦＴ２４の隣接する領域
に、ＩＴＯ(Indium Tin Oxide)膜を用いて画素電極１１
が形成され、その後に、画素ＴＦＴ２４に接続されるデ
ータ配線２ａ、ソース電極１２、ドレイン電極１３とな
るＴａ薄膜等が形成され、パターニングされる。
明の説明図である図３（ａ)(ｂ）を参照して説明する
と、図において、（ａ）は一画素部分の画素駆動素子で
ある画素ＴＦＴ２４の平面図であり、（ｂ）は（ａ）の
Ｘ−Ｘ’線矢視断面図である。このような画素ＴＦＴ２
４は、まず、絶縁性基板８の上に、Ｔａ（タンタル）薄
膜等でゲート配線１ａが形成され、次いでゲート絶縁膜
９、ＴＦＴ活性層となるアモルファスシリコン層１０が
順に成膜された後、アモルファスシリコン層１０がパタ
ーニングされる。次に、画素ＴＦＴ２４の隣接する領域
に、ＩＴＯ(Indium Tin Oxide)膜を用いて画素電極１１
が形成され、その後に、画素ＴＦＴ２４に接続されるデ
ータ配線２ａ、ソース電極１２、ドレイン電極１３とな
るＴａ薄膜等が形成され、パターニングされる。
【０００５】ところで、アクティブマトリクス基板に
は、表示装置に組み立てるまでの間に、ハンドリングな
どで発生した静電気により、画素ＴＦＴやゲート配線３
１ａとデータ配線３２ａとが交差した配線交差部の絶縁
膜が破壊されるといった、素子破壊がしばしば発生す
る。したがって、アクティブマトリクス基板において
は、静電気による素子破壊を防止することが非常に重要
となっている。
は、表示装置に組み立てるまでの間に、ハンドリングな
どで発生した静電気により、画素ＴＦＴやゲート配線３
１ａとデータ配線３２ａとが交差した配線交差部の絶縁
膜が破壊されるといった、素子破壊がしばしば発生す
る。したがって、アクティブマトリクス基板において
は、静電気による素子破壊を防止することが非常に重要
となっている。
【０００６】そこで、従来のアクティブマトリクス基板
には、図５に示すように、各ゲート配線３１ａ及び各デ
ータ配線３２ａの一端部側にそれぞれ形成されたゲート
配線端子部３４、データ配線端子部３５のさらに先を、
基板外縁部に沿って一続きに設けた１本のリング状短絡
配線３６に短絡させて静電気を逃がすような工夫が施さ
れている。
には、図５に示すように、各ゲート配線３１ａ及び各デ
ータ配線３２ａの一端部側にそれぞれ形成されたゲート
配線端子部３４、データ配線端子部３５のさらに先を、
基板外縁部に沿って一続きに設けた１本のリング状短絡
配線３６に短絡させて静電気を逃がすような工夫が施さ
れている。
【０００７】ところが、このリング状短絡配線３６は、
表示パネル完成後、表示モジュールを実装する前に、分
断ライン（一点鎖線）３７にて絶縁性基板３０の外縁部
ごと切り捨てられてしまい、アクティブマトリクス基板
は、図６に示すような状態になる。
表示パネル完成後、表示モジュールを実装する前に、分
断ライン（一点鎖線）３７にて絶縁性基板３０の外縁部
ごと切り捨てられてしまい、アクティブマトリクス基板
は、図６に示すような状態になる。
【０００８】これは、完成した表示パネルに表示モジュ
ールを実装する前に、表示パネルに対して行われる、種
々の電気的検査、及び欠陥の修正、及び修正の成否をは
かるためである。つまり、各ゲート配線３１ａや各デー
タ配線３２ａに単一の信号を入力して断線などの判別を
行う第１段階の簡易な電気的検査は、表示パネルを形成
する過程で、リング状短絡配線３６をゲート配線群３１
が短絡している部分とデータ配線群３２の短絡している
部分を切断することで実施できる。
ールを実装する前に、表示パネルに対して行われる、種
々の電気的検査、及び欠陥の修正、及び修正の成否をは
かるためである。つまり、各ゲート配線３１ａや各デー
タ配線３２ａに単一の信号を入力して断線などの判別を
行う第１段階の簡易な電気的検査は、表示パネルを形成
する過程で、リング状短絡配線３６をゲート配線群３１
が短絡している部分とデータ配線群３２の短絡している
部分を切断することで実施できる。
【０００９】ところが、ゲート配線間のリーク不良やデ
ータ配線間のリーク不良を検出する第２段階のさらなる
詳細な電気的検査では、隣接するゲート配線間、隣接す
るデータ配線間に別々の信号を入力する必要があり、リ
ング状短絡配線３６を残したままの状態では、ゲート配
線群３１、データ配線群３２に単一の信号しか入力でき
ないため検査できないこととなる。しかも、補助容量の
方式に、Cs on Gate方式を用いたＴＦＴ−ＬＣＤ（Liqu
id Crystal Display) では、ゲート配線群３１に単一の
信号を入力して駆動すると、隣接するゲート配線３１ａ
に全く同じ信号が入力されるため、うまく表示させるこ
とができないという問題もある。
ータ配線間のリーク不良を検出する第２段階のさらなる
詳細な電気的検査では、隣接するゲート配線間、隣接す
るデータ配線間に別々の信号を入力する必要があり、リ
ング状短絡配線３６を残したままの状態では、ゲート配
線群３１、データ配線群３２に単一の信号しか入力でき
ないため検査できないこととなる。しかも、補助容量の
方式に、Cs on Gate方式を用いたＴＦＴ−ＬＣＤ（Liqu
id Crystal Display) では、ゲート配線群３１に単一の
信号を入力して駆動すると、隣接するゲート配線３１ａ
に全く同じ信号が入力されるため、うまく表示させるこ
とができないという問題もある。
【００１０】また、点欠陥の修正方法の一つに、画素電
極がその画素電極自身のデータ配線３２ａとリークして
いる場合は、レーザなどによりわざと画素電極とデータ
配線３２ａとの間のリーク量を大きくして周囲の画素電
極と同じ信号を入力することにより欠陥画素を目立たな
くする、一部で「Ｃ変換」と呼ばれる修正方法がある。
ところが、この修正方法を用いる場合、画素電極が画素
電極自身のデータ配線３２ａ以外のデータ配線３２ａと
リークしている場合は修正できない。したがって、Ｃ変
換による修正を行うには、画素電極がどのデータ配線３
２ａとリークしているかを見極める必要があり、そのた
めには、隣接するデータ配線３２ａに異なる信号を入力
する必要があり、つまりは、リング状短絡配線３６を切
り捨てておく必要がある。
極がその画素電極自身のデータ配線３２ａとリークして
いる場合は、レーザなどによりわざと画素電極とデータ
配線３２ａとの間のリーク量を大きくして周囲の画素電
極と同じ信号を入力することにより欠陥画素を目立たな
くする、一部で「Ｃ変換」と呼ばれる修正方法がある。
ところが、この修正方法を用いる場合、画素電極が画素
電極自身のデータ配線３２ａ以外のデータ配線３２ａと
リークしている場合は修正できない。したがって、Ｃ変
換による修正を行うには、画素電極がどのデータ配線３
２ａとリークしているかを見極める必要があり、そのた
めには、隣接するデータ配線３２ａに異なる信号を入力
する必要があり、つまりは、リング状短絡配線３６を切
り捨てておく必要がある。
【００１１】また、欠陥を修正する場合、特にゲート配
線３１ａとデータ配線３２ａとの間のリーク不良を修正
する場合、そのリーク場所を特定することが重要にな
る。しかしながら、リーク箇所が複数存在する場合、例
えば４ポイント存在すると、リング状短絡配線３６を残
したままの簡易な電気的検査では、ゲート配線群３１や
データ配線群３２に単一の信号しか入力できないので、
ゲート配線３１ａとデータ配線３２ａの交差部は１６ポ
イントになり、見かけ上のリーク場所が実際のリーク場
所よりも大幅に増加してしまい、実際のリーク場所を容
易に特定することができない。したがって、実際のリー
ク場所を容易に特定するためには、リング状短絡配線３
６を切り捨てておく必要がある。
線３１ａとデータ配線３２ａとの間のリーク不良を修正
する場合、そのリーク場所を特定することが重要にな
る。しかしながら、リーク箇所が複数存在する場合、例
えば４ポイント存在すると、リング状短絡配線３６を残
したままの簡易な電気的検査では、ゲート配線群３１や
データ配線群３２に単一の信号しか入力できないので、
ゲート配線３１ａとデータ配線３２ａの交差部は１６ポ
イントになり、見かけ上のリーク場所が実際のリーク場
所よりも大幅に増加してしまい、実際のリーク場所を容
易に特定することができない。したがって、実際のリー
ク場所を容易に特定するためには、リング状短絡配線３
６を切り捨てておく必要がある。
【００１２】さらに、従来、線欠陥の修正を行うには、
図６に示すように、予備配線３８ａ・３８ｂを設けてお
き、欠陥のあるデータ配線３２ａをレーザ等で予備配線
３８ａ・３８ｂに短絡することにより修正していたが、
この線欠陥の修正の成否を判定するためには、予備配線
３８ａ・３８ｂの接続抵抗を測定する必要がある。それ
を行うには、予備配線端子部３９ａ・３９ｂの間の抵抗
を測定すればよいのであるが、そのためにも、リング状
短絡配線３６を完全に切り捨てておく必要がある。
図６に示すように、予備配線３８ａ・３８ｂを設けてお
き、欠陥のあるデータ配線３２ａをレーザ等で予備配線
３８ａ・３８ｂに短絡することにより修正していたが、
この線欠陥の修正の成否を判定するためには、予備配線
３８ａ・３８ｂの接続抵抗を測定する必要がある。それ
を行うには、予備配線端子部３９ａ・３９ｂの間の抵抗
を測定すればよいのであるが、そのためにも、リング状
短絡配線３６を完全に切り捨てておく必要がある。
【００１３】
【発明が解決しようとする課題】しかしながら、上記し
たように、従来のアクティブマトリクス基板の構造で
は、簡易な電気的検査以外の詳細な電気的検査や欠陥修
正等は、リング状短絡配線３６を切り捨てた後にしか実
施できなかったので、リング状短絡配線３６を切り捨て
た後の電気的検査や欠陥修正、次工程への運搬、駆動用
モジュールを実装する工程で生じた静電気による素子破
壊がおこるといった問題がある。
たように、従来のアクティブマトリクス基板の構造で
は、簡易な電気的検査以外の詳細な電気的検査や欠陥修
正等は、リング状短絡配線３６を切り捨てた後にしか実
施できなかったので、リング状短絡配線３６を切り捨て
た後の電気的検査や欠陥修正、次工程への運搬、駆動用
モジュールを実装する工程で生じた静電気による素子破
壊がおこるといった問題がある。
【００１４】また、リング状短絡配線３６を切り捨てた
後では、ゲート配線とデータ配線との間のリーク不良を
検出する電気的検査や欠陥の修正、及び欠陥修正の成否
をはかるための予備配線３８ａ・３８ｂの接続抵抗の測
定を行うには、ゲート配線３１ａやデータ配線３２ａの
端子部３４・３５等の一つ一つに直接プローブを当てて
検査する必要があり、検査を行うために多くの時間と労
力、及び経費を必要としている。
後では、ゲート配線とデータ配線との間のリーク不良を
検出する電気的検査や欠陥の修正、及び欠陥修正の成否
をはかるための予備配線３８ａ・３８ｂの接続抵抗の測
定を行うには、ゲート配線３１ａやデータ配線３２ａの
端子部３４・３５等の一つ一つに直接プローブを当てて
検査する必要があり、検査を行うために多くの時間と労
力、及び経費を必要としている。
【００１５】本発明は、上記の課題に鑑みてなされたも
ので、その第１の目的は、データ配線のリーク不良を判
別できる電気的検査、及び欠陥の修正、修正後の成否の
判定を、容易かつ安価で行うことが可能な、素子破壊の
虞れの少ない静電気対策の成されたアクティブマトリク
ス基板を提供することであり、第２の目的は、表示パネ
ルの補助容量の方式によらず、ゲート配線間のリーク不
良までも判別できる電気的検査が可能な、素子破壊の虞
れの少ない静電気対策の成されたアクティブマトリクス
基板を提供することであり、第３の目的は、上記第１及
び第２の目的を同時に達成し得る、静電気対策の十分成
されたアクティブマトリクス基板を提供することにあ
る。
ので、その第１の目的は、データ配線のリーク不良を判
別できる電気的検査、及び欠陥の修正、修正後の成否の
判定を、容易かつ安価で行うことが可能な、素子破壊の
虞れの少ない静電気対策の成されたアクティブマトリク
ス基板を提供することであり、第２の目的は、表示パネ
ルの補助容量の方式によらず、ゲート配線間のリーク不
良までも判別できる電気的検査が可能な、素子破壊の虞
れの少ない静電気対策の成されたアクティブマトリクス
基板を提供することであり、第３の目的は、上記第１及
び第２の目的を同時に達成し得る、静電気対策の十分成
されたアクティブマトリクス基板を提供することにあ
る。
【００１６】
【課題を解決するための手段】本発明の請求項１に係る
アクティブマトリクス基板は、上記の課題を解決するた
めに、絶縁性の基板の上に、複数本のデータ配線からな
るデータ配線群と複数本のゲート配線からなるゲート配
線群とが、データ配線とゲート配線とを交差して配置さ
れ、各交差部に画素駆動素子が形成されているアクティ
ブマトリクス基板において、データ配線群の一端部側
に、データ配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられており、各短絡配線と各データ配線
とは、隣接するデータ配線同士が異なる短絡配線に短絡
するよう接続されていることを特徴としている。
アクティブマトリクス基板は、上記の課題を解決するた
めに、絶縁性の基板の上に、複数本のデータ配線からな
るデータ配線群と複数本のゲート配線からなるゲート配
線群とが、データ配線とゲート配線とを交差して配置さ
れ、各交差部に画素駆動素子が形成されているアクティ
ブマトリクス基板において、データ配線群の一端部側
に、データ配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられており、各短絡配線と各データ配線
とは、隣接するデータ配線同士が異なる短絡配線に短絡
するよう接続されていることを特徴としている。
【００１７】これによれば、短絡配線群にて、静電気に
よる素子破壊が効果的に防止されると共に、短絡配線群
の各短絡配線に異なる信号を入力することで、各短絡配
線を介して、隣接するデータ配線に異なる信号を入力す
ることができる。したがって、静電気対策を施した状態
で、データ配線間リークを識別可能な電気的検査や、画
素電極とデータ配線との間にリークが発生した場合のＣ
変換と称される修正、予備配線を用いた線欠陥の修正後
の修正の成否の判定が可能となる。
よる素子破壊が効果的に防止されると共に、短絡配線群
の各短絡配線に異なる信号を入力することで、各短絡配
線を介して、隣接するデータ配線に異なる信号を入力す
ることができる。したがって、静電気対策を施した状態
で、データ配線間リークを識別可能な電気的検査や、画
素電極とデータ配線との間にリークが発生した場合のＣ
変換と称される修正、予備配線を用いた線欠陥の修正後
の修正の成否の判定が可能となる。
【００１８】しかも、この場合、短絡配線群を利用する
ことで、データ配線の端子部の一つ一つにプローブを当
てなくとも電気的検査が行えるので、電気的検査や欠陥
の修正等にかかる時間と経費を削減できる。
ことで、データ配線の端子部の一つ一つにプローブを当
てなくとも電気的検査が行えるので、電気的検査や欠陥
の修正等にかかる時間と経費を削減できる。
【００１９】本発明の請求項２に係るアクティブマトリ
クス基板は、上記の課題を解決するために、絶縁性の基
板の上に、複数本のデータ配線からなるデータ配線群と
複数本のゲート配線からなるゲート配線群とが、データ
配線とゲート配線とを交差して配置され、各交差部に画
素駆動素子が形成されているアクティブマトリクス基板
において、ゲート配線群の一端部側に、ゲート配線を短
絡する複数本の短絡配線からなる短絡配線群が設けられ
ており、各短絡配線と各ゲート配線とは、隣接するゲー
ト配線同士が異なる短絡配線に短絡するよう接続されて
いることを特徴としている。
クス基板は、上記の課題を解決するために、絶縁性の基
板の上に、複数本のデータ配線からなるデータ配線群と
複数本のゲート配線からなるゲート配線群とが、データ
配線とゲート配線とを交差して配置され、各交差部に画
素駆動素子が形成されているアクティブマトリクス基板
において、ゲート配線群の一端部側に、ゲート配線を短
絡する複数本の短絡配線からなる短絡配線群が設けられ
ており、各短絡配線と各ゲート配線とは、隣接するゲー
ト配線同士が異なる短絡配線に短絡するよう接続されて
いることを特徴としている。
【００２０】これによれば、短絡配線群にて、静電気に
よる素子破壊が効果的に防止されると共に、短絡配線群
の各短絡配線に異なる信号を入力することで、各短絡配
線を介して、隣接するゲート配線に異なる信号を入力す
ることができる。したがって、静電気対策を施した状態
で、ゲート配線間リークを識別可能な電気的検査が可能
で、また、たとえ表示パネルの補助容量の方式としてCs
on Gate方式を用いたものであっても、電気的検査を行
うことが可能となる。
よる素子破壊が効果的に防止されると共に、短絡配線群
の各短絡配線に異なる信号を入力することで、各短絡配
線を介して、隣接するゲート配線に異なる信号を入力す
ることができる。したがって、静電気対策を施した状態
で、ゲート配線間リークを識別可能な電気的検査が可能
で、また、たとえ表示パネルの補助容量の方式としてCs
on Gate方式を用いたものであっても、電気的検査を行
うことが可能となる。
【００２１】しかも、この場合、短絡配線群を利用する
ことで、ゲート配線の端子部の一つ一つにプローブを当
てなくとも電気的検査が行えるので、電気的検査や欠陥
の修正等にかかる時間と経費を削減できる。
ことで、ゲート配線の端子部の一つ一つにプローブを当
てなくとも電気的検査が行えるので、電気的検査や欠陥
の修正等にかかる時間と経費を削減できる。
【００２２】本発明の請求項３に係るアクティブマトリ
クス基板は、上記の課題を解決するために、絶縁性の基
板の上に、複数本のデータ配線からなるデータ配線群と
複数本のゲート配線からなるゲート配線群とが、データ
配線とゲート配線とを交差して配置され、各交差部に画
素駆動素子が形成されているアクティブマトリクス基板
において、データ配線群の一端部側に、データ配線を短
絡する複数本の短絡配線からなる短絡配線群が設けられ
ると共に、ゲート配線群の一端部側に、ゲート配線を短
絡する複数本の短絡配線からなる短絡配線群が設けら
れ、各短絡配線と各データ配線又は各ゲート配線とは、
隣接するデータ配線同士又はゲート配線同士が異なる短
絡配線に短絡するよう接続されていることを特徴として
いる。
クス基板は、上記の課題を解決するために、絶縁性の基
板の上に、複数本のデータ配線からなるデータ配線群と
複数本のゲート配線からなるゲート配線群とが、データ
配線とゲート配線とを交差して配置され、各交差部に画
素駆動素子が形成されているアクティブマトリクス基板
において、データ配線群の一端部側に、データ配線を短
絡する複数本の短絡配線からなる短絡配線群が設けられ
ると共に、ゲート配線群の一端部側に、ゲート配線を短
絡する複数本の短絡配線からなる短絡配線群が設けら
れ、各短絡配線と各データ配線又は各ゲート配線とは、
隣接するデータ配線同士又はゲート配線同士が異なる短
絡配線に短絡するよう接続されていることを特徴として
いる。
【００２３】これによれば、請求項１の構成と請求項２
の構成を備えているので、短絡配線群にて静電気による
素子破壊を効果的に防止しながら、パネルの補助容量の
方式によらず、データ配線間リークやゲート配線間リー
クを識別可能な電気的検査や、欠陥の修正、修正の成否
をはかることが可能である上に、隣接するデータ配線と
隣接するゲート配線のそれぞれに異なる信号を入力でき
るので、たとえデータ配線とゲート配線との間のリーク
が複数箇所で発生し、見かけ上のリーク場所が多数あっ
たとしても、実際のリーク場所を容易に特定することが
できる。したがって、本アクティブマトリクス基板を用
いて構成された表示パネルにおいては、表示モジュール
を実装してから、静電気対策のための短絡配線群を切断
できることとなり、検査工程だけでなく、実装工程での
静電気による素子破壊も防止でき、アクティブマトリク
ス基板における素子破壊を確実に防止できる。
の構成を備えているので、短絡配線群にて静電気による
素子破壊を効果的に防止しながら、パネルの補助容量の
方式によらず、データ配線間リークやゲート配線間リー
クを識別可能な電気的検査や、欠陥の修正、修正の成否
をはかることが可能である上に、隣接するデータ配線と
隣接するゲート配線のそれぞれに異なる信号を入力でき
るので、たとえデータ配線とゲート配線との間のリーク
が複数箇所で発生し、見かけ上のリーク場所が多数あっ
たとしても、実際のリーク場所を容易に特定することが
できる。したがって、本アクティブマトリクス基板を用
いて構成された表示パネルにおいては、表示モジュール
を実装してから、静電気対策のための短絡配線群を切断
できることとなり、検査工程だけでなく、実装工程での
静電気による素子破壊も防止でき、アクティブマトリク
ス基板における素子破壊を確実に防止できる。
【００２４】そして、この場合も、データ配線やゲート
配線の端子部の一つ一つにプローブを当てなくとも電気
的検査が行えるので、電気的検査や欠陥の修正等にかか
る時間と経費を削減できる。
配線の端子部の一つ一つにプローブを当てなくとも電気
的検査が行えるので、電気的検査や欠陥の修正等にかか
る時間と経費を削減できる。
【００２５】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図４に基づいて説明すれば、以下の通りであ
る。本実施の形態におけるアクティブマトリクス基板で
は、図２に示すように、ガラス等からなる透明な絶縁性
基板８の上に、複数のゲート配線１ａ…からなるゲート
配線群１と複数のデータ配線２ａ…からなるデータ配線
群２とが、ゲート配線１ａとデータ配線２ａとが互いに
交差するように配設されている。そして、絶縁性基板８
の中央部には、ゲート配線１ａとデータ配線２ａの各交
差部分に形成された画素駆動素子を含む表示領域３があ
り、表示領域３の具体的な構成の一例を、図３（ａ)
(ｂ）に示す。
１ないし図４に基づいて説明すれば、以下の通りであ
る。本実施の形態におけるアクティブマトリクス基板で
は、図２に示すように、ガラス等からなる透明な絶縁性
基板８の上に、複数のゲート配線１ａ…からなるゲート
配線群１と複数のデータ配線２ａ…からなるデータ配線
群２とが、ゲート配線１ａとデータ配線２ａとが互いに
交差するように配設されている。そして、絶縁性基板８
の中央部には、ゲート配線１ａとデータ配線２ａの各交
差部分に形成された画素駆動素子を含む表示領域３があ
り、表示領域３の具体的な構成の一例を、図３（ａ)
(ｂ）に示す。
【００２６】図において、（ａ）は一画素部分の画素駆
動素子である画素ＴＦＴ２４の平面図であり、（ｂ）は
（ａ）のＸ−Ｘ’線矢視断面図である。このような画素
ＴＦＴ２４は、まず、絶縁性基板８の上に、Ｔａ（タン
タル）薄膜等でゲート配線１ａが形成され、次いでゲー
ト絶縁膜９、ＴＦＴ活性層となるアモルファスシリコン
層１０が順に成膜された後、アモルファスシリコン層１
０がパターニングされる。次に、画素ＴＦＴ２４の隣接
する領域に、ＩＴＯ(Indium Tin Oxide)膜を用いて画素
電極１１が形成され、その後に、画素ＴＦＴ２４に接続
されるデータ配線２ａ、ソース電極１２、ドレイン電極
１３となるＴａ薄膜等が形成され、パターニングされ
る。尚、（ａ）においては、絶縁膜９は記載されていな
い。
動素子である画素ＴＦＴ２４の平面図であり、（ｂ）は
（ａ）のＸ−Ｘ’線矢視断面図である。このような画素
ＴＦＴ２４は、まず、絶縁性基板８の上に、Ｔａ（タン
タル）薄膜等でゲート配線１ａが形成され、次いでゲー
ト絶縁膜９、ＴＦＴ活性層となるアモルファスシリコン
層１０が順に成膜された後、アモルファスシリコン層１
０がパターニングされる。次に、画素ＴＦＴ２４の隣接
する領域に、ＩＴＯ(Indium Tin Oxide)膜を用いて画素
電極１１が形成され、その後に、画素ＴＦＴ２４に接続
されるデータ配線２ａ、ソース電極１２、ドレイン電極
１３となるＴａ薄膜等が形成され、パターニングされ
る。尚、（ａ）においては、絶縁膜９は記載されていな
い。
【００２７】また、図２に示すように、各ゲート配線１
ａ及び各データ配線２ａの一端側には、ゲート配線端子
部４及びデータ配線端子部５が形成されており、それら
は各々、絶縁性基板８の外周に沿って一続きに形成され
た１本のリング状短絡配線１４に短絡されている。
ａ及び各データ配線２ａの一端側には、ゲート配線端子
部４及びデータ配線端子部５が形成されており、それら
は各々、絶縁性基板８の外周に沿って一続きに形成され
た１本のリング状短絡配線１４に短絡されている。
【００２８】そして、本アクティブマトリクス基板で
は、上記リング状短絡配線１４より基板内周側に、ゲー
ト配線用マルチ短絡配線群６と、データ配線用マルチ短
絡配線群７とが形成されており、ゲート配線群１及びデ
ータ配線群２は、上記リング状短絡配線１４に短絡する
前に、これらゲート配線用マルチ短絡配線群６、データ
配線用マルチ短絡配線群７にそれぞれ短絡されている。
は、上記リング状短絡配線１４より基板内周側に、ゲー
ト配線用マルチ短絡配線群６と、データ配線用マルチ短
絡配線群７とが形成されており、ゲート配線群１及びデ
ータ配線群２は、上記リング状短絡配線１４に短絡する
前に、これらゲート配線用マルチ短絡配線群６、データ
配線用マルチ短絡配線群７にそれぞれ短絡されている。
【００２９】ゲート配線用マルチ短絡配線群６は、ゲー
ト配線１ａの線長方向と直交する方向に伸びるゲート配
線用マルチ短絡配線６ａ・６ｂからなり、データ配線用
マルチ短絡配線群７は、データ配線２ａの線長方向と直
交する方向に伸びるデータ配線用マルチ短絡配線７ａ・
７ｂ・７ｃからなる。そして、これらゲート配線用マル
チ短絡配線群６及びデータ配線用マルチ短絡配線群７
は、ゲート配線群１及びデータ配線群２をその形成領域
で幾つかに分割してなるブロック毎に形成されている。
ト配線１ａの線長方向と直交する方向に伸びるゲート配
線用マルチ短絡配線６ａ・６ｂからなり、データ配線用
マルチ短絡配線群７は、データ配線２ａの線長方向と直
交する方向に伸びるデータ配線用マルチ短絡配線７ａ・
７ｂ・７ｃからなる。そして、これらゲート配線用マル
チ短絡配線群６及びデータ配線用マルチ短絡配線群７
は、ゲート配線群１及びデータ配線群２をその形成領域
で幾つかに分割してなるブロック毎に形成されている。
【００３０】図１の要部拡大図に示すように、ゲート配
線群１とゲート配線用マルチ短絡配線群６とは、コンタ
クトＣにて隣接するゲート配線同士が異なるゲート配線
用マルチ短絡配線６ａ・６ｂに短絡するように接続され
ている。同様に、データ配線群２とデータ配線用マルチ
短絡配線群７とも、コンタクトＣにて隣接するデータ配
線同士が異なるデータ配線用マルチ短絡配線７ａ・７ｂ
・７ｃに短絡するように接続されている。尚、本アクテ
ィブマトリクス基板の場合は、ストライプ配列を前提と
したため、データ配線２ａは２本おきに同じデータ配線
用マルチ短絡配線７ａ・７ｂ・７ｃに短絡している。
線群１とゲート配線用マルチ短絡配線群６とは、コンタ
クトＣにて隣接するゲート配線同士が異なるゲート配線
用マルチ短絡配線６ａ・６ｂに短絡するように接続され
ている。同様に、データ配線群２とデータ配線用マルチ
短絡配線群７とも、コンタクトＣにて隣接するデータ配
線同士が異なるデータ配線用マルチ短絡配線７ａ・７ｂ
・７ｃに短絡するように接続されている。尚、本アクテ
ィブマトリクス基板の場合は、ストライプ配列を前提と
したため、データ配線２ａは２本おきに同じデータ配線
用マルチ短絡配線７ａ・７ｂ・７ｃに短絡している。
【００３１】これらデータ配線用マルチ短絡配線群７及
びゲート配線用マルチ短絡配線群６は、図１におけるＹ
−Ｙ’線矢視断面図である図４（ａ）、及び図１におけ
るＺ−Ｚ’線矢視断面図である図４（ｂ）に示すよう
に、ゲート配線１ａを形成する際に、同じ薄膜を用いて
同時に形成されている。
びゲート配線用マルチ短絡配線群６は、図１におけるＹ
−Ｙ’線矢視断面図である図４（ａ）、及び図１におけ
るＺ−Ｚ’線矢視断面図である図４（ｂ）に示すよう
に、ゲート配線１ａを形成する際に、同じ薄膜を用いて
同時に形成されている。
【００３２】（ａ）に示すように、データ配線用マルチ
短絡配線７ａ・７ｂ・７ｃとデータ配線２ａとの電気的
接続は、コンタクトホールＨを介して行われている。つ
まり、接続すべきデータ配線用マルチ短絡配線７ａ・７
ｂ・７ｃとデータ配線２ａとが重なる部分のゲート絶縁
膜９に、予め電気的接触をとるためのコンタクトホール
Ｈを形成してき、その後にデータ配線２ａを形成するこ
とで、接続すべきデータ配線用マルチ短絡配線７ａ・７
ｂ・７ｃとデータ配線２ａとをコンタクトＣで電気的に
接触させている。
短絡配線７ａ・７ｂ・７ｃとデータ配線２ａとの電気的
接続は、コンタクトホールＨを介して行われている。つ
まり、接続すべきデータ配線用マルチ短絡配線７ａ・７
ｂ・７ｃとデータ配線２ａとが重なる部分のゲート絶縁
膜９に、予め電気的接触をとるためのコンタクトホール
Ｈを形成してき、その後にデータ配線２ａを形成するこ
とで、接続すべきデータ配線用マルチ短絡配線７ａ・７
ｂ・７ｃとデータ配線２ａとをコンタクトＣで電気的に
接触させている。
【００３３】一方、ゲート配線用マルチ短絡配線６ａ・
６ｂと各ゲート配線１ａとの電気的接続は、ゲート配線
端子部４部分のゲート絶縁膜９、及び接続すべきゲート
配線用マルチ短絡配線６ａ・６ｂとゲート配線１ａの延
長線とが重なる部分のゲート絶縁膜９の両方にコンタク
トホールＨを形成しておき、コンタクトブリッジ１５で
接続することで行われている。これにおいても、コンタ
クトホールＨを介して電気的な接触がなされている部分
をコンタクトＣにて示す。
６ｂと各ゲート配線１ａとの電気的接続は、ゲート配線
端子部４部分のゲート絶縁膜９、及び接続すべきゲート
配線用マルチ短絡配線６ａ・６ｂとゲート配線１ａの延
長線とが重なる部分のゲート絶縁膜９の両方にコンタク
トホールＨを形成しておき、コンタクトブリッジ１５で
接続することで行われている。これにおいても、コンタ
クトホールＨを介して電気的な接触がなされている部分
をコンタクトＣにて示す。
【００３４】このようにして形成することで、ゲート配
線用マルチ短絡配線群６及びデータ配線用マルチ短絡配
線群７を表示領域３の外周部に形成することが可能とな
る。尚、ここではゲート配線群１を形成する際に、ゲー
ト配線用マルチ短絡配線群６及びデータ配線用マルチ短
絡配線群７を形成したが、データ配線群２を形成する際
に、データ配線群２と同じ薄膜を用いて形成してもよ
い。
線用マルチ短絡配線群６及びデータ配線用マルチ短絡配
線群７を表示領域３の外周部に形成することが可能とな
る。尚、ここではゲート配線群１を形成する際に、ゲー
ト配線用マルチ短絡配線群６及びデータ配線用マルチ短
絡配線群７を形成したが、データ配線群２を形成する際
に、データ配線群２と同じ薄膜を用いて形成してもよ
い。
【００３５】また、図１に示すように、ゲート配線用マ
ルチ短絡配線６ａ・６ｂ及びデータ配線用マルチ短絡配
線７ａ・７ｂ・７ｃには、片側から信号が入力されるよ
うになっており、各ゲート配線用マルチ短絡配線６ａ・
６ｂ、及び各データ配線用マルチ短絡配線７ａ・７ｂ・
７ｃには、検査信号を入力するための検査バッド（図
中、斜線にて示す）１６ａ・１６ｂ・１７ａ・１７ｂ・
１７ｃがそれぞれ設けられている。
ルチ短絡配線６ａ・６ｂ及びデータ配線用マルチ短絡配
線７ａ・７ｂ・７ｃには、片側から信号が入力されるよ
うになっており、各ゲート配線用マルチ短絡配線６ａ・
６ｂ、及び各データ配線用マルチ短絡配線７ａ・７ｂ・
７ｃには、検査信号を入力するための検査バッド（図
中、斜線にて示す）１６ａ・１６ｂ・１７ａ・１７ｂ・
１７ｃがそれぞれ設けられている。
【００３６】また、本アクティブマトリクス基板には、
データ配線２ａの不良による線欠陥を修正するための２
本の予備配線１９ａ・１９ｂもブロック毎に形成されて
おり、これらの予備配線１９ａ・１９ｂには、予備配線
端子部２５ａ・２５ｂと共に、予備配線１９ａ・１９ｂ
の接続抵抗を検査するための検査パッド（図中、斜線に
て示す）１８ａ・１８ｂが形成されている。
データ配線２ａの不良による線欠陥を修正するための２
本の予備配線１９ａ・１９ｂもブロック毎に形成されて
おり、これらの予備配線１９ａ・１９ｂには、予備配線
端子部２５ａ・２５ｂと共に、予備配線１９ａ・１９ｂ
の接続抵抗を検査するための検査パッド（図中、斜線に
て示す）１８ａ・１８ｂが形成されている。
【００３７】そして、本アクティブマトリクス基板で
は、上記のゲート配線側の検査バッド１６ａ・１６ｂ、
及びデータ配線側の検査パッド１７ａ・１７ｂ・１７ｃ
・１８ａ・１８ｂは、図２に示すように、それぞれユニ
ット化されて検査パッドユニット２０・２１（図中、斜
線にて示す）を構成している。しかも、各検査パッドユ
ニット２０・２１は、二つのブロック間で共有されるよ
うになっている。
は、上記のゲート配線側の検査バッド１６ａ・１６ｂ、
及びデータ配線側の検査パッド１７ａ・１７ｂ・１７ｃ
・１８ａ・１８ｂは、図２に示すように、それぞれユニ
ット化されて検査パッドユニット２０・２１（図中、斜
線にて示す）を構成している。しかも、各検査パッドユ
ニット２０・２１は、二つのブロック間で共有されるよ
うになっている。
【００３８】このような構成を有するアクティブマトリ
クス基板において、実際に電気的検査や修正を行う際の
手順を、以下に説明する。
クス基板において、実際に電気的検査や修正を行う際の
手順を、以下に説明する。
【００３９】まずは、リング状短絡配線１４を利用し
て、簡易な電気的検査を行う。そして、簡易な電気的検
査が終了すると、図２に一点鎖線にて示す分断ライン２
２でリング状短絡配線１４を絶縁性基板８の外縁部ごと
切り捨て、図１に示すような状態にする。
て、簡易な電気的検査を行う。そして、簡易な電気的検
査が終了すると、図２に一点鎖線にて示す分断ライン２
２でリング状短絡配線１４を絶縁性基板８の外縁部ごと
切り捨て、図１に示すような状態にする。
【００４０】そして、ゲート配線用検査パッド１６ａ・
１６ｂとデータ配線用検査パッド１７ａ・１７ｂ・１７
ｃからそれぞれ検査信号を入力することにより、ゲート
配線用マルチ短絡配線６ａ・６ｂ及びデータ配線用マル
チ短絡配線７ａ・７ｂ・７ｃを介して、各ゲート配線１
ａ及び各データ配線２ａの隣接するもの同士に異なる信
号を入力し、ゲート配線間リークやデータ配線間リーク
の識別が可能な詳細な電気的検査を行う。
１６ｂとデータ配線用検査パッド１７ａ・１７ｂ・１７
ｃからそれぞれ検査信号を入力することにより、ゲート
配線用マルチ短絡配線６ａ・６ｂ及びデータ配線用マル
チ短絡配線７ａ・７ｂ・７ｃを介して、各ゲート配線１
ａ及び各データ配線２ａの隣接するもの同士に異なる信
号を入力し、ゲート配線間リークやデータ配線間リーク
の識別が可能な詳細な電気的検査を行う。
【００４１】また、画素電極１１とデータ配線２ａとの
間のリークが有る場合は、データ配線用検査パッド１７
ａ・１７ｂ・１７ｃから検査信号を入力することによ
り、データ配線用マルチ短絡配線７ａ・７ｂ・７ｃを介
して、各データ配線２ａの隣接するもの同士に異なる信
号を入力し、点欠陥が画素電極１１とその画素電極１１
自身のデータ配線２ａとのリークであるかを識別し、前
述したＣ変換による修正が可能かどうかを判断する。そ
して、修正が可能な場合は同時に修正も行い、Ｃ変換に
よる修正を行った画素が表示上見えなくなるか、黒点に
なるかを判断する。
間のリークが有る場合は、データ配線用検査パッド１７
ａ・１７ｂ・１７ｃから検査信号を入力することによ
り、データ配線用マルチ短絡配線７ａ・７ｂ・７ｃを介
して、各データ配線２ａの隣接するもの同士に異なる信
号を入力し、点欠陥が画素電極１１とその画素電極１１
自身のデータ配線２ａとのリークであるかを識別し、前
述したＣ変換による修正が可能かどうかを判断する。そ
して、修正が可能な場合は同時に修正も行い、Ｃ変換に
よる修正を行った画素が表示上見えなくなるか、黒点に
なるかを判断する。
【００４２】また、ゲート配線１ａとデータ配線２ａと
のリーク不良を修正する場合には、ゲート配線用検査パ
ッド１６ａ・１６ｂとデータ配線用検査パッド１７ａ・
１７ｂ・１７ｃからそれぞれ異なる信号を入力すること
により、ゲート配線用マルチ短絡配線６ａ・６ｂ及びデ
ータ配線用マルチ短絡配線７ａ・７ｂ・７ｃを介して、
各ゲート配線１ａ及び各データ配線２ａの隣接するもの
同士に異なる信号を入力し、実際のリーク場所を特定す
る。
のリーク不良を修正する場合には、ゲート配線用検査パ
ッド１６ａ・１６ｂとデータ配線用検査パッド１７ａ・
１７ｂ・１７ｃからそれぞれ異なる信号を入力すること
により、ゲート配線用マルチ短絡配線６ａ・６ｂ及びデ
ータ配線用マルチ短絡配線７ａ・７ｂ・７ｃを介して、
各ゲート配線１ａ及び各データ配線２ａの隣接するもの
同士に異なる信号を入力し、実際のリーク場所を特定す
る。
【００４３】また、線欠陥を修正した後、欠陥修正の成
否をはかるための予備配線１９ａ・１９ｂの接続抵抗を
測定する場合には、予備配線用検査パッド１８ａ・１８
ｂを用いて測定する。
否をはかるための予備配線１９ａ・１９ｂの接続抵抗を
測定する場合には、予備配線用検査パッド１８ａ・１８
ｂを用いて測定する。
【００４４】そして、詳細な電気的検査や欠陥の修正等
が終了したならば、最後に、表示パネルに駆動用モジュ
ールを実装する直前、もしくは実装した後に、図１に示
す第２の分断ライン２３で絶縁性基板８ごと、ゲート配
線用マルチ短絡配線群６とデータ配線用マルチ短絡配線
群７を切り捨てる。
が終了したならば、最後に、表示パネルに駆動用モジュ
ールを実装する直前、もしくは実装した後に、図１に示
す第２の分断ライン２３で絶縁性基板８ごと、ゲート配
線用マルチ短絡配線群６とデータ配線用マルチ短絡配線
群７を切り捨てる。
【００４５】以上のように、本実施の形態のアクティブ
マトリクス基板では、リング状短絡配線１４より基板内
周側に、ゲート配線用マルチ短絡配線６ａ・６ｂからな
るゲート配線用マルチ短絡配線群６と、データ配線用マ
ルチ短絡配線７ａ・７ｂ・７ｃからなるデータ配線用マ
ルチ短絡配線群７とが形成され、各ゲート配線１ａと各
ゲート配線用マルチ短絡配線６ａ・６ｂ、及び各データ
配線２ａと各データ配線用マルチ短絡配線７ａ・７ｂ・
７ｃとは、隣接するゲート配線同士が異なるゲート配線
用マルチ短絡配線６ａ・６ｂに、隣接するデータ配線同
士が異なるデータ配線用マルチ短絡配線７ａ・７ｂ・７
ｃにそれぞれ短絡するように接続されている。
マトリクス基板では、リング状短絡配線１４より基板内
周側に、ゲート配線用マルチ短絡配線６ａ・６ｂからな
るゲート配線用マルチ短絡配線群６と、データ配線用マ
ルチ短絡配線７ａ・７ｂ・７ｃからなるデータ配線用マ
ルチ短絡配線群７とが形成され、各ゲート配線１ａと各
ゲート配線用マルチ短絡配線６ａ・６ｂ、及び各データ
配線２ａと各データ配線用マルチ短絡配線７ａ・７ｂ・
７ｃとは、隣接するゲート配線同士が異なるゲート配線
用マルチ短絡配線６ａ・６ｂに、隣接するデータ配線同
士が異なるデータ配線用マルチ短絡配線７ａ・７ｂ・７
ｃにそれぞれ短絡するように接続されている。
【００４６】これにより、ゲート配線用マルチ短絡配線
６ａ・６ｂやデータ配線用マルチ短絡配線７ａ・７ｂ・
７ｃによって、静電気による素子破壊を効果的に防止し
ながら、以下のような電気的検査、欠陥の修正、修正後
の成否の判定が行える。
６ａ・６ｂやデータ配線用マルチ短絡配線７ａ・７ｂ・
７ｃによって、静電気による素子破壊を効果的に防止し
ながら、以下のような電気的検査、欠陥の修正、修正後
の成否の判定が行える。
【００４７】つまり、データ配線用マルチ短絡配線７ａ
・７ｂ・７ｃに異なる信号を入力することで、隣接する
データ配線２ａに異なる信号を入力することが可能とな
り、データ配線間リークを識別できる詳細な電気的検査
を行うことができる。
・７ｂ・７ｃに異なる信号を入力することで、隣接する
データ配線２ａに異なる信号を入力することが可能とな
り、データ配線間リークを識別できる詳細な電気的検査
を行うことができる。
【００４８】同様に、ゲート配線用マルチ短絡配線６ａ
・６ｂに異なる信号を入力することで、隣接するゲート
配線１ａに異なる信号を入力することが可能となり、補
助容量の方式によらず、ゲート配線間リークを識別可能
な電気的検査を行うこができる。
・６ｂに異なる信号を入力することで、隣接するゲート
配線１ａに異なる信号を入力することが可能となり、補
助容量の方式によらず、ゲート配線間リークを識別可能
な電気的検査を行うこができる。
【００４９】また、隣接するデータ配線２ａに異なる信
号が入力できることで、画素電極１１とデータ配線２ａ
との間にリークが発生した場合、画素電極１１がどのデ
ータ配線２ａとリークしているのか容易に見極められる
ようになり、前述したＣ変換と称される修正を行うこと
ができる。また、予備配線１９ａ・１９ｂを用いた線欠
陥の修正の際の修正の成否の判定を行うこともできる。
号が入力できることで、画素電極１１とデータ配線２ａ
との間にリークが発生した場合、画素電極１１がどのデ
ータ配線２ａとリークしているのか容易に見極められる
ようになり、前述したＣ変換と称される修正を行うこと
ができる。また、予備配線１９ａ・１９ｂを用いた線欠
陥の修正の際の修正の成否の判定を行うこともできる。
【００５０】また、隣接するデータ配線２ａ同士と隣接
するゲート配線１ａ同士のそれぞれに異なる信号を入力
できるので、たとえデータ配線２ａとゲート配線１ａと
の間のリークが複数箇所で発生し、見かけ上のリーク場
所が多数あったとしても、実際のリーク場所を容易に特
定することができる。
するゲート配線１ａ同士のそれぞれに異なる信号を入力
できるので、たとえデータ配線２ａとゲート配線１ａと
の間のリークが複数箇所で発生し、見かけ上のリーク場
所が多数あったとしても、実際のリーク場所を容易に特
定することができる。
【００５１】しかも、ゲート配線用マルチ短絡配線群６
及びデータ配線用マルチ短絡配線群７を利用すること
で、従来のような端子部の一つ一つにプローブを当てな
くとも電気的検査が行えるので、電気的検査や欠陥の修
正等にかかる時間と経費を削減することができる。
及びデータ配線用マルチ短絡配線群７を利用すること
で、従来のような端子部の一つ一つにプローブを当てな
くとも電気的検査が行えるので、電気的検査や欠陥の修
正等にかかる時間と経費を削減することができる。
【００５２】このように、本アクティブマトリクス基板
の構成を採用することで、従来では端子部の一つ一つに
プローブを当てて行っていたゲート配線間やデータ配線
間のリーク不良を識別する電気的検査を短絡配線を残し
たまま、容易かつ安価にて行うことが可能となり、電気
的検査、欠陥修正、次工程への運搬際の静電気による素
子破壊を防ぐことができる。
の構成を採用することで、従来では端子部の一つ一つに
プローブを当てて行っていたゲート配線間やデータ配線
間のリーク不良を識別する電気的検査を短絡配線を残し
たまま、容易かつ安価にて行うことが可能となり、電気
的検査、欠陥修正、次工程への運搬際の静電気による素
子破壊を防ぐことができる。
【００５３】そして特に、駆動用モジュールを実装して
から、静電気対策のためのゲート配線用マルチ短絡配線
６ａ・６ｂ及びデータ配線用マルチ短絡配線７ａ・７ｂ
・７ｃを切断できるので、検査工程での素子破壊だけで
なく、実装工程での静電気による素子破壊をも防止する
ことが可能で、静電気による素子破壊を確実に防ぐこと
ができる。
から、静電気対策のためのゲート配線用マルチ短絡配線
６ａ・６ｂ及びデータ配線用マルチ短絡配線７ａ・７ｂ
・７ｃを切断できるので、検査工程での素子破壊だけで
なく、実装工程での静電気による素子破壊をも防止する
ことが可能で、静電気による素子破壊を確実に防ぐこと
ができる。
【００５４】また、本アクティブマトリクス基板の場
合、ゲート配線用マルチ短絡配線群６及びデータ配線用
マルチ短絡配線群７への信号入力は、片側からの入力
で、しかも二つのブロックの間に検査パッド１６ａ・１
６ｂ・１７ａ・１７ｂ・１７ｃを共有するようになって
いるので、検査パッド数を削減した構成となっている。
合、ゲート配線用マルチ短絡配線群６及びデータ配線用
マルチ短絡配線群７への信号入力は、片側からの入力
で、しかも二つのブロックの間に検査パッド１６ａ・１
６ｂ・１７ａ・１７ｂ・１７ｃを共有するようになって
いるので、検査パッド数を削減した構成となっている。
【００５５】尚、片側から入力する場合は両側から入力
する場合に比べて、検査パッド数が少なくてすむといっ
た利点はあるが、その分検査信号の遅延がおき易いの
で、両側から入力する構成としてもよい。
する場合に比べて、検査パッド数が少なくてすむといっ
た利点はあるが、その分検査信号の遅延がおき易いの
で、両側から入力する構成としてもよい。
【００５６】また、本アクティブマトリクス基板では、
ゲート配線側の検査バッド１６ａ・１６ｂ、データ配線
側の検査パッド１７ａ・１７ｂ・１７ｃ・１８ａ・１８
ｂは、それぞれユニット化されているので、従来機種毎
に作っていた検査装置のプローブに互換性を持たせるこ
とができる。
ゲート配線側の検査バッド１６ａ・１６ｂ、データ配線
側の検査パッド１７ａ・１７ｂ・１７ｃ・１８ａ・１８
ｂは、それぞれユニット化されているので、従来機種毎
に作っていた検査装置のプローブに互換性を持たせるこ
とができる。
【００５７】また、本アクティブマトリクス基板では、
ゲート配線用マルチ短絡配線群６、データ配線用マルチ
短絡配線群７が、ブロック毎に分けて形成されているの
で、ブロック毎の検査が可能となり、特にゲート配線１
ａとデータ配線２ａとの間のリークが複数箇所で発生し
た場合のリーク場所を特定する作業が、より効果的に行
える。また、ブロック毎に形成することで、データ配線
用マルチ短絡配線群７とデータ配線群２との間の容量に
よる信号の遅延を低減することもできる。
ゲート配線用マルチ短絡配線群６、データ配線用マルチ
短絡配線群７が、ブロック毎に分けて形成されているの
で、ブロック毎の検査が可能となり、特にゲート配線１
ａとデータ配線２ａとの間のリークが複数箇所で発生し
た場合のリーク場所を特定する作業が、より効果的に行
える。また、ブロック毎に形成することで、データ配線
用マルチ短絡配線群７とデータ配線群２との間の容量に
よる信号の遅延を低減することもできる。
【００５８】また、本アクティブマトリクス基板の場
合、ストライプ配列を前提にしているので、データ配線
群２の各データ配線２ａは、２本おきに同じデータ配線
用マルチ短絡配線７ａ・７ｂ・７ｃに短絡しているが、
各データ配線が色毎に分けて形成される場合には、同じ
色のデータ配線を同じデータ配線用マルチ短絡配線に接
続することにより、各データ配線がデータ配線用マルチ
短絡配線に短絡された状態でも単色検査が可能となる。
尚、データ配線用マルチ短絡配線を利用して単色検査を
行う場合、特にブロック毎に分ける必要はない。
合、ストライプ配列を前提にしているので、データ配線
群２の各データ配線２ａは、２本おきに同じデータ配線
用マルチ短絡配線７ａ・７ｂ・７ｃに短絡しているが、
各データ配線が色毎に分けて形成される場合には、同じ
色のデータ配線を同じデータ配線用マルチ短絡配線に接
続することにより、各データ配線がデータ配線用マルチ
短絡配線に短絡された状態でも単色検査が可能となる。
尚、データ配線用マルチ短絡配線を利用して単色検査を
行う場合、特にブロック毎に分ける必要はない。
【００５９】
【発明の効果】本発明の請求項１に係るアクティブマト
リクス基板は、以上のように、データ配線群の一端部側
に、データ配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられており、各短絡配線と各データ配線
とは、隣接するデータ配線同士が異なる短絡配線に短絡
するよう接続されている構成である。
リクス基板は、以上のように、データ配線群の一端部側
に、データ配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられており、各短絡配線と各データ配線
とは、隣接するデータ配線同士が異なる短絡配線に短絡
するよう接続されている構成である。
【００６０】これにより、静電気による素子破壊を効果
的に防止しながら、データ配線間リークを識別可能な電
気的検査や、欠陥の修正、修正の成否を、容易かつ安価
にて行うことができるという効果を奏する。
的に防止しながら、データ配線間リークを識別可能な電
気的検査や、欠陥の修正、修正の成否を、容易かつ安価
にて行うことができるという効果を奏する。
【００６１】本発明の請求項２に係るアクティブマトリ
クス基板は、以上のように、ゲート配線群の一端部側
に、ゲート配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられており、各短絡配線と各ゲート配線
とは、隣接するゲート配線同士が異なる短絡配線に短絡
するよう接続されている構成である。
クス基板は、以上のように、ゲート配線群の一端部側
に、ゲート配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられており、各短絡配線と各ゲート配線
とは、隣接するゲート配線同士が異なる短絡配線に短絡
するよう接続されている構成である。
【００６２】これにより、静電気による素子破壊を効果
的に防止しながら、パネルの補助容量の方式によらず、
ゲート配線間リークを識別可能な電気的検査を、容易か
つ安価にて行うことができるという効果を奏する。
的に防止しながら、パネルの補助容量の方式によらず、
ゲート配線間リークを識別可能な電気的検査を、容易か
つ安価にて行うことができるという効果を奏する。
【００６３】本発明の請求項３に係るアクティブマトリ
クス基板は、以上のように、データ配線群の一端部側
に、データ配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられると共に、ゲート配線群の一端部側
に、ゲート配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられ、各短絡配線と各データ配線又は各
ゲート配線とは、隣接するデータ配線同士又はゲート配
線同士が異なる短絡配線に短絡するよう接続されている
構成である。
クス基板は、以上のように、データ配線群の一端部側
に、データ配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられると共に、ゲート配線群の一端部側
に、ゲート配線を短絡する複数本の短絡配線からなる短
絡配線群が設けられ、各短絡配線と各データ配線又は各
ゲート配線とは、隣接するデータ配線同士又はゲート配
線同士が異なる短絡配線に短絡するよう接続されている
構成である。
【００６４】これにより、請求項１の構成及び請求項２
の構成による効果に加えて、静電気による素子破壊を効
果的に防止しながら、データ配線とゲート配線との間の
リークが複数箇所で発生した場合に、多数の見かけ上の
リーク場所の中から実際のリーク場所を容易に特定でき
る。つまりは、静電気により素子破壊を効果的に防止し
ながら、表示パネルの補助容量の方式によらず、ゲート
配線間及びデータ配線間のリーク不良までも判別できる
電気的検査、及び欠陥の修正、修正後の成否の判定を、
容易かつ安価で行うことが可能となる。
の構成による効果に加えて、静電気による素子破壊を効
果的に防止しながら、データ配線とゲート配線との間の
リークが複数箇所で発生した場合に、多数の見かけ上の
リーク場所の中から実際のリーク場所を容易に特定でき
る。つまりは、静電気により素子破壊を効果的に防止し
ながら、表示パネルの補助容量の方式によらず、ゲート
配線間及びデータ配線間のリーク不良までも判別できる
電気的検査、及び欠陥の修正、修正後の成否の判定を、
容易かつ安価で行うことが可能となる。
【図１】本発明の一実施の形態における、アクティブマ
トリクス基板の要部を模式的に示した説明図である。
トリクス基板の要部を模式的に示した説明図である。
【図２】上記アクティブマトリクス基板の平面を模式的
に示した説明図である。
に示した説明図である。
【図３】（ａ）はデータ配線とゲート配線との交差部分
に設けられた画素駆動素子の平面図であり、（ｂ）は
（ａ）におけるＸ−Ｘ’線矢視断面図である。
に設けられた画素駆動素子の平面図であり、（ｂ）は
（ａ）におけるＸ−Ｘ’線矢視断面図である。
【図４】（ａ）は図１のＹ−Ｙ’線矢視断面図であり、
（ｂ）は図１のＺ−Ｚ’線矢視断面図である。
（ｂ）は図１のＺ−Ｚ’線矢視断面図である。
【図５】従来のアクティブマトリクス基板の平面を模式
的に示した説明図である。
的に示した説明図である。
【図６】図５のアクティブマトリクス基板の要部を模式
的に示した説明図である。
的に示した説明図である。
１ ゲート配線群 １ａ ゲート配線 ２ データ配線群 ２ａ データ配線 ３ 表示領域 ６ ゲート配線用マルチ短絡配線群 ６ａ ゲート配線用マルチ短絡配線 ６ｂ ゲート配線用マルチ短絡配線 ７ データ配線用マルチ短絡配線群 ７ａ データ配線用マルチ短絡配線 ７ｂ データ配線用マルチ短絡配線 ７ｃ データ配線用マルチ短絡配線 ８ 絶縁性基板（基板） １１ 画素電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 直文 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】絶縁性の基板の上に、複数本のデータ配線
からなるデータ配線群と複数本のゲート配線からなるゲ
ート配線群とが、データ配線とゲート配線とを交差して
配置され、各交差部に画素駆動素子が形成されているア
クティブマトリクス基板において、 データ配線群の一端部側に、データ配線を短絡する複数
本の短絡配線からなる短絡配線群が設けられており、各
短絡配線と各データ配線とは、隣接するデータ配線同士
が異なる短絡配線に短絡するよう接続されていることを
特徴とするアクティブマトリクス基板。 - 【請求項２】絶縁性の基板の上に、複数本のデータ配線
からなるデータ配線群と複数本のゲート配線からなるゲ
ート配線群とが、データ配線とゲート配線とを交差して
配置され、各交差部に画素駆動素子が形成されているア
クティブマトリクス基板において、 ゲート配線群の一端部側に、ゲート配線を短絡する複数
本の短絡配線からなる短絡配線群が設けられており、各
短絡配線と各ゲート配線とは、隣接するゲート配線同士
が異なる短絡配線に短絡するよう接続されていることを
特徴とするアクティブマトリクス基板。 - 【請求項３】絶縁性の基板の上に、複数本のデータ配線
からなるデータ配線群と複数本のゲート配線からなるゲ
ート配線群とが、データ配線とゲート配線とを交差して
配置され、各交差部に画素駆動素子が形成されているア
クティブマトリクス基板において、 データ配線群の一端部側に、データ配線を短絡する複数
本の短絡配線からなる短絡配線群が設けられると共に、
ゲート配線群の一端部側に、ゲート配線を短絡する複数
本の短絡配線からなる短絡配線群が設けられ、各短絡配
線と各データ配線又は各ゲート配線とは、隣接するデー
タ配線同士又はゲート配線同士が異なる短絡配線に短絡
するよう接続されていることを特徴とするアクティブマ
トリクス基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22935795A JP3251474B2 (ja) | 1995-09-06 | 1995-09-06 | アクティブマトリクス基板 |
| KR1019960033915A KR100235169B1 (ko) | 1995-09-06 | 1996-08-16 | 액티브 매트릭스 기판 |
| US08/704,925 US6111620A (en) | 1995-09-06 | 1996-08-28 | Active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22935795A JP3251474B2 (ja) | 1995-09-06 | 1995-09-06 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974253A true JPH0974253A (ja) | 1997-03-18 |
| JP3251474B2 JP3251474B2 (ja) | 2002-01-28 |
Family
ID=16890905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22935795A Expired - Fee Related JP3251474B2 (ja) | 1995-09-06 | 1995-09-06 | アクティブマトリクス基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6111620A (ja) |
| JP (1) | JP3251474B2 (ja) |
| KR (1) | KR100235169B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065554A1 (en) * | 1998-03-26 | 2001-01-03 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display and manufacture thereof |
| KR100628440B1 (ko) * | 1999-05-26 | 2006-09-27 | 삼성전자주식회사 | 액정표시장치 |
| KR100765560B1 (ko) * | 1998-11-26 | 2007-10-09 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| US7446556B2 (en) | 1997-12-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| JP2012030342A (ja) * | 2010-08-03 | 2012-02-16 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｅｍｓ素子用パッケージ |
| US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3634138B2 (ja) * | 1998-02-23 | 2005-03-30 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| TW437095B (en) * | 1998-10-16 | 2001-05-28 | Seiko Epson Corp | Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device |
| JP4498489B2 (ja) * | 1999-03-19 | 2010-07-07 | シャープ株式会社 | 液晶表示装置とその製造方法 |
| KR100633316B1 (ko) * | 2000-01-26 | 2006-10-11 | 엘지.필립스 엘시디 주식회사 | 정전기방지를 위한 박막트랜지스터 어레이기판 제조방법 |
| TW527513B (en) * | 2000-03-06 | 2003-04-11 | Hitachi Ltd | Liquid crystal display device and manufacturing method thereof |
| JP4357689B2 (ja) * | 2000-03-28 | 2009-11-04 | シャープ株式会社 | 液晶表示パネル及びその製造方法 |
| KR100900537B1 (ko) * | 2002-08-23 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치, 그 검사 방법 및 제조 방법 |
| KR100491560B1 (ko) * | 2003-05-06 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 검사방법 및 장치 |
| KR100828294B1 (ko) * | 2004-04-29 | 2008-05-07 | 엘지디스플레이 주식회사 | 액정표시장치용 기판 및 이를 이용한 액정표시장치 제조방법 |
| US8502227B2 (en) * | 2008-07-23 | 2013-08-06 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device |
| KR101202566B1 (ko) | 2008-10-01 | 2012-11-19 | 엘지디스플레이 주식회사 | 액정표시소자 |
| JP5696030B2 (ja) * | 2011-12-20 | 2015-04-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US8999800B2 (en) * | 2012-12-12 | 2015-04-07 | Varian Semiconductor Equipment Associates, Inc. | Method of reducing contact resistance |
| CN103698953B (zh) | 2013-12-30 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN106601161B (zh) * | 2016-12-22 | 2019-11-19 | 昆山龙腾光电有限公司 | 液晶显示面板及其检测方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189615A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Corp | 液晶表示装置 |
| JP2741883B2 (ja) * | 1989-02-10 | 1998-04-22 | 株式会社日立製作所 | 液晶パネルの製造方法 |
| JPH03237433A (ja) * | 1990-02-15 | 1991-10-23 | Toshiba Corp | アクティブマトリクス型液晶表示素子 |
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
| JPH05341312A (ja) * | 1992-06-05 | 1993-12-24 | Toshiba Corp | アクティブマトリクス型液晶表示素子 |
| EP0599623B1 (en) * | 1992-11-25 | 2001-08-29 | Sharp Kabushiki Kaisha | Inspecting method and apparatus for an active matrix substrate |
| JP2820233B2 (ja) * | 1993-06-11 | 1998-11-05 | シャープ株式会社 | 表示装置の検査装置および検査方法 |
| JPH075481A (ja) * | 1993-06-18 | 1995-01-10 | Fujitsu Ltd | 液晶表示パネルおよびその検査方法 |
-
1995
- 1995-09-06 JP JP22935795A patent/JP3251474B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-16 KR KR1019960033915A patent/KR100235169B1/ko not_active IP Right Cessation
- 1996-08-28 US US08/704,925 patent/US6111620A/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US7446556B2 (en) | 1997-12-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US7626414B2 (en) | 1997-12-05 | 2009-12-01 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| EP1065554A1 (en) * | 1998-03-26 | 2001-01-03 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display and manufacture thereof |
| EP1065554A4 (en) * | 1998-03-26 | 2002-03-20 | Matsushita Electric Ind Co Ltd | LIQUID CRYSTAL DISPLAY AND ITS MANUFACTURE |
| US6522378B1 (en) | 1998-03-26 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display and manufacture therefore |
| KR100765560B1 (ko) * | 1998-11-26 | 2007-10-09 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| KR100628440B1 (ko) * | 1999-05-26 | 2006-09-27 | 삼성전자주식회사 | 액정표시장치 |
| JP2012030342A (ja) * | 2010-08-03 | 2012-02-16 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｅｍｓ素子用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3251474B2 (ja) | 2002-01-28 |
| KR100235169B1 (ko) | 1999-12-15 |
| US6111620A (en) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251474B2 (ja) | アクティブマトリクス基板 | |
| KR100358660B1 (ko) | 표시패널 | |
| US6839099B2 (en) | Liquid crystal display device and deficiency correcting method thereof | |
| KR100338830B1 (ko) | 액티브 매트릭스 기판의 집합 기판, 및 그 제조 방법 및 그 검사 방법 | |
| JPH06110069A (ja) | 電子部品の欠陥修復方法および欠陥修復装置 | |
| JP3066569B2 (ja) | 液晶表示装置 | |
| KR100576629B1 (ko) | 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법 | |
| JPH09243989A (ja) | アクティブマトリクス表示装置およびその修正方法 | |
| JPH11119683A (ja) | 液晶表示パネルの検査方法 | |
| JP3377920B2 (ja) | 液晶表示パネルの製造方法 | |
| JPH11119253A (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JPH1026750A (ja) | 液晶表示パネル | |
| KR100695614B1 (ko) | 레이저 화학증착장비를 이용한 원 픽셀 리페어 방법 및 이를 이용하여 리페어된 액정표시소자의 기판 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2004219706A (ja) | 表示素子及び表示素子の駆動電圧検出方法 | |
| JP2000241833A (ja) | マトリックス型配線基板 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| KR100707009B1 (ko) | 박막 트랜지스터 액정표시소자 | |
| JP2624812B2 (ja) | 液晶表示装置および液晶表示パネルの製造方法 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US20240087492A1 (en) | Display substrate, test method for the same and display device | |
| JPH10104647A (ja) | 液晶表示装置 | |
| JPH10268273A (ja) | 液晶表示基板 | |
| KR101030530B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2642462B2 (ja) | マトリクス形表示装置用基板および検査修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |