JP2820233B2 - 表示装置の検査装置および検査方法 - Google Patents
表示装置の検査装置および検査方法Info
- Publication number
- JP2820233B2 JP2820233B2 JP5140668A JP14066893A JP2820233B2 JP 2820233 B2 JP2820233 B2 JP 2820233B2 JP 5140668 A JP5140668 A JP 5140668A JP 14066893 A JP14066893 A JP 14066893A JP 2820233 B2 JP2820233 B2 JP 2820233B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- substrate
- wiring
- connection terminal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
びその検査方法に関し、より詳しくは表示装置の表示検
査と表示基板およびその対向基板に設けられた各配線に
ついて、配線間の短絡、各配線の断線検査および配線抵
抗の測定等を行うための検査装置およびその検査方法に
関する。
スプレイとして液晶表示装置が多用される傾向にある。
空間的な利便性とともに、特に、表示領域の各絵素毎に
スイッチング素子が配設されたアクティブマトリクス駆
動方式の液晶表示装置の実用化が進んでいる。CRTに
劣らぬ表示特性の優秀さ、並びに低消費電力等の理由に
よる。
表示装置は、アクティブマトリクス基板とこれに対向配
置される対向基板とが、間に液晶を挟持した概略構成を
とる。図10にアクティブマトリクス基板の一例を示
す。アクティブマトリクス基板はガラス等の透明絶縁性
のベース基板20上に複数本のゲートバスライン24…
と複数本のソースバスライン22…とが縦横に配設さ
れ、隣接する各ゲートバスライン24と各ソースバスラ
イン22とが囲むそれぞれの領域には、絵素電極26
と、この絵素電極26および両配線22、24とに接続
されたスイッチング素子25が配設されている。アクテ
ィブマトリクス方式では、電荷が画素容量に保持され、
この画素容量は、普通、表示媒体である液晶そのもので
あるが、画素容量そのものだけでは容量値が小さく、電
荷の保持動作が不十分であったり、寄生容量の影響を受
けることが多いので、これを補完するため、画素容量に
並列に補助容量27を設けている。本図では補助容量2
7が絵素電極26とゲートバスライン24との間に設け
られる付加容量型のアクティブマトリクス基板を示して
いる。ベース基板20との間に表示媒体としての液晶を
挟持して対向配置される対向基板(図示せず)の内面に
は、ベース基板20上の各絵素電極26に対向して対向
電極28が配設されている。
表示装置は、ゲートバスライン24に走査信号が印加さ
れ、スイッチング素子25がONすると、ソースバスラ
イン22を通じて選択駆動された絵素電極26と対向電
極28との間の液晶層に電圧が印加される。電圧が印加
された部分の液晶層は光学的変調を起こし、この液晶層
の光学的変調が画像として視認される。
式の液晶表示装置は、各配線、スイッチング素子25お
よび絵素電極26が配設された状態のベース基板20と
対向電極28の配設された状態の対向基板(図示せず)
とを貼り合わせ、続いて表示媒体としての液晶を両基板
間に注入し、しかる後、貼り合わせた状態にある両基板
を裁断装置で所定のサイズに裁断して、まず表示パネル
の状態に作製される。このようにして作製された表示パ
ネルは、後工程で各種の検査が行われ、この検査に合格
すると、実装ラインに搬送され、ここで駆動用LSIチ
ップ或は駆動用LSIチップ付きフィルムキャリアが実
装される。一方、不合格の場合は、所定の修正作業が行
われ、再度検査を行って合格した後、実装ラインに搬送
される。
みる定性的な表示検査と、各種配線、配線間の抵抗を測
定し、電気的に定量化された検査結果を必要とする配線
検査を行う。
表示装置のバスライン端子にコンタクトピンやプローブ
カード等の接触媒体を接続させ、外部から表示信号を入
力して行う。輝点はゲートバスライン24とドレイン電
極(絵素電極26)との間のショート、ソースバスライ
ン22とドレイン電極(絵素電極26)との間のショー
ト、絵素電極26と対向電極28との間のショート等が
ある場合に発生する。輝線はゲートバスライン24とソ
ースバスライン22との間のショート、ゲートバスライ
ン24の断線、ソースバスライン22の断線、ゲートバ
スライン24同士のショートがある場合に発生する。
9による配線間の短絡、各配線の断線、各配線の抵抗測
定等を行う。アクティブマトリクス基板においては、製
造工程中に発生する静電気によりスイッチング素子25
が電気的に破壊されるのを防ぐため、そのバスライン端
子をショートリング29で短絡させている。ショートリ
ング29は全端子を1カ所に短絡させている場合や、図
のように1本おきに短絡させている場合がある。これら
のショートリング29はドライバー回路を実装する前に
排除する。しかしながら、裁断装置の加工精度のバラツ
キによりショートリング29を排除しきれなかった場合
に、端子が短絡された状態でドライバー回路を実装する
と、表示装置の作動中に端子間のショートが発生して表
示不良となる。
中で短絡した場合や、各バスラインのそれぞれに断線が
ある場合も同様に表示不良が発生する。
線等の表示欠陥、残存ショートリングによるバスライン
端子部の短絡、各バスライン間のライン途中での短絡お
よび各バスラインの断線状態を確認する方法は、いずれ
も表示装置の入力端子全てにコンタクトピンやフレキシ
ブルプリント基板などの接触媒体を接触させ、コンタク
トピンを1本1本リレーに接続し、検査箇所を選択して
検査を行っている。しかもこの接触媒体の検査対象との
接続作業は、表示検査から配線検査へ移行する際および
配線検査時の各種測定検査間で移行する際、その都度、
行わなければならない。
メンテナンスも困難である。検査装置のコスト高にもな
る。
なされたものであり、効率の良い検査が行える表示装置
の検査装置および検査方法を提供することを目的とす
る。
装置は、対向配置される第1の基板と第2の基板とを有
し、該第1の基板は、該第1の基板表面上に配設された
複数本の第1の検査配線と、該第1の検査配線の奇数番
目から所定の本数ずつ選んで形成された複数のブロック
のそれぞれに含まれる該第1の検査配線が接続された第
1の検査接続端子と、該第1の検査配線の偶数番目から
所定の本数ずつ選んで形成された複数のブロックのそれ
ぞれに含まれる該第1の検査配線が接続された第2の検
査接続端子とを有し、該第2の基板は、該第1の基板と
の対向面上に、該第1の検査配線と同一ピッチで、か
つ、該第1の検査配線と同数配設された第2の検査配線
とを有し、各第1の検査配線と、該第1の検査配線に対
応する該第2の検査配線とがそれぞれ接続されるよう
に、該第1の基板と該第2の基板とが、間に導電膜を挟
んで接続されているとともに、該検査接続端子から、該
表示装置を表示するための駆動信号を入力する駆動信号
入力回路と、各検査接続端子に接続されて、各検査接続
端子間の抵抗を測定する抵抗測定手段と、該駆動信号入
力回路と該抵抗測定手段とを切り替える回路切り替え手
段とを有する、表示装置の検査装置であって、そのこと
により上記目的が達成される。
向配置される第1の基板と第2の基板とを有し、該第1
の基板は、表面上に配設された複数本の第1の検査配線
と、該第1の検査配線の奇数番目から所定の本数ずつ選
んで形成された複数のブロックのそれぞれに含まれる該
第1の検査配線が接続された第1の検査接続端子と、該
第1の検査配線の偶数番目から所定の本数ずつ選んで形
成された複数のブロックのそれぞれに含まれる該第1の
検査配線が接続された第2の検査接続端子とを有し、該
第2の基板は、該第1の基板との対向面上に、該第1の
検査配線と同一ピッチで、かつ、該第1の検査配線と同
数配設された第2の検査配線とを有し、各第1の検査配
線と、該第1の検査配線に対応する該第2の検査配線と
がそれぞれ接続されるように、該第1の基板と該第2の
基板とが、間に導電膜を挟んで接続されているととも
に、該検査接続端子から、該表示装置を表示するための
駆動信号を入力する駆動信号入力回路と、各検査接続端
子に接続されて、各検査接続端子間の抵抗を測定する抵
抗測定手段と、該駆動信号入力回路と該抵抗測定手段と
を切り替える回路切り替え手段とを有する検査装置を用
いて行う、表示装置の検査方法であって、該第2の検査
配線に該表示装置の配線端子を接続させる工程と、該回
路切り替え手段によって、該検査接続端子と駆動信号入
力回路とを電気的に接続する工程と、該検査接続端子の
それぞれに、該駆動信号入力回路から、所定の駆動信号
を入力して表示不良を検査する工程と、該回路切り替え
手段によって該検査接続端子と該抵抗測定手段とを電気
的に接続する工程と、各検査接続端子間の抵抗を該抵抗
測定手段によって測定する工程とを包含する表示装置の
検査方法であって、そのことにより、上記目的が達成さ
れる。
定部とを有する。検査基板部は対向配置される第1と第
2の基板とを有する。
査配線が形成されている。
本数ずつ複数のブロックに分けられ、各ブロック毎に対
応する第1の検査接続端子に接続されている。偶数番目
も、所定の本数ずつ複数のブロックに分けられ、各ブロ
ック毎に対応する第2の検査接続端子に接続されてい
る。
に、第1の検査配線と同一ピッチで、かつ、第1の検査
配線と同数の第2の検査配線が配設されている。
各第1の検査配線と、対応する第2の検査配線とがそれ
ぞれ接続されるように、間に導電膜を挟んで接続されて
いる。
膜を介して接続された残りの領域で被検査基板の配線端
子と第2の検査配線とが接続される。
ようである。例えば、奇数番目の配線に対応する番号を
有する第1の検査配線を集線した第1の検査接続端子に
信号が入力されると、各第1の検査配線の末端から奇数
番号用の導電膜を通り、第2の基板上の第2の検査配線
を通じて被検査基板の対応する奇数番目の配線端子に伝
達される。偶数番号の場合も同様である。
有するので、検査時に被検査基板の各配線端子のそれぞ
れにプローバを圧接する必要がなく、あらかじめ検査配
線が奇数と偶数に分類されているので、隣接バスライン
間の短絡の有無の検査も簡便に行える。
定手段およびこの駆動信号入力回路と抵抗測定手段の第
1の基板の検査接続端子に対する接続の切り替えを行う
切り替え手段とを有する。測定部と検査基板部とは第1
の基板の検査接続端子であらかじめ接続されている。駆
動信号入力回路と抵抗測定手段とは並列に接続されてお
り、検査接続端子から駆動信号入力回路および抵抗測定
手段に至る途中には回路切り替え手段として、例えば、
制御用コンピューターを配置する。
し、この検査装置による表示装置の検査は以下のように
して行われる。
板の検査接続端子を通じて、被検査基板の配線に駆動信
号を入力する。
手段により第1の基板の検査接続端子に抵抗測定手段を
電気的に接続し、抵抗測定手段によって配線に関する各
種抵抗を測定する。このような検査方法では、検査の都
度、被検査基板の各バスラインおよび対向電極端子にプ
ローバを圧接する必要がなく、表示検査から配線検査へ
の転換も電気的な切り替えで簡単に行える。
の実施例について述べる。図7に本検査装置の全体構成
を示す。本検査装置は検査基板部51と周辺の測定部5
2とを有する。本実施例の検査基板部51は、概ね同様
の構成を有する第1の基板体101と第2の基板体10
2とで成る。本実施例においては、第1の基板体101
が被検査装置(以下、表示装置とし、従来例の項で述べ
た図10のアクティブマトリクス方式の液晶表示装置を
対象とするする)のゲートバスラインとの接続に対応
し、第2の基板体102が表示装置のソースバスライン
および対向電極共通端子との接続に対応する場合を取り
扱う。
る。図1に第1の基板体101の断面を示す。図に示す
ように、第1の基板体101は、対向配置される第1基
板11および第2基板12の2枚の基板を有する。両基
板11、12とも対向面上に検査配線3、4がそれぞれ
パターン形成されており、この検査配線3、4の形成面
を対向させ、間に異方性導電膜5a、5bを挟んで接続
配置されている。異方性導電膜5a、5bはその厚み方
向に導電性を有し、面方向に絶縁性を持つフィルムであ
る。この異方性導電膜5a、5bは第1基板11と第2
基板12との間で加熱、加圧されて両基板11、12の
検査配線3、4を電気的に接続する。第1基板11の内
面上の異方性導電膜5a、5bを除いた領域には、検査
配線3を覆って絶縁膜6が形成されている。
の正面と平面構成を示す。第1基板11は図2(b)に
示すように、ガラスエポキシ樹脂からなるベース基板1
上に16本の検査配線3がベース基板1表面上に配設さ
れている。実際の検査配線3は数百本に至るものである
が、説明を容易にするため16本という僅少の本数を設
定した。後述する第2基板12上の検査配線4について
も同様である。この検査配線3は4つのブロックに分け
られ、この4つのブロックのそれぞれには4つの検査接
続端子a、b、c、dのそれぞれが対応している。例え
ば、検査接続端子aから出た検査配線3は最終的には4
本の分岐線を有し、それぞれの分岐線は便宜的に
(2)、(6)、(10)、(14)の番号を有してい
る。この番号は被検査基板20(以下、表示基板20と
する)のゲートバスラインの配設順の番号に対応し、各
分岐線はゲートバスラインの配設番号に応じた配線間隔
で互いに平行に配設されている。検査接続端子dから出
た検査配線3の4本の分岐線は(4)、(8)、(1
2)、(16)の番号を有する。以下、検査接続端子b
から出た検査配線3の4本の分岐線は(1)、(5)、
(9)、(13)の番号を、検査接続端子cから出た検
査配線3の4本の分岐線は(3)、(7)、(11)、
(15)の番号を有する。検査接続端子bとcから出た
分岐線には第1の異方性導電膜5aが交差重畳し、検査
接続端子aとdから出た分岐線には第2の異方性導電膜
5bが交差重畳している。
ガラスエポキシ樹脂からなるベース基板2上に表示装置
のゲートバスライン24と同じパターンで検査配線4が
16本配設されている。
と第4基板14とを有し、間に異方性導電膜5a’、5
b’を挟んで接続配置される。断面構成は前記第1の基
板体101と同様であるので説明は省略する。図4に第
3基板13の平面構成、図5に第4基板14の平面構成
を示す。図に示すように、第3基板13の表面上には、
ソースバスライン対応の検査配線3’および検査接続端
子a’、b’、c’、d’が形成されている。第3基板
13が第1基板11と異なるのは、表示装置15のソー
スバスライン対応の検査配線3’および検査接続端子
a’、b’、c’、d’だけでなく、表示装置の対向電
極共通端子との接続に対応する検査配線5および検査接
続端子eが形成されていることである。検査配線3’、
検査接続端子a’、b’、c’、d’の配設の要領は前
記第1基板11の検査配線3、検査接続端子a、b、
c、dと同様であり説明は省略する。第4基板14の表
面上には、ソースバスライン対応の検査配線4’が形成
されている。第4基板14が第2基板12と異なるの
は、表示装置のソースバスライン対応の検査配線4’だ
けでなく、表示装置の対向電極共通端子との接続に対応
する検査配線5’が形成されていることである。
14は検査時、表示装置と以下のように接続される。図
6に第1基板11、第2基板12および表示装置の間の
検査時の接続状態の正面および平面構成を示す。この状
態では、図6(b)に示すように、第2基板12の偶数
番目の検査配線4が第1基板11の検査接続端子aとd
から出た偶数の番号を有する分岐配線に重なった構成に
なり、第2基板12の奇数番目の検査配線4が第1基板
11の検査接続端子bとcから出た奇数の番号を有する
分岐配線に重なった構成になる。表示装置はそのベース
基板20側のゲートバスライン端子23が第2基板12
の検査配線4と接続される。第3基板13と第4基板1
4および表示装置の接続状態は上記第1基板11、第2
基板12と表示装置との接続の場合と同じ要領である。
信号の流れは以下のようになる。第1の基板体101と
表示装置との間での信号の流れを例に挙げて説明する。
第2の基板体102と表示装置との間でも同じ要領であ
る。例えば、検査接続端子aに信号を入力すると、信号
は(2)、(6)、(10)、(14)の番号を有する
検査接続端子aの分岐線のそれぞれから第2の異方性導
電膜5bを通り、第2基板12上の(2)、(6)、
(10)、(14)番目の検査配線4を通じて表示装置
のベース基板20の(2)、(6)、(10)、(1
4)番目のゲートバスライン端子23に伝達される。
b、c、dの各検査接続端子から信号を入力する場合も
同様である。このようにして、偶数番目のゲートバスラ
イン24、奇数番目のゲートバスライン24というよう
に検査対象配線が分類できる。図6(b)に示された第
1基板11上の検査配線3においては、偶数番号を有す
るブロック、奇数番号を有するブロックのそれぞれをさ
らに二つにわけて検査配線3全体を4種類に分類してい
るが、異方性導電膜5a、5bの設置枚数や検査配線3
の配列を変えることにより、検査配線3の分類はいく通
りにでも可能である。
る。図7に本検査装置の測定部52およびこの測定部5
2と検査基板部51との接続状態を示す。測定部52は
図5に示すように、駆動信号入力回路45と抵抗測定器
47およびこの駆動信号入力回路45と抵抗測定器47
の検査基板部51に対する接続を切り替える制御用コン
ピューター46とを有する。
は互いに並列に接続され、両者の共通配線が途中で分岐
し、分岐配線の一方が検査基板部51の第1基板11上
の検査接続端子a、b、c、dに信号入力用電極44を
通じて接続されている。分岐配線の他方が検査基板部5
1の第3基板13上の検査接続端子a’、b’、c’、
d’、eに信号入力用電極44’を通じて接続されてい
る。そして、検査接続端子a、b、c、d、a’、
b’、c’、d’、eと駆動信号入力回路45および抵
抗測定器47との間に制御用コンピューター46が接続
されている。
査と配線検査のそれぞれについて個別に説明する。
1基板11の検査接続端子a、b、c、d、および第3
基板の検査接続端子a’、b’、c’、d’、eを通じ
て駆動信号を入力する。表示装置の下部に冷陰極管を設
置し、偏向板を表示装置の上部と下部に設置して信号を
入力すると表示装置は表示状態になる。実際に近い表示
になるよう、表示装置のすべてのバスライン端子おび対
向電極共通端子に信号を入力する。信号の種類は各端子
毎に変えるのではなく、駆動信号入力回路45が簡単に
構成されるよう、同じ種類の信号を入力する。この時の
駆動信号を図8に示す。図8(a)に示すように、駆動
信号31は奇数番号を有する検査接続端子b、cから奇
数番目のゲートバスライン端子23に印加し、駆動信号
32は図8(b)に示すように、駆動信号31がONか
らOFFになった直後に、偶数番号を有する検査接続端
子a、dから偶数番目のゲートバスライン端子23に印
加する。図8(c)に示すように、全てのゲートバスラ
イン24への信号のON、OFFが終了するまでの間、
ソースバスライン22には第3基板上の検査接続端子
a’、b’、c’、d’を通じて一定の大きさの正の直
流電圧信号33を印加する。図8(d)に示すように、
対向電極28にも第3基板上の対向電極検査接続端子e
を通じて一定の大きさの直流電圧信号34を印加する。
表示装置に欠陥がある場合は輝点や輝線が現れる。
よび第3基板13の検査接続端子a’、b’、c’、
d’、eに接続されていた駆動信号入力回路45を制御
用コンピューター46によって電気的に抵抗測定器47
に切り替える。
例の項で示した図10のような付加容量型のアクティブ
マトリクス表示装置を取り挙げる。従って、測定対象の
バスラインはゲートバスライン24とし、ゲートバスラ
イン端子23間にそれぞれタイミングの異なった信号を
入力する。
目は次の3通りに大別できる。
ン24の間のショート検査 ゲートバスライン24同士のショート検査 ゲートバスライン24と対向電極28との間のショー
ト検査 以下、それぞれの検査方法を説明する。
ン24の間のショート検査 このための検査はすべてのソースバスライン22と第1
基板11の検査接続端子a、b、c、dのそれぞれとの
間の抵抗を測定する。このための測定回路は抵抗測定器
47の内部に組み込まれているが、本発明の主眼ではな
いので、回路についての説明は省略する。以下の測定の
説明についても同様である。
22との間の抵抗を測定した場合に、その抵抗値が通常
より低いと、この検査接続端子aのブロックの検査配線
(2)、(6)、(10)、(14)に対応する2、
6、10、14番目のゲートバスライン24のいずれか
とソースバスライン22との間でショートしていること
になる。この場合、不良品としての最終判断を下し検査
を終了する。
c、dのそれぞれに対応するブロック毎に抵抗を測定し
てゆく。このように、本発明に係る検査装置および検査
法方によれば、ゲートバスライン24一本一本にプロー
ブを圧接して測定を行う場合より検査効率が格段に向上
する。
査 隣接するゲートバスライン24間の抵抗を測定する。
短絡する。次に、検査接続端子bとcとを短絡する。最
後に、両短絡部の間の抵抗を測定する。この測定によ
り、接続端子a・d間の抵抗(偶数番目のゲートバスラ
イン同士の抵抗)、a・c間の抵抗(偶数番目と奇数番
目のゲートバスライン同士の抵抗)、b・d間の抵抗
(偶数番目と奇数番目のゲートバスライン同士の抵
抗)、およびb・c間の抵抗(偶数番目のゲートバスラ
イン同士の抵抗)の測定が一気に行える。
ればそのブロックについての検査を終了し、次のブロッ
クについての測定を行う。
の間のショート検査 すべてのゲートバスライン24と対向電極28との間の
抵抗を測定する。具体的には、第3基板上の対向電極検
査接続端子eと第1基板11の検査接続端子a、b、
c、dのそれぞれとの間の抵抗を測定する。
いての説明であるが、本発明に係る検査方法では、上記
の表示検査と配線検査を同一の検査装置で行う。本発明
に係る検査方法を実施するための全体構成を図9に示
す。以下、検査の流れを図9を用いて説明する。
動ステージ42、駆動信号入力回路45、制御用コンピ
ュータ46、抵抗測定器47およびワークカセット4
8、48’を有する。検査基板部51はこの移動ステー
ジ42上に固定される。このような装置を用いた表示装
置の検査は以下のように進められる。
ト48にため込まれた表示装置はワーク搬送機構41に
よって移動ステージ42上に載置される。この移動ステ
ージ42上で表示装置と検査基板部51とを位置合わせ
し、表示装置の各配線端子と検査装置の第2基板12お
よび第4基板14の各接続端子とを接続する。各端子の
接続後、表示装置に駆動信号を印加して、先ず上記の要
領で表示検査を行う。表示検査が終了すると、制御用コ
ンピューター46によって検査基板部51との接続を駆
動信号入力回路45から抵抗測定器47に切り換えて配
線間の短絡、各配線の断線検査および抵抗測定を行う。
このようにして、本発明に係る検査装置およびその検査
方法を用いれば、各検査工程が簡便に効率よく行えるだ
けでなく、表示装置の表示検査と配線の各種検査を同一
の装置で実施することができる。かつ、表示検査と配線
の各種検査との切り替えもコンピューターで電気的に簡
単に切り替えることができるので、検査効率が格段に向
上する。
42から排出側のワーク搬送機構41’によって排出側
のワークカセット48’に送り込まれる。
マトリクス型の表示装置以外に、単純マトリクス型、M
IM型の表示装置にも用いることができる。
ば、表示装置の基板の配線端子が複数本ずつまとめて抵
抗測定手段側に接続され、配線の検査が複数本ずつ行え
るので、検査の簡略化が図れる。
配線検査時の抵抗測定手段があらかじめ検査端子に接続
されており、表示検査から配線検査の切り替えが、例え
ば、制御用コンピューター等の電気的切り替え手段で簡
単に行えるので、一つの装置で表示検査と配線の各種不
良検査が連続的に行え、検査効率が格段に向上する。構
成が簡単であるので装置のコストも抑制される。
面図。(b)は平面図。
面図。(b)は平面図。
面図。(b)は平面図。
面図。(b)は平面図。
相関図。(a)は正面図。(b)は平面図。
検査基板部との接続を示す図。
ス基板の平面図。
続端子
Claims (2)
- 【請求項1】表示装置の検査装置であって、 該検査装置は、対向配置される第1の基板と第2の基板
とを有し、 該第1の基板は、該第1の基板表面上に配設された複数
本の第1の検査配線と、 該第1の検査配線の奇数番目から所定の本数ずつ選んで
形成された複数のブロックのそれぞれに含まれる該第1
の検査配線が接続された第1の検査接続端子と、 該第1の検査配線の偶数番目から所定の本数ずつ選んで
形成された複数のブロックのそれぞれに含まれる該第1
の検査配線が接続された第2の検査接続端子とを有し、 該第2の基板は、該第1の基板との対向面上に、該第1
の検査配線と同一ピッチで、かつ、該第1の検査配線と
同数配設された第2の検査配線とを有し、 各第1の検査配線と、該第1の検査配線に対応する該第
2の検査配線とがそれぞれ接続されるように、該第1の
基板と該第2の基板とが、間に導電膜を挟んで接続され
ているとともに、 該検査接続端子から、該表示装置を表示するための駆動
信号を入力する駆動信号入力回路と、 各検査接続端子に接続されて、各検査接続端子間の抵抗
を測定する抵抗測定手段と、 該駆動信号入力回路と該抵抗測定手段とを切り替える回
路切り替え手段とを有する、表示装置の検査装置。 - 【請求項2】対向配置される第1の基板と第2の基板と
を有し、 該第1の基板は、表面上に配設された複数本の第1の検
査配線と、 該第1の検査配線の奇数番目から所定の本数ずつ選んで
形成された複数のブロックのそれぞれに含まれる該第1
の検査配線が接続された第1の検査接続端子と、 該第1の検査配線の偶数番目から所定の本数ずつ選んで
形成された複数のブロックのそれぞれに含まれる該第1
の検査配線が接続された第2の検査接続端子とを有し、 該第2の基板は、該第1の基板との対向面上に、該第1
の検査配線と同一ピッチで、かつ、該第1の検査配線と
同数配設された第2の検査配線とを有し、 各第1の検査配線と、該第1の検査配線に対応する該第
2の検査配線とがそれぞれ接続されるように、該第1の
基板と該第2の基板とが、間に導電膜を挟んで接続され
ているとともに、 該検査接続端子から、該表示装置を表示するための駆動
信号を入力する駆動信号入力回路と、 各検査接続端子に接続されて、各検査接続端子間の抵抗
を測定する抵抗測定手段と、 該駆動信号入力回路と該抵抗測定手段とを切り替える回
路切り替え手段とを有する検査装置を用いて行う、表示
装置の検査方法であって、 該第2の検査配線に該表示装置の配線端子を接続させる
工程と、 該回路切り替え手段によって、該検査接続端子と駆動信
号入力回路とを電気的に接続する工程と、 該検査接続端子のそれぞれに、該駆動信号入力回路か
ら、所定の駆動信号を入力して表示不良を検査する工程
と、 該回路切り替え手段によって該検査接続端子と該抵抗測
定手段とを電気的に接続する工程と、 各検査接続端子間の抵抗を該抵抗測定手段によって測定
する工程とを包含する表示装置の検査方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5140668A JP2820233B2 (ja) | 1993-06-11 | 1993-06-11 | 表示装置の検査装置および検査方法 |
US08/255,917 US5473261A (en) | 1993-06-11 | 1994-06-07 | Inspection apparatus and method for display device |
NL9400925A NL195017C (nl) | 1993-06-11 | 1994-06-08 | Inspectie-inrichting en inspectiewerkwijze voor display-inrichting. |
KR1019940013229A KR0142014B1 (ko) | 1993-06-11 | 1994-06-11 | 표시장치의 검사장치 및 검사방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5140668A JP2820233B2 (ja) | 1993-06-11 | 1993-06-11 | 表示装置の検査装置および検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06347813A JPH06347813A (ja) | 1994-12-22 |
JP2820233B2 true JP2820233B2 (ja) | 1998-11-05 |
Family
ID=15273988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5140668A Expired - Fee Related JP2820233B2 (ja) | 1993-06-11 | 1993-06-11 | 表示装置の検査装置および検査方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5473261A (ja) |
JP (1) | JP2820233B2 (ja) |
KR (1) | KR0142014B1 (ja) |
NL (1) | NL195017C (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543724A (en) * | 1994-10-03 | 1996-08-06 | Motorola, Inc. | Method and apparatus for locating conductive features and testing semiconductor devices |
JPH08201841A (ja) * | 1994-11-24 | 1996-08-09 | Toshiba Electron Eng Corp | 表示装置及びその検査方法 |
JP3315834B2 (ja) * | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
JP3251474B2 (ja) * | 1995-09-06 | 2002-01-28 | シャープ株式会社 | アクティブマトリクス基板 |
US5754678A (en) * | 1996-01-17 | 1998-05-19 | Photon Dynamics, Inc. | Substrate inspection apparatus and method |
JP3511861B2 (ja) * | 1996-10-04 | 2004-03-29 | セイコーエプソン株式会社 | 液晶表示パネル及びその検査方法、並びに液晶表示パネルの製造方法 |
TW527513B (en) * | 2000-03-06 | 2003-04-11 | Hitachi Ltd | Liquid crystal display device and manufacturing method thereof |
KR100596965B1 (ko) * | 2000-03-17 | 2006-07-04 | 삼성전자주식회사 | 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법 |
US6881975B2 (en) | 2002-12-17 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2004311593A (ja) * | 2003-04-03 | 2004-11-04 | Sharp Corp | 電磁波検出器およびアクティブマトリクス基板 |
KR101219037B1 (ko) * | 2005-07-01 | 2013-01-09 | 삼성디스플레이 주식회사 | 박막 표시판 및 그 제조 방법 |
KR100752938B1 (ko) * | 2006-08-03 | 2007-08-30 | 마이크로 인스펙션 주식회사 | 볼을 이용한 접촉식 프로브 |
CN103293771B (zh) * | 2013-06-26 | 2015-11-25 | 深圳市华星光电技术有限公司 | 液晶配向检查机及方法 |
JP2015169760A (ja) * | 2014-03-06 | 2015-09-28 | 株式会社ジャパンディスプレイ | 表示装置の製造方法、表示装置および表示装置形成基板 |
CN105093574B (zh) * | 2015-06-05 | 2018-06-08 | 京东方科技集团股份有限公司 | 显示面板检测台 |
US10643511B2 (en) * | 2016-08-19 | 2020-05-05 | Apple Inc. | Electronic device display with monitoring circuitry |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06100891B2 (ja) * | 1986-11-12 | 1994-12-12 | 松下電器産業株式会社 | 液晶表示装置の欠陥検査方法 |
JPH0727008B2 (ja) * | 1987-10-07 | 1995-03-29 | 東京エレクトロン九州株式会社 | 検査方法 |
JPH01142594A (ja) * | 1987-11-27 | 1989-06-05 | Matsushita Electric Ind Co Ltd | マトリクス型画像表示装置の製造方法 |
JPH0711641B2 (ja) * | 1988-08-25 | 1995-02-08 | 松下電器産業株式会社 | アクティブマトリックス基板 |
JPH02198425A (ja) * | 1989-01-27 | 1990-08-06 | Seiko Epson Corp | アクティブマトリクス基板 |
US5179345A (en) * | 1989-12-13 | 1993-01-12 | International Business Machines Corporation | Method and apparatus for analog testing |
JPH04351972A (ja) * | 1990-04-26 | 1992-12-07 | Genrad Inc | フラットパネルディスプレイ用制御マトリックスの試験方法 |
JPH04208834A (ja) * | 1990-12-04 | 1992-07-30 | Ezel Inc | 液晶パネルの検査方法 |
JP2780543B2 (ja) * | 1991-11-06 | 1998-07-30 | 日本電気株式会社 | 液晶表示基板及び液晶表示装置 |
-
1993
- 1993-06-11 JP JP5140668A patent/JP2820233B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-07 US US08/255,917 patent/US5473261A/en not_active Expired - Lifetime
- 1994-06-08 NL NL9400925A patent/NL195017C/nl not_active IP Right Cessation
- 1994-06-11 KR KR1019940013229A patent/KR0142014B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5473261A (en) | 1995-12-05 |
KR950001343A (ko) | 1995-01-03 |
JPH06347813A (ja) | 1994-12-22 |
NL9400925A (nl) | 1995-01-02 |
KR0142014B1 (ko) | 1998-06-15 |
NL195017C (nl) | 2003-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100353955B1 (ko) | 신호라인 검사를 위한 액정표시장치 | |
JP2820233B2 (ja) | 表示装置の検査装置および検査方法 | |
KR101137863B1 (ko) | 박막트랜지스터 어레이 기판 | |
KR20040059670A (ko) | 액정표시패널의 검사용 범프 구조 | |
KR100576629B1 (ko) | 액정표시장치의 tft어레이 기판 및 그 검사방법 | |
KR100806885B1 (ko) | 액정 표시 장치의 제조 방법 | |
JP2834935B2 (ja) | アクティブマトリクス型表示素子及びその製造方法 | |
US20070235888A1 (en) | Film type package and display apparatus having the same | |
KR20100064498A (ko) | 액정패널과 연결기판 간의 접속 상태를 테스트하는 방법 및이를 이용한 액정표시장치 | |
US6961081B2 (en) | Positioning and inspecting system and method using same | |
JPH1062451A (ja) | 液晶表示体用基板の検査装置 | |
KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
KR20100066237A (ko) | 액정패널과 드라이버 ic 간의 접속상태를 테스트 하는 방법 및 이를 이용한 액정표시장치 | |
WO2017168530A1 (ja) | 基板の配線経路の検査方法及び検査システム | |
JP2002277896A (ja) | 液晶表示装置及び画面表示応用装置 | |
JP3446729B2 (ja) | 液晶画像表示装置とその検査方法及びその製造方法 | |
JPH11149092A (ja) | 液晶表示装置及びその検査方法 | |
JP3448290B2 (ja) | 液晶パネル検査装置 | |
KR20000014950A (ko) | 엘시디 패널 테스트용 지그 | |
JP3177330B2 (ja) | アクティブマトリクス表示装置の検査装置及び検査方法 | |
KR20060075173A (ko) | 액정 표시 장치의 테스트 장치 및 그 테스트 방법 | |
KR20110066752A (ko) | 액정패널 검사 장치 | |
JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
JP2980794B2 (ja) | カラー表示装置の検査基板および検査装置 | |
JP3183580B2 (ja) | 表示装置及び表示装置の製造方法、並びに表示装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |