JPH02198425A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH02198425A JPH02198425A JP1018713A JP1871389A JPH02198425A JP H02198425 A JPH02198425 A JP H02198425A JP 1018713 A JP1018713 A JP 1018713A JP 1871389 A JP1871389 A JP 1871389A JP H02198425 A JPH02198425 A JP H02198425A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- active matrix
- systems
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、スイッチ素子と画素電極をマトリクス配置し
、配線接続したアクティブマトリクス基板に関する。
、配線接続したアクティブマトリクス基板に関する。
［発明が解決しようとする課迦］
アクティブマトリクス基板の配線は、１画面当り４００
本から２０００本あり、画面寸法も１インチから１４イ
ンチ程度の多種のものがある。
本から２０００本あり、画面寸法も１インチから１４イ
ンチ程度の多種のものがある。
例えば５インチ画面で４８０Ｘ６４０ラインの場合の配
線の長さを考えると、約１００ｒｒＬの長さとなる。配
線巾１０μｍで１００７７１の長さの配線を無欠陥で作
ることは非常にむすがしく、微細なゴミ、ケバ等による
断線の発生はさけられない。
線の長さを考えると、約１００ｒｒＬの長さとなる。配
線巾１０μｍで１００７７１の長さの配線を無欠陥で作
ることは非常にむすがしく、微細なゴミ、ケバ等による
断線の発生はさけられない。
このためアクティブマトリクス基板は断線検査を必要と
するが、第３図に示した従来のアクティブマトリクス基
板では断線検査は不可能であり、第４図の場合は配線の
片側が開放のため断線検査は出来るが、測定時間が長（
なる。例えば前述の５インチ画面のもので１１２０回の
測定が必要となり１回の導通検査に１秒必要とすれば約
２０分の検査時間となる。
するが、第３図に示した従来のアクティブマトリクス基
板では断線検査は不可能であり、第４図の場合は配線の
片側が開放のため断線検査は出来るが、測定時間が長（
なる。例えば前述の５インチ画面のもので１１２０回の
測定が必要となり１回の導通検査に１秒必要とすれば約
２０分の検査時間となる。
本発明はかかる問題を解決するものであり、本発明の目
的は、断線検査が短時間で可能なアクティブマトリクス
基板を提供することにある。
的は、断線検査が短時間で可能なアクティブマトリクス
基板を提供することにある。
［課題を解決するための手段］
スイッチ素子アレイを接続した配線を基板の両側に引き
出し、それぞれの配線をその両側で導体により直列的に
接続し、直列接続された配線は少なくとも２つ以上の配
線系が有り、それぞれの配線は該配線と隣接する配線と
が異なる配線系の配線としたことを特徴とする。
出し、それぞれの配線をその両側で導体により直列的に
接続し、直列接続された配線は少なくとも２つ以上の配
線系が有り、それぞれの配線は該配線と隣接する配線と
が異なる配線系の配線としたことを特徴とする。
［実施例コ
第１図は本発明によるアクティブマトリクス基板の模式
図であり、第１図を用いて本発明の詳細な説明する。
図であり、第１図を用いて本発明の詳細な説明する。
ＴＦＴｌと画素電極２をマトリクス状に絶縁基板上に配
置し、横方向に並んだＴ１ｔ’Ｔのゲート電極を接続し
た走査線３．縦方向に並んだＴ７Ｔのソース電極を接続
した信号線４と、それぞれの配線の両端に外部接続用端
子５と測定用端子（あるいは修正用端子）６を配置し、
外部接続用端子と測定用端子は交互に配置しである。第
１図上で上側の外部接続用端子に接続されている信号線
を例えばＤＵ系配線とし、同様に下側の外部接続用端子
に接続されている信号線をＤＤ系、右側及び左側の外部
接続用端子に接続されている走査線をそれぞれＴＲ系、
ＴＬ系とすると、信号線はＤＵ系とＤＤ系の２つの系の
配線から成り、しかも２つの系の配線が交互に配線され
隣接する配線は別の系と配線となっている。走査線も同
様にＴＲ系とＴＬ系の配線が交互に配線され隣接する配
線は別の系の配線になっている。
置し、横方向に並んだＴ１ｔ’Ｔのゲート電極を接続し
た走査線３．縦方向に並んだＴ７Ｔのソース電極を接続
した信号線４と、それぞれの配線の両端に外部接続用端
子５と測定用端子（あるいは修正用端子）６を配置し、
外部接続用端子と測定用端子は交互に配置しである。第
１図上で上側の外部接続用端子に接続されている信号線
を例えばＤＵ系配線とし、同様に下側の外部接続用端子
に接続されている信号線をＤＤ系、右側及び左側の外部
接続用端子に接続されている走査線をそれぞれＴＲ系、
ＴＬ系とすると、信号線はＤＵ系とＤＤ系の２つの系の
配線から成り、しかも２つの系の配線が交互に配線され
隣接する配線は別の系と配線となっている。走査線も同
様にＴＲ系とＴＬ系の配線が交互に配線され隣接する配
線は別の系の配線になっている。
各々の系に属する配線は周辺部で直列的に導体７で接続
されている。例えば第１図中のＤＵ系の配線を左から順
にＤＵ−１，ＤＵ−２・・・・・・・・・と名付けると
ＤＵ−２とＤＵ−３は上部で接続されＤ Ｕ −１か
らＤ Ｕ −Ｗまで直列的に接続されている。ＤＤ系、
ＴＬ系、ＴＲ系もそれぞれＤ Ｄ −ｉからＤＤ−ｎ、
ＴＬ−１からＩ’Ｌ−７７１，ｌｌ’Ｒ−１からＴＲ−
ｍまで直列的に接続されている。しかもＤＤ系の配線の
両側はＤＵ系になっており、同様にＤＵ系の配線の両側
はＤＤ系、ＴＲ系配線の両側はＴＬ系既配線ＴＬ系既配
線両側はＴＲ系配線となっている。
されている。例えば第１図中のＤＵ系の配線を左から順
にＤＵ−１，ＤＵ−２・・・・・・・・・と名付けると
ＤＵ−２とＤＵ−３は上部で接続されＤ Ｕ −１か
らＤ Ｕ −Ｗまで直列的に接続されている。ＤＤ系、
ＴＬ系、ＴＲ系もそれぞれＤ Ｄ −ｉからＤＤ−ｎ、
ＴＬ−１からＩ’Ｌ−７７１，ｌｌ’Ｒ−１からＴＲ−
ｍまで直列的に接続されている。しかもＤＤ系の配線の
両側はＤＵ系になっており、同様にＤＵ系の配線の両側
はＤＤ系、ＴＲ系配線の両側はＴＬ系既配線ＴＬ系既配
線両側はＴＲ系配線となっている。
上記のごと（配線形成されたアクティブマトリクス基板
は、配線の断線、隣接ショート、交点ショートといった
線欠陥要因の検査が可能となる。
は、配線の断線、隣接ショート、交点ショートといった
線欠陥要因の検査が可能となる。
断線検査は、ＤＵ系配線の場合Ｄ Ｕ −１の外部接続
用端子とＤＵ−ｎの測定用端子の間で導通検査により断
線確認に可能であり、また断線している配線を知るには
、測定間隔を順次小さ（して検査する方法、あるいは測
定間隔を一定（例えば１０ライン分測定）にして順次検
査し断線発生ブロック内を１本づつ検査して断線ライン
を確認する方法が考えられる。他の系の配線について同
様にして断線検査が可能である。
用端子とＤＵ−ｎの測定用端子の間で導通検査により断
線確認に可能であり、また断線している配線を知るには
、測定間隔を順次小さ（して検査する方法、あるいは測
定間隔を一定（例えば１０ライン分測定）にして順次検
査し断線発生ブロック内を１本づつ検査して断線ライン
を確認する方法が考えられる。他の系の配線について同
様にして断線検査が可能である。
隣接ショートは、隣接する配線間での短絡であり走査線
はＴＲ糸とＴＬ系間の導通検査、信号線はＤＤ系とＤＵ
系間の導通検査で検査できる。例えばＤ Ｕ −１の外
部接続端子とＤＤ−１の測定用端子で導通検査を行えば
よい。
はＴＲ糸とＴＬ系間の導通検査、信号線はＤＤ系とＤＵ
系間の導通検査で検査できる。例えばＤ Ｕ −１の外
部接続端子とＤＤ−１の測定用端子で導通検査を行えば
よい。
交点ショートは走査線と信号線の短絡でありＤＵ系とＴ
Ｒ系及びＴＬ系の導通検査及びＤＤ系と’ＩＲ系及びＴ
Ｌ系の導通検査により検査可能である。
Ｒ系及びＴＬ系の導通検査及びＤＤ系と’ＩＲ系及びＴ
Ｌ系の導通検査により検査可能である。
断線は、外部接線用端子５から信号入力する以外に測定
用端子（修正用端子）６から信号入力することで修正可
能であり、短絡は短絡部の切断もしくは短絡部の両端を
切断し、切断した配線を断線修正することにより修正可
能となる。
用端子（修正用端子）６から信号入力することで修正可
能であり、短絡は短絡部の切断もしくは短絡部の両端を
切断し、切断した配線を断線修正することにより修正可
能となる。
上記の検査及び不良部切断した後、アクティブマトリク
ス基板を通常行われる方法によりパネル組立て液晶封入
した後、各配線を接続している導体をアクティブマトリ
クス基板から切シ放す。これは基板寸法合せのための切
断もしくは同一基板上に複数のアクティブマトリクス基
板を形成した場合の分離工程で同時に行える。第１図中
のＡＡ’、ＢＢ’ 、Ｃｏ’ 、ＤＤ／で導体７をア
クティブマトリクス基板から切シ放すことにより走査線
６及び信号線４は、それぞれ分離される。
ス基板を通常行われる方法によりパネル組立て液晶封入
した後、各配線を接続している導体をアクティブマトリ
クス基板から切シ放す。これは基板寸法合せのための切
断もしくは同一基板上に複数のアクティブマトリクス基
板を形成した場合の分離工程で同時に行える。第１図中
のＡＡ’、ＢＢ’ 、Ｃｏ’ 、ＤＤ／で導体７をア
クティブマトリクス基板から切シ放すことにより走査線
６及び信号線４は、それぞれ分離される。
この液晶パネルの外部接線用端子に外部信号接続を行い
かつＷＴａ部の修正用端子にも外部信号接続を行ってア
クティブマトリクス液晶表示装置が完成する。
かつＷＴａ部の修正用端子にも外部信号接続を行ってア
クティブマトリクス液晶表示装置が完成する。
［発明の効果］
信号線や走査線を導体により直列接続することにより断
線の有無は従来２０分程度を要してぃたのが１秒で、配
線を直列接続した複数の系を構成し隣接する配線が異な
る系配線としたことにより従来２０分程度を留していた
隣接ショートの有無は１秒で検査可能となった。
線の有無は従来２０分程度を要してぃたのが１秒で、配
線を直列接続した複数の系を構成し隣接する配線が異な
る系配線としたことにより従来２０分程度を留していた
隣接ショートの有無は１秒で検査可能となった。
また交点ショートも１，２秒で有無検出ができる。
さらにまた断線している配線の位置検出は従来の半分以
下の数分の可能となった。
下の数分の可能となった。
以上本発明によれば線欠陥不良の検出を短時間で可能な
アクティブマトリクス基板を提供することができる。
アクティブマトリクス基板を提供することができる。
第１図は、本発明によるアクティブマトリクス基板を示
す模式図、 第２図は、従来のアクティブマトリクス基板を示す模式
図、 第３図は、配線を短絡した従来のアクティブマトリクス
基板を示す模式図、 第４図は、配線の片側のみを短線した従来のアクティブ
マトリクス基板を示す模式図である。 ６．２１・・・・・・・・・走査線 ４．２２・・・・・・・・・信号線 ７．２７・・・・・・・・・導 体 以上
す模式図、 第２図は、従来のアクティブマトリクス基板を示す模式
図、 第３図は、配線を短絡した従来のアクティブマトリクス
基板を示す模式図、 第４図は、配線の片側のみを短線した従来のアクティブ
マトリクス基板を示す模式図である。 ６．２１・・・・・・・・・走査線 ４．２２・・・・・・・・・信号線 ７．２７・・・・・・・・・導 体 以上
Claims (1)
- スイッチ素子アレイの配線を基板の両側に引き出し、そ
れぞれの配線は基板の両側で導体で直列的に接続されて
いること、直列接続された配線は少なくとも２つ以上の
配線系が有り、それぞれの配線は該配線と隣接する配線
とが異なる配線系の配線であることを特徴とするアクテ
ィブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1018713A JPH02198425A (ja) | 1989-01-27 | 1989-01-27 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1018713A JPH02198425A (ja) | 1989-01-27 | 1989-01-27 | アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02198425A true JPH02198425A (ja) | 1990-08-06 |
Family
ID=11979297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1018713A Pending JPH02198425A (ja) | 1989-01-27 | 1989-01-27 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02198425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9400925A (nl) * | 1993-06-11 | 1995-01-02 | Sharp Kk | Inspectie-inrichting en inspectiewerkwijze voor display-inrichting. |
-
1989
- 1989-01-27 JP JP1018713A patent/JPH02198425A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9400925A (nl) * | 1993-06-11 | 1995-01-02 | Sharp Kk | Inspectie-inrichting en inspectiewerkwijze voor display-inrichting. |
| US5473261A (en) * | 1993-06-11 | 1995-12-05 | Sharp Kabushiki Kaisha | Inspection apparatus and method for display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108490654B (zh) | 一种阵列基板、阵列基板母板及显示装置 | |
| JPH02203380A (ja) | 液晶表示素子の製造方法 | |
| CN106054474A (zh) | 液晶显示面板及液晶显示面板线路监测方法 | |
| JP2006105795A (ja) | 絶縁検査方法および絶縁検査装置 | |
| JPH09244048A (ja) | 液晶パネル基板及び液晶パネルの製造方法 | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| JPH02198425A (ja) | アクティブマトリクス基板 | |
| US7049527B1 (en) | Conductor-pattern testing method, and electro-optical device | |
| JPH0351768A (ja) | ガラス基板テスト用プローブ端子構造およびこれを用いたテスト方法 | |
| JPH02198424A (ja) | アクティブマトリクス基板 | |
| JPH02251931A (ja) | アクティブマトリックスアレイ | |
| JPH0259727A (ja) | アクティブマトリックス基板 | |
| JPH03121413A (ja) | 電極基板の製造方法 | |
| JPH0219839A (ja) | アクティブマトリックス基板 | |
| JP2576673B2 (ja) | 液晶表示素子基板のバスラインの検査方法 | |
| JPH0569430B2 (ja) | ||
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JP3177330B2 (ja) | アクティブマトリクス表示装置の検査装置及び検査方法 | |
| JP3361982B2 (ja) | 複数の端子を有する基板等の検査装置および検査方法 | |
| JPH0648551Y2 (ja) | アクテイブマトリクス表示装置 | |
| JPH1020334A (ja) | 液晶表示装置の検査方法およびその検査修正装置 | |
| JPH1090359A (ja) | 波形プローブ装置およびこれを用いる検査方法 | |
| JP2001174840A (ja) | 液晶表示基板、その配線検査方法およびその配線修理方法 | |
| JPH0268522A (ja) | アクティブマトリックス基板 | |
| JPH0764517A (ja) | アクティブマトリクスアレイ検査装置 |