JPH0764517A - アクティブマトリクスアレイ検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 信号線がショートバスで短絡されているアク
ティブマトリクスアレイの欠陥を非接触で正確、容易に
検出でき、かつ欠陥検出位置の特定も正確に行なえるア
クティブマトリクスアレイ検査装置を提供する。 【構成】 データ信号線ｓ１、ｓ２、ｓｎのショートバ
スをアース電位とし、それらの取り出し端子Ｐｓ１、Ｐ
ｓ２、Ｐｓｎに信号源ＯＳＣ１、ＯＳＣ２、ＯＳＣｎか
ら周波数の異なる高周波信号を印加する。一方、ゲート
信号線ｇ２の直前の段のゲート信号線にバイアス電圧を
印加し、薄膜電界効果トランジスタを導通させ、ゲート
信号線ｇ２の取り出し端子Ｐg2より各データ信号線から
の出力信号を検出し、増幅器ＡＭＰで増幅した後、検出
増幅器Ｆ１、Ｆ２、Ｆｎで各信号源の周波数に対応する
周波数の高周波信号をそれぞれ選択し、検波する。これ
ら検波出力を全画素分集計した後、例えばソフトウエア
処理でアレイの欠陥を判別する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多数本のゲート信号線
と多数本のデータ信号線が互いに絶縁されて行及び列に
マトリクス状に直交状態に配線され、各交点に薄膜トラ
ンジスタ（薄膜電界効果トランジスタ）がそれぞれ接続
され、各薄膜トランジスタを通じて画素（ピクセル）電
極を駆動する、アクティブマトリクスアレイ型液晶ディ
スプレイ（液晶表示装置）に組み込まれるアクティブマ
トリクスアレイ（液晶ディスプレイ基板）の検査装置に
関するものである。

【０００２】

【従来の技術】近年、液晶ディスプレイの大型化、高精
細化に伴う画素数の増大により走査線数が増え、従来か
ら用いられている単純マトリクス型ディスプレイでは表
示コントラストや応答速度が低下することから、各画素
にスイッチング素子を配置したアクティブマトリクス型
液晶ディスプレイが利用されつつある。しかしながら、
このようなアクティブマトリクス型液晶ディスプレイに
組み込まれるアクティブマトリクスアレイ（液晶ディス
プレイ基板）は一枚の例えばガラス基板上に数万個以上
のスイッチング素子としての薄膜トランジスタを含む薄
膜素子及び薄膜回路を形成しなければならない。このた
めアクティブマトリクスアレイを全体にわたって無欠陥
で製造することは非常に高度な技術を必要とする。現在
の技術では欠陥のあるアクティブマトリクスアレイがか
なりの数量製造され、従って、アクティブマトリクスア
レイに欠陥が有るか無いかを検査し、良否の判定および
欠陥の検出を行い、欠陥箇所を補修する必要がある。ま
た、アクティブマトリクスアレイは相当に高価であるた
め、欠陥を検出して補修する方が廃棄処分するよりもコ
スト面でかなり有利となる。

【０００３】図７に従来のアクティブマトリクス型液晶
ディスプレイに用いられるアクティブマトリクスアレイ
の一例を模式的に示す。図示するように、このアクティ
ブマトリクスアレイは、行（横）方向に所定の間隔で平
行に配線された多数本のゲート信号線Ｘ₁ 〜Ｘ_m+1 と、
列（縦）方向に所定の間隔で平行に配線された多数本の
ソース信号線（データ信号線とも呼ばれる）Ｙ₁ 〜Ｙ_n
とを備え、これらマトリクス状に配線されたゲート信号
線Ｘ₁ 〜Ｘ_m+1 とソース信号線Ｙ₁ 〜Ｙ_n は互いに絶縁
され、直交状態にある。

【０００４】最後のゲート信号線Ｘ_m+1 を除くゲート信
号線Ｘ₁ 〜Ｘ_m+1 とソース信号線Ｙ ₁ 〜Ｙ_n の各交点に
は薄膜トランジスタ（一般には薄膜電界効果トランジス
タ）Ｔ₁₁〜Ｔ_mnが設けられており、各薄膜電界効果トラ
ンジスタのゲート電極は対応するゲート信号線Ｘ₁ 〜Ｘ
_m に、また、そのソース電極は対応するソース信号線Ｙ
₁ 〜Ｙ_n にそれぞれ接続され、さらに、そのドレイン電
極は両信号線Ｘ₁ 〜Ｘ _m+1 及びＹ₁ 〜Ｙ_n の内側の方形
の領域内に配置された画素電極Ｐ₁₁〜Ｐ_mnの一方の端子
にそれぞれ接続されている。これら画素電極Ｐ₁₁〜Ｐ_mn
はマトリクス状に配列されており、各画素電極の他方の
端子はそれぞれ補助容量素子（蓄積容量素子）Ｃ₁₁〜Ｃ
_mnを通じて直ぐ次の行のゲート信号線Ｘ₂ 〜Ｘ_m+1 にそ
れぞれ接続されている。

【０００５】上記構成のアクティブマトリクスアレイに
おいて、例えばトランジスタＴ₂₁のようにゲート・ドレ
イン間で短絡欠陥１２が発生すると、液晶ディスプレイ
として構成したときに、この欠陥を有するトランジスタ
に接続されている画素電極の表示状態が異常となり、表
示品位を著しく低下させる。また、トランジスタＴ₁₂の
ようにソース・ドレイン間で短絡欠陥１３が発生したと
きにも、液晶ディスプレイとして構成したときにこの短
絡により画素電極の表示状態が異常となり、同じく表示
品位を著しく低下させる要因となる。従って、これら欠
陥のある薄膜トランジスタや欠陥となる部分を検出し、
その欠陥トランジスタや欠陥箇所を補修することが重要
となる。

【０００６】このため、従来においてはアクティブマト
リクスアレイを次のようにして検査していた。即ち、ゲ
ート信号線Ｘ₁ 〜Ｘ_m+1 の一端にそれぞれオン／オフス
イッチＳ₁₁〜Ｓ_1m+1を直列に接続し、これらスイッチＳ
₁₁〜Ｓ_1m+1の他端を共通接続して抵抗測定手段１４に接
続する。また、ソース信号線Ｙ₁ 〜Ｙ_n の一端にもそれ
ぞれオン／オフスイッチＳ₂₁〜Ｓ_2nを直列に接続し、こ
れらスイッチＳ₂₁〜Ｓ _2nの他端を共通接続して同じく抵
抗測定手段１４に接続する。さらに、欠陥箇所を検出す
るためにアクティブマトリクスアレイの所定の位置に接
触するテストプローブ１６を備えたテストプローブ位置
決め手段１５が用意されており、このテストプローブ位
置決め手段１５によってテストプローブ１６をアクティ
ブマトリクスアレイの所定の位置に位置決めし、欠陥を
検出するものである。

【０００７】なお、抵抗測定手段１４はテストプローブ
１６とも接続されており、任意のゲート信号線又はソー
ス信号線と、任意の薄膜電界効果トランジスタのドレイ
ン電極と接続されている画素電極との間の抵抗値を測定
することができる。以下同一記号、同一番号のものは同
一構成とする。上記構成の従来の検査装置において、ト
ランジスタＴ₁₁のゲート・ドレイン間欠陥を検査するに
は、ソース信号線Ｙ₁ のスイッチＳ₂₁を開放するととも
にゲート信号線Ｘ₁ のスイッチＳ₁₁を閉じる。次に、テ
ストプローブ位置決め手段１５によって薄膜トランジス
タＴ₁₁のドレイン電極に接続されている画素電極Ｐ₁₁に
テストプローブ１６を位置決めする。次に、抵抗測定手
段１４により薄膜トランジスタＴ₁₁のゲート・ドレイン
間の抵抗値を測定する。測定された抵抗値より欠陥を検
出することができる。同じように薄膜トランジスタＴ₂₁
についてはゲート信号線Ｘ₁ のスイッチＳ₁₁を開放し、
ゲート信号線Ｘ₂ のスイッチＳ₁₂を閉じ、テストプロー
ブ１６を薄膜トランジスタＴ₂₁のドレイン電極と接続さ
れている画素電極Ｐ₁₂に位置決めし、抵抗測定手段１４
により薄膜トランジスタＴ₂₁のゲート・ドレイン間の抵
抗値を測定するという動作を繰り返せばよい。薄膜トラ
ンジスタＴ_m1まで終了したら、次に、ソース信号線Ｙ₂
のスイッチＳ₂₂を開放し、薄膜トランジスタＴ₁₂〜Ｔ_m2
に対して上記と同じ動作を繰り返し、各トランジスタの
ゲート・ドレイン間の抵抗値を測定していけばよい。以
上の動作を薄膜トランジスタＴ_mnまで繰り返す。

【０００８】次に、ソース・ドレイン間欠陥の検出方法
について説明する。この場合は、まず、ゲート信号線Ｘ
₁ のスイッチＳ₁₁を開放するとともにソース信号線Ｙ₁
のスイッチＳ₂₁を閉じる。次に、テストプローブ位置決
め手段１５によって薄膜トランジスタＴ₁₁のドレイン電
極と接続されている画素電極Ｐ₁₁にテストプローブ１６
を位置決めする。その後抵抗測定手段１４により薄膜ト
ランジスタＴ₁₁のソース・ドレイン間の抵抗値を測定す
る。測定された抵抗値より欠陥を検出することができ
る。同じように薄膜トランジスタＴ₂₁についてはゲート
信号線Ｘ₂ のスイッチＳ₁₂を開放し、テストプローブ１
６を薄膜トランジスタＴ ₂₁のドレイン電極に接続される
画素電極Ｐ₂₁に位置決めし、そのトランジスタＴ ₂₁のソ
ース・ドレイン間抵抗値を測定するという動作を繰り返
せばよい。このようにして薄膜トランジスタＴ_m1までの
抵抗値の測定を終了したら、次に、ソース信号線Ｙ₁ の
スイッチＳ₁₂を開放し、ソース信号線Ｙ₂ のスイッチＳ
₂₂を閉じ、今回は薄膜トランジスタＴ₁₂に対して上記と
同じ動作を繰り返し、抵抗値を測定していけばよい。以
上の動作を薄膜トランジスタＴ_mnまで繰り返す。

【０００９】しかしながら、上記のような従来の構成で
はテストプローブ１６を用いて検査するため、テストプ
ローブ１６を直接薄膜トランジスタのドレイン電極やド
レイン電極に接続された画素電極に接触させる必要があ
り、素子表面を損傷する恐れがある。また、テストプロ
ーブ１６の接触不良による欠陥検出漏れが起こり易いと
いう欠点もある。その上、テストプローブ１６を移動さ
せながら欠陥検出を行う必要があり、すべて機械的位置
決めであるため、その位置決め時間に膨大な時間を要す
るという問題があった。

【００１０】このため、例えば特開平５−１１０００号
公報に開示されているように、アクティブマトリクスア
レイの欠陥検出を非接触で行えるようにした検査装置も
提案されている。この公開公報に記載された発明におい
ては、ゲート信号発生手段１７及びソース信号発生手段
１８が設けられ、被検査アクティブマトリクスアレイ１
１の各ゲート信号線Ｘ₁ 〜Ｘ_m+1 をゲート信号線選択手
段１９によりゲート信号発生手段１７の出力端子と、開
放端子と、グランド端子との何れかに切り替え接続し、
また、ソース信号線選択手段２０により各ソース信号線
Ｙ₁ 〜Ｙ_n をソース信号発生手段１８の出力端子と、開
放端子と、グランド端子との何れかに切り替え接続し、
ゲート信号発生手段１７及びソース信号発生手段１８よ
り高レベル信号或いは低レベル信号を印加し、ゲート信
号線とソース信号線との各交点においてこれら信号線に
接続された薄膜トランジスタＴ₁₁〜Ｔ_mnのドレイン電極
の電気的状態を非接触プローブにより非接触で検出し、
その検出出力によりその薄膜トランジスタの良、不良を
判定するものである。

【００１１】また、ショートリング（ショートバスとも
呼ばれる）３８、３９によってゲート信号線及びソース
信号線がそれぞれ短絡されているアクティブマトリクス
アレイの場合には、アクティブマトリクスアレイ中のゲ
ート信号線を短絡しているゲート信号線用ショートリン
グ３８にゲート用スイッチＳ1 を通じてゲート信号発生
手段１７ 接続し、ソース信号線を短絡しているソース
信号線用ショートリング３９にソース用スイッチＳ2 を
通じてソース信号発生手段１８を接続し、非接触プロー
ブ及び判定手段により上記と同様にして薄膜トランジス
タの良、不良を判定している。

【００１２】さらに、駆動回路を内蔵したアクティブマ
トリクスアレイの場合には、内蔵の垂直シフトレジスタ
を動作させてゲート信号線を順次駆動することができる
信号を、ゲートスイッチ手段を通じてこの垂直シフトレ
ジスタに接続されたゲート信号発生手段から発生し、内
蔵の水平シフトレジスタ及びソース線駆動回路を動作さ
せてソース信号線を順次駆動することができる信号を、
ソーススイッチ手段を通じてこの水平シフトレジスタ及
びソース線駆動回路に接続されたソース信号発生手段か
ら発生し、非接触プローブ及び判定手段により上記と同
様にして薄膜トランジスタの良、不良を判定している。

【００１３】なお、非接触プローブとして電荷光学プロ
ーブが用いられており、電荷光学プローブの代わりに電
気光学プローブや電子ビームプローブが使用できるとの
記載もある。

【００１４】

【発明が解決しようとする課題】上記特開平５−１１０
００号公報にも記載されているように、アクティブマト
リクスアレイは製造工程で発生する静電気による薄膜電
界効果トランジスタの破壊を防止するために、一般に
は、データ（ソース）信号線及びゲート信号線はアクテ
ィブマトリクスアレイの周囲に形成されたショートバス
（ショートリング）に接続された状態にある。上記公開
公報ではアクティブマトリクスアレイの２辺にショート
バスが形成されているが、データ信号線が１本置きに
（交互に）反対側に引き出され、同じくゲート信号線も
１本置きに（交互に）反対側に引き出され、これら引き
出された各辺（４辺）の信号線がそれぞれ各辺に形成さ
れているショートバスに接続され、短絡されている形式
のアクティブマトリクスアレイもかなり製造されてい
る。また、データ信号線は１本置きに反対側に引き出さ
れるが、行方向に配列された蓄積容量素子が直ぐ次のゲ
ート信号線に接続されずに、ゲート信号線と平行な共通
信号線に接続され、これら蓄積容量素子が接続された共
通信号線とゲート信号線とが互いに反対側に引き出さ
れ、これら引き出された各辺（４辺）の信号線がそれぞ
れ各辺に形成されているショートバスに接続され、短絡
されている形式のアクティブマトリクスアレイもかなり
製造されている。なお、上記ショートバスは製造工程の
最後で除去される。

【００１５】ところで、ゲート信号線やデータ信号線、
或いは共通信号線がショートバスでそれぞれ短絡されて
いるアクティブマトリクスアレイの場合には、ショート
バスが付いたままの状態でアクティブマトリクスアレイ
の欠陥検査を行わなければならない。上記特開平５−１
１０００号公報に開示された発明においては、上述した
ように、アクティブマトリクスアレイ中のゲート信号線
を短絡しているゲート信号線用ショートリングにゲート
用スイッチを通じてゲート信号発生手段を接続し、ソー
ス信号線を短絡しているソース信号線用ショートリング
にソース用スイッチを通じてソース信号発生手段を接続
し、これら信号発生手段から高レベル或いは低レベル信
号を印加し、非接触プローブ及び判定手段により薄膜ト
ランジスタの良、不良を判定している。この場合、ゲー
ト信号線とドレイン電極間、従ってトランジスタのゲー
ト・ドレイン間、の短絡を検出するときには、ゲート信
号発生手段１７からすべてのゲート信号線に高レベル信
号を印加し、ソース信号発生手段１８からすべてのソー
ス信号線に低レベル信号を印加し、画素電極が高レベル
となるものは欠陥が生じていると判断している。また、
ソース・ドレイン間の短絡を検出するときには、ゲート
信号発生手段１７からすべてのゲート信号線に低レベル
信号を印加し、ソース信号発生手段１８からすべてのソ
ース信号線に高レベル信号を印加し、画素電極が高レベ
ルとなるものは欠陥があると判断している。また、補助
容量素子とゲート信号線間の短絡を検出するときには、
ゲート信号発生手段１７からすべてのゲート信号線に高
レベル信号を印加し、ソース信号発生手段１８からすべ
てのソース信号線に低レベル信号を印加し、画素電極が
高レベルとなるものは欠陥があると判断している。さら
に、補助容量素子とソース信号線間の短絡を検出すると
きには、ゲート信号発生手段１７からすべてのゲート信
号線に低レベル信号を印加し、ソース信号発生手段１８
からすべてのソース信号線に高レベル信号を印加し、画
素電極が高レベルとなるものは欠陥があると判断してい
る。

【００１６】従って、欠陥トランジスタの検出、補助容
量素子とゲート信号線又はソース信号線間の欠陥は検出
できるが、同じく表示品位を著しく低下させる原因とな
るゲート信号線やソース信号線の断線、ゲート信号線と
ソース信号線間又は信号線と画素間のリーク、或いは画
素の欠陥等は検出できず、勿論、信号線の断線位置の特
定（どの信号線レベルでの断線かという判断）も不可能
である。それ故、上記公開公報に開示されたアクティブ
マトリクスアレイ検査装置では十分な欠陥の検出が行え
ないという重大な欠点があった。

【００１７】本発明の目的は、信号線がショートバスで
短絡されているアクティブマトリクスアレイの欠陥トラ
ンジスタの検出や蓄積容量素子と信号線間の欠陥の検出
は勿論、信号線の断線、信号線間又は信号線と画素電極
間のリーク、トランジスタのリーク、或いは画素電極の
欠陥等も非接触で正確に、かつ容易に検出でき、しか
も、欠陥検出位置の特定をも正確に行うことができるア
クティブマトリクスアレイ検査装置を提供することにあ
る。

【００１８】

【課題を解決するための手段】本発明では、多数本のゲ
ート信号線と多数本のデータ信号線が互いに絶縁されて
行及び列にマトリクス状に直交状態で配線され、これら
信号線の各交点において薄膜トランジスタがゲート信号
線及びデータ信号線に接続され、各薄膜トランジスタの
ドレイン又はソース電極が画素電極の一方の端子に接続
され、各画素電極の他方の端子が蓄積容量素子を通じて
直ぐ次のゲート信号線に接続され、かつ前記ゲート信号
線と前記データ信号線が分離されて取り出され、各信号
線の取り出し端子が微小抵抗をもってショートバスにそ
れぞれ接続され、かつ前記ゲート信号線は１本置きに反
対側又は同方向へ引き出されて、それぞれ前記ショート
バスに前記微小抵抗をもって接続されている形式のアク
ティブマトリクスアレイの場合には、所定数のデータ信
号線にそれぞれ分離検出可能な異なる周波数の高周波信
号を供給し、前記ゲート信号線にバイアス電圧を印加し
て前記薄膜トランジスタ、前記画素電極及び前記蓄積容
量素子を通じて直ぐ次の段のゲート信号線に出力される
高周波信号、或いは前記ゲート信号線にバイアス電圧を
印加せずに前記データ信号線から前記ゲート信号線にリ
ークする高周波信号を取り出し、周波数選択及び検波し
て検出信号の状態を検査するものである。

【００１９】また、多数本のゲート信号線と多数本のデ
ータ信号線が互いに絶縁されて行及び列にマトリクス状
に直交状態で配線され、これら信号線の各交点において
薄膜トランジスタがゲート信号線及びデータ信号線に接
続され、各薄膜トランジスタのドレイン又はソース電極
が画素電極の一方の端子に接続され、行方向に配置され
た各画素電極の他方の端子が蓄積容量素子を通じて前記
ゲート信号線とほぼ平行な共通信号線にそれぞれ接続さ
れ、かつ前記ゲート信号線及び前記共通信号線と前記デ
ータ信号線とが分離されて取り出され、各信号線の取り
出し端子が微小抵抗をもってショートバスにそれぞれ接
続され、前記ゲート信号線と前記蓄積容量素子が接続さ
れた前記共通信号線とが互に反対側又は同方向へ引き出
されて、それぞれ前記ショートバスに前記微小抵抗をも
って接続されている形式のアクティブマトリクスアレイ
の場合には、所定数のデータ信号線にそれぞれ分離検出
可能な異なる周波数の高周波信号を供給し、前記ゲート
信号線にバイアス電圧を印加して前記薄膜トランジス
タ、前記画素電極及び前記蓄積容量素子を通じて前記共
通信号線に出力される高周波信号、或いは前記ゲート信
号線にバイアス電圧を印加せずに前記データ信号線から
前記共通信号線にリークする高周波信号を取り出し、周
波数選択及び検波して検出信号の状態を検査するもので
ある。

【００２０】

【作用】上記本発明の構成によれば、周波数によってデ
ータ信号線アドレスが判別でき、接続されているゲート
信号線によってゲート信号線アドレスが特定できる。よ
って、ゲート信号線或いは共通信号線の検出結果より、
薄膜トランジスタ、画素や蓄積容量素子の欠陥及びその
位置の特定、データ信号線とゲート信号線間の短絡及び
その位置の特定、データ信号線やゲート信号線の断線及
びその位置の特定をソフトウエア処理にて検出すること
ができる。また、トランジスタのリーク、信号線と画素
間のリーク、或いは画素電極の欠陥等も非接触で正確
に、かつ容易に検出でき、しかも、欠陥検出位置の特定
をも正確に行うことができる。

【００２１】

【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。なお、本発明は、多数本のゲート信
号線と多数本のデータ信号線が互いに絶縁されて行及び
列にマトリクス状に直交状態で配線され、これら信号線
の各交点において薄膜トランジスタ（薄膜電界効果トラ
ンジスタ）がゲート信号線及びデータ信号線に接続さ
れ、各薄膜トランジスタのドレイン（コレクタ）又はソ
ース（エミッタ）電極が画素電極の一方の端子に接続さ
れ、各画素電極の他方の端子が蓄積容量素子を通じて直
ぐ次のゲート信号線に接続された形式のアクティブマト
リクスアレイ（液晶ディスプレイ基板）の場合には、ゲ
ート信号線とデータ信号線が分離されて取り出され、各
信号線の取り出し端子（ボンディングパッド）が少なく
とも数１０Ωの抵抗をもってショートバスにそれぞれ接
続され、かつゲート信号線は１本置きに（交互に）反対
側又は同方向へ引き出されて、上記のようにそれぞれシ
ョートバスに少なくとも数１０Ωの抵抗をもって接続さ
れている形式のアクティブマトリクスアレイに適用して
特に有効であり、また、多数本のゲート信号線と多数本
のデータ信号線が互いに絶縁されて行及び列にマトリク
ス状に直交状態で配線され、これら信号線の各交点にお
いて薄膜トランジスタがゲート信号線及びデータ信号線
に接続され、各薄膜トランジスタのドレイン（コレク
タ）又はソース（エミッタ）電極が画素電極の一方の端
子に接続され、行方向に配置された各画素電極の他方の
端子が蓄積容量素子を通じてゲート信号線とほぼ平行な
共通信号線にそれぞれ接続された形式のアクティブマト
リクスアレイの場合には、ゲート信号線及び共通信号線
とデータ信号線とが分離されて取り出され、各信号線の
取り出し端子（ボンディングパッド）が少なくとも数１
０Ωの抵抗をもってショートバスにそれぞれ接続され、
かつゲート信号線と蓄積容量素子が接続された共通信号
線とが互に反対側又は同方向へ引き出されて、上記のよ
うにそれぞれ対応するショートバスに少なくとも数１０
Ωの抵抗をもって接続されている形式のアクティブマト
リクスアレイに適用して特に有効である。

【００２２】図１は本発明を適用して特に有効な上記前
者のアクティブマトリクスアレイの一例を模式的に示す
構成図である。図示するように、このアクティブマトリ
クスアレイは、所定の間隔で行（横）方向に平行に配線
された多数本のゲート信号線Ｇ1 〜Ｇm+1 と、所定の間
隔で列（縦）方向に平行に配線された多数本のデータ信
号線Ｓ1 〜Ｓn とを備え、これらマトリクス状に配線さ
れたゲート信号線Ｇ1〜Ｇm+1 とデータ信号線Ｓ1 〜Ｓn
は互いに絶縁され、直交状態にある。

【００２３】最後のゲート信号線Ｇm+1 を除くゲート信
号線Ｇ1 〜Ｇm とデータ信号線Ｓ1〜Ｓn の各交点には
薄膜トランジスタ（本実施例では電界効果トランジス
タ）Ｔ11〜Ｔmnが設けられており、各薄膜電界効果トラ
ンジスタＴ11〜Ｔmnのゲート電極は対応するゲート信号
線Ｇ1 〜Ｇm に、また、そのソース電極は対応するデー
タ信号線Ｓ1 〜Ｓn にそれぞれ接続され、さらに、その
ドレイン電極Ｄは両信号線Ｇ1 〜Ｇm+1 及びＳ1 〜Ｓn
の内側の方形の領域内に配置された画素電極Ｐ11〜Ｐmn
の一方の端子にそれぞれ接続されている。これら画素電
極Ｐ11〜Ｐmnはマトリクス状に配列されており、各画素
電極の他方の端子はそれぞれ蓄積容量素子（補助容量素
子）Ｃ11〜Ｃmnを通じて直ぐ次の行のゲート信号線Ｇ2
〜Ｇm+1 にそれぞれ接続されている。従って、ゲート信
号線Ｇ1 〜Ｇm+1 の数は偶数本（従って、ｍは奇数）と
なり、最後のゲート信号線Ｇm+1 は最終行の蓄積容量素
子Ｃm1〜Ｃmnが接続されるだけのものとなる。なお、ト
ランジスタＴ11〜Ｔmnのドレイン電極Ｄをデータ信号線
に接続し、そのソース電極を画素電極に接続してもよ
い。

【００２４】本実施例のアクティブマトリクスアレイの
ゲート信号線Ｇ1 〜Ｇm+1 の数は４８０本（従って、ｍ
＝４７９）、データ信号線Ｓ1 〜Ｓn の数は１９２０本
（従って、ｎ＝１９２０）であり、従って、薄膜電界効
果トランジスタＴ11〜Ｔmn、画素電極Ｐ11〜Ｐmn及び蓄
積容量素子Ｃ11〜Ｃmnの数はそれぞれ９１９６８０個と
なる。このような１００万個に近い素子数を有するアク
ティブマトリクスアレイは大型のガラス基板上に構築さ
れるため、各信号線の配線は極めて長く、その上、光透
過率の高い液晶ディスプレイを実現するために画素電極
の割合を大きくする必要から、配線部分の面積は小さ
く、従って、各配線（信号線）は極めて細い。このた
め、信号線に金や銀の高導電率の材料を用いてもその幅
が５０μ程度であるため、信号線の長手方向の抵抗はか
なり大きくなる。さらに、限界まで画素電極を大きくす
るために信号線と画素電極間の間隔が極めて狭い。その
結果、信号線間のリーク以外に、信号線と画素電極間の
リーク（短絡）も起き易く、また、信号線の断線を引き
起こし易い性質を有している。

【００２５】ゲート信号線Ｇ1 〜Ｇm+1 及びデータ信号
線Ｓ1 〜Ｓn は分離されて取り出され、かつゲート信号
線Ｇ1 〜Ｇm+1 は１本置きに（交互に）反対側へ引き出
されている。即ち、奇数番目のゲート信号線Ｇ1 、Ｇ3
・・・Ｇm は行方向の左側に引き出され、偶数番目のゲ
ート信号線Ｇ2 、Ｇ4 ・・・Ｇm+1 は行方向の右側に引
き出されている。また、本実施例ではデータ信号線Ｓ1
〜Ｓn も１本置きに反対側へ引き出されており、奇数番
目のデータ信号線Ｓ1 、Ｓ3 ・・・Ｓn-1 は列方向の下
側に引き出され、偶数番目のデータ信号線Ｓ2 、Ｓ4 ・
・・Ｓn は列方向の上側に引き出されている。なお、奇
数番目の最後のデータ信号線Ｓn-1 は引き出された一部
分のみを図示する。

【００２６】アクティブマトリクスアレイの各辺に引き
出された奇数番目のゲート信号線Ｇ1 〜Ｇm 、偶数番目
のゲート信号線Ｇ2 〜Ｇｍ+1、奇数番目のデータ信号線
Ｓ1〜Ｓn-1 、及び偶数番目のデータ信号線Ｓ2 〜Ｓn
の各取り出し端子（ボンディングパッド）ＰG1〜ＰGm、
ＰG2〜ＰGm+1、ＰS1〜ＰSn-1、及びＰS2〜ＰSnは少なく
とも数１０Ωの抵抗ＲG1〜ＲGm、ＲG2〜ＲGm+1、ＲS1〜
ＲSn-1、及びＲS2〜ＲSnを介して対応するショートバス
ＳＢG1、ＳＢG2、ＳＢS1、及びＳＢS2にそれぞれ接続さ
れる。

【００２７】ここで、各取り出し端子ＰG1〜ＰGm、ＰG2
〜ＰGm+1、ＰS1〜ＰSn-1、及びＰS2〜ＰSnを対応するシ
ョートバスＳＢG1、ＳＢG2、ＳＢS1、及びＳＢS2に直接
接続せず（各取り出し端子をそのままの幅でショートバ
スと一体化した配線パターンとせず）、これら取り出し
端子の幅より狭い微小長さの配線（信号線と同じ幅でも
よい）によりそれぞれ対応するショートバスＳＢG1、Ｓ
ＢG2、ＳＢS1、及びＳＢS2に接続すれば（配線パターン
をそのように形成しておく）、５０Ω程度の抵抗値が容
易に得られるので、数１０Ωの抵抗ＲG1〜ＲGm、ＲG2〜
ＲGm+1、ＲS1〜ＲSn-1、及びＲS2〜ＲSnを得るために個
々に数１０Ωの抵抗器を接続する必要はない。また、各
ショートバスＳＢG1、ＳＢG2、ＳＢS1、及びＳＢS2が同
じ幅で連続して形成される場合もあるが、この場合には
各ショートバスＳＢG1、ＳＢG2、ＳＢS1、及びＳＢS2間
に両ショートバスより幅の狭い微小長さの配線を施して
数１０Ωの抵抗値が各ショートバス間に存在するように
すればよい。

【００２８】なお、本実施例では測定を容易にするため
に各信号線の取り出し端子ＰG1、ＰG3・・・、ＰG2、Ｐ
G4・・・、ＰS1、ＰS3・・・、及びＰS2、ＰS4・・・の
反対端部にも端子ｐg1、ｐg3・・・、ｐg2、ｐg4・・
・、ｐs1、ｐs3・・・、及びｐs2、ｐs4・・・が設けら
れているが、これら端子ｐg1〜ｐgm、ｐg2〜ｐgm+1、ｐ
s1〜ｐsn-1、及びｐs2〜ｐsnは必ずしも形成する必要は
ない。なお、端子ｐsn-1は図示しない。

【００２９】次に、上記のように構成されたアクティブ
マトリクスアレイの検査方法について説明する。図２は
１本のゲート信号線を取り出して示す本実施例のアクテ
ィブマトリクスアレイ検査装置の基本構成を示す等価回
路図である。図２において点線で囲んだ部分がゲート信
号線１本当たりの等価回路であり、１本のゲート信号線
に対して図示するように各高周波信号に共通の増幅器Ａ
ＭＰ、信号源の数に対応する数の周波数分析機能を持っ
た検出増幅器Ｆ１、Ｆ２、Ｆｎ、信号源の数に対応する
数の検波器ＤＥＴ１、ＤＥＴ２、ＤＥＴｎより構成され
た測定器が接続されることになる。便宜上１本のゲート
信号線ｇ２に対して３本のデータ信号線ｓ１、ｓ２、ｓ
ｎを図示するが、、実際には一度の測定で検査できる数
のデータ信号線が存在する。ゲート信号線についても同
様であり、４８０台の測定器を用意することはコスト面
及び配線面で問題があるので、例えば５０台程度の測定
器が用意されているとすれば５０本のゲート信号線が存
在することになる。

【００３０】これらデータ信号線ｓ１、ｓ２、ｓｎのシ
ョートバスをアース電位とし、各データ信号線の取り出
し端子Ｐｓ１、Ｐｓ２、Ｐｓｎに信号源ＯＳＣ１、ＯＳ
Ｃ２、ＯＳＣｎを接続してこれら信号源より高周波信号
を印加する。信号源と並列の抵抗Ｒｓ１、Ｒｓ２、Ｒｓ
ｎは各取り出し端子Ｐｓ１、Ｐｓ２、Ｐｓｎとショート
バス（アース記号）間の微小抵抗（５０Ω程度）であ
る。この場合、各高周波信号はそれぞれ分離検出ができ
る周波数間隔で周波数が変えられており、図示するよう
に、信号源ＯＳＣ１は周波数がｆ１、振幅がＤ１、信号
源ＯＳＣ２は周波数がｆ２、振幅がＤ２、信号源ＯＳＣ
ｎは周波数がｆｎ、振幅がＤｎに設定されている。ここ
で、測定に使える周波数の範囲と実際に分離検出ができ
る分解能から、一度に測定できるデータ信号線の数が決
まる。即ち、測定可能データ信号線数＝占有帯域幅／周
波数検出可能分解能例えば、測定に使える周波数範囲を
５００ＫＨｚ〜１ＭＨｚに限定し、分離可能な周波数分
解能を１０ＫＨｚとすると、 測定可能データ信号線数＝（１ＭＨｚ−５００ＫＨｚ）
／１０ＫＨｚ＝５０ よって、上記条件下では５０本のデータ信号線を一度に
測定することができる。なお、高周波信号の振幅は同じ
であってもよい。

【００３１】次に、所定数のゲート信号線のうちの例え
ば２番目のゲート信号線ｇ２の直ぐ前の段のゲート信号
線（図示せず）にバイアス電圧を印加し、この直前の段
のゲート信号線（ゲート信号線ｇ２が２番目のゲート信
号線であるので直ぐ前の段のゲート信号線は最初のゲー
ト信号線ｇ１となる）と各データ信号線ｓ１、ｓ２、ｓ
ｎの交点に接続された薄膜電界効果トランジスタを導通
させる。図２ではこれらトランジスタを内部抵抗ｒ１１
〜ｒｍ１、ｒ１２〜ｒｍ２、ｒ１ｎ〜ｒｍｎで示すが、
図１の例で説明すると、最初のゲート信号線Ｇ１の取り
出し端子ＰG1又はｐg1にバイアス電圧を印加し、直ぐ次
の段の（２番目の）ゲート信号線Ｇ２の取り出し端子Ｐ
G2又はｐg2より導通したトランジスタ及び蓄積容量素子
を通じて出力される高周波信号を検出する。次の測定で
は、ゲート信号線Ｇ２の取り出し端子ＰG2又はｐg2にバ
イアス電圧を印加し、直ぐ次の段のゲート信号線Ｇ３の
取り出し端子ＰG3又はｐg3より導通したトランジスタ及
び蓄積容量素子を通じて出力される高周波信号を検出す
る。上述したように、所定数（本実施例では最大で５０
本）のデータ信号線と所定数のゲート信号線（用意され
た測定器の数に対応する）に対して一括して測定を行
い、これを繰り返してアクティブマトリクスアレイ全体
の測定を行うものであるから、取り出し端子に測定器が
接続されているゲート信号線に対して順次に上記測定を
繰り返す。この部分の一括測定が終了したら次の部分に
進み、この部分の一群のデータ信号線に周波数の異なる
高周波信号源をそれぞれ接続し、同じく一群のゲート信
号線に測定器をそれぞれ接続して上記測定を行い、以下
これを繰り返す。従って、最後の測定は最後の部分にお
けるゲート信号線Ｇｍの取り出し端子ＰGm又はｐgmにバ
イアス電圧を印加し、直ぐ次の段のゲート信号線である
最後のゲート信号線Ｇｍ＋１の取り出し端子ＰGm+1又は
ｐgm+1より導通したトランジスタ及び蓄積容量素子を通
じて出力される高周波信号を検出することになる。

【００３２】図２に戻って、検出用のゲート信号線ｇ２
の取り出し端子Ｐg2より検出された所定数のデータ信号
線からの高周波信号の和である出力信号は共通の増幅器
ＡＭＰで適当に増幅され、周波数分析機能を持った検出
増幅器Ｆ１、Ｆ２、Ｆｎに並列に送られる。これら検出
増幅器Ｆ１、Ｆ２、Ｆｎは入力された和の高周波信号か
ら信号源ＯＳＣ１、ＯＳＣ２、ＯＳＣｎの周波数に対応
する周波数ｆ１、ｆ２、ｆｎの高周波信号をそれぞれ選
択して検波器ＤＥＴ１、ＤＥＴ２、ＤＥＴｎに送る。か
くして、検波器ＤＥＴ１からは図１におけるゲート信号
線Ｇ１と各データ信号線Ｓ１〜Ｓｎの交点に接続された
トランジスタＴ11〜Ｔ1nの導通によって得られる和の高
周波信号のうちの周波数ｆ１の高周波信号の検波出力が
得られ、検波器ＤＥＴ２からはゲート信号線Ｇ２と各デ
ータ信号線Ｓ１〜Ｓｎの交点に接続されたトランジスタ
Ｔ21〜Ｔ2nの導通によって得られる和の高周波信号のう
ちの周波数ｆ２の高周波信号の検波出力が得られ、検波
器ＤＥＴｎからはゲート信号線Ｇｍと各データ信号線Ｓ
１〜Ｓｎの交点に接続されたトランジスタＴm1〜Ｔmnの
導通によって得られる和の高周波信号のうちの周波数ｆ
ｎの高周波信号の検波出力が得られることになる。

【００３３】なお、図２においてゲート信号線ｇ２中の
抵抗Ｒｇはゲート信号線ｇ２の長手方向に存在する線路
抵抗であり、ゲート信号線ｇ２とアース間の抵抗Ｒg2は
ゲート信号線ｇ２とショートバス間の抵抗である。デー
タ信号線についても線路抵抗が存在するが、回路図が複
雑となるので省略してある。上記各検出用ゲート信号線
に接続した周波数分析機能を持った検出増幅器としては
掃引型のスペクトラムアナライザでも目的を達成するこ
とができるが、本実施例では測定速度を速くする必要か
ら、データ信号線の周波数と選択周波数を一致させたデ
ータ信号線の数だけの周波数選択帯域増幅検波器を用意
し、１対１の対応でデータ信号線の周波数信号を検出し
た。ここで、データ信号線に印加される高周波信号の周
波数をｆi 、データ信号線の高周波信号出力をＤi （ｆ
i ）、ゲート信号線に伝達される高周波信号の振幅をｄ
i （ｆi ）とすると（ただし、ｉ＝１，２，・・・，
ｎ）、各ゲート信号線の周波数選択帯域増幅検波器の入
力ｇi は、概念的な表現で、 ｇi ＝ｄ1(ｆ1)＋ｄ1(ｆ1)＋・・・＋ｄn(ｆn) となり、この検波出力は周波数で分離されてｄi （ｆi
）となる。上記所定数のデータ信号線及びゲート信号
線毎の測定は上述したように一括で同時的に実行してこ
の部分の測定画素全体の測定結果を集計する。本実施例
ではゲート信号線が４８０本、データ信号線が１９２０
本であるから一度に全部の測定は実行できず、図３に示
すように、例えば５０本のデータ信号線と５０本のゲー
ト信号線の測定範囲について一度に測定を実行し、これ
を繰り返して全画素分の測定を実行する。この全画素分
の測定結果を集計した後、データ信号線毎にゲート信号
線アドレス対比で検出振幅の変化を読み取ってデータ信
号線の状態を例えばソフトウエア処理で判別する。デー
タ信号線検索とゲート信号線検索の主な役割は、デー
タ信号線検索についてはデータ信号線のゲート信号線ア
ドレス対比でデータ信号線の状態とデータ信号線上の欠
陥位置の検出、ゲート信号線検索については欠陥のあ
るデータ信号線の特定、データ信号線検索とゲート信
号線検索で欠陥位置の検出、をそれぞれ行うことであ
る。

【００３４】上述したように、所定数毎の各データ信号
線に印加される高周波信号の周波数が異なるから、これ
ら高周波信号の周波数によってデータ信号線のアドレス
が特定できる。また、接続されているゲート信号線によ
ってゲート信号線のアドレスが特定できる。よって、ゲ
ート信号線の検出結果より、トランジスタの欠陥、蓄積
容量素子の欠陥、データ信号線とゲート信号線間の短
絡、データ信号線の断線（データ信号線のアドレスを検
出可能）、ゲート信号線の断線（データ信号線のアドレ
スを検出可能）をソフトウエア処理にて検出することが
できる。

【００３５】例えば、図４に示すように、データ信号線
のアドレスをパラメータ（横軸）とし、検出周波数信号
の振幅を縦軸に取ってマップを作成したときに、データ
信号線に欠陥がなければ図中に実線で示すように徐々に
振幅が上昇する特性が得られる。ここで、振幅が徐々
に上昇するのは検出用ゲート信号線の線路抵抗が徐々に
減少するためである。これに対し、データ信号線に接続
されたトランジスタや画素や蓄積容量素子に欠陥がある
場合、或いはデータ信号線とゲート信号線間に短絡があ
ったり、データ信号線の断線やゲート信号線の断線等が
存在すると、そのデータ信号線ｓ２において信号出力が
欠如した図中に点線で示すような特性が得られる。な
お、図では点線の特性と実線の特性を離間させて示
すが、実際には信号出力が欠如した部分以外は点線の特
性は実線の特性と重なる。

【００３６】一方、データ信号線１本につきゲート信号
線はトランジスタを介してＧm+1 本接続されているか
ら、図５に示すように、検出用ゲート信号線のアドレス
をパラメータ（横軸）とし、検出周波数信号の振幅を縦
軸に取ってマップを作成したときに、データ信号線に欠
陥がなければ図中に実線で示す特性のように徐々に振
幅が減少する特性が得られる。ここで、振幅が徐々に減
少するのはデータ信号線の線路抵抗によって信号が減衰
するためである。これに対し、データ信号線のゲート信
号線アドレスｓ２に断線があるとこれより先には信号出
力が生じないから、図中に一点鎖線で示す特性が得ら
れ、また、ゲート信号線アドレスｓ３にデータ信号線の
短絡があると、図中に二点鎖線で示す特性が得られ、
さらに、ゲート信号線に断線があると、そのゲート信号
線アドレスｓ４において信号出力が欠如した図中に点線
で示すような特性が得られる。なお、図では点線の特
性と実線の特性を離間させて示すが、実際には信号
出力が欠如した部分以外は点線の特性は実線の特性
と重なる。

【００３７】このように、本発明によれば、データ信号
線の断線及びゲート信号線の断線が容易に判別でき、ま
た、データ信号線の信号源側からどのゲート信号線まで
信号があるかで、データ信号線の断線位置が特定でき、
どの周波数が欠如しているかで、断線しているデータ信
号線が特定でき、また、欠如する周波数のパターンでゲ
ート信号線の断線とその断線位置が特定できる。さら
に、検出周波数をデータ信号線のアドレスとして横軸に
取り、検出用ゲート信号線のアドレスを縦軸に取ってマ
ップを作成すると、点欠陥（トランジスタの不良、蓄積
容量素子の不良）や線欠陥（ゲート信号線、データ信号
線の断線）を判別することができる。ここで、線欠陥と
は線状に欠陥がつながった場合を言い、この場合には信
号源側から欠陥発生の先は信号が出力されない。点欠陥
とは点又はブロックで欠陥が点在する場合を言い、トラ
ンジスタや蓄積容量素子に不良がある場合に発生する。

【００３８】これに対し、データ信号線とゲート信号線
の交差部分でのリーク、即ち、ゲート信号線とデータ信
号線間のリーク、トランジスタのリーク、或いは信号線
と画素間のリークを検出する場合には、上述したように
測定すべき各データ信号線に周波数の異なる信号源をそ
れぞれ接続して高周波信号を印加するが、ゲート信号線
にはバイアス電圧を印加せず、従って、各交点のトラン
ジスタをオフにした状態のままで各ゲート信号線に出力
される高周波信号の測定を行う。何等かのリークがある
場合にはゲート信号線に高周波信号が出力されるから、
どの周波数の高周波信号が異常に出力しているかでリー
クしているデータ信号線を特定することができる。一
方、トランジスタがリークしている場合にもデータ信号
線のリークと同様にゲート信号線に高周波信号が出力さ
れる。よって、これだけではデータ信号線のリークと判
別し難いが、トランジスタの欠陥は上述した検査で検出
できるので、データ信号線のリークであるかトランジス
タのリークであるかが判別できる。信号線と画素間のリ
ークも同様にして検出できる。

【００３９】上記実施例では本発明を、多数本のゲート
信号線と多数本のデータ信号線が互いに絶縁されて行及
び列にマトリクス状に直交状態で配線され、これら信号
線の各交点において薄膜トランジスタがゲート信号線及
びデータ信号線に接続され、各薄膜トランジスタのドレ
イン又はソース電極が画素電極の一方の端子に接続さ
れ、各画素電極の他方の端子が蓄積容量素子を通じて直
ぐ次のゲート信号線に接続され、かつゲート信号線とデ
ータ信号線が分離されて取り出され、各信号線の取り出
し端子が少なくとも数１０Ωの抵抗をもってショートバ
スにそれぞれ接続され、かつゲート信号線は１本置きに
（交互に）反対側へ引き出されて、それぞれショートバ
スに少なくとも数１０Ωの抵抗をもって接続されている
形式のアクティブマトリクスアレイに適用した場合につ
いて説明したが、本発明は、ゲート信号線を１本置きに
（交互に）同方向へ引き出し、２本のショートバスを同
じ辺にほぼ平行に形成し、これら１本置きに同方向へ引
き出したゲート信号線をそれぞれ少なくとも数１０Ωの
抵抗をもって対応するショートバスに接続した形式のア
クティブマトリクスアレイにも適用できることは言うま
でもない。この場合、外側のショートバスに接続される
一方の１本置きのゲート信号線は内側のショートバスと
絶縁状態にあることは勿論である。データ信号線は交互
に反対側へ引き出す必要はないが、同方向へ引き出した
場合には引き出したすべてのデータ信号線を１本のショ
ートバスに接続すればよい。

【００４０】また、多数本のゲート信号線と多数本のデ
ータ信号線が互いに絶縁されて行及び列にマトリクス状
に直交状態で配線され、これら信号線の各交点において
薄膜トランジスタがゲート信号線及びデータ信号線に接
続され、各薄膜トランジスタのドレイン又はソース電極
が画素電極の一方の端子に接続され、行方向に配置され
た各画素電極の他方の端子が蓄積容量素子を通じてゲー
ト信号線とほぼ平行な共通信号線にそれぞれ接続され、
かつゲート信号線及び共通信号線とデータ信号線とが分
離されて取り出され、各信号線の取り出し端子が少なく
とも数１０Ωの抵抗をもってショートバスにそれぞれ接
続され、ゲート信号線と蓄積容量素子が接続された共通
信号線とが互に反対側又は同方向へ引き出されて、それ
ぞれ対応するショートバスに少なくとも数１０Ωの抵抗
をもって接続されている形式のアクティブマトリクスア
レイにも同様に適用できる。

【００４１】図６はこのゲート信号線及び共通信号線と
データ信号線とが分離されて取り出され、各信号線の取
り出し端子が少なくとも数１０Ωの抵抗をもってショー
トバスにそれぞれ接続され、ゲート信号線と蓄積容量素
子が接続された共通信号線とが互に反対側へ引き出され
て、それぞれ対応するショートバスに少なくとも数１０
Ωの抵抗をもって接続されている形式のアクティブマト
リクスアレイの一例を模式的に示す構成図である。な
お、図１と対応する部分には同一符号を付して特に必要
のない限りそれらの説明を省略する。

【００４２】図示するように、このアクティブマトリク
スアレイは、所定の間隔で行（横）方向に平行に配線さ
れた多数本のゲート信号線Ｇ1 、Ｇ2 、・・・と、所定
の間隔で列（縦）方向に平行に配線された多数本のデー
タ信号線Ｓ1 、Ｓ2 、・・・と、所定の間隔で行（横）
方向に平行に配線されたゲート信号線と同数の共通信号
線ＣＳ1 、ＣＳ2 、・・・とを備え、これらマトリクス
状に配線されたゲート信号線とデータ信号線及び共通信
号線は互いに絶縁され、直交状態にある。

【００４３】ゲート信号線とデータ信号線の各交点には
薄膜トランジスタ（本実施例では電界効果トランジス
タ）Ｔ11、Ｔ12、・・・が設けられており、各薄膜電界
効果トランジスタのゲート電極は対応するゲート信号線
に、また、そのソース電極は対応するデータ信号線にそ
れぞれ接続され、さらに、そのドレイン電極Ｄは両信号
線の内側の方形の領域内に配置された画素電極Ｐ11、Ｐ
12、・・・の一方の端子にそれぞれ接続されている。こ
れら画素電極はマトリクス状に配列されており、各画素
電極の他方の端子はそれぞれ蓄積容量素子（補助容量素
子）Ｃ11、Ｃ12、・・・を通じて共通信号線ＣＳ1 、Ｃ
Ｓ2 、・・・にそれぞれ接続されている。従って、実質
的に1 本のゲート信号線と１本の共通信号線間にトラン
ジスタ、画素電極及び蓄積容量素子が接続された形式を
有している。なお、各トランジスタのドレイン電極Ｄを
データ信号線に接続し、そのソース電極を画素電極に接
続してもよい。

【００４４】ゲート信号線、共通信号線及びデータ信号
線はそれぞれ分離されて取り出され、かつゲート信号線
と共通信号線は互いに行方向の反対側へ引き出されてい
る。即ち、ゲート信号線Ｇ1 、Ｇ２・・・は行方向の左
側に引き出され、共通信号線ＣＳ1 、ＣＳ2 ・・・は行
方向の右側に引き出されている。また、データ信号線は
１本置きに反対側へ引き出されており、奇数番目のデー
タ信号線Ｓ1 、Ｓ3 ・・・は列方向の下側に引き出さ
れ、偶数番目のデータ信号線Ｓ2 、Ｓ4 ・・・は列方向
の上側に引き出されている。

【００４５】アクティブマトリクスアレイの各辺に引き
出されたゲート信号線Ｇ1 、Ｇ2 、・・・、共通信号線
ＣＳ1 、ＣＳ2 、・・・、奇数番目のデータ信号線Ｓ1
、Ｓ3 、・・・、及び偶数番目のデータ信号線Ｓ2 、
Ｓ4 、・・・ の各取り出し端子ＰG1、ＰG2、・・・、
ＰC1、ＰC2、・・・、ＰS1、ＰS3、・・・、及びＰS2、
ＰS4、・・・は少なくとも数１０Ωの抵抗ＲG1、ＲG2、
・・・、ＲC1、ＲC2、・・・、ＲS1、ＲS3、・・・、及
びＲS2、ＲS4、・・・を介して対応するショートバスＳ
ＢG1、ＳＢC1、ＳＢS1、及びＳＢS2にそれぞれ接続され
る。

【００４６】なお、他の構成は図１と同じであるのでそ
の説明を省略する。また、測定時に、所定の測定範囲の
データ信号線が接続されたショートバスをアース電位と
し、各データ信号線の取り出し端子にそれぞれ周波数の
異なる信号源を接続してこれら信号源より周波数の異な
る高周波信号を印加する点と、ゲート信号線にバイアス
電圧を印加してこのゲート信号線と各データ信号線の交
点に接続された薄膜電界効果トランジスタを導通させる
点は上記実施例の場合と同じである。しかし、導通した
トランジスタ及び蓄積容量素子を通じて出力される高周
波信号を取り出すのはこれら蓄積容量素子が接続された
共通信号線の取り出し端子からである。次の測定では、
直ぐ次の段のゲート信号線の取り出し端子にバイアス電
圧を印加し、この段の蓄積容量素子が接続された共通信
号線の取り出し端子から導通したトランジスタ及び蓄積
容量素子を通じて出力される高周波信号を検出する。前
述したように、本実施例でも、所定数（本実施例でも最
大で５０本）のデータ信号線と所定数のゲート信号線及
び共通信号線（用意された測定器の数に対応する）に対
して一括して測定を行い、これを繰り返してアクティブ
マトリクスアレイ全体の測定を行う。以下は上記実施例
の場合と同様である。ただし、最後の測定は最後の部分
における最後のゲート信号線の取り出し端子にバイアス
電圧を印加し、最後の共通信号線の取り出し端子より導
通したトランジスタ及び蓄積容量素子を通じて出力され
る高周波信号を検出することになる。

【００４７】本実施例においても上記実施例と同様の作
用効果が得られることは明白であるので、その説明を省
略するが、本発明は、ゲート信号線と共通信号線を同方
向へ引き出し、２本のショートバスを同じ辺にほぼ平行
に形成し、これら同方向へ引き出したゲート信号線及び
共通信号線をそれぞれ少なくとも数１０Ωの抵抗をもっ
て対応するショートバスに接続した形式のアクティブマ
トリクスアレイにも適用できることは言うまでもない。
データ信号線は交互に反対側へ引き出す必要はないが、
同方向へ引き出した場合には引き出したすべてのデータ
信号線を１本のショートバスに接続すればよい。

【００４８】なお、上記実施例は本発明の単なる例示に
過ぎず、従って、図示したアクティブマトリクスアレイ
の構成、構造、接続態様に限定されるものではない。例
えば薄膜トランジスタは必ずしも電界効果トランジスタ
に限られるものではなく、バイポラーの薄膜トランジス
タが使用された場合にはベース電極がゲート信号線に接
続され、コレクタ（又はエミッタ）電極が画素電極に接
続され、エミッタ（又はコレクタ）電極がデータ信号線
に接続される。従って、本明細書ではゲート信号線と総
称するが、例えばバイポラートランジスタの場合にはベ
ース電極がゲート信号線に接続されることになる。ま
た、測定器の構成や接続態様、信号源の周波数や分離検
出できる周波数分解能等も実施例のものに限定されず、
必要に応じて種々に変更、変形等が可能であることは言
うまでもない。

【００４９】

【発明の効果】以上説明したように、この発明によれ
ば、所定数のデータ信号線にそれぞれ分離検出可能な異
なる周波数の高周波信号を供給し、薄膜トランジスタ、
画素電極及び蓄積容量素子を通じてゲート信号線或いは
共通信号線に出力される高周波信号、或いは薄膜トラン
ジスタをオフのままにしてデータ信号線からゲート信号
線或いは共通信号線にリークする高周波信号を取り出
し、周波数選択及び検波して検出信号の状態を検査する
ものであるから、信号線がショートバスで短絡されてい
るアクティブマトリクスアレイの欠陥トランジスタの検
出及びその位置の特定や蓄積容量素子と信号線間の欠陥
の検出及びその位置の特定は勿論、信号線の断線、信号
線間又は信号線と画素電極間のリーク、トランジスタの
リーク、或いは画素電極の欠陥等も非接触で正確に、か
つ容易に検出でき、しかも、欠陥検出位置の特定をも正
確に行うことができるという顕著な効果がある。

【図面の簡単な説明】

【図１】本発明が適用できるアクティブマトリクスアレ
イの一例を模式的に示す構成図である。

【図２】本発明によるアクティブマトリクスアレイ検査
装置の一実施例を示す回路構成図である。

【図３】本発明によるアクティブマトリクスアレイの測
定態様を説明するための模式図である。

【図４】本発明の検査装置によって得られた信号よりア
クティブマトリクスアレイの欠陥を検出する１つの方法
を説明するための図である。

【図５】本発明の検査装置によって得られた信号よりア
クティブマトリクスアレイの欠陥を検出する他の方法を
説明するための図である。

【図６】本発明が適用できるアクティブマトリクスアレ
イの他の例を模式的に示す構成図である。

【図７】従来のアクティブマトリクスアレイの検査装置
及び方法を説明するための模式的な構成図である。

【符号の説明】

Ｇ1 〜Ｇm+1 ゲート信号線 Ｓ1 〜Ｓn データ信号線 Ｔ11〜Ｔmn 薄膜電界効果トランジスタ Ｐ11〜Ｐmn 画素電極 Ｃ11〜Ｃmn 蓄積容量素子 ＰG1〜ＰGm+1 取り出し端子（ボンディングパッ
ド） Ｐg1〜Ｐgm+1 取り出し端子（ボンディングパッ
ド） ＰS1〜ＰSn 取り出し端子（ボンディングパッ
ド） Ｐs1〜Ｐsn 取り出し端子（ボンディングパッ
ド） ＲG1〜ＲGm+1 抵抗 ＲS1〜ＲSn 抵抗 ＳＢG1、ＳＢG2 ショートバス ＳＢS1、ＳＢS2 ショートバス ＣＳ1 〜ＣＳm+1 共通信号線 ＯＳＣ1 〜ＯＳＣn 信号源 ＡＭＰ 増幅器 Ｆ１〜Ｆｎ 周波数分析機能を持った検出増幅
器 ＤＥＴ１〜ＤＥＴｎ 検波器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 多数本のゲート信号線と多数本のデータ
   信号線が互いに絶縁されて行及び列にマトリクス状に直
   交状態で配線され、これら信号線の各交点において薄膜
   トランジスタがゲート信号線及びデータ信号線に接続さ
   れ、各薄膜トランジスタのドレイン又はソース電極が画
   素電極の一方の端子に接続され、各画素電極の他方の端
   子が蓄積容量素子を通じて直ぐ次のゲート信号線に接続
   され、かつ前記ゲート信号線と前記データ信号線が分離
   されて取り出され、各信号線の取り出し端子が微小抵抗
   をもってショートバスにそれぞれ接続され、かつ前記ゲ
   ート信号線は１本置きに反対側又は同方向へ引き出され
   て、それぞれ前記ショートバスに前記微小抵抗をもって
   接続されている形式のアクティブマトリクスアレイの諸
   欠陥を検査するアクティブマトリクスアレイ検査装置に
   おいて、 所定数のデータ信号線にそれぞれ分離検出可能な異なる
   周波数の高周波信号を供給し、前記ゲート信号線にバイ
   アス電圧を印加して前記薄膜トランジスタ、前記画素電
   極及び前記蓄積容量素子を通じて直ぐ次の段のゲート信
   号線に出力される高周波信号、或いは前記ゲート信号線
   にバイアス電圧を印加せずに前記データ信号線から前記
   ゲート信号線にリークする高周波信号を取り出し、周波
   数選択及び検波して検出信号の状態を検査するようにし
   たことを特徴とするアクティブマトリクスアレイ検査装
   置。
2. 【請求項２】 多数本のゲート信号線と多数本のデータ
   信号線が互いに絶縁されて行及び列にマトリクス状に直
   交状態で配線され、これら信号線の各交点において薄膜
   トランジスタがゲート信号線及びデータ信号線に接続さ
   れ、各薄膜トランジスタのドレイン又はソース電極が画
   素電極の一方の端子に接続され、行方向に配置された各
   画素電極の他方の端子が蓄積容量素子を通じて前記ゲー
   ト信号線とほぼ平行な共通信号線にそれぞれ接続され、
   かつ前記ゲート信号線及び前記共通信号線と前記データ
   信号線とが分離されて取り出され、各信号線の取り出し
   端子が微小抵抗をもってショートバスにそれぞれ接続さ
   れ、前記ゲート信号線と前記蓄積容量素子が接続された
   前記共通信号線とが互に反対側又は同方向へ引き出され
   て、それぞれ前記ショートバスに前記微小抵抗をもって
   接続されている形式のアクティブマトリクスアレイの諸
   欠陥を検査するアクティブマトリクスアレイ検査装置に
   おいて、 所定数のデータ信号線にそれぞれ分離検出可能な異なる
   周波数の高周波信号を供給し、前記ゲート信号線にバイ
   アス電圧を印加して前記薄膜トランジスタ、前記画素電
   極及び前記蓄積容量素子を通じて前記共通信号線に出力
   される高周波信号、或いは前記ゲート信号線にバイアス
   電圧を印加せずに前記データ信号線から前記共通信号線
   にリークする高周波信号を取り出し、周波数選択及び検
   波して検出信号の状態を検査するようにしたことを特徴
   とするアクティブマトリクスアレイ検査装置。