JPH0695143A - 電子映像装置 - Google Patents

電子映像装置

Info

Publication number
JPH0695143A
JPH0695143A JP24185192A JP24185192A JPH0695143A JP H0695143 A JPH0695143 A JP H0695143A JP 24185192 A JP24185192 A JP 24185192A JP 24185192 A JP24185192 A JP 24185192A JP H0695143 A JPH0695143 A JP H0695143A
Authority
JP
Japan
Prior art keywords
inspection
wiring
wirings
thin film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24185192A
Other languages
English (en)
Other versions
JP3192236B2 (ja
Inventor
Meiko Ogawa
盟子 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24185192A priority Critical patent/JP3192236B2/ja
Publication of JPH0695143A publication Critical patent/JPH0695143A/ja
Application granted granted Critical
Publication of JP3192236B2 publication Critical patent/JP3192236B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】 【目的】 表示領域に配設した配線の断線や短絡の検査
のための検査用パッドの個数を減らすことができ、かつ
スイッチング素子の数を検査対象となる配線の総本数の
2倍より減らしても配線の断線及び短絡の全数検査を行
うことのできる液晶表示装置等の電子映像装置を提供す
ること。 【構成】 表示領域上に複数の配線(アドレス線,デー
タ線,補助容量線等)を配置した液晶表示装置等の電子
映像装置において、平行配置された配線のうちの隣接す
る2本(L1とL2,L3とL4,…,Ln-1 とLn)
を1組とし、表示領域以外の領域で各配線に1つずつ検
査用の薄膜トランジスタSL1,SL2,〜,SLnを
接続し、かつ薄膜トランジスタを同一組では画素領域を
挟んで反対側に接続したことを特徴する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置や固体撮
像装置等の電子映像装置に係わり、特に画素領域に配設
された配線の断線や配線間の短絡等の検査を容易化した
電子映像装置に関する。
【0002】
【従来の技術】近年、フラットパネルディスプレイとし
ての液晶表示装置は、軽量,薄形化が可能で低消費電力
であることから、例えば携帯用TV,ラップトップパソ
コンのディスプレイなどに応用されており、さらに大型
化,高精細化の研究開発が盛んに進められている。
【0003】液晶駆動用マトリクス基板として、互いに
交差する複数本ずつのアドレス配線及びデータ配線、ア
モルファスSi或いはポリSiにより構成した薄膜トラ
ンジスタ(TFT)又は金属膜−絶縁膜−金属膜構造の
ダイオード(MIM)、及び画素電極を基板上に配列し
た構成が知られている。液晶表示装置は、この液晶駆動
用アクティブマトリクス基板と対向基板との間に液晶を
封入することによって構成される。
【0004】液晶駆動用マトリクス基板の検査の一つと
して、配線の断線及び短絡の検査がある。図8は従来の
検査用パッドの接続例を示す図であり、この図を用いて
従来の検査方法について説明する。配線(L1〜Ln)
の検査用のパッドはそれぞれの配線の両端に或いはその
近傍に形成されている(A1〜An、B1〜Bn)。検
査用パッドに検査用のプローブをプロービングし、対向
するパッド間(例えばA1とB1)及び隣合う配線のパ
ッド間(例えばA1とA2)の電気的特性を測定するこ
とによって、断線及び短絡を検査する。検査パッドの大
きさは検査用のプローブをプロービングするために、1
00μm×100μm程度の大きさが必要である。
【0005】一方、液晶表示装置には高精細化の要求が
あり、配線のピッチを狭くする必要がある。上記に述べ
てきたように検査パッドの大きさは100μm×100
μm程度の大きさが必要なため、例えば配線ピッチが5
0μmピッチになった場合には、検査パッドは一列に並
べることができない。このようなピッチの狭い配線の断
線及び短絡の全数検査を行うためには、図9に示すよう
に検査用のパッドをずらして配置しなければならない。
【0006】しかし、図9のように検査パッドを配置す
ると、配線方向に検査パッドを形成する領域の占有する
幅が広くなるという問題がある。また、検査パッド近辺
の配線の密度が高くなるため、パターン間のスペースが
狭くなり配線パターンが短絡する確率が高くなってしま
い、検査の正確さが低下するばかりでなく、液晶表示装
置の線欠陥を増やしてしまうことにもなる。
【0007】また、検査用のプローブは、通常複数本を
同時にパッドにプロービングした状態で検査を行ってい
るが、検査用のパッドの間隔が狭くなるため、同時にパ
ッドにプロービングすることができるプローブの本数が
少なくなってしまう。従って、同時に検査できる配線の
本数が少なくなってしまい、検査に要する時間が長くな
ってしまうという問題点がある。さらに、検査用パッド
の間隔によってはプロービング自体ができなくなってし
まい、配線の断線及び短絡の全数検査が事実上不可能と
なってしまう。
【0008】そこで検査に必要なパッドの数を減らし、
検査を効率良く行うための配線と検査パッドの接続方法
として、図10のように配線(L1〜Ln)の両端に薄
膜トランジスタ(SL11〜SLn1,SL12〜SL
n2)を接続し、パッドの数を減らす方法がある。両端
に接続した薄膜トランジスタのゲート電極を、例えば4
本毎に同一の配線(CAL1〜CAL4,CBL1〜C
BL4)により駆動することで、検査用パッド対の個数
を4本に1対と減らすことができる。配線の検査方法と
しては、例えば検査用パッドA1とB1の間で、薄膜ト
ランジスタSL11とSL12を同時に駆動することで
配線L1の断線を、SL11とSL22を同時に駆動す
ることで配線L1とL2間の短絡を検査することができ
る。
【0009】しかし、このような配線構造では、配線の
両端に薄膜トランジスタを接続するため、薄膜トランジ
スタの数は検査の対象となる配線の総本数の2倍の個数
が必要であった。
【0010】また、検査の対象となる配線1本につき1
個の薄膜トランジスタを接続して配線の検査パッドを減
らす接続方法として、図11,図12のように、表示領
域に対して片側に薄膜トランジスタを接続し、検査パッ
ドを数本毎に1対とする構造がある。図11において
は、共通配線CBL1〜CBL4を順に走査し検査パッ
ドA1とB1間で電気的測定を行うことによって、配線
L1〜L4の断線を検査することができる。また、図1
2においては、SL1〜SL4を駆動したときにCB
1,CB2,CB3,CB4,B1間の電気的測定を行
うことによって、配線L1〜L4の断線を検査すること
ができる。従って、この構造は液晶表示装置の片側にの
み検査用の薄膜トランジスタや、配線,検査用パッドを
形成する領域がある場合には有効な接続方法ではある。
【0011】しかし、図11,図12のいずれの接続方
法においても、配線間の短絡は、発生する場所によって
検出されたり検出されなかったりするので、短絡検査を
正確に行うことは困難であるという欠点がある。
【0012】
【発明が解決しようとする課題】このように従来、液晶
表示装置が高精細となり配線のピッチが狭くなるにつれ
て、検査用パッドを形成する領域の幅が配線方向に広く
なったり、同時にプローブを使用しての検査ができる配
線の本数が少なくなったり、配線のピッチによってはプ
ロービング自体が不可能となり、配線の全数検査が不可
能となってしまうなどの問題点があった。また、薄膜ト
ランジスタを使用してパッドを少なくする配線構造もあ
るが、上記に述べた配線構造では、配線の断線及び短絡
の全数検査を行うためには、配線の両端に薄膜トランジ
スタを接続するため、薄膜トランジスタの数が検査の対
象となる配線の総本数の2倍となり、薄膜トランジスタ
の形成に要する面積が大きくなる。薄膜トランジスタの
数を減らすと、配線の断線の検査は可能でも、配線間の
短絡の検査を正確に行うことは困難となる。
【0013】また、上記の問題点は液晶表示装置に限る
ものではなく、特定の領域(画素領域)を横断して複数
の配線を設けた構造、例えば固体撮像装置についても同
様に言えることである。
【0014】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、画素領域に配設した配
線の断線や短絡の検査のための検査用パッドの個数を減
らすことができ、かつスイッチング素子の数を検査対象
となる配線の総本数の2倍より減らしても配線の断線及
び短絡の全数検査を行うことのできる電子映像装置を提
供することにある。
【0015】
【課題を解決するための手段】上記課題を解決するため
本発明では、基板基板上に複数の配線を平行に配置した
電子映像装置において、隣接する配線のn本(n≧2)
を1組とし、各配線に1つずつ検査用のスイッチング素
子を接続し、かつスイッチング素子を同一組内では1本
おきに互い違いの配線の終端に接続したことを特徴とし
ている。ここで、スイッチング素子は配線の終端に接続
されるが、終端とは配線の末端及びその周辺を指し、配
線の末端から全長の1/10程度内側に入った領域まで
のことである。
【0016】また本発明は、表示又は撮像に供される画
素領域を横断して複数の配線を平行に配置した電子映像
装置において、隣接する配線のn本(n≧2)を1組と
し、画素領域以外の領域で各配線に1つずつ検査用のス
イッチング素子を接続し、かつスイッチング素子を同一
組では画素領域を挟んで1本おきに互い違いに接続した
ことを特徴としている。
【0017】より具体的には本発明は、複数のアドレス
配線と、このアドレス配線に絶縁膜を介して交差部を形
成する複数のデータ配線と、これら交差部近傍に配置さ
れた画素電極と、交差部に隣接して配置されており、ア
ドレス配線に電気的に接続されたゲート,データ配線に
電気的に接続されたドレイン,画素電極に電気的に接続
されたソースからなる薄膜トランジスタとを備えた液晶
表示装置において、画素電極に接続している薄膜トラン
ジスタ以外に、アドレス配線及びデータ配線の少なくと
も一方の表示領域以外の領域に、配線毎に1つずつ接続
する検査用のスイッチング素子を有し、そのスイッチン
グ素子が表示領域を挟んで、1本おきに互い違いに配置
されている構造を有することを特徴とする。
【0018】
【作用】本発明によれば、配線の片側のみにスイッチン
グ素子を接続し、検査パッドの数を少なくする構造で、
かつ画素領域を挟んで交互にスイッチング素子を接続し
ているので、配線の断線及び短絡を全数検査することが
できる。そして、検査パッド数を減らすことができるた
め、配線のピッチが狭くなっても配線の断線及び短絡の
検査を容易に行うことができる。また、検査パッド数を
減らすために配線に接続するスイッチング素子は、配線
の片側のみに設けるため、スイッチング素子を形成する
ための領域の面積が両側に形成する場合に比べて約半分
でよい。
【0019】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。なお、以下の図では、検査に必要な配線,素
子を記載し、表示領域の等価回路及び信号入力に必要な
入力パッドや駆動回路,保護回路などは省略している。
【0020】図1は、本発明の第1の実施例に係わる液
晶駆動用マトリックス基板の回路構成を示す図である。
検査用パッドA1,A2,〜,An及びB1,B2,
〜,Bnは、検査の対象となっている配線の2本につき
1対ずつ形成されている。配線L1,L3,〜,L(2
m−1)の左端近傍に、スイッチング素子としての薄膜
トランジスタSL1,SL3,〜,SL(2m−1)の
ソース・ドレイン電極の一方が接続され、配線L2,L
4,〜,L(2m)の右端近傍に薄膜トランジスタSL
2,SL4,〜,SL(2m)のソース・ドレイン電極
の一方が接続されている。
【0021】配線に接続している検査用薄膜トランジス
タのもう一方のソース・ドレイン電極は検査用パッドに
接続されており、また薄膜トランジスタが接続していな
い配線端も検査用パッドに接続されている。薄膜トラン
ジスタSL1,SL2,〜,SLnのゲート電極は、検
査用共通パッドCA1及びCB1に接続されている検査
用共通配線CAL1及びCBL1に接続されている。つ
まり、薄膜トランジスタは、図示しない表示領域の外に
表示領域を挟んで1本おきに互い違いに設けられてい
る。
【0022】なお、この実施例においては、検査用の薄
膜トランジスタをoff状態にすることによって、配線
は全て電気的に独立した状態になるので、液晶表示装置
が完成した後も検査用の薄膜トランジスタ及び検査用配
線を液晶駆動用マトリックス基板の回路から切り放す必
要はない。つまり、本検査のための検査用スイッチング
素子,検査用パッド,配線などは、配線端などの切り放
しが容易な場所に形成する必要はなく、表示領域以外の
任意の場所に形成することができる。また、切り放すた
めの、新たなパターニング及びエッチングの必要もな
い。
【0023】次に、本実施例における配線の断線及び短
絡の検査方法について説明する。まず、検査用共通パッ
ドCA1より電気信号を入れて、検査用共通配線CAL
1に接続している薄膜トランジスタSL1,SL3,
〜,SL(2m+1)をon状態にし、検査パッドA1
とB1,A2とB2,〜,AnとBn間の電気的特性を
測定して、配線L1,L3,〜,L(2m−1)の断線
を検査する。この時、検査用共通配線CBL1に接続し
ている薄膜トランジスタSL2,SL4,〜,SL(2
m)はoffの状態である。
【0024】次いで、検査用共通パッドCB1より電気
信号を入れて、検査用共通配線CBL1に接続している
薄膜トランジスタSL2,SL4,〜,SL(2m)を
on状態にし、検査パッドA1とB1,A2とB2,
〜,AnとBn間の電気的特性を測定して、配線L2,
L4,〜,L(2m)の断線を検査する。この時検査用
共通配線CAL1に接続している薄膜トランジスタSL
1,SL3,〜,SL(2m+1)はoffの状態であ
る。
【0025】最後に、検査用共通配線CAL1,CBL
2のいずれに接続している薄膜トランジスタもoffの
状態として、検査用パッドA1とB1,A2とB2,
〜,AnとBn間、及びA1とB2,A2とB3,〜,
An−1とBn間の電気的測定を行って、配線間の短絡
を検査する。
【0026】このように本実施例によれば、配線L1,
L2,〜,Lnの断線及び隣接する配線間の短絡を検査
することができ、しかもこれらの全数検査を行うことが
できる。そしてこの場合、配線の断線及び短絡の検査の
ためのパッドの数を従来のスイッチング素子を使用しな
い場合の約半分の数に減らすことができ、かつ図10の
従来例に比較してスイッチング素子の数を半分にしても
全数検査を行うことができる。
【0027】図2は、本発明の第2の実施例に係わる液
晶駆動用マトリックス基板の回路構成を示す図である。
検査パッドA1,A2,〜,An及びB1,B2,〜,
Bnは第1の実施例と同様2本の配線に対して1対あ
る。検査用の薄膜トランジスタSL1,SL2,〜,S
Lnも第1の実施例と同様に配線の左端近傍と、右端近
傍に互い違いに配置されているが、検査の対象となる配
線に接続しているのは、薄膜トランジスタのゲート電極
である。薄膜トランジスタのソース・ドレイン電極は、
検査用共通パッドCA1,CA2及びCB1,CB2に
接続している検査用共通配線CAL1,CAL2及びC
BL1,CBL2にそれぞれ接続されている。
【0028】なお、この実施例においても、配線は全て
電気的に独立しているので、液晶表示装置が完成した後
も検査用の薄膜トランジスタ及び検査用配線を液晶駆動
用マトリックス基板の回路から切り放す必要はない。
【0029】次に、第2の実施例における検査方法につ
いて説明する。検査用パッドA1,A2,〜An及びB
1,B2,〜,Bnを順に走査していくことにより薄膜
トランジスタSL1,SL2,〜SLnを順番にon状
態にしていくことができ、そのときのCA1とCA2
間,CB1とCB2間,…の電気的特性を測定すること
によって、配線L1,L2,〜,Lnの断線を検査す
る。次いで、検査用パッドA1とB1及びB2間,A2
とB2及びB3間の電気的特性を測定することによっ
て、配線間の短絡を検査する。
【0030】このような実施例であっても、第1の実施
例と同様に、配線L1,L2,〜,Lnの断線及び短絡
を全数検査することができ、これらの検査のためのパッ
ドの数を減らし、かつスイッチング素子の数を減らすこ
とができる。
【0031】図3は、本発明の第3の実施例に係わる液
晶駆動用マトリックス基板の回路構成を示す図である。
この実施例は、基本的には第1の実施例の薄膜トランジ
スタと配線の接続方法と同じであるが、検査用のパッド
を4本毎に1対形成していることが異なる。検査用共通
配線はCAL1,CAL2,CBL1,CBL2の4本
を形成しており、共通の検査用パッド対を使用している
配線に接続している検査用薄膜トランジスタのゲート電
極は、全て異なる検査用共通配線に接続している。さら
に、薄膜トランジスタはSL1,SL3,〜,SL(2
m+1)が配線の左端近傍に、薄膜トランジスタはSL
2,SL4,〜,SL2mが配線の右端近傍に接続され
ている。
【0032】検査方法は、第1の実施例と同様である。
この実施例においては従来の素子を使用しない配線構造
の場合と比較すると、検査パッドの個数は約1/4とな
る。さらに、共通配線の本数を増やすことによって、1
対の検査パッドで測定できる配線の本数を増やすことが
可能なので、検査パッドの個数をさらに減らすことがで
きる。但し、このままだと配線L1とL3,L2とL4
が表示領域外部で接続されているので、検査後に検査用
の薄膜トランジスタ及び検査用配線を液晶駆動用マトリ
ックス基板の回路から切り放す必要がある。
【0033】図4は、本発明の第4の実施例に係わる液
晶駆動用マトリックス基板の回路構成を示す図である。
この実施例は基本的には第2の実施例の薄膜トランジス
タと配線の接続方法と同じであるが、検査用のパッドを
4本毎に1対形成していることが異なる。検査用共通配
線はCAL1,CAL2,CAL3,CBL1,CBL
2,CBL3の6本を形成しており、共通の検査用パッ
ド対を使用している配線に接続している検査用薄膜トラ
ンジスタの、ソース・ドレイン電極の接続している検査
用共通配線の組み合わせは、全て異なる組み合わせにな
っている。
【0034】検査方法は、第2の実施例と同様である。
この実施例においては従来の素子を使用しない配線構造
の場合と比較すると、検査パッドの個数は約1/4とな
る。さらに、共通配線の本数を増やすことによって、1
対の検査パッドで測定できる配線の本数を増やすことが
可能なので検査パッドの個数をさらに減らすことができ
る。なお、この場合も第3の実施例と同様に、検査後に
検査用の薄膜トランジスタ及び検査用配線を液晶駆動用
マトリックス基板の回路から切り放す必要がある。
【0035】図5は、本発明の第5の実施例に係わる液
晶駆動用マトリックス基板の回路構成を示す図である。
この実施例は、基本的には第3の実施例における薄膜ト
ランジスタと配線の接続方法と同じであるが、検査用の
共通配線はCAL1,CBL1の2本で、左端近傍にあ
る薄膜トランジスタのゲート電極は全てCAL1に、右
端近傍にある薄膜トランジスタのゲート電極は全てCB
L2に接続していることが異なる。この構造の場合には
断線した配線を特定することはできないが、より簡易的
な測定で検査の対象となる全配線の断線及び短絡の検査
を行うことができる。
【0036】図6は、本発明の第6の実施例に係わる液
晶駆動用マトリックス基板の回路構成を示す図である。
この実施例は基本的には第4の実施例における薄膜トラ
ンジスタと配線の接続方法と同じである。この実施例に
おいては、検査用の薄膜トランジスタの接続していない
方の配線端と検査用のパッドの間に、抵抗(R1〜R
n)が挿入されている。
【0037】このような構成であれば、配線の断線や短
絡の検査は第4の実施例と全く同様にして行うことがで
きる。そして、抵抗を挿入したことにより、配線は全て
電気的に独立した状態になるので、液晶表示装置が完成
した後も検査用の薄膜トランジスタ及び検査用配線を液
晶駆動用基板の回路から切り放す必要はない。
【0038】図7は、本発明の第7の実施例に係わる液
晶駆動用マトリックス基板の回路構成を示す図である。
第1〜第6の実施例においては、配線端に接続する検査
のためのスイッチング素子に薄膜トランジスタを使用し
ていたが、この実施例においてはダイオードを検査のた
めのスイッチング素子として使用したものである。
【0039】このような構成であっても、検査パッドに
印加する電圧の極性を変えることにより、ダイオードを
スイッチング素子として使用することができ、第1の実
施例と同様に、少ないパッド数及び少ないスイッチング
素子数で配線の断線及び短絡を検査することができる。
【0040】なお、本発明は上述した各実施例に限定さ
れるものではない。検査が必要な複数本の配線を有する
ならば、薄膜トランジスタを使用したアクティブマトリ
クス型の液晶表示装置に限らず、MIM素子を使用した
アクティブマトリクス型の液晶表示装置、或いは単純マ
トリクス型の液晶表示装置にも適用できる。さらに、透
過型,反射型のいずれの液晶表示装置にも適用すること
ができる。液晶表示装置の液晶駆動用基板及び対向基板
上の配線、例えばアドレス配線,データ配線,補助容量
線などの配線にも適用することができ、それらの配線の
全て或いは一部で実施することが可能である。また、配
線の検査用のパッド対を配線毎に形成してもプロービン
グに支障をきたさないような配線ピッチの液晶表示装置
においても、本発明を適用することにより検査用パッド
数を減らすことができるため、検査が簡便になるという
メリットがある。
【0041】また、液晶駆動用マトリックス基板は、基
板を静電気から保護するために、少なくとも工程中はシ
ョートリングを有する場合が多い。ショートリングがあ
っても、例えば図13に示すように、配線L1〜L4が
抵抗GR1〜GR4を介してショートリングGRに接続
している構造とすれば、ショートリング付きの液晶駆動
用マトリックス基板でも本発明を適用することができ
る。また、本発明は液晶表示装置に限らず、特定の領域
に複数の配線を設置した構造に適用することができ、例
えば固体撮像装置や半導体メモリ等のLSIにも適用す
ることも可能である。その他、本発明の要旨を逸脱しな
い範囲で、種々変形して実施することができる。
【0042】
【発明の効果】以上詳述したように本発明によれば、隣
接する配線のn本(n≧2)を1組とし、画素領域を挟
んで互い違いに検査用のスイッチング素子を設けている
ので、配線の断線や短絡の検査のための検査用パッドの
個数を減らすことができ、かつスイッチング素子の数を
減らすことのできる電子映像装置を実現することが可能
となる。
【図面の簡単な説明】
【図1】第1の実施例に係わる液晶駆動用マトリックス
基板の回路構成を示す図。
【図2】第2の実施例に係わる液晶駆動用マトリックス
基板の回路構成を示す図。
【図3】第3の実施例に係わる液晶駆動用マトリックス
基板の回路構成を示す図。
【図4】第4の実施例に係わる液晶駆動用マトリックス
基板の回路構成を示す図。
【図5】第5の実施例に係わる液晶駆動用マトリックス
基板の回路構成を示す図。
【図6】第6の実施例に係わる液晶駆動用マトリックス
基板の回路構成を示す図。
【図7】第7の実施例に係わる液晶駆動用マトリックス
基板の回路構成を示す図。
【図8】従来の配線の検査用パッドの接続例を示す図。
【図9】検査用のパッドをずらして配置した従来例を示
す図。
【図10】配線の両端に薄膜トランジスタを接続した従
来例を示す図。
【図11】表示領域に対して片側に薄膜トランジスタを
接続した従来例を示す図。
【図12】表示領域に対して片側に薄膜トランジスタを
接続した従来例を示す図。
【図13】本発明の変形例を示す図。
【符号の説明】 L1,L2,〜,Ln…断線及び短絡の検査の対象とな
る配線 A1,A2,〜,An…検査用パッド B1,B2,〜,Bn…検査用パッド CA1,CA2,〜,CAn…検査用共通パッド CB1,CB2,〜,CBn…検査用共通パッド CAL1,CAL2,〜,CALn…検査用共通配線 CBL1,CBL2,〜,CBLn…検査用共通配線 SL1〜SLn,SL11〜SLn1,SL21〜SL
2n…検査のためのスイッチング素子 R1,R2,〜,Rn…抵抗

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】基板と、この基板上に平行に配置された複
    数の配線と、隣接する配線のn本(n≧2)を1組と
    し、各配線に1つずつ接続され、かつ同一組内では1本
    おきに互い違いの前記配線の終端に接続された検査用の
    スイッチング素子とを具備してなることを特徴とする電
    子映像装置。
JP24185192A 1992-09-10 1992-09-10 電子映像装置 Expired - Fee Related JP3192236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24185192A JP3192236B2 (ja) 1992-09-10 1992-09-10 電子映像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24185192A JP3192236B2 (ja) 1992-09-10 1992-09-10 電子映像装置

Publications (2)

Publication Number Publication Date
JPH0695143A true JPH0695143A (ja) 1994-04-08
JP3192236B2 JP3192236B2 (ja) 2001-07-23

Family

ID=17080457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24185192A Expired - Fee Related JP3192236B2 (ja) 1992-09-10 1992-09-10 電子映像装置

Country Status (1)

Country Link
JP (1) JP3192236B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047850A (ja) * 2004-08-06 2006-02-16 Toshiba Matsushita Display Technology Co Ltd 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2007140378A (ja) * 2005-11-22 2007-06-07 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2008216997A (ja) * 2007-02-08 2008-09-18 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US7755713B2 (en) 2008-02-15 2010-07-13 Chunghwa Picture Tubes, Ltd. Peripheral circuit
KR101274656B1 (ko) * 2005-04-29 2013-06-12 엘지디스플레이 주식회사 표시장치용 트랜지스터 어레이 기판
WO2016035810A1 (ja) * 2014-09-03 2016-03-10 富士フイルム株式会社 タッチパネル用導電フィルム
WO2017168530A1 (ja) * 2016-03-28 2017-10-05 堺ディスプレイプロダクト株式会社 基板の配線経路の検査方法及び検査システム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047850A (ja) * 2004-08-06 2006-02-16 Toshiba Matsushita Display Technology Co Ltd 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP4630598B2 (ja) * 2004-08-06 2011-02-09 東芝モバイルディスプレイ株式会社 表示装置、表示装置の検査方法、及び、表示装置の検査装置
KR101274656B1 (ko) * 2005-04-29 2013-06-12 엘지디스플레이 주식회사 표시장치용 트랜지스터 어레이 기판
JP2007140378A (ja) * 2005-11-22 2007-06-07 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2008216997A (ja) * 2007-02-08 2008-09-18 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US7755713B2 (en) 2008-02-15 2010-07-13 Chunghwa Picture Tubes, Ltd. Peripheral circuit
WO2016035810A1 (ja) * 2014-09-03 2016-03-10 富士フイルム株式会社 タッチパネル用導電フィルム
JPWO2016035810A1 (ja) * 2014-09-03 2017-06-01 富士フイルム株式会社 タッチパネル用導電フィルム
WO2017168530A1 (ja) * 2016-03-28 2017-10-05 堺ディスプレイプロダクト株式会社 基板の配線経路の検査方法及び検査システム
JPWO2017168530A1 (ja) * 2016-03-28 2018-12-20 堺ディスプレイプロダクト株式会社 基板の配線経路の検査方法及び検査システム
CN109073695A (zh) * 2016-03-28 2018-12-21 堺显示器制品株式会社 基板的配线路径的检查方法及检查系统
US10663815B2 (en) 2016-03-28 2020-05-26 Sakai Display Products Corporation Inspection method and inspection system for wiring path of substrate

Also Published As

Publication number Publication date
JP3192236B2 (ja) 2001-07-23

Similar Documents

Publication Publication Date Title
KR100192193B1 (ko) 다수의 션트 버스를 갖는 액정 표시 패널
KR100353955B1 (ko) 신호라인 검사를 위한 액정표시장치
KR940006156B1 (ko) 액정표시소자 제조방법
TWI323822B (en) Active device array sbustrate, liquid crystal display panel and examining methods thereof
JPH08101397A (ja) 薄膜トランジスタ型液晶表示装置とその製造方法
KR19990038435A (ko) 액정표시장치
KR100490040B1 (ko) 두개이상의쇼팅바를갖는액정표시장치및그제조방법
KR20070047097A (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US5473261A (en) Inspection apparatus and method for display device
JP3192236B2 (ja) 電子映像装置
KR100576629B1 (ko) 액정표시장치의 tft어레이 기판 및 그 검사방법
JP3316929B2 (ja) マトリックス配線基板
JP4537261B2 (ja) 検査装置
JPH07287249A (ja) 薄膜トランジスタアレイ及びその検査方法
JPH08262485A (ja) 液晶表示装置
JP3014915B2 (ja) 多面取り薄膜トランジスタアレイ基板及びその検査方法
JP3268102B2 (ja) アレイ基板
JPH05333370A (ja) アクティブマトリクス型液晶表示素子
JP3444753B2 (ja) アクティブマトリクス型液晶パネルとその製造法および駆動法
KR100296551B1 (ko) 액정표시장치의불량검사방법
JP3273905B2 (ja) 液晶表示装置のアクティブマトリクス基板及びその検査方法
KR20050006521A (ko) 액정 표시 장치 및 그 검사 방법
JP2007140405A (ja) アクティブマトリクス型検査基板
JP6724503B2 (ja) 表示装置用基板およびその製造方法、表示パネルならびに表示装置
JP2002229056A (ja) 表示装置用電極基板及びその検査方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees