JP3268102B2 - アレイ基板 - Google Patents
アレイ基板Info
- Publication number
- JP3268102B2 JP3268102B2 JP35019693A JP35019693A JP3268102B2 JP 3268102 B2 JP3268102 B2 JP 3268102B2 JP 35019693 A JP35019693 A JP 35019693A JP 35019693 A JP35019693 A JP 35019693A JP 3268102 B2 JP3268102 B2 JP 3268102B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- active matrix
- address
- disconnection
- matrix array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等に用い
られるアレイ基板に係わり、特にアドレス配線やデータ
配線の断線検査機能を備えたアレイ基板に関する。
られるアレイ基板に係わり、特にアドレス配線やデータ
配線の断線検査機能を備えたアレイ基板に関する。
【０００２】
【従来の技術】従来、液晶表示装置等に使用されるマト
リックスアレイとして、薄膜トランジスタ（ＴＦＴ）を
用いたアクティブマトリックスアレイが知られている。
図５は従来のアクティブマトリックスアレイの一部を示
す等価回路図である。Ａ１〜Ａ４はアドレス配線、Ｄ１
〜Ｄ４はデータ配線、Ｔ11〜Ｔ44はＴＦＴ、Ｐ11〜Ｐ44
は画素電極である。実際の薄膜トランジスタアレイは、
アドレス配線Ａ及びデータ配線Ｄが数百〜数千本形成さ
れるが、図面では説明のため簡略化してある。ＴＦＴの
ゲート端子はアドレス配線Ａに、ドレイン端子はデータ
配線Ｄに、ソース端子は画素電極Ｐに接続される。
リックスアレイとして、薄膜トランジスタ（ＴＦＴ）を
用いたアクティブマトリックスアレイが知られている。
図５は従来のアクティブマトリックスアレイの一部を示
す等価回路図である。Ａ１〜Ａ４はアドレス配線、Ｄ１
〜Ｄ４はデータ配線、Ｔ11〜Ｔ44はＴＦＴ、Ｐ11〜Ｐ44
は画素電極である。実際の薄膜トランジスタアレイは、
アドレス配線Ａ及びデータ配線Ｄが数百〜数千本形成さ
れるが、図面では説明のため簡略化してある。ＴＦＴの
ゲート端子はアドレス配線Ａに、ドレイン端子はデータ
配線Ｄに、ソース端子は画素電極Ｐに接続される。
【０００３】次に、この種のアクティブマトリックスア
レイの検査方法について説明する。アクティブマトリッ
クスアレイの種々の検査項目の中で重要な検査項目とし
て、配線の断線検査がある。配線の断線はアクティブマ
トリックスアレイにおいて致命的な欠陥となるため、断
線検査を行って不良アレイの後工程への流れ込みを事前
に食い止める必要がある。
レイの検査方法について説明する。アクティブマトリッ
クスアレイの種々の検査項目の中で重要な検査項目とし
て、配線の断線検査がある。配線の断線はアクティブマ
トリックスアレイにおいて致命的な欠陥となるため、断
線検査を行って不良アレイの後工程への流れ込みを事前
に食い止める必要がある。
【０００４】ここでは、従来のアクティブマトリックス
アレイにおける断線検査としてアドレス配線側の断線検
査方法を示す。前記図５において、アドレス配線Ａの両
端電極にプローブ４，５を接触させ、各々のプローブ
４，５間の抵抗を抵抗値測定計６により測定する。これ
を、全てのアドレス配線Ａについて行う。この場合、１
をアドレス断線箇所とすると、アドレス配線Ａ３の検査
時に非常に高い抵抗値が得られるために断線を検出でき
る。
アレイにおける断線検査としてアドレス配線側の断線検
査方法を示す。前記図５において、アドレス配線Ａの両
端電極にプローブ４，５を接触させ、各々のプローブ
４，５間の抵抗を抵抗値測定計６により測定する。これ
を、全てのアドレス配線Ａについて行う。この場合、１
をアドレス断線箇所とすると、アドレス配線Ａ３の検査
時に非常に高い抵抗値が得られるために断線を検出でき
る。
【０００５】しかしながら、この種の方法にあっては次
のような問題があった。即ち、断線検査を行う場合、配
線にプローブを接触させる必要があるが、近年のアクテ
ィブマトリックスアレイの高精細化，多画素化に伴い、
配線の狭ピッチ化も進んでいる。一方、現状のプローブ
では、配線ピッチ８０μｍ程度までしか実用上、対応で
きないといわれている。このため、プローブ限界ピッチ
以下の配線の断線検査が困難になりつつあるという問題
があった。
のような問題があった。即ち、断線検査を行う場合、配
線にプローブを接触させる必要があるが、近年のアクテ
ィブマトリックスアレイの高精細化，多画素化に伴い、
配線の狭ピッチ化も進んでいる。一方、現状のプローブ
では、配線ピッチ８０μｍ程度までしか実用上、対応で
きないといわれている。このため、プローブ限界ピッチ
以下の配線の断線検査が困難になりつつあるという問題
があった。
【０００６】
【発明が解決しようとする課題】このように、従来のア
クティブマトリックスアレイにおいては、アドレスやデ
ータ等の配線の狭ピッチ化に伴い、プローブを用いた断
線検査が難しくなっている。本発明は、上記事情を考慮
してなされたもので、その目的とするところは、配線ピ
ッチが狭くなっても容易に断線検査を可能にするアレイ
基板を提供することにある。
クティブマトリックスアレイにおいては、アドレスやデ
ータ等の配線の狭ピッチ化に伴い、プローブを用いた断
線検査が難しくなっている。本発明は、上記事情を考慮
してなされたもので、その目的とするところは、配線ピ
ッチが狭くなっても容易に断線検査を可能にするアレイ
基板を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち本発
明は、複数の配線が平行して形成されたアレイ基板にお
いて、配線に２端子のうちの一方の端子を接続した容量
素子をそれぞれ形成し、且つこれらの容量素子の他方の
端子を複数端子共通に接続してなることを特徴とする。
に本発明は、次のような構成を採用している。即ち本発
明は、複数の配線が平行して形成されたアレイ基板にお
いて、配線に２端子のうちの一方の端子を接続した容量
素子をそれぞれ形成し、且つこれらの容量素子の他方の
端子を複数端子共通に接続してなることを特徴とする。
【０００８】特に本発明は、複数のアドレス配線及び複
数のデータ配線の各交差点毎にスイッチング素子が形成
されたアレイ基板（アクティブマトリックスアレイ）に
おいて、アドレス配線とデータ配線の少なくとも一方の
各配線に、２端子のうちの一方の端子を接続した容量素
子をそれぞれ形成し、且つこれらの容量素子の他方の端
子を複数端子共通に接続してなることを特徴とする。
数のデータ配線の各交差点毎にスイッチング素子が形成
されたアレイ基板（アクティブマトリックスアレイ）に
おいて、アドレス配線とデータ配線の少なくとも一方の
各配線に、２端子のうちの一方の端子を接続した容量素
子をそれぞれ形成し、且つこれらの容量素子の他方の端
子を複数端子共通に接続してなることを特徴とする。
【０００９】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) アドレス配線とデータ配線の少なくとも一方の各配
線に順次電圧を印加すると共に、このとき容量素子に誘
起される電荷を検出して、配線の断線検査を行うこと。 (2) スイッチング素子はＴＦＴであること。 (3) 容量素子の他端を複数個共通接続した共通接続配線
に電荷検出回路を設けること。
は、次のものがあげられる。 (1) アドレス配線とデータ配線の少なくとも一方の各配
線に順次電圧を印加すると共に、このとき容量素子に誘
起される電荷を検出して、配線の断線検査を行うこと。 (2) スイッチング素子はＴＦＴであること。 (3) 容量素子の他端を複数個共通接続した共通接続配線
に電荷検出回路を設けること。
【００１０】
【作用】本発明は、アクティブマトリックスアレイ等の
アレイ基板の主に周辺部に容量素子を形成し、容量素子
の一方の端子をアレイ基板に平行に形成された配線の一
端（ここでは仮に右端とする）にそれぞれ接続し、かつ
各々の容量素子のもう一方の端子を複数端子共通に接続
したものである。
アレイ基板の主に周辺部に容量素子を形成し、容量素子
の一方の端子をアレイ基板に平行に形成された配線の一
端（ここでは仮に右端とする）にそれぞれ接続し、かつ
各々の容量素子のもう一方の端子を複数端子共通に接続
したものである。
【００１１】従って、右端に容量素子を接続した各配線
の左端より電気信号を印加すると、その配線が断線して
いなければ、配線の右端にある容量素子の一端に電気信
号が印加される。配線が断線していれば、容量素子の一
端には電気信号は印加されない。このため、容量素子の
もう一方の端子に誘起される電荷を検出することによ
り、アクティブマトリックスアレイ等のアレイ基板の配
線の断線の有無を判定することが可能となる。
の左端より電気信号を印加すると、その配線が断線して
いなければ、配線の右端にある容量素子の一端に電気信
号が印加される。配線が断線していれば、容量素子の一
端には電気信号は印加されない。このため、容量素子の
もう一方の端子に誘起される電荷を検出することによ
り、アクティブマトリックスアレイ等のアレイ基板の配
線の断線の有無を判定することが可能となる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。 （実施例１）図１は、本発明の第１の実施例に係わるア
クティブマトリックスアレイ（アレイ基板）を示す等価
回路図である。Ａ１〜Ａ４はアドレス配線、Ｄ１〜Ｄ４
はデータ配線、Ｔ11〜Ｔ44はＴＦＴ、Ｐ11〜Ｐ44は画素
電極である。実際の薄膜トランジスタアレイは、アドレ
ス配線Ａ及びデータ配線Ｄが数百〜数千本形成される
が、図面では説明のため簡略化してある。ＴＦＴのゲー
ト端子はアドレス配線Ａに、ドレイン端子はデータ配線
Ｄに、ソース端子は画素電極Ｐに接続される。
する。 （実施例１）図１は、本発明の第１の実施例に係わるア
クティブマトリックスアレイ（アレイ基板）を示す等価
回路図である。Ａ１〜Ａ４はアドレス配線、Ｄ１〜Ｄ４
はデータ配線、Ｔ11〜Ｔ44はＴＦＴ、Ｐ11〜Ｐ44は画素
電極である。実際の薄膜トランジスタアレイは、アドレ
ス配線Ａ及びデータ配線Ｄが数百〜数千本形成される
が、図面では説明のため簡略化してある。ＴＦＴのゲー
ト端子はアドレス配線Ａに、ドレイン端子はデータ配線
Ｄに、ソース端子は画素電極Ｐに接続される。
【００１３】ここまでの構成は、従来装置と同様である
が、本実施例ではこれに加えて、アクティブマトリック
スアレイのアドレス配線に印加される電気信号を検出す
るための容量素子Ｃ１〜Ｃ４、共通検出配線ＴＬが設け
られている。具体的には、容量素子Ｃ１〜Ｃ４の一端は
アドレス配線Ａに接続されて、他端は共通検出配線ＴＬ
に接続されている。
が、本実施例ではこれに加えて、アクティブマトリック
スアレイのアドレス配線に印加される電気信号を検出す
るための容量素子Ｃ１〜Ｃ４、共通検出配線ＴＬが設け
られている。具体的には、容量素子Ｃ１〜Ｃ４の一端は
アドレス配線Ａに接続されて、他端は共通検出配線ＴＬ
に接続されている。
【００１４】次に、上記構成のアクティブマトリックス
アレイにおけるアドレス配線の断線検査方法について説
明する。図２（ａ）（ｂ）は検査時の状態を示す図であ
る。図中２は電圧印加装置であり、具体的にはテープ・
オートメイティド・ボンディング（ＴＡＢ）やチップ・
オン・ガラス（ＣＯＧ）等の技術を利用してアクティブ
マトリックスアレイに接続されるアドレス配線駆動用の
ＩＣ等である。また、予め駆動回路をアレイ基板上に形
成したものであってもよい。
アレイにおけるアドレス配線の断線検査方法について説
明する。図２（ａ）（ｂ）は検査時の状態を示す図であ
る。図中２は電圧印加装置であり、具体的にはテープ・
オートメイティド・ボンディング（ＴＡＢ）やチップ・
オン・ガラス（ＣＯＧ）等の技術を利用してアクティブ
マトリックスアレイに接続されるアドレス配線駆動用の
ＩＣ等である。また、予め駆動回路をアレイ基板上に形
成したものであってもよい。
【００１５】図中３は、共通検出配線ＴＬに接続される
電荷検出回路であり、具体的には図３（ａ）（ｂ）に示
すような、オペアンプと容量や抵抗を組み合わせた電荷
積分回路や電流電圧変換回路等である。この種の電荷検
出回路を用いる場合、共通検出配線はオペアンプの反転
入力端子に接続されるため、非反転入力端子（ＧＮＤに
する）とほぼ同電位にできる。
電荷検出回路であり、具体的には図３（ａ）（ｂ）に示
すような、オペアンプと容量や抵抗を組み合わせた電荷
積分回路や電流電圧変換回路等である。この種の電荷検
出回路を用いる場合、共通検出配線はオペアンプの反転
入力端子に接続されるため、非反転入力端子（ＧＮＤに
する）とほぼ同電位にできる。
【００１６】断線検査は、まず図２（ａ）に示すように
アドレス配線の左端に電圧印加装置２を接続し、Ａ１の
配線にのみＶ＋（＋電圧）の電気パルスを印加し、その
他の配線Ａ２〜Ａ４にはＧＮＤの電位を印加する。ま
た、上述のように共通検出配線ＴＬもほぼＧＮＤと同電
位である。従って、容量素子Ｃ１にのみ電荷Ｑ１＝Ｃ１
×Ｖ１が誘起され、Ｃ２〜Ｃ４には電荷が誘起されな
い。誘起された電荷量は、電荷検出回路３の出力電圧を
監視することによって求めることができる。以後、Ｖ＋
電圧出力端子をシフトさせ、前述のように、各配線を独
立に測定する。
アドレス配線の左端に電圧印加装置２を接続し、Ａ１の
配線にのみＶ＋（＋電圧）の電気パルスを印加し、その
他の配線Ａ２〜Ａ４にはＧＮＤの電位を印加する。ま
た、上述のように共通検出配線ＴＬもほぼＧＮＤと同電
位である。従って、容量素子Ｃ１にのみ電荷Ｑ１＝Ｃ１
×Ｖ１が誘起され、Ｃ２〜Ｃ４には電荷が誘起されな
い。誘起された電荷量は、電荷検出回路３の出力電圧を
監視することによって求めることができる。以後、Ｖ＋
電圧出力端子をシフトさせ、前述のように、各配線を独
立に測定する。
【００１７】いま、図２（ｂ）に示すように、アドレス
配線Ａ３にＶ＋電圧を印加するときは、断線箇所が存在
するために電気パルスが容量素子Ｃ３に印加されず、従
って電荷も誘起されない。以上のように、容量素子Ｃ１
〜Ｃ４に誘起される電荷量の大きさにより、配線の断線
の有無を検出することができる。なお、電圧印加装置２
としては従来のプローブを用いてもよい。この場合にお
いても、配線の片端にのみプロービングすれば十分なた
め、プローブ本数を従来の１／２程度にすることができ
る。
配線Ａ３にＶ＋電圧を印加するときは、断線箇所が存在
するために電気パルスが容量素子Ｃ３に印加されず、従
って電荷も誘起されない。以上のように、容量素子Ｃ１
〜Ｃ４に誘起される電荷量の大きさにより、配線の断線
の有無を検出することができる。なお、電圧印加装置２
としては従来のプローブを用いてもよい。この場合にお
いても、配線の片端にのみプロービングすれば十分なた
め、プローブ本数を従来の１／２程度にすることができ
る。
【００１８】（実施例２）図４は、本発明の第２の実施
例に係わるアクティブマトリックスアレイを示す等価回
路図である。なお、図１と同一部分には同一符号を付し
て、その詳しい説明は省略する。また、図ではＴＦＴや
画素電極は省略している。この実施例では、アドレス配
線の左端をＮ本ずつ共通接続してブロック化し、各配線
の右端に接続された容量素子のもう一方の端子をそれぞ
れ異なるブロックの容量素子と共通接続できるよう、Ｎ
本の共通検出配線を形成し配線選択スイッチ４等を介し
て電荷検出回路３と接続している。
例に係わるアクティブマトリックスアレイを示す等価回
路図である。なお、図１と同一部分には同一符号を付し
て、その詳しい説明は省略する。また、図ではＴＦＴや
画素電極は省略している。この実施例では、アドレス配
線の左端をＮ本ずつ共通接続してブロック化し、各配線
の右端に接続された容量素子のもう一方の端子をそれぞ
れ異なるブロックの容量素子と共通接続できるよう、Ｎ
本の共通検出配線を形成し配線選択スイッチ４等を介し
て電荷検出回路３と接続している。
【００１９】この実施例においても、第１の実施例で説
明したのと同様の方法で各ブロック毎に電気パルスを印
加し、各共通検出配線ＴＬを通じて各配線の断線検査を
容易に行うことができる。しかもこの実施例の場合、プ
ローブ等の本数をさらに低減でき、またピッチも拡大す
るため効果は非常に大きい。
明したのと同様の方法で各ブロック毎に電気パルスを印
加し、各共通検出配線ＴＬを通じて各配線の断線検査を
容易に行うことができる。しかもこの実施例の場合、プ
ローブ等の本数をさらに低減でき、またピッチも拡大す
るため効果は非常に大きい。
【００２０】なお、本発明は上述した各実施例に限定さ
れるものではない。実施例では、アクティブマトリック
スアレイのアドレス配線について説明したが、データ配
線にも適用できるのは勿論である。また、スイッチング
素子として薄膜トランジスタ（ＴＦＴ）を用いたアクテ
ィブマトリックスアレイで説明したが、ＭＩＭ等の２端
子スイッチング素子等を用いたアクティブマトリックス
アレイでも本発明の容量素子が容易に形成できるため、
同様の効果が得られる。
れるものではない。実施例では、アクティブマトリック
スアレイのアドレス配線について説明したが、データ配
線にも適用できるのは勿論である。また、スイッチング
素子として薄膜トランジスタ（ＴＦＴ）を用いたアクテ
ィブマトリックスアレイで説明したが、ＭＩＭ等の２端
子スイッチング素子等を用いたアクティブマトリックス
アレイでも本発明の容量素子が容易に形成できるため、
同様の効果が得られる。
【００２１】また、本発明はアクティブマトリックスア
レイに限るものではなく、他のアレイ基板、例えば単純
マトリックス基板にも適用することができる。その他、
本発明の要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
レイに限るものではなく、他のアレイ基板、例えば単純
マトリックス基板にも適用することができる。その他、
本発明の要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
【００２２】
【発明の効果】以上説明したように本発明によれば、平
行配置された配線に、各配線に印加される電気信号を検
出するための容量素子を形成し、なおかつ各容量素子の
一方の端子を複数端子共通にしたものであるから、配線
が狭ピッチ化した場合においても、アレイ基板の断線検
査を容易に行うことができる。
行配置された配線に、各配線に印加される電気信号を検
出するための容量素子を形成し、なおかつ各容量素子の
一方の端子を複数端子共通にしたものであるから、配線
が狭ピッチ化した場合においても、アレイ基板の断線検
査を容易に行うことができる。
【００２３】よって、アクティブマトリックスアレイ等
の製造段階で配線の断線の有無を判定することができ、
不良アレイの後工程への流れ込みを事前に食い止めるこ
とができる。検査に用いるプローブ等の本数も従来と比
べて、大幅に低減することができ、また検出素子として
容量素子という簡単な構造のため、高歩留まりで形成で
き、その効果は大きい。
の製造段階で配線の断線の有無を判定することができ、
不良アレイの後工程への流れ込みを事前に食い止めるこ
とができる。検査に用いるプローブ等の本数も従来と比
べて、大幅に低減することができ、また検出素子として
容量素子という簡単な構造のため、高歩留まりで形成で
き、その効果は大きい。
【図１】第１の実施例に係わるアクティブマトリックス
アレイを示す等価回路図。
アレイを示す等価回路図。
【図２】第１の実施例におけるアドレス配線の断線検査
方法を説明するための図。
方法を説明するための図。
【図３】第１の実施例における検査方法に用いる電荷検
出回路の例を示す図。
出回路の例を示す図。
【図４】第２の実施例に係わるアクティブマトリックス
アレイを示す等価回路図。
アレイを示す等価回路図。
【図５】従来のアクティブマトリックスアレイ及びその
検査方法を説明するための図。
検査方法を説明するための図。
Ａ１〜Ａ４…アドレス配線 Ｄ１〜Ｄ４…データ配線 Ｔ11〜Ｔ44…ＴＦＴ Ｐ11〜Ｐ44…画素電極 ＴＬ…共通検出配線 Ｃ１〜Ｃ４…検出容量素子 １…アドレス配線断線箇所 ２…電圧印加装置 ３…電荷検出回路 ４…配線選択スイッチ ５…プローブ ６…抵抗測定計
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−118515（ＪＰ，Ａ) 特開 平５−5866（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G01R 31/00 G02F 1/1343
Claims (2)
- 【請求項１】 複数の配線が平行して形成されたアレイ
基板であって、前記配線に２端子のうちの一方の端子を
接続した容量素子をそれぞれ形成し、且つこれらの容量
素子の他方の端子を共通検出配線に複数端子共通に接続
し、前記共通検出配線に電荷検出回路が接続してなるこ
とを特徴とするアレイ基板。 - 【請求項２】 前記共通検出線及び前記電荷検出回路の
組が複数存在することを特徴とする請求項１に記載のア
レイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35019693A JP3268102B2 (ja) | 1993-12-28 | 1993-12-28 | アレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35019693A JP3268102B2 (ja) | 1993-12-28 | 1993-12-28 | アレイ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07199220A JPH07199220A (ja) | 1995-08-04 |
| JP3268102B2 true JP3268102B2 (ja) | 2002-03-25 |
Family
ID=18408872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35019693A Expired - Fee Related JP3268102B2 (ja) | 1993-12-28 | 1993-12-28 | アレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3268102B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002297053A (ja) * | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置及びその検査方法 |
| JP3527726B2 (ja) | 2002-05-21 | 2004-05-17 | ウインテスト株式会社 | アクティブマトリクス基板の検査方法及び検査装置 |
| JP2008164289A (ja) * | 2005-05-18 | 2008-07-17 | Koninkl Philips Electronics Nv | 液晶表示装置試験回路およびこれを組み込んだ液晶表示装置、並びに液晶表示装置の試験方法 |
| WO2010123619A2 (en) | 2009-04-24 | 2010-10-28 | Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University | Methods and system for on-chip decoder for array test |
| US8884641B2 (en) | 2009-04-24 | 2014-11-11 | Arizona Board of Regents, a body corporated of the State of Arizona acting for and on behalf of Arizona State University | Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays |
-
1993
- 1993-12-28 JP JP35019693A patent/JP3268102B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07199220A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566902B2 (en) | Liquid crystal display device for testing signal line | |
| EP0321073B1 (en) | Liquid crystal display device | |
| US6028442A (en) | Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof | |
| JP3143714B2 (ja) | Ｌｃｄパネルアレイの試験方法 | |
| US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| US6836140B2 (en) | Method for manufacturing a display device, and display device substrate | |
| KR970017107A (ko) | 액정표시장치의 어레이 기판, 이 어레이 기판을 구비한 액정표시장치 및 액정표시장치의 어레이 기판의 제조방법 | |
| US9298055B2 (en) | Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device | |
| JP2820233B2 (ja) | 表示装置の検査装置および検査方法 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JP3268102B2 (ja) | アレイ基板 | |
| JP4537261B2 (ja) | 検査装置 | |
| JP2516197B2 (ja) | 半導体素子の検査方法 | |
| JP3192236B2 (ja) | 電子映像装置 | |
| JP4724249B2 (ja) | 液晶表示装置及びその検査方法 | |
| KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
| JP2001201765A (ja) | 液晶表示装置及びその検査方法 | |
| KR100475638B1 (ko) | 액정커패시터 신호측정을 위한 배선이 형성된액정표시장치 및 그 배선형성방법 | |
| JP2506847B2 (ja) | 反射型アクティブマトリックスアレイの製造方法 | |
| JPH02251931A (ja) | アクティブマトリックスアレイ | |
| JP3309083B2 (ja) | 画素容量検査装置 | |
| JP2669383B2 (ja) | 液晶表示パネルの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |