JP3309083B2 - 画素容量検査装置 - Google Patents
画素容量検査装置Info
- Publication number
- JP3309083B2 JP3309083B2 JP22248299A JP22248299A JP3309083B2 JP 3309083 B2 JP3309083 B2 JP 3309083B2 JP 22248299 A JP22248299 A JP 22248299A JP 22248299 A JP22248299 A JP 22248299A JP 3309083 B2 JP3309083 B2 JP 3309083B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- potential
- pixel capacitance
- pixel
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＦＴ（Thin Fil
m Transistor）−ＬＣＤ（Liquid crystal display）の
画素容量を検査する画素容量検査装置に関する。
m Transistor）−ＬＣＤ（Liquid crystal display）の
画素容量を検査する画素容量検査装置に関する。
【０００２】
【従来の技術】フラットパネル・ディスプレイ（Flat P
anel Display）の一つとして、ＴＦＴ液晶ディスプレイ
（ＴＦＴ−ＬＣＤ）が知られている。このＴＦＴ液晶デ
ィスプレイに関しては、大画面化、カラー化、高輝度
化、小型化、軽量化などの技術が進歩し、近年では、ワ
ークステーションやノートパソコンなどの多くの電子機
器に採用されるに至っている。
anel Display）の一つとして、ＴＦＴ液晶ディスプレイ
（ＴＦＴ−ＬＣＤ）が知られている。このＴＦＴ液晶デ
ィスプレイに関しては、大画面化、カラー化、高輝度
化、小型化、軽量化などの技術が進歩し、近年では、ワ
ークステーションやノートパソコンなどの多くの電子機
器に採用されるに至っている。
【０００３】図４は、ＴＦＴ液晶ディスプレイの液晶パ
ネルの構造の一例を概略的に示している。各画素は、Ｔ
ＦＴと駆動電極から構成される。ＴＦＴ液晶ディスプレ
イでは、画素のコントラストは、駆動電極の電位によっ
て制御される。即ち、共通電極と駆動電極の間の電圧に
応じて液晶の分子配列を変えることで、画素の明るさが
決定される。
ネルの構造の一例を概略的に示している。各画素は、Ｔ
ＦＴと駆動電極から構成される。ＴＦＴ液晶ディスプレ
イでは、画素のコントラストは、駆動電極の電位によっ
て制御される。即ち、共通電極と駆動電極の間の電圧に
応じて液晶の分子配列を変えることで、画素の明るさが
決定される。
【０００４】ガラス基板上の各画素の検査は、画素容
量、即ち、共通電極と駆動電極から構成されるキャパシ
タの容量を測定することにより行われる。画素容量を測
定することにより、ＴＦＴと駆動電極の間の断線の有無
や、駆動電極同士の短絡の有無など検出できるからであ
る。つまり、ガラス基板上の各画素の画素容量は、既定
値に設定されているが、上記断線や短絡が発生している
画素では、画素容量は、上記既定値から大きく外れるこ
とになる。
量、即ち、共通電極と駆動電極から構成されるキャパシ
タの容量を測定することにより行われる。画素容量を測
定することにより、ＴＦＴと駆動電極の間の断線の有無
や、駆動電極同士の短絡の有無など検出できるからであ
る。つまり、ガラス基板上の各画素の画素容量は、既定
値に設定されているが、上記断線や短絡が発生している
画素では、画素容量は、上記既定値から大きく外れるこ
とになる。
【０００５】また、ガラス基板上にＴＦＴや駆動電極を
形成する際には、常に、膜厚のバラツキやパターンの加
工精度などに起因して、画素容量にもバラツキが生じ
る。従って、画素容量の測定は、非常に重要である。即
ち、全ての画素の画素容量が、既定範囲内に収まってい
れば問題はないが、この既定範囲を外れている場合に
は、これを不良品として除去しなければならない。
形成する際には、常に、膜厚のバラツキやパターンの加
工精度などに起因して、画素容量にもバラツキが生じ
る。従って、画素容量の測定は、非常に重要である。即
ち、全ての画素の画素容量が、既定範囲内に収まってい
れば問題はないが、この既定範囲を外れている場合に
は、これを不良品として除去しなければならない。
【０００６】画素容量の測定に関しては、従来より以下
の問題がある。 画素容量の値が０．１ｐＦ〜０．２ｐＦと非常に小
さく正確に測定することが困難である。 画素容量を測定するテスタの容量や配線容量が画素
容量に比べて非常に大きい（１００ｐＦ）。 画素容量を測定するテスタの容量や配線容量は、検
査システム（画素容量検査装置）ごとに異なる。
の問題がある。 画素容量の値が０．１ｐＦ〜０．２ｐＦと非常に小
さく正確に測定することが困難である。 画素容量を測定するテスタの容量や配線容量が画素
容量に比べて非常に大きい（１００ｐＦ）。 画素容量を測定するテスタの容量や配線容量は、検
査システム（画素容量検査装置）ごとに異なる。
【０００７】これら問題を解決するための画素容量検査
装置は、既に、日本国特許出願（特願平１０−１４２６
６３）に提案されている。
装置は、既に、日本国特許出願（特願平１０−１４２６
６３）に提案されている。
【０００８】この画素容量検査装置について簡単に説明
する。
する。
【０００９】図５は、上記日本国特許出願に開示される
画素容量検査装置を概略的に示している。
画素容量検査装置を概略的に示している。
【００１０】被測定デバイス（ガラス基板）側におい
て、Ｃｐは、画素容量、ＳＷ１は、ＴＦＴ（Thin Film
Transistor）である。テスタ側において、ΔＣｓは、基
準容量、ｅは、電源、Ｖは、電圧計、ＳＷ２，ＳＷ３
は、スイッチである。Ｃｓは、配線容量であり、被測定
デバイス側の配線容量（画素容量以外の容量）及びテス
タ側の配線容量を含んでいる。
て、Ｃｐは、画素容量、ＳＷ１は、ＴＦＴ（Thin Film
Transistor）である。テスタ側において、ΔＣｓは、基
準容量、ｅは、電源、Ｖは、電圧計、ＳＷ２，ＳＷ３
は、スイッチである。Ｃｓは、配線容量であり、被測定
デバイス側の配線容量（画素容量以外の容量）及びテス
タ側の配線容量を含んでいる。
【００１１】画素容量Ｃｐを求めることが目的であるか
ら、画素容量Ｃｐは、未知である。また、配線容量Ｃｓ
も、未知である。基準容量ΔＣｓは、既知であり、例え
ば、５０ｐＦ〜１００ｐＦの範囲内の所定値に設定され
る。電源ｅは、既知の電位Ｖｐ，Ｖｓを生成する。電圧
計Ｖは、例えば、差動アンプから構成される。スイッチ
ＳＷ３は、例えば、フォトＭＯＳスイッチから構成され
る。スイッチＳＷ２は、フォトＭＯＳスイッチでも、又
はアナログスイッチでもよい。
ら、画素容量Ｃｐは、未知である。また、配線容量Ｃｓ
も、未知である。基準容量ΔＣｓは、既知であり、例え
ば、５０ｐＦ〜１００ｐＦの範囲内の所定値に設定され
る。電源ｅは、既知の電位Ｖｐ，Ｖｓを生成する。電圧
計Ｖは、例えば、差動アンプから構成される。スイッチ
ＳＷ３は、例えば、フォトＭＯＳスイッチから構成され
る。スイッチＳＷ２は、フォトＭＯＳスイッチでも、又
はアナログスイッチでもよい。
【００１２】１． １回目の測定 まず、スイッチＳＷ２をオフ状態にし、スイッチＳＷ
１，ＳＷ３をオン状態にし、電源ｅにより電位Ｖｐを生
成する。この時、Ａ点及びＢ点の電位は、Ｖｐとなる。
この後、スイッチＳＷ１をオフ状態にする。
１，ＳＷ３をオン状態にし、電源ｅにより電位Ｖｐを生
成する。この時、Ａ点及びＢ点の電位は、Ｖｐとなる。
この後、スイッチＳＷ１をオフ状態にする。
【００１３】次に、電源ｅにより電位Ｖｓを生成し、Ｂ
点の電位をＶｓにする。この後、スイッチＳＷ３をオフ
状態にする。
点の電位をＶｓにする。この後、スイッチＳＷ３をオフ
状態にする。
【００１４】さらに、この後、スイッチＳＷ１をオン状
態にする。この時、Ａ点の電位とＢ点の電位が平均化か
つ同一化される。そして、Ａ点（及びＢ点）の電位、具
体的には、Ａ点（及びＢ点）の電位とＣ点の電位（接地
電位）の電位差（電圧）を電圧計Ｖにより測定する。
態にする。この時、Ａ点の電位とＢ点の電位が平均化か
つ同一化される。そして、Ａ点（及びＢ点）の電位、具
体的には、Ａ点（及びＢ点）の電位とＣ点の電位（接地
電位）の電位差（電圧）を電圧計Ｖにより測定する。
【００１５】Ａ点（及びＢ点）の電位Ｖａ１は、 Ｖａ１ ＝ （Ｃｓ・Ｖｓ＋Ｃｐ・Ｖｐ）／（Ｃｓ＋Ｃｐ） …（１） となる。
【００１６】また、Ｖａ１とＶｓの差ΔＶｓ１は、 ΔＶｓ１ ＝ Ｖａ１−Ｖｓ ＝ ｛（Ｃｓ・Ｖｓ＋Ｃｐ・Ｖｐ）／（Ｃｓ＋Ｃｐ）｝−Ｖｓ ＝ （Ｃｐ・Ｖｐ−Ｃｐ・Ｖｓ）／（Ｃｓ＋Ｃｐ） ＝ （Ｃｐ／Ｃｓ）・（Ｖｐ−Ｖｓ） …（２） となる。但し、Ｃｓ＞＞Ｃｐである。
【００１７】２． ２回目の測定 １回目の測定では、スイッチＳＷ２を常にオフ状態にし
ておいたが、２回目の測定では、スイッチＳＷ２を常に
オン状態にしておく。
ておいたが、２回目の測定では、スイッチＳＷ２を常に
オン状態にしておく。
【００１８】まず、スイッチＳＷ１，ＳＷ２，ＳＷ３を
それぞれオン状態にし、電源ｅにより電位Ｖｐを生成す
る。この時、Ａ点及びＢ点の電位は、Ｖｐとなる。この
後、スイッチＳＷ１をオフ状態にする。
それぞれオン状態にし、電源ｅにより電位Ｖｐを生成す
る。この時、Ａ点及びＢ点の電位は、Ｖｐとなる。この
後、スイッチＳＷ１をオフ状態にする。
【００１９】次に、電源ｅにより電位Ｖｓを生成し、Ｂ
点の電位をＶｓにする。この後、スイッチＳＷ３をオフ
状態にする。
点の電位をＶｓにする。この後、スイッチＳＷ３をオフ
状態にする。
【００２０】さらに、この後、スイッチＳＷ１をオン状
態にする。この時、Ａ点の電位とＢ点の電位が平均化か
つ同一化される。そして、Ａ点（及びＢ点）の電位、具
体的には、Ａ点（及びＢ点）の電位とＣ点の電位（接地
電位）の電位差（電圧）を電圧計Ｖにより測定する。
態にする。この時、Ａ点の電位とＢ点の電位が平均化か
つ同一化される。そして、Ａ点（及びＢ点）の電位、具
体的には、Ａ点（及びＢ点）の電位とＣ点の電位（接地
電位）の電位差（電圧）を電圧計Ｖにより測定する。
【００２１】Ａ点（及びＢ点）の電位Ｖａ２は、 Ｖａ２ ＝ ｛（Ｃｓ＋ΔＣｓ）・Ｖｓ＋Ｃｐ・Ｖｐ｝ ／｛（Ｃｓ＋ΔＣｓ）＋Ｃｐ｝ …（３） となる。
【００２２】また、Ｖａ２とＶｓの差ΔＶｓ２は、 ΔＶｓ２ ＝ Ｖａ２−Ｖｓ ＝ ［｛（Ｃｓ＋ΔＣｓ）・Ｖｓ＋Ｃｐ・Ｖｐ｝ ／｛（Ｃｓ＋ΔＣｓ）＋Ｃｐ｝］−Ｖｓ ＝ （Ｃｐ・Ｖｐ−Ｃｐ・Ｖｓ）／（Ｃｓ＋ΔＣｓ＋Ｃｐ） ＝ ｛Ｃｐ／（Ｃｓ＋ΔＣｓ）｝・（Ｖｐ−Ｖｓ） …（４） となる。但し、Ｃｓ＞＞Ｃｐである。
【００２３】３． 画素容量Ｃｐの検査上記（２）式を
変形すると、 Ｃｓ ＝ ｛Ｃｐ（Ｖｐ−Ｖｓ）／ΔＶｓ１｝ …（５） となる。
変形すると、 Ｃｓ ＝ ｛Ｃｐ（Ｖｐ−Ｖｓ）／ΔＶｓ１｝ …（５） となる。
【００２４】上記（４）式を変形すると、 Ｃｓ ＝ ｛Ｃｐ（Ｖｐ−Ｖｓ）／ΔＶｓ２｝−ΔＣｓ …（６） となる。
【００２５】従って、上記（５）式及び（６）式より、
Ｃｓを消去すると、 Ｃｐ ＝ （ΔＣｓ・ΔＶｓ１・ΔＶｓ２） ／｛（Ｖｐ−Ｖｓ）・（ΔＶｓ１−ΔＶｓ２）｝ …（７） となる。
Ｃｓを消去すると、 Ｃｐ ＝ （ΔＣｓ・ΔＶｓ１・ΔＶｓ２） ／｛（Ｖｐ−Ｖｓ）・（ΔＶｓ１−ΔＶｓ２）｝ …（７） となる。
【００２６】そして、ΔＶｓ１及びΔＶｓ２は、上述の
２回の測定において電圧計Ｖにより得られる値Ｖａ１，
Ｖａ２を用いて、制御回路における計算Ｖａ１−Ｖｓ，
Ｖａ２−Ｖｓにより求める。また、ΔＣｓ、Ｖｐ、Ｖｓ
は、既知である。従って、上記（７）式より、画素容量
Ｃｐを求めることができる。
２回の測定において電圧計Ｖにより得られる値Ｖａ１，
Ｖａ２を用いて、制御回路における計算Ｖａ１−Ｖｓ，
Ｖａ２−Ｖｓにより求める。また、ΔＣｓ、Ｖｐ、Ｖｓ
は、既知である。従って、上記（７）式より、画素容量
Ｃｐを求めることができる。
【００２７】なお、被測定デバイス（ガラス基板）上の
各画素の画素容量Ｃｐが、既定範囲内に収まっていれ
ば、良品と判断し、既定範囲から外れていれば、不良品
と判断する。
各画素の画素容量Ｃｐが、既定範囲内に収まっていれ
ば、良品と判断し、既定範囲から外れていれば、不良品
と判断する。
【００２８】４． 断線、短絡の検査 上述の１回目の測定又は２回目の測定において、（２）
式又は（４）式により検査することができる。
式又は（４）式により検査することができる。
【００２９】・ ΔＶｓ１又はΔＶｓ２が０又はその近
傍のとき 画素容量Ｃｐが０であることを意味している。つまり、
駆動電極とＴＦＴが断線しているか、又は駆動電極が存
在しないことを意味している（いわゆる“容量抜け”と
いう不良）。
傍のとき 画素容量Ｃｐが０であることを意味している。つまり、
駆動電極とＴＦＴが断線しているか、又は駆動電極が存
在しないことを意味している（いわゆる“容量抜け”と
いう不良）。
【００３０】・ ΔＶｓ１又はΔＶｓ２が既定値を大き
く上回っているとき 画素容量Ｃｐが既定値を大きく上回っているということ
は、製造時における画素容量Ｃｐのバラツキを意味して
いるのではなく、画素容量Ｃｐの本質的な欠陥、例え
ば、隣接する駆動電極が互いに短絡しているというよう
な不良を意味している。
く上回っているとき 画素容量Ｃｐが既定値を大きく上回っているということ
は、製造時における画素容量Ｃｐのバラツキを意味して
いるのではなく、画素容量Ｃｐの本質的な欠陥、例え
ば、隣接する駆動電極が互いに短絡しているというよう
な不良を意味している。
【００３１】５． リークの検査 上述の１回目の測定又は２回目の測定において、（２）
式又は（４）式により検査することができる。
式又は（４）式により検査することができる。
【００３２】但し、上述の１回目の測定又は２回目の測
定において、Ａ点をＶｐにし、スイッチＳＷ１をオフ状
態にした後、この状態を一定時間維持することが必要で
ある。具体的には、この一定時間は、１フレーム時間に
設定される。
定において、Ａ点をＶｐにし、スイッチＳＷ１をオフ状
態にした後、この状態を一定時間維持することが必要で
ある。具体的には、この一定時間は、１フレーム時間に
設定される。
【００３３】駆動電極におけるリークが多い場合（リー
ク不良のとき）には、Ａ点の電位Ｖｐは、次第に低下し
ていき、最悪の場合には、０Ｖになる。この場合は、上
述の“容量抜け”と同じく、ΔＶｓ１又はΔＶｓ２は、
０又はその近傍となる。
ク不良のとき）には、Ａ点の電位Ｖｐは、次第に低下し
ていき、最悪の場合には、０Ｖになる。この場合は、上
述の“容量抜け”と同じく、ΔＶｓ１又はΔＶｓ２は、
０又はその近傍となる。
【００３４】一方、駆動電極におけるリークがない場合
は、１フレーム時間が経過しても、Ａ点の電位は、Ｖｐ
又はその近傍にある。
は、１フレーム時間が経過しても、Ａ点の電位は、Ｖｐ
又はその近傍にある。
【００３５】
【発明が解決しようとする課題】画素容量Ｃｐの検査に
関しては、上記式（２）、式（４）及び式（７）に示す
ように、Ｖａ１とＶｓの差ΔＶｓ１、及び、Ｖａ２とＶ
ｓの差ΔＶｓ２を求めることが必要となる。
関しては、上記式（２）、式（４）及び式（７）に示す
ように、Ｖａ１とＶｓの差ΔＶｓ１、及び、Ｖａ２とＶ
ｓの差ΔＶｓ２を求めることが必要となる。
【００３６】しかし、図５に示す画素容量検査装置で
は、電圧計Ｖで求めることができるのは、Ｖａ１，Ｖａ
２である。即ち、ΔＶｓ１及びΔＶｓ２は、制御回路１
１において（Ｖａ１−Ｖｓ）及び（Ｖａ２−Ｖｓ）を計
算しなければ、求めることができない。
は、電圧計Ｖで求めることができるのは、Ｖａ１，Ｖａ
２である。即ち、ΔＶｓ１及びΔＶｓ２は、制御回路１
１において（Ｖａ１−Ｖｓ）及び（Ｖａ２−Ｖｓ）を計
算しなければ、求めることができない。
【００３７】これでは、被測定デバイス（ガラス基板）
の膨大な数の画素を短時間で検査することが困難とな
る。
の膨大な数の画素を短時間で検査することが困難とな
る。
【００３８】本発明は、上記欠点を解決すべくなされた
もので、その目的は、ＴＦＴ液晶ディスプレイにおける
液晶パネルの検査、具体的には、画素容量の検査を、簡
単な方法で、かつ、短時間に行うことにある。
もので、その目的は、ＴＦＴ液晶ディスプレイにおける
液晶パネルの検査、具体的には、画素容量の検査を、簡
単な方法で、かつ、短時間に行うことにある。
【００３９】
【課題を解決するための手段】本発明の画素容量検査装
置は、第１スイッチと前記第１スイッチの一端に接続さ
れる駆動電極とから構成される画素を有する被測定デバ
イスの前記駆動電極に生じる画素容量Ｃｐを検査するも
のであり、既知の基準容量ΔＣｓを有するキャパシタ
と、前記キャパシタと前記第１スイッチの他端の間に接
続される第２スイッチと、電源と、前記電源と前記第１
スイッチの他端の間に接続される第３スイッチと、前記
第１スイッチの他端の電位を測定する測定回路とを備え
る。
置は、第１スイッチと前記第１スイッチの一端に接続さ
れる駆動電極とから構成される画素を有する被測定デバ
イスの前記駆動電極に生じる画素容量Ｃｐを検査するも
のであり、既知の基準容量ΔＣｓを有するキャパシタ
と、前記キャパシタと前記第１スイッチの他端の間に接
続される第２スイッチと、電源と、前記電源と前記第１
スイッチの他端の間に接続される第３スイッチと、前記
第１スイッチの他端の電位を測定する測定回路とを備え
る。
【００４０】本発明の画素容量検査装置は、さらに、前
記第１、第２及び第３スイッチ並びに前記電源を制御す
る制御回路を備える。前記制御回路は、前記第１及び第
３スイッチをオン状態にし、前記電源から前記駆動電極
に第１電位Ｖｐを与える第１手段と、前記駆動電極を前
記第１電位Ｖｐにした後、前記第１スイッチをオフ状
態、前記第３スイッチをオン状態にし、前記電源から前
記第１スイッチの他端に第２電位Ｖｓを与える第２手段
と、前記駆動電極を前記第１電位Ｖｐ、前記第１スイッ
チの他端を第２電位Ｖｓにした後、前記第３スイッチを
オフ状態、前記第１スイッチをオン状態にし、かつ、前
記測定回路により前記第１スイッチの他端の電位を測定
する第３手段と、前記測定回路により測定された前記第
１スイッチの他端の電位に基づいて前記画素容量の検査
を行う第４手段とを備える。
記第１、第２及び第３スイッチ並びに前記電源を制御す
る制御回路を備える。前記制御回路は、前記第１及び第
３スイッチをオン状態にし、前記電源から前記駆動電極
に第１電位Ｖｐを与える第１手段と、前記駆動電極を前
記第１電位Ｖｐにした後、前記第１スイッチをオフ状
態、前記第３スイッチをオン状態にし、前記電源から前
記第１スイッチの他端に第２電位Ｖｓを与える第２手段
と、前記駆動電極を前記第１電位Ｖｐ、前記第１スイッ
チの他端を第２電位Ｖｓにした後、前記第３スイッチを
オフ状態、前記第１スイッチをオン状態にし、かつ、前
記測定回路により前記第１スイッチの他端の電位を測定
する第３手段と、前記測定回路により測定された前記第
１スイッチの他端の電位に基づいて前記画素容量の検査
を行う第４手段とを備える。
【００４１】前記制御回路は、さらに、前記第２スイッ
チをオフにした状態で前記第１乃至第４手段を動作さ
せ、このときに前記測定回路により測定される前記第１
スイッチの他端の電位を第３電位Ｖａ１とする第５手段
と、前記第２スイッチをオンにした状態で前記第１乃至
第４手段を動作させ、このときに前記測定回路により測
定される前記第１スイッチの他端の電位を第４電位Ｖａ
２とする第６手段と、前記第３電位と前記２電位の差Δ
Ｖｓ１及び前記第４電位と前記２電位の差ΔＶｓ２を計
算し、これらΔＶｓ１及びΔＶｓ２に基づいて前記画素
容量を求める第７手段とを備える。
チをオフにした状態で前記第１乃至第４手段を動作さ
せ、このときに前記測定回路により測定される前記第１
スイッチの他端の電位を第３電位Ｖａ１とする第５手段
と、前記第２スイッチをオンにした状態で前記第１乃至
第４手段を動作させ、このときに前記測定回路により測
定される前記第１スイッチの他端の電位を第４電位Ｖａ
２とする第６手段と、前記第３電位と前記２電位の差Δ
Ｖｓ１及び前記第４電位と前記２電位の差ΔＶｓ２を計
算し、これらΔＶｓ１及びΔＶｓ２に基づいて前記画素
容量を求める第７手段とを備える。
【００４２】本発明の画素容量検査装置は、第１スイッ
チと前記第１スイッチの一端に接続される駆動電極とか
ら構成される画素を有する被測定デバイスの前記駆動電
極に生じる画素容量Ｃｐを検査するものであり、既知の
基準容量ΔＣｓを有するキャパシタと、前記キャパシタ
と前記第１スイッチの他端の間に接続される第２スイッ
チと、電源と、前記電源と前記第１スイッチの他端の間
に接続される第３スイッチと、前記第３スイッチの両端
の電位差を測定する測定回路とを備える。
チと前記第１スイッチの一端に接続される駆動電極とか
ら構成される画素を有する被測定デバイスの前記駆動電
極に生じる画素容量Ｃｐを検査するものであり、既知の
基準容量ΔＣｓを有するキャパシタと、前記キャパシタ
と前記第１スイッチの他端の間に接続される第２スイッ
チと、電源と、前記電源と前記第１スイッチの他端の間
に接続される第３スイッチと、前記第３スイッチの両端
の電位差を測定する測定回路とを備える。
【００４３】本発明の画素容量検査装置は、さらに、前
記第１、第２及び第３スイッチ並びに前記電源を制御す
る制御回路を備える。前記制御回路は、前記第１及び第
３スイッチをオン状態にし、前記電源から前記駆動電極
に第１電位Ｖｐを与える第１手段と、前記駆動電極を前
記第１電位Ｖｐにした後、前記第１スイッチをオフ状
態、前記第３スイッチをオン状態にし、前記電源から前
記第１スイッチの他端に第２電位Ｖｓを与える第２手段
と、前記駆動電極を前記第１電位Ｖｐ、前記第１スイッ
チの他端を第２電位Ｖｓにした後、前記第３スイッチを
オフ状態、前記第１スイッチをオン状態にし、かつ、前
記測定回路により前記第３スイッチの両端の電位差を測
定する第３手段と、前記測定回路により測定された前記
第３スイッチの両端の電位差に基づいて、前記画素容量
の検査を行う第４手段とを備える。
記第１、第２及び第３スイッチ並びに前記電源を制御す
る制御回路を備える。前記制御回路は、前記第１及び第
３スイッチをオン状態にし、前記電源から前記駆動電極
に第１電位Ｖｐを与える第１手段と、前記駆動電極を前
記第１電位Ｖｐにした後、前記第１スイッチをオフ状
態、前記第３スイッチをオン状態にし、前記電源から前
記第１スイッチの他端に第２電位Ｖｓを与える第２手段
と、前記駆動電極を前記第１電位Ｖｐ、前記第１スイッ
チの他端を第２電位Ｖｓにした後、前記第３スイッチを
オフ状態、前記第１スイッチをオン状態にし、かつ、前
記測定回路により前記第３スイッチの両端の電位差を測
定する第３手段と、前記測定回路により測定された前記
第３スイッチの両端の電位差に基づいて、前記画素容量
の検査を行う第４手段とを備える。
【００４４】前記制御回路は、さらに、前記第２スイッ
チをオフにした状態で前記第１乃至第４手段を動作さ
せ、このときに前記測定回路により測定される前記第３
スイッチの両端の電位差をΔＶｓ１とする第５手段と、
前記第２スイッチをオンにした状態で前記第１乃至第４
手段を動作させ、このときに前記測定回路により測定さ
れる前記第３スイッチの両端の電位差をΔＶｓ２とする
第６手段と、前記ΔＶｓ１及び前記ΔＶｓ２に基づいて
前記画素容量を求める第７手段とを備える。
チをオフにした状態で前記第１乃至第４手段を動作さ
せ、このときに前記測定回路により測定される前記第３
スイッチの両端の電位差をΔＶｓ１とする第５手段と、
前記第２スイッチをオンにした状態で前記第１乃至第４
手段を動作させ、このときに前記測定回路により測定さ
れる前記第３スイッチの両端の電位差をΔＶｓ２とする
第６手段と、前記ΔＶｓ１及び前記ΔＶｓ２に基づいて
前記画素容量を求める第７手段とを備える。
【００４５】
【発明の実施の形態】以下、図面を参照しながら、本発
明の画素容量検査装置について詳細に説明する。
明の画素容量検査装置について詳細に説明する。
【００４６】図１は、本発明の画素容量検査装置を概略
的に示している。本発明の画素容量検査装置の特徴は、
電圧計ＶがスイッチＳＷ３の両端に接続されている点に
ある。即ち、電圧計Ｖは、スイッチＳＷ３の両端の電位
差（電圧）を検出できるようになっている。
的に示している。本発明の画素容量検査装置の特徴は、
電圧計ＶがスイッチＳＷ３の両端に接続されている点に
ある。即ち、電圧計Ｖは、スイッチＳＷ３の両端の電位
差（電圧）を検出できるようになっている。
【００４７】被測定デバイス（ガラス基板）側におい
て、Ｃｐは、画素容量、ＳＷ１は、ＴＦＴ（Thin Film
Transistor）である。テスタ側において、ΔＣｓは、基
準容量、ｅは、電源、Ｖは、電圧計、ＳＷ２，ＳＷ３
は、スイッチである。Ｃｓは、配線容量であり、被測定
デバイス側の配線容量（画素容量以外の容量）及びテス
タ側の配線容量を含んでいる。
て、Ｃｐは、画素容量、ＳＷ１は、ＴＦＴ（Thin Film
Transistor）である。テスタ側において、ΔＣｓは、基
準容量、ｅは、電源、Ｖは、電圧計、ＳＷ２，ＳＷ３
は、スイッチである。Ｃｓは、配線容量であり、被測定
デバイス側の配線容量（画素容量以外の容量）及びテス
タ側の配線容量を含んでいる。
【００４８】画素容量Ｃｐを求めることが目的であるか
ら、画素容量Ｃｐは、未知である。また、配線容量Ｃｓ
も、未知である。基準容量ΔＣｓは、既知であり、例え
ば、５０ｐＦ〜１００ｐＦの範囲内の所定値に設定され
る。電源ｅは、既知の電位Ｖｐ，Ｖｓを生成する。電圧
計Ｖは、例えば、差動アンプから構成される。スイッチ
ＳＷ３は、例えば、フォトＭＯＳスイッチから構成され
る。スイッチＳＷ２は、フォトＭＯＳスイッチでも、又
はアナログスイッチでもよい。
ら、画素容量Ｃｐは、未知である。また、配線容量Ｃｓ
も、未知である。基準容量ΔＣｓは、既知であり、例え
ば、５０ｐＦ〜１００ｐＦの範囲内の所定値に設定され
る。電源ｅは、既知の電位Ｖｐ，Ｖｓを生成する。電圧
計Ｖは、例えば、差動アンプから構成される。スイッチ
ＳＷ３は、例えば、フォトＭＯＳスイッチから構成され
る。スイッチＳＷ２は、フォトＭＯＳスイッチでも、又
はアナログスイッチでもよい。
【００４９】次に、図２及び図３の波形図を参照しなが
ら、画素容量の検査方法について説明する。
ら、画素容量の検査方法について説明する。
【００５０】１． １回目の測定 まず、スイッチＳＷ２をオフ状態にし、スイッチＳＷ
１，ＳＷ３をオン状態にし、電源ｅにより電位Ｖｐを生
成する。この時、Ａ点及びＢ点の電位は、Ｖｐとなる。
この後、スイッチＳＷ１をオフ状態にする（図２の期間
）。
１，ＳＷ３をオン状態にし、電源ｅにより電位Ｖｐを生
成する。この時、Ａ点及びＢ点の電位は、Ｖｐとなる。
この後、スイッチＳＷ１をオフ状態にする（図２の期間
）。
【００５１】次に、電源ｅにより電位Ｖｓを生成し、Ｂ
点の電位をＶｓにする。この後、スイッチＳＷ３をオフ
状態にする（図２の期間）。
点の電位をＶｓにする。この後、スイッチＳＷ３をオフ
状態にする（図２の期間）。
【００５２】さらに、この後、スイッチＳＷ１をオン状
態にする。この時、Ａ点の電荷とＢ点の電荷が交じり合
い、Ａ点の電位とＢ点の電位が平均化かつ同一化される
（図２の期間）。
態にする。この時、Ａ点の電荷とＢ点の電荷が交じり合
い、Ａ点の電位とＢ点の電位が平均化かつ同一化される
（図２の期間）。
【００５３】ここで、Ａ点（及びＢ点）の電位Ｖａ１
は、従来の技術の欄に記載した（１）式で表すことがで
きる。また、Ｄ点の電位は、電源ＶによりＶｓに維持さ
れている。つまり、スイッチＳＷ３の両端の電位差は、
ΔＶｓ１（＝Ｖａ１−Ｖｓ）となっている。
は、従来の技術の欄に記載した（１）式で表すことがで
きる。また、Ｄ点の電位は、電源ＶによりＶｓに維持さ
れている。つまり、スイッチＳＷ３の両端の電位差は、
ΔＶｓ１（＝Ｖａ１−Ｖｓ）となっている。
【００５４】従って、電圧計Ｖにより、スイッチＳＷ３
の両端に生じる電位差（電圧）、即ち、ΔＶｓ１を直ち
に測定することができる。
の両端に生じる電位差（電圧）、即ち、ΔＶｓ１を直ち
に測定することができる。
【００５５】なお、従来では、上記（２）式に示すよう
に、ΔＶｓ１を、Ｖａ１−Ｖｓの計算により求めていた
ため、本発明では、この計算時間分だけ、検査時間を短
縮できることになる。
に、ΔＶｓ１を、Ｖａ１−Ｖｓの計算により求めていた
ため、本発明では、この計算時間分だけ、検査時間を短
縮できることになる。
【００５６】２． ２回目の測定 １回目の測定では、スイッチＳＷ２を常にオフ状態にし
ていたが、２回目の測定では、スイッチＳＷ２を常にオ
ン状態にしておく。
ていたが、２回目の測定では、スイッチＳＷ２を常にオ
ン状態にしておく。
【００５７】まず、スイッチＳＷ１，ＳＷ２，ＳＷ３を
それぞれオン状態にし、電源ｅにより電位Ｖｐを生成す
る。この時、Ａ点及びＢ点の電位は、Ｖｐとなる。この
後、スイッチＳＷ１をオフ状態にする（図３の期間
）。
それぞれオン状態にし、電源ｅにより電位Ｖｐを生成す
る。この時、Ａ点及びＢ点の電位は、Ｖｐとなる。この
後、スイッチＳＷ１をオフ状態にする（図３の期間
）。
【００５８】次に、電源ｅにより電位Ｖｓを生成し、Ｂ
点の電位をＶｓにする。この後、スイッチＳＷ３をオフ
状態にする（図３の期間）。
点の電位をＶｓにする。この後、スイッチＳＷ３をオフ
状態にする（図３の期間）。
【００５９】さらに、この後、スイッチＳＷ１をオン状
態にする。この時、Ａ点の電荷とＢ点の電荷が交じり合
い、Ａ点の電位とＢ点の電位が平均化かつ同一化される
（図３の期間）。
態にする。この時、Ａ点の電荷とＢ点の電荷が交じり合
い、Ａ点の電位とＢ点の電位が平均化かつ同一化される
（図３の期間）。
【００６０】ここで、Ａ点（及びＢ点）の電位Ｖａ２
は、従来の技術の欄に記載した（３）式で表すことがで
きる。また、Ｄ点の電位は、電源ＶによりＶｓに維持さ
れている。つまり、スイッチＳＷ３の両端の電位差は、
ΔＶｓ２（＝Ｖａ２−Ｖｓ）となっている。
は、従来の技術の欄に記載した（３）式で表すことがで
きる。また、Ｄ点の電位は、電源ＶによりＶｓに維持さ
れている。つまり、スイッチＳＷ３の両端の電位差は、
ΔＶｓ２（＝Ｖａ２−Ｖｓ）となっている。
【００６１】従って、電圧計Ｖにより、スイッチＳＷ３
の両端に生じる電位差（電圧）、即ち、ΔＶｓ２を直ち
に測定することができる。
の両端に生じる電位差（電圧）、即ち、ΔＶｓ２を直ち
に測定することができる。
【００６２】なお、従来では、上記（４）式に示すよう
に、ΔＶｓ２を、Ｖａ２−Ｖｓの計算により求めていた
ため、本発明では、この計算時間分だけ、検査時間を短
縮できることになる。
に、ΔＶｓ２を、Ｖａ２−Ｖｓの計算により求めていた
ため、本発明では、この計算時間分だけ、検査時間を短
縮できることになる。
【００６３】３． 画素容量Ｃｐの検査 上記（７）式により求めることができる。なお、上記
（７）式は、以下の通りである。 Ｃｐ ＝ （ΔＣｓ・ΔＶｓ１・ΔＶｓ２） ／｛（Ｖｐ−Ｖｓ）・（ΔＶｓ１−ΔＶｓ２）｝ …（７） ここで、ΔＶｓ１及びΔＶｓ２は、上述の２回の測定に
おいて電圧計Ｖにより直ちに得ることができる。即ち、
従来におけるＶａ１−Ｖｓ，Ｖａ２−Ｖｓの計算が不要
である。また、ΔＣｓ、Ｖｐ、Ｖｓは、既知である。
（７）式は、以下の通りである。 Ｃｐ ＝ （ΔＣｓ・ΔＶｓ１・ΔＶｓ２） ／｛（Ｖｐ−Ｖｓ）・（ΔＶｓ１−ΔＶｓ２）｝ …（７） ここで、ΔＶｓ１及びΔＶｓ２は、上述の２回の測定に
おいて電圧計Ｖにより直ちに得ることができる。即ち、
従来におけるＶａ１−Ｖｓ，Ｖａ２−Ｖｓの計算が不要
である。また、ΔＣｓ、Ｖｐ、Ｖｓは、既知である。
【００６４】被測定デバイスの各画素の画素容量Ｃｐ
が、既定範囲内に収まっていれば、良品と判断し、既定
範囲から外れていれば、不良品と判断する。
が、既定範囲内に収まっていれば、良品と判断し、既定
範囲から外れていれば、不良品と判断する。
【００６５】このように、本発明では、画素容量の検査
に際して、ΔＶｓ１（＝Ｖａ１−Ｖｓ）及びΔＶｓ２
（＝Ｖａ２−Ｖｓ）を計算により求める必要がないた
め、検査時間の短縮を図ることができる。
に際して、ΔＶｓ１（＝Ｖａ１−Ｖｓ）及びΔＶｓ２
（＝Ｖａ２−Ｖｓ）を計算により求める必要がないた
め、検査時間の短縮を図ることができる。
【００６６】４． 断線、短絡の検査 上述の１回目の測定又は２回目の測定において、電圧計
Ｖにより得られる値ΔＶｓ１，ΔＶｓ２により直ちに検
査することができる。
Ｖにより得られる値ΔＶｓ１，ΔＶｓ２により直ちに検
査することができる。
【００６７】・ ΔＶｓ１又はΔＶｓ２が０又はその近
傍のとき 画素容量Ｃｐが０であることを意味している。つまり、
駆動電極とＴＦＴが断線しているか、又は駆動電極が存
在しないことを意味している（いわゆる“容量抜け”と
いう不良）。
傍のとき 画素容量Ｃｐが０であることを意味している。つまり、
駆動電極とＴＦＴが断線しているか、又は駆動電極が存
在しないことを意味している（いわゆる“容量抜け”と
いう不良）。
【００６８】・ ΔＶｓ１又はΔＶｓ２が既定値を大き
く上回っているとき 画素容量Ｃｐが既定値を大きく上回っているということ
は、製造時における画素容量Ｃｐのバラツキを意味して
いるのではなく、画素容量Ｃｐの本質的な欠陥、例え
ば、隣接する駆動電極が互いに短絡しているというよう
な不良を意味している。
く上回っているとき 画素容量Ｃｐが既定値を大きく上回っているということ
は、製造時における画素容量Ｃｐのバラツキを意味して
いるのではなく、画素容量Ｃｐの本質的な欠陥、例え
ば、隣接する駆動電極が互いに短絡しているというよう
な不良を意味している。
【００６９】なお、従来では、上記（２）式又は（４）
式に示すように、制御回路によりΔＶｓ１（＝Ｖａ１−
Ｖｓ）又はΔＶｓ２（＝Ｖａ２−Ｖｓ）を計算により求
める必要があったことを考慮すると、本発明では、この
計算が不要なため、検査時間の短縮という効果を得るこ
とができる。
式に示すように、制御回路によりΔＶｓ１（＝Ｖａ１−
Ｖｓ）又はΔＶｓ２（＝Ｖａ２−Ｖｓ）を計算により求
める必要があったことを考慮すると、本発明では、この
計算が不要なため、検査時間の短縮という効果を得るこ
とができる。
【００７０】５． リークの検査 上述の１回目の測定又は２回目の測定において、電圧計
Ｖにより得られる値ΔＶｓ１，ΔＶｓ２により直ちに検
査することができる。
Ｖにより得られる値ΔＶｓ１，ΔＶｓ２により直ちに検
査することができる。
【００７１】但し、上述の１回目の測定又は２回目の測
定において、Ａ点をＶｐにし、スイッチＳＷ１をオフ状
態にした後、この状態を一定時間維持することが必要で
ある。具体的には、この一定時間は、１フレーム時間に
設定される。
定において、Ａ点をＶｐにし、スイッチＳＷ１をオフ状
態にした後、この状態を一定時間維持することが必要で
ある。具体的には、この一定時間は、１フレーム時間に
設定される。
【００７２】駆動電極におけるリークが多い場合（リー
ク不良のとき）には、Ａ点の電位Ｖｐは、次第に低下し
ていき、最悪の場合には、０Ｖになる。この場合は、上
述の“容量抜け”と同じく、電圧計Ｖにより得られる値
ΔＶｓ１，ΔＶｓ２は、０又はその近傍となる。
ク不良のとき）には、Ａ点の電位Ｖｐは、次第に低下し
ていき、最悪の場合には、０Ｖになる。この場合は、上
述の“容量抜け”と同じく、電圧計Ｖにより得られる値
ΔＶｓ１，ΔＶｓ２は、０又はその近傍となる。
【００７３】一方、駆動電極におけるリークがない場合
は、１フレーム時間が経過しても、Ａ点の電位は、Ｖｐ
又はその近傍にある。従って、電圧計Ｖにより得られる
値ΔＶｓ１，ΔＶｓ２が、０又はその近傍となることは
ない。
は、１フレーム時間が経過しても、Ａ点の電位は、Ｖｐ
又はその近傍にある。従って、電圧計Ｖにより得られる
値ΔＶｓ１，ΔＶｓ２が、０又はその近傍となることは
ない。
【００７４】なお、本発明では、ΔＶｓ１又はΔＶｓ２
を電圧計Ｖにより得ることができるため、ΔＶｓ１又は
ΔＶｓ２を計算により求めていた従来に比べ、検査時間
の短縮を図ることができる。
を電圧計Ｖにより得ることができるため、ΔＶｓ１又は
ΔＶｓ２を計算により求めていた従来に比べ、検査時間
の短縮を図ることができる。
【００７５】
【発明の効果】以上、説明したように、本発明の画素容
量検査装置によれば、電圧計ＶをスイッチＳＷ３の両端
に接続することにより、画素容量の良否を判断するため
に必要な値ΔＶｓ１（＝Ｖａ１−Ｖｓ），ΔＶｓ２（＝
Ｖａ２−Ｖｓ）を、計算ではなく、電圧計により直ちに
得ることができる。従って、ＴＦＴ液晶ディスプレイに
おける液晶パネル（又はガラス基板）の検査時間を短縮
することができる。
量検査装置によれば、電圧計ＶをスイッチＳＷ３の両端
に接続することにより、画素容量の良否を判断するため
に必要な値ΔＶｓ１（＝Ｖａ１−Ｖｓ），ΔＶｓ２（＝
Ｖａ２−Ｖｓ）を、計算ではなく、電圧計により直ちに
得ることができる。従って、ＴＦＴ液晶ディスプレイに
おける液晶パネル（又はガラス基板）の検査時間を短縮
することができる。
【図１】本発明の画素容量検査装置を示す図。
【図２】図１の装置の動作を示す図。
【図３】図１の装置の動作を示す図。
【図４】ＴＦＴ液晶ディスプレイの液晶パネルの一例を
示す図。
示す図。
【図５】従来の画素容量検査装置を示す図。
１１ ：制御回路、 ｅ ：電源、 ＳＷ１ ：スイッチ（ＴＦ
Ｔ）、 ＳＷ２，ＳＷ３ ：テスタ側スイッチ、 Ｃｐ ：画素容量、 Ｃｓ ：配線容量、 ΔＣｓ ：基準容量、 Ｖ ：電圧計。
Ｔ）、 ＳＷ２，ＳＷ３ ：テスタ側スイッチ、 Ｃｐ ：画素容量、 Ｃｓ ：配線容量、 ΔＣｓ ：基準容量、 Ｖ ：電圧計。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 27/26 G01R 31/00 G02F 1/1368
Claims (3)
- 【請求項１】 第１スイッチと前記第１スイッチの一端
に接続される駆動電極とから構成される画素を有する被
測定デバイスの前記駆動電極に生じる画素容量Ｃｐを検
査する画素容量検査装置において、既知の基準容量ΔＣ
ｓを有するキャパシタと、前記キャパシタと前記第１ス
イッチの他端の間に接続される第２スイッチと、電源
と、前記電源と前記第１スイッチの他端の間に接続され
る第３スイッチと、前記第３スイッチの両端の電位差を
測定する測定回路とを具備することを特徴とする画素容
量検査装置。 - 【請求項２】 請求項１記載の画素容量検査装置におい
て、 さらに、前記第１、第２及び第３スイッチ並びに前記電
源を制御する制御回路を具備し、前記制御回路は、 前記第１及び第３スイッチをオン状態にし、前記電源か
ら前記駆動電極に第１電位Ｖｐを与える第１手段と、 前記駆動電極を前記第１電位Ｖｐにした後、前記第１ス
イッチをオフ状態、前記第３スイッチをオン状態にし、
前記電源から前記第１スイッチの他端に第２電位Ｖｓを
与える第２手段と、 前記駆動電極を前記第１電位Ｖｐ、前記第１スイッチの
他端を第２電位Ｖｓにした後、前記第３スイッチをオフ
状態、前記第１スイッチをオン状態にし、かつ、前記測
定回路により前記第３スイッチの両端の電位差を測定す
る第３手段と、前記測定回路により測定された前記第３
スイッチの両端の電位差に基づいて、前記画素容量の検
査を行う第４手段とを具備することを特徴とする画素容
量検査装置。 - 【請求項３】 請求項２記載の画素容量検査装置におい
て、 前記制御回路は、さらに、 前記第２スイッチをオフにした状態で前記第１乃至第４
手段を動作させ、このときに前記測定回路により測定さ
れる前記第３スイッチの両端の電位差をΔＶｓ１とする
第５手段と、 前記第２スイッチをオンにした状態で前記第１乃至第４
手段を動作させ、このときに前記測定回路により測定さ
れる前記第３スイッチの両端の電位差をΔＶｓ２とする
第６手段と、 前記ΔＶｓ１及び前記ΔＶｓ２に基づいて前記画素容量
を求める第７手段とを具備することを特徴とする画素容
量検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22248299A JP3309083B2 (ja) | 1999-08-05 | 1999-08-05 | 画素容量検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22248299A JP3309083B2 (ja) | 1999-08-05 | 1999-08-05 | 画素容量検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001051620A JP2001051620A (ja) | 2001-02-23 |
| JP3309083B2 true JP3309083B2 (ja) | 2002-07-29 |
Family
ID=16783129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22248299A Expired - Fee Related JP3309083B2 (ja) | 1999-08-05 | 1999-08-05 | 画素容量検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309083B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104536169B (zh) * | 2014-12-31 | 2018-01-12 | 深圳市华星光电技术有限公司 | 一种用于获取阵列基板中电容容值的结构体及方法 |
-
1999
- 1999-08-05 JP JP22248299A patent/JP3309083B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001051620A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525334B2 (en) | Liquid-crystal display device, defective pixel examination method, defective pixel examination program, and storage medium | |
| US5994916A (en) | LCD panel test system and test method thereof | |
| JP2007333823A (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
| JP4110172B2 (ja) | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 | |
| JPH07333278A (ja) | Ｔｆｔ−ｌｃｄの検査方法 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| US5844421A (en) | Probe control method for leveling probe pins for a probe test sequence | |
| US8786305B2 (en) | Test circuit and test method for detecting electrical defect in TFT-LCD | |
| JP3309083B2 (ja) | 画素容量検査装置 | |
| JP3272331B2 (ja) | リーク補正機能を有する画素容量検査装置 | |
| US6815976B2 (en) | Apparatus and method for inspecting array substrate | |
| JP3068617B1 (ja) | リ―ク防止機能を有する画素容量検査装置 | |
| JP2006171303A (ja) | アレイ基板の検査方法及びその検査装置 | |
| TW200419165A (en) | Apparatus and method for inspecting thin film transistor active matrix substrate | |
| JPH11274260A (ja) | 半導体素子検査装置及び半導体素子検査方法 | |
| KR19990033179A (ko) | 액정 표시 장치의 불량 검출 방법 | |
| JP2015087529A (ja) | 欠陥検査装置、欠陥検査方法、及び信号入力装置 | |
| JPH0659283A (ja) | Ｔｆｔ−ｌｃｄの検査方法及びその装置 | |
| JPH09210855A (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| KR100507269B1 (ko) | 액정표시소자의 결함 테스트 방법 | |
| JP3121038B2 (ja) | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 | |
| KR20070071702A (ko) | 액정표시장치 | |
| JPH03123315A (ja) | 液晶パネル検査装置 | |
| JP3412054B2 (ja) | 液晶パネル検査装置及び検査方法 | |
| JP3021738U (ja) | Ｔｆｔ−ｌｃｄの検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |