JP2003043521A - アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、画素毎にスイッチング素子を有する
アクティブマトリクス型液晶表示装置用基板及びそれを
備えた液晶表示装置に関し、欠陥が生じている位置を容
易かつ確実に検出でき、製造歩留まりを向上できるアク
ティブマトリクス型液晶表示装置用基板及びそれを備え
た液晶表示装置を提供することを目的とする。 【解決手段】ガラス基板と、ゲートバスライン６と、ド
レインバスライン８と、画素領域と、ＴＦＴ１０と、画
素電極１２と、ドレインバスライン８に生じた第１の欠
陥の断線部２８を修復するために形成されたリペア配線
３４ａ、３４ｂ、３４ｃと、断線部２８の修復の失敗に
より新たに生じた第２の欠陥の位置を検出するためにリ
ペア配線３４ａ、３４ｂ、３４ｃ近傍に形成された欠陥
位置検出用画素領域３８ａ、３８ｂ、３８ｂ’、３８ｃ
とを有するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素毎にスイッチ
ング素子を有するアクティブマトリクス型液晶表示装置
用基板及びそれを備えた液晶表示装置に関する。

【０００２】

【従来の技術】アクティブマトリクス型の液晶表示装置
の液晶表示パネルは、画素毎にスイッチング素子を有す
るアクティブマトリクス型液晶表示装置用基板と、それ
に対向して配置される対向基板とを貼り合わせ、両基板
間に液晶を封入して形成されている。アクティブマトリ
クス型液晶表示装置用基板上には、複数のゲートバスラ
インと、ゲートバスラインにほぼ直交する複数のドレイ
ンバスラインとが形成され、両バスラインで画定された
画素領域毎にスイッチング素子として薄膜トランジスタ
（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏ
ｒ）が形成されている。これらのＴＦＴや各バスライン
等は、フォトリソグラフィ工程で形成され、「成膜→レ
ジスト塗布→露光→現像→エッチング→レジスト剥離」
という一連の半導体プロセスを繰り返して形成される。

【０００３】半導体プロセスに起因して生じる欠陥とし
て、バスラインの断線や、絶縁膜を介して交差するバス
ライン間の層間短絡等がある。図３７は、ドレインバス
ライン１０８に断線が生じている従来の液晶表示パネル
１１２の概略構成を示している。図３８は、図３７に示
した液晶表示パネル１１２の一部を拡大して示してい
る。図３７に示すように、液晶表示パネル１１２は、ア
クティブマトリクス型液晶表示装置用基板１３０と対向
基板１３２とで形成されている。液晶表示パネル１１２
の図中上端部及び左端部には、周辺回路基板（図示せ
ず）が接続されている。図３７及び図３８に示すよう
に、ドレインバスライン１０８が断線部１０６で断線し
たときは、リペア配線１０４を用いて断線のリペア（修
復）が行われる。リペア配線１０４は、あらかじめ表示
領域１０２を迂回するように形成されている。リペア配
線１０４は、液晶表示パネル１１２から引き出され周辺
回路基板を経由して配線されており、絶縁膜を介して各
ドレインバスライン１０８の両端と交差している。断線
部１０６で断線したドレインバスライン１０８は、当該
ドレインバスライン１０８の一端の接続点１１０と、他
端の接続点１１１とでレーザを用いてリペア配線１０４
と電気的に接続される。断線したドレインバスライン１
０８をリペア配線１０４で迂回させることにより、断線
部１０６を挟んでドレインバスライン１０８全体に所定
の階調信号が供給されるようになる。

【０００４】これに対し、ゲートバスライン１１４は、
上記のリペア配線１０４と同様なリペア配線で迂回させ
ると配線長が長くなってしまうため、ゲートバスライン
１１４の抵抗や負荷容量が増大する。このため、ゲート
パルスに遅延が生じてパルス波形がなまってしまい、表
示領域１０２の左右方向で輝度むらが生じてしまう。し
たがって、一般にゲートバスライン１１４に断線欠陥が
生じたときは断線のリペアはされず、液晶表示パネル１
１２はパネル不良となる。

【０００５】一方、図３９は、ドレインバスライン１０
８と蓄積容量バスライン１２０との間に層間短絡が生じ
ている従来のアクティブマトリクス型液晶表示装置用基
板１３０の一画素を示している。図４０は、図３９に示
したアクティブマトリクス型液晶表示装置用基板１３０
をＸ−Ｘ線で切断した断面を示している。図３９及び図
４０に示すように、ドレインバスライン１０８と蓄積容
量バスライン１２０との間に層間短絡部１２２で層間短
絡が生じたときは、層間短絡部１２２を挟んで両側の切
断部１２４でドレインバスライン１０８を切断する。そ
の後、図３７及び図３８に示した欠陥修復方法を用いて
修復することができる。

【０００６】ところで、特に高精細の液晶表示装置では
ドレインバスライン１０８の本数が多いため、リペア配
線１０４とドレインバスライン１０８とが絶縁膜を介し
て交差する交差領域の数が増加する。各交差領域には容
量が形成される。したがって、リペア配線１０４に多数
の容量が並列に接続されることになるため、リペア配線
１０４を流れる階調信号になまりが生じてしまう。この
ため、リペア配線１０４で迂回させたドレインバスライ
ン１０８上の画素に所望の画像データを書き込むことが
困難になる。

【０００７】図４１は、ドレインバスライン１０８に断
線が生じている従来の他の液晶表示パネル１１２の概略
構成を示している。図４２は、図４１に示した液晶表示
パネル１１２の一部を拡大して示している。図４１及び
図４２に示すように、ドレインバスライン１０８が断線
部１０６で断線したときは、リペア配線１０４ａ、１０
４ｂ、１０４ｃを用いて断線リペアが行われる。リペア
配線１０４ａ、１０４ｃの一端は、絶縁膜を介して所定
本数のドレインバスライン１０８の両端と交差してい
る。リペア配線１０４ｂはドレインバスライン１０８と
は交差せず、絶縁膜を介して複数のリペア配線１０４
ａ、１０４ｃの他端と交差している。断線部１０６で断
線したドレインバスライン１０８は、ドレインバスライ
ン１０８の一端の接続点１１０でレーザを用いてリペア
配線１０４ａと電気的に接続され、他端の接続点１１１
でレーザを用いてリペア配線１０４ｃと電気的に接続さ
れる。また、リペア配線１０４ａ、１０４ｃは、それぞ
れ接続点１１０’、１１１’でレーザを用いてリペア配
線１０４ｂと電気的に接続される。断線したドレインバ
スライン１０８をリペア配線１０４ａ、１０４ｂ、１０
４ｃで迂回させることにより、断線部１０６を挟んでド
レインバスライン１０８全体に所定の階調信号が供給さ
れるようになる。

【０００８】図４１及び図４２に示す液晶表示パネル１
１２においては、ドレインバスライン１０８の断線を修
復する際、レーザを用いて電気的に接続される接続点は
４箇所であり、接続点が２箇所の図３７及び図３８に示
す液晶表示パネル１１２の２倍になる。しかし、図４１
及び図４２に示す液晶表示パネル１１２は、所定本数の
ドレインバスライン１０８毎にリペア配線１０４ａ、１
０４ｃを配置しているため、断線リペア後のリペア配線
に交差するドレインバスライン１０８の本数が図３７及
び図３８に示す液晶表示パネル１１２より大幅に減少す
る。このため、ドレインバスライン１０８とリペア配線
１０４ａ、１０４ｃとの間に形成される容量を減少させ
ることができ、階調信号のなまりは低減する。

【０００９】

【発明が解決しようとする課題】ところが、図３７乃至
図４２に示す従来の欠陥修復方法は、接続点１１０、１
１１、又は接続点１１０、１１０’、１１１、１１１’
においてドレインバスライン１０８とリペア配線１０
４、１０４ａ、１０４ｃとの間、又はリペア配線１０４
ｂとリペア配線１０４ａ、１０４ｃとの間の接続が不十
分であると新たな欠陥となってしまい、修復後のドレイ
ンバスライン１０８に所定の階調信号が供給されないと
いう問題が発生する。また、レーザ光が照射された部位
の金属層がレーザ光照射による溶融で大きく変形する
と、対向基板１３２上に形成されているコモン（共通）
電極に接触してしまう。このため、リペア配線１０４、
１０４ａ、１０４ｂ、１０４ｃとコモン電極とが短絡
し、新たな欠陥になってしまうという問題が生じてい
る。

【００１０】例えば図４１及び図４２に示す液晶表示装
置において、上記の欠陥修復の失敗による新たな欠陥が
４箇所の接続点１１０、１１０’、１１１、１１１’の
いずれかで生じた場合、どの接続点に新たな欠陥が生じ
ているかを判断するのは極めて困難である。上記の新た
な欠陥を確実に修復するには、４箇所の接続点１１０、
１１０’、１１１、１１１’全てに再びレーザ光を照射
する必要がある。このため、レーザ光の照射回数が増加
し、リペア処理に非常に手間がかかってしまうという問
題が生じている。

【００１１】また、欠陥修復後のドレインバスライン１
０８とリペア配線１０４、１０４ａ、１０４ｂ、１０４
ｃとの間で形成される容量を減少させるため、接続点１
１０、１１０’、１１１、１１１’となる交差領域の各
配線の面積は小さく設計される。このため、レーザ光の
照射が繰り返されると交差領域で各配線が断線してしま
う可能性が高くなる。したがって、レーザ光の照射回数
が増加すると、液晶表示装置の製造歩留まりが低下して
しまうという問題が生じている。

【００１２】本発明の目的は、欠陥が生じている位置を
容易かつ確実に検出して、製造歩留まりを向上できるア
クティブマトリクス型液晶表示装置用基板及びそれを備
えた液晶表示装置を提供することにある。

【００１３】

【課題を解決するための手段】上記目的は、絶縁性を有
する基板と、前記基板上に形成されたゲートバスライン
と、前記ゲートバスラインにほぼ直交して形成されたド
レインバスラインと、前記ゲートバスライン及び前記ド
レインバスラインで画定された画素領域と、前記画素領
域毎に形成された薄膜トランジスタと、前記画素領域に
形成された画素電極と、前記ドレインバスラインに生じ
た第１の欠陥を修復するために形成されたリペア配線
と、前記第１の欠陥の修復の失敗により新たに生じた第
２の欠陥の位置を検出するために前記リペア配線近傍に
形成された欠陥位置検出用画素領域とを有することを特
徴とするアクティブマトリクス型液晶表示装置用基板に
よって達成される。

【００１４】

【発明の実施の形態】〔第１の実施の形態〕本発明の第
１の実施の形態によるアクティブマトリクス型液晶表示
装置用基板及びそれを備えた液晶表示装置について図１
乃至図１０を用いて説明する。図１は、本実施の形態に
よる液晶表示装置の概略構成を示している。液晶表示パ
ネル３０は、ＴＦＴ等が形成されたアクティブマトリク
ス型液晶表示装置用基板２とカラーフィルタ（ＣＦ；Ｃ
ｏｌｏｒ Ｆｉｌｔｅｒ）等が形成された対向基板４と
の２枚の絶縁性を有するガラス基板を所定の間隙（例え
ば４μｍ）で対向させて貼り合わせ、両基板２、４間に
液晶（図示せず）を封入した構造を有している。

【００１５】図２は、本実施の形態によるアクティブマ
トリクス型液晶表示装置用基板２上に形成された素子構
成の等価回路を示している。アクティブマトリクス型液
晶表示装置用基板２上には、図中左右方向に延びるゲー
トバスライン６がそれぞれ平行に複数形成され、それら
にほぼ直交して図中上下方向に延びるドレインバスライ
ン８がそれぞれ平行に複数形成されている。複数のゲー
トバスライン６及びドレインバスライン８で画定された
領域が画素領域となる。各画素領域には画素電極１２が
形成されている。ゲートバスライン６とドレインバスラ
イン８との交差位置近傍にはＴＦＴ１０が形成されてい
る。ＴＦＴ１０のドレイン電極は隣接するドレインバス
ライン８に接続され、ゲート電極は隣接するゲートバス
ライン６に接続され、ソース電極は画素電極１２に接続
されている。画素領域のほぼ中央には、ゲートバスライ
ン６に平行な蓄積容量バスライン１４が画素領域を横断
して形成されている。

【００１６】図１に戻り、アクティブマトリクス型液晶
表示装置用基板２には、複数のゲートバスライン６を駆
動するドライバＩＣが実装されたゲート駆動回路１６
と、複数のドレインバスライン８を駆動するドライバＩ
Ｃが実装されたドレイン駆動回路１８とが設けられてい
る。これらの駆動回路１６、１８は、制御回路２０から
出力された所定の信号に基づいて、走査信号や階調信号
を所定のゲートバスライン６あるいはドレインバスライ
ン８に出力するようになっている。アクティブマトリク
ス型液晶表示装置用基板２の素子形成面と反対側の面に
は偏光板２２が貼り付けられている。偏光板２２のアク
ティブマトリクス型液晶表示装置用基板２と反対側の面
にはバックライトユニット２６が取り付けられている。
一方、対向基板４のＣＦ形成面と反対側の面には、偏光
板２２とクロスニコルに配置された偏光板２４が貼り付
けられている。

【００１７】図３は、ドレインバスライン８に断線が生
じている本実施の形態による液晶表示パネル３０の概略
構成を示している。図４は、図３に示す液晶表示パネル
３０の一部を拡大して示している。図３及び図４に示す
ように、アクティブマトリクス型液晶表示装置用基板２
と対向基板４とが貼り合わされた液晶表示パネル３０に
おいて、ドレインバスライン８が断線部２８で断線した
ときは、あらかじめ表示領域３２を迂回して形成されて
いるリペア配線３４ａ、３４ｂ、３４ｃを用いて断線リ
ペアが行われる。複数のリペア配線３４ａ、３４ｃ（図
３及び図４では１本ずつのみ示している）は、絶縁膜を
介して所定本数のドレインバスライン８の両端とそれぞ
れ交差している。リペア配線３４ｂはドレインバスライ
ン８と交差せず、絶縁膜を介して複数のリペア配線３４
ａ、３４ｃと交差している。断線部２８で断線したドレ
インバスライン８は、ドレインバスライン８の一端の接
続点３６でレーザを用いてリペア配線３４ａと電気的に
接続され、他端の接続点３７でレーザを用いてリペア配
線３４ｃと電気的に接続される。また、リペア配線３４
ａ、３４ｃは、それぞれ接続点３６’、３７’でレーザ
を用いてリペア配線３４ｂと電気的に接続される。この
ように、断線したドレインバスライン８をリペア配線３
４ａ、３４ｂ、３４ｃで迂回させることにより、断線部
２８を挟んでドレインバスライン８全体に所定の階調信
号が供給されるようになる。

【００１８】リペア配線３４ａ近傍には欠陥修復の失敗
による新たな欠陥が生じている位置を検出するための欠
陥位置検出用画素領域３８ａが形成されており、リペア
配線３４ｃ近傍には同様に欠陥修復の失敗による新たな
欠陥が生じている位置を検出するための欠陥位置検出用
画素領域３８ｃが形成されている。また、リペア配線３
４ｂの接続点３６’近傍には欠陥位置検出用画素領域３
８ｂが形成されており、リペア配線３４ｂの接続点３
７’近傍には欠陥位置検出用画素領域３８ｂ’が形成さ
れている。

【００１９】図５は、本実施の形態によるアクティブマ
トリクス型液晶表示装置用基板２が有する欠陥位置検出
用画素領域３８ｂの構成を示している。図５に示すよう
に、欠陥位置検出用画素領域３８ｂは、表示領域３２内
の画素電極１２と同一の形成材料で画素電極１２と同時
に形成されたダミー画素電極４０を有している。ダミー
画素電極４０は、例えば長方形状で形成されている。ダ
ミー画素電極４０は、一端部に形成されたコンタクトホ
ール４２を介して図中左右方向に延びるリペア配線３４
ｂと電気的に接続されている。

【００２０】図６は、図５に示す欠陥位置検出用画素領
域３８ｂをＡ−Ａ線で切断した断面を示している。図６
に示すように、ガラス基板４４上には絶縁膜４６が形成
されている。絶縁膜４６上にはドレインバスライン８と
同一の形成材料でドレインバスライン８と同時に形成さ
れたリペア配線３４ｂが形成されている。リペア配線３
４ｂ上には保護膜４８が形成されている。保護膜４８上
にはダミー画素電極４０が形成されている。ダミー画素
電極４０は、保護膜４８の一部が開口されて形成された
コンタクトホール４２を介してリペア配線３４ｂに電気
的に接続されている。欠陥位置検出用画素領域３８ｂ’
は、欠陥位置検出用画素領域３８ｂと同様の構成を有し
ている。

【００２１】図５及び図６では図示していないが、リペ
ア配線３４ａ、３４ｃはゲートバスライン６と同一の形
成材料でゲートバスライン６と同時に形成されている。
欠陥位置検出用画素領域３８ａ、３８ｃは、保護膜４８
及び絶縁膜４６の一部が開口されて形成されたコンタク
トホールを介してリペア配線３４ａ、３４ｃにそれぞれ
接続されていること以外は、欠陥位置検出用画素領域３
８ｂとほぼ同様の構成を有している。

【００２２】図３及び図４に示すように、欠陥位置検出
用画素領域３８ａ、３８ｂ、３８ｂ’、３８ｃは、表示
領域３２の外側に表示領域３２から比較的離れて配置さ
れている。このため、欠陥位置検出用画素領域３８ａ、
３８ｂ、３８ｃは、欠陥検出工程では表示状態が検出さ
れるが、液晶表示装置の製造工程の最終段階では、液晶
表示パネル３０を格納する筐体（図示せず）で隠される
ようになっている。なお、欠陥位置検出用画素領域３８
ａ、３８ｂ、３８ｂ’、３８ｃは、十分に小さい寸法で
形成されていれば筐体で隠さなくても実使用上の問題は
ない。

【００２３】次に、本実施の形態によるアクティブマト
リクス型液晶表示装置用基板２及びそれを備えた液晶表
示装置の動作について再び図５及び図６を用いて説明す
る。図５及び図６に示すように、欠陥位置検出用画素領
域３８ｂのダミー画素電極４０は、リペア配線３４ｂに
電気的に接続されている。このため、欠陥位置検出用画
素領域３８ｂでは、リペア配線３４ｂに所定の階調電圧
が印加されると、ダミー画素電極４０と対向基板４に形
成されたコモン電極（図示せず）との間に電位差が生じ
る。両電極間に生じる電位差によりダミー画素電極４０
上の液晶が駆動されて欠陥位置検出用画素領域３８ｂの
透過率が変化するため、リペア配線３４ｂが導通してい
るか否かを目視や画像解析で判断できるようになる。同
様に、欠陥位置検出用画素領域３８ａ、３８ｂ’、３８
ｃでも、それぞれリペア配線３４ａ、３４ｂ、３４ｃが
導通しているか否かを目視等で判断できるようになって
いる。したがって、欠陥位置検出用画素領域３８ａ、３
８ｂ、３８ｂ’、３８ｃの表示状態により、新たな欠陥
が生じている接続点を特定できる。

【００２４】次に、本実施の形態による液晶表示装置の
欠陥位置検出方法について説明する。表１は、各欠陥位
置検出用画素領域３８ａ、３８ｂ、３８ｂ’、３８ｃの
表示状態と、当該表示状態により特定される欠陥が生じ
ている接続点等との関係を示している。表中の「ＯＮ」
は、ダミー画素電極４０に所定の電圧が印加されている
状態を示しており、ノーマリーブラックモードの液晶表
示装置では欠陥位置検出用画素領域３８ａ、３８ｂ、３
８ｂ’、３８ｃが白を表示している状態を示している。
また、表中の「ＯＦＦ」は、ダミー画素電極４０に電圧
が印加されていない状態を示しており、ノーマリーブラ
ックモードの液晶表示装置では欠陥位置検出用画素領域
３８ａ、３８ｂ、３８ｂ’、３８ｃが黒を表示している
状態を示している。

【００２５】

【表１】

【００２６】例えば、欠陥修復に失敗して新たな欠陥が
生じたノーマリーブラックモードの液晶表示装置におい
て、所定の電圧が印加されたときに全ての欠陥位置検出
用画素領域３８ａ、３８ｂ、３８ｂ’、３８ｃが黒を表
示しているときは、接続点３６で欠陥修復の失敗による
新たな欠陥が生じていることがわかる。同様に、所定の
電圧が印加されたときに欠陥位置検出用画素領域３８ａ
が白を表示し、欠陥位置検出用画素領域３８ｂ、３８
ｂ’、３８ｃが黒を表示しているときは、接続点３６’
で欠陥修復の失敗による新たな欠陥が生じていることが
わかる。また、所定の電圧が印加されたときに欠陥位置
検出用画素領域３８ａ、３８ｂが白を表示し、欠陥位置
検出用画素領域３８ｂ’、３８ｃが黒を表示していると
きは、周辺回路基板内でリペア配線３４ｂに欠陥が生じ
ていることがわかる。欠陥修復の失敗による新たな欠陥
が複数生じているときは、所定の階調信号を出力するド
レインバスライン駆動回路１８に最も近い欠陥しか検出
できないが、再リペアにより当該欠陥を修復し、その後
に同様の欠陥位置検出方法を用いて新たな欠陥を検出す
る工程を繰り返すことにより、全ての欠陥を検出するこ
とができる。

【００２７】リペア配線３４ａ、３４ｂ、３４ｃとコモ
ン電極とが短絡しているときは、リペア配線３４ａ、３
４ｂ、３４ｃとコモン電極との電位差が生じないため全
ての欠陥位置検出用画素領域がＯＦＦとなる。また、リ
ペア配線３４ａ、３４ｂ、３４ｃを用いた断線リペアが
されていない状態では、リペア配線３４ａ、３４ｂ、３
４ｃに階調電圧が印加されないため、全ての欠陥位置検
出用画素領域がＯＦＦとなっている。

【００２８】本実施の形態によれば、欠陥位置検出用画
素領域３８ａ、３８ｂ、３８ｂ’、３８ｃを目視するこ
とにより、リペア配線３４ａ、３４ｂ、３４ｃが導通し
ているか否かを判断することができる。このため、欠陥
修復の失敗により新たな欠陥が生じている位置を容易か
つ確実に検出でき、液晶表示装置の製造歩留まりを向上
できる。また、ダミー画素電極４０は表示領域３２内の
画素電極１２と同一の形成材料で同時に形成されるため
製造工程も増加しない。

【００２９】図７は、本実施の形態によるアクティブマ
トリクス型液晶表示装置用基板２の変形例を示してい
る。また、図８は図７に示すアクティブマトリクス型液
晶表示装置用基板２をＢ−Ｂ線で切断した断面を示して
いる。図７及び図８に示すように、本変形例ではダミー
画素電極４０がリペア配線３４ｂに直接接続されておら
ず、リペア配線３４ｂからほぼ垂直に延出する引出し配
線５０に接続されている。ダミー画素電極４０の保護膜
４８及び絶縁膜４６を介した下層には、所定電位印加用
配線５２が形成されている。所定電位印加用配線５２に
は所定の電位が印加されており、ダミー画素電極４０が
所定電位印加用配線５２に電気的に接続されたとき、欠
陥位置検出用画素領域３８ａ、３８ｂ、３８ｂ’、３８
ｃが黒を表示するようになっている。ノーマリーブラッ
クモードの液晶表示装置では例えばコモン電極に電気的
に接続されており、ノーマリーホワイトモードの液晶表
示装置では例えばゲートバスライン６に電気的に接続さ
れている。上記の電位は、液晶表示パネル３０外の電源
により印加されるようにしてもよい。

【００３０】本変形例は、欠陥を全て検出し修復した後
には、引出し配線５０を切断してダミー画素電極４０と
リペア配線３４ｂとを電気的に絶縁させるとともに、レ
ーザを用いてダミー画素電極４０と所定電位印加用配線
５２とを電気的に接続させることにより、液晶表示装置
の製造工程の最終段階では、欠陥位置検出用画素領域３
８ａ、３８ｂ、３８ｂ’、３８ｃを常に黒表示させる電
圧が所定電位印加用配線５２を介して印加されるように
なっている。なお、ノーマリーブラックモードの液晶表
示装置では、ダミー画素電極４０とリペア配線３４ｂと
を電気的に絶縁させるのみで欠陥位置検出用画素領域３
８ａ、３８ｂ、３８ｂ’、３８ｃが常に黒表示するよう
になる。このため、ダミー画素電極４０と所定電位印加
用配線５２とを電気的に接続させなくてもよいし、所定
電位印加用配線５２が形成されていなくてもよい。

【００３１】本変形例は、上記実施の形態と同様の効果
を有する。また、欠陥を全て検出し修復した後の液晶表
示装置は、欠陥位置検出用画素領域３８ａ、３８ｂ、３
８ｂ’、３８ｃが所定電位印加用配線５２を介して常に
黒表示される電圧が印加されるようになっている。この
ため、欠陥位置検出用画素領域３８ａ、３８ｂ、３８
ｂ’、３８ｃを筐体で隠す必要がなく、欠陥位置検出用
画素領域３８ａ、３８ｂ、３８ｂ’、３８ｃを表示領域
３２の外側の表示領域３２から比較的近い領域に配置す
ることができる。また、引出し配線５０はリペア配線３
４ａ、３４ｂ、３４ｃと同一の形成材料で同時に形成さ
れ、所定電位印加用配線５２はゲートバスライン６と同
一の形成材料で同時に形成されるため、製造工程も増加
しない。

【００３２】図９は、本実施の形態によるアクティブマ
トリクス型液晶表示装置用基板２の他の変形例を示して
いる。図９に示すように、本変形例ではダミー画素電極
４０とリペア配線３４ｂとの間に、ダミーＴＦＴ５４が
形成されている。ダミー画素電極４０は、ダミーＴＦＴ
５４を介し、リペア配線３４ｂに接続されている。ゲー
ト配線５６に所定の電圧が印加されると、リペア配線３
４ｂの電位がダミー画素電極４０に書き込まれるように
なっている。

【００３３】図１０は、図９に示すアクティブマトリク
ス型液晶表示装置用基板２をＣ−Ｃ線で切断した断面を
示している。図１０に示すように、ガラス基板４４上に
は、ゲート配線５６と電気的に接続されたゲート電極５
８が形成されている。ゲート電極５８上方には絶縁膜
（ゲート絶縁膜）４６を介して動作半導体層６０とチャ
ネル保護膜６２とがこの順に形成されている。チャネル
保護膜６２上には、ｎ型不純物半導体層６８を介して形
成されたドレイン電極６６とソース電極６４とが互いに
所定の間隙で対向している。ドレイン電極６６は、リペ
ア配線３４ｂと電気的に接続されている。ソース電極６
４には、コンタクトホール４２を介してダミー画素電極
４０が電気的に接続されている。ダミーＴＦＴ５４の各
形成層は、表示領域３２内のＴＦＴ１０の各形成層とそ
れぞれ同一の形成材料で同時に形成されている。

【００３４】本変形例は、欠陥検出工程でゲート配線５
６に所定の電圧を印加することにより、上記実施の形態
と同様に新たな欠陥の位置を検出できる。また、完成し
た液晶表示装置は、ゲート配線５６に所定の電圧を印加
しないことにより、欠陥位置検出用画素領域３８ａ、３
８ｂ、３８ｂ’、３８ｃが常に黒表示するようになって
いる。このため、欠陥位置検出用画素領域３８ａ、３８
ｂ、３８ｂ’、３８ｃを筐体で隠す必要がなく、欠陥位
置検出用画素領域３８ａ、３８ｂ、３８ｂ’、３８ｃを
表示領域３２の外側の表示領域３２から比較的近い領域
に配置できる。また、ダミーＴＦＴ５４の各形成層はＴ
ＦＴ１０の各形成層と同一の形成材料で同時に形成さ
れ、ゲート配線５６及びゲート電極５８はゲートバスラ
イン６と同一の形成材料で同時に形成されるため、製造
工程も増加しない。

【００３５】〔第２の実施の形態〕本発明の第２の実施
の形態によるアクティブマトリクス型液晶表示装置用基
板及びそれを備えた液晶表示装置について図１１乃至図
３６を用いて説明する。

【００３６】図１１は、従来のアクティブマトリクス型
液晶表示装置用基板２の１画素とその周囲を示してい
る。図１２は、図１１に示すアクティブマトリクス型液
晶表示装置用基板２をＤ−Ｄ線で切断した断面を示して
いる。図１１に示すように、アクティブマトリクス型液
晶表示装置用基板２上には、図中左右方向に延びる複数
のゲートバスライン６（図では２本のゲートバスライン
を符号６、６’で示している）が形成され、それらにほ
ぼ直交して図中上下方向に延びる複数のドレインバスラ
イン８（図では２本のドレインバスラインを符号８、
８’で示している）が形成されている。両バスライン
６、６’、８、８’で画定された領域が画素領域とな
る。各画素領域には画素電極１２が形成されている。画
素領域のほぼ中央には、ゲートバスライン６に平行な蓄
積容量バスライン１４が画素領域を横断して形成されて
いる。蓄積容量バスライン１４上層には蓄積容量電極７
４が画素領域毎に形成されている。

【００３７】ゲートバスライン６、６’とドレインバス
ライン８、８’との交差位置近傍にはＴＦＴ１０が形成
されている。ＴＦＴ１０のドレイン電極７０はドレイン
バスライン８から図１１右方向に引き出されている。ド
レイン電極７０は、図１２に示すように、ゲートバスラ
イン６上にアモルファスシリコン（ａ−Ｓｉ）やポリシ
リコン（ｐ−Ｓｉ）で形成された動作半導体層６０及び
その上層に形成されたチャネル保護膜６２の一端辺側に
配置されている（図１２参照）。

【００３８】一方、ソース電極７２は、動作半導体層６
０及びチャネル保護膜６２上の他端辺側に位置するよう
に形成されている。このような構成において、チャネル
保護膜６２直下のゲートバスライン６が当該ＴＦＴ１０
のゲート電極５９として機能するようになっている。

【００３９】図１２の左側に示すように、ガラス基板４
４上にはゲート電極５９（ゲートバスライン６）が形成
されている。ゲート電極５９直上には絶縁膜４６を介し
て動作半導体層６０とチャネル保護膜６２がこの順に形
成されている。チャネル保護膜６２上には、ｎ型不純物
半導体層６８を介して、ドレイン電極７０とソース電極
７２とが互いに所定の間隙で対向して形成されている。
両電極７０、７２上には保護膜４８が形成されている。
保護膜４８上には画素電極１２が形成され、コンタクト
ホール（スルーホール）４２を介してソース電極７２に
電気的に接続されている。

【００４０】また、図１２の右側に示すように、ガラス
基板４４上には蓄積容量バスライン１４が形成されてい
る。蓄積容量バスライン１４上には、絶縁膜４６を介し
てｎ型不純物半導体層６８と蓄積容量電極７４とがこの
順に形成されている。蓄積容量電極７４上には保護膜４
８が形成されている。保護膜４８上には画素電極１２が
形成され、コンタクトホール４３を介して蓄積容量電極
７４に電気的に接続されている。

【００４１】ところで、近年の高精細の液晶表示装置は
画素が微細化しているため、各バスライン等のパターン
を形成する半導体プロセスにおいて、洗浄不足や塵（ダ
スト）の付着などを原因とするパターン欠陥が生じやす
くなっている。例えば、ドレインバスライン８やドレイ
ン電極７０のパターン欠陥が生じると、隣接するドレイ
ンバスライン８、８’間の短絡（以下、ドレイン−ドレ
イン短絡という）が生じやすい。ドレイン−ドレイン短
絡は、対向基板と貼り合わせて液晶を封入した後の表示
画面上で、２本の連続した線欠陥として視認される。線
欠陥は製品として致命的な欠陥であるため、液晶表示装
置の製造歩留まりが低下する大きな要因となる。

【００４２】図１３は、図１１に示す画素に生じたドレ
イン−ドレイン短絡の例を示している。図１３に示すよ
うに、ドレインバスライン８、８’の形成時に生じたパ
ターン欠陥７６により、画素領域を挟んで隣接する２本
のドレインバスライン８、８’間に短絡が生じている。
パターン欠陥７６は、保護膜４８を介して画素電極１２
直下に形成されている。このため、パターン欠陥７６と
画素電極１２との間には保護膜４８を誘電体とした容量
が形成される。このため、パターン欠陥７６が生じた画
素にデータを書き込むと、当該容量の存在により蓄積容
量バスライン１４と蓄積容量電極７４との間には本来充
電される電荷とは異なる電荷が充電される。したがっ
て、図１３に示すパターン欠陥７６が生じた画素は、ア
クティブマトリクス型液晶表示装置用基板２に画素電極
１２が形成された段階で、ドレイン−ドレイン短絡が生
じているドレインバスライン８を特定し、次にドレイン
バスライン８に接続される各画素の電荷を測定すること
により特定することができる。その後、上層に画素電極
１２が形成された領域以外のパターン欠陥７６をＹＡＧ
レーザ等を用いて除去し、ドレインバスライン８、８’
間を電気的に絶縁させることにより、表示画面上の線欠
陥を消失させることができる。

【００４３】図１４は、図１１に示す画素に生じたドレ
イン−ドレイン短絡の他の例を示している。図１４に示
す例も、ドレインバスライン８、８’の形成時に生じた
パターン欠陥７７により、ドレインバスライン８、８’
間に短絡が生じている。本例では、図中左側のドレイン
バスライン８から引き出されたドレイン電極７０の先端
と図中右側のドレインバスライン８’との間に短絡が生
じている。しかしながら、パターン欠陥７７は、図１３
に示した画素と異なり、保護膜４８を介して画素電極１
２と重なって形成されていないので、容量は形成されな
い。このため、パターン欠陥７７によるドレイン−ドレ
イン短絡が生じた場合には、容量の変化に基づく欠陥検
出方法では当該欠陥画素を特定できない。

【００４４】図１５は、図１１に示す画素に生じたドレ
イン−ドレイン短絡のさらに他の例を示している。図１
５に示す例は、ドレインバスライン８、８’と蓄積容量
電極７４とが短絡する２つのパターン欠陥７９が、ドレ
インバスライン８、８’形成時に生じている。パターン
欠陥７９は、絶縁膜４６を介して蓄積容量バスライン１
４と重なって形成されているが、パターン欠陥７７と比
較して面積が小さいため形成される容量は小さい。この
ため、パターン欠陥７９によるドレイン−ドレイン短絡
が生じた場合には、容量の変化に基づく欠陥検出方法を
用いた当該欠陥画素の特定が困難である。

【００４５】このため、図１４及び図１５に示す欠陥が
生じた画素は、従来では、高感度な光学的パターン認識
装置を用いて、線欠陥が生じているドレインバスライン
８に接続される各画素を表示領域の端から端まで検査
し、欠陥の生じていない画素とのコントラストの差によ
り検出するようにして特定している。しかし、光学的パ
ターン認識装置は高価であるため、液晶表示装置の製造
コストが増加するという問題がある。

【００４６】この問題に対し、本実施の形態によるアク
ティブマトリクス型液晶表示装置用基板及びそれを備え
た液晶表示装置では、図１６に示すように、画素電極１
２がドレインバスライン８から引き出されたドレイン電
極７０と当該ドレイン電極７０の先端部に隣接して対向
するドレインバスライン８’との間に延出して形成され
た欠陥画素検出用電極８０を有している。こうすること
により、図１４に示すパターン欠陥７７によりドレイン
−ドレイン短絡が生じたときにパターン欠陥７７と欠陥
画素検出用電極８０との間に容量が形成されるため、パ
ターン欠陥７７によるドレイン−ドレイン短絡が生じて
いる画素を容易かつ確実に特定できるようになる。

【００４７】また、本実施の形態によるアクティブマト
リクス型液晶表示装置用基板及びそれを備えた液晶表示
装置では、図２７に示すように、ドレインバスライン８
から引き出されたドレイン電極７０と当該ドレイン電極
７０の先端部に隣接して対向するドレインバスライン
８’との間にスルーホール７８を形成しており、ドレイ
ンバスライン８、８’と蓄積容量電極７４との間にスル
ーホール７８を形成している。こうすることにより、図
１４及び図１５に示すパターン欠陥７７、７９によりド
レイン−ドレイン短絡が生じたときに、ドレインバスラ
イン８とゲートバスライン６との間又はドレインバスラ
イン８と蓄積容量バスライン１４との間にスルーホール
７８を介して層間短絡が生じる。そのため、従来の層間
短絡の検出方法を用いて、パターン欠陥７７、７９によ
るドレイン−ドレイン短絡が生じている画素を容易かつ
確実に特定できるようになる。

【００４８】以下、本実施の形態によるアクティブマト
リクス型液晶表示装置用基板及びそれを備えた液晶表示
装置について実施例２−１乃至２−３を用いてより具体
的に説明する。 （実施例２−１）まず、実施例２−１によるアクティブ
マトリクス型液晶表示装置用基板２について図１６乃至
図２４を用いて説明する。図１６は、本実施例によるア
クティブマトリクス型液晶表示装置用基板２の１画素と
その周囲の構成を示している。また、図１７（ａ）は図
１６に示すアクティブマトリクス型液晶表示装置用基板
２をＥ−Ｅ線で切断した断面を示しており、図１７
（ｂ）はＦ−Ｆ線で切断した断面を示している。図１６
に示すように、アクティブマトリクス型液晶表示装置用
基板２上には、図中左右方向に延びる複数のゲートバス
ライン６（図では２本のゲートバスラインを符号６、
６’で示している）が形成され、それらにほぼ直交して
図中上下方向に延びる複数のドレインバスライン８（図
では２本のドレインバスラインを符号８、８’で示して
いる）が形成されている。両バスライン６、６’、８、
８’で画定された領域が画素領域となる。

【００４９】ゲートバスライン６とドレインバスライン
８との交差位置近傍にはＴＦＴ１０が形成されている。
ＴＦＴ１０のドレイン電極７０はドレインバスライン８
から引き出され、図１７（ａ）に示すように、その端部
がゲートバスライン６上にａ−Ｓｉやｐ−Ｓｉで形成さ
れた動作半導体層６０及びその上に形成されたチャネル
保護膜６２の一端辺側に位置するように形成されてい
る。

【００５０】一方、ソース電極７２は動作半導体層６０
及びチャネル保護膜６２上の他端辺側に位置するように
形成されている。このような構成においてチャネル保護
膜６２直下のゲートバスライン６が当該ＴＦＴ１０のゲ
ート電極５９として機能するようになっている。

【００５１】画素領域には画素電極１２が形成されてい
る。画素電極１２は、当該画素電極１２に接続されたＴ
ＦＴ１０のドレイン電極７０と当該ドレイン電極７０の
先端部に隣接して対向するドレインバスライン８’との
間に延出して形成された欠陥画素検出用電極８０を有し
ている。また、図１７（ｂ）に示すように、欠陥画素検
出用電極８０は保護膜４８及び絶縁膜４６を介してゲー
トバスライン６に重なって形成されている。画素領域の
ほぼ中央には、ゲートバスライン６に平行な蓄積容量バ
スライン１４が画素領域を横断して形成されている。蓄
積容量バスライン１４上層には蓄積容量電極７４が画素
領域毎に形成されている。

【００５２】次に、本実施例によるアクティブマトリク
ス型液晶表示装置用基板２及びそれを備えた液晶表示装
置の製造方法について、図１８乃至図２１を用いて説明
する。図１８乃至図２１において、（ａ）は図１６に示
すアクティブマトリクス型液晶表示装置用基板２をＥ−
Ｅ線で切断した断面を示す工程断面図である。また、
（ｂ）は図１６に示すアクティブマトリクス型液晶表示
装置用基板２をＦ−Ｆ線で切断した断面を示す工程断面
図である。まず、図１８（ａ）及び（ｂ）に示すよう
に、絶縁性を有するガラス基板４４上に、スパッタリン
グ法等を用いて例えばアルミニウム（Ａｌ）、チタン
（Ｔｉ）をこの順に成膜してパターニングし、ゲートバ
スライン６（ゲート電極５９）を形成する。

【００５３】次に、図１９（ａ）及び（ｂ）に示すよう
に、例えばシリコン窒化膜（ＳｉＮ膜）をプラズマＣＶ
Ｄ法等を用いて基板全面に成膜して絶縁膜４６を形成す
る。次に、プラズマＣＶＤ法等を用いてａ−Ｓｉ及びＳ
ｉＮ膜をこの順に成膜してパターニングし、動作半導体
層６０及びチャネル保護膜６２を形成する。次に、プラ
ズマＣＶＤ法等を用いてｎ⁺ａ−Ｓｉを成膜し、続い
て、スパッタリング法等を用いて例えばＴｉ、Ａｌ、Ｔ
ｉをこの順に成膜する。次に、図２０（ａ）及び（ｂ）
に示すように、成膜されたＴｉ、Ａｌ、Ｔｉ及びｎ⁺ａ
−Ｓｉをチャネル保護膜６２をエッチングストッパとし
て用いてパターニングし、ドレイン電極７０、ソース電
極７２及びｎ型不純物半導体層６８を形成する。

【００５４】次に、図２１（ａ）及び（ｂ）に示すよう
に、プラズマＣＶＤ法等を用いてＳｉＮ膜を基板全面に
成膜し、保護膜４８を形成する。次に、ソース電極７２
上の保護膜４８を除去してコンタクトホール４２を形成
する。次に、スパッタリング法等を用いて例えばＩＴＯ
等の画素電極形成材料を成膜してパターニングし、画素
領域毎に画素電極１２を形成する。このとき画素電極１
２には、ドレイン電極７０とドレイン電極７０に隣接し
て対向するドレインバスライン８’との間のゲートバス
ライン６上に延出した欠陥画素検出用電極８０が形成さ
れる。以上の工程を経て、図１７（ａ）及び（ｂ）に示
す本実施例によるアクティブマトリクス型液晶表示装置
用基板２が完成する。その後、対向基板と貼り合わせて
液晶を封入し、本実施例による液晶表示装置が完成す
る。

【００５５】次に、本実施例によるアクティブマトリク
ス型液晶表示装置用基板２での欠陥位置検出方法につい
て図２２及び図２３を用いて説明する。図２２は、本実
施例によるアクティブマトリクス型液晶表示装置用基板
２上に形成された素子構成の等価回路を示している。図
２２に示すように、アクティブマトリクス型液晶表示装
置用基板２上には、図中左右方向に延びる複数のゲート
バスライン６（図では４本のゲートバスラインを符号６
ａ〜６ｄで示している）が形成され、それらにほぼ直交
して図中上下方向に延びる複数のドレインバスライン８
（図では４本のドレインバスラインを符号８ａ〜８ｄで
示している）が形成されている。両バスライン６ａ〜６
ｄ、８ａ〜８ｄで画定された領域が画素領域となる。画
素領域のほぼ中央にはゲートバスライン６ａ〜６ｄに平
行な蓄積容量バスライン１４（図では３本の蓄積容量バ
スラインを符号１４ａ〜１４ｃで示している）が画素領
域を横断して形成されている。各画素領域には、ＴＦＴ
１０と画素電極１２が形成されている。全てのバスライ
ン６ａ〜６ｄ、８ａ〜８ｄ、１４ａ〜１４ｃは、静電破
壊防止用スイッチング素子として機能するＴＦＴ８４を
介して同一の周辺接続線（ショートリング）８２に接続
されている。ドレインバスライン８ｂ、８ｃ間にはドレ
イン−ドレイン短絡が生じている。

【００５６】まず、ドレイン−ドレイン短絡が生じてい
るドレインバスラインの位置（以下、ドレイン座標とい
う）を特定する方法について説明する。各ドレインバス
ライン８ａ〜８ｄのいずれかに電流計８６を接続し（図
２２ではドレインバスライン８ｂに接続した状態を例示
している）、周辺接続線８２に所定の電圧を印加する。
印加する電圧は、ＴＦＴ８４がオン状態となる電圧Ｖｏ
ｎと、ＴＦＴ８４がオフ状態となる電圧Ｖｏｆｆとの２
通りとする。周辺接続線８２に電圧Ｖｏｎを印加したと
き、ドレイン−ドレイン短絡が生じていないドレインバ
スライン８ａに接続された電流計８６では、ＴＦＴ８４
を介してドレインバスライン８ａに流れる電流Ｉｏｎ１
が計測される。また、周辺接続線８２に電圧Ｖｏｆｆを
印加したとき、ドレインバスライン８ａに接続された電
流計８６では、ＴＦＴ８４を介してドレインバスライン
８ａに流れる微少な電流Ｉｏｆｆ１が計測される。

【００５７】ところが、隣接するドレインバスライン８
ｃとの間に短絡部８８でドレイン−ドレイン短絡が生じ
ているドレインバスライン８ｂに接続された電流計８６
では、周辺接続線８２に電圧Ｖｏｎを印加したとき、Ｔ
ＦＴ８４を介してドレインバスライン８ｂに流れる電流
Ｉｏｎ１と、隣接するドレインバスライン８ｃから短絡
部８８を介して流れ込む電流Ｉｏｎ２との和の電流値が
計測される。電圧Ｖｏｆｆを印加したときは、ＴＦＴ８
４を介してドレインバスライン８ｂに流れる電流Ｉｏｆ
ｆ１と、隣接するドレインバスライン８から短絡部８８
を介して流れ込む電流Ｉｏｆｆ２との和の電流値が電流
計８６で計測される。このように、隣接するドレインバ
スライン８ｃとの間にドレイン−ドレイン短絡が生じて
いるドレインバスライン８ｂに接続された電流計８６で
は、ドレインバスライン８ａと比較して電流Ｉｏｎ２又
は電流Ｉｏｆｆ２だけ大きい電流値が計測される。この
電流値の変化に基づいて、ドレイン座標を特定すること
ができる。

【００５８】次に、ドレイン−ドレイン短絡が生じてい
る画素を駆動するゲートバスライン６の位置（以下、ゲ
ート座標という）を特定する方法について図２３を用い
て説明する。図２３は、本実施例によるアクティブマト
リクス型液晶表示装置用基板２上に形成された素子構成
の等価回路を示している。図２３に示すように、ドレイ
ン−ドレイン短絡が生じているドレインバスライン８ｂ
に電圧Ｖｄを印加する。次に、ゲートバスライン６ａに
電圧Ｖｏｎを印加し、ＴＦＴ１０をオン状態にする。こ
のとき蓄積容量バスライン１４ａに電圧Ｖｃｓを印加し
ておくと、蓄積容量バスライン１４ａと蓄積容量電極
（図２３では図示せず）とで形成される容量Ｃ１に、電
荷Ｑ１が充電される。

【００５９】次に、ゲートバスライン６ａに電圧Ｖｏｆ
ｆを印加すると、ＴＦＴ１０がオフ状態になり、電荷Ｑ
１が保持される。ドレインバスライン８ｂへの電圧Ｖｄ
の印加を止め、ドレインバスライン８ｂに積分器９０を
接続する。積分器９０には不図示のコンデンサが接続さ
れており、コンデンサには電荷Ｑ１と逆極性の電荷Ｑ０
が充電されている。ゲートバスライン６ａに電圧Ｖｏｎ
を印加してＴＦＴ１０を再びオン状態にすると、電荷Ｑ
１は積分器９０のコンデンサヘ移動する。積分器９０の
コンデンサの電荷Ｑ０は中和されて減少し、積分器９０
の出力電圧も低下する。この出力電圧の差を測定するこ
とで容量Ｃ１に充電されていた電荷Ｑ１を測定すること
ができる。同様にして、ドレインバスライン８ｂ上の全
ての画素について電荷を測定する。

【００６０】ドレイン−ドレイン短絡が生じている画素
には、パターン欠陥７７と画素電極１２の欠陥画素検出
用画素８０とで容量Ｃ２が形成されている。このとき画
素には、電荷Ｑ１に加えて容量Ｃ２によって電荷Ｑ２が
充電される。このように、ドレイン−ドレイン短絡が生
じている画素は欠陥の生じていない画素と異なる電荷が
充電されるため、ドレインバスライン８ｂ上の各画素の
電荷を積分器９０の出力電圧に基づいて測定し比較する
ことでゲート座標を特定することができる。以上の工程
で、ドレイン−ドレイン短絡が生じている画素を検出で
きる。その後、ＹＡＧレーザを照射してパターン欠陥７
７を除去することにより欠陥を修復できる。

【００６１】本実施例では、画素領域の画素電極１２が
当該画素領域のドレイン電極７０とドレイン電極７０の
先端部に隣接して対向するドレインバスライン８’との
間に延出して形成された欠陥画素検出用電極８０を有し
ている。このため、図１４に示すパターン欠陥７７によ
りドレイン−ドレイン短絡が生じたときにパターン欠陥
７７と画素電極１２との間に容量Ｃ２が形成され、パタ
ーン欠陥７７によるドレイン−ドレイン短絡が生じてい
る画素を容易かつ確実に特定できる。

【００６２】図２４は、本実施例によるアクティブマト
リクス型液晶表示装置用基板２の構成の変形例を示して
いる。本変形例は、画素電極１２が、ドレインバスライ
ン８延伸方向に隣接する図中下方の画素領域の画素電極
１２に接続されたＴＦＴ１０のドレイン電極７０と当該
ドレイン電極７０に隣接して対向するドレインバスライ
ン８’との間に延出して形成された欠陥画素検出用電極
８０を有している。本変形例によれば、図１４に示すパ
ターン欠陥７７によるドレイン−ドレイン短絡が図中下
方の画素領域に生じたとき、パターン欠陥７７と当該パ
ターン欠陥７７が生じた画素の図中上方に隣接する画素
の画素電極１２との間に容量Ｃ２が形成される。このた
め、上記欠陥位置検出方法を用いると、他の画素と異な
る電荷が充電された画素の図中下方の画素に、パターン
欠陥７７によるドレイン−ドレイン短絡が生じているこ
とがわかる。本変形例によっても、上記実施例と同様
に、パターン欠陥７７によるドレイン−ドレイン短絡が
生じている画素を容易かつ確実に特定できる。

【００６３】（実施例２−２）次に、実施例２−２によ
るアクティブマトリクス型液晶表示装置用基板２につい
て図２５及び図２６を用いて説明する。図２５は、本実
施例によるアクティブマトリクス型液晶表示装置用基板
２の１画素とその周囲の構成を示している。本実施例に
よるアクティブマトリクス型液晶表示装置用基板２は、
ゲートバスライン６が画素電極１２の欠陥画素検出用電
極８０に重ならないように図中上方を迂回して形成され
ていることを特徴としている。

【００６４】本実施例では、実施例２−１と同様に、画
素電極１２がドレイン電極７０とドレインバスライン
８’との間に延出して形成された欠陥画素検出用電極８
０を有している。このため、図１４に示すパターン欠陥
７７によりドレイン−ドレイン短絡が生じたときにパタ
ーン欠陥７７と欠陥画素検出用電極８０との間に容量が
形成される。したがって、実施例２−１と同様の欠陥位
置検出方法を用いると、パターン欠陥７７によるドレイ
ン−ドレイン短絡が生じている画素を容易かつ確実に特
定できる。また、本実施例では、ゲートバスライン６が
欠陥画素検出用電極８０と重ならないように迂回して形
成されている。このため、ゲートバスライン６との間に
容量が形成されないので、ゲートパルス遅延は生じな
い。

【００６５】図２６は、本実施例によるアクティブマト
リクス型液晶表示装置用基板２の構成の変形例を示して
いる。本変形例は、欠陥画素検出用電極８０が図中下方
に隣接する画素領域に向かって延出して形成されてお
り、ゲートバスライン６が欠陥画素検出用電極８０の図
中下方を迂回して形成されている。本変形例によれば、
図２４に示す実施例２−１の変形例と同様に、図１４に
示すパターン欠陥７７によりドレイン−ドレイン短絡が
生じたとき、パターン欠陥７７と当該パターン欠陥が生
じた画素の図中上方に隣接する画素の画素電極１２との
間に容量Ｃ２が形成される。このため、実施例２−１と
同様の欠陥位置検出方法を用いると、他の画素と異なる
電荷が充電されている画素の図中下方に隣接する画素に
パターン欠陥７７によるドレイン−ドレイン短絡が生じ
ていることがわかる。本変形例によっても、上記実施例
と同様に、パターン欠陥７７によるドレイン−ドレイン
短絡が生じている画素を容易かつ確実に特定できる。ま
た本変形例では、上記実施例と同様に、ゲートバスライ
ン６が欠陥画素検出用電極８０と重ならないように迂回
して形成されている。このため、ゲートバスライン６と
の間に容量が形成されないので、ゲートパルス遅延は生
じない。

【００６６】（実施例２−３）次に、実施例２−３によ
るアクティブマトリクス型液晶表示装置用基板２につい
て図２７乃至図３６を用いて説明する。図２７は、本実
施例によるアクティブマトリクス型液晶表示装置用基板
２の１画素とその周囲の構成を示している。また、図２
８（ａ）は図２７に示すアクティブマトリクス型液晶表
示装置用基板２をＧ−Ｇ線で切断した断面を示してお
り、図２８（ｂ）はＨ−Ｈ線で切断した断面を示してい
る。本実施例によるアクティブマトリクス型液晶表示装
置用基板２は、ドレイン電極７０と当該ドレイン電極７
０の先端部に隣接して対向するドレインバスライン８’
との間、及びドレインバスライン８、８’と蓄積用電極
７４との間にスルーホール７８が形成されていることを
特徴としている。

【００６７】図２７及び図２８に示すように、ドレイン
バスライン８から図２７中右側に引き出されたドレイン
電極７０と当該ドレイン電極７０の先端部に隣接して対
向するドレインバスライン８’との間のほぼ中間には、
スルーホール７８からなる開口部がゲートバスライン６
上の絶縁膜４６を除去して形成されている。また、図２
７に示すように、ドレインバスライン８、８’と蓄積容
量電極７４との間のほぼ中間には、スルーホール７８か
らなる開口部が蓄積容量バスライン１４上の絶縁膜４６
を除去して形成されている。図２７に示すアクティブマ
トリクス型液晶表示装置用基板２では、蓄積容量電極７
４の左右両側にスルーホール７８が形成されているが、
どちらか一方だけでもよい。また、スルーホール７８
は、開口率の低下を防ぐためできるだけ小さく、例えば
形成可能な最小の大きさで形成されることが望ましい。

【００６８】図２９は、図２７に示すアクティブマトリ
クス型液晶表示装置用基板２に、パターン欠陥７７によ
るドレイン−ドレイン短絡が生じている状態を示してい
る。図３０は、図２９に示すアクティブマトリクス型液
晶表示装置用基板２をＩ−Ｉ線で切断した断面を示して
いる。図２９及び図３０に示すように、パターン欠陥７
７によるドレイン−ドレイン短絡が生じると、ドレイン
バスライン８とゲートバスライン６とがスルーホール７
８を介して電気的に接続され、層間短絡が生じるように
なっている。

【００６９】次に、本実施例によるアクティブマトリク
ス型液晶表示装置用基板２及びそれを備えた液晶表示装
置の製造方法について、図３１乃至図３５を用いて説明
する。図３１乃至図３５において、（ａ）は図２７に示
すアクティブマトリクス型液晶表示装置用基板２をＧ−
Ｇ線で切断した断面を示す工程断面図である。また、
（ｂ）は図２７に示すアクティブマトリクス型液晶表示
装置用基板２をＨ−Ｈ線で切断した断面を示す工程断面
図である。まず、図３１（ａ）及び（ｂ）に示すよう
に、ガラス基板４４上に、スパッタリング法等を用いて
例えばＡｌ、Ｔｉをこの順に成膜してパターニングし、
ゲートバスライン６（ゲート電極５９）を形成する。

【００７０】次に、図３２（ａ）及び（ｂ）に示すよう
に、プラズマＣＶＤ法等を用いて例えばＳｉＮ膜を基板
全面に成膜して絶縁膜４６を形成する。次に、プラズマ
ＣＶＤ法等を用いてａ−Ｓｉ及びＳｉＮ膜をこの順に成
膜してパターニングし、動作半導体層６０及びチャネル
保護膜６２を形成する。次に、図３３（ａ）及び（ｂ）
に示すように、ドレイン電極７０と当該ドレイン電極７
０の先端部に隣接して対向するドレインバスライン８’
との間のゲートバスライン６上の絶縁膜４６を除去し、
スルーホール７８を形成する。図示していないが、ドレ
インバスライン８、８’と蓄積容量電極７４との間の蓄
積容量バスライン１４上の絶縁膜４６を除去し、スルー
ホール７８を同時に形成する。

【００７１】次に、プラズマＣＶＤ法等を用いてｎ⁺ａ
−Ｓｉを成膜し、続いて、スパッタリング法等を用いて
例えばＴｉ、Ａｌ、Ｔｉをこの順に成膜する。次に、図
３４（ａ）及び（ｂ）に示すように、成膜されたＴｉ、
Ａｌ、Ｔｉ及びｎ⁺ａ−Ｓｉをチャネル保護膜６２をエ
ッチングストッパとして用いてパターニングし、ドレイ
ン電極７０、ソース電極７２及びｎ型不純物半導体層６
８を形成する。ここで、後述する欠陥検出及び欠陥修復
の各工程が行われる。ドレイン電極７０等のパターニン
グの際にパターン欠陥７７、７９によりドレイン−ドレ
イン短絡が生じると、ドレインバスライン８とゲートバ
スライン６又は蓄積容量バスライン１４とにスルーホー
ル７８を介して層間短絡が生じるようになっている。

【００７２】次に、図３５（ａ）及び（ｂ）に示すよう
に、プラズマＣＶＤ法等を用いてＳｉＮ膜を基板全面に
成膜し、保護膜４８を形成する。次に、ソース電極７２
上の保護膜４８を除去してコンタクトホール４２を形成
する。次に、スパッタリング法等を用いて例えばＩＴＯ
等の画素電極形成材料を成膜してパターニングし、画素
領域毎に画素電極１２を形成する。以上の工程を経て、
図２８（ａ）及び（ｂ）に示す本実施例によるアクティ
ブマトリクス型液晶表示装置用基板２が完成する。その
後、対向基板と貼り合わせて液晶を封入し、本実施例に
よる液晶表示装置が完成する。

【００７３】次に、本実施例によるアクティブマトリク
ス型液晶表示装置用基板２での欠陥位置検出方法につい
て図３６を用いて説明する。図３６は、本実施例による
アクティブマトリクス型液晶表示装置用基板２上に形成
された素子構成の等価回路を示している。図３６に示す
ように、ドレインバスライン８ｂ、８ｃ間にはドレイン
−ドレイン短絡が生じており、同時にドレインバスライ
ン８ｂ、８ｃとゲートバスライン６ｂとに図２７に示す
スルーホール７８を介して層間短絡が生じている。

【００７４】まず、ゲートバスライン６ａ〜６ｄ及び蓄
積容量バスライン１４ａ〜１４ｃとドレインバスライン
８ａ〜８ｄとの間に順次所定の電圧Ｖ１を印加する。各
ドレインバスライン８ａ〜８ｄにはそれぞれ電流計８６
が接続されている（図３６ではドレインバスライン８ｂ
に接続された電流計８６のみを示している）。短絡部８
８により層間短絡が生じているゲートバスライン６ｂと
ドレインバスライン８ｂ、８ｃとの間には電流Ｉ１が流
れる。このため、電流Ｉ１が流れるゲートバスライン６
ｂ及びドレインバスライン８ｂ、８ｃを特定することに
より、パターン欠陥７７、７９によるドレイン−ドレイ
ン短絡が生じている画素を検出できる。その後、ＹＡＧ
レーザを照射してパターン欠陥７７、７９を除去するこ
とにより欠陥を修復できる。

【００７５】本実施例では、ドレイン電極７０とドレイ
ンバスライン８’との間にスルーホール７８を形成して
おり、ドレインバスライン８、８’と蓄積容量電極７４
との間にスルーホール７８を形成している。このため、
図１４及び図１５に示すパターン欠陥７７、７９により
ドレイン−ドレイン短絡が生じると、ドレインバスライ
ン８、８’とゲートバスライン６又は蓄積容量バスライ
ン１４との間にスルーホール７８を介して層間短絡が生
じるようになっている。したがって、パターン欠陥７
７、７９によるドレイン−ドレイン短絡が生じている画
素を容易かつ確実に特定できる。また、本実施例では、
ドレイン電極７０とドレインバスライン８’との間のほ
ぼ中間、及びドレインバスライン８、８’と蓄積容量電
極７４との間のほぼ中間にスルーホール７８が形成され
ている。このため、ドレイン−ドレイン短絡には至らな
い程度のドレインバスライン８、８’の比較的軽微なパ
ターン欠陥による層間短絡を防止できる。

【００７６】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記実施の形態では逆スタ
ガ型のＴＦＴが形成されたアクティブマトリクス型液晶
表示装置用基板を例に挙げて説明したが、本発明はこれ
に限らず、スタガ型やプレーナ型のＴＦＴが形成された
アクティブマトリクス型液晶表示装置用基板にももちろ
ん適用可能である。

【００７７】以上説明した第１の実施の形態によるアク
ティブマトリクス型液晶表示装置用基板及びそれを備え
た液晶表示装置は、以下のようにまとめられる。 （付記１）絶縁性を有する基板と、前記基板上に形成さ
れたゲートバスラインと、前記ゲートバスラインにほぼ
直交して形成されたドレインバスラインと、前記ゲート
バスライン及び前記ドレインバスラインで画定された画
素領域と、前記画素領域毎に形成された薄膜トランジス
タと、前記画素領域に形成された画素電極と、前記ドレ
インバスラインに生じた第１の欠陥を修復するために形
成されたリペア配線と、前記第１の欠陥の修復の失敗に
より新たに生じた第２の欠陥の位置を検出するために前
記リペア配線近傍に形成された欠陥位置検出用画素領域
とを有することを特徴とするアクティブマトリクス型液
晶表示装置用基板。

【００７８】（付記２）付記１記載のアクティブマトリ
クス型液晶表示装置用基板において、前記欠陥位置検出
用画素領域は、前記画素電極と同一の形成材料で形成さ
れたダミー画素電極を有していることを特徴とするアク
ティブマトリクス型液晶表示装置用基板。

【００７９】（付記３）付記１又は２に記載のアクティ
ブマトリクス型液晶表示装置用基板において、前記ダミ
ー画素電極は、前記リペア配線と電気的に接続されてい
ることを特徴とするアクティブマトリクス型液晶表示装
置用基板。

【００８０】（付記４）付記１又は２に記載のアクティ
ブマトリクス型液晶表示装置用基板において、前記ダミ
ー画素電極に電気的に接続され、前記ダミー画素電極に
所定の電位を印加する所定電位印加用配線をさらに有し
ていることを特徴とするアクティブマトリクス型液晶表
示装置用基板。

【００８１】（付記５）付記４記載のアクティブマトリ
クス型液晶表示装置用基板において、前記所定電位印加
用配線は、前記ゲートバスラインと同一の形成材料で形
成されていることを特徴とするアクティブマトリクス型
液晶表示装置用基板。

【００８２】（付記６）付記４又は５に記載のアクティ
ブマトリクス型液晶表示装置用基板において、前記所定
の電位は、前記欠陥位置検出用画素領域に黒を表示させ
る電位であることを特徴とするアクティブマトリクス型
液晶表示装置用基板。

【００８３】（付記７）付記６記載のアクティブマトリ
クス型液晶表示装置用基板において、前記所定電位印加
用配線は、前記ゲートバスラインに電気的に接続されて
いることを特徴とするアクティブマトリクス型液晶表示
装置用基板。

【００８４】（付記８）付記６記載のアクティブマトリ
クス型液晶表示装置用基板において、前記所定電位印加
用配線は、コモン電極に電気的に接続されていることを
特徴とするアクティブマトリクス型液晶表示装置用基
板。

【００８５】（付記９）付記１又は２に記載のアクティ
ブマトリクス型液晶表示装置用基板において、前記ダミ
ー画素電極と前記リペア配線との間にスイッチング素子
として設けられたダミー薄膜トランジスタをさらに有す
ることを特徴とするアクティブマトリクス型液晶表示装
置用基板。

【００８６】（付記１０）付記９記載のアクティブマト
リクス型液晶表示装置用基板において、前記ダミー薄膜
トランジスタの各形成層は、前記薄膜トランジスタの各
形成層と同一の形成材料で形成されていることを特徴と
するアクティブマトリクス型液晶表示装置用基板。

【００８７】（付記１１）ほぼ直交する複数のバスライ
ンで画定された画素領域を有するアレイ基板と、前記ア
レイ基板に対向して配置された対向基板と、前記アレイ
基板及び前記対向基板の間に封入された液晶とを備えた
液晶表示パネルと、前記液晶表示パネルを格納する筐体
とを有する液晶表示装置において、前記アレイ基板とし
て、付記１乃至１０のいずれか１項に記載のアクティブ
マトリクス型液晶表示装置用基板を備えることを特徴と
する液晶表示装置。

【００８８】（付記１２）付記１１記載の液晶表示装置
において、前記欠陥位置検出用画素領域は、前記筐体で
隠されていることを特徴とする液晶表示装置。

【００８９】（付記１３）リペア配線を用いて第１の欠
陥が修復されたドレインバスラインに所定の電圧を印加
し、前記リペア配線近傍に形成された欠陥位置検出用画
素領域の表示状態に基づき、前記第１の欠陥の修復の失
敗により新たに生じた第２の欠陥の位置を検出すること
を特徴とする液晶表示装置の欠陥位置検出方法。

【００９０】以上説明した第２の実施の形態によるアク
ティブマトリクス型液晶表示装置用基板及びそれを備え
た液晶表示装置は、以下のようにまとめられる。 （付記１４）絶縁性を有する基板と、前記基板上に形成
されたゲートバスラインと、前記ゲートバスラインにほ
ぼ直交して形成されたドレインバスラインと、前記ゲー
トバスライン及び前記ドレインバスラインで画定された
画素領域と、前記画素領域毎に形成された薄膜トランジ
スタと、前記薄膜トランジスタのドレイン電極と前記ド
レイン電極の先端部に隣接して対向するドレインバスラ
インとの間に延出して形成された欠陥画素検出用電極を
有する画素電極とを有することを特徴とするアクティブ
マトリクス型液晶表示装置用基板。

【００９１】（付記１５）絶縁性を有する基板と、前記
基板上に形成されたゲートバスラインと、前記ゲートバ
スラインにほぼ直交して形成されたドレインバスライン
と、前記ゲートバスライン及び前記ドレインバスライン
で画定された画素領域と、前記画素領域毎に形成された
薄膜トランジスタと、前記ドレインバスライン延伸方向
に隣接する画素領域の薄膜トランジスタのドレイン電極
と前記ドレイン電極の先端部に隣接して対向するドレイ
ンバスラインとの間に延出して形成された欠陥画素検出
用電極を有する画素電極とを有することを特徴とするア
クティブマトリクス型液晶表示装置用基板。

【００９２】（付記１６）付記１４又は１５に記載のア
クティブマトリクス型液晶表示装置用基板において、前
記ゲートバスラインは、前記画素電極を迂回して形成さ
れていることを特徴とするアクティブマトリクス型液晶
表示装置用基板。

【００９３】（付記１７）絶縁性を有する基板と、前記
基板上に形成されたゲートバスラインと、前記ゲートバ
スラインにほぼ直交して形成されたドレインバスライン
と、前記ゲートバスライン及び前記ドレインバスライン
で画定された画素領域と、前記画素領域を横断して形成
された蓄積容量バスラインと、前記画素領域毎に形成さ
れた薄膜トランジスタと、前記画素領域に形成された画
素電極と、隣接する前記ドレインバスラインが前記画素
電極の形成領域以外で互いに短絡して形成されたときに
前記ゲートバスライン又は前記蓄積容量バスラインと層
間短絡するように、前記ゲートバスライン又は前記蓄積
容量バスライン上の絶縁膜を除去して形成された開口部
とを有することを特徴とするアクティブマトリクス型液
晶表示装置用基板。

【００９４】（付記１８）付記１７記載のアクティブマ
トリクス型液晶表示装置用基板において、前記開口部
は、前記薄膜トランジスタのドレイン電極と前記ドレイ
ン電極の先端部に隣接して対向するドレインバスライン
との間に形成されていることを特徴とするアクティブマ
トリクス型液晶表示装置用基板。

【００９５】（付記１９）付記１８記載のアクティブマ
トリクス型液晶表示装置用基板において、前記開口部
は、前記ドレイン電極と前記ドレインバスラインとの間
のほぼ中間に形成されていることを特徴とするアクティ
ブマトリクス型液晶表示装置用基板。

【００９６】（付記２０）付記１７乃至１９のいずれか
１項に記載のアクティブマトリクス型液晶表示装置用基
板において、前記開口部は、前記ドレインバスラインと
前記蓄積容量バスライン上に形成された蓄積容量電極と
の間に形成されていることを特徴とするアクティブマト
リクス型液晶表示装置用基板。

【００９７】（付記２１）付記２０記載のアクティブマ
トリクス型液晶表示装置用基板において、前記開口部
は、前記ドレインバスラインと前記蓄積容量電極との間
のほぼ中間に形成されていることを特徴とするアクティ
ブマトリクス型液晶表示装置用基板。

【００９８】（付記２２）ほぼ直交する複数のバスライ
ンで画定された画素領域を有するアレイ基板と、前記ア
レイ基板に対向して配置された対向基板と、前記アレイ
基板及び前記対向基板の間に封入された液晶とを有する
液晶表示装置において、前記アレイ基板として、付記１
４乃至２２のいずれか１項に記載のアクティブマトリク
ス型液晶表示装置用基板を備えることを特徴とする液晶
表示装置。

【００９９】（付記２３）隣接するバスラインとの間に
パターン欠陥による短絡が生じているドレインバスライ
ンを特定し、前記ドレインバスラインに薄膜トランジス
タを介して接続された画素領域の蓄積容量に電荷を充電
し、前記画素領域毎に前記電荷を測定し、ドレイン電極
と前記ドレイン電極の先端部に隣接して対向するドレイ
ンバスラインとの間に延出して形成された欠陥画素検出
用電極と、前記パターン欠陥との間に形成される容量に
より、他の画素領域と異なる電荷が充電された画素領域
を特定して、隣接する前記ドレインバスライン間の短絡
が生じた画素領域を検出することを特徴とするアクティ
ブマトリクス型液晶表示装置用基板の欠陥位置検出方
法。

【０１００】

【発明の効果】以上の通り、本発明によればアクティブ
マトリクス型液晶表示装置用基板上で欠陥が生じている
位置を容易かつ確実に検出でき、液晶表示装置の製造歩
留まりを向上できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による液晶表示装置
の構成を示す図である。

【図２】本発明の第１の実施の形態によるアクティブマ
トリクス型液晶表示装置用基板の構成を示す図である。

【図３】本発明の第１の実施の形態による液晶表示パネ
ルの構成を示す図である。

【図４】本発明の第１の実施の形態による液晶表示パネ
ルの構成を示す図である。

【図５】本発明の第１の実施の形態によるアクティブマ
トリクス型液晶表示装置用基板の構成を示す図である。

【図６】本発明の第１の実施の形態によるアクティブマ
トリクス型液晶表示装置用基板の構成を示す断面図であ
る。

【図７】本発明の第１の実施の形態によるアクティブマ
トリクス型液晶表示装置用基板の構成の変形例を示す図
である。

【図８】本発明の第１の実施の形態によるアクティブマ
トリクス型液晶表示装置用基板の構成の変形例を示す断
面図である。

【図９】本発明の第１の実施の形態によるアクティブマ
トリクス型液晶表示装置用基板の構成の他の変形例を示
す図である。

【図１０】本発明の第１の実施の形態によるアクティブ
マトリクス型液晶表示装置用基板の構成の他の変形例を
示す断面図である。

【図１１】本発明の第２の実施の形態の前提となる従来
のアクティブマトリクス型液晶表示装置用基板の構成を
示す図である。

【図１２】本発明の第２の実施の形態の前提となる従来
のアクティブマトリクス型液晶表示装置用基板の構成を
示す断面図である。

【図１３】本発明の第２の実施の形態の前提となる従来
のアクティブマトリクス型液晶表示装置用基板にドレイ
ン−ドレイン短絡が生じた状態を示す図である。

【図１４】本発明の第２の実施の形態の前提となる従来
のアクティブマトリクス型液晶表示装置用基板にドレイ
ン−ドレイン短絡が生じた状態を示す図である。

【図１５】本発明の第２の実施の形態の前提となる従来
のアクティブマトリクス型液晶表示装置用基板にドレイ
ン−ドレイン短絡が生じた状態を示す図である。

【図１６】本発明の第２の実施の形態の実施例２−１に
よるアクティブマトリクス型液晶表示装置用基板の構成
を示す図である。

【図１７】本発明の第２の実施の形態の実施例２−１に
よるアクティブマトリクス型液晶表示装置用基板の構成
を示す断面図である。

【図１８】本発明の第２の実施の形態の実施例２−１に
よるアクティブマトリクス型液晶表示装置用基板及びそ
れを備えた液晶表示装置の製造方法を示す工程断面図で
ある。

【図１９】本発明の第２の実施の形態の実施例２−１に
よるアクティブマトリクス型液晶表示装置用基板及びそ
れを備えた液晶表示装置の製造方法を示す工程断面図で
ある。

【図２０】本発明の第２の実施の形態の実施例２−１に
よるアクティブマトリクス型液晶表示装置用基板及びそ
れを備えた液晶表示装置の製造方法を示す工程断面図で
ある。

【図２１】本発明の第２の実施の形態の実施例２−１に
よるアクティブマトリクス型液晶表示装置用基板及びそ
れを備えた液晶表示装置の製造方法を示す工程断面図で
ある。

【図２２】本発明の第２の実施の形態の実施例２−１に
よるアクティブマトリクス型液晶表示装置用基板での欠
陥位置検出方法を説明する図である。

【図２３】本発明の第２の実施の形態の実施例２−１に
よるアクティブマトリクス型液晶表示装置用基板での欠
陥位置検出方法を説明する図である。

【図２４】本発明の第２の実施の形態の実施例２−１に
よるアクティブマトリクス型液晶表示装置用基板の他の
構成を示す図である。

【図２５】本発明の第２の実施の形態の実施例２−２に
よるアクティブマトリクス型液晶表示装置用基板の構成
を示す図である。

【図２６】本発明の第２の実施の形態の実施例２−２に
よるアクティブマトリクス型液晶表示装置用基板の他の
構成を示す図である。

【図２７】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板の構成
を示す図である。

【図２８】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板の構成
を示す断面図である。

【図２９】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板にドレ
イン−ドレイン短絡が生じた状態を示す図である。

【図３０】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板にドレ
イン−ドレイン短絡が生じた状態を示す断面図である。

【図３１】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板及びそ
れを備えた液晶表示装置の製造方法を示す工程断面図で
ある。

【図３２】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板及びそ
れを備えた液晶表示装置の製造方法を示す工程断面図で
ある。

【図３３】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板及びそ
れを備えた液晶表示装置の製造方法を示す工程断面図で
ある。

【図３４】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板及びそ
れを備えた液晶表示装置の製造方法を示す工程断面図で
ある。

【図３５】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板及びそ
れを備えた液晶表示装置の製造方法を示す工程断面図で
ある。

【図３６】本発明の第２の実施の形態の実施例２−３に
よるアクティブマトリクス型液晶表示装置用基板での欠
陥位置検出方法を説明する図である。

【図３７】従来の液晶表示パネルの概略構成を示す図で
ある。

【図３８】従来の液晶表示パネルの概略構成を示す図で
ある。

【図３９】従来の液晶表示パネルの概略構成を示す図で
ある。

【図４０】従来の液晶表示パネルの概略構成を示す断面
図である。

【図４１】従来の液晶表示パネルの概略構成を示す図で
ある。

【図４２】従来の液晶表示パネルの概略構成を示す図で
ある。

【符号の説明】

２ アクティブマトリクス型液晶表示装置用基板 ４ 対向基板 ６、６’ ゲートバスライン ８、８’ ドレインバスライン １０ ＴＦＴ １２ 画素電極 １４ 蓄積容量バスライン １６ ゲート駆動回路 １８ ドレイン駆動回路 ２０ 制御回路 ２２、２４ 偏光板 ２６ バックライトユニット ２８ 断線部 ３０ 液晶表示パネル ３２ 表示領域 ３４ａ、３４ｂ、３４ｃ リペア配線 ３６、３６’、３７、３７’ 接続点 ３８ａ、３８ｂ、３８ｂ’、３８ｃ 欠陥位置検出用画
素領域 ４０ ダミー画素電極 ４２、４３ コンタクトホール ４４ ガラス基板 ４６ 絶縁膜 ４８ 保護膜 ５０ 引出し配線 ５２ 所定電位印加用配線 ５４ ダミーＴＦＴ ５６ ゲート配線 ５８、５９ ゲート電極 ６０ 動作半導体層 ６２ チャネル保護膜 ６４、７２ ソース電極 ６６、７０ ドレイン電極 ６８ ｎ型不純物半導体層 ７４ 蓄積容量電極 ７６、７７、７９ パターン欠陥 ７８ スルーホール ８０ 欠陥画素検出用電極 ８２ 周辺接続線 ８４ ＴＦＴ ８６ 電流計 ８８ 短絡部 ９０ 積分器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ａ Ｆターム(参考） 2H092 JA24 JA46 JB62 KA04 KA05 KA18 KB04 MA08 MA47 MA50 MA55 MA56 NA12 NA27 NA29 NA30 5C094 AA42 AA43 AA48 BA03 BA43 CA19 CA24 DA13 EA01 EA03 EA04 EA05 EB02 ED03 ED14 FA01 FB12 FB14 FB15 GB10 5F110 AA27 BB01 CC01 CC05 CC07 DD02 EE03 EE04 EE14 EE44 FF03 FF30 GG02 GG13 GG15 GG45 HK03 HK04 HK09 HK16 HK21 HK22 HK33 HK35 HL07 NN02 NN12 NN24 NN35 NN72 NN73 5G435 AA17 BB12 CC09 CC12 FF05 GG12 HH12 HH13 HH14 KK05 KK10

Claims (10)

【特許請求の範囲】
1. 【請求項１】絶縁性を有する基板と、前記基板上に形成
   されたゲートバスラインと、 前記ゲートバスラインにほぼ直交して形成されたドレイ
   ンバスラインと、 前記ゲートバスライン及び前記ドレインバスラインで画
   定された画素領域と、 前記画素領域毎に形成された薄膜トランジスタと、 前記画素領域に形成された画素電極と、 前記ドレインバスラインに生じた第１の欠陥を修復する
   ために形成されたリペア配線と、 前記第１の欠陥の修復の失敗により新たに生じた第２の
   欠陥の位置を検出するために前記リペア配線近傍に形成
   された欠陥位置検出用画素領域とを有することを特徴と
   するアクティブマトリクス型液晶表示装置用基板。
2. 【請求項２】請求項１記載のアクティブマトリクス型液
   晶表示装置用基板において、 前記欠陥位置検出用画素領域は、前記画素電極と同一の
   形成材料で形成されたダミー画素電極を有していること
   を特徴とするアクティブマトリクス型液晶表示装置用基
   板。
3. 【請求項３】請求項１又は２に記載のアクティブマトリ
   クス型液晶表示装置用基板において、 前記ダミー画素電極は、前記リペア配線と電気的に接続
   されていることを特徴とするアクティブマトリクス型液
   晶表示装置用基板。
4. 【請求項４】ほぼ直交する複数のバスラインで画定され
   た画素領域を有するアレイ基板と、前記アレイ基板に対
   向して配置された対向基板と、前記アレイ基板及び前記
   対向基板の間に封入された液晶とを備えた液晶表示パネ
   ルと、前記液晶表示パネルを格納する筐体とを有する液
   晶表示装置において、 前記アレイ基板として、請求項１乃至３のいずれか１項
   に記載のアクティブマトリクス型液晶表示装置用基板を
   備えることを特徴とする液晶表示装置。
5. 【請求項５】絶縁性を有する基板と、 前記基板上に形成されたゲートバスラインと、 前記ゲートバスラインにほぼ直交して形成されたドレイ
   ンバスラインと、 前記ゲートバスライン及び前記ドレインバスラインで画
   定された画素領域と、 前記画素領域毎に形成された薄膜トランジスタと、 前記薄膜トランジスタのドレイン電極と前記ドレイン電
   極の先端部に隣接して対向するドレインバスラインとの
   間に延出して形成された欠陥画素検出用電極を有する画
   素電極とを有することを特徴とするアクティブマトリク
   ス型液晶表示装置用基板。
6. 【請求項６】請求項５記載のアクティブマトリクス型液
   晶表示装置用基板において、 前記ゲートバスラインは、前記画素電極を迂回して形成
   されていることを特徴とするアクティブマトリクス型液
   晶表示装置用基板。
7. 【請求項７】絶縁性を有する基板と、 前記基板上に形成されたゲートバスラインと、 前記ゲートバスラインにほぼ直交して形成されたドレイ
   ンバスラインと、 前記ゲートバスライン及び前記ドレインバスラインで画
   定された画素領域と、 前記画素領域を横断して形成された蓄積容量バスライン
   と、 前記画素領域毎に形成された薄膜トランジスタと、 前記画素領域に形成された画素電極と、 隣接する前記ドレインバスラインが前記画素電極の形成
   領域以外で互いに短絡して形成されたときに前記ゲート
   バスライン又は前記蓄積容量バスラインと層間短絡する
   ように、前記ゲートバスライン又は前記蓄積容量バスラ
   イン上の絶縁膜を除去して形成された開口部とを有する
   ことを特徴とするアクティブマトリクス型液晶表示装置
   用基板。
8. 【請求項８】請求項７記載のアクティブマトリクス型液
   晶表示装置用基板において、 前記開口部は、前記薄膜トランジスタのドレイン電極と
   前記ドレイン電極の先端部に隣接して対向するドレイン
   バスラインとの間に形成されていることを特徴とするア
   クティブマトリクス型液晶表示装置用基板。
9. 【請求項９】請求項７又は８に記載のアクティブマトリ
   クス型液晶表示装置用基板において、 前記開口部は、前記ドレインバスラインと前記蓄積容量
   バスライン上に形成された蓄積容量電極との間に形成さ
   れていることを特徴とするアクティブマトリクス型液晶
   表示装置用基板。
10. 【請求項１０】ほぼ直交する複数のバスラインで画定さ
    れた画素領域を有するアレイ基板と、前記アレイ基板に
    対向して配置された対向基板と、前記アレイ基板及び前
    記対向基板の間に封入された液晶とを有する液晶表示装
    置において、 前記アレイ基板として、請求項５乃至９のいずれか１項
    に記載のアクティブマトリクス型液晶表示装置用基板を
    備えることを特徴とする液晶表示装置。