JP4455704B2 - 液晶表示装置及び画素欠陥修復方法 - Google Patents
液晶表示装置及び画素欠陥修復方法 Download PDFInfo
- Publication number
- JP4455704B2 JP4455704B2 JP30634299A JP30634299A JP4455704B2 JP 4455704 B2 JP4455704 B2 JP 4455704B2 JP 30634299 A JP30634299 A JP 30634299A JP 30634299 A JP30634299 A JP 30634299A JP 4455704 B2 JP4455704 B2 JP 4455704B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- gate
- defect
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）及び画素欠陥修復方法に関し、特に、各画素領域にスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）が形成されたアクティブマトリクス型のＬＣＤ及びその画素欠陥修復方法に関する。
【０００２】
【従来の技術】
非晶質（アモルファス）シリコンや多結晶シリコン（ポリシリコン）を動作半導体膜として用いたＴＦＴアレイは、アクティブマトリクス型の液晶表示パネル等のスイッチング素子として用いられている。
【０００３】
図１４は、従来の液晶表示パネルのアレイ基板２００を液晶層側から見た基板面を示している。図１４に示すように、アレイ基板２００上には図中左右方向に延びる複数のゲート・バスライン２０４が形成されている。またアレイ基板２００上には、図中上下方向に延びる複数のデータ・バスライン（ドレイン・バスライン）２０６が形成されている。これらゲート・バスライン２０４とデータ・バスライン２０６とで画定される領域に画素が形成される。そして、各ゲート・バスライン２０４とデータ・バスライン２０６との交差位置近傍にＴＦＴ２０８が形成されている。ＴＦＴ２０８のドレイン電極２１６は、図中左側に示されたデータ・バスライン２０６から引き出されて、その端部がゲート・バスライン２０４上に形成されたチャネル保護膜２１４上の一端辺側に位置するように形成されている。
【０００４】
一方、ソース電極２１８はチャネル保護膜２１４上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜２１４直下のゲート・バスライン２０６領域がＴＦＴ２０８のゲート電極として機能するようになっている。図示は省略しているが、ゲート・バスライン２０４上にはゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体膜が形成されている。このように図１４に示すＴＦＴ構造は、ゲート電極がゲート・バスライン２０４から引き出されて形成されておらず、直線状に配線されたゲート・バスライン２０４の一部をゲート電極として用いる構成になっている。また、画素領域ほぼ中央を左右に延びる破線で示された領域に、蓄積容量配線２１２が形成されている。ソース電極２１８および蓄積容量配線２１２の上層には透明電極からなる画素電極２１０が形成されている。画素電極２１０は、その下方に形成した保護膜に設けられたコンタクトホール２２０を介してソース電極２１８と電気的に接続されている。
【０００５】
このような構成のアレイ基板２００と所定のセルギャップで対向する対向基板（図示せず）により液晶を封止してＬＣＤが構成される。対向基板にはコモン電極が形成されている。画素電極２１０及びコモン電極間に所定の電圧を印加することにより両電極間に狭持された液晶分子の傾きを制御して所定の階調表示ができるようになっている。
【０００６】
ところで、画素電極２１０に電圧を印加しない状態で白を表示するノーマリホワイト方式のＬＣＤでは、いずれかの画素領域のＴＦＴ２０８に動作不良が発生すると、当該画素領域の画素電極２１０に電圧が印加されなくなるため、画素電極２１０とコモン電極とが同電位となり、当該画素領域は常時光が透過してしまう点欠陥となる。
【０００７】
点欠陥の数が多くなると、表示領域全面に黒色や中間調を表示させた際等にそれらの点欠陥が目立ってしまうため画像品質が低下してしまう。これに対処するため、点欠陥を生じている不良画素を常に黒色表示させて目立たなくさせる画素欠陥修復方法が用いられている。この画素欠陥修復方法では、点欠陥を生じている画素領域において図１４に示す２箇所のレーザ照射位置２２２、２２４にレーザ光を照射して、ソース電極２１８とゲート・バスライン２０４とを電気的に接続する。画素電極２１０はソース電極２１８を介してゲート・バスライン２０４と接続されるため、画素電極２１０の電位はゲート・バスライン２０４と同電位となる。通常ゲート電位はコモン電位と異なるため点欠陥を生じている画素の液晶に電圧が印加されて黒表示が可能になる。
【０００８】
図１５は基板に垂直な面で切断したＬＣＤの断面を模式的に示している。図１５（ａ）は点欠陥を生じていない正常な画素を示している。例えば、コモン電極に＋５Ｖのコモン電圧が印加され、画素電極に０〜１０Ｖの範囲内の階調電圧が印加される場合には、液晶には−５Ｖ〜＋５Ｖの電圧が印加される。この印加電圧の大きさに応じて液晶分子の傾きが変化して階調を表示することができる。
【０００９】
図１５（ｂ）は、点欠陥を生じた画素領域に上述の画素欠陥修復方法を用いたときのＬＣＤの断面を模式的に示している。この例はゲートオフ電圧が０Ｖの場合を示している。従って、欠陥修復方法によりソース電極２１８を介してゲート・バスライン２０４と電気的に接続された画素電極２１０の電位は０Ｖとなり、電位５Ｖのコモン電極との間に挟まれた液晶には常時５Ｖの電圧が印加されて常時黒色表示がされる。
【００１０】
図１５（ｃ）も、点欠陥を生じた画素領域に上述の画素欠陥修復方法を用いたときのＬＣＤの断面を模式的に示している。但しこの例では、ゲートオフ電圧が−３０Ｖであり、欠陥修復方法によりゲート・バスライン２０４と電気的に接続された画素電極２１０の電位は−３０Ｖとなる。従って、電位５Ｖのコモン電極との間に挟まれた液晶には常時３５Ｖの電圧が印加されることになる。
【００１１】
【発明が解決しようとする課題】
ところが、液晶に印加される電圧が通常の表示で用いられる±５Ｖより大きな電圧値であると、液晶は完全な透過／非透過の状態にならない場合が生じ、例えばＬＣＤパネルを観察する角度により、輝点に見えたり暗点に見えたりする不都合が生じる。この現象は、各液晶材料の特性にもよるが、液晶に印加される電圧が７〜８Ｖを超えると確認され、液晶印加電圧が高くなるほど顕著になる。
【００１２】
このように従来の画素欠陥修復方法では、欠陥修復作業後の画素電極の電圧がゲートオフ電圧の大きさに依存するため、正常時の駆動電圧より大きな電圧が液晶に印加される場合には修復の効果が得られないという問題が生じる。ＬＣＤのゲートオフ電圧の大きさはゲートドライバ等や他の回路の設計に基づいて決められるので、点欠陥の画素を修復する目的だけでゲートオフ電圧を下げる訳にはいかない。
【００１３】
本発明の目的は、欠陥画素を修復した際にゲートオフ電圧の大きさに依存しない最適な電圧を液晶に印加できる液晶表示装置及び画素欠陥修復方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、基板上に形成された複数のゲート・バスラインと、前記ゲート・バスラインにほぼ直交して前記基板上に形成された複数のデータ・バスラインと、前記ゲート・バスラインと前記データ・バスラインとで画定されてマトリクス状に配列する複数の画素領域に形成された薄膜トランジスタと、前記画素領域内に形成されて前記薄膜トランジスタと接続される画素電極と、前記画素電極の下層に形成された絶縁膜と、前記絶縁膜の下層に形成され、前記ゲート・バスラインと接続されると前記画素電極と前記絶縁膜とで補助容量を形成する欠陥修復用容量電極とを有することを特徴とする液晶表示装置によって達成される。
【００１５】
本発明によれば、薄膜トランジスタ不良による点欠陥の修復において、ゲート・バスラインに接続された欠陥修復用容量電極と画素電極との間で補助容量が形成されるので、ゲートオフ電圧の大きさに依存せずに液晶に印加する電圧を最適化することができる。
【００１６】
上記本発明の液晶表示装置において、前記欠陥修復用容量電極と前記ゲート・バスラインとを前記絶縁膜を介して接続可能な接続用金属層を有していることを特徴とする。このような構成にすることにより、薄膜トランジスタが正常に機能しており欠陥修復をする必要がない場合には、欠陥修復用容量電極はフローティングの状態であるため負荷容量が画素電極に与える影響を小さくすることができ、薄膜トランジスタの駆動能力に与える負荷を軽減させることができる。
【００１７】
また、上記本発明の液晶表示装置において、前記欠陥修復用容量電極が、蓄積容量電極を兼ねていることを特徴とする。従って、欠陥修復用容量電極を別に配置する必要がないので、薄膜トランジスタが正常に機能しており欠陥修復をする必要がない場合の画素の開口率を低下させないようにすることができる。
【００１８】
また、前記欠陥修復用容量電極が、遮光膜を兼ねていることを特徴とする。この構成にすることにより、液晶の配向不良による画素周辺部のディスクリネーションを遮光することができるようになる。
【００１９】
さらに、前記欠陥修復用容量電極は、透明電極材料で形成されていることを特徴とする。こうすることにより画素の開口率を大きくすることができる。
【００２０】
また、上記目的は、ゲート・バスライン及びそれとほぼ直交するデータ・バスラインとで画定された画素領域に形成された薄膜トランジスタの不良に基づく画素欠陥を修復する画素欠陥修復方法であって、画素電極下層に絶縁膜を介して形成された欠陥修復用容量電極と前記ゲート・バスラインとを電気的に接続して、前記画素電極と前記欠陥修復用容量電極とで前記絶縁膜を挟んだ補助容量を形成することにより、前記画素電極とコモン電極との間に封止された液晶に所定の電圧を印加することを特徴とする画素欠陥修復方法によって達成される。本発明の画素欠陥修復方法によれば、薄膜トランジスタの不良に基づく点欠陥において、ゲート・バスラインに接続された欠陥修復用容量電極と画素電極との間で補助容量を形成して、ゲートオフ電圧の大きさに依存せずに液晶に印加する電圧を最適化することができる。
【００２１】
【発明の実施の形態】
本発明の第１の実施の形態による液晶表示装置及び画素欠陥修復方法を図１乃至図４を用いて説明する。図１はアレイ基板の基板面を示し、図２は図１のＡ−Ａ線で切断した断面を示している。また、図３は、図１のＢ−Ｂ線で切断した断面を示している。まず、本実施の形態による液晶表示装置の概略の構成を図１を用いて説明する。図１に示すように、透明なガラス基板からなるアレイ基板１上には図中横方向に延びる複数のゲート・バスライン４が上下方向に平行に並んで形成されている。また、ゲート・バスライン４にほぼ直交する方向には複数のデータ・バスライン６が左右に平行に並んで形成されている。
【００２２】
各ゲート・バスライン４と各データ・バスライン６とで画定された長方形形状の領域が画素領域となり、アレイ基板１上には複数の画素領域がマトリクス状に配置されている。各画素領域にはＴＦＴ８が形成されている。ＴＦＴ８のドレイン電極１６は、図中左側に示されたデータ・バスライン６から引き出されて、その端部がゲート・バスライン４上に形成されたチャネル保護膜１４上の一端辺側に位置するように形成されている。
【００２３】
一方、ソース電極１８はチャネル保護膜１４上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜１４直下のゲート・バスライン６領域がＴＦＴ８のゲート電極として機能するようになっている。図示は省略しているが、ゲート・バスライン４上にはゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体膜が形成されている。このように図１に示すＴＦＴ構造は、ゲート電極がゲート・バスライン４から引き出されて形成されておらず、直線状に配線されたゲート・バスライン４の一部をゲート電極として用いる構成になっている。
【００２４】
画素領域内には、画素領域の輪郭とほぼ同一の外形を有する画素電極１０が形成されている。画素電極１０はコンタクトホール２０でＴＦＴ８のソース電極１８と接続されている。また、絶縁膜を介して画素電極１０の下層にゲート・バスライン４と平行に画素領域ほぼ中央を左右に横切る蓄積容量配線１２が形成されている。
【００２５】
また、画素領域毎に絶縁膜を介して画素電極１０の下層に欠陥修復用容量電極２２が形成されている。欠陥修復用容量電極２２の一端部はゲート絶縁膜を介して隣の画素を駆動するゲート・バスライン４上に延びて配置されている。欠陥修復用容量電極２２の一端部に示す黒丸印２４は、ＴＦＴ８の不良により当該画素が点欠陥を生じた場合に、リペア用のレーザ光を照射する位置を示している。
【００２６】
図１に加えて図２及び図３に示す素子断面を用いてより詳細に説明する。図２は、図１のＡ−Ａ線で切断したＴＦＴ８を含む領域の液晶表示装置の断面を示している。また、図３は、図１のＢ−Ｂ線で切断した欠陥修復用容量電極２２を含む領域の断面を示している。透明ガラス基板からなるアレイ基板１上に例えばＡｌ（アルミニウム）とＴｉ（チタン）とをこの順に積層したゲート電極（ゲート・バスライン）４が形成されている。ゲート電極４上及びアレイ基板１上の全面には、例えばシリコン窒化膜（ＳｉＮ）からなるゲート絶縁膜２６が形成されている。ゲート電極４上のゲート絶縁膜２６の上方には動作半導体層として機能するアモルファスシリコン（ａ−Ｓｉ）層３０が形成されている。
【００２７】
ゲート電極４上のａ−Ｓｉ層３０上には、上層金属層をエッチングする際のエッチングストッパとして機能する例えばＳｉＮからなるチャネル保護膜１４が形成されている。ａ−Ｓｉ層３０の両側のゲート絶縁膜２６上には、オーミックコンタクト層であるｎ+ａ−Ｓｉ層２８及び、その上にＴｉ／Ａｌ／Ｔｉをこの順に積層したドレイン電極１６、データ・バスライン６（図２には現れていない）、ソース電極１８が形成されている。ドレイン電極１６及びソース電極１８の端部は、チャネル保護膜１４上に乗り上げて対向して形成されている。
【００２８】
ＴＦＴ８のソース電極１８、ドレイン電極１６、及びデータ・バスライン６上には、これらを覆う保護膜３２が形成されている。保護膜３２は例えば厚さ約１μｍの絶縁性のノボラック樹脂系のレジストで形成されている。保護膜３２上には透明電極材料の例えばＩＴＯ（インジウム・ティン・オキサイド）が成膜され、ＩＴＯ膜をパターニングして画素電極１０が形成されている。また、ソース電極１８上の保護膜３２にはコンタクトホール２０が形成されており、コンタクトホール２０を介して画素電極１０とソース電極１８とが接続されている。
【００２９】
図３に示すように、欠陥修復用容量電極２２はゲート絶縁膜２６上に形成されており、隣の画素を駆動するゲート・バスライン（ゲート電極）４上のゲート絶縁膜２６上にまで延びて形成されている。欠陥修復用容量電極２２は、データ・バスライン６、及びＴＦＴ８のドレイン電極１６、ソース電極１８の形成と同時にこれらの形成材料と同じ金属材料で形成される。欠陥修復用容量電極２２は、保護膜３２を介して画素電極１０下層に拡がって形成されている。図３において、矢印で示す２４が、欠陥修復時にレーザ光を照射する位置である。
【００３０】
さて次に、図１乃至図３と共に図４を用いて本実施の形態による画素欠陥修復方法について説明する。アレイ工程におけるＴＦＴの検査で図１及び図２に示すＴＦＴ８に不良が発生しており画素電極１０に電圧が印加されないと判断されたら、当該ＴＦＴ８が形成された画素領域内の欠陥修復用容量電極２２と当該画素領域の隣の画素を駆動するゲート・バスライン４とに対して図１に示す黒丸印２４を目標にしてレーザ光を照射する。レーザ光の照射エネルギにより生じる熱により、照射領域近傍の保護膜３２、欠陥修復用容量電極２２、ゲート絶縁膜２６、及びゲート・バスライン４が溶融し、欠陥修復用容量電極２２とゲート・バスライン４の溶融金属が接続されて電気的に導通する。
【００３１】
この結果、保護膜３２を介して画素電極１０の下層に拡がる欠陥修復用容量電極２２と画素電極１０との間で容量が形成される。図４は、欠陥修復用容量電極２２と画素電極１０との間で容量が形成された状態の等価回路を示している。図４（ａ）はゲート・バスライン４及びコモン電極間の電位差を表している。図示のように、ゲート・バスライン４及び画素電極１０間の電圧をｖ２とし、画素電極１０及びコモン電極間の電圧をｖ１とし、ゲート・バスライン４及びコモン電極間の電圧をｖｉとする。図４（ｂ）は、ゲート・バスライン４及びコモン電極間の容量を示している。図４（ｂ）に示すように、ゲート・バスライン４に接続された欠陥修復用容量電極２２及び画素電極１０間に補助容量ｃ２が形成され、画素電極１０及びコモン電極間には液晶容量ｃ１が形成されている。
【００３２】
ゲート・バスライン４から欠陥修復用容量電極２２に印加される電圧はゲートオフ電圧に等しい−３０Ｖ（相対電圧０Ｖ）であり、コモン電極には＋５Ｖ（相対電圧＋３５Ｖ）が印加される。この状態において、画素電極１０から取り出される電圧が±０Ｖ（相対電圧＋３０Ｖ）となるように補助容量ｃ２が決められる。
【００３３】
ここで、液晶容量ｃ１に蓄積される電荷をｑ１とし、補助容量ｃ２に蓄積される電荷をｑ２とすると、
ｖｉ＝ｖ１＋ｖ２
ｑ１＝ｃ１×ｖ１
ｑ２＝ｃ２×ｖ２
ｑ１＝ｑ２
である。上記式に、ｖ２＝３０（Ｖ）、ｖｉ＝３５（Ｖ）を代入して、
ｃ２＝ｃ１／６ ・・・式（１）
が得られる。
【００３４】
また、一般に容量は、
Ｃ＝ε・ｓ／ｄ ・・・式（２）
で表される。但し、Ｃは容量、εは誘電体の誘電率、ｓは電極面積、ｄは電極間距離である。
【００３５】
画素電極１０及びコモン電極間に封止された液晶の比誘電率と保護膜３２の比誘電率はほぼ等しく、コモン電極及び画素電極１０間の距離は５μｍ程度とし、画素電極１０及び欠陥修復用容量電極２２間の距離は１μｍ程度とすると、式（２）から、液晶容量ｃ１及び補助容量ｃ２は、
ｃ１＝ε・ｓ１／（５×１０-3） ・・・式（３）
ｃ２＝ε・ｓ２／（１×１０-3） ・・・式（４）
である。但し、ｓ１は画素電極１０の面積、ｓ２は欠陥修復用容量電極２２の面積である。
【００３６】
上記式（３）、（４）を式（１）に代入して、
ｓ２＝ｓ１／３０
上式から、欠陥修復用容量電極２２の面積ｓ２は、画素電極１０の面積の１／３０程度でよいことが解る。例えば、画素電極１０の面積が１００×３００＝３００００μｍ2である場合には、欠陥修復用容量電極２２の面積は１０００μｍ2程度でよいことになる。
【００３７】
つまり、欠陥修復用容量電極２２の領域の面積を制御して画素電極１０の電位を調節できるので、液晶に所定の電圧を印加して安定した非透過状態を作り出すことができるようになる。図４に示した例では、コモン電位（＋５Ｖ）とゲート電位（−３０Ｖ）の間で画素電極１０が０Ｖの値を取るように欠陥修復用容量電極２２の領域の面積を制御することで、液晶に５Ｖの電圧を印加して安定した非透過状態を作り出すことができる。
【００３８】
次に、本発明の第２の実施の形態による液晶表示装置及び画素欠陥修復方法を図５乃至図７を用いて説明する。まず、本実施の形態による液晶表示装置の概略の構成を図５及び図６を用いて説明する。図５はアレイ基板の基板面を示し、図６は図５のＢ−Ｂ線で切断した断面を示している。なお、第１の実施の形態による液晶表示装置の構成要素と同一の機能作用を有する構成要素には同一の符号を付してその説明は省略する。本実施の形態による液晶表示装置は、欠陥修復用容量電極に特徴を有している。図５において、アレイ基板１上に形成されたゲート・バスライン４、データ・バスライン６、ＴＦＴ８、及び蓄積容量配線１２の構成は図１に示したものと同一である。
【００３９】
図５及び図６に示すように、画素領域毎に絶縁膜を介して画素電極１０の下層に欠陥修復用容量電極２３が形成されている。欠陥修復用容量電極２３は、ゲート・バスライン４の形成と同時にその形成材料と同じ金属材料で形成されている。 欠陥修復用容量電極２３上にはゲート絶縁膜２６が形成されている。
【００４０】
図５及び図６に示すように、欠陥修復用容量電極２３の一端部及び隣の画素を駆動するゲート・バスライン４の上方のゲート絶縁膜２６上に接続用金属層３４が形成されている。接続用金属層３４は、データ・バスライン６、及びＴＦＴ８のドレイン電極１６、ソース電極１８の形成と同時にこれらの形成材料と同じ金属材料で形成される。図５に示すように、欠陥修復用容量電極２３の一端部に示す黒丸印３６と、ゲート・バスライン４上に示す黒丸印３８は、ＴＦＴ８の不良により当該画素が点欠陥を生じた場合に、リペア用のレーザ光を照射する位置を示している。同様に図６において、矢印３６、３８はリペア用のレーザ照射位置を示している。
【００４１】
次に、図５及び図６と共に図７を用いて本実施の形態による画素欠陥修復方法について説明するが、その前に、図７（ａ）に示す等価回路を用いて画素欠陥が生じていない状態について説明する。レーザ光の照射を行わない限り、図６に示すように接続用金属層３４はフローティングの状態でゲート・バスライン４とゲート絶縁膜２６とで容量を形成し、同様に、欠陥修復用容量電極２３もフローティングの状態で接続用金属層３４及びゲート絶縁膜２６とで容量を形成する。さらに欠陥修復用容量電極２３がフローティングの状態で画素電極１０とゲート絶縁膜２６及び保護膜３２を挟んで容量を形成する。図７（ａ）はこの状態の等価回路を示している。この等価回路が示すように、ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合には、欠陥修復用容量電極２３による負荷容量が画素電極１０に与える影響を小さくすることができ、ＴＦＴ８の駆動能力に与える負荷を軽減させることができる。
【００４２】
さて、アレイ工程におけるＴＦＴの検査で図５に示すＴＦＴ８に不良が発生しており画素電極１０に電圧が印加されないと判断された場合について説明する。当該ＴＦＴ８が形成された画素領域内の欠陥修復用容量電極２３と接続用金属層３４との図５から見たオーバーラップ領域の黒丸印３６を目標にしてリペア用レーザ光を照射して欠陥修復用容量電極２３と接続用金属層３４とを電気的に接続する。さらに、接続用金属層３４とゲート・バスライン４とのオーバーラップ領域の黒丸印３８を目標にしてリペア用レーザ光を照射して、接続用金属層３４とゲート・バスライン４とを電気的に接続する。こうすることにより、欠陥修復用容量電極２３とゲート・バスライン４とが接続用金属層３４を介して電気的に接続される。
【００４３】
この結果、保護膜３２及びゲート絶縁膜２６を介して画素電極１０の下層に拡がる欠陥修復用容量電極２３と画素電極１０との間で容量が形成される。このときの等価回路を図７（ｂ）に示す。図７（ｂ）は第１の実施の形態における図４（ｂ）に示す状態と実質同一であるのでその説明は省略する。本実施の形態においても、コモン電位とゲートオフ電位の間で画素電極１０が０Ｖの値を取るように欠陥修復用容量電極２３の領域の面積を制御することで、液晶に５Ｖの電圧を印加して安定した非透過状態を作り出すことができるようになる。
【００４４】
次に、本発明の第３の実施の形態による液晶表示装置及び画素欠陥修復方法を図８及び図９を用いて説明する。図８はアレイ基板の基板面を示し、図９は図８のＢ−Ｂ線で切断した断面を示している。なお、第１及び第２の実施の形態による液晶表示装置の構成要素と同一の機能作用を有する構成要素には同一の符号を付してその説明は省略する。本実施の形態による液晶表示装置は、蓄積容量配線と欠陥修復用容量電極に特徴を有している。図８において、アレイ基板１上に形成されたゲート・バスライン４、データ・バスライン６、及びＴＦＴ８の構成は図１に示したものと同一である。
【００４５】
第１の実施の形態で図１に示した蓄積容量配線１２は、画素電極１０のほぼ中央を通ってゲート・バスライン４に平行に形成されていたが、本実施の形態による蓄積容量配線４０は、図８及び図９に示すように、隣接する画素を駆動するゲート・バスライン４近傍にゲート・バスライン４と平行に形成されている。そして、画素領域毎に絶縁膜を介して画素電極１０の下層に、欠陥修復用容量電極４２を兼ねる蓄積容量電極が形成されている。欠陥修復用容量電極４２は黒丸印４６が示されたくびれ部で蓄積容量配線４０と接続されており、ゲート・バスライン４の形成と同時にその形成材料と同じ金属材料で形成されている。
【００４６】
欠陥修復用容量電極２３からゲート・バスライン４に至るゲート絶縁膜２６上に接続用金属層４４が形成されている。接続用金属層４４はデータ・バスライン６の形成と同時にその形成材料と同じ金属材料で形成されている。図８に示すように、欠陥修復用容量電極４２の一端部に示す黒丸印４８と、ゲート・バスライン４上に示す黒丸印５０、及びくびれ部の黒丸印４６は、ＴＦＴ８の不良により当該画素が点欠陥を生じた場合に、リペア用のレーザ光を照射する位置を示している。同様に図９において、矢印４６、４８、５０はリペア用のレーザ照射位置を示している。
【００４７】
ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合には、欠陥修復用容量電極４２は蓄積容量配線４０と接続されて蓄積容量電極として機能する。アレイ工程におけるＴＦＴの検査で図８に示すＴＦＴ８に不良が発生しており画素電極１０に電圧が印加されないと判断された場合について説明する。当該ＴＦＴ８が形成された画素領域内の欠陥修復用容量電極４２と接続用金属層４４との図８から見たオーバーラップ領域の黒丸印４８を目標にしてリペア用レーザ光を照射して欠陥修復用容量電極４２と接続用金属層４４とを電気的に接続する。さらに、接続用金属層４４とゲート・バスライン４とのオーバーラップ領域の黒丸印５０を目標にしてリペア用レーザ光を照射して、接続用金属層４４とゲート・バスライン４とを電気的に接続する。
【００４８】
こうすることにより、欠陥修復用容量電極４２とゲート・バスライン４とが接続用金属層４４を介して電気的に接続される。さらに、くびれ部の黒丸印４６にレーザ光を照射してくびれ部の金属を溶融して切断し、欠陥修復用容量電極４２と蓄積容量配線４０とを電気的に分離する。この結果、保護膜３２及びゲート絶縁膜２６を介して画素電極１０の下層に拡がる欠陥修復用容量電極４２と画素電極１０との間で容量が形成される。
【００４９】
本実施の形態においても、コモン電位とゲートオフ電位の間で画素電極１０が０Ｖの値を取るように欠陥修復用容量電極４２の領域の面積を制御することで、液晶に５Ｖの電圧を印加して安定した非透過状態を作り出すことができるようになる。また、本実施の形態では画素電極１０下層の蓄積容量電極が欠陥修復用容量電極４２を兼ねている。従って、欠陥修復用容量電極を別に配置しなくても済むので、ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合の画素の開口率を低下させないようにすることができる。
【００５０】
次に、本実施の形態による液晶表示装置の変形例を図１０を用いて説明する。図１０に示す液晶表示装置は、図８に示す液晶表示装置と比較して、蓄積容量配線４０と欠陥修復用容量電極４２との接続部のくびれ部を欠陥修復用容量電極４２両端部の２箇所に配置した点だけが異なっている。すなわち、欠陥修復用容量電極４２を蓄積容量配線４０から分離するためのレーザ光照射位置が黒丸印４６、５２の２箇所になっている。このように蓄積容量配線４０と欠陥修復用容量電極４２との接続部を２箇所に分散配置して冗長性を高めたことにより、接続部の細いくびれ部が製造工程中に誤って切断することがあっても、残りのくびれ部により所期の機能を発揮させることができるので製造歩留まりを向上させることができるようになる。
【００５１】
次に、本発明の第４の実施の形態による液晶表示装置及び画素欠陥修復方法を図１１及び図１２を用いて説明する。図１１はアレイ基板面を示し、図１２は図１１のＢ−Ｂ線で切断した断面を示している。なお、第１乃至第３の実施の形態による液晶表示装置の構成要素と同一の機能作用を有する構成要素には同一の符号を付してその説明は省略する。本実施の形態による液晶表示装置は、欠陥修復用容量電極の配置形状に特徴を有している。図１１において、アレイ基板１上に形成されたゲート・バスライン４、データ・バスライン６、及びＴＦＴ８の構成は図１に示したものと同一である。また、蓄積容量配線４０は、図８に示したものと同様に、隣接する画素を駆動するゲート・バスライン４近傍にゲート・バスライン４と平行に形成されている。
【００５２】
そして、画素領域毎に絶縁膜を介して画素電極１０の下層に、欠陥修復用容量電極５４を兼ねる蓄積容量電極が形成されている。欠陥修復用容量電極５４は全体としてＵ字状をしており、蓄積容量配線４０からほぼ直角に延びる電極部５４ａと、電極部５４ａから直角に分岐した電極部５４ｂと、その先端部から直角に曲げられて延びる電極部５４ｃとで構成されている。図１１に示すように、これら電極部５４ａ、５４ｂ、５４ｃは画素電極１０の周辺部に配置されて、画素領域端部の液晶分子の配向状態が不安定な領域を遮光する遮光膜を兼ねている。
【００５３】
欠陥修復用容量電極５４は黒丸印６２が示された接続部で蓄積容量配線４０と接続されており、ゲート・バスライン４の形成と同時にその形成材料と同じ金属材料で形成されている。
【００５４】
欠陥修復用容量電極５４の金属部５４ａの先端部は、当該画素領域を駆動するゲート・バスライン４近傍まで延びている。金属部５４ａ先端部とその先端部近傍のゲート・バスライン４上のゲート絶縁膜２６上に接続用金属層５６が形成されている。接続用金属層５６はデータ・バスライン６の形成と同時にその形成材料と同じ金属材料で形成されている。図１１に示すように、金属層５４ａの一端部に示す黒丸印５８と、ゲート・バスライン４上に示す黒丸印６０、及び接続部の黒丸印６２は、ＴＦＴ８の不良により当該画素が点欠陥を生じた場合に、リペア用のレーザ光を照射する位置を示している。同様に図１２において、矢印５８、６０、６２もリペア用のレーザ照射位置を示している。
【００５５】
ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合には、欠陥修復用容量電極５４は蓄積容量配線４０と接続されて蓄積容量電極として機能し、さらに画素周辺部の遮光膜として機能する。アレイ工程におけるＴＦＴの検査で図１１に示すＴＦＴ８に不良が発生しており画素電極１０に電圧が印加されないと判断された場合について説明する。
【００５６】
当該ＴＦＴ８が形成された画素領域内の欠陥修復用容量電極５４の電極層５４ａ先端部と接続用金属層５６との図１１から見たオーバーラップ領域の黒丸印５８を目標にしてリペア用レーザ光を照射して欠陥修復用容量電極５４と接続用金属層５６とを電気的に接続する。さらに、接続用金属層５６とゲート・バスライン４とのオーバーラップ領域の黒丸印６０を目標にしてリペア用レーザ光を照射して、接続用金属層５６とゲート・バスライン４とを電気的に接続する。こうすることにより、欠陥修復用容量電極５４とゲート・バスライン４とが接続用金属層５６を介して電気的に接続される。
【００５７】
さらに、接続部の黒丸印６２にレーザ光を照射して接続領域の金属を溶融して切断し、欠陥修復用容量電極５４と蓄積容量配線４０とを電気的に分離する。この結果、保護膜３２及びゲート絶縁膜２６を介して画素電極１０の下層に拡がる欠陥修復用容量電極５４と画素電極１０との間で容量が形成される。本実施の形態においても、コモン電位とゲートオフ電位の間で画素電極１０が０Ｖの値を取るように欠陥修復用容量電極５４の領域の面積を制御することで、液晶に５Ｖの電圧を印加して安定した非透過状態を作り出すことができるようになる。
【００５８】
また、本実施の形態では画素電極１０下層の蓄積容量電極が欠陥修復用容量電極５４及び遮光膜を兼ねている。従って、欠陥修復用容量電極を別に配置する必要がないので、ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合の画素の開口率を低下させないようにすることができると共に、液晶の配向不良により生じる画素周辺部のディスクリネーションを遮光することができる。
【００５９】
次に、本実施の形態による液晶表示装置の変形例を図１３を用いて説明する。図１３に示す液晶表示装置は、図１１に示す液晶表示装置と比較して、蓄積容量配線４０と欠陥修復用容量電極５４との接続部を欠陥修復用容量電極５４の電極部５４ｂ両端部の２箇所に配置した点が異なっている。すなわち、欠陥修復用容量電極５４を蓄積容量配線４０から分離するためのレーザ光照射位置が黒丸印６２、６４の２箇所になっている。このように蓄積容量配線４０と欠陥修復用容量電極５４との接続部を２箇所持たせて冗長性を高めたことにより、細い接続部が製造工程中に誤って切断されてしまうことがあっても、残りの接続部により所期の機能を発揮させることができるので製造歩留まりを向上させることができるようになる。
【００６０】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、逆スタガ型でチャネル保護膜が形成されたＴＦＴを例にとって説明したが、本発明はこれに限らず、チャネル保護膜がない逆スタガ型ＴＦＴ、あるいはスタガ型やプレーナ型のＴＦＴにももちろん適用することができる。
【００６１】
さらに上記実施の形態では、バックライト機構を備えた透過型液晶表示装置を前提に説明しているが、本発明はこれに限られず、反射型液晶表示装置に適用することももちろん可能である。
【００６２】
上記第１乃至第３の実施の形態では、隣の画素のゲート・バスラインに欠陥修復用容量電極を接続しているが、本発明はこれに限らず、点欠陥を生じた画素のゲート・バスラインに欠陥修復用容量電極を接続してももちろんよい。
【００６３】
また、上記実施の形態では、欠陥修復用容量電極をゲート・バスライン形成用金属あるいはデータ・バスライン形成用金属で形成しているが、本発明はこれに限らず、画素電極１０の形成とは独立した別工程でＩＴＯ等の透明電極材料を用いて欠陥修復用容量電極を形成してもよい。こうすることで、製造工程数は増えるが画素の開口率を大きくすることができる。
【００６４】
【発明の効果】
以上の通り、本発明によれば、欠陥画素を修復した際にゲートオフ電圧の大きさに依存しない最適な電圧を液晶に印加できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による液晶表示装置をアレイ基板面から見た概略の構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置を図１のＡ−Ａ線で切断した断面で示す図である。
【図３】本発明の第１の実施の形態による液晶表示装置を図１のＢ−Ｂ線で切断した断面で示す図である。
【図４】本発明の第１の実施の形態による液晶表示装置及びその画素欠陥修復方法を説明する図である。
【図５】本発明の第２の実施の形態による液晶表示装置をアレイ基板面から見た概略の構成を示す図である。
【図６】本発明の第２の実施の形態による液晶表示装置を図５のＢ−Ｂ線で切断した断面で示す図である。
【図７】本発明の第２の実施の形態による液晶表示装置及びその画素欠陥修復方法を説明する図である。
【図８】本発明の第３の実施の形態による液晶表示装置をアレイ基板面から見た概略の構成を示す図である。
【図９】本発明の第３の実施の形態による液晶表示装置を図８のＢ−Ｂ線で切断した断面で示す図である。
【図１０】本発明の第３の実施の形態による液晶表示装置及びその画素欠陥修復方法の変形例を示す図である。
【図１１】本発明の第４の実施の形態による液晶表示装置をアレイ基板面から見た概略の構成を示す図である。
【図１２】本発明の第４の実施の形態による液晶表示装置を図１１のＢ−Ｂ線で切断した断面で示す図である。
【図１３】本発明の第４の実施の形態による液晶表示装置及びその画素欠陥修復方法の変形例を示す図である。
【図１４】従来の液晶表示パネルのアレイ基板を液晶層側から見た基板面を示す図である。
【図１５】基板に垂直な面で切断したＬＣＤの断面を模式的に示す図である。
【符号の説明】
１、２００ アレイ基板
４、２０４ ゲート電極（ゲート・バスライン）
６、２０６ データ・バスライン（ドレイン・バスライン）
８、２０８ ＴＦＴ
１０、２１０ 画素電極
１２、４０ 蓄積容量配線
１４、２１４ チャネル保護膜
１６、２１６ ドレイン電極
１８、２１８ ソース電極
２０、２２０ コンタクトホール
２２、２３、４２、５４ 欠陥修復用容量電極
２６ ゲート絶縁膜
３０ アモルファスシリコン（ａ−Ｓｉ）層
３２ 保護膜
３４、４４，５６ 接続用金属層
５４ａ、５４ｂ、５４ｃ 電極部
２１２ 蓄積容量配線
２２２、２２４ レーザ照射位置
【発明の属する技術分野】
本発明は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）及び画素欠陥修復方法に関し、特に、各画素領域にスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）が形成されたアクティブマトリクス型のＬＣＤ及びその画素欠陥修復方法に関する。
【０００２】
【従来の技術】
非晶質（アモルファス）シリコンや多結晶シリコン（ポリシリコン）を動作半導体膜として用いたＴＦＴアレイは、アクティブマトリクス型の液晶表示パネル等のスイッチング素子として用いられている。
【０００３】
図１４は、従来の液晶表示パネルのアレイ基板２００を液晶層側から見た基板面を示している。図１４に示すように、アレイ基板２００上には図中左右方向に延びる複数のゲート・バスライン２０４が形成されている。またアレイ基板２００上には、図中上下方向に延びる複数のデータ・バスライン（ドレイン・バスライン）２０６が形成されている。これらゲート・バスライン２０４とデータ・バスライン２０６とで画定される領域に画素が形成される。そして、各ゲート・バスライン２０４とデータ・バスライン２０６との交差位置近傍にＴＦＴ２０８が形成されている。ＴＦＴ２０８のドレイン電極２１６は、図中左側に示されたデータ・バスライン２０６から引き出されて、その端部がゲート・バスライン２０４上に形成されたチャネル保護膜２１４上の一端辺側に位置するように形成されている。
【０００４】
一方、ソース電極２１８はチャネル保護膜２１４上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜２１４直下のゲート・バスライン２０６領域がＴＦＴ２０８のゲート電極として機能するようになっている。図示は省略しているが、ゲート・バスライン２０４上にはゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体膜が形成されている。このように図１４に示すＴＦＴ構造は、ゲート電極がゲート・バスライン２０４から引き出されて形成されておらず、直線状に配線されたゲート・バスライン２０４の一部をゲート電極として用いる構成になっている。また、画素領域ほぼ中央を左右に延びる破線で示された領域に、蓄積容量配線２１２が形成されている。ソース電極２１８および蓄積容量配線２１２の上層には透明電極からなる画素電極２１０が形成されている。画素電極２１０は、その下方に形成した保護膜に設けられたコンタクトホール２２０を介してソース電極２１８と電気的に接続されている。
【０００５】
このような構成のアレイ基板２００と所定のセルギャップで対向する対向基板（図示せず）により液晶を封止してＬＣＤが構成される。対向基板にはコモン電極が形成されている。画素電極２１０及びコモン電極間に所定の電圧を印加することにより両電極間に狭持された液晶分子の傾きを制御して所定の階調表示ができるようになっている。
【０００６】
ところで、画素電極２１０に電圧を印加しない状態で白を表示するノーマリホワイト方式のＬＣＤでは、いずれかの画素領域のＴＦＴ２０８に動作不良が発生すると、当該画素領域の画素電極２１０に電圧が印加されなくなるため、画素電極２１０とコモン電極とが同電位となり、当該画素領域は常時光が透過してしまう点欠陥となる。
【０００７】
点欠陥の数が多くなると、表示領域全面に黒色や中間調を表示させた際等にそれらの点欠陥が目立ってしまうため画像品質が低下してしまう。これに対処するため、点欠陥を生じている不良画素を常に黒色表示させて目立たなくさせる画素欠陥修復方法が用いられている。この画素欠陥修復方法では、点欠陥を生じている画素領域において図１４に示す２箇所のレーザ照射位置２２２、２２４にレーザ光を照射して、ソース電極２１８とゲート・バスライン２０４とを電気的に接続する。画素電極２１０はソース電極２１８を介してゲート・バスライン２０４と接続されるため、画素電極２１０の電位はゲート・バスライン２０４と同電位となる。通常ゲート電位はコモン電位と異なるため点欠陥を生じている画素の液晶に電圧が印加されて黒表示が可能になる。
【０００８】
図１５は基板に垂直な面で切断したＬＣＤの断面を模式的に示している。図１５（ａ）は点欠陥を生じていない正常な画素を示している。例えば、コモン電極に＋５Ｖのコモン電圧が印加され、画素電極に０〜１０Ｖの範囲内の階調電圧が印加される場合には、液晶には−５Ｖ〜＋５Ｖの電圧が印加される。この印加電圧の大きさに応じて液晶分子の傾きが変化して階調を表示することができる。
【０００９】
図１５（ｂ）は、点欠陥を生じた画素領域に上述の画素欠陥修復方法を用いたときのＬＣＤの断面を模式的に示している。この例はゲートオフ電圧が０Ｖの場合を示している。従って、欠陥修復方法によりソース電極２１８を介してゲート・バスライン２０４と電気的に接続された画素電極２１０の電位は０Ｖとなり、電位５Ｖのコモン電極との間に挟まれた液晶には常時５Ｖの電圧が印加されて常時黒色表示がされる。
【００１０】
図１５（ｃ）も、点欠陥を生じた画素領域に上述の画素欠陥修復方法を用いたときのＬＣＤの断面を模式的に示している。但しこの例では、ゲートオフ電圧が−３０Ｖであり、欠陥修復方法によりゲート・バスライン２０４と電気的に接続された画素電極２１０の電位は−３０Ｖとなる。従って、電位５Ｖのコモン電極との間に挟まれた液晶には常時３５Ｖの電圧が印加されることになる。
【００１１】
【発明が解決しようとする課題】
ところが、液晶に印加される電圧が通常の表示で用いられる±５Ｖより大きな電圧値であると、液晶は完全な透過／非透過の状態にならない場合が生じ、例えばＬＣＤパネルを観察する角度により、輝点に見えたり暗点に見えたりする不都合が生じる。この現象は、各液晶材料の特性にもよるが、液晶に印加される電圧が７〜８Ｖを超えると確認され、液晶印加電圧が高くなるほど顕著になる。
【００１２】
このように従来の画素欠陥修復方法では、欠陥修復作業後の画素電極の電圧がゲートオフ電圧の大きさに依存するため、正常時の駆動電圧より大きな電圧が液晶に印加される場合には修復の効果が得られないという問題が生じる。ＬＣＤのゲートオフ電圧の大きさはゲートドライバ等や他の回路の設計に基づいて決められるので、点欠陥の画素を修復する目的だけでゲートオフ電圧を下げる訳にはいかない。
【００１３】
本発明の目的は、欠陥画素を修復した際にゲートオフ電圧の大きさに依存しない最適な電圧を液晶に印加できる液晶表示装置及び画素欠陥修復方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、基板上に形成された複数のゲート・バスラインと、前記ゲート・バスラインにほぼ直交して前記基板上に形成された複数のデータ・バスラインと、前記ゲート・バスラインと前記データ・バスラインとで画定されてマトリクス状に配列する複数の画素領域に形成された薄膜トランジスタと、前記画素領域内に形成されて前記薄膜トランジスタと接続される画素電極と、前記画素電極の下層に形成された絶縁膜と、前記絶縁膜の下層に形成され、前記ゲート・バスラインと接続されると前記画素電極と前記絶縁膜とで補助容量を形成する欠陥修復用容量電極とを有することを特徴とする液晶表示装置によって達成される。
【００１５】
本発明によれば、薄膜トランジスタ不良による点欠陥の修復において、ゲート・バスラインに接続された欠陥修復用容量電極と画素電極との間で補助容量が形成されるので、ゲートオフ電圧の大きさに依存せずに液晶に印加する電圧を最適化することができる。
【００１６】
上記本発明の液晶表示装置において、前記欠陥修復用容量電極と前記ゲート・バスラインとを前記絶縁膜を介して接続可能な接続用金属層を有していることを特徴とする。このような構成にすることにより、薄膜トランジスタが正常に機能しており欠陥修復をする必要がない場合には、欠陥修復用容量電極はフローティングの状態であるため負荷容量が画素電極に与える影響を小さくすることができ、薄膜トランジスタの駆動能力に与える負荷を軽減させることができる。
【００１７】
また、上記本発明の液晶表示装置において、前記欠陥修復用容量電極が、蓄積容量電極を兼ねていることを特徴とする。従って、欠陥修復用容量電極を別に配置する必要がないので、薄膜トランジスタが正常に機能しており欠陥修復をする必要がない場合の画素の開口率を低下させないようにすることができる。
【００１８】
また、前記欠陥修復用容量電極が、遮光膜を兼ねていることを特徴とする。この構成にすることにより、液晶の配向不良による画素周辺部のディスクリネーションを遮光することができるようになる。
【００１９】
さらに、前記欠陥修復用容量電極は、透明電極材料で形成されていることを特徴とする。こうすることにより画素の開口率を大きくすることができる。
【００２０】
また、上記目的は、ゲート・バスライン及びそれとほぼ直交するデータ・バスラインとで画定された画素領域に形成された薄膜トランジスタの不良に基づく画素欠陥を修復する画素欠陥修復方法であって、画素電極下層に絶縁膜を介して形成された欠陥修復用容量電極と前記ゲート・バスラインとを電気的に接続して、前記画素電極と前記欠陥修復用容量電極とで前記絶縁膜を挟んだ補助容量を形成することにより、前記画素電極とコモン電極との間に封止された液晶に所定の電圧を印加することを特徴とする画素欠陥修復方法によって達成される。本発明の画素欠陥修復方法によれば、薄膜トランジスタの不良に基づく点欠陥において、ゲート・バスラインに接続された欠陥修復用容量電極と画素電極との間で補助容量を形成して、ゲートオフ電圧の大きさに依存せずに液晶に印加する電圧を最適化することができる。
【００２１】
【発明の実施の形態】
本発明の第１の実施の形態による液晶表示装置及び画素欠陥修復方法を図１乃至図４を用いて説明する。図１はアレイ基板の基板面を示し、図２は図１のＡ−Ａ線で切断した断面を示している。また、図３は、図１のＢ−Ｂ線で切断した断面を示している。まず、本実施の形態による液晶表示装置の概略の構成を図１を用いて説明する。図１に示すように、透明なガラス基板からなるアレイ基板１上には図中横方向に延びる複数のゲート・バスライン４が上下方向に平行に並んで形成されている。また、ゲート・バスライン４にほぼ直交する方向には複数のデータ・バスライン６が左右に平行に並んで形成されている。
【００２２】
各ゲート・バスライン４と各データ・バスライン６とで画定された長方形形状の領域が画素領域となり、アレイ基板１上には複数の画素領域がマトリクス状に配置されている。各画素領域にはＴＦＴ８が形成されている。ＴＦＴ８のドレイン電極１６は、図中左側に示されたデータ・バスライン６から引き出されて、その端部がゲート・バスライン４上に形成されたチャネル保護膜１４上の一端辺側に位置するように形成されている。
【００２３】
一方、ソース電極１８はチャネル保護膜１４上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜１４直下のゲート・バスライン６領域がＴＦＴ８のゲート電極として機能するようになっている。図示は省略しているが、ゲート・バスライン４上にはゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体膜が形成されている。このように図１に示すＴＦＴ構造は、ゲート電極がゲート・バスライン４から引き出されて形成されておらず、直線状に配線されたゲート・バスライン４の一部をゲート電極として用いる構成になっている。
【００２４】
画素領域内には、画素領域の輪郭とほぼ同一の外形を有する画素電極１０が形成されている。画素電極１０はコンタクトホール２０でＴＦＴ８のソース電極１８と接続されている。また、絶縁膜を介して画素電極１０の下層にゲート・バスライン４と平行に画素領域ほぼ中央を左右に横切る蓄積容量配線１２が形成されている。
【００２５】
また、画素領域毎に絶縁膜を介して画素電極１０の下層に欠陥修復用容量電極２２が形成されている。欠陥修復用容量電極２２の一端部はゲート絶縁膜を介して隣の画素を駆動するゲート・バスライン４上に延びて配置されている。欠陥修復用容量電極２２の一端部に示す黒丸印２４は、ＴＦＴ８の不良により当該画素が点欠陥を生じた場合に、リペア用のレーザ光を照射する位置を示している。
【００２６】
図１に加えて図２及び図３に示す素子断面を用いてより詳細に説明する。図２は、図１のＡ−Ａ線で切断したＴＦＴ８を含む領域の液晶表示装置の断面を示している。また、図３は、図１のＢ−Ｂ線で切断した欠陥修復用容量電極２２を含む領域の断面を示している。透明ガラス基板からなるアレイ基板１上に例えばＡｌ（アルミニウム）とＴｉ（チタン）とをこの順に積層したゲート電極（ゲート・バスライン）４が形成されている。ゲート電極４上及びアレイ基板１上の全面には、例えばシリコン窒化膜（ＳｉＮ）からなるゲート絶縁膜２６が形成されている。ゲート電極４上のゲート絶縁膜２６の上方には動作半導体層として機能するアモルファスシリコン（ａ−Ｓｉ）層３０が形成されている。
【００２７】
ゲート電極４上のａ−Ｓｉ層３０上には、上層金属層をエッチングする際のエッチングストッパとして機能する例えばＳｉＮからなるチャネル保護膜１４が形成されている。ａ−Ｓｉ層３０の両側のゲート絶縁膜２６上には、オーミックコンタクト層であるｎ+ａ−Ｓｉ層２８及び、その上にＴｉ／Ａｌ／Ｔｉをこの順に積層したドレイン電極１６、データ・バスライン６（図２には現れていない）、ソース電極１８が形成されている。ドレイン電極１６及びソース電極１８の端部は、チャネル保護膜１４上に乗り上げて対向して形成されている。
【００２８】
ＴＦＴ８のソース電極１８、ドレイン電極１６、及びデータ・バスライン６上には、これらを覆う保護膜３２が形成されている。保護膜３２は例えば厚さ約１μｍの絶縁性のノボラック樹脂系のレジストで形成されている。保護膜３２上には透明電極材料の例えばＩＴＯ（インジウム・ティン・オキサイド）が成膜され、ＩＴＯ膜をパターニングして画素電極１０が形成されている。また、ソース電極１８上の保護膜３２にはコンタクトホール２０が形成されており、コンタクトホール２０を介して画素電極１０とソース電極１８とが接続されている。
【００２９】
図３に示すように、欠陥修復用容量電極２２はゲート絶縁膜２６上に形成されており、隣の画素を駆動するゲート・バスライン（ゲート電極）４上のゲート絶縁膜２６上にまで延びて形成されている。欠陥修復用容量電極２２は、データ・バスライン６、及びＴＦＴ８のドレイン電極１６、ソース電極１８の形成と同時にこれらの形成材料と同じ金属材料で形成される。欠陥修復用容量電極２２は、保護膜３２を介して画素電極１０下層に拡がって形成されている。図３において、矢印で示す２４が、欠陥修復時にレーザ光を照射する位置である。
【００３０】
さて次に、図１乃至図３と共に図４を用いて本実施の形態による画素欠陥修復方法について説明する。アレイ工程におけるＴＦＴの検査で図１及び図２に示すＴＦＴ８に不良が発生しており画素電極１０に電圧が印加されないと判断されたら、当該ＴＦＴ８が形成された画素領域内の欠陥修復用容量電極２２と当該画素領域の隣の画素を駆動するゲート・バスライン４とに対して図１に示す黒丸印２４を目標にしてレーザ光を照射する。レーザ光の照射エネルギにより生じる熱により、照射領域近傍の保護膜３２、欠陥修復用容量電極２２、ゲート絶縁膜２６、及びゲート・バスライン４が溶融し、欠陥修復用容量電極２２とゲート・バスライン４の溶融金属が接続されて電気的に導通する。
【００３１】
この結果、保護膜３２を介して画素電極１０の下層に拡がる欠陥修復用容量電極２２と画素電極１０との間で容量が形成される。図４は、欠陥修復用容量電極２２と画素電極１０との間で容量が形成された状態の等価回路を示している。図４（ａ）はゲート・バスライン４及びコモン電極間の電位差を表している。図示のように、ゲート・バスライン４及び画素電極１０間の電圧をｖ２とし、画素電極１０及びコモン電極間の電圧をｖ１とし、ゲート・バスライン４及びコモン電極間の電圧をｖｉとする。図４（ｂ）は、ゲート・バスライン４及びコモン電極間の容量を示している。図４（ｂ）に示すように、ゲート・バスライン４に接続された欠陥修復用容量電極２２及び画素電極１０間に補助容量ｃ２が形成され、画素電極１０及びコモン電極間には液晶容量ｃ１が形成されている。
【００３２】
ゲート・バスライン４から欠陥修復用容量電極２２に印加される電圧はゲートオフ電圧に等しい−３０Ｖ（相対電圧０Ｖ）であり、コモン電極には＋５Ｖ（相対電圧＋３５Ｖ）が印加される。この状態において、画素電極１０から取り出される電圧が±０Ｖ（相対電圧＋３０Ｖ）となるように補助容量ｃ２が決められる。
【００３３】
ここで、液晶容量ｃ１に蓄積される電荷をｑ１とし、補助容量ｃ２に蓄積される電荷をｑ２とすると、
ｖｉ＝ｖ１＋ｖ２
ｑ１＝ｃ１×ｖ１
ｑ２＝ｃ２×ｖ２
ｑ１＝ｑ２
である。上記式に、ｖ２＝３０（Ｖ）、ｖｉ＝３５（Ｖ）を代入して、
ｃ２＝ｃ１／６ ・・・式（１）
が得られる。
【００３４】
また、一般に容量は、
Ｃ＝ε・ｓ／ｄ ・・・式（２）
で表される。但し、Ｃは容量、εは誘電体の誘電率、ｓは電極面積、ｄは電極間距離である。
【００３５】
画素電極１０及びコモン電極間に封止された液晶の比誘電率と保護膜３２の比誘電率はほぼ等しく、コモン電極及び画素電極１０間の距離は５μｍ程度とし、画素電極１０及び欠陥修復用容量電極２２間の距離は１μｍ程度とすると、式（２）から、液晶容量ｃ１及び補助容量ｃ２は、
ｃ１＝ε・ｓ１／（５×１０-3） ・・・式（３）
ｃ２＝ε・ｓ２／（１×１０-3） ・・・式（４）
である。但し、ｓ１は画素電極１０の面積、ｓ２は欠陥修復用容量電極２２の面積である。
【００３６】
上記式（３）、（４）を式（１）に代入して、
ｓ２＝ｓ１／３０
上式から、欠陥修復用容量電極２２の面積ｓ２は、画素電極１０の面積の１／３０程度でよいことが解る。例えば、画素電極１０の面積が１００×３００＝３００００μｍ2である場合には、欠陥修復用容量電極２２の面積は１０００μｍ2程度でよいことになる。
【００３７】
つまり、欠陥修復用容量電極２２の領域の面積を制御して画素電極１０の電位を調節できるので、液晶に所定の電圧を印加して安定した非透過状態を作り出すことができるようになる。図４に示した例では、コモン電位（＋５Ｖ）とゲート電位（−３０Ｖ）の間で画素電極１０が０Ｖの値を取るように欠陥修復用容量電極２２の領域の面積を制御することで、液晶に５Ｖの電圧を印加して安定した非透過状態を作り出すことができる。
【００３８】
次に、本発明の第２の実施の形態による液晶表示装置及び画素欠陥修復方法を図５乃至図７を用いて説明する。まず、本実施の形態による液晶表示装置の概略の構成を図５及び図６を用いて説明する。図５はアレイ基板の基板面を示し、図６は図５のＢ−Ｂ線で切断した断面を示している。なお、第１の実施の形態による液晶表示装置の構成要素と同一の機能作用を有する構成要素には同一の符号を付してその説明は省略する。本実施の形態による液晶表示装置は、欠陥修復用容量電極に特徴を有している。図５において、アレイ基板１上に形成されたゲート・バスライン４、データ・バスライン６、ＴＦＴ８、及び蓄積容量配線１２の構成は図１に示したものと同一である。
【００３９】
図５及び図６に示すように、画素領域毎に絶縁膜を介して画素電極１０の下層に欠陥修復用容量電極２３が形成されている。欠陥修復用容量電極２３は、ゲート・バスライン４の形成と同時にその形成材料と同じ金属材料で形成されている。 欠陥修復用容量電極２３上にはゲート絶縁膜２６が形成されている。
【００４０】
図５及び図６に示すように、欠陥修復用容量電極２３の一端部及び隣の画素を駆動するゲート・バスライン４の上方のゲート絶縁膜２６上に接続用金属層３４が形成されている。接続用金属層３４は、データ・バスライン６、及びＴＦＴ８のドレイン電極１６、ソース電極１８の形成と同時にこれらの形成材料と同じ金属材料で形成される。図５に示すように、欠陥修復用容量電極２３の一端部に示す黒丸印３６と、ゲート・バスライン４上に示す黒丸印３８は、ＴＦＴ８の不良により当該画素が点欠陥を生じた場合に、リペア用のレーザ光を照射する位置を示している。同様に図６において、矢印３６、３８はリペア用のレーザ照射位置を示している。
【００４１】
次に、図５及び図６と共に図７を用いて本実施の形態による画素欠陥修復方法について説明するが、その前に、図７（ａ）に示す等価回路を用いて画素欠陥が生じていない状態について説明する。レーザ光の照射を行わない限り、図６に示すように接続用金属層３４はフローティングの状態でゲート・バスライン４とゲート絶縁膜２６とで容量を形成し、同様に、欠陥修復用容量電極２３もフローティングの状態で接続用金属層３４及びゲート絶縁膜２６とで容量を形成する。さらに欠陥修復用容量電極２３がフローティングの状態で画素電極１０とゲート絶縁膜２６及び保護膜３２を挟んで容量を形成する。図７（ａ）はこの状態の等価回路を示している。この等価回路が示すように、ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合には、欠陥修復用容量電極２３による負荷容量が画素電極１０に与える影響を小さくすることができ、ＴＦＴ８の駆動能力に与える負荷を軽減させることができる。
【００４２】
さて、アレイ工程におけるＴＦＴの検査で図５に示すＴＦＴ８に不良が発生しており画素電極１０に電圧が印加されないと判断された場合について説明する。当該ＴＦＴ８が形成された画素領域内の欠陥修復用容量電極２３と接続用金属層３４との図５から見たオーバーラップ領域の黒丸印３６を目標にしてリペア用レーザ光を照射して欠陥修復用容量電極２３と接続用金属層３４とを電気的に接続する。さらに、接続用金属層３４とゲート・バスライン４とのオーバーラップ領域の黒丸印３８を目標にしてリペア用レーザ光を照射して、接続用金属層３４とゲート・バスライン４とを電気的に接続する。こうすることにより、欠陥修復用容量電極２３とゲート・バスライン４とが接続用金属層３４を介して電気的に接続される。
【００４３】
この結果、保護膜３２及びゲート絶縁膜２６を介して画素電極１０の下層に拡がる欠陥修復用容量電極２３と画素電極１０との間で容量が形成される。このときの等価回路を図７（ｂ）に示す。図７（ｂ）は第１の実施の形態における図４（ｂ）に示す状態と実質同一であるのでその説明は省略する。本実施の形態においても、コモン電位とゲートオフ電位の間で画素電極１０が０Ｖの値を取るように欠陥修復用容量電極２３の領域の面積を制御することで、液晶に５Ｖの電圧を印加して安定した非透過状態を作り出すことができるようになる。
【００４４】
次に、本発明の第３の実施の形態による液晶表示装置及び画素欠陥修復方法を図８及び図９を用いて説明する。図８はアレイ基板の基板面を示し、図９は図８のＢ−Ｂ線で切断した断面を示している。なお、第１及び第２の実施の形態による液晶表示装置の構成要素と同一の機能作用を有する構成要素には同一の符号を付してその説明は省略する。本実施の形態による液晶表示装置は、蓄積容量配線と欠陥修復用容量電極に特徴を有している。図８において、アレイ基板１上に形成されたゲート・バスライン４、データ・バスライン６、及びＴＦＴ８の構成は図１に示したものと同一である。
【００４５】
第１の実施の形態で図１に示した蓄積容量配線１２は、画素電極１０のほぼ中央を通ってゲート・バスライン４に平行に形成されていたが、本実施の形態による蓄積容量配線４０は、図８及び図９に示すように、隣接する画素を駆動するゲート・バスライン４近傍にゲート・バスライン４と平行に形成されている。そして、画素領域毎に絶縁膜を介して画素電極１０の下層に、欠陥修復用容量電極４２を兼ねる蓄積容量電極が形成されている。欠陥修復用容量電極４２は黒丸印４６が示されたくびれ部で蓄積容量配線４０と接続されており、ゲート・バスライン４の形成と同時にその形成材料と同じ金属材料で形成されている。
【００４６】
欠陥修復用容量電極２３からゲート・バスライン４に至るゲート絶縁膜２６上に接続用金属層４４が形成されている。接続用金属層４４はデータ・バスライン６の形成と同時にその形成材料と同じ金属材料で形成されている。図８に示すように、欠陥修復用容量電極４２の一端部に示す黒丸印４８と、ゲート・バスライン４上に示す黒丸印５０、及びくびれ部の黒丸印４６は、ＴＦＴ８の不良により当該画素が点欠陥を生じた場合に、リペア用のレーザ光を照射する位置を示している。同様に図９において、矢印４６、４８、５０はリペア用のレーザ照射位置を示している。
【００４７】
ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合には、欠陥修復用容量電極４２は蓄積容量配線４０と接続されて蓄積容量電極として機能する。アレイ工程におけるＴＦＴの検査で図８に示すＴＦＴ８に不良が発生しており画素電極１０に電圧が印加されないと判断された場合について説明する。当該ＴＦＴ８が形成された画素領域内の欠陥修復用容量電極４２と接続用金属層４４との図８から見たオーバーラップ領域の黒丸印４８を目標にしてリペア用レーザ光を照射して欠陥修復用容量電極４２と接続用金属層４４とを電気的に接続する。さらに、接続用金属層４４とゲート・バスライン４とのオーバーラップ領域の黒丸印５０を目標にしてリペア用レーザ光を照射して、接続用金属層４４とゲート・バスライン４とを電気的に接続する。
【００４８】
こうすることにより、欠陥修復用容量電極４２とゲート・バスライン４とが接続用金属層４４を介して電気的に接続される。さらに、くびれ部の黒丸印４６にレーザ光を照射してくびれ部の金属を溶融して切断し、欠陥修復用容量電極４２と蓄積容量配線４０とを電気的に分離する。この結果、保護膜３２及びゲート絶縁膜２６を介して画素電極１０の下層に拡がる欠陥修復用容量電極４２と画素電極１０との間で容量が形成される。
【００４９】
本実施の形態においても、コモン電位とゲートオフ電位の間で画素電極１０が０Ｖの値を取るように欠陥修復用容量電極４２の領域の面積を制御することで、液晶に５Ｖの電圧を印加して安定した非透過状態を作り出すことができるようになる。また、本実施の形態では画素電極１０下層の蓄積容量電極が欠陥修復用容量電極４２を兼ねている。従って、欠陥修復用容量電極を別に配置しなくても済むので、ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合の画素の開口率を低下させないようにすることができる。
【００５０】
次に、本実施の形態による液晶表示装置の変形例を図１０を用いて説明する。図１０に示す液晶表示装置は、図８に示す液晶表示装置と比較して、蓄積容量配線４０と欠陥修復用容量電極４２との接続部のくびれ部を欠陥修復用容量電極４２両端部の２箇所に配置した点だけが異なっている。すなわち、欠陥修復用容量電極４２を蓄積容量配線４０から分離するためのレーザ光照射位置が黒丸印４６、５２の２箇所になっている。このように蓄積容量配線４０と欠陥修復用容量電極４２との接続部を２箇所に分散配置して冗長性を高めたことにより、接続部の細いくびれ部が製造工程中に誤って切断することがあっても、残りのくびれ部により所期の機能を発揮させることができるので製造歩留まりを向上させることができるようになる。
【００５１】
次に、本発明の第４の実施の形態による液晶表示装置及び画素欠陥修復方法を図１１及び図１２を用いて説明する。図１１はアレイ基板面を示し、図１２は図１１のＢ−Ｂ線で切断した断面を示している。なお、第１乃至第３の実施の形態による液晶表示装置の構成要素と同一の機能作用を有する構成要素には同一の符号を付してその説明は省略する。本実施の形態による液晶表示装置は、欠陥修復用容量電極の配置形状に特徴を有している。図１１において、アレイ基板１上に形成されたゲート・バスライン４、データ・バスライン６、及びＴＦＴ８の構成は図１に示したものと同一である。また、蓄積容量配線４０は、図８に示したものと同様に、隣接する画素を駆動するゲート・バスライン４近傍にゲート・バスライン４と平行に形成されている。
【００５２】
そして、画素領域毎に絶縁膜を介して画素電極１０の下層に、欠陥修復用容量電極５４を兼ねる蓄積容量電極が形成されている。欠陥修復用容量電極５４は全体としてＵ字状をしており、蓄積容量配線４０からほぼ直角に延びる電極部５４ａと、電極部５４ａから直角に分岐した電極部５４ｂと、その先端部から直角に曲げられて延びる電極部５４ｃとで構成されている。図１１に示すように、これら電極部５４ａ、５４ｂ、５４ｃは画素電極１０の周辺部に配置されて、画素領域端部の液晶分子の配向状態が不安定な領域を遮光する遮光膜を兼ねている。
【００５３】
欠陥修復用容量電極５４は黒丸印６２が示された接続部で蓄積容量配線４０と接続されており、ゲート・バスライン４の形成と同時にその形成材料と同じ金属材料で形成されている。
【００５４】
欠陥修復用容量電極５４の金属部５４ａの先端部は、当該画素領域を駆動するゲート・バスライン４近傍まで延びている。金属部５４ａ先端部とその先端部近傍のゲート・バスライン４上のゲート絶縁膜２６上に接続用金属層５６が形成されている。接続用金属層５６はデータ・バスライン６の形成と同時にその形成材料と同じ金属材料で形成されている。図１１に示すように、金属層５４ａの一端部に示す黒丸印５８と、ゲート・バスライン４上に示す黒丸印６０、及び接続部の黒丸印６２は、ＴＦＴ８の不良により当該画素が点欠陥を生じた場合に、リペア用のレーザ光を照射する位置を示している。同様に図１２において、矢印５８、６０、６２もリペア用のレーザ照射位置を示している。
【００５５】
ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合には、欠陥修復用容量電極５４は蓄積容量配線４０と接続されて蓄積容量電極として機能し、さらに画素周辺部の遮光膜として機能する。アレイ工程におけるＴＦＴの検査で図１１に示すＴＦＴ８に不良が発生しており画素電極１０に電圧が印加されないと判断された場合について説明する。
【００５６】
当該ＴＦＴ８が形成された画素領域内の欠陥修復用容量電極５４の電極層５４ａ先端部と接続用金属層５６との図１１から見たオーバーラップ領域の黒丸印５８を目標にしてリペア用レーザ光を照射して欠陥修復用容量電極５４と接続用金属層５６とを電気的に接続する。さらに、接続用金属層５６とゲート・バスライン４とのオーバーラップ領域の黒丸印６０を目標にしてリペア用レーザ光を照射して、接続用金属層５６とゲート・バスライン４とを電気的に接続する。こうすることにより、欠陥修復用容量電極５４とゲート・バスライン４とが接続用金属層５６を介して電気的に接続される。
【００５７】
さらに、接続部の黒丸印６２にレーザ光を照射して接続領域の金属を溶融して切断し、欠陥修復用容量電極５４と蓄積容量配線４０とを電気的に分離する。この結果、保護膜３２及びゲート絶縁膜２６を介して画素電極１０の下層に拡がる欠陥修復用容量電極５４と画素電極１０との間で容量が形成される。本実施の形態においても、コモン電位とゲートオフ電位の間で画素電極１０が０Ｖの値を取るように欠陥修復用容量電極５４の領域の面積を制御することで、液晶に５Ｖの電圧を印加して安定した非透過状態を作り出すことができるようになる。
【００５８】
また、本実施の形態では画素電極１０下層の蓄積容量電極が欠陥修復用容量電極５４及び遮光膜を兼ねている。従って、欠陥修復用容量電極を別に配置する必要がないので、ＴＦＴ８が正常に機能しており欠陥修復をする必要がない場合の画素の開口率を低下させないようにすることができると共に、液晶の配向不良により生じる画素周辺部のディスクリネーションを遮光することができる。
【００５９】
次に、本実施の形態による液晶表示装置の変形例を図１３を用いて説明する。図１３に示す液晶表示装置は、図１１に示す液晶表示装置と比較して、蓄積容量配線４０と欠陥修復用容量電極５４との接続部を欠陥修復用容量電極５４の電極部５４ｂ両端部の２箇所に配置した点が異なっている。すなわち、欠陥修復用容量電極５４を蓄積容量配線４０から分離するためのレーザ光照射位置が黒丸印６２、６４の２箇所になっている。このように蓄積容量配線４０と欠陥修復用容量電極５４との接続部を２箇所持たせて冗長性を高めたことにより、細い接続部が製造工程中に誤って切断されてしまうことがあっても、残りの接続部により所期の機能を発揮させることができるので製造歩留まりを向上させることができるようになる。
【００６０】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、逆スタガ型でチャネル保護膜が形成されたＴＦＴを例にとって説明したが、本発明はこれに限らず、チャネル保護膜がない逆スタガ型ＴＦＴ、あるいはスタガ型やプレーナ型のＴＦＴにももちろん適用することができる。
【００６１】
さらに上記実施の形態では、バックライト機構を備えた透過型液晶表示装置を前提に説明しているが、本発明はこれに限られず、反射型液晶表示装置に適用することももちろん可能である。
【００６２】
上記第１乃至第３の実施の形態では、隣の画素のゲート・バスラインに欠陥修復用容量電極を接続しているが、本発明はこれに限らず、点欠陥を生じた画素のゲート・バスラインに欠陥修復用容量電極を接続してももちろんよい。
【００６３】
また、上記実施の形態では、欠陥修復用容量電極をゲート・バスライン形成用金属あるいはデータ・バスライン形成用金属で形成しているが、本発明はこれに限らず、画素電極１０の形成とは独立した別工程でＩＴＯ等の透明電極材料を用いて欠陥修復用容量電極を形成してもよい。こうすることで、製造工程数は増えるが画素の開口率を大きくすることができる。
【００６４】
【発明の効果】
以上の通り、本発明によれば、欠陥画素を修復した際にゲートオフ電圧の大きさに依存しない最適な電圧を液晶に印加できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による液晶表示装置をアレイ基板面から見た概略の構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置を図１のＡ−Ａ線で切断した断面で示す図である。
【図３】本発明の第１の実施の形態による液晶表示装置を図１のＢ−Ｂ線で切断した断面で示す図である。
【図４】本発明の第１の実施の形態による液晶表示装置及びその画素欠陥修復方法を説明する図である。
【図５】本発明の第２の実施の形態による液晶表示装置をアレイ基板面から見た概略の構成を示す図である。
【図６】本発明の第２の実施の形態による液晶表示装置を図５のＢ−Ｂ線で切断した断面で示す図である。
【図７】本発明の第２の実施の形態による液晶表示装置及びその画素欠陥修復方法を説明する図である。
【図８】本発明の第３の実施の形態による液晶表示装置をアレイ基板面から見た概略の構成を示す図である。
【図９】本発明の第３の実施の形態による液晶表示装置を図８のＢ−Ｂ線で切断した断面で示す図である。
【図１０】本発明の第３の実施の形態による液晶表示装置及びその画素欠陥修復方法の変形例を示す図である。
【図１１】本発明の第４の実施の形態による液晶表示装置をアレイ基板面から見た概略の構成を示す図である。
【図１２】本発明の第４の実施の形態による液晶表示装置を図１１のＢ−Ｂ線で切断した断面で示す図である。
【図１３】本発明の第４の実施の形態による液晶表示装置及びその画素欠陥修復方法の変形例を示す図である。
【図１４】従来の液晶表示パネルのアレイ基板を液晶層側から見た基板面を示す図である。
【図１５】基板に垂直な面で切断したＬＣＤの断面を模式的に示す図である。
【符号の説明】
１、２００ アレイ基板
４、２０４ ゲート電極（ゲート・バスライン）
６、２０６ データ・バスライン（ドレイン・バスライン）
８、２０８ ＴＦＴ
１０、２１０ 画素電極
１２、４０ 蓄積容量配線
１４、２１４ チャネル保護膜
１６、２１６ ドレイン電極
１８、２１８ ソース電極
２０、２２０ コンタクトホール
２２、２３、４２、５４ 欠陥修復用容量電極
２６ ゲート絶縁膜
３０ アモルファスシリコン（ａ−Ｓｉ）層
３２ 保護膜
３４、４４，５６ 接続用金属層
５４ａ、５４ｂ、５４ｃ 電極部
２１２ 蓄積容量配線
２２２、２２４ レーザ照射位置
Claims (5)
- 基板上に形成された複数のゲート・バスラインと、
前記ゲート・バスラインにほぼ直交して前記基板上に形成された複数のデータ・バスラインと、
前記ゲート・バスラインと前記データ・バスラインとで画定されてマトリクス状に配列する複数の画素領域に形成された薄膜トランジスタと、
前記画素領域内に形成されて前記薄膜トランジスタと接続される画素電極と、
前記画素電極の下層に形成された絶縁膜と、
前記絶縁膜の下層に形成され、前記薄膜トランジスタに不良が発生して前記画素電極に電圧が印加されないときに、前記ゲート・バスラインに接続されて前記画素電極と前記絶縁膜とで補助容量を形成する欠陥修復用容量電極と
を有することを特徴とする液晶表示装置。 - 請求項１記載の液晶表示装置において、
前記欠陥修復用容量電極と前記ゲート・バスラインとを前記絶縁膜を介して接続可能な接続用金属層を有していること
を特徴とする液晶表示装置。 - 請求項１又は２に記載の液晶表示装置において、
前記欠陥修復用容量電極が、蓄積容量電極又は遮光膜を兼ねていること
を特徴とする液晶表示装置。 - 請求項１乃至３のいずれか１項に記載の液晶表示装置において、
前記欠陥修復用容量電極は、透明電極材料で形成されていること
を特徴とする液晶表示装置。 - ゲート・バスライン及びそれとほぼ直交するデータ・バスラインとで画定された画素領域に形成された薄膜トランジスタの不良に基づく画素欠陥を修復する画素欠陥修復方法であって、
画素電極下層に絶縁膜を介して形成された欠陥修復用容量電極と前記ゲート・バスラインとを電気的に接続して、前記画素電極と前記欠陥修復用容量電極とで前記絶縁膜を挟んだ補助容量を形成すること
を特徴とする画素欠陥修復方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30634299A JP4455704B2 (ja) | 1999-10-28 | 1999-10-28 | 液晶表示装置及び画素欠陥修復方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30634299A JP4455704B2 (ja) | 1999-10-28 | 1999-10-28 | 液晶表示装置及び画素欠陥修復方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001125137A JP2001125137A (ja) | 2001-05-11 |
| JP4455704B2 true JP4455704B2 (ja) | 2010-04-21 |
Family
ID=17955952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30634299A Expired - Fee Related JP4455704B2 (ja) | 1999-10-28 | 1999-10-28 | 液晶表示装置及び画素欠陥修復方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4455704B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8253179B2 (en) | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP5105769B2 (ja) * | 2005-05-13 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102150275B1 (ko) | 2008-09-19 | 2020-09-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| JP5667992B2 (ja) | 2011-06-27 | 2015-02-12 | パナソニック株式会社 | 表示装置及びその製造方法 |
| JP5720025B2 (ja) * | 2011-06-27 | 2015-05-20 | 株式会社Ｊｏｌｅｄ | 表示装置及びその製造方法 |
-
1999
- 1999-10-28 JP JP30634299A patent/JP4455704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001125137A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7973871B2 (en) | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof | |
| US5943106A (en) | Liquid crystal display with branched of auxiliary capacitor pattern and its manufacture method | |
| US10761364B2 (en) | Liquid crystal display device | |
| KR100283733B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 | |
| US6806932B2 (en) | Semiconductor device | |
| US7430024B2 (en) | Active matrix substrate and display device | |
| EP0461417B1 (en) | Liquid crystal display element and method for treating defective pixels therein | |
| US6657231B2 (en) | Thin film transistor array panel | |
| KR101293950B1 (ko) | 표시기판 및 이를 갖는 표시패널 | |
| KR100430773B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| US7330222B2 (en) | Display device and method for fabricating the same | |
| US6812975B2 (en) | Active matrix type display | |
| GB2275809A (en) | Liquid crystal display | |
| EP2200007A2 (en) | A substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device | |
| JPH07225394A (ja) | 液晶表示装置 | |
| KR101761276B1 (ko) | 액정 표시 장치 및 이의 리페어 방법 | |
| KR20060099731A (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
| KR100405236B1 (ko) | 매트릭스 어레이기판 | |
| JP4455704B2 (ja) | 液晶表示装置及び画素欠陥修復方法 | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| KR101448909B1 (ko) | 박막 트랜지스터 기판 및 이의 리페어 방법 | |
| JP2000292808A (ja) | 半導体装置 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| KR100303440B1 (ko) | 평면구동방식의액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |