JP2760459B2 - アクティブマトリクス型基板 - Google Patents
アクティブマトリクス型基板Info
- Publication number
- JP2760459B2 JP2760459B2 JP10000192A JP10000192A JP2760459B2 JP 2760459 B2 JP2760459 B2 JP 2760459B2 JP 10000192 A JP10000192 A JP 10000192A JP 10000192 A JP10000192 A JP 10000192A JP 2760459 B2 JP2760459 B2 JP 2760459B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal line
- substrate
- scanning
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表示用絵素電極にスイ
ッチング素子を介して駆動信号を印加することにより、
表示を実行する表示装置に関し、特に絵素電極をマトリ
クス状に配列して高密度表示を行うアクティブマトリク
ス基板に関する。
ッチング素子を介して駆動信号を印加することにより、
表示を実行する表示装置に関し、特に絵素電極をマトリ
クス状に配列して高密度表示を行うアクティブマトリク
ス基板に関する。
【０００２】
【従来の技術】従来より、液晶表示装置、ＥＬ表示装
置、プラズマ表示装置等に於いては、マトリクス状に配
列した絵素電極を選択駆動することにより、画面上に表
示パターンが形成される。選択された絵素電極と、これ
に対向配設した対向電極との間に電圧が印加され、これ
らの電極の間に介在する液晶等の表示媒体の光学的変調
が行われる。この光学的変調が表示パターンとして視認
される。
置、プラズマ表示装置等に於いては、マトリクス状に配
列した絵素電極を選択駆動することにより、画面上に表
示パターンが形成される。選択された絵素電極と、これ
に対向配設した対向電極との間に電圧が印加され、これ
らの電極の間に介在する液晶等の表示媒体の光学的変調
が行われる。この光学的変調が表示パターンとして視認
される。
【０００３】絵素電極の駆動方式としては、個々の独立
した絵素電極を配列し、この絵素電極のそれぞれにスイ
ッチング素子を連結して駆動するアクティブマトリクス
駆動方式が知られている。また、絵素電極を選択駆動す
るスイッチング素子としては、ＴＦＴ（薄膜トランジス
タ）素子、ＭＩＭ（金属−絶縁膜−金属）素子、ＭＯＳ
トランジスタ素子、ダイオード、バリスタ等が一般的に
知られている。アクティブマトリクス駆動方式は、高コ
ントラストの表示が可能であり、例えば液晶テレビジョ
ン、ワードプロセッサ、コンピュータの端末表示装置等
に実用化されている。
した絵素電極を配列し、この絵素電極のそれぞれにスイ
ッチング素子を連結して駆動するアクティブマトリクス
駆動方式が知られている。また、絵素電極を選択駆動す
るスイッチング素子としては、ＴＦＴ（薄膜トランジス
タ）素子、ＭＩＭ（金属−絶縁膜−金属）素子、ＭＯＳ
トランジスタ素子、ダイオード、バリスタ等が一般的に
知られている。アクティブマトリクス駆動方式は、高コ
ントラストの表示が可能であり、例えば液晶テレビジョ
ン、ワードプロセッサ、コンピュータの端末表示装置等
に実用化されている。
【０００４】図７に従来のアクティブマトリクス型表示
装置に用いられているアクティブマトリクス基板の一例
の平面図を示す。このアクティブマトリクス基板は、互
いに平行に配列されたゲートバス配線１に直行して、ソ
ースバス配線２が配設されている。ソースバス配線２の
下層には、ゲート絶縁膜を間に介在して補助ソースバス
配線８が配設されており、ソースバス配線２と補助ソー
スバス配線８は、前記ゲート絶縁膜に設けたコンタクト
ホール９により電気的に接続されている。２本のゲート
バス配線１及び２本のソースバス配線２に囲まれた各領
域には、絵素電極７が配されている。ゲートバス配線１
とソースバス配線２との交差部近傍に突出形成したゲー
ト枝部４の上には、このゲート枝部４をゲート電極とし
て、スイッチング素子として機能するＴＦＴが形成され
ている。ＴＦＴのドレイン電極６は絵素電極７と電気的
に接続されている。ＴＦＴのソース電極には、ソースパ
ス配線２から分岐した支線５が接続されている。
装置に用いられているアクティブマトリクス基板の一例
の平面図を示す。このアクティブマトリクス基板は、互
いに平行に配列されたゲートバス配線１に直行して、ソ
ースバス配線２が配設されている。ソースバス配線２の
下層には、ゲート絶縁膜を間に介在して補助ソースバス
配線８が配設されており、ソースバス配線２と補助ソー
スバス配線８は、前記ゲート絶縁膜に設けたコンタクト
ホール９により電気的に接続されている。２本のゲート
バス配線１及び２本のソースバス配線２に囲まれた各領
域には、絵素電極７が配されている。ゲートバス配線１
とソースバス配線２との交差部近傍に突出形成したゲー
ト枝部４の上には、このゲート枝部４をゲート電極とし
て、スイッチング素子として機能するＴＦＴが形成され
ている。ＴＦＴのドレイン電極６は絵素電極７と電気的
に接続されている。ＴＦＴのソース電極には、ソースパ
ス配線２から分岐した支線５が接続されている。
【０００５】
【発明が解決しようとする課題】このようなアクティブ
マトリクス基板を有する表示装置を用いて高密度の表示
を行う場合、非常に多くの絵素電極７とＴＦＴとを配列
することが必要となる。ところが、ＴＦＴは基板上に作
成した時点で動作不良素子として形成されることがあ
る。このような不良素子に連結された絵素電極は、表示
に寄与しない点欠陥を生ずる。これらの点欠陥は、絵素
電極と対向電極との間に必要な電圧が印加されないため
に生じる。このような不良は、絵素電極と対向電極との
間に印加される電圧が０Ｖの時に光の透過率が最大とな
るノーマリホワイトモードでは輝点として現れ、該電圧
が０Ｖのとき光の透過率が最低となるノーマリブラック
モードでは黒点として現れる。
マトリクス基板を有する表示装置を用いて高密度の表示
を行う場合、非常に多くの絵素電極７とＴＦＴとを配列
することが必要となる。ところが、ＴＦＴは基板上に作
成した時点で動作不良素子として形成されることがあ
る。このような不良素子に連結された絵素電極は、表示
に寄与しない点欠陥を生ずる。これらの点欠陥は、絵素
電極と対向電極との間に必要な電圧が印加されないため
に生じる。このような不良は、絵素電極と対向電極との
間に印加される電圧が０Ｖの時に光の透過率が最大とな
るノーマリホワイトモードでは輝点として現れ、該電圧
が０Ｖのとき光の透過率が最低となるノーマリブラック
モードでは黒点として現れる。
【０００６】このような欠陥は、レーザトリミング等を
行うことで修正することができる。しかし、この欠陥修
正は表示装置を組立てる前の基板状態で行っているた
め、基板状態で絵素欠陥を検出しなくてはならない。こ
の検出には、総ての絵素電極の電気的特性を測る高精度
の測定装置が必要となる。したがって、絵素数の多い大
型表示装置では、量産性の面、コストの面等でレーザー
光を用いた基板状態での欠陥修正は、実質的には行うこ
とができないのが実情である。
行うことで修正することができる。しかし、この欠陥修
正は表示装置を組立てる前の基板状態で行っているた
め、基板状態で絵素欠陥を検出しなくてはならない。こ
の検出には、総ての絵素電極の電気的特性を測る高精度
の測定装置が必要となる。したがって、絵素数の多い大
型表示装置では、量産性の面、コストの面等でレーザー
光を用いた基板状態での欠陥修正は、実質的には行うこ
とができないのが実情である。
【０００７】本発明は、かかる課題を解決すべくなされ
たものであり、表示装置に組み立てた後でも絵素欠陥を
容易に検査でき、修正を行うことができるアクティブマ
トリクス型基板を提供することを目的とする。
たものであり、表示装置に組み立てた後でも絵素欠陥を
容易に検査でき、修正を行うことができるアクティブマ
トリクス型基板を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明のアクティブマト
リクス型基板は、絶縁性基板と、該基板上に縦横に配線
された走査線および信号線と、該走査線および該信号線
の間に設けられた絶縁膜と、該走査線から分岐した走査
支線と、該走査支線の先端部に形成されたスイッチング
素子と、該スイッチング素子により該信号線と接続され
た絵素電極とを備え、該走査線との重畳部以外の信号線
部分に対して、該走査線とは電気的に非接続の補助信号
線が間に該絶縁膜を挟んで対向配設され、該信号線と該
補助信号線とが絶縁膜に設けたコンタクトホールを介し
て電気的に接続されたアクティブマトリクス型基板にお
いて、該補助信号線に対向する信号線と該スイッチング
素子により電気的に接続されている絵素電極に対し、該
補助信号線から分岐して該絵素電極と重畳する枝部が形
成されており、そのことにより上記目的が達成される。
リクス型基板は、絶縁性基板と、該基板上に縦横に配線
された走査線および信号線と、該走査線および該信号線
の間に設けられた絶縁膜と、該走査線から分岐した走査
支線と、該走査支線の先端部に形成されたスイッチング
素子と、該スイッチング素子により該信号線と接続され
た絵素電極とを備え、該走査線との重畳部以外の信号線
部分に対して、該走査線とは電気的に非接続の補助信号
線が間に該絶縁膜を挟んで対向配設され、該信号線と該
補助信号線とが絶縁膜に設けたコンタクトホールを介し
て電気的に接続されたアクティブマトリクス型基板にお
いて、該補助信号線に対向する信号線と該スイッチング
素子により電気的に接続されている絵素電極に対し、該
補助信号線から分岐して該絵素電極と重畳する枝部が形
成されており、そのことにより上記目的が達成される。
【０００９】また、本発明のアクティブマトリクス型基
板は、絶縁性基板と、該基板上に縦横に配線された走査
線および信号線と、該走査線および該信号線の間に設け
られた絶縁膜と、該走査線から分岐した走査支線と、該
走査支線の先端部に形成されたスイッチング素子と、該
スイッチング素子により該信号線と接続された絵素電極
とを備え、該走査線との重畳部以外の信号線部分に対し
て、該走査線とは電気的に非接続の補助信号線が間に該
絶縁膜を挟んで対向配設され、該信号線と該補助信号線
とが絶縁膜に設けたコンタクトホールを介して電気的に
接続されたアクティブマトリクス型基板において、該補
助信号線に対向する信号線と該スイッチング素子により
電気的に接続されている絵素電極から分岐して、該補助
信号線に対して重畳する枝部が形成され、かつ、該信号
線に該枝部と接触しないように凹部が形成されており、
そのことにより上記目的が達成される。
板は、絶縁性基板と、該基板上に縦横に配線された走査
線および信号線と、該走査線および該信号線の間に設け
られた絶縁膜と、該走査線から分岐した走査支線と、該
走査支線の先端部に形成されたスイッチング素子と、該
スイッチング素子により該信号線と接続された絵素電極
とを備え、該走査線との重畳部以外の信号線部分に対し
て、該走査線とは電気的に非接続の補助信号線が間に該
絶縁膜を挟んで対向配設され、該信号線と該補助信号線
とが絶縁膜に設けたコンタクトホールを介して電気的に
接続されたアクティブマトリクス型基板において、該補
助信号線に対向する信号線と該スイッチング素子により
電気的に接続されている絵素電極から分岐して、該補助
信号線に対して重畳する枝部が形成され、かつ、該信号
線に該枝部と接触しないように凹部が形成されており、
そのことにより上記目的が達成される。
【００１０】
【作用】請求項１にあっては、補助信号線から分岐した
枝部が絵素電極と重畳する部分を有し、請求項２にあっ
ては、絵素電極から分岐した枝部が補助信号線と重畳す
る部分を有する。
枝部が絵素電極と重畳する部分を有し、請求項２にあっ
ては、絵素電極から分岐した枝部が補助信号線と重畳す
る部分を有する。
【００１１】上述の重畳部分にレーザ光等の光エネルギ
ーを照射すると、重畳部分にスポット状に穴が開く。こ
の穴の形成により、補助信号線と絵素電極とが電気的に
接続され、信号線と絵素電極とが電気的に接続される。
ーを照射すると、重畳部分にスポット状に穴が開く。こ
の穴の形成により、補助信号線と絵素電極とが電気的に
接続され、信号線と絵素電極とが電気的に接続される。
【００１２】
【実施例】以下に、本発明の実施例について説明する。
【００１３】図１に本発明のアクティブマトリクス型基
板の平面図を示す。図２に図１に於けるＡ−Ａ線に沿っ
たＴＦＴ部の断面図を示し、図３に図１に於けるＢ−Ｂ
線に沿った断面図を示す。本実施例のアクティブマトリ
クス型基板は、絶縁性基板であるガラス基板１７の上
に、ゲートバス配線１及びソースバス配線２が格子状に
配線され、両バス配線１、２で囲まれた矩形状の領域に
絵素電極７が形成される。ゲートバス配線１には、絵素
電極７に向けて突出するゲート電極４が分岐され、そこ
にスイッチング素子としてＴＦＴが形成される。また、
ゲートバス配線１との交差部を除くソースバス配線２の
下には、ゲート絶縁膜１０を介して補助ソースバス配線
８が存在する。該補助ソースバス配線８には絵素電極７
の下部にまで突出する枝部１４が分岐されている。さら
にソースバス配線２と補助ソースバス配線８は、ゲート
絶縁膜１０をエッチングすることによって形成されたコ
ンタクトホール９を介して電気的に接続されている。
板の平面図を示す。図２に図１に於けるＡ−Ａ線に沿っ
たＴＦＴ部の断面図を示し、図３に図１に於けるＢ−Ｂ
線に沿った断面図を示す。本実施例のアクティブマトリ
クス型基板は、絶縁性基板であるガラス基板１７の上
に、ゲートバス配線１及びソースバス配線２が格子状に
配線され、両バス配線１、２で囲まれた矩形状の領域に
絵素電極７が形成される。ゲートバス配線１には、絵素
電極７に向けて突出するゲート電極４が分岐され、そこ
にスイッチング素子としてＴＦＴが形成される。また、
ゲートバス配線１との交差部を除くソースバス配線２の
下には、ゲート絶縁膜１０を介して補助ソースバス配線
８が存在する。該補助ソースバス配線８には絵素電極７
の下部にまで突出する枝部１４が分岐されている。さら
にソースバス配線２と補助ソースバス配線８は、ゲート
絶縁膜１０をエッチングすることによって形成されたコ
ンタクトホール９を介して電気的に接続されている。
【００１４】上述したＴＦＴは、図２に示すように、ゲ
ート電極４の上方であって、ゲート絶縁膜１０の上に、
チャネル層１１が形成され、そのチャネル層１１の上に
はエッチングストッパ１８が形成されている。更に、チ
ャネル層１１の上には、エッチングストッパ１８で２つ
に分断されて、コンタクト層１２と１３とが形成されて
おり、コンタクト層１２の上からゲート絶縁膜１０の上
にかけてソース電極５が形成され、コンタクト層１３の
上からゲート絶縁膜１０の上にかけてドレイン電極６が
形成されている。この状態のガラス基板１７の上には、
保護膜１６が形成されており、これによりＴＦＴが構成
される。
ート電極４の上方であって、ゲート絶縁膜１０の上に、
チャネル層１１が形成され、そのチャネル層１１の上に
はエッチングストッパ１８が形成されている。更に、チ
ャネル層１１の上には、エッチングストッパ１８で２つ
に分断されて、コンタクト層１２と１３とが形成されて
おり、コンタクト層１２の上からゲート絶縁膜１０の上
にかけてソース電極５が形成され、コンタクト層１３の
上からゲート絶縁膜１０の上にかけてドレイン電極６が
形成されている。この状態のガラス基板１７の上には、
保護膜１６が形成されており、これによりＴＦＴが構成
される。
【００１５】次に、かかるアクティブマトリクス型基板
の詳細な構成を製作手順に従って説明する。
の詳細な構成を製作手順に従って説明する。
【００１６】絶縁性基板としては、本実施例ではガラス
基板１７を用いた。また、ベースコート膜としてＴａ2
Ｏ5等の絶縁膜を形成する構造も可能である。ガラス基
板１７上に、Ａｌ、Ｍｏ、Ｔａ等の低抵抗な導電体をス
パッタリング法を用いて積層させ、これをパターニング
することで補助ソースバス配線８を形成する。補助ソー
スバス配線８としては、本実施例ではＡｌを使用した。
基板１７を用いた。また、ベースコート膜としてＴａ2
Ｏ5等の絶縁膜を形成する構造も可能である。ガラス基
板１７上に、Ａｌ、Ｍｏ、Ｔａ等の低抵抗な導電体をス
パッタリング法を用いて積層させ、これをパターニング
することで補助ソースバス配線８を形成する。補助ソー
スバス配線８としては、本実施例ではＡｌを使用した。
【００１７】次に、Ｔａ、Ｔｉ、Ａｌ、Ｃｒ等の単層又
はこれらの多層金属を同様にスパッタリング法を用いて
積層させ、これをパターニングすることでゲートバス配
線１を形成する。ゲートバス配線１としては、本実施例
ではＴａを使用した。このとき、この補助ソースバス配
線８をゲートバス配線１と同じ材料で同時に形成する場
合、製造プロセスを増やすことなく補助ソースバス配線
８を形成することができる。
はこれらの多層金属を同様にスパッタリング法を用いて
積層させ、これをパターニングすることでゲートバス配
線１を形成する。ゲートバス配線１としては、本実施例
ではＴａを使用した。このとき、この補助ソースバス配
線８をゲートバス配線１と同じ材料で同時に形成する場
合、製造プロセスを増やすことなく補助ソースバス配線
８を形成することができる。
【００１８】次に、ゲートバス配線１上に絶縁膜１０を
積層する。この絶縁膜１０としては、本実施例ではプラ
ズマＣＶＤ法を用いてＳｉＮx膜を３０００オングスト
ローム積層した。また、ゲートバス配線１を陽極酸化し
て、より絶縁性を高める構造としてもよい。
積層する。この絶縁膜１０としては、本実施例ではプラ
ズマＣＶＤ法を用いてＳｉＮx膜を３０００オングスト
ローム積層した。また、ゲートバス配線１を陽極酸化し
て、より絶縁性を高める構造としてもよい。
【００１９】続いて、チャネル層１１となる真性半導体
アモルファスシリコン層（ａ−Ｓｉ（ｉ））、エッチン
グストッパ１８となるＳｉＮx層を絶縁膜１０の上に連
続して、それぞれ３００オングストローム、２０００オ
ングストロームプラズマＣＶＤ法を用いて積層させる。
そして、エッチングストッパとなるＳｉＮxはパターニ
ングされエッチングストッパ１８を形成する。
アモルファスシリコン層（ａ−Ｓｉ（ｉ））、エッチン
グストッパ１８となるＳｉＮx層を絶縁膜１０の上に連
続して、それぞれ３００オングストローム、２０００オ
ングストロームプラズマＣＶＤ法を用いて積層させる。
そして、エッチングストッパとなるＳｉＮxはパターニ
ングされエッチングストッパ１８を形成する。
【００２０】次に、アモルファスシリコンにＰ（リン）
を添加したｎ+型アモルファスシリコン層（ａ−Ｓｉ
（ｎ+））をプラズマＣＶＤ法を用いて８００オングス
トローム積層させ、コンタクト層１２、１３を形成す
る。このコンタクト層１２、１３は、チャネル層１１と
ソース電極５との間及びチャネル層１１とドレイン電極
６との間でのオーミックコンタクトを良好にするための
ものである。続いて、真性半導体アモルファスシリコン
層とｎ+型アモルファスシリコン層に対してパターニン
グを同時に行い、チャネル層１１及びコンタクト層１
２、１３を形成する。
を添加したｎ+型アモルファスシリコン層（ａ−Ｓｉ
（ｎ+））をプラズマＣＶＤ法を用いて８００オングス
トローム積層させ、コンタクト層１２、１３を形成す
る。このコンタクト層１２、１３は、チャネル層１１と
ソース電極５との間及びチャネル層１１とドレイン電極
６との間でのオーミックコンタクトを良好にするための
ものである。続いて、真性半導体アモルファスシリコン
層とｎ+型アモルファスシリコン層に対してパターニン
グを同時に行い、チャネル層１１及びコンタクト層１
２、１３を形成する。
【００２１】次に、補助ソースバス配線８上の絶縁膜１
０に、ソースバス配線２と補助ソースバス配線８とを電
気的に接続するためのコンタクトホール９をエッチング
によって形成する。このコンタクトホール９は、図１の
ように補助ソースバス配線８の両端に形成する他に、補
助ソースバス配線８上の全体に形成する構造としても構
わない。
０に、ソースバス配線２と補助ソースバス配線８とを電
気的に接続するためのコンタクトホール９をエッチング
によって形成する。このコンタクトホール９は、図１の
ように補助ソースバス配線８の両端に形成する他に、補
助ソースバス配線８上の全体に形成する構造としても構
わない。
【００２２】次に、Ｔｉ、Ａｌ、Ｃｒ、Ｍｏ等の金属層
をスパッタリング法により積層し、パターニングを行
い、ソースバス配線２、ソース電極５、およびドレイン
電極６を形成する。これら配線２、電極５、６に、本実
施例ではＴｉを使用した。このとき、補助ソースバス配
線８と、次に形成する絵素電極７との重畳部分にもソー
スバス配線２等を形成すべく用いた金属膜片を残す構造
を取っても構わない。
をスパッタリング法により積層し、パターニングを行
い、ソースバス配線２、ソース電極５、およびドレイン
電極６を形成する。これら配線２、電極５、６に、本実
施例ではＴｉを使用した。このとき、補助ソースバス配
線８と、次に形成する絵素電極７との重畳部分にもソー
スバス配線２等を形成すべく用いた金属膜片を残す構造
を取っても構わない。
【００２３】次に、絵素電極７及び付加容量電極となる
ＩＴＯをスパッタリング法により積層し、パターニング
を行い、絵素電極７を形成する。絵素電極７の一部はド
レイン電極６と重畳している。このとき、ソースバス配
線２上にもＩＴＯを残す構造を取っても構わない。
ＩＴＯをスパッタリング法により積層し、パターニング
を行い、絵素電極７を形成する。絵素電極７の一部はド
レイン電極６と重畳している。このとき、ソースバス配
線２上にもＩＴＯを残す構造を取っても構わない。
【００２４】更に、ＴＦＴ及び絵素電極７を形成した基
板上の全面に、ＳｉＮxからなる保護膜１６を積層す
る。保護膜１６は、絵素電極７の中央部を除去した窓開
き構造にしても構わない。
板上の全面に、ＳｉＮxからなる保護膜１６を積層す
る。保護膜１６は、絵素電極７の中央部を除去した窓開
き構造にしても構わない。
【００２５】したがって、以上のようにして作製された
アクティブマトリクス型基板においては、図３に示すよ
うに補助ソースバス配線８が、絶縁膜１０のコンタクト
ホール９を介してソースバス配線２と電気的に接続され
ている。また、補助ソースバス配線８の枝部１４が、絵
素電極７の下にまで配設されている。これにより、本実
施例のアクティブマトリクス型基板においては、欠陥絵
素をレーザーにて修正することが可能となっている。
アクティブマトリクス型基板においては、図３に示すよ
うに補助ソースバス配線８が、絶縁膜１０のコンタクト
ホール９を介してソースバス配線２と電気的に接続され
ている。また、補助ソースバス配線８の枝部１４が、絵
素電極７の下にまで配設されている。これにより、本実
施例のアクティブマトリクス型基板においては、欠陥絵
素をレーザーにて修正することが可能となっている。
【００２６】以下に、本実施例に於ける欠陥絵素修正の
手順を示す。
手順を示す。
【００２７】先ず、前述のようにして作製したＴＦＴア
クティブマトリクス型基板に対し、対向電極を有する対
向基板を対向配設し、両基板の間に液晶を封入して表示
装置を作製する。この状態においてゲートバス配線１及
びソースバス配線２からＴＦＴを介して全絵素電極７に
駆動電圧を印加し、目視により絵素欠陥を検出する。こ
のとき、ＴＦＴが不良であったり、ソースバス配線２と
絵素電極７との間に弱いリーク電流が発生している場合
には、絵素欠陥が生じる。その絵素欠陥が生じた部分で
は、良好な部分とは異なる色を呈する。
クティブマトリクス型基板に対し、対向電極を有する対
向基板を対向配設し、両基板の間に液晶を封入して表示
装置を作製する。この状態においてゲートバス配線１及
びソースバス配線２からＴＦＴを介して全絵素電極７に
駆動電圧を印加し、目視により絵素欠陥を検出する。こ
のとき、ＴＦＴが不良であったり、ソースバス配線２と
絵素電極７との間に弱いリーク電流が発生している場合
には、絵素欠陥が生じる。その絵素欠陥が生じた部分で
は、良好な部分とは異なる色を呈する。
【００２８】このようにして絵素欠陥の位置を確定する
と、前記検査治具を取り外した後、次のようにして修正
を行う。図４は、図１の補助ソースバス配線８から分岐
された枝部１４を示す拡大図である。図示のレーザ修正
部１５に光エネルギーを照射する。これにより、補助ソ
ースバス配線８の枝部１４と絵素電極７とが電気的に接
続される。本実施例では光エネルギーとして、ＹＡＧレ
ーザ光（波長１０６４ｎｍ）を用いた。
と、前記検査治具を取り外した後、次のようにして修正
を行う。図４は、図１の補助ソースバス配線８から分岐
された枝部１４を示す拡大図である。図示のレーザ修正
部１５に光エネルギーを照射する。これにより、補助ソ
ースバス配線８の枝部１４と絵素電極７とが電気的に接
続される。本実施例では光エネルギーとして、ＹＡＧレ
ーザ光（波長１０６４ｎｍ）を用いた。
【００２９】図５に、図１のＢ−Ｂ線に沿ったレーザ修
正後の断面図を示す。図示のように、修正された欠陥の
絵素電極７には、ソースバス配線２からの映像信号が常
に印加されるため、この絵素電極７は正常には機能しな
い。しかし、この修正された絵素電極によって表示され
る絵素は、走査信号の１周期を通してみると、この１周
期の間にソースバス配線２に印加された映像信号の実効
値に相当する表示を行う。従って、この絵素は完全な輝
点又は黒点となることはなく、信号線に沿って並ぶ絵素
の平均的な明るさの表示を行う。従って、この絵素は極
めて判別し難い絵素欠陥として修正される。
正後の断面図を示す。図示のように、修正された欠陥の
絵素電極７には、ソースバス配線２からの映像信号が常
に印加されるため、この絵素電極７は正常には機能しな
い。しかし、この修正された絵素電極によって表示され
る絵素は、走査信号の１周期を通してみると、この１周
期の間にソースバス配線２に印加された映像信号の実効
値に相当する表示を行う。従って、この絵素は完全な輝
点又は黒点となることはなく、信号線に沿って並ぶ絵素
の平均的な明るさの表示を行う。従って、この絵素は極
めて判別し難い絵素欠陥として修正される。
【００３０】図６に本発明の他の実施例に係るアクティ
ブマトリクス型基板を示す。本実施例では、補助ソース
バス配線８に枝部を形成せずに、ソースバス配線２に凹
部２ａを設け、絵素電極７に前記凹部２ａに入り込む枝
部１９を形成することで、補助ソースバス配線８上に絵
素電極７との重畳部（ハッチングにて示す）を形成する
構造を取っている。欠陥絵素電極の修正は、前記実施例
と同様に補助ソースバス配線８と絵素電極７との上記重
畳部にレーザ光を照射して行われる。
ブマトリクス型基板を示す。本実施例では、補助ソース
バス配線８に枝部を形成せずに、ソースバス配線２に凹
部２ａを設け、絵素電極７に前記凹部２ａに入り込む枝
部１９を形成することで、補助ソースバス配線８上に絵
素電極７との重畳部（ハッチングにて示す）を形成する
構造を取っている。欠陥絵素電極の修正は、前記実施例
と同様に補助ソースバス配線８と絵素電極７との上記重
畳部にレーザ光を照射して行われる。
【００３１】
【発明の効果】本発明のアクティブマトリクス型基板を
用いれば、表示装置を作製した後であっても、絵素欠陥
を容易に検出することができると共に、絵素欠陥を目立
たないように修正することができる。従って、本発明に
よれば、高い歩留りで表示装置を生産することができ、
表示装置のコスト低下に寄与することができる。
用いれば、表示装置を作製した後であっても、絵素欠陥
を容易に検出することができると共に、絵素欠陥を目立
たないように修正することができる。従って、本発明に
よれば、高い歩留りで表示装置を生産することができ、
表示装置のコスト低下に寄与することができる。
【図１】本発明のアクティブマトリクス型基板の一実施
例を示す平面図。
例を示す平面図。
【図２】図１のＡ−Ａ線に沿ったＴＦＴ部の断面図。
【図３】図１のＢ−Ｂ線に沿った断面図。
【図４】図１の補助ソースバス配線８の枝部１４近傍の
拡大図。
拡大図。
【図５】図１のＢ−Ｂ線に沿った部分であって、絵素欠
陥を修正した後の断面図。
陥を修正した後の断面図。
【図６】本発明の他の実施例に係るアクティブマトリク
ス型基板を示す平面図。
ス型基板を示す平面図。
【図７】従来のアクティブマトリクス型基板例を示す。
１ ゲートバス配線 ２ ソースバス配線 ４ ゲート電極 ５ ソース電極 ６ ドレイン電極 ７ 絵素電極 ８ 補助ソースバス配線 ９ コンタクトホール １０ 絶縁膜 １１ チャネル層 １２ コンタクト層 １３ コンタクト層 １４ 枝部 １５ レーザ修正部 １６ 保護膜 １７ ガラス基板 １８ エッチングストッパ １９ 枝部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 中沢 清 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 金森 謙 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平１−134342（ＪＰ，Ａ) 特開 平２−124538（ＪＰ，Ａ) 特開 平３−122620（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500
Claims (2)
- 【請求項１】 絶縁性基板と、該基板上に縦横に配線さ
れた走査線および信号線と、該走査線および該信号線の
間に設けられた絶縁膜と、該走査線から分岐した走査支
線と、該走査支線の先端部に形成されたスイッチング素
子と、該スイッチング素子により該信号線と接続された
絵素電極とを備え、該走査線との重畳部以外の信号線部
分に対して、該走査線とは電気的に非接続の補助信号線
が間に該絶縁膜を挟んで対向配設され、該信号線と該補
助信号線とが絶縁膜に設けたコンタクトホールを介して
電気的に接続されたアクティブマトリクス型基板におい
て、 該補助信号線に対向する信号線と該スイッチング素子に
より電気的に接続されている絵素電極に対し、該補助信
号線から分岐して該絵素電極と重畳する枝部が形成され
たアクティブマトリクス型基板。 - 【請求項２】 絶縁性基板と、該基板上に縦横に配線さ
れた走査線および信号線と、該走査線および該信号線の
間に設けられた絶縁膜と、該走査線から分岐した走査支
線と、該走査支線の先端部に形成されたスイッチング素
子と、該スイッチング素子により該信号線と接続された
絵素電極とを備え、該走査線との重畳部以外の信号線部
分に対して、該走査線とは電気的に非接続の補助信号線
が間に該絶縁膜を挟んで対向配設され、該信号線と該補
助信号線とが絶縁膜に設けたコンタクトホールを介して
電気的に接続されたアクティブマトリクス型基板におい
て、 該補助信号線に対向する信号線と該スイッチング素子に
より電気的に接続されている絵素電極から分岐して、該
補助信号線に対して重畳する枝部が形成され、かつ、該
信号線に該枝部と接触しないように凹部が形成されたア
クティブマトリクス型基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10000192A JP2760459B2 (ja) | 1992-04-20 | 1992-04-20 | アクティブマトリクス型基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10000192A JP2760459B2 (ja) | 1992-04-20 | 1992-04-20 | アクティブマトリクス型基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05297407A JPH05297407A (ja) | 1993-11-12 |
| JP2760459B2 true JP2760459B2 (ja) | 1998-05-28 |
Family
ID=14262363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10000192A Expired - Fee Related JP2760459B2 (ja) | 1992-04-20 | 1992-04-20 | アクティブマトリクス型基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760459B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3899566B2 (ja) | 1996-11-25 | 2007-03-28 | セイコーエプソン株式会社 | 有機ｅｌ表示装置の製造方法 |
| KR100916916B1 (ko) * | 2002-12-30 | 2009-09-09 | 엘지디스플레이 주식회사 | 데이터 라인 오픈 리페어 패턴이 구비된 액정표시장치 및 형성방법 |
| JP5032160B2 (ja) * | 2007-03-09 | 2012-09-26 | 三菱電機株式会社 | 表示装置及びその製造方法 |
| JP2009076722A (ja) * | 2007-09-21 | 2009-04-09 | Sony Corp | 回路基板、表示装置及び回路基板のリペア方法 |
-
1992
- 1992-04-20 JP JP10000192A patent/JP2760459B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05297407A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0456338B1 (en) | An active matrix display device and a method of manufacturing the same | |
| US5164851A (en) | Active matrix display device having spare switching elements connectable to divisional subpixel electrodes | |
| JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
| JP2619011B2 (ja) | 液晶表示素子 | |
| US5508591A (en) | Active matrix display device | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH0519294A (ja) | アクテイブマトリクス表示装置の線欠陥修正方法 | |
| JPH0820646B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH0324524A (ja) | アクティブマトリクス表示装置 | |
| JP2994905B2 (ja) | アクティブマトリクス表示装置の修正方法 | |
| JP2716108B2 (ja) | アクティブマトリクス表示装置の線欠陥修正方法 | |
| JPH055896A (ja) | アクテイブマトリクス表示装置 | |
| JP2654259B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPH04265943A (ja) | アクティブマトリクス表示装置 | |
| JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0419618A (ja) | アクティブマトリクス型表示装置の製造方法 | |
| JP2625267B2 (ja) | アクティブマトリクス表示装置 | |
| JPH07122720B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2502400B2 (ja) | アクティブマトリクス表示装置 | |
| JPH04331923A (ja) | アクティブマトリクス表示装置 | |
| JP2664811B2 (ja) | アクティブマトリクス表示装置 | |
| KR950004218B1 (ko) | 매트릭스 어드레스 표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |