JPH0419618A - アクティブマトリクス型表示装置の製造方法 - Google Patents
アクティブマトリクス型表示装置の製造方法Info
- Publication number
- JPH0419618A JPH0419618A JP2125191A JP12519190A JPH0419618A JP H0419618 A JPH0419618 A JP H0419618A JP 2125191 A JP2125191 A JP 2125191A JP 12519190 A JP12519190 A JP 12519190A JP H0419618 A JPH0419618 A JP H0419618A
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- electrode
- scanning
- line
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 230000007547 defect Effects 0.000 claims abstract description 55
- 230000002950 deficient Effects 0.000 claims abstract description 18
- 230000001678 irradiating effect Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 73
- 239000010408 film Substances 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000011521 glass Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 238000012937 correction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 206010027146 Melanoderma Diseases 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
め要約のデータは記録されません。
Description
駆動信号を印加することにより、表示を実行する表示装
置の製造方法に関し、特に絵素電極をマトリクス状に配
列して高密度表示を行うアクティブマトリクス駆動方式
の表示装置の製造方法に関する。
装置等に於いては、マトリクス状に配列された絵素電極
を選択駆動することにより、両面上に表示パターンが形
成される。選択された絵素電極とこれに対向する対向電
極との間に電圧が印加され、これらの電極の間に介在す
る液晶等の表示媒体の光学的変調が行われる。この光学
的変調が表示パターンとして視認される。絵素電極の駆
動方式として、個々の独立した絵素電極を配列し、この
絵素電極のそれぞれにスイッチング素子を連結して駆動
するアクティブマトリクス駆動方式が知られている。絵
素電極を選択駆動するスイッチング素子としては、TP
T (薄膜トランジスタ)素子、MIM(金属−絶縁層
−金属)素子、MOSトランジスタ素子、ダイオード、
バリスタ等が一般的に知られている。アクティブマトリ
クス駆動方式は、高コントラストの表示が可能であり、
液晶テレビジョン、ワードプロセッサ、コンピュータの
端末表示装置等に実用化されている。
表示装置に用いられるアクティブマトリクス基板の平面
図を示す。第11図の基板では、互いに平行に配列され
たゲートバス配線21 (:直交して、ソースバス配@
23が配設されている。
3に囲まれた矩形の各領域には、絵素電極41が配され
ている。ゲートバス配線21とソースバス配線23との
交差部近傍のゲートバス配線21上には、スイッチング
素子として機能するTPT31が形成されている。ゲー
トバス配線21の一部がTPT31のゲート電極として
機能している。TPT31のドレイン電極は絵素電極4
1に電気的に接続されている。TPT31のソース電極
には、ソースバス配線23から分岐した支線が接続され
ている。
板と同様であるが、TPT31付近の構成が異なる。即
ち、TPT31はゲートバス配線21から分岐したゲー
トバス支線22上に形成されている。ゲートバス支線2
2の一部がTPT31のゲート電極として機能している
。
を行う場合、非常に多数の絵素電極41とTPT31と
を配列することが必要となる。ところが、TPT31は
基板上に作製した時点で動作不良素子として形成される
ことかある。このような不良素子に連結された絵素電極
は、表示に寄与しない点欠陥を生ずる。点欠陥は表示装
置の画像品位を著しく損ない、製品の歩留りを大きく低
下させる。
は走査信号によって絵素電極が選択されている時間内に
、絵素電極に十分な充電が行われないために起こる不良
(以下では「オン不良」と称す)である。他の1つは、
充電された絵素電極の電荷が非選択時間内に漏洩してし
まう不良(以下では「オフ不良」と称す)である。オン
不良はTPTの不良に起因する。オフ不良はTPTを介
する電気的漏洩によって生ずる場合と、絵素電極とバス
配線との間の電気的漏洩によって生じる場合とがある。
・要な電圧が印加されないため、点欠陥を生じることに
なる。このような不良は、絵素電極と対向電極との間に
印加される電圧が0■のときに光の透過率が最大となる
ノーマリホワイトモードでは輝点として現れ、該電圧が
o■のときに光の透過率が最低となるノーマリブラック
モードでは黒点として現れる。
り修正し得る。しかし、この欠陥修正は、表示装置を組
み立てる前のアクティブマトリクス基板の段階で行われ
なければならない。絵素欠陥を表示装置として組み立て
た後に検出することは容易であるが、絵素欠陥をアクテ
ィブマトリクス基板の段階で検出することは極めて困難
である。
置では、全ての絵素電極の電気的特性を検出して不良T
PTを発見するには、極めて高精度の測定機器等を使用
しなければならない。このため、検査工程が繁雑となり
、量産性が阻害される。
理由で、絵素数の多い大型表示装置では、上述のレーザ
光を用いた基板の状態での絵素欠陥の修正を行なうこと
ができないというのが実情である。
明の目的は、スイッチング素子の不良による絵素欠陥が
生じても、表示装置を組み立てた状態で該欠陥を目立た
ないように修正し得るアクティブマトリクス型表示装置
の製造方法を提供することである。
、絶縁性基板と、該基板上に縦横に配線された走査線及
び信号線と、該走査線から分岐した走査支線と、該走査
支線の先端部に形成されスイッチング素子と、該スイッ
チング素子に接続された絵素電極とを、備えており、該
スイッチング素子の該走査線側の側部から該走査線まで
の距離が、光エネルギーを照射して該走査支線を切断し
得る大きさであるアクティブマトリクス基板を形成する
工程と、該アクティブマトリクス基板と対向基板とを貼
り合わせて、該アクティブマトリクス基板と該対向基板
との間に表示媒体を封入する工程と、該走査線及び該信
号線から該スイッチング素子を介して該絵素電極に駆動
電圧を印加し、絵素欠陥を検出する工程と、該絵素欠陥
を生じている欠陥絵素電極に接続されているスイッチン
グ素子に光エネルギーを照射して該欠陥絵素電極と信号
線とを電気的に接続し、且つ、該走査支線に光エネルギ
ーを照射して該走査支線を該走査線から切り離す工程と
、を包含しており、そのことによって上記目的が達成さ
れる。
方法は、絶縁性基板と、該基板上に縦横に配線された走
査線及び信号線と、該走査線及び該信号線とにスイッチ
ング素子を介して接続された絵素電極と、該信号線及び
該絵素電極の下方に絶縁膜を挟んで重畳された導電層と
、該絵素電極と該絶縁膜との間に形成された導電片と、
を備えたアクティブマトリクス基板を形成する工程と、
該アクティブマトリクス基板と対向基板とを貼り合わせ
て、該アクティブマトリクス基板と該対句基板との間に
表示媒体を封入する工程と、該走査線及び該信号線から
該スイッチング素子を介して該絵素電極に駆動電圧を印
加し、絵素欠陥を検出する工程と、該絵素欠陥を生じて
いる欠陥絵素電極に接続された該導電片と該導電層との
重畳部に光エネルギーを照射して、該欠陥絵素電極と該
導電層とを電気的に接続し、且つ、該信号線と該導電層
との重畳部に光エネルギーを照射して該信号線と該導電
層とを電気的に接続する工程と、を包含しており、その
ことによって上記目的が達成される。
於て、スイッチング素子の不良、信号線と絵素電極との
間の弱いリーク電流の発生等のオン不良又はオフ不良に
よる絵素欠陥が検出されると、表示装置を組み立てた状
態で絵素欠陥の修正が行なわれる。まず、絵素欠陥を生
じている絵素電極に接続されている走査支線かレーザ光
照射等によって切断される。本発明の表示装置の製造方
法では、スイッチング素子の走査線側の側部から該走査
線までの距離が、レーザ光等の光エネルギーを照射して
走査支線を切断し得る大きさに設定されているので、走
査支線を確実に切断し得る。
、信号線に接続された電極との間が、光エネルギー照射
によって電気的に接続される。これにより、欠陥絵素電
極は信号線に直接接続される。
接続は、ソース電極とゲート電極との重畳部、及びドレ
イン電極とゲート電極との重畳部にそれぞれ光エネルギ
ーを照射することにより行われる。光エネルギーとして
レーザ光を照射することにより、これらの重畳部にはス
ポット状に穴が開く。この穴の周囲では、ソース電極と
ゲート電極とが電気的に接続され、ドレイン電極とケー
ト電極とか電気的に接続される。このように、ノース電
極とドレイン電極とは、ゲート電極を介して電気的に接
続される。
リクス型表示装置の製造方法に於ても、オン不良又はオ
フ不良による絵素欠陥が検出されると、表示装置を組み
立てた状態で絵素欠陥の修正が行なわれる。まず、信号
線と導電層との重畳部ニ光エネルギーが照射され、信号
線と導電層との間が電気的に接続される。次に、導電層
と導電片との重畳部に光エネルギーが照射され、導電層
と導電片との間が電気的に接続される。こ、れにより、
信号線と絵素電極とがスイッチング素子を介することな
く直接電気的に接続される。
は「修正絵素電極」と称する)に印加される電圧につい
て、第10図を参照しながら説明する。第10図に於て
、Goはn番目の走査線の信号電圧(縦軸)と時間(横
軸)との関係を表わし、S、はm番目の信号線の信号電
圧(縦軸)と時間〈横軸)との関係を表わす。P、□は
、n番目の走査線とm番目の信号線とに接続された正常
な絵素電極に印加される電圧を表す。P′。、は、n@
目の走査線とm番目の信号線とに接続された修正絵素電
極に印加される電圧を表わす。
ング素子を選択する信号(V gh)が選択時間T。。
信号線には映像信号電圧Vθが出力され、正常な絵素電
極ではpHllに示すように、この信号電圧v8が非選
択時間T。fTの間保持される。そして、次に選択信号
電圧V、hが印加されると、信号線には、−■aの映像
信号が印加される。
、信号線からの映像信号が常に印加されるため、修正絵
素電極は正常には機能し得ない。しかし、この修正絵素
電極によって表示される絵素は、1周期を通してみると
この1周期の間に信号線に印加された映像信号の実効値
に相当する表示を行う。従って、この絵素は完全な輝点
又は黒点となることはなく、信号線に沿って並ふ絵素の
平均的な明るさの表示を行う。従って、この絵素はきわ
めて判別し難い絵素欠陥となる。
部分に於ける電気抵抗は、スイッチング素子の選択状態
での抵抗(以下では「オン抵抗」と称する)よりも小さ
いことが必要である。その理由は以下のようである。ス
イッチング素子のオン抵抗の値は、スイッチング素子か
選択されている時間内に絵素電極に電荷を充電し得るだ
けの電流が流れるように設定されている。従って、上記
の接続を行った部分での抵抗がオン抵抗より大きいと、
修正絵素電極にはスイッチング素子の選択時間毎に変化
する信号電圧が確実に書き込まれず、修正絵素電極に印
加される電圧の実効値が小さくなってしまう。このよう
な状態では、修正絵素電極によって表示される絵素と他
の正常な絵素との間で明るさの違いが大きくなり、絵素
欠陥として視覚的にLF mされることになる。
造方法によるアクティブマトリクス基板の平面図を示す
。第3図に第1図の基板を用いた表示装置の箪1図に於
ける■−■線に沿った断面図を示す。本実施例のアクテ
ィブマトリクス型表示装置の製造工程について説明する
。本実施例では、絶縁性基板として透明のガラス基板を
用いた。
21と、該ゲートバス配線21から分岐するゲートバス
支線22とを形成した。ゲートバス配線21及びゲート
バス支線22は一般にTa。
で形成されるが、本実施例ではTaを使用した。
タリング法により形成されたTa金属層をパターニング
することにより形成される。ゲートバス配線21及びゲ
ートバス支線22を形成する前に、ガラス基板1上にT
a205等から成るベースコート膜を形成してもよい。
iN、からなるベース絶縁膜11を全面に形成した。ゲ
ート絶縁膜11は、プラズマCVD法により3000人
の厚さに形成されている。
子として機能するTFT31を形成した。
5として機能する。上述のようにゲート絶縁膜11を形
成した後、後にチャネル層12となるアモルファスンリ
コン(a−Si)Niと、後にエツチングストツバ層1
3となるSiN、層とを堆積させた。a−3!層の厚さ
は300人、SiN8層の厚さは2000人である。次
に、SiNx層のバターニングを行い、エツチングスト
・7パ層13を形成した。更に、a−3!層及びエツチ
ングストッパ層13上の全面に、後にコンタクト層14
.14となる、P(リン)を添加したn+型aSiJl
を、プラズマCVD法により800人の厚さに堆積させ
た。次に、上記a−3i層及びn+型a−3!層のパタ
ーニングを同時に行い、チャネル層12及びコンタクト
層14.14を形成した。
スバス配線23、及びドレイン電極33となるTi金属
層を形成した。上記ソースバス配線23等は、一般に、
Ti、AI、MoS Cr等の単層又はこれらの多層金
属で形成されるが、本実施例ではT1を使用した。T1
金属層はスパッタリング法により形成した。このTi金
属層をバターニングすることにより、ソース電極32、
ソースバス配線23、及びドレイン電極33を形成シタ
。ソースバス配線23とゲートバス配線21とは、前述
のゲート絶縁膜11を挟んで交差している。
スバス配線23とに囲まれた矩形の領域に、I T O
(Indium tin oxide)から成る絵素電
極41を形成した。絵素電極41はTFT31のドレイ
ン電極33の端部に重畳され、ドレイン電極33に電気
的に接続されている。
全面に、SiN、からなる保護膜17を堆積した。保護
膜17は、絵素電極41の中央部の上で除去した窓状の
形状としてもよい。保護膜17上には配向膜19を形成
した。ガラス基板1に対向するガラス基板2上には、対
向電極3及び配向膜9を形成した。これらの基板1及び
2上の間には液晶層18を封入した。
付近の拡大図を第2図に示す。前述のようにTFT31
はゲートバス配線21から分岐したケートバス支線22
上に形成されている。TFT31のドレイン電極33は
絵素電極41に電気的に1!され、ソース電極32はソ
ースバス5123に電気的に接続されている。TFT3
1のゲートバス配線21側の側部からゲートバス配線2
1までの距離Xは、前述の第12図の従来例のそれより
も大きく、レーザ光等の光エネルギーを用いてゲートバ
ス支線22を切断し得る大きさである。距離Xが10μ
m以上であれば確実に切断できることを確認した。距離
Xが・jlさいと、TFT31を損傷することなくゲー
トバス支線22を切断することが不可能であるばかりで
はなく、照射されるレーザ光がゲートバス配線21とソ
ースバス配線23との交差部に悪影響を及ぼし、これら
のバス配線21及び23間の絶縁不良を起こす場合が生
じる。
後、ゲートバス配線21及びソースバス配線23からT
FT31を介して全絵素電極41に駆動電圧を印加し、
絵素欠陥を検圧した。TFT31が不良となったり、ソ
ースバス配線23と絵素電極41との間に弱いリーク電
流が発生している場合には、絵素欠陥が生じる。生じた
絵素欠陥の発生位置を確認した後、次のようにして修正
が行われる。まず、第2図に破線で示す領域51に光エ
ネルギーを照射することにより、ゲートバス支線22を
切断した。これにより、ゲートバス支線22はゲートバ
ス配線21から電気的に絶縁される。本実施例では光エ
ネルギーとして、YAGレーザ光(波長101064n
を用いた。前述のように、距離Xは十分大きく設定され
ているので、ゲートバス支線22の切断は確実に行われ
る。
いが、基板2には遮光膜が形成されている場合が多く、
その場合には基板1 (ilJがら照射した。
線で示す領域52及び53、即ち、第3図の矢印26及
び27で示す部分にレーザ光を照射した。これにより、
領域52ではソース電極32とゲート電極25とが電気
的に接続され、領域53ではドレイン電極33とゲート
電極25とが電気的に接続される。従って、ソース電極
32とドレイン電極33とはゲート電極25を介して電
気的に接続される。
素電極41(修正絵素電極)には、ソースバス配線23
の信号が常に印加されるため、修正絵素電極は正常には
機能することはできない。
スバス配線23に印加される信号の実効値に相当する表
示を行うので、この絵素は完全な輝点又は黒点となるこ
とはなく、ソースバス配線23に沿って並ぶ絵素の平均
的な明るさの表示を行うことになる。従って、この絵素
は、きわめて判別し難い絵素欠陥となる。
22及びTFT31上には保護膜17が形成されている
ので、溶融した金属等が表示媒体である液晶層18に混
入することもなく、表示には影響しない。また、レーザ
光の照射条件を変えることにより、同じレーザ光を用い
て金属層間の溶融接続と金属層の切断とを行うことが可
能であることが確認されている。
有するアクティブマトリクス型表示装置にも適用できる
。第4図の表示装置は、前述の第1図〜第3図に示す実
施例に付加窓142を設けたものである。付加容量42
は、基板1上にゲートバス配線21と並行して設けられ
た付加容量用電極24と、絵素電極41との重畳部く斜
線部)に形成されている。第4図の表示装置に於いても
前述の第1図〜第3図の実施例と同様に絵素欠陥を修正
することができる。
クス型表示装置にも適用することができる。この表示装
置は、第4図の表示装置に於いて、付加窓142の占め
る部分による絵素の面積が減少するという欠点を解消し
たものである。この表示装置では、ゲートバス配線21
の幅を広げ、絵素電極41の一部と重畳されている。こ
の構成では、隣接する非選択状【のゲートバス配線21
を付加容量用電極として用いることができる。しかも、
第4図のようにゲートバス配線21と付加容量用電極2
4との間に隙間が存在しないので、絵素の面積の減少を
抑えることができる。この表示装置に於いても、第1図
〜第3図の実施例と同様に絵素欠陥が修正される。
ィブマトリクス基板の平面図を示す。第7A図に第6図
の導電層34近傍の拡大図を、第7B図1m第6図の■
−■線に沿った断面図を示す。
m’線に沿った断面図は、前述の第3図と同様である。
に従って説明する。本実施例でも、絶縁性基板として透
明のガラス基板を用いた。ガラス基板1上に走査線とし
て機能するゲートバス配線21と、該ゲートバス配線2
1かう分岐するゲートバス支線22と、導電層34とを
形成した。ゲートバス配線21、及びゲートバス支線2
2にはTaを使用した。導電層34もゲートバス配線2
1と同じ金属によって形成した。ゲートバス配線21、
ゲートバス支線22及び導電層34は、スパッタリング
法により形成されたTa金属層をパターニングすること
により形成した。
4を形成する前に、ガラス基板l上にTa205等から
成るベースコート膜を形成してもよい。
電層34上には、SiN、からなるベース絶縁膜11を
全面に形成した。ゲート絶縁膜11は、プラズマCVD
法により3000人の厚さに形成されている。
5として機能する。上述のようにゲート絶縁膜11を形
成した後、a−S i層とSiN8層とを堆積させた。
厚さは2000人である。次に、SiN工層のパターニ
ングを行い、工、チンゲストツバ層13を形成した。更
に、a−3i層及びエツチングストッパ層13上の全面
に、P(リン)を添加したn4型a−Si層を、プラズ
マCVD法により800人の厚さに堆積させた。次に、
上記a−3i層及びnゝ型a−3i層のパターニングを
同時に行い、チャネル層12及びコンタクト層14.1
4を形成した。
電極s 2、ソースバス配線23、ドレイン電極33、
及び導電片35を形成した。
ート絶縁膜11を挟んで交差している。また、第7B図
に示すように、ソースバス配線23は導電層34の一方
の端部にゲート絶縁膜11を挾んで重畳されるように形
成される。導電片35は導電層34のソースバス配線2
3とは重畳されていない端部の上にゲート絶縁膜11を
挟んで形成される。
スバス配線23とに囲まれた矩形の領域に、I To
(Indium tin oxide)から成る絵素電
極41を形成した。絵素電極41はTFT31のドレイ
ン電極33の端部に重畳されている。また、第7B図に
示すように、絵素電極41は導電片35上にも重畳され
、導電片35に電気的に接続されている。
tからなる保護膜17を堆積した。保護膜17上には配
向膜19を形成した。ガラス基板1に対向するガラス基
板2上には、対向電極3及び配向膜9が形成されている
。これらの基板1及び2上の間には液晶層18を封入し
た。
TFT31を介して全絵素電極41に駆動電圧を印加し
、絵素欠陥を検出した。TFT31が不良となったり、
ソースバス配線23と絵素電極41との間に弱いリーク
電流が発生した場合には、絵素欠陥が生じる。絵素欠陥
の発生位置を特定した後、次のようにして修正が行われ
る。まず、第7A図に破線で示すソースバス配線23と
導電層34との重畳領域61 (第7B図の矢印65で
示す部分)、及び導電層34と導電片35との重畳領域
62(第7B図の矢印64で示す部分)に光エネルギー
を照射する。これにより、ソースバス配線23と導電層
34と導電片35とは電気的に接続される。導電片35
と絵素電極41とは電気的に接続されているので、絵素
電極41はソースバス配線23に電気的に接続されるこ
とになる。
絵素電極41(修正絵素電極)には、ソースバス配線2
3の信号が常に印加されるため、修正絵素電極によって
表示される絵素は、完全な輝点又は黒点となることはな
く、ソースバス配線23に沿って並ぶ絵素の平均的な明
るさの表示を行うことになる。従ってt この絵素は、
きわめて判別し難い絵素欠陥となる。
ースバス配線23との重畳部、及び導電層34と導電片
35との重畳部の上には保護膜17が形成されているの
で、溶融した金属等が表示媒体である液晶層18に混入
することもなく、表示には影響しない。
を有するアクティブマトリクス型表示装置に適用できる
。第8図の基板は、第4図の基板と同様に、付加容量4
2を設けたアクティブマトリクス基板に、導電層34及
び導電片35を設けたものである。第8図の表示装置に
於いても前述の第6図の実施例と同様に絵素欠陥を修正
することができる。
ブマトリクス型表示装置にも適用することができる。こ
の表示装置は、第5図の基板と同様に、付加容142の
占める部分による・絵素の面積の減少を抑えたものであ
る。この表示装置に於いても、第6図の実施例と同様に
絵素欠陥が修正される。
の上方に、ソース電極及びドレイン電極が形成されてい
る例を示したが、ゲート電極が上に、ソース電極及びド
レイン電極が下に形成されたタイプのTPTを用いるこ
ともできる。
TPTを用いたが、レーザ光等の光エネルギー照射によ
って、信号線側の電極と絵素電極側の電極とを電気的に
接続し得るスイッチング素子であれば本発明に用いるこ
とができる。
よれば、絵素欠陥を容易に検出することができる表示装
置の状態で、該絵素欠陥を目立たないように修正した表
示装置を得ることができる。
することができ、表示装置のコスト低下に寄与すること
ができる。
マトリクス基板の平面図、第2図は策1図のTPT近傍
の拡大平面図、第3図は第1図の基板を用いた表示装置
の第1図に於ける■−■線に沿った断面図、第4図及び
第5図はそれぞれ本発明の製造方法による付加容量を有
するアクティブマトリクス基板の平面図、第6図は本発
明の製造方法による他のアクティブマトリクス基板の平
面図、第7A図は第6図の導電層近傍の拡大平面図、第
7B図は第6図の■−■線に沿った断面図、第8図及び
第9図はそれぞれ本発明の製造方法による付加容量を有
する基板の平面図、第10図は走査線及び信号線に印加
される信号と絵素電極の電圧との関係を示す図、第11
図及び第12図はそれぞれ従来のアクティブマトリクス
型表示装置に用いられるアクティブマトリクス基板の平
面図である。
・配向膜、11・・・ゲート絶縁膜、12・・・チャネ
ル層、13・・・エツチングストッパ層、14・・・コ
ンタクト層、18・・・液晶層、21・・・ゲートバス
配線、22・・・ゲートバス支線、23・・・ソースバ
ス配線、24・・・付加容量用電極、25・・・ゲート
電極、31・・TFT、32・・・ソース電極、33−
・・ドレイン電極、34・・・導電層、35・・・導電
片、41・・・絵素電極、42・・・付加容量。
Claims (1)
- 【特許請求の範囲】 1、絶縁性基板と、該基板上に縦横に配線された走査線
及び信号線と、該走査線から分岐した走査支線と、該走
査支線の先端部に形成されスイッチング素子と、該スイ
ッチング素子に接続された絵素電極とを、備えており、
該スイッチング素子の該走査線側の側部から該走査線ま
での距離が、光エネルギーを照射して該走査支線を切断
し得る大きさであるアクティブマトリクス基板を形成す
る工程と、 該アクティブマトリクス基板と対向基板とを貼り合わせ
て、該アクティブマトリクス基板と該対向基板との間に
表示媒体を封入する工程と、該走査線及び該信号線から
該スイッチング素子を介して該絵素電極に駆動電圧を印
加し、絵素欠陥を検出する工程と、 該絵素欠陥を生じている欠陥絵素電極に接続されている
スイッチング素子に光エネルギーを照射して該欠陥絵素
電極と信号線とを電気的に接続し、且つ、該走査支線に
光エネルギーを照射して該走査支線を該走査線から切り
離す工程と、 を包含するアクティブマトリクス型表示装置の製造方法
。 2、絶縁性基板と、該基板上に縦横に配線された走査線
及び信号線と、該走査線及び該信号線とにスイッチング
素子を介して接続された絵素電極と、該信号線及び該絵
素電極の下方に絶縁膜を挟んで重畳された導電層と、該
絵素電極と該絶縁膜との間に形成された導電片と、を備
えたアクティブマトリクス基板を形成する工程と、 該アクティブマトリクス基板と対向基板とを貼り合わせ
て、該アクティブマトリクス基板と該対向基板との間に
表示媒体を封入する工程と、該走査線及び該信号線から
該スイッチング素子を介して該絵素電極に駆動電圧を印
加し、絵素欠陥を検出する工程と、 該絵素欠陥を生じている欠陥絵素電極に接続された該導
電片と該導電層との重畳部に光エネルギーを照射して、
該欠陥絵素電極と該導電層とを電気的に接続し、且つ、
該信号線と該導電層との重畳部に光エネルギーを照射し
て該信号線と該導電層とを電気的に接続する工程と、 を包含するアクティブマトリクス型表示装置の製造方法
。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12519190A JPH0830826B2 (ja) | 1990-05-14 | 1990-05-14 | アクティブマトリクス型表示装置の製造方法 |
DE69133246T DE69133246T2 (de) | 1990-05-11 | 1991-02-19 | Anzeigevorrichtung mit aktiver Matrix , Verfahren zu ihrer Herstellung und Verfahren zur Behandlung defekter Pixel |
DE69122162T DE69122162T2 (de) | 1990-05-11 | 1991-02-19 | Anzeigevorrichtung mit aktiver Matrix und Methode zu ihrer Herstellung |
US07/656,845 US5335102A (en) | 1990-05-11 | 1991-02-19 | Liquid crystal display element and method for treating defective pixels therein |
EP91301303A EP0456338B1 (en) | 1990-05-11 | 1991-02-19 | An active matrix display device and a method of manufacturing the same |
EP96200206A EP0717303B1 (en) | 1990-05-11 | 1991-02-19 | An active matrix display device, a method of manufacturing the same and a method to treat defective pixels |
KR1019910005675A KR0149447B1 (ko) | 1990-05-11 | 1991-04-09 | 액티브매트릭스표시장치와 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12519190A JPH0830826B2 (ja) | 1990-05-14 | 1990-05-14 | アクティブマトリクス型表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0419618A true JPH0419618A (ja) | 1992-01-23 |
JPH0830826B2 JPH0830826B2 (ja) | 1996-03-27 |
Family
ID=14904172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12519190A Expired - Lifetime JPH0830826B2 (ja) | 1990-05-11 | 1990-05-14 | アクティブマトリクス型表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0830826B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434686A (en) * | 1991-05-08 | 1995-07-18 | Sharp Kabushiki Kaisha | Active matrix display device |
JP2009144596A (ja) * | 2007-12-13 | 2009-07-02 | Honda Motor Co Ltd | エンジンの冷却水通路構造 |
JP5667992B2 (ja) * | 2011-06-27 | 2015-02-12 | パナソニック株式会社 | 表示装置及びその製造方法 |
JPWO2013001566A1 (ja) * | 2011-06-27 | 2015-02-23 | パナソニック株式会社 | 表示装置及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
JPH01188832A (ja) * | 1988-01-25 | 1989-07-28 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイ |
JPH02124538A (ja) * | 1988-11-02 | 1990-05-11 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
-
1990
- 1990-05-14 JP JP12519190A patent/JPH0830826B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
JPH01188832A (ja) * | 1988-01-25 | 1989-07-28 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイ |
JPH02124538A (ja) * | 1988-11-02 | 1990-05-11 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434686A (en) * | 1991-05-08 | 1995-07-18 | Sharp Kabushiki Kaisha | Active matrix display device |
JP2009144596A (ja) * | 2007-12-13 | 2009-07-02 | Honda Motor Co Ltd | エンジンの冷却水通路構造 |
JP5667992B2 (ja) * | 2011-06-27 | 2015-02-12 | パナソニック株式会社 | 表示装置及びその製造方法 |
JPWO2013001566A1 (ja) * | 2011-06-27 | 2015-02-23 | パナソニック株式会社 | 表示装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0830826B2 (ja) | 1996-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5335102A (en) | Liquid crystal display element and method for treating defective pixels therein | |
US5164851A (en) | Active matrix display device having spare switching elements connectable to divisional subpixel electrodes | |
JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
JPS59101693A (ja) | アクティブマトリクス液晶表示装置の画像欠陥救済方法 | |
JP2001330850A (ja) | 液晶表示装置およびその欠陥修正方法 | |
US5508591A (en) | Active matrix display device | |
JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
JPH0416930A (ja) | アクティブマトリクス型表示装置 | |
JPH03242625A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH02275927A (ja) | アクティブマトリクス表示装置 | |
JPH0419618A (ja) | アクティブマトリクス型表示装置の製造方法 | |
JP2760459B2 (ja) | アクティブマトリクス型基板 | |
JPH0437823A (ja) | アクティブマトリクス型表示装置 | |
JPH0324524A (ja) | アクティブマトリクス表示装置 | |
JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
JPH0416929A (ja) | アクティブマトリクス型表示装置 | |
JP2654259B2 (ja) | アクティブマトリクス表示装置 | |
JPH04265943A (ja) | アクティブマトリクス表示装置 | |
JPH06289426A (ja) | アクティブマトリクス表示装置の修正方法 | |
JP3519275B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JPH02284120A (ja) | アクティブマトリクス表示装置 | |
JPH02254422A (ja) | アクティブマトリクス表示装置の製造方法 | |
JP2013246250A (ja) | Tftアレイ基板およびそれを備える液晶パネル | |
JPH04331923A (ja) | アクティブマトリクス表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |