JPH06289426A - アクティブマトリクス表示装置の修正方法 - Google Patents

Abstract

(57)【要約】 【目的】アクティブマトリクス表示装置の絵素の付加容
量部の点欠陥の修正を簡便に正確に行う方法を提供す
る。 【構成】絵素の付加容量部に点欠陥が検出されると、装
置を構成したままの状態で基板外方からレーザーを照射
して、絵素電極の付加容量部と非付加容量部とを切り離
す。（図３（ａ））次に、ゲート電極とソース電極とを
レーザーで溶融接続し（図３（ｂ））、続いてゲート電
極とドレイン電極とをレーザーで溶融接続する。（図３
（ｃ））続いて、ゲート電極の走査線からの分岐部をレ
ーザーで溶融切断する。（図３（ｄ））この時、走査線
の端子と信号線の端子の間の合成抵抗は、おおよそこの
切断抵抗に等しいので、両端子間の抵抗を測定すると切
断抵抗Ｒが測定できる。（図３（ｅ））切断が不完全な
まま、信号線と絵素電極との短絡を行うと、絵素電極を
介して走査線と信号線とが短絡し、これは表示上、線欠
陥として認識され、重大な表示不良となる。これを防ぐ
ために切断抵抗Ｒを測定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示絵素電極にスイッチ
ング素子を介して駆動信号を印加することにより表示を
実行する表示装置に関し、特に絵素電極をマトリクス状
に配列して高密度表示を行うアクティブマトリクス表示
装置の欠陥修正方法に関するものである。

【０００２】

【従来の技術】液晶表示装置はマトリクス状に配列され
た表示絵素を選択することにより画面上に表示パターン
が形成される。表示絵素の選択方式としては、個々の絵
素を独立した絵素電極で配列し、各絵素電極のそれぞれ
に接続されたスイッチング素子を介して絵素電極を選択
駆動するアクティブマトリクス方式が知られている。こ
のアクティブマトリクス駆動方式は高コントラストの表
示が可能であり、ＣＲＴにとって代わる平面ディスプレ
イとして精力的に研究開発が行われ、液晶テレビジョ
ン、ワードプロセッサやコンピュータの端末表示装置等
に実用化されている。絵素電極を選択駆動するスイッチ
ング素子としては、ＴＦＴ（薄膜トランジスタ）素子、
ＭＩＭ（導電体−絶縁体−導電体）素子、ＭＯＳトラン
ジスタ素子、ダイオード等が一般に用いられている。こ
れらのスイッチング素子は、絵素電極とこれに対向する
対向電極間に印加される電圧を特定することにより、両
電極間に介在する液晶、ＥＬ発光層あるいはプラズマ発
光体等の表示媒体に光学的変調を与え、この変化が表示
パターンとして視認される。

【０００３】図８に従来のアクティブマトリクス型表示
装置を構成するアクティブマトリクス基板の一例を示
す。

【０００４】このアクティブマトリクス基板はガラス等
の透明絶縁性のベース基板１上に複数の走査線２１、２
１…が互いに平行に配設され、これらの走査線２１、２
１…と直交する方向に複数の信号線２２、２２…が互い
に平行に配設されている。

【０００５】各走査線２１と各信号線２２との交差部付
近で、走査線２１からはこの走査線２１に直交する方向
にゲート電極３１が分岐している。また、ゲート電極３
１の上方でこのゲート電極３１に交差してスイッチング
素子としてのＴＦＴ３０が形成されている。このＴＦＴ
３０の形成位置では、上記信号線２２からソース電極３
２が信号線２２に直交する方向に分岐し、上記ＴＦＴ３
０の一部を構成している。

【０００６】この隣合う２本の信号線２２、２２同士と
隣合う２本の走査線２１、２１同士とが囲む領域のそれ
ぞれには、この領域のＴＦＴ３０形成部分を除いた領域
をほぼ埋める形で絵素電極４０が形成されている。ＴＦ
Ｔ３０の絵素電極４０側にはＴＦＴ３０の上にドレイン
電極３３の一端が重畳している。このドレイン電極３３
の他端は絵素電極４０の一部に重畳し、このドレイン電
極３３を介して絵素電極４０とＴＦＴ３０とが電気的に
接続されている。

【０００７】このようなアクティブマトリクス基板は以
下のようにして作製される。

【０００８】まず、ガラス等の透明絶縁性のベース基板
１上にＴａ等の単層膜をスパッタリング法等の薄膜形成
法を用いて積層する。

【０００９】次いでこの単層膜をパターニングして走査
線２１およびこの走査線２１から分岐するゲート電極３
１を形成する。

【００１０】次に、この走査線２１およびゲート電極３
１を覆って、基板表面全面に、プラズマＣＶＤ法等の薄
膜形成方法で、ＳｉＮ_x膜を所定の厚さで積層し、図示
しないゲート絶縁膜を形成する。

【００１１】次に、上記ゲート絶縁膜上にアモルファス
シリコンａ−Ｓｉ（ｉ）をプラズマＣＶＤ法等により所
定の膜厚で基板表面全面に積層する。

【００１２】続いて、ゲート電極３１に交差する位置に
このアモルファスシリコンａ−Ｓｉ（ｉ）膜をパターニ
ングしてＴＦＴ３０の半導体層（図示せず）を形成す
る。

【００１３】次に、この半導体層を覆って、基板表面全
面にプラズマＣＶＤ法等によりＳｉＮ_xを所定の厚さで
積層し、半導体層上の中央部にパターニングによりエッ
チングストッパー層（図示せず）を形成する。

【００１４】続いて、半導体層上のエッチングストッパ
ー層で仕切られた両側部のそれぞれにリンを添加したｎ
⁺アモルファスシリコン層ａ−Ｓｉ（ｎ⁺）をプラズマＣ
ＶＤ法等により所定の厚さで積層し、パターニングによ
りコンタクト層（図示せず）を形成する。このコンタク
ト層は、半導体層と、後に積層形成されるソース電極３
２およびドレイン電極３３のそれぞれとの間のオーミッ
クコンタクトを良好にするためのものである。

【００１５】次に、ソース導電体をスパッタリング法で
積層する。このソース導電体をパターニングして信号線
２２、ソース電極３２及びドレイン電極３３を形成す
る。

【００１６】次に、絵素電極４０となる透明導電性物質
を積層する。この透明導電性膜をパターニングして絵素
電極４０を形成する。

【００１７】絵素電極４０のＴＦＴ３０近傍部ではＴＦ
Ｔ３０のドレイン電極３３の一端に絵素電極４０が重畳
し、絵素電極４０とＴＦＴのドレイン電極３３とが導電
状態にある。絵素電極４０の上には基板表面全面に渡っ
て保護膜層（図示せず）を積層する。

【００１８】このようなアクティブマトリクス基板を有
するアクティブマトリクス型の液晶表示装置では、一の
走査線２１が選択されて、走査信号がこの走査線２１に
印加されると、この走査線２１に接続されているＴＦＴ
３０の全てがオン状態になり、走査信号の印加と同時に
信号線２２に印加されたデータ信号が、ソース電極３
２、ＴＦＴ３０およびドレイン電極３３を経て絵素電極
４０に印加される。絵素電極４０への電圧の印加と同時
に対向基板（図示せず）上の対向電極にも電圧が印加さ
れ、絵素電極４０と対向電極との電位差の電圧が、該当
する絵素領域の液晶に印加される。ＴＦＴ３０がオフに
なっても、ＴＦＴ３０がオンの時に蓄積された電荷が、
次のフレームの初めに走査信号が印加されるまでの期
間、液晶に印加される。

【００１９】さて、このようなアクティブマトリクス基
板を製造するには、上記のように多くの薄膜形成やエッ
チング等の極めて複雑な工程を経なければならない。ま
た、スイッチング素子としてのＴＦＴ３０は１０万〜５
０万以上にも及ぶ膨大な数の絵素電極４０のすべてに備
えられるものであるので、その一つ一つの電気的な特性
を確保するには、精密な工程管理が要求される。このた
め、十分に製造工程の管理を行っても、良品率を上げる
のは非常に困難である。

【００２０】今、スイッチング素子に不良があるとする
と、そのスイッチング素子に接続されている絵素電極４
０には本来与えられるべき信号電圧が印加されず、結果
として、表示上は点欠陥として認識される。

【００２１】これまでにアクティブマトリクス型表示装
置の絵素欠陥を容易に検出することができ、かつそれを
容易に修復することが可能な方法について以下のような
考案がなされている。

【００２２】この方法での絵素欠陥の検査は、表示装置
を構成する両基板間に液晶を封入し、表示装置を点灯さ
せた状態で行う。ＣＣＤカメラや光学顕微鏡等の光学的
デバイスを用いて点欠陥が検出されると、欠陥の修正を
行うがその原理は以下のようである。

【００２３】不良絵素欠陥の修正は、不良絵素部の絵素
電極４０とこの絵素電極４０に最近接の信号線２２とを
短絡して両者を電気的に導通させることによって行う。
そうすると走査線２１からの信号にかかわらず信号線２
２の信号がそのまま絵素電極４０に入力されることにな
る。

【００２４】通常の絵素では走査線２１の選択期間内に
供給された信号のみを充電し、これを一周期分（次の選
択期間が来るまでの時間）保持するわけであるが、信号
線２２と短絡された不良絵素部の絵素電極４０には、走
査線２１の選択、非選択にかかわらず、常に信号電圧が
印加される。それ故、一周期で通して見るとこの間に入
力された信号電圧の実効値が不良絵素領域の液晶に加わ
ることになる。

【００２５】このため、この不良絵素は、その不良絵素
の帰属する信号線２２に付属したすべての絵素の平均的
な明るさに点灯することになるが、この不良絵素は完全
な輝点でも完全な黒点でもない。つまり、この処置を施
された不良絵素は、正常に作動している訳ではないが、
欠陥としてはきわめて判別しにくい状態にある。このこ
とを利用して不良絵素を疑似的に修正しているのであ
る。

【００２６】上記のような不良絵素の修正法を、図８に
示した構造を有する従来のアクティブマトリクス型液晶
表示装置に適用して具体的に説明する。図９は図８に示
されたＴＦＴ部を拡大したものである。

【００２７】先ず、点欠陥の検査のために液晶を封入し
た状態の表示装置を点灯させる。点欠陥が検出される
と、透明基板越しにレーザー光を図９の破線５１で示す
領域に照射してゲート電極３１の根元の切断を行う。

【００２８】続いて、ゲート電極３１とソース電極３２
の重畳部の図の破線５２で規定される領域にレーザー光
を照射して両電極３１、３２を溶融させて接続する。

【００２９】最後にゲート電極３１とドレイン電極３３
の重畳部の図の破線５３で規定される領域にレーザー光
を照射して両電極３１、３３を溶融させて接続を完了す
る。この場合、ドレイン電極３３はあらかじめ絵素電極
４０に電気的に接続されているので、上記の三回のレー
ザー照射で信号線２２と絵素電極４０とが短絡される。

【００３０】ところで、アクティブマトリクス表示装置
の表示品位を向上させる手段の一つとして絵素に付加容
量を形成する場合が多い。

【００３１】付加容量は付加容量専用の電極配線を設
け、この電極配線の上に絵素電極の一部と、間に絶縁膜
を挟んで容量を形成する方式と、当該領域の隣接する走
査線の一方の上に絵素電極の一部と、間に絶縁膜を挟ん
で容量を形成する方式が一般的である。

【００３２】図１０は当該領域の隣接する走査線の一方
に付加容量を形成する方式のアクティブマトリクス基板
の一絵素部を示したものである。

【００３３】この基板においては、絵素領域を形作る両
走査線２１、２１の内、ＴＦＴ３０が接続された走査線
２１とは反対側の走査線２１と当該領域の絵素電極４０
の張り出し部５０との間に、垂直方向に絶縁膜（図示せ
ず）を挟んで付加容量を形成している。

【００３４】この構造のアクティブマトリクス基板にお
いて、絵素電極の張り出し部５０の領域の図の×印で示
される位置にピンホール等が存在していると、走査線２
１と絵素電極４０との間にリークが生じて点欠陥となる
（以下、この欠陥を便宜上、Ｃｓ−Ｄリークと呼ぶ）。
このような付加容量部での点欠陥は前述の信号線２２と
絵素電極４０との短絡による修正方法では修正できな
い。

【００３５】なぜなら、図１０に示したアクティブマト
リクス基板にＣｓ−Ｄリークが生じた時に前記の修正法
を適用すると、絵素電極４０を介して信号線２２と走査
線２１との間にリークが発生し、これは線欠陥として認
識されるため、さらに重大な欠陥を誘発するからであ
る。

【００３６】これを解決する手段として、例えば、特開
平０２−２８４１２０号公報に示されている方法があ
る。この方法では、付加容量を形成する絵素電極の付加
容量部を絵素電極の非付加容量部との境界部を切断し易
い構造にし、Ｃｓ−Ｄリークが起こった場合には、まず
この境界部をレーザーで切り離し、その後に信号線と絵
素電極との短絡作業を行う。このようにすれば、信号線
と走査線とのリークを防ぐことができるので、Ｃｓ−Ｄ
リーク欠陥が発生した場合においても欠陥の修正を行う
ことができる。

【００３７】

【発明が解決しようとする課題】ところで、上記の修正
法により、Ｃｓ−Ｄリークに基づく欠陥を修正する場
合、留意しなければならない問題がある。すなわち、絵
素電極の付加容量部と非付加容量部との切断が不十分な
状態で絵素電極と信号線との短絡を行うと、先述のよう
に信号線と走査線との間のライン間リークを起こし、こ
れは製品品質上、致命的な欠陥になるという問題であ
る。従って、絵素電極の付加容量部と非付加容量部との
切断を行った後、信号線と絵素電極を短絡する前に、絵
素電極の付加容量部と非付加容量部とが十分大きい切断
抵抗で切断できているか否かを判定して、修正作業を行
う必要がある。

【００３８】本発明は、この切断抵抗の抵抗値に一定の
基準を設けて切断の成功不成功を判定するための切断抵
抗の測定方法を含む、絵素欠陥の修正方法を提供するこ
とを目的とする。

【００３９】

【課題を解決するための手段】本発明のアクティブマト
リクス表示装置の修正方法は、少なくとも一方が透光性
を有する一対の基板と、該一対の基板の間に挟持される
表示媒体と、該一対の基板の一方の表面に互いに交差し
て形成された複数の走査線および信号線と、隣接する各
走査線と各信号線とが囲む領域のそれぞれに形成された
絵素電極と、各領域を形作る一方の走査線、信号線およ
び当該領域内の絵素電極に電気的に接続されたスイッチ
ング素子と、各領域を形作る他方の走査線と該他方の走
査線上の絵素電極が間に絶縁膜を挟んで形成された付加
容量部とを有するアクティブマトリクス表示装置の該付
加容量部に絶縁不良が発生し、該絶縁不良に起因する点
欠陥が存在する時のアクティブマトリクス表示装置の修
正方法であって、該点欠陥が存在する付加容量部の絵素
電極を光エネルギーで切断する工程と、当該領域のスイ
ッチング素子を光エネルギーで加工して、当該絵素電極
と当該絵素電極が接続された信号線とを短絡する工程
と、該信号線の端子と当該付加容量部を形成する走査線
の端子との間の抵抗を測定することにより、当該絵素電
極と当該付加容量部の切断抵抗を測定する工程とを包含
するアクティブマトリクス表示装置の修正方法であっ
て、そのことにより、上記目的が達成される。

【００４０】また、本発明のアクティブマトリクス表示
装置の修正方法は、少なくとも一方が透光性を有する一
対の基板と、該一対の基板の間に挟持される表示媒体
と、該一対の基板の一方の表面に互いに交差して形成さ
れた複数の走査線および信号線と、隣接する各走査線と
各信号線とが囲む領域のそれぞれに形成された絵素電極
と、各領域を形作る一方の走査線、信号線および当該領
域内の絵素電極に電気的に接続されたスイッチング素子
と、各絵素電極に接続された付加容量上部電極と該付加
容量上部電極と、間に絶縁膜を挟んで付加容量部を形成
する付加容量下部電極とを有するアクティブマトリクス
表示装置の該付加容量部に絶縁不良が発生し、該絶縁不
良に起因する点欠陥が存在する時のアクティブマトリク
ス表示装置の修正方法であって、該点欠陥の発生してい
る絵素領域の絵素電極と当該付加容量上部電極とを光エ
ネルギーで切断する工程と、当該領域のスイッチング素
子を光エネルギーで加工して、当該絵素電極と当該絵素
電極が接続された走査線とを短絡する工程と、該走査線
の端子と当該付加容量部を形成する走査線の端子との間
の抵抗を測定することにより、当該絵素電極と当該付加
容量部の切断抵抗を測定する工程と、該切断抵抗の値
が、完全な切断を保障する所定の値であるときに、当該
領域のスイッチング素子を光エネルギーで加工して、当
該領域の信号線と絵素電極とを、短絡するとともに、当
該絵素電極に短絡された走査線を切断する工程とを包含
するアクティブマトリクス表示装置の修正方法であっ
て、そのことにより、上記目的が達成される。

【００４１】

【作用】本発明によるアクティブマトリクス表示装置の
修正方法によれば、絵素の付加容量部に発生している点
欠陥の検出後、装置を構成した状態でレーザー光を照射
して点欠陥の発生している付加容量部を切り離し、絵素
電極の非付加容量部と最近接の信号線とを導通させる。
このことにより、不良絵素部の液晶には走査線からの信
号のいかんにかかわらず、信号線からの信号がそのまま
入力されるので、不良絵素は、その帰属する信号線に付
属したすべての絵素の平均的な明るさで点灯し、見かけ
上不良でないように見える。

【００４２】また、この修正にあたって、付加容量部の
切断後、当該領域の信号線と走査線のそれぞれの端子間
の抵抗を測定することにより、付加容量部切り離しの際
の切断抵抗が測定できる。

【００４３】切断終了後の絵素部の等価回路を図４に示
す。絵素電極４０と信号線２２との短絡を行う場合、こ
の短絡作業によって生じたＴＦＴ３０の短絡抵抗をｒと
する。また、信号線の端子１２から絵素電極４０にいた
る経路の内の信号線２２部分の抵抗をＲｓ、絵素電極４
０から走査線の端子１１にいたる経路の内の走査線２１
部分の抵抗をＲｇ、切断抵抗をＲとすると、信号線の端
子１２と走査線の端子１１の間の合成抵抗は下記式で
表される。

【００４４】Ｒｇ＋Ｒｓ＋Ｒ＋ｒ・・・・ この式中の抵抗Ｒｇおよび抵抗Ｒｓは通常のアクティ
ブマトリクス表示装置では数キロオームのオーダーであ
る。また、ＴＦＴ３０の短絡抵抗ｒは金属的な短絡であ
るのでミリオーム以下である。

【００４５】一方、Ｒは切断抵抗であるので、メガオー
ム以上の抵抗を有する。そこで走査線の端子１１と信号
線の端子１２の間の合成抵抗は、おおよそこの切断抵抗
Ｒを測定しているのに等しいことがわかる。

【００４６】次に、絵素電極４０と信号線２２との短絡
作業を行う代わりに、絵素電極４０と走査線２２との短
絡作業のみを行う時の等価回路を図６に示す。この時の
ゲート電極３１とドレイン電極３３の間の短絡抵抗をｒ
₀とする。次に、隣接する走査線２１、２１のそれぞれ
の端子の間の抵抗を測定する。これは、下記式で示さ
れる合成抵抗の値を測定していることになる。

【００４７】Ｒｇ＋Ｒ＋ｒ₀＋Ｒｇ・・・・ この方法でも、上記と同じような原理で切断抵抗Ｒが測
定できる。この端子間の切断抵抗Ｒの測定により修正の
可否が判定できるので、付加容量部に発生した絵素の点
欠陥の修正が、線欠陥の招来のおそれなく実施できる。

【００４８】

【実施例】

（実施例１）以下に、本発明の実施例を示す。図１に、
本発明に係る実施例１によるアクティブマトリクス基板
の平面構成を示す。

【００４９】本実施例１に係るアクティブマトリクス基
板は、図１に示すように絵素領域を構成する二つの走査
線２１、２１の一方と絵素電極４０の一部とが両者の間
に絶縁膜（図示せず）を挟んで付加容量を構成している
こと以外は、前記従来例と同様の構成である。以下、同
一の部分の説明は省略する。

【００５０】このアクティブマトリクス基板では、付加
容量を構成する絵素電極の付加容量部４２は絵素電極の
非付加容量部４１と、狭幅の切断部６０で接続されてい
る。また、このような構成のアクティブマトリクス基板
の等価回路を図２に示す。

【００５１】Ｃ_LCは液晶容量、Ｃ_Sは付加容量、Ｃは対
向電極端子である。

【００５２】このようなアクティブマトリクス基板は以
下のようにして作製される。

【００５３】まず、透明絶縁性のベース基板１としてガ
ラスを用い、このベース基板１上にＴａの単層膜をスパ
ッタリング法を用いて積層させる。

【００５４】次いでこのＴａの単層膜をパターニングし
て走査線２１およびこの走査線２１から分岐するゲート
電極３１を形成する。Ｔａの他に、Ｔｉ、Ａｌ、Ｃｒ等
の単層または多層の導電体を用いてもよい。また、走査
線２１とベース基板１との間にベースコート膜としてＴ
ａ₂Ｏ₅等の絶縁膜を形成し、絶縁性を高めた構造にして
もよい。

【００５５】次に、この走査線２１およびゲート電極３
１を覆って、プラズマＣＶＤ法により、ＳｉＮ_x膜を３
００ｎｍの厚さで積層し、ゲート絶縁膜（図示せず）を
形成する。この場合、走査線２１およびゲート電極３１
を陽極酸化してその表面にＴａの酸化膜を形成し、絶縁
膜を２層構造にして絶縁性を高める構造にしてもよい。

【００５６】次に、上記ゲート絶縁膜上にアモルファス
シリコンａ−Ｓｉ（ｉ）をプラズマＣＶＤ法により３０
ｎｍの膜厚で基板表面全面に積層する。

【００５７】続いて、ゲート電極３１に交差する位置に
このアモルファスシリコンａ−Ｓｉ（ｉ）膜をパターニ
ングしてＴＦＴ３０の半導体層（図示せず）を形成す
る。

【００５８】次に、この半導体層を覆って、基板表面全
面にプラズマＣＶＤ法によりＳｉＮ _xを２００ｎｍの厚
さで積層し、半導体層上の中央部にパターニングにより
エッチングストッパー層（図示せず）を形成する。

【００５９】続いて、半導体層上のエッチングストッパ
ー層で仕切られた両側部のそれぞれにリンを添加したｎ
⁺アモルファスシリコン層ａ−Ｓｉ（ｎ⁺）をプラズマＣ
ＶＤ法により８０ｎｍの厚さで積層し、パターニングに
よりコンタクト層を形成する。このコンタクト層は、半
導体層と、後に積層形成されるソース電極３２およびド
レイン電極３３のそれぞれとの間のオーミックコンタク
トを良好にするためのものである。

【００６０】次に、ソース導電体をスパッタリング法で
積層する。ソース導電体としてはＴｉ、Ａｌ、Ｍｏ、Ｃ
ｒ等が用いられるが本実施例１ではＴｉを採用した。こ
のソース導電体をパターニングして信号線２２、ソース
電極３２及びドレイン電極３３を形成する。

【００６１】次に、絵素電極４０となる透明導電性物質
を積層する。本実施例１ではＩＴＯ（Indium Tin Oxid
e）をスパッタリング法により積層した。このＩＴＯ膜
をパターニングして、付加容量部４２、非付加容量部４
１および切断部６０で構成される絵素電極４０を形成す
る。

【００６２】絵素電極４０のＴＦＴ３０近傍部ではドレ
イン電極３３に絵素電極の非付加容量部４１の一部が重
畳し、絵素電極４０とドレイン電極３３とが導電状態に
ある。

【００６３】絵素電極４０の上には基板表面全面に渡っ
て保護膜層（図示せず）を積層する。本実施例１では保
護膜層の材料としてＳｉＮ_xを採用した。なお、保護膜
は絵素電極４０の中央部を除去する窓あき構造にしても
かまわない。こうして、本実施例１に係るアクティブマ
トリクス基板を得る。

【００６４】このアクティブマトリクス基板と、これに
対向して配置される対向基板（図示せず）との間には絵
素電極４０と対向電極との間に印加される駆動電圧に応
答して光学的特性が変化する表示媒体が挟持される。本
実施例１では液晶を用いた。この液晶分子を配向させる
ために保護膜層の上に配向膜を形成する。

【００６５】また、対向基板側には基板の表示媒体側の
表面に対向電極としてＩＴＯ膜が形成され、この対向電
極を覆って、基板全面に配向膜が積層してある。

【００６６】次に、本実施例１に係る上記構成のアクテ
ィブマトリクス基板においてＣｓ−Ｄリークによる絵素
欠陥が生じている際の修正法について述べる。

【００６７】絵素欠陥が検出されると、その修正を行う
わけであるが、修正の仕方には２種類あり、その修正作
業の流れ図を図３および図５に示す。

【００６８】初めに図３に示した流れ図に基づく修正法
の概要を説明する。また、この時の絵素部の等価回路を
図４に示す。

【００６９】絵素欠陥が検出されると、装置は構成した
ままの状態で基板外方から絵素電極の切断部６０にレー
ザーを照射してこれを切断し、絵素電極の付加容量部と
非付加容量部とを切り離す。（図３（ａ））本実施例１
ではＹＡＧレーザーを用いた。このレーザー照射によ
り、照射部の導電体を四散させ、電気的に絶縁状態にす
ることが可能である。レーザーの照射はアクティブマト
リクス基板の裏側からでも対向電極基板の側からでも良
いが、本実施例１では対向基板側は遮光用の導電体で覆
われており、直接レーザー照射ができないため、アクテ
ィブマトリクス基板の裏側から照射した。切断によっ
て、切断部６０の抵抗が高抵抗化するので、絵素電極４
０の電圧はゲート電圧に比べて電圧降下分だけ低くな
る。この作業では絵素電極の非付加容量部４１と絵素電
極の付加容量部４２とが絶縁される。この時点で付加容
量部４２のリークは絵素電極の非付加容量部４１には影
響を及ぼさなくなるので、この絵素の不良内容は「ゲー
ト電圧の漏洩による不良」ではなくなっている。

【００７０】次に、ゲート電極３１とソース電極３２と
の積層部およびゲート電極３１とドレイン電極３３との
積層部にレーザー光を照射する（図３（ｂ）、
（ｃ））。

【００７１】レーザー光の照射部分ではレーザー光が上
下導電体層間の絶縁膜を突き破ることにより、この部分
の端部において上下の導電体が短絡される。

【００７２】続いて、ゲート電極３１の走査線２１から
の分岐部をレーザー照射で溶融切断する。（図３
（ｄ））図４に示すように、このときのＴＦＴ３０の短
絡抵抗をｒとする。また、信号線の端子１２から絵素電
極４０にいたる経路の内の信号線２２部分の抵抗をＲ
ｓ、絵素電極４０から走査線の端子１１にいたる経路の
内の走査線２１部分の抵抗をＲｇとすると、信号線の端
子１２と走査線の端子１１の間の合成抵抗は下記式で
表される。 Ｒｇ＋Ｒｓ＋Ｒ＋ｒ・・・・ この式中の抵抗Ｒｇおよび抵抗Ｒｓは通常のアクティ
ブマトリクス表示装置では数キロオームのオーダーであ
る。また、ＴＦＴ３０の短絡抵抗ｒは金属的に短絡して
いるのでミリオーム以下である。一方、Ｒは切断抵抗で
あるので、メガオーム以上の抵抗が必要である。そこで
端子１１と端子１２の間の合成抵抗は、おおよそこの切
断抵抗Ｒに等しいことがわかる。

【００７３】それで信号線２２の端子１２と走査線２１
の端子１１の間の抵抗を測定すると切断抵抗Ｒが測定で
きる。（図３（ｅ））測定した抵抗値がＲｇやＲｓに拮
抗しているような場合には、切断は全く失敗ということ
になる。

【００７４】切断が不完全で、切断抵抗Ｒが小さいま
ま、信号線２２と絵素電極４０との短絡を行うと、絵素
電極４０を介して走査線２１と信号線２２とが短絡し、
これは表示上、線欠陥として認識され、重大な表示不良
となる。これを防ぐために切断抵抗Ｒを測定し、次の修
正作業への移行の可否を判断することが必要不可欠なの
は先述した通りである。

【００７５】切断抵抗Ｒの値が規定の抵抗値より低い場
合にはレーザー照射による切断作業を繰り返す。（図３
（ｆ））最終的に切断抵抗の値が不十分であれば修正失
敗とする。

【００７６】本発明では、上記のように走査線２１の端
子１１と信号線２２の端子１２の間の抵抗を測定するこ
とにより、切断抵抗Ｒのおおよその値が測定できるの
で、この切断抵抗Ｒの値に基づいて修正の成否の確認が
容易となる。そして、修正の結果、点欠陥の絵素は近接
した信号線２２に沿ったすべての絵素の平均的な明るさ
に点灯され、表示欠陥としてはきわめて視認しにくくな
る。

【００７７】次に図５の流れ図に基づいて行われる修正
方法の実施例を示す。修正前に行うＣｓ−Ｄリークの点
欠陥の検査方法は図３の流れ図に基づく作業の場合と同
様である。以下、検査後の修正の手順を述べる。

【００７８】先ず、装置は構成したままの状態で基板外
方から絵素電極の切断部６０にレーザーを照射してこれ
を切断し、絵素電極の付加容量部と非付加容量部とを切
り離す。（図５（ａ））この時の、絵素部の等価回路を
図６に示す。

【００７９】続いてドレイン電極３３とゲート電極３１
との積層部にレーザー光を照射して両者３３、３１を溶
融接続する。（図５（ｂ））このことにより、当該絵素
電極４０を囲む二本の走査線２１、２１の一方はＴＦＴ
３０部分を介して絵素電極４０と短絡し、他方は切断抵
抗Ｒを介して絵素電極４０とつながるので、結局、二本
の走査線２１、２１は切断抵抗Ｒを介して電気的に導通
する。この時のゲート電極３１とドレイン電極３３の間
の短絡抵抗をｒ₀とする。

【００８０】次に、隣接する走査線２１、２１のそれぞ
れの端子１１、１１の間の抵抗を測定する。（図５
（ｃ））これは、下記式で示される合成抵抗の値を測
定していることになる。 Ｒｇ＋Ｒ＋ｒ₀＋Ｒｇ・・・・ この方法でも、上記と同じような原理で切断抵抗Ｒが測
定できる。

【００８１】抵抗値の測定後、切断抵抗Ｒの値が十分に
大きければ、絵素電極４０と信号線２２との短絡作業を
実施することになる。

【００８２】先ず、ソース電極３２とゲート電極３１を
レーザー照射により溶融接続する。（図５（ｄ））次
に、ゲート電極３１の走査線２１からの分岐部をレーザ
ー照射で溶融切断して修正作業を完了する。（図５
（ｅ））切断抵抗Ｒの値が規定の抵抗値より低い場合に
はレーザー照射による切断作業を繰り返す。（図５
（ｆ））最終的に切断抵抗の値が不十分であれば修正失
敗とする。

【００８３】この修正作業を行うことにより、後工程に
修正不良品を出す確率が減り、信頼性の高い製造ライン
を構築することが可能となる。

【００８４】また、絵素電極の付加容量部４２を切り離
しただけであると、他の絵素に比べてＴＦＴが駆動すべ
き負荷が少なくなるのでその分、絵素の最適対向値がズ
レを生じ（詳細説明省略）、他の絵素と比べて異なって
見える。ゆえに、絵素電極の付加容量部４２を切り離し
た後の絵素電極４０と信号線２２との短絡作業は欠かす
ことのできぬものである。

【００８５】（実施例２）図７に、本発明の実施例２に
係るアクティブマトリクス基板の平面構成を示す。本実
施例２おけるアクティブマトリクス基板は、付加容量を
構成する一方の電極を付加容量電極配線２３として専用
に設けている。

【００８６】この付加容量電極配線２３は、各絵素領域
を形造る二本の走査線２１、２１の内、当該絵素領域の
ＴＦＴ３０が接続されているのとは反対側の走査線２１
に近接して、走査線２１に平行に配設されている。そし
てこの付加容量電極配線２３と絵素電極の付加容量部４
２とが、間に絶縁膜（図示せず）を挟んで付加容量を構
成している。他の構成については実施例１と同様である
ので、同様の部分については説明を省略する。以下、説
明上、実施例１と同様の内容については同じ番号を付し
て説明する。

【００８７】本実施例２における付加容量電極配線２３
は図示しない対向電極と同電位に設定される。これに対
する修正法は実施例１の場合と同じである。

【００８８】先ず、絵素電極の切断部６０をレーザー光
の照射によって切断する。その後、信号線２２と絵素電
極の非付加容量部４１との短絡を一気に行う図３の流れ
図に基づく手順と、ドレイン電極３３と絵素電極の非付
加容量部４１との接続を最初に行う図５の流れ図に基づ
く手順の２通りがある。

【００８９】図３の流れ図に基づく作業の場合、切断抵
抗Ｒを測定するための端子は信号線２２の端子と付加容
量電極配線２３の端子であり、図５の流れ図に基づいて
作業を行う場合は、走査線２１の端子と付加容量電極配
線２３の端子の間の抵抗を測定することになる。

【００９０】

【発明の効果】本発明によるアクティブマトリクス表示
装置の修正方法によれば、絵素の付加容量部に点欠陥が
発生している場合、装置を構成した状態で欠陥の修正が
簡便に行える。

【００９１】すなわち、点欠陥の発生している付加容量
部を装置を組み立てた状態で、装置の透明基板外方から
レーザー照射で切り離し、絵素電極の非付加容量部とこ
の絵素電極に最近接の信号線とを導通させる。このこと
により、不良絵素部の液晶には走査線からの信号のいか
んにかかわらず、信号線からの信号がそのまま入力され
るので、不良絵素は、その帰属する信号線に付属したす
べての絵素の平均的な明るさで点灯し、見かけ上不良で
ないように見える。

【００９２】また、この修正にあたって、付加容量部の
切断後、当該領域の信号線と走査線のそれぞれの端子間
の抵抗を測定することにより、付加容量部切り離しの際
の切断抵抗が測定できるので、この切断抵抗の値によ
り、不良絵素部の絵素電極とこの絵素電極が接続されて
いる信号線を短絡しても線間リークが生じないかどうか
が判定できるので、修正工程における新たな不良を招来
するおそれもない。

【００９３】従って、アクティブマトリクス表示装置の
付加容量部に発生した点欠陥の検査工程および修正工程
の簡略化、迅速化が図れるので、表示装置の製造歩留り
が向上し、それに基づく量産化並びにコストの低減化が
図れる。

【図面の簡単な説明】

【図１】本発明の実施例１に係るアクティブマトリクス
基板の一絵素部を示す平面図。

【図２】本発明に係るアクティブマトリクス基板の一絵
素部の等価回路図。

【図３】本発明に係るアクティブマトリクス表示装置の
絵素欠陥の修正工程の流れ図。

【図４】絵素電極の付加容量部切り離し後の絵素部の等
価回路図。

【図５】本発明に係るアクティブマトリクス表示装置の
絵素欠陥の修正工程の流れ図。

【図６】絵素電極の付加容量部切り離し後の絵素部の等
価回路図。

【図７】本発明の実施例２に係るアクティブマトリクス
基板の一絵素部を示す平面図。

【図８】従来例のアクティブマトリクス基板の一絵素部
を示す平面図。

【図９】図８のＴＦＴ部の拡大図。

【図１０】従来例のアクティブマトリクス基板の一絵素
部を示す平面図。

【符号の説明】

１ ベース基板 １１ 走査線の端子 １２ 信号線の端子 ２１ 走査線 ２２ 信号線 ３０ ＴＦＴ ３１ ゲート電極 ３２ ソース電極 ３３ ドレイン電極 ４０ 絵素電極 ４１ 絵素電極の非付加容量部 ４２ 絵素電極の付加容量部 ６０ 切断部

Claims (2)

【特許請求の範囲】
1. 【請求項１】少なくとも一方が透光性を有する一対の基
   板と、 該一対の基板の間に挟持される表示媒体と、 該一対の基板の一方の表面に互いに交差して形成された
   複数の走査線および信号線と、 隣接する各走査線と各信号線とが囲む領域のそれぞれに
   形成された絵素電極と、 各領域を形作る一方の走査線、信号線および当該領域内
   の絵素電極に電気的に接続されたスイッチング素子と、 各領域を形作る他方の走査線と該他方の走査線上の絵素
   電極が間に絶縁膜を挟んで形成された付加容量部とを有
   するアクティブマトリクス表示装置の該付加容量部に絶
   縁不良が発生し、該絶縁不良に起因する点欠陥が存在す
   る時のアクティブマトリクス表示装置の修正方法であっ
   て、 該点欠陥が存在する付加容量部の絵素電極を光エネルギ
   ーで切断する工程と、 当該領域のスイッチング素子を光エネルギーで加工し
   て、当該絵素電極と当該絵素電極が接続された信号線と
   を短絡する工程と、 該信号線の端子と当該付加容量部を形成する走査線の端
   子との間の抵抗を測定することにより、当該絵素電極と
   当該付加容量部の切断抵抗を測定する工程とを包含する
   アクティブマトリクス表示装置の修正方法。
2. 【請求項２】少なくとも一方が透光性を有する一対の基
   板と、 該一対の基板の間に挟持される表示媒体と、 該一対の基板の一方の表面に互いに交差して形成された
   複数の走査線および信号線と、 隣接する各走査線と各信号線とが囲む領域のそれぞれに
   形成された絵素電極と、 各領域を形作る一方の走査線、信号線および当該領域内
   の絵素電極に電気的に接続されたスイッチング素子と、 各絵素電極に接続された付加容量上部電極と該付加容量
   上部電極と、間に絶縁膜を挟んで付加容量部を形成する
   付加容量下部電極とを有するアクティブマトリクス表示
   装置の該付加容量部に絶縁不良が発生し、該絶縁不良に
   起因する点欠陥が存在する時のアクティブマトリクス表
   示装置の修正方法であって、 該点欠陥の発生している絵素領域の絵素電極と当該付加
   容量上部電極とを光エネルギーで切断する工程と、 当該領域のスイッチング素子を光エネルギーで加工し
   て、当該絵素電極と当該絵素電極が接続された走査線と
   を短絡する工程と、 該走査線の端子と当該付加容量部を形成する走査線の端
   子との間の抵抗を測定することにより、当該絵素電極と
   当該付加容量部の切断抵抗を測定する工程と、 該切断抵抗の値が、完全な切断を保障する所定の値であ
   るときに、当該領域のスイッチング素子を光エネルギー
   で加工して、当該領域の信号線と絵素電極とを、短絡す
   るとともに、当該絵素電極に短絡された走査線を切断す
   る工程とを包含するアクティブマトリクス表示装置の修
   正方法。