JP2001056652A - 表示装置お及びその修復方法 - Google Patents
表示装置お及びその修復方法Info
- Publication number
- JP2001056652A JP2001056652A JP23136199A JP23136199A JP2001056652A JP 2001056652 A JP2001056652 A JP 2001056652A JP 23136199 A JP23136199 A JP 23136199A JP 23136199 A JP23136199 A JP 23136199A JP 2001056652 A JP2001056652 A JP 2001056652A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- display device
- electro
- thin film
- optical element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 欠陥画素を黒点化又は白点化するよりも目立
たなくすることができる表示装置の修復を実現する。 【解決手段】表示装置は、行状の走査線Ｘと、列状の信
号線Ｙと、両者の交差部に配された行列状の画素ＰＸＬ
とを備えている。画素ＰＸＬは、走査線Ｘによって選択
された時信号線Ｙから電気信号を取り込む薄膜トランジ
スタＴＦＴと、取り込んだ電気信号を保持する容量素子
Ｃｓと、保持された電気信号に応じて光学状態が変化す
る液晶セルと、これらをを互いに接続する導体ＰＴＮと
からなる導体ＰＴＮは、容量素子Ｃｓに欠陥ＤＦがある
とき液晶セルとＴＦＴとの電気的な接続を維持したまま
容量素子Ｃｓを液晶セルから電気的に切断可能なパタン
形状を有する。具体的には、ＴＦＴ、容量素子Ｃｓ、液
晶セル及び導体ＰＴＮは透明基板の一面側に集積形成さ
れており、導体ＰＴＮは透明基板の他面側から入射する
レーザ光の照射を受けて部分的に切断可能なパタン形状
を有する。
たなくすることができる表示装置の修復を実現する。 【解決手段】表示装置は、行状の走査線Ｘと、列状の信
号線Ｙと、両者の交差部に配された行列状の画素ＰＸＬ
とを備えている。画素ＰＸＬは、走査線Ｘによって選択
された時信号線Ｙから電気信号を取り込む薄膜トランジ
スタＴＦＴと、取り込んだ電気信号を保持する容量素子
Ｃｓと、保持された電気信号に応じて光学状態が変化す
る液晶セルと、これらをを互いに接続する導体ＰＴＮと
からなる導体ＰＴＮは、容量素子Ｃｓに欠陥ＤＦがある
とき液晶セルとＴＦＴとの電気的な接続を維持したまま
容量素子Ｃｓを液晶セルから電気的に切断可能なパタン
形状を有する。具体的には、ＴＦＴ、容量素子Ｃｓ、液
晶セル及び導体ＰＴＮは透明基板の一面側に集積形成さ
れており、導体ＰＴＮは透明基板の他面側から入射する
レーザ光の照射を受けて部分的に切断可能なパタン形状
を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
などの能動素子を含んだ画素を行列状に配したアクティ
ブマトリクス型表示装置に関する。より詳しくは、アク
ティブマトリクス型表示装置にある確率で発生する欠陥
画素の修復技術に関する。
などの能動素子を含んだ画素を行列状に配したアクティ
ブマトリクス型表示装置に関する。より詳しくは、アク
ティブマトリクス型表示装置にある確率で発生する欠陥
画素の修復技術に関する。
【０００２】
【従来の技術】図７はアクティブマトリクス型表示装置
の一例を示す模式的な斜視図である。図示する様に、ア
クティブマトリクス型表示装置は土台となる基板１０１
と、これに対向する基板１０２と、両者の間に保持され
た電気光学物質１０３とを備えている。基板１０１，１
０２はガラスやプラスチックからなる。電気光学物質１
０３としては例えば液晶材料がよく用いられている。土
台となる下側の基板１０１には半導体技術を用いて画素
アレイ部１０４と駆動回路部とが集積形成されている。
駆動回路部は垂直駆動回路１０５と水平駆動回路１０６
とに分かれている。又、基板１０１の周辺部上段には外
部接続用の端子部１０７が形成されている。端子部１０
７は配線１０８を介して垂直駆動回路１０５及び水平駆
動回路１０６に接続している。画素アレイ部１０４には
行状の走査線１０９と列状の信号線１１０が形成されて
いる。両配線の交差部には画素電極１１１とこれを駆動
する薄膜トランジスタ１１２を含む画素が形成されてい
る。図示しないが、画素にはこの他に保持容量なども形
成されている。一方、対向基板１０２には全面的に対向
電極が形成されている。対向電極と、個々の画素電極１
１１と、両者の間に保持された電気光学物質１０３とで
電気光学素子を構成する。
の一例を示す模式的な斜視図である。図示する様に、ア
クティブマトリクス型表示装置は土台となる基板１０１
と、これに対向する基板１０２と、両者の間に保持され
た電気光学物質１０３とを備えている。基板１０１，１
０２はガラスやプラスチックからなる。電気光学物質１
０３としては例えば液晶材料がよく用いられている。土
台となる下側の基板１０１には半導体技術を用いて画素
アレイ部１０４と駆動回路部とが集積形成されている。
駆動回路部は垂直駆動回路１０５と水平駆動回路１０６
とに分かれている。又、基板１０１の周辺部上段には外
部接続用の端子部１０７が形成されている。端子部１０
７は配線１０８を介して垂直駆動回路１０５及び水平駆
動回路１０６に接続している。画素アレイ部１０４には
行状の走査線１０９と列状の信号線１１０が形成されて
いる。両配線の交差部には画素電極１１１とこれを駆動
する薄膜トランジスタ１１２を含む画素が形成されてい
る。図示しないが、画素にはこの他に保持容量なども形
成されている。一方、対向基板１０２には全面的に対向
電極が形成されている。対向電極と、個々の画素電極１
１１と、両者の間に保持された電気光学物質１０３とで
電気光学素子を構成する。
【０００３】図８は、アクティブマトリクス型表示装置
に含まれる画素の一例を示す模式的な部分平面図であ
る。図示する様に、画素ＰＸＬは行状の走査線Ｘと列状
の信号線Ｙとの間の交差部に配されている。画素ＰＸＬ
は能動素子と容量素子と電気光学素子と導体とから構成
されている。能動素子は薄膜トランジスタＴＦＴからな
り、走査線Ｘによって選択された時信号線Ｙから電気信
号を取り込む。容量素子は保持容量Ｃｓと呼ばれてお
り、取り込んだ電気信号を保持する。電気光学素子は保
持された電気信号に応じて光学状態が変化する。導体Ｐ
ＴＮは、上述した薄膜トランジスタＴＦＴ、保持容量Ｃ
ｓ及び電気光学素子を互いに接続する。図示の例では、
導体ＰＴＮは薄膜トランジスタＴＦＴの素子領域を構成
する半導体薄膜からなり、所定の形状にパタニングされ
ている。尚、薄膜トランジスタＴＦＴのソースＳはコン
タクトＣＯＮを介して信号線Ｙに接続し、ゲートＧは走
査線Ｘから延設されており、ドレインＤはコンタクトＣ
ＯＮを介して電気光学素子（図示略）に接続している。
又、保持容量Ｃｓは走査線Ｘと平行に形成された容量線
Ｘｓと導体ＰＴＮとの間に形成されており、薄膜トラン
ジスタＴＦＴのドレインＤに電気接続している。
に含まれる画素の一例を示す模式的な部分平面図であ
る。図示する様に、画素ＰＸＬは行状の走査線Ｘと列状
の信号線Ｙとの間の交差部に配されている。画素ＰＸＬ
は能動素子と容量素子と電気光学素子と導体とから構成
されている。能動素子は薄膜トランジスタＴＦＴからな
り、走査線Ｘによって選択された時信号線Ｙから電気信
号を取り込む。容量素子は保持容量Ｃｓと呼ばれてお
り、取り込んだ電気信号を保持する。電気光学素子は保
持された電気信号に応じて光学状態が変化する。導体Ｐ
ＴＮは、上述した薄膜トランジスタＴＦＴ、保持容量Ｃ
ｓ及び電気光学素子を互いに接続する。図示の例では、
導体ＰＴＮは薄膜トランジスタＴＦＴの素子領域を構成
する半導体薄膜からなり、所定の形状にパタニングされ
ている。尚、薄膜トランジスタＴＦＴのソースＳはコン
タクトＣＯＮを介して信号線Ｙに接続し、ゲートＧは走
査線Ｘから延設されており、ドレインＤはコンタクトＣ
ＯＮを介して電気光学素子（図示略）に接続している。
又、保持容量Ｃｓは走査線Ｘと平行に形成された容量線
Ｘｓと導体ＰＴＮとの間に形成されており、薄膜トラン
ジスタＴＦＴのドレインＤに電気接続している。
【０００４】アクティブマトリクス型表示装置の製造プ
ロセスにおいて、静電気ダメージなどにより欠陥画素が
ある割合で発生することは避けられない。しかし、欠陥
画素が表示装置の表示領域に一個だけ発生した場合で
も、その表示装置を不良として廃棄するのは、歩留りに
影響し製造単価に響くことになる。そこで、従来から欠
陥画素を可能な限り再生もしくは修復する「リペア」を
行なっているのが現状である。尚、リペアには欠陥画素
を外観的に目立たなくする対症療法的な修復も含まれ
る。一般的なリペアの手法には、レーザなどで欠陥画素
の画素電極あるいはその上の液晶配向膜を破壊する手法
が行なわれている。即ち、欠陥画素に含まれる電気光学
素子を物理的に破壊することで黒点化する。外観的に見
ると、白点欠陥（輝点欠陥）に比べると黒点欠陥は目立
たない。しかし、この様なリペア方法では、液晶に印加
される電圧を制御できない為、実際には確定した表示濃
度を保証できない。
ロセスにおいて、静電気ダメージなどにより欠陥画素が
ある割合で発生することは避けられない。しかし、欠陥
画素が表示装置の表示領域に一個だけ発生した場合で
も、その表示装置を不良として廃棄するのは、歩留りに
影響し製造単価に響くことになる。そこで、従来から欠
陥画素を可能な限り再生もしくは修復する「リペア」を
行なっているのが現状である。尚、リペアには欠陥画素
を外観的に目立たなくする対症療法的な修復も含まれ
る。一般的なリペアの手法には、レーザなどで欠陥画素
の画素電極あるいはその上の液晶配向膜を破壊する手法
が行なわれている。即ち、欠陥画素に含まれる電気光学
素子を物理的に破壊することで黒点化する。外観的に見
ると、白点欠陥（輝点欠陥）に比べると黒点欠陥は目立
たない。しかし、この様なリペア方法では、液晶に印加
される電圧を制御できない為、実際には確定した表示濃
度を保証できない。
【０００５】別のリペア方法では、図８に示す様に導体
ＰＴＮをレーザ光の照射により切断部ＣＴで切断し、欠
陥を含む電気光学素子及び保持容量Ｃｓを薄膜トランジ
スタＴＦＴから切り離す。この場合の等価回路を図９に
示す。図示する様に、薄膜トランジスタＴＦＴのソース
Ｓは信号線Ｙに接続し、ゲートＧは走査線Ｘに接続し、
ドレインＤは保持容量Ｃｓ及び電気光学素子に接続して
いる。この例の場合、電気光学素子は液晶セルＣｌｃで
あり、等価的にコンデンサで表わしている。液晶セルＣ
ｌｃは画素電極と対向電極との間に保持された液晶から
なる。画素電極は薄膜トランジスタＴＦＴのドレインＤ
に接続し、対向電極には一定の電位が印加されている。
一方、保持容量Ｃｓの一端はドレインＤに接続され、他
端は所定の電位が供給される容量線Ｘｓに接続されてい
る。これらのＴＦＴ、Ｃｌｃ、Ｃｓは導体ＰＴＮによっ
て互いに接続されている。保持容量Ｃｓに短絡欠陥が発
生することが多く、この場合保持容量Ｃｓと液晶セルＣ
ｌｃが切断部ＣＴでＴＦＴから切り離される。しかし、
この様なリペア方式は実際的ではなく欠陥画素を目立た
なくする様に修復することが難しい。Ｃｓに短絡欠陥が
発生すると、図示の修復状態では液晶セルＣｌｃの一端
に短絡したＣｓを介して容量線Ｘｓの電位が印加され、
液晶セルＣｌｃの他端には対向電極の電位が印加され
る。従って、液晶セルＣｌｃには常時直流電圧が印加さ
れた状態になる。例えば、対向電極の電位と容量線Ｘｓ
の電位が同レベルであると、ノーマリホワイトモードの
場合液晶セルＣｌｃは常時白レベルの輝度を表示するこ
とになり、欠陥が逆に目立ってしまう。
ＰＴＮをレーザ光の照射により切断部ＣＴで切断し、欠
陥を含む電気光学素子及び保持容量Ｃｓを薄膜トランジ
スタＴＦＴから切り離す。この場合の等価回路を図９に
示す。図示する様に、薄膜トランジスタＴＦＴのソース
Ｓは信号線Ｙに接続し、ゲートＧは走査線Ｘに接続し、
ドレインＤは保持容量Ｃｓ及び電気光学素子に接続して
いる。この例の場合、電気光学素子は液晶セルＣｌｃで
あり、等価的にコンデンサで表わしている。液晶セルＣ
ｌｃは画素電極と対向電極との間に保持された液晶から
なる。画素電極は薄膜トランジスタＴＦＴのドレインＤ
に接続し、対向電極には一定の電位が印加されている。
一方、保持容量Ｃｓの一端はドレインＤに接続され、他
端は所定の電位が供給される容量線Ｘｓに接続されてい
る。これらのＴＦＴ、Ｃｌｃ、Ｃｓは導体ＰＴＮによっ
て互いに接続されている。保持容量Ｃｓに短絡欠陥が発
生することが多く、この場合保持容量Ｃｓと液晶セルＣ
ｌｃが切断部ＣＴでＴＦＴから切り離される。しかし、
この様なリペア方式は実際的ではなく欠陥画素を目立た
なくする様に修復することが難しい。Ｃｓに短絡欠陥が
発生すると、図示の修復状態では液晶セルＣｌｃの一端
に短絡したＣｓを介して容量線Ｘｓの電位が印加され、
液晶セルＣｌｃの他端には対向電極の電位が印加され
る。従って、液晶セルＣｌｃには常時直流電圧が印加さ
れた状態になる。例えば、対向電極の電位と容量線Ｘｓ
の電位が同レベルであると、ノーマリホワイトモードの
場合液晶セルＣｌｃは常時白レベルの輝度を表示するこ
とになり、欠陥が逆に目立ってしまう。
【０００６】
【課題を解決する為の手段】上述した従来の技術の課題
を解決する為に以下の手段を講じた。即ち、本発明に係
る表示装置は、基本的に、行状の走査線と、列状の信号
線と、両者の交差部に保持された行列状の画素とを備え
ている。前記画素は、走査線によって選択された時信号
線から電気信号を取り込む能動素子と、取り込んだ電気
信号を保持する容量素子と、保持された電気信号に応じ
て光学状態が変化する電気光学素子と、前記能動素子、
前記容量素子及び前記電気光学素子を互いに接続する導
体とからなる。特徴事項として、前記導体は、前記容量
素子に欠陥があるとき前記電気光学素子と前記能動素子
との電気的な接続を維持したまま前記容量素子を前記電
気光学素子から電気的に切断可能なパタン形状を有す
る。具体的には、前記能動素子、容量素子、電気光学素
子及び導体は透明基板の一面側に集積形成されており、
前記導体は透明基板の他面側から入射するレーザ光の照
射を受けて部分的に切断可能なパタン形状を有する。好
ましくは、前記導体は、レーザ光の照射を受けて切断可
能なくびれたパタン形状を有する。又、前記能動素子
は、走査線に接続したゲート、信号線に接続したソース
及び前記電気光学素子と容量素子とに接続したドレイン
を有する薄膜トランジスタからなり、前記導体は該薄膜
トランジスタを構成する半導体薄膜と同一層である。
又、前記薄膜トランジスタは、多結晶シリコンからなる
半導体薄膜で構成されている。又、前記電気光学素子
は、前記能動素子に接続した画素電極と、該画素電極に
対向配置されて所定の電位に保持された対向電極と、両
電極の間に保持された液晶とからなる。又、前記画素電
極は金属反射膜或いは透明導電膜からなり、前記能動素
子、容量素子及び導体は該画素電極の下層に配されてい
る。
を解決する為に以下の手段を講じた。即ち、本発明に係
る表示装置は、基本的に、行状の走査線と、列状の信号
線と、両者の交差部に保持された行列状の画素とを備え
ている。前記画素は、走査線によって選択された時信号
線から電気信号を取り込む能動素子と、取り込んだ電気
信号を保持する容量素子と、保持された電気信号に応じ
て光学状態が変化する電気光学素子と、前記能動素子、
前記容量素子及び前記電気光学素子を互いに接続する導
体とからなる。特徴事項として、前記導体は、前記容量
素子に欠陥があるとき前記電気光学素子と前記能動素子
との電気的な接続を維持したまま前記容量素子を前記電
気光学素子から電気的に切断可能なパタン形状を有す
る。具体的には、前記能動素子、容量素子、電気光学素
子及び導体は透明基板の一面側に集積形成されており、
前記導体は透明基板の他面側から入射するレーザ光の照
射を受けて部分的に切断可能なパタン形状を有する。好
ましくは、前記導体は、レーザ光の照射を受けて切断可
能なくびれたパタン形状を有する。又、前記能動素子
は、走査線に接続したゲート、信号線に接続したソース
及び前記電気光学素子と容量素子とに接続したドレイン
を有する薄膜トランジスタからなり、前記導体は該薄膜
トランジスタを構成する半導体薄膜と同一層である。
又、前記薄膜トランジスタは、多結晶シリコンからなる
半導体薄膜で構成されている。又、前記電気光学素子
は、前記能動素子に接続した画素電極と、該画素電極に
対向配置されて所定の電位に保持された対向電極と、両
電極の間に保持された液晶とからなる。又、前記画素電
極は金属反射膜或いは透明導電膜からなり、前記能動素
子、容量素子及び導体は該画素電極の下層に配されてい
る。
【０００７】本発明は上述した修復前の表示装置の他、
修復後の表示装置を包含している。即ち、本表示装置
は、行状の走査線と、列状の信号線と、両者の交差部に
配された行列状の画素とを備え、前記画素は、走査線に
よって選択された時信号線から電気信号を取り込む能動
素子と、取り込んだ電気信号を保持する容量素子と、保
持された電気信号に応じて光学状態が変化する電気光学
素子と、前記能動素子、前記容量素子及び前記電気光学
素子を互いに接続する導体とからなる。特徴事項とし
て、各画素に含まれる容量素子は欠陥容量素子と非欠陥
容量素子とがあり、欠陥容量素子を含む画素では前記能
動素子と前記電気光学素子との電気的接続を維持したま
ま、欠陥容量素子が前記導体から選択的に切り離されて
いる。
修復後の表示装置を包含している。即ち、本表示装置
は、行状の走査線と、列状の信号線と、両者の交差部に
配された行列状の画素とを備え、前記画素は、走査線に
よって選択された時信号線から電気信号を取り込む能動
素子と、取り込んだ電気信号を保持する容量素子と、保
持された電気信号に応じて光学状態が変化する電気光学
素子と、前記能動素子、前記容量素子及び前記電気光学
素子を互いに接続する導体とからなる。特徴事項とし
て、各画素に含まれる容量素子は欠陥容量素子と非欠陥
容量素子とがあり、欠陥容量素子を含む画素では前記能
動素子と前記電気光学素子との電気的接続を維持したま
ま、欠陥容量素子が前記導体から選択的に切り離されて
いる。
【０００８】更に、本発明は表示装置の修復方法を包含
している。即ち、行状の走査線と、列状の信号線と、両
者の交差部に配された行列状の画素とを備え、前記画素
は、走査線によって選択された時信号線から電気信号を
取り込む能動素子と、取り込んだ電気信号を保持する容
量素子と、保持された電気信号に応じて光学状態が変化
する電気光学素子と、前記能動素子、前記容量素子及び
前記電気光学素子を互いに接続する導体とからなる表示
装置の修復方法であって、容量素子に起因する欠陥画素
が含まれているとき、前記欠陥画素内で、能動素子と電
気光学素子との電気的な接続を保ったまま容量素子のみ
を前記導体から電気的に切り離すことを特徴とする。
している。即ち、行状の走査線と、列状の信号線と、両
者の交差部に配された行列状の画素とを備え、前記画素
は、走査線によって選択された時信号線から電気信号を
取り込む能動素子と、取り込んだ電気信号を保持する容
量素子と、保持された電気信号に応じて光学状態が変化
する電気光学素子と、前記能動素子、前記容量素子及び
前記電気光学素子を互いに接続する導体とからなる表示
装置の修復方法であって、容量素子に起因する欠陥画素
が含まれているとき、前記欠陥画素内で、能動素子と電
気光学素子との電気的な接続を保ったまま容量素子のみ
を前記導体から電気的に切り離すことを特徴とする。
【０００９】加えて本発明は、表示装置の製造方法を包
含している。即ち、行状の走査線と、列状の信号線と、
両者の交差部に配された行列状の画素とを備え、前記画
素は、走査線によって選択された時信号線から電気信号
を取り込む能動素子と、取り込んだ電気信号を保持する
容量素子と、保持された電気信号に応じて光学状態が変
化する電気光学素子と、前記能動素子、前記容量素子及
び前記電気光学素子を互いに接続する導体とからなる表
示装置の製造方法であって、各画素ごとに、能動素子、
電気光学素子および容量素子を形成する形成工程と、こ
れらの能動素子、電気光学素子および容量素子を互いに
電気的に接続する導体をパタニングする食刻工程と、容
量素子に起因する欠陥画素が含まれているとき、該欠陥
画素内で能動素子と電気光学素子との電気的な接続を保
ったまま容量素子のみを導体から電気的に切り離す修復
工程とを行う。
含している。即ち、行状の走査線と、列状の信号線と、
両者の交差部に配された行列状の画素とを備え、前記画
素は、走査線によって選択された時信号線から電気信号
を取り込む能動素子と、取り込んだ電気信号を保持する
容量素子と、保持された電気信号に応じて光学状態が変
化する電気光学素子と、前記能動素子、前記容量素子及
び前記電気光学素子を互いに接続する導体とからなる表
示装置の製造方法であって、各画素ごとに、能動素子、
電気光学素子および容量素子を形成する形成工程と、こ
れらの能動素子、電気光学素子および容量素子を互いに
電気的に接続する導体をパタニングする食刻工程と、容
量素子に起因する欠陥画素が含まれているとき、該欠陥
画素内で能動素子と電気光学素子との電気的な接続を保
ったまま容量素子のみを導体から電気的に切り離す修復
工程とを行う。
【００１０】上述した様に、本発明に係る修復技術によ
れば、容量素子に欠陥がある時電気光学素子と能動素子
との電気的な接続を維持したまま欠陥容量素子のみを電
気光学素子から電気的に切り離している。従って、容量
素子に短絡欠陥が生じている時でも、不要な直流電圧が
電気光学素子に印加される恐れはない。一方、電気光学
素子は引き続き能動素子に接続されているのでこれによ
り不十分ではあるが動作可能である。即ち、容量素子が
切り離されているので回路的な寄生容量に頼って電気光
学素子が動作するので、正常な画素に比べると電気信号
のリークなどにより輝度レベルが若干ずれる恐れがあ
る。それでも、欠陥画素を黒点化又は白点化するよりも
目立たなくすることができる為、従来に比し効果的なリ
ペア方式と言える。
れば、容量素子に欠陥がある時電気光学素子と能動素子
との電気的な接続を維持したまま欠陥容量素子のみを電
気光学素子から電気的に切り離している。従って、容量
素子に短絡欠陥が生じている時でも、不要な直流電圧が
電気光学素子に印加される恐れはない。一方、電気光学
素子は引き続き能動素子に接続されているのでこれによ
り不十分ではあるが動作可能である。即ち、容量素子が
切り離されているので回路的な寄生容量に頼って電気光
学素子が動作するので、正常な画素に比べると電気信号
のリークなどにより輝度レベルが若干ずれる恐れがあ
る。それでも、欠陥画素を黒点化又は白点化するよりも
目立たなくすることができる為、従来に比し効果的なリ
ペア方式と言える。
【００１１】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は本発明に係る表示装置
の実施形態の一例を示す模式的な部分平面図である。
尚、理解を容易にする為図８に示した従来の表示装置と
対応する部分には対応する参照番号を付してある。本表
示装置は、行状の走査線Ｘと、列状の信号線Ｙと、両者
の交差部に配された行列状の画素ＰＸＬとを備えてい
る。画素ＰＸＬは能動素子と容量素子と電気光学素子と
これらを互いに接続する導体とを含んでいる。能動素子
は薄膜トランジスタＴＦＴからなり、走査線Ｘによって
選択された時信号線Ｙから電気信号を取り込む。容量素
子は保持容量Ｃｓとして形成されており、取り込んだ電
気信号を保持する。電気光学素子は保持された電気信号
に応じて光学状態が変化する。導体ＰＴＮは薄膜トラン
ジスタＴＦＴ、保持容量Ｃｓ及び電気光学素子を互いに
接続する。特徴事項として、導体ＰＴＮは、保持容量Ｃ
ｓに欠陥ＤＦがある時、電気光学素子と薄膜トランジス
タＴＦＴとの電気的な接続を維持したまま、保持容量Ｃ
ｓを電気光学素子から電気的に切断可能なパタン形状を
有する。具体的には、図示の切断部ＣＴにレーザ光を照
射して、短絡欠陥ＤＦを含む保持容量Ｃｓを電気光学素
子から切り離す。具体的には、薄膜トランジスタＴＦ
Ｔ、保持容量Ｃｓ、電気光学素子及び導体ＰＴＮはガラ
スなどの透明基板の一面側に（表面側）集積形成されて
おり、導体ＰＴＮは透明基板の他面側（裏面側）から入
射するレーザ光の照射を受けて部分的に切断可能なパタ
ン形状を有する。好ましくは、導体ＰＴＮはレーザ光の
照射を受けて切断可能なくびれたパタン形状を有する。
尚、薄膜トランジスタＴＦＴは、走査線Ｘに接続したゲ
ートＧ、信号線Ｙに接続したソースＳ及び電気光学素子
と保持容量Ｃｓとに接続したドレインＤを有する。この
場合、導体ＰＴＮは薄膜トランジスタＴＦＴを構成する
半導体薄膜と同一層である。薄膜トランジスタＴＦＴ
は、例えば多結晶シリコンからなる半導体薄膜で構成さ
れている。多結晶シリコンＴＦＴは非晶質シリコンＴＦ
Ｔに比べ電流リークが少ないので、保持容量Ｃｓを切り
離しても電気光学素子をある程度駆動する能力がある。
尚、前述した電気光学素子は、ＴＦＴのドレインＤに接
続した画素電極と、この画素電極に対向配置されて所定
の電位に保持された対向電極と、両電極の間に保持され
た液晶とからなる。この場合、画素電極は金属反射膜か
らなり、ＴＦＴ、保持容量Ｃｓ及び導体ＰＴＮは金属反
射膜の下層に配されている。即ち、本表示装置は反射型
である。反射型の場合、導体ＰＴＮは金属反射膜の下に
置かれており、画素の開口率に関係なく比較的自由にパ
タン設計ができる。従って、所望の部分に切断部ＣＴを
設定することが可能である。尚、本発明は反射型の表示
装置ばかりでなく透過型の表示装置にも適用可能である
ことは言うまでもない。
の形態を詳細に説明する。図１は本発明に係る表示装置
の実施形態の一例を示す模式的な部分平面図である。
尚、理解を容易にする為図８に示した従来の表示装置と
対応する部分には対応する参照番号を付してある。本表
示装置は、行状の走査線Ｘと、列状の信号線Ｙと、両者
の交差部に配された行列状の画素ＰＸＬとを備えてい
る。画素ＰＸＬは能動素子と容量素子と電気光学素子と
これらを互いに接続する導体とを含んでいる。能動素子
は薄膜トランジスタＴＦＴからなり、走査線Ｘによって
選択された時信号線Ｙから電気信号を取り込む。容量素
子は保持容量Ｃｓとして形成されており、取り込んだ電
気信号を保持する。電気光学素子は保持された電気信号
に応じて光学状態が変化する。導体ＰＴＮは薄膜トラン
ジスタＴＦＴ、保持容量Ｃｓ及び電気光学素子を互いに
接続する。特徴事項として、導体ＰＴＮは、保持容量Ｃ
ｓに欠陥ＤＦがある時、電気光学素子と薄膜トランジス
タＴＦＴとの電気的な接続を維持したまま、保持容量Ｃ
ｓを電気光学素子から電気的に切断可能なパタン形状を
有する。具体的には、図示の切断部ＣＴにレーザ光を照
射して、短絡欠陥ＤＦを含む保持容量Ｃｓを電気光学素
子から切り離す。具体的には、薄膜トランジスタＴＦ
Ｔ、保持容量Ｃｓ、電気光学素子及び導体ＰＴＮはガラ
スなどの透明基板の一面側に（表面側）集積形成されて
おり、導体ＰＴＮは透明基板の他面側（裏面側）から入
射するレーザ光の照射を受けて部分的に切断可能なパタ
ン形状を有する。好ましくは、導体ＰＴＮはレーザ光の
照射を受けて切断可能なくびれたパタン形状を有する。
尚、薄膜トランジスタＴＦＴは、走査線Ｘに接続したゲ
ートＧ、信号線Ｙに接続したソースＳ及び電気光学素子
と保持容量Ｃｓとに接続したドレインＤを有する。この
場合、導体ＰＴＮは薄膜トランジスタＴＦＴを構成する
半導体薄膜と同一層である。薄膜トランジスタＴＦＴ
は、例えば多結晶シリコンからなる半導体薄膜で構成さ
れている。多結晶シリコンＴＦＴは非晶質シリコンＴＦ
Ｔに比べ電流リークが少ないので、保持容量Ｃｓを切り
離しても電気光学素子をある程度駆動する能力がある。
尚、前述した電気光学素子は、ＴＦＴのドレインＤに接
続した画素電極と、この画素電極に対向配置されて所定
の電位に保持された対向電極と、両電極の間に保持され
た液晶とからなる。この場合、画素電極は金属反射膜か
らなり、ＴＦＴ、保持容量Ｃｓ及び導体ＰＴＮは金属反
射膜の下層に配されている。即ち、本表示装置は反射型
である。反射型の場合、導体ＰＴＮは金属反射膜の下に
置かれており、画素の開口率に関係なく比較的自由にパ
タン設計ができる。従って、所望の部分に切断部ＣＴを
設定することが可能である。尚、本発明は反射型の表示
装置ばかりでなく透過型の表示装置にも適用可能である
ことは言うまでもない。
【００１２】図２は、図１に示した表示装置の等価回路
図である。尚、理解を容易にする為、図９に示した従来
の表示装置と対応する部分には対応する参照番号を付し
てある。画素ＰＸＬは薄膜トランジスタＴＦＴと保持容
量Ｃｓと液晶セル（電気光学素子）Ｃｌｃとを含んでい
る。ＴＦＴとＣｌｃとＣｓは導体ＰＴＮによって互いに
電気接続されている。この例では、保持容量Ｃｓの部分
で、絶縁膜の破壊などによりドレインＤと容量線Ｘｓと
が短絡し、欠陥ＤＦ（図１）を生じている。保持容量Ｃ
ｓの欠陥により、ＴＦＴのドレインＤと容量線Ｘｓは短
絡している。この場合、導体ＰＴＮを丁度ＣＴでレーザ
カットし、保持容量ＣｓをドレインＤから切り離す。こ
れにより、ＴＦＴを介して入力された電気信号は、液晶
セルＣｌｃの画素電極のみに印加される。これにより、
Ｃｓの欠陥に起因するイレギュラーな電位がＣｌｃの画
素電極に印加されることがない。従って、液晶セルＣｌ
ｃは主として自己の保持特性のみでＴＦＴにより駆動さ
れることになる。この様に、保持容量Ｃｓの部分で万一
短絡欠陥などの異常が発生しても、欠陥容量Ｃｓをレー
ザ光で切り離すことによって、液晶セルＣｌｃの画素電
極にはほぼ本来の電気信号電位が供給可能である。この
様な修復は、図２に示すようにＴＦＴの次にＣｌｃとＣ
ｓを順に配列することで可能になる。図９の構造に比
べ、図２の構造は修復後でも入力された電気信号の電位
を画素電極に供給でき、正常な画素とほぼ同等の信号電
位が保持可能となる為、表示エリアを巨視的に見た場合
画質のレベルを下げることがない。ここで、修復された
画素には、信号電位と完全に同等ではなく、ほぼ同等な
電位を供給可能である。巨視的ではなく微視的に見る
と、修復された画素は保持容量が切り離されている為、
例えば液晶セルＣｌｃ自身の保持率やＴＦＴの電流リー
クなどに依存して、正常な画素に比べ、入力された電気
信号の電位を保持する能力が若干劣るからである。この
場合、修復された画素の周辺を微視的に観察すると、微
細なレベルのフリッカや微細な輝度レベルのずれが観察
される。但し、百万個を超える画素を含む表示領域を巨
視的に見れば、この様なわずかな相違はほとんど視認不
可能である。
図である。尚、理解を容易にする為、図９に示した従来
の表示装置と対応する部分には対応する参照番号を付し
てある。画素ＰＸＬは薄膜トランジスタＴＦＴと保持容
量Ｃｓと液晶セル（電気光学素子）Ｃｌｃとを含んでい
る。ＴＦＴとＣｌｃとＣｓは導体ＰＴＮによって互いに
電気接続されている。この例では、保持容量Ｃｓの部分
で、絶縁膜の破壊などによりドレインＤと容量線Ｘｓと
が短絡し、欠陥ＤＦ（図１）を生じている。保持容量Ｃ
ｓの欠陥により、ＴＦＴのドレインＤと容量線Ｘｓは短
絡している。この場合、導体ＰＴＮを丁度ＣＴでレーザ
カットし、保持容量ＣｓをドレインＤから切り離す。こ
れにより、ＴＦＴを介して入力された電気信号は、液晶
セルＣｌｃの画素電極のみに印加される。これにより、
Ｃｓの欠陥に起因するイレギュラーな電位がＣｌｃの画
素電極に印加されることがない。従って、液晶セルＣｌ
ｃは主として自己の保持特性のみでＴＦＴにより駆動さ
れることになる。この様に、保持容量Ｃｓの部分で万一
短絡欠陥などの異常が発生しても、欠陥容量Ｃｓをレー
ザ光で切り離すことによって、液晶セルＣｌｃの画素電
極にはほぼ本来の電気信号電位が供給可能である。この
様な修復は、図２に示すようにＴＦＴの次にＣｌｃとＣ
ｓを順に配列することで可能になる。図９の構造に比
べ、図２の構造は修復後でも入力された電気信号の電位
を画素電極に供給でき、正常な画素とほぼ同等の信号電
位が保持可能となる為、表示エリアを巨視的に見た場合
画質のレベルを下げることがない。ここで、修復された
画素には、信号電位と完全に同等ではなく、ほぼ同等な
電位を供給可能である。巨視的ではなく微視的に見る
と、修復された画素は保持容量が切り離されている為、
例えば液晶セルＣｌｃ自身の保持率やＴＦＴの電流リー
クなどに依存して、正常な画素に比べ、入力された電気
信号の電位を保持する能力が若干劣るからである。この
場合、修復された画素の周辺を微視的に観察すると、微
細なレベルのフリッカや微細な輝度レベルのずれが観察
される。但し、百万個を超える画素を含む表示領域を巨
視的に見れば、この様なわずかな相違はほとんど視認不
可能である。
【００１３】図３は、図１に示した（ａ）−（ｂ）−
（ｃ）−（ｄ）−（ｅ）に沿った断面形状を表わした展
開断面図である。図示する様に、本表示装置は一対の基
板１，９と両者の間に保持された液晶１１とで構成され
ている。上側の基板９の内表面には透明な対向電極１０
が形成されている。一方、下側のガラス基板１の内表面
には、薄膜トランジスタＴＦＴや保持容量Ｃｓが形成さ
れている。ＴＦＴはボトムゲート構造を有し、ゲートＧ
の上にゲート絶縁膜２を介して半導体薄膜３が成膜され
ている。この半導体薄膜３は例えば多結晶シリコンから
なり、所定の形状にパタニングされて、図１に示した導
体ＰＴＮを構成している。半導体薄膜３のゲートＧと対
応する部分には上からストッパ５が形成されており、チ
ャネル領域を保護している。係る構成を有する薄膜トラ
ンジスタＴＦＴは層間絶縁膜４により被覆されている。
その上には信号線Ｙがパタニング形成されており、層間
絶縁膜４に開口したコンタクトを介してＴＦＴのソース
Ｓに電気接続している。一方、保持容量Ｃｓは容量線Ｘ
ｓと半導体薄膜３との間に挟持された絶縁膜を誘電体層
として形成されている。尚、容量線ＸｓはゲートＧを含
む走査線Ｘと同一材料である。又、誘電体層はゲート絶
縁膜２と同一層である。係る構成を有する保持容量Ｃｓ
はＴＦＴのドレインＤに電気接続している。保持容量Ｃ
ｓに図示の短絡欠陥ＤＦが生じた場合、保持容量Ｃｓは
半導体薄膜３の切断部ＣＴでドレインＤから切り離され
る。この場合、切断部ＣＴはガラス基板１の裏面側から
照射されるレーザ光によって処理される。図示する様
に、短絡欠陥ＤＦは容量線Ｘｓと半導体薄膜３との間に
保持されたゲート絶縁膜２の絶縁破壊により発生する場
合が多い。上述したＴＦＴ及びＣｓは平坦化膜７により
被覆されている。その上には、画素電極８が形成されて
おり、パッド電極６を介してＴＦＴのドレインＤとコン
タクトしている。この画素電極８と対向電極１０との間
に保持された液晶１１とで、画素毎に液晶セルが構成さ
れる。本例の場合、画素電極８は金属反射膜からなり、
反射型の表示装置となっている。ＴＦＴやＣｓを構成す
る半導体薄膜３は金属反射膜からなる画素電極８で完全
に覆われる為、外部から視認されることはない。従っ
て、半導体薄膜３のパタン設計は比較的自由度があり、
ＴＦＴと液晶セルの接続を保持したまま、Ｃｓのみを選
択的に切り離し可能な形状にできる。
（ｃ）−（ｄ）−（ｅ）に沿った断面形状を表わした展
開断面図である。図示する様に、本表示装置は一対の基
板１，９と両者の間に保持された液晶１１とで構成され
ている。上側の基板９の内表面には透明な対向電極１０
が形成されている。一方、下側のガラス基板１の内表面
には、薄膜トランジスタＴＦＴや保持容量Ｃｓが形成さ
れている。ＴＦＴはボトムゲート構造を有し、ゲートＧ
の上にゲート絶縁膜２を介して半導体薄膜３が成膜され
ている。この半導体薄膜３は例えば多結晶シリコンから
なり、所定の形状にパタニングされて、図１に示した導
体ＰＴＮを構成している。半導体薄膜３のゲートＧと対
応する部分には上からストッパ５が形成されており、チ
ャネル領域を保護している。係る構成を有する薄膜トラ
ンジスタＴＦＴは層間絶縁膜４により被覆されている。
その上には信号線Ｙがパタニング形成されており、層間
絶縁膜４に開口したコンタクトを介してＴＦＴのソース
Ｓに電気接続している。一方、保持容量Ｃｓは容量線Ｘ
ｓと半導体薄膜３との間に挟持された絶縁膜を誘電体層
として形成されている。尚、容量線ＸｓはゲートＧを含
む走査線Ｘと同一材料である。又、誘電体層はゲート絶
縁膜２と同一層である。係る構成を有する保持容量Ｃｓ
はＴＦＴのドレインＤに電気接続している。保持容量Ｃ
ｓに図示の短絡欠陥ＤＦが生じた場合、保持容量Ｃｓは
半導体薄膜３の切断部ＣＴでドレインＤから切り離され
る。この場合、切断部ＣＴはガラス基板１の裏面側から
照射されるレーザ光によって処理される。図示する様
に、短絡欠陥ＤＦは容量線Ｘｓと半導体薄膜３との間に
保持されたゲート絶縁膜２の絶縁破壊により発生する場
合が多い。上述したＴＦＴ及びＣｓは平坦化膜７により
被覆されている。その上には、画素電極８が形成されて
おり、パッド電極６を介してＴＦＴのドレインＤとコン
タクトしている。この画素電極８と対向電極１０との間
に保持された液晶１１とで、画素毎に液晶セルが構成さ
れる。本例の場合、画素電極８は金属反射膜からなり、
反射型の表示装置となっている。ＴＦＴやＣｓを構成す
る半導体薄膜３は金属反射膜からなる画素電極８で完全
に覆われる為、外部から視認されることはない。従っ
て、半導体薄膜３のパタン設計は比較的自由度があり、
ＴＦＴと液晶セルの接続を保持したまま、Ｃｓのみを選
択的に切り離し可能な形状にできる。
【００１４】図４は、図３に示した表示装置の変形例を
示しており、対応する部分には対応する参照番号を付し
て理解を容易にしている。異なる点は、ＴＦＴがボトム
ゲート構造ではなく、トップゲート構造となっているこ
とである。即ち、半導体薄膜３の上にゲート絶縁膜２を
介してゲートＧが形成されている。これに対応して、保
持容量Ｃｓは下層の半導体薄膜３と上層の容量線Ｘｓと
の間に保持されたゲート絶縁膜２を誘電体層としてい
る。この誘電体層に図示の短絡欠陥ＤＦが発生した時、
保持容量Ｃｓは切断部ＣＴで、ＴＦＴ及び画素電極８か
ら切り離される。
示しており、対応する部分には対応する参照番号を付し
て理解を容易にしている。異なる点は、ＴＦＴがボトム
ゲート構造ではなく、トップゲート構造となっているこ
とである。即ち、半導体薄膜３の上にゲート絶縁膜２を
介してゲートＧが形成されている。これに対応して、保
持容量Ｃｓは下層の半導体薄膜３と上層の容量線Ｘｓと
の間に保持されたゲート絶縁膜２を誘電体層としてい
る。この誘電体層に図示の短絡欠陥ＤＦが発生した時、
保持容量Ｃｓは切断部ＣＴで、ＴＦＴ及び画素電極８か
ら切り離される。
【００１５】図５は、図１に示した本発明に係る表示装
置の変形例を示す模式的な部分平面図である。図示する
様に、導体ＰＴＮの切断部ＣＴは、予めレーザ光の照射
を受けて切断可能なくびれたパタン形状を有する。これ
により、レーザ光の照射で容易に溶融切断可能となり、
周辺の画素電極、液晶及びその配向膜に熱的な悪影響を
及ぼす恐れがなくなる。
置の変形例を示す模式的な部分平面図である。図示する
様に、導体ＰＴＮの切断部ＣＴは、予めレーザ光の照射
を受けて切断可能なくびれたパタン形状を有する。これ
により、レーザ光の照射で容易に溶融切断可能となり、
周辺の画素電極、液晶及びその配向膜に熱的な悪影響を
及ぼす恐れがなくなる。
【００１６】図６は、図２に示した表示装置の変形例を
示す模式的な等価回路図である。本例では、第１の保持
容量Ｃｓ１と、第２の保持容量Ｃｓ２が別々に、ＴＦＴ
のドレインＤに電気接続されている。この場合、Ｃｓ１
に欠陥が生じれば、これをＣＴ１で切断することによ
り、ＴＦＴ及びＣｌｃから切り離すことができる。又、
Ｃｓ２に欠陥が発生した場合、ＣＴ２で切断することに
よりＴＦＴ及びＣｌｃから切り離すことができる。この
様に選択的切断が可能なパタンに導体ＰＴＮを形成すれ
ばよい。
示す模式的な等価回路図である。本例では、第１の保持
容量Ｃｓ１と、第２の保持容量Ｃｓ２が別々に、ＴＦＴ
のドレインＤに電気接続されている。この場合、Ｃｓ１
に欠陥が生じれば、これをＣＴ１で切断することによ
り、ＴＦＴ及びＣｌｃから切り離すことができる。又、
Ｃｓ２に欠陥が発生した場合、ＣＴ２で切断することに
よりＴＦＴ及びＣｌｃから切り離すことができる。この
様に選択的切断が可能なパタンに導体ＰＴＮを形成すれ
ばよい。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス型の表示装置において、容量素子
に欠陥がある時電気光学素子と能動素子との電気的な接
続を維持したまま容量素子を電気光学素子から電気的に
切断可能である為、修復後でも電気光学素子は能動素子
によりほぼ正常に動作可能である。従って、ほとんど表
示品位を低下させることなく欠陥画素の修復が可能にな
る。
アクティブマトリクス型の表示装置において、容量素子
に欠陥がある時電気光学素子と能動素子との電気的な接
続を維持したまま容量素子を電気光学素子から電気的に
切断可能である為、修復後でも電気光学素子は能動素子
によりほぼ正常に動作可能である。従って、ほとんど表
示品位を低下させることなく欠陥画素の修復が可能にな
る。
【図１】本発明に係る表示装置の模式的な部分平面図で
ある。
ある。
【図２】図１に示した表示装置の等価回路図である。
【図３】図１に示した表示装置の展開断面図である。
【図４】図３に示した実施形態の変形例である。
【図５】図１に示した実施形態の変形例である。
【図６】図２に示した実施形態の変形例である。
【図７】従来の表示装置の一般的な構成を示す模式的な
斜視図である。
斜視図である。
【図８】従来の表示装置の一例を示す部分平面図であ
る。
る。
【図９】図８に示した表示装置の等価回路図である。
１・・・ガラス基板、２・・・ゲート絶縁膜、３・・・
半導体薄膜、４・・・層間絶縁膜、７・・・平坦化膜、
８・・・画素電極、９・・・基板、１０・・・対向電
極、１１・・・液晶、Ｘ・・・走査線、Ｙ・・・信号
線、ＴＦＴ・・・薄膜トランジスタ、Ｃｓ・・・保持容
量、ＰＴＮ・・・導体、ＰＸＬ・・・画素、ＣＴ・・・
切断部
半導体薄膜、４・・・層間絶縁膜、７・・・平坦化膜、
８・・・画素電極、９・・・基板、１０・・・対向電
極、１１・・・液晶、Ｘ・・・走査線、Ｙ・・・信号
線、ＴＦＴ・・・薄膜トランジスタ、Ｃｓ・・・保持容
量、ＰＴＮ・・・導体、ＰＸＬ・・・画素、ＣＴ・・・
切断部
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 29/78 ６１２Ａ 29/786 Ｆターム(参考） 2H092 GA26 HA05 JB64 JB68 JB69 JB73 KA04 MA47 NA13 NA29 NA30 5C094 AA42 AA60 BA03 BA43 EA01 EA04 EA07 EB02 FB12 FB14 GB10 5F038 AC05 AV03 CA03 DT18 EZ06 EZ20 5F064 AA20 CC09 CC23 FF06 FF27 FF30 FF42 5F110 AA27 BB02 CC01 CC07 DD02 GG02 GG13 HM20 NN02 NN12 NN73 QQ30
Claims (28)
- 【請求項１】 行状の走査線と、列状の信号線と、両者
の交差部に配された行列状の画素とを備え、 前記画素は、走査線によって選択された時信号線から電
気信号を取り込む能動素子と、取り込んだ電気信号を保
持する容量素子と、保持された電気信号に応じて光学状
態が変化する電気光学素子と、前記能動素子、前記容量
素子及び前記電気光学素子を互いに接続する導体とから
なり、 前記導体は、前記容量素子に欠陥があるとき前記電気光
学素子と前記能動素子との電気的な接続を維持したまま
前記容量素子を前記電気光学素子から電気的に切断可能
なパタン形状を有することを特徴とする表示装置。 - 【請求項２】 前記能動素子、容量素子、電気光学素子
及び導体は透明基板の一面側に集積形成されており、前
記導体は透明基板の他面側から入射するレーザ光の照射
を受けて部分的に切断可能なパタン形状を有する請求項
１記載の表示装置。 - 【請求項３】 前記導体は、レーザ光の照射を受けて切
断可能なくびれたパタン形状を有する請求項２記載の表
示装置。 - 【請求項４】 前記能動素子は、走査線に接続したゲー
ト、信号線に接続したソース及び前記電気光学素子と容
量素子とに接続したドレインを有する薄膜トランジスタ
からなり、前記導体は該薄膜トランジスタを構成する半
導体薄膜と同一層である請求項１記載の表示装置。 - 【請求項５】 前記薄膜トランジスタは、多結晶シリコ
ンからなる半導体薄膜で構成されている請求項４記載の
表示装置。 - 【請求項６】 前記電気光学素子は、前記能動素子に接
続した画素電極と、該画素電極に対向配置されて所定の
電位に保持された対向電極と、両電極の間に保持された
液晶とからなる請求項１記載の表示装置。 - 【請求項７】 前記画素電極は金属反射膜又は透明導電
膜からなり、前記能動素子、容量素子及び導体は該画素
電極の下層に配されている請求項６記載の表示装置。 - 【請求項８】 行状の走査線と、列状の信号線と、両者
の交差部に配された行列状の画素とを備え、 前記画素は、走査線によって選択された時信号線から電
気信号を取り込む能動素子と、取り込んだ電気信号を保
持する容量素子と、保持された電気信号に応じて光学状
態が変化する電気光学素子と、前記能動素子、前記容量
素子及び前記電気光学素子を互いに接続する導体とから
なり、 各画素に含まれる容量素子は欠陥容量素子と非欠陥容量
素子とがあり、 欠陥容量素子を含む画素では前記能動素子と前記電気光
学素子との電気的接続を維持したまま、欠陥容量素子が
前記導体から選択的に切り離されている表示装置。 - 【請求項９】 前記能動素子、容量素子、電気光学素子
及び導体は透明基板の一面側に集積形成されており、前
記導体は透明基板の他面側から入射するレーザ光の照射
を受けて部分的に切断され該欠陥容量素子を切り離す請
求項８記載の表示装置。 - 【請求項１０】 前記導体は、レーザ光の照射を受けて
切断された部分がくびれた形状を有する請求項９記載の
表示装置。 - 【請求項１１】 前記能動素子は、走査線に接続したゲ
ート、信号線に接続したソース及び前記電気光学素子と
容量素子とに接続したドレインを有する薄膜トランジス
タからなり、前記導体は該薄膜トランジスタを構成する
半導体薄膜と同一層である請求項８記載の表示装置。 - 【請求項１２】 前記薄膜トランジスタは、多結晶シリ
コンからなる半導体薄膜で構成されている請求項１１記
載の表示装置。 - 【請求項１３】 前記電気光学素子は、前記能動素子に
接続した画素電極と、該画素電極に対向配置されて所定
の電位に保持された対向電極と、両電極の間に保持され
た液晶とからなる請求項８記載の表示装置。 - 【請求項１４】 前記画素電極は金属反射膜又は透明導
電膜からなり、前記能動素子、容量素子及び導体は該画
素電極の下層に配されている請求項１３記載の表示装
置。 - 【請求項１５】 行状の走査線と、列状の信号線と、両
者の交差部に配された行列状の画素とを備え、前記画素
は、走査線によって選択された時信号線から電気信号を
取り込む能動素子と、取り込んだ電気信号を保持する容
量素子と、保持された電気信号に応じて光学状態が変化
する電気光学素子と、前記能動素子、前記容量素子及び
前記電気光学素子を互いに接続する導体とからなる表示
装置の修復方法であって、 容量素子に起因する欠陥画素が含まれているとき、前記
欠陥画素内で、能動素子と電気光学素子との電気的な接
続を保ったまま容量素子のみを前記導体から電気的に切
り離すことを特徴とする表示装置の修復方法。 - 【請求項１６】 前記能動素子、容量素子、電気光学素
子及び導体は透明基板の一面側に集積形成されており、
透明基板の他面側からレーザ光を入射して前記導体に照
射しこれを選択的に切断して容量素子を切り離す請求項
１５記載の表示装置の修復方法。 - 【請求項１７】 前記導体は、レーザ光の照射を受けて
切断された部分がくびれた形状を有する請求項１６記載
の表示装置の修復方法。 - 【請求項１８】 前記能動素子は、走査線に接続したゲ
ート、信号線に接続したソース及び前記電気光学素子と
容量素子とに接続したドレインを有する薄膜トランジス
タからなり、前記導体は該薄膜トランジスタを構成する
半導体薄膜と同一層である請求項１５記載の表示装置の
修復方法。 - 【請求項１９】 前記薄膜トランジスタは、多結晶シリ
コンからなる半導体薄膜で構成されている請求項１８記
載の表示装置の修復方法。 - 【請求項２０】 前記電気光学素子は、前記能動素子に
接続した画素電極と、該画素電極に対向配置されて所定
の電位に保持された対向電極と、両電極の間に保持され
た液晶とからなる請求項１５記載の表示装置の修復方
法。 - 【請求項２１】 前記画素電極は金属反射膜又は透明導
電膜からなり、前記能動素子、容量素子及び導体は該画
素電極の下層に配されている請求項２０記載の表示装置
の修復方法。 - 【請求項２２】 行状の走査線と、列状の信号線と、両
者の交差部に配された行列状の画素とを備え、前記画素
は、走査線によって選択された時信号線から電気信号を
取り込む能動素子と、取り込んだ電気信号を保持する容
量素子と、保持された電気信号に応じて光学状態が変化
する電気光学素子と、前記能動素子、前記容量素子及び
前記電気光学素子を互いに接続する導体とからなる表示
装置の製造方法であって、 各画素ごとに、能動素子、電気光学素子および容量素子
を形成する形成工程と、 これらの能動素子、電気光学素子および容量素子を互い
に電気的に接続する導体をパタニングする食刻工程と、 容量素子に起因する欠陥画素が含まれているとき、該欠
陥画素内で能動素子と電気光学素子との電気的な接続を
保ったまま容量素子のみを導体から電気的に切り離す修
復工程とを行う表示装置の製造方法。 - 【請求項２３】 前記形成工程は、能動素子、容量素
子、電気光学素子及び導体を透明基板の一面側に集積形
成し、 前記修復工程は、透明基板の他面側からレーザ光を入射
して前記導体に照射しこれを選択的に切断して容量素子
を切り離す請求項２２記載の表示装置の製造方法。 - 【請求項２４】 前記食刻工程は、レーザ光の照射を受
けて切断されるべき部分の導体をくびれた形状にパタニ
ングする請求項２３記載の表示装置の製造方法。 - 【請求項２５】 前記形成工程は、能動素子として、走
査線に接続したゲート、信号線に接続したソース及び電
気光学素子と容量素子とに接続したドレインを有する薄
膜トランジスタを形成し、 前記食刻工程は、該薄膜トランジスタを構成する半導体
薄膜と同一層の導体をパタニングする請求項２２記載の
表示装置の製造方法。 - 【請求項２６】 前記形成工程は、多結晶シリコンから
なる半導体薄膜で構成された薄膜トランジスタを形成す
る請求項２５記載の表示装置の製造方法。 - 【請求項２７】 前記形成工程は、能動素子に接続した
画素電極と、該画素電極に対向配置されて所定の電位に
保持された対向電極と、両電極の間に保持された液晶と
からなる電気光学素子を形成する請求項２２記載の表示
装置の製造方法。 - 【請求項２８】 前記形成工程は、金属反射膜又は透明
導電膜からなる画素電極を形成し、能動素子、容量素子
及び導体を該画素電極の下層に配する請求項２７記載の
表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23136199A JP4517419B2 (ja) | 1999-08-18 | 1999-08-18 | 表示装置及びその修復方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23136199A JP4517419B2 (ja) | 1999-08-18 | 1999-08-18 | 表示装置及びその修復方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001056652A true JP2001056652A (ja) | 2001-02-27 |
| JP4517419B2 JP4517419B2 (ja) | 2010-08-04 |
Family
ID=16922426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23136199A Expired - Fee Related JP4517419B2 (ja) | 1999-08-18 | 1999-08-18 | 表示装置及びその修復方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4517419B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001159872A (ja) * | 1999-09-24 | 2001-06-12 | Toshiba Corp | 平面表示装置およびその製造方法 |
| KR20020091697A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| KR20030094452A (ko) * | 2002-06-04 | 2003-12-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| JP2005252228A (ja) * | 2004-02-05 | 2005-09-15 | Sharp Corp | 表示装置及びその製造方法 |
| JPWO2004068446A1 (ja) * | 2003-01-27 | 2006-05-25 | 東芝松下ディスプレイテクノロジー株式会社 | 有機ｅｌディスプレイの製造方法 |
| KR100694680B1 (ko) * | 2003-09-19 | 2007-03-13 | 샤프 가부시키가이샤 | 액티브 기판, 표시 장치 및 상기 표시 장치의 제조 방법 |
| CN1306332C (zh) * | 2004-04-29 | 2007-03-21 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
| CN1324390C (zh) * | 2004-04-28 | 2007-07-04 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
| CN100388105C (zh) * | 2004-06-28 | 2008-05-14 | Nec液晶技术株式会社 | 液晶显示基板及其修复方法 |
| US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN100451754C (zh) * | 2005-11-29 | 2009-01-14 | 三菱电机株式会社 | 显示装置和显示装置的修复方法 |
| US7978165B2 (en) | 2004-07-20 | 2011-07-12 | Sharp Kabushiki Kaisha | Liquid crystal display device, method for repairing liquid crystal display device, and method for driving liquid crystal display device |
| WO2011141965A1 (ja) * | 2010-05-13 | 2011-11-17 | パナソニック株式会社 | 表示装置及びその製造方法 |
| JP5667992B2 (ja) * | 2011-06-27 | 2015-02-12 | パナソニック株式会社 | 表示装置及びその製造方法 |
| JPWO2013001566A1 (ja) * | 2011-06-27 | 2015-02-23 | パナソニック株式会社 | 表示装置及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06230416A (ja) * | 1993-02-05 | 1994-08-19 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH06289426A (ja) * | 1993-04-06 | 1994-10-18 | Sharp Corp | アクティブマトリクス表示装置の修正方法 |
| JPH09127556A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | 表示装置及びその駆動方法 |
-
1999
- 1999-08-18 JP JP23136199A patent/JP4517419B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06230416A (ja) * | 1993-02-05 | 1994-08-19 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH06289426A (ja) * | 1993-04-06 | 1994-10-18 | Sharp Corp | アクティブマトリクス表示装置の修正方法 |
| JPH09127556A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | 表示装置及びその駆動方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001159872A (ja) * | 1999-09-24 | 2001-06-12 | Toshiba Corp | 平面表示装置およびその製造方法 |
| US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20020091697A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| KR20030094452A (ko) * | 2002-06-04 | 2003-12-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| JPWO2004068446A1 (ja) * | 2003-01-27 | 2006-05-25 | 東芝松下ディスプレイテクノロジー株式会社 | 有機ｅｌディスプレイの製造方法 |
| KR100694680B1 (ko) * | 2003-09-19 | 2007-03-13 | 샤프 가부시키가이샤 | 액티브 기판, 표시 장치 및 상기 표시 장치의 제조 방법 |
| US7436477B2 (en) | 2003-09-19 | 2008-10-14 | Sharp Kabushiki Kaisha | Active substrate, display apparatus and method for producing display apparatus |
| JP2005252228A (ja) * | 2004-02-05 | 2005-09-15 | Sharp Corp | 表示装置及びその製造方法 |
| CN1324390C (zh) * | 2004-04-28 | 2007-07-04 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
| CN1306332C (zh) * | 2004-04-29 | 2007-03-21 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
| CN100388105C (zh) * | 2004-06-28 | 2008-05-14 | Nec液晶技术株式会社 | 液晶显示基板及其修复方法 |
| US7978165B2 (en) | 2004-07-20 | 2011-07-12 | Sharp Kabushiki Kaisha | Liquid crystal display device, method for repairing liquid crystal display device, and method for driving liquid crystal display device |
| CN100451754C (zh) * | 2005-11-29 | 2009-01-14 | 三菱电机株式会社 | 显示装置和显示装置的修复方法 |
| WO2011141965A1 (ja) * | 2010-05-13 | 2011-11-17 | パナソニック株式会社 | 表示装置及びその製造方法 |
| CN102326193A (zh) * | 2010-05-13 | 2012-01-18 | 松下电器产业株式会社 | 显示装置及其制造方法 |
| JP5379229B2 (ja) * | 2010-05-13 | 2013-12-25 | パナソニック株式会社 | 表示装置及びその製造方法 |
| US8665251B2 (en) | 2010-05-13 | 2014-03-04 | Panasonic Corporation | Display device and method of manufacturing the same |
| JP5667992B2 (ja) * | 2011-06-27 | 2015-02-12 | パナソニック株式会社 | 表示装置及びその製造方法 |
| JPWO2013001566A1 (ja) * | 2011-06-27 | 2015-02-23 | パナソニック株式会社 | 表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4517419B2 (ja) | 2010-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7612863B2 (en) | Liquid crystal display having a defect repair mechanism interposed between a light shielding storage line and a light shielding output electrode | |
| US5335102A (en) | Liquid crystal display element and method for treating defective pixels therein | |
| JP4517419B2 (ja) | 表示装置及びその修復方法 | |
| JPH0862634A (ja) | 液晶表示装置 | |
| JP2008287290A (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
| JPS59101693A (ja) | アクティブマトリクス液晶表示装置の画像欠陥救済方法 | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| US20020054037A1 (en) | Matrix array substrate | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| US20040246433A1 (en) | Method and repairing defects in a liquid crystal display | |
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| US20080284930A1 (en) | Storage capacitor | |
| US5508591A (en) | Active matrix display device | |
| JPH0279026A (ja) | 液晶表示素子 | |
| JP3480155B2 (ja) | アクティブマトリクス表示装置及びその製造方法 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| CN114967261A (zh) | 阵列基板的修复方法、阵列基板及显示面板 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JP3029319B2 (ja) | 液晶表示装置 | |
| JPH04349430A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |