JP3310615B2 - アクティブマトリクス型液晶表示装置および画素欠陥修正方法 - Google Patents
アクティブマトリクス型液晶表示装置および画素欠陥修正方法Info
- Publication number
- JP3310615B2 JP3310615B2 JP10740998A JP10740998A JP3310615B2 JP 3310615 B2 JP3310615 B2 JP 3310615B2 JP 10740998 A JP10740998 A JP 10740998A JP 10740998 A JP10740998 A JP 10740998A JP 3310615 B2 JP3310615 B2 JP 3310615B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- liquid crystal
- display device
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表示用画素電極に
スイッチング素子を介して駆動信号を印加することによ
り表示する装置、特に、マトリクス状に画素電極を配列
するマトリクス型液晶表示装置およびその画素欠陥修正
方法に関する。
スイッチング素子を介して駆動信号を印加することによ
り表示する装置、特に、マトリクス状に画素電極を配列
するマトリクス型液晶表示装置およびその画素欠陥修正
方法に関する。
【０００２】
【従来の技術】従来、液晶表示装置のような表示装置
は、マトリクス状に配列された複数の画素電極とこれら
の画素電極と対向して配される対向電極を備え、両電極
間に表示媒体（液晶等）を介在させている。上記の表示
装置は、画素電極に選択的に電圧を印加することによ
り、画面上に表示パターンを形成し、さらに、選択され
た画素電極と対向電極をの間に印加される電圧により、
表示媒体が表示データを光学的に変調して上記パターン
を可視化する。
は、マトリクス状に配列された複数の画素電極とこれら
の画素電極と対向して配される対向電極を備え、両電極
間に表示媒体（液晶等）を介在させている。上記の表示
装置は、画素電極に選択的に電圧を印加することによ
り、画面上に表示パターンを形成し、さらに、選択され
た画素電極と対向電極をの間に印加される電圧により、
表示媒体が表示データを光学的に変調して上記パターン
を可視化する。
【０００３】画素電極の駆動方法としては、マトリクス
状に配された画素電極のそれぞれにスイッチング素子を
接続し、画素電極をスイッチング素子により駆動する、
いわゆるアクティブマトリクス駆動方式が知られてい
る。上記のスイッチング素子としては、ＴＦＴ（薄膜ト
ランジスタ）、ＭＩＭ（金属−絶縁膜−金属）素子等が
一般的に知られている。
状に配された画素電極のそれぞれにスイッチング素子を
接続し、画素電極をスイッチング素子により駆動する、
いわゆるアクティブマトリクス駆動方式が知られてい
る。上記のスイッチング素子としては、ＴＦＴ（薄膜ト
ランジスタ）、ＭＩＭ（金属−絶縁膜−金属）素子等が
一般的に知られている。
【０００４】アクティブマトリクス表示装置には、電圧
無印可で透過率の高いノーマリホワイトモードと電圧無
印可で透過率が低いノーマリブラックモードの２種類が
あり、両者とも、印加される画素電極と対向電極との電
位差に応じて、無段階に中間の透過率を示す。
無印可で透過率の高いノーマリホワイトモードと電圧無
印可で透過率が低いノーマリブラックモードの２種類が
あり、両者とも、印加される画素電極と対向電極との電
位差に応じて、無段階に中間の透過率を示す。
【０００５】
【発明が解決しようとする課題】しかしながら、近年ア
クティブマトリクス表示装置の高精細化が求められるに
伴い、画素数は飛躍的に増大し、ＶＧＡで６４０×ＲＧ
Ｂ×４８０（約９０万個）、ＳＶＧＡでは８００×ＲＧ
Ｂ×６００（約１４０万個）、ＸＧＡでは１０２４×Ｒ
ＧＢ×７６８（約２３０万個）、ＥＷＳでは１１５２×
ＲＧＢ×９００（約３１０万個）を超え、すべての画素
を無欠陥で製造することは、極めて困難になっている。
クティブマトリクス表示装置の高精細化が求められるに
伴い、画素数は飛躍的に増大し、ＶＧＡで６４０×ＲＧ
Ｂ×４８０（約９０万個）、ＳＶＧＡでは８００×ＲＧ
Ｂ×６００（約１４０万個）、ＸＧＡでは１０２４×Ｒ
ＧＢ×７６８（約２３０万個）、ＥＷＳでは１１５２×
ＲＧＢ×９００（約３１０万個）を超え、すべての画素
を無欠陥で製造することは、極めて困難になっている。
【０００６】この課題を解決するため、アクティブマト
リクス表示装置の輝点欠陥を修正する方法として、図３
および図４に示す方法が提案されている。これは、走査
線１と、走査線１を覆うゲート絶縁膜９と、ゲート絶縁
膜９上に構成されたスイッチング素子とを覆う層間絶縁
膜を介して、スイッチング素子に接続された画素電極４
と、レーザ加工可能なリペア領域とが設けられており、
レーザ加工によりリペア領域を溶融して画素電極４と走
査線１とを短絡し、スイッチング素子を介さず画素電極
４を走査信号１で直接駆動し、欠陥画素を黒点に変える
方法である。
リクス表示装置の輝点欠陥を修正する方法として、図３
および図４に示す方法が提案されている。これは、走査
線１と、走査線１を覆うゲート絶縁膜９と、ゲート絶縁
膜９上に構成されたスイッチング素子とを覆う層間絶縁
膜を介して、スイッチング素子に接続された画素電極４
と、レーザ加工可能なリペア領域とが設けられており、
レーザ加工によりリペア領域を溶融して画素電極４と走
査線１とを短絡し、スイッチング素子を介さず画素電極
４を走査信号１で直接駆動し、欠陥画素を黒点に変える
方法である。
【０００７】また、別の方法では、図５および図６に示
すように走査線１と、信号線２と、スイッチング素子６
とを覆う層間絶縁膜上に画素電極４が設けられ、層間絶
縁膜に設けられたコンタクトホール５を介して画素電極
４とスイッチング素子６のドレイン電極７とが電気的に
接続され、各画素電極４から延出されたレーザ加工可能
なリペア領域１１を信号線２と重畳する構造が提案され
ている。
すように走査線１と、信号線２と、スイッチング素子６
とを覆う層間絶縁膜上に画素電極４が設けられ、層間絶
縁膜に設けられたコンタクトホール５を介して画素電極
４とスイッチング素子６のドレイン電極７とが電気的に
接続され、各画素電極４から延出されたレーザ加工可能
なリペア領域１１を信号線２と重畳する構造が提案され
ている。
【０００８】また、図７および図８に示すように、画素
電極４に対して信号線２から延出されたレーザ加工可能
なリペア領域を画素電極４と重畳する構造が提案されて
いる。
電極４に対して信号線２から延出されたレーザ加工可能
なリペア領域を画素電極４と重畳する構造が提案されて
いる。
【０００９】図５乃至図８で示される方法は、レーザ加
工によりリペア領域を溶融して画素電極４と信号線２と
を短絡し、スイッチング素子６を介さず画素電極４を信
号線２で直接駆動し、欠陥画素を黒点に変える方法であ
る。しかし、この方法では、特開平９−１５２６２５号
公報に示されるようなアクティブマトリクス型液晶表示
装置の画素欠陥を修正する場合、誘電率の低い有機材料
で膜厚１．５μｍ以上の層間絶縁膜を形成するため、リ
ペア領域の信号線２と画素電極４との距離が離れすぎ、
レーザ加工によって接続する事は極めて困難になるとい
う課題があった。
工によりリペア領域を溶融して画素電極４と信号線２と
を短絡し、スイッチング素子６を介さず画素電極４を信
号線２で直接駆動し、欠陥画素を黒点に変える方法であ
る。しかし、この方法では、特開平９−１５２６２５号
公報に示されるようなアクティブマトリクス型液晶表示
装置の画素欠陥を修正する場合、誘電率の低い有機材料
で膜厚１．５μｍ以上の層間絶縁膜を形成するため、リ
ペア領域の信号線２と画素電極４との距離が離れすぎ、
レーザ加工によって接続する事は極めて困難になるとい
う課題があった。
【００１０】本発明は、以上のような従来の問題点に鑑
みなされたものであって、このような従来技術ではなし
えなかったアクティブマトリクス表示装置の輝点欠陥を
修正する方法を提供することを目的としている。
みなされたものであって、このような従来技術ではなし
えなかったアクティブマトリクス表示装置の輝点欠陥を
修正する方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項１記載のアクティブマトリクス
型液晶表示装置は、複数の走査線と、該走査線を覆うゲ
ート絶縁膜と、該ゲート絶縁膜上に該走査線と直交する
ように形成された複数の信号線と、該走査線に印加され
る走査電圧によりオン・オフして該信号線を介した信号
電圧の印加をスイッチングするスイッチング素子と、少
なくとも該走査線と、該信号線と、該スイッチング素子
とを覆う第１層間絶縁膜と、該第１層間絶縁膜を覆う第
２層間絶縁膜と、該第２層間絶縁膜上で隣り合う該走査
線と隣り合う該信号線とで囲まれた領域に配置される画
素電極と、を有する基板からなるアクティブマトリクス
型液晶表示装置において、前記信号線上の前記第２層間
絶縁膜に設けられたコンタクトホールを介し、前記画素
電極の一部が前記第１層間絶縁膜と接触する領域を１画
素毎に少なくとも１箇所は備えていることを特徴として
いる。
ために、本発明の請求項１記載のアクティブマトリクス
型液晶表示装置は、複数の走査線と、該走査線を覆うゲ
ート絶縁膜と、該ゲート絶縁膜上に該走査線と直交する
ように形成された複数の信号線と、該走査線に印加され
る走査電圧によりオン・オフして該信号線を介した信号
電圧の印加をスイッチングするスイッチング素子と、少
なくとも該走査線と、該信号線と、該スイッチング素子
とを覆う第１層間絶縁膜と、該第１層間絶縁膜を覆う第
２層間絶縁膜と、該第２層間絶縁膜上で隣り合う該走査
線と隣り合う該信号線とで囲まれた領域に配置される画
素電極と、を有する基板からなるアクティブマトリクス
型液晶表示装置において、前記信号線上の前記第２層間
絶縁膜に設けられたコンタクトホールを介し、前記画素
電極の一部が前記第１層間絶縁膜と接触する領域を１画
素毎に少なくとも１箇所は備えていることを特徴として
いる。
【００１２】請求項２記載のアクティブマトリクス型液
晶表示装置は、請求項１記載のアクティブマトリクス型
液晶表示装置において、前記第２層間絶縁膜が有機材料
であることを特徴としている。
晶表示装置は、請求項１記載のアクティブマトリクス型
液晶表示装置において、前記第２層間絶縁膜が有機材料
であることを特徴としている。
【００１３】請求項３記載の画素欠陥修正方法は、請求
項１または請求項２において、レーザ加工で画素電極と
信号線を短絡することを特徴としている。
項１または請求項２において、レーザ加工で画素電極と
信号線を短絡することを特徴としている。
【００１４】本発明によれば、走査線、該走査線を覆う
ゲート絶縁膜、スイッチング素子を覆う第１層間絶縁膜
と、該第１層間絶縁膜を覆う第２層間絶縁膜に分け、画
素電極と信号線で第１層間絶縁膜を挟んだリペア領域を
形成するよう、厚い有機絶縁膜の第２層絶縁膜に貫通す
るコンタクトホールが設けられているので、これによ
り、第２層間絶縁膜より薄い第１層間絶縁膜を介したリ
ペア領域を設け、レーザ加工によって画素電極と信号線
を短絡することが容易になる。
ゲート絶縁膜、スイッチング素子を覆う第１層間絶縁膜
と、該第１層間絶縁膜を覆う第２層間絶縁膜に分け、画
素電極と信号線で第１層間絶縁膜を挟んだリペア領域を
形成するよう、厚い有機絶縁膜の第２層絶縁膜に貫通す
るコンタクトホールが設けられているので、これによ
り、第２層間絶縁膜より薄い第１層間絶縁膜を介したリ
ペア領域を設け、レーザ加工によって画素電極と信号線
を短絡することが容易になる。
【００１５】
【発明の実施の形態】図１および図２を用いて、本発明
の実施の形態について説明する。
の実施の形態について説明する。
【００１６】図１は本実施形態に係わるアクティブマト
リクス型液晶表示装置を示す平面図であり、図２は図１
のＡ−Ａ線による断面図である。本実施の形態に係わる
アクティブマトリクス型液晶表示装置（以降、液晶表示
装置と称する）は、図１に示すように、複数の走査線
１、複数の信号線２、複数の補助容量線（以降Ｃｓ線と
称する）３等を有する配線基板を備えている。
リクス型液晶表示装置を示す平面図であり、図２は図１
のＡ−Ａ線による断面図である。本実施の形態に係わる
アクティブマトリクス型液晶表示装置（以降、液晶表示
装置と称する）は、図１に示すように、複数の走査線
１、複数の信号線２、複数の補助容量線（以降Ｃｓ線と
称する）３等を有する配線基板を備えている。
【００１７】本液晶表示装置は、その配線基板を含む液
晶パネルを有している。この液晶パネルは、上記の配線
基板と共通電極が設けられた対向基板とが所定の空隙を
隔てて貼合わせられ、その空隙に液晶が封入された構成
である。
晶パネルを有している。この液晶パネルは、上記の配線
基板と共通電極が設けられた対向基板とが所定の空隙を
隔てて貼合わせられ、その空隙に液晶が封入された構成
である。
【００１８】走査線１、信号線２、およびＣｓ線３はそ
れぞれ後述する基板８上に一定の間隔をおいて互いに平
行に設けられている。信号線２は、走査線１と直交して
配され、Ｃｓ線３は、全画素に共通に設けられ、走査線
１と平行かつ交互に配されている。
れぞれ後述する基板８上に一定の間隔をおいて互いに平
行に設けられている。信号線２は、走査線１と直交して
配され、Ｃｓ線３は、全画素に共通に設けられ、走査線
１と平行かつ交互に配されている。
【００１９】信号線２は第１層間絶縁膜１２で覆われて
おり、さらに第１層間絶縁膜１２は第２層間絶縁膜１３
で覆われており、隣り合う走査線１と隣り合う信号線２
とで囲まれる領域には、画素電極４が設けられている。
おり、さらに第１層間絶縁膜１２は第２層間絶縁膜１３
で覆われており、隣り合う走査線１と隣り合う信号線２
とで囲まれる領域には、画素電極４が設けられている。
【００２０】走査線１と信号線２との交差部の近傍に
は、スイッチング素子としての薄膜トランジスタ（以
降、ＴＦＴと称す）６が設けられている。ＴＦＴ６の両
端部はそれぞれ走査線２とドレイン電極７とに接続され
ている。
は、スイッチング素子としての薄膜トランジスタ（以
降、ＴＦＴと称す）６が設けられている。ＴＦＴ６の両
端部はそれぞれ走査線２とドレイン電極７とに接続され
ている。
【００２１】ドレイン電極７は、画素電極４の下側に引
き込まれ、画素電極４に形成されたコンタクトホール５
で画素電極４と接続されている。ＴＦＴ６は、走査線１
にＯＮ電圧（走査電圧）が印加されることによりＯＮ
し、信号線２に印加される信号電圧を画素電極４に与え
て画素容量を充電するようになっている。
き込まれ、画素電極４に形成されたコンタクトホール５
で画素電極４と接続されている。ＴＦＴ６は、走査線１
にＯＮ電圧（走査電圧）が印加されることによりＯＮ
し、信号線２に印加される信号電圧を画素電極４に与え
て画素容量を充電するようになっている。
【００２２】Ｃｓ線３は、走査線１と交互に１本ずつ同
じ本数だけ配されている。またＣｓ線３は、ガラスのよ
うに透光性かつ絶縁性を有する材料からなる基板８上に
形成されている。なお、Ｃｓ線３と走査線１とは同層に
設けられている。
じ本数だけ配されている。またＣｓ線３は、ガラスのよ
うに透光性かつ絶縁性を有する材料からなる基板８上に
形成されている。なお、Ｃｓ線３と走査線１とは同層に
設けられている。
【００２３】Ｃｓ線３上には、ゲート絶縁膜９を介して
１画素当たり１個の補助容量電極１０（以降、Ｃｓ電極
と称する）が形成されている。また、ゲート絶縁膜９上
には、Ｃｓ電極１０の両脇に信号線２が形成されてお
り、さらに第１層間絶縁膜１２で覆われている。
１画素当たり１個の補助容量電極１０（以降、Ｃｓ電極
と称する）が形成されている。また、ゲート絶縁膜９上
には、Ｃｓ電極１０の両脇に信号線２が形成されてお
り、さらに第１層間絶縁膜１２で覆われている。
【００２４】第１層間絶縁膜１２は、ドレイン電極７と
Ｃｓ電極１０を覆う領域に、画素電極４と接続する為の
開口部が設けられており、さらに、第２層絶縁膜１３で
覆われている。第２層絶縁膜１３上には画素電極４が形
成されている。
Ｃｓ電極１０を覆う領域に、画素電極４と接続する為の
開口部が設けられており、さらに、第２層絶縁膜１３で
覆われている。第２層絶縁膜１３上には画素電極４が形
成されている。
【００２５】本実施の形態の第１層間絶縁膜１２、第２
層間絶縁膜１３の材料としては、特開９−１５２６２５
に示されるように、第１層絶縁膜１２には比誘電率の高
いＳｉＮXまたはＳｉＯX等を用い、第２層間絶縁膜１３
には、比誘電率の低い感光性アクリル樹脂を用い、第１
層絶縁膜１２の膜厚は、信号線２の膜厚から１μｍま
で、第２層絶縁膜１３の膜厚は、１μｍから５μｍ、好
ましくは１．５μｍから３μｍに設定されている。ただ
し、第１層間絶縁膜１２、第２層間絶縁膜１３とも、上
記材料に限定するわけではない。
層間絶縁膜１３の材料としては、特開９−１５２６２５
に示されるように、第１層絶縁膜１２には比誘電率の高
いＳｉＮXまたはＳｉＯX等を用い、第２層間絶縁膜１３
には、比誘電率の低い感光性アクリル樹脂を用い、第１
層絶縁膜１２の膜厚は、信号線２の膜厚から１μｍま
で、第２層絶縁膜１３の膜厚は、１μｍから５μｍ、好
ましくは１．５μｍから３μｍに設定されている。ただ
し、第１層間絶縁膜１２、第２層間絶縁膜１３とも、上
記材料に限定するわけではない。
【００２６】画素電極４は、第２層絶縁膜１３に空けた
貫通孔に沿って窪んで形成されたコンタクトホール５を
有しており、コンタクトホール５でドレイン電極７と、
コンタクトホール５でＣｓ電極１０と、コンタクトホー
ル５は第１層間絶縁膜１２と接触している。
貫通孔に沿って窪んで形成されたコンタクトホール５を
有しており、コンタクトホール５でドレイン電極７と、
コンタクトホール５でＣｓ電極１０と、コンタクトホー
ル５は第１層間絶縁膜１２と接触している。
【００２７】画素電極４は、ドレイン電極７とＣｓ電極
１０とは電気的に接続されているが、信号線２の一部か
ら半島状にはりだしたリペア領域１１とは、第１層間絶
縁膜１２によって絶縁されかつ重畳されている。
１０とは電気的に接続されているが、信号線２の一部か
ら半島状にはりだしたリペア領域１１とは、第１層間絶
縁膜１２によって絶縁されかつ重畳されている。
【００２８】本発明のように構成されたノーマリホワイ
トモード液晶表示装置において、ＴＦＴのオン不良等に
起因する輝点欠陥が検査工程で検出された場合は、リペ
ア領域１１または画素電極４をレーザ加工し、画素電極
４と信号線２を溶融、接続させる。レーザとしては、波
長１０６４ｎｍを発振するＹＡＧレーザ等を用いるが、
所望の特性が選られるのであれば、他のレーザ発振器で
も構わない。
トモード液晶表示装置において、ＴＦＴのオン不良等に
起因する輝点欠陥が検査工程で検出された場合は、リペ
ア領域１１または画素電極４をレーザ加工し、画素電極
４と信号線２を溶融、接続させる。レーザとしては、波
長１０６４ｎｍを発振するＹＡＧレーザ等を用いるが、
所望の特性が選られるのであれば、他のレーザ発振器で
も構わない。
【００２９】また、好ましくは、画素電極４またはリペ
ア領域１１のうち少なくとも一方は、可視域で透明でな
い、レーザ加工によって溶融の可能な導電性を有する金
属薄膜、例えば、Ａｌ、Ｔｉ、ＴａまたはＣｒで形成さ
れている。
ア領域１１のうち少なくとも一方は、可視域で透明でな
い、レーザ加工によって溶融の可能な導電性を有する金
属薄膜、例えば、Ａｌ、Ｔｉ、ＴａまたはＣｒで形成さ
れている。
【００３０】画素電極４と信号線２が接続されると、画
素電極４に信号電圧が直接印可され、輝点欠陥を目立ち
にくい黒点欠陥に転換させることができる。
素電極４に信号電圧が直接印可され、輝点欠陥を目立ち
にくい黒点欠陥に転換させることができる。
【００３１】
【発明の効果】以上の説明のように、本発明のアクティ
ブマトリクス型液晶表示装置および画素欠陥修正方法に
よれば、各々の画素に対してリペア領域を備えており、
輝点欠陥が発生した場合、リペア領域をレーザ加工によ
り溶融し、画素電極と信号線間を接続し、輝点欠陥画素
を黒点に修正できる。
ブマトリクス型液晶表示装置および画素欠陥修正方法に
よれば、各々の画素に対してリペア領域を備えており、
輝点欠陥が発生した場合、リペア領域をレーザ加工によ
り溶融し、画素電極と信号線間を接続し、輝点欠陥画素
を黒点に修正できる。
【００３２】また、従来のアクティブマトリクス型液晶
表示装置において、ＴＦＴの特性不良等に起因する輝点
を黒点にレーザ修正する場合、従来技術では厚い有機層
間絶縁膜が妨げるため、接続が極めて困難であったが、
本発明では、層間絶縁膜を薄い第１層間絶縁膜と厚い第
２層有機絶縁膜に２層化した修正パターンによって、接
続しやすい構造を提供でき、修正良品率と接続信頼性の
向上が図れるという効果を奏する。
表示装置において、ＴＦＴの特性不良等に起因する輝点
を黒点にレーザ修正する場合、従来技術では厚い有機層
間絶縁膜が妨げるため、接続が極めて困難であったが、
本発明では、層間絶縁膜を薄い第１層間絶縁膜と厚い第
２層有機絶縁膜に２層化した修正パターンによって、接
続しやすい構造を提供でき、修正良品率と接続信頼性の
向上が図れるという効果を奏する。
【図１】本発明の実施形態に係わる平面図である。
【図２】図１のＡ−Ａ線による断面図である。
【図３】従来技術に係わる第１の液晶パネルの断面図で
ある。
ある。
【図４】従来技術に係わる図３の平面図である。
【図５】従来技術に係わる第２の液晶パネルの形態での
平面図である。
平面図である。
【図６】従来技術に係わる図５の断面図である。
【図７】従来技術に係わる第３の液晶パネルの形態での
平面図である。
平面図である。
【図８】従来技術に係わる図７の断面図である。
１ 走査線 ２ 信号線 ３ 補助容量線（Ｃｓ線） ４ 画素電極 ５ コンタクトホール ６ 薄膜トランジスタ（ＴＦＴ） ７ ドレイン電極 ８ 基板 ９ ゲート絶縁膜 １０ 補助容量電極（Ｃｓ電極） １１ リペア領域 １２ 第１層間絶縁膜 １３ 第２層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G09F 9/30 338 H01L 29/786
Claims (3)
- 【請求項１】 複数の走査線と、該走査線を覆うゲート
絶縁膜と、該ゲート絶縁膜上に該走査線と直交するよう
に形成された複数の信号線と、該走査線に印加される走
査電圧によりオン・オフして該信号線を介した信号電圧
の印加をスイッチングするスイッチング素子と、少なく
とも該走査線と、該信号線と、該スイッチング素子とを
覆う第１層間絶縁膜と、該第１層間絶縁膜を覆う第２層
間絶縁膜と、該第２層間絶縁膜上で隣り合う該走査線と
隣り合う該信号線とで囲まれた領域に配置される画素電
極と、を有する基板からなるアクティブマトリクス型液
晶表示装置において、 前記信号線上の前記第２層間絶縁膜に設けられたコンタ
クトホールを介し、前記画素電極の一部が前記第１層間
絶縁膜と接触する領域を１画素毎に少なくとも１箇所は
備えていることを特徴とするアクティブマトリクス型液
晶表示装置。 - 【請求項２】 前記第２層間絶縁膜が有機材料であるこ
とを特徴とする請求項１記載のアクティブマトリクス型
液晶表示装置。 - 【請求項３】 請求項１または請求項２において、レー
ザ加工で画素電極と信号線を短絡することを特徴とする
画素欠陥修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10740998A JP3310615B2 (ja) | 1998-04-17 | 1998-04-17 | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10740998A JP3310615B2 (ja) | 1998-04-17 | 1998-04-17 | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11305260A JPH11305260A (ja) | 1999-11-05 |
| JP3310615B2 true JP3310615B2 (ja) | 2002-08-05 |
Family
ID=14458426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10740998A Expired - Fee Related JP3310615B2 (ja) | 1998-04-17 | 1998-04-17 | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3310615B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4718717B2 (ja) * | 2000-05-12 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 携帯用情報機器 |
| KR100740936B1 (ko) * | 2001-04-27 | 2007-07-19 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| TWI282001B (en) | 2003-09-19 | 2007-06-01 | Sharp Kk | Active substrate, display apparatus and method for producing display apparatus |
| JP4498043B2 (ja) | 2004-07-20 | 2010-07-07 | シャープ株式会社 | 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 |
| KR101035922B1 (ko) * | 2004-12-14 | 2011-05-23 | 엘지디스플레이 주식회사 | 액정표시패널의 리페어 장치 및 방법 |
| KR100720142B1 (ko) * | 2005-11-25 | 2007-05-18 | 삼성전자주식회사 | 표시 장치와 표시장치의 제조방법 |
| US7855757B2 (en) | 2006-07-28 | 2010-12-21 | Samsung Electronics Co., Ltd. | Liquid crystal display, method of manufacturing the same, and method of repairing the same |
| KR100839031B1 (ko) | 2006-11-01 | 2008-06-17 | 참앤씨(주) | 평판 디스플레이 패널의 리페어 방법 |
| TWI349915B (en) | 2006-11-17 | 2011-10-01 | Chunghwa Picture Tubes Ltd | Pixel structure and repair method thereof |
| KR101285637B1 (ko) | 2008-12-26 | 2013-07-12 | 엘지디스플레이 주식회사 | 전기영동 표시장치용 어레이 기판과 그 제조 방법 및 리페어 방법 |
| WO2013021926A1 (ja) * | 2011-08-10 | 2013-02-14 | シャープ株式会社 | 液晶表示パネル |
| CN104777635B (zh) * | 2015-04-08 | 2018-07-06 | 深圳市华星光电技术有限公司 | 液晶面板的像素缺陷修复方法及液晶面板 |
-
1998
- 1998-04-17 JP JP10740998A patent/JP3310615B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11305260A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5260818A (en) | Display panel provided with repair capability of defective elements | |
| JP3072707B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| KR100374435B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101238337B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| WO2006064832A1 (ja) | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置 | |
| JPH0439055B2 (ja) | ||
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP2003091017A (ja) | カラー液晶表示装置 | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JP3480155B2 (ja) | アクティブマトリクス表示装置及びその製造方法 | |
| JP3310600B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20080056830A (ko) | 액정표시장치 및 이의 리페어 방법 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JP3287985B2 (ja) | 液晶パネル及びその欠陥修正方法 | |
| JP3418683B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH11202362A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |