JPH1039333A - アクティブマトリクス型表示装置およびその欠陥修正方法 - Google Patents

アクティブマトリクス型表示装置およびその欠陥修正方法

Info

Publication number
JPH1039333A
JPH1039333A JP19113096A JP19113096A JPH1039333A JP H1039333 A JPH1039333 A JP H1039333A JP 19113096 A JP19113096 A JP 19113096A JP 19113096 A JP19113096 A JP 19113096A JP H1039333 A JPH1039333 A JP H1039333A
Authority
JP
Japan
Prior art keywords
wiring
line
insulating film
spare line
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19113096A
Other languages
English (en)
Inventor
Yukihiko Nakakura
行彦 中倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19113096A priority Critical patent/JPH1039333A/ja
Priority to US08/896,424 priority patent/US6191832B1/en
Publication of JPH1039333A publication Critical patent/JPH1039333A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

(57)【要約】 【課題】 ライン状の画素欠陥を防ぐと共に表示装置の
開口率を向上させる。 【解決手段】 データバスライン2の上に絶縁膜を介し
て迂回用予備線5を重畳形成し、絶縁膜の貫通孔5aに
おいてデータバスライン2と迂回用予備線5とを接続さ
せる。データバスライン2に断線が生じても、信号電圧
が迂回用予備線5を迂回して、断線箇所より先に設けら
れた画素電極に信号電圧を印加することができる。ゲー
トバスライン1とデータバスライン2との交差部にリー
クが生じた場合には、交差部においてデータバスライン
2を切断する。迂回用予備線5はデータバスライン2上
に重畳しているので、表示装置の開口率が低下しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばコンピュー
タの表示画面、TV(テレビジョン)、プロジェクタの
ライトバルブ等の表示装置として用いられるアクティブ
マトリクス型表示装置およびその欠陥修正方法に関す
る。
【0002】
【従来の技術】液晶表示装置やプラズマ表示装置等の表
示装置においては、マトリクス状に配置された複数の画
素電極と、これらの画素電極に対向して配置された対向
電極との間に、液晶やプラズマ等の表示媒体が挟持され
る。このような表示装置においては、上記画素電極に駆
動信号を印加することにより、その画素電極と対向電極
との間に生じた電圧により表示媒体が光学的に変調す
る。このような変調原理を利用して画素電極に選択的に
駆動信号を付与することにより、画面上には表示パター
ンが表示される。
【0003】このような表示装置の駆動方法として、ア
クティブマトリクス駆動方式が知られている。この駆動
方式により駆動されるアクティブマトリクス型表示装置
においては、マトリクス状に配置された画素電極の各々
にスイッチング素子を接続し、これらのスイッチング素
子を介して各画素電極に選択的に電位を印加する構成と
なったアクティブマトリクス基板と、この基板とは表示
媒体を挟んで対向する対向基板とを有する。上記スイッ
チング素子としては、一般に、TFT(薄膜トランジス
タ)素子、MIM(金属−絶縁膜−金属)素子等が知ら
れている。
【0004】ところで、上記アクティブマトリクス基板
は、従来当所、信号配線や走査配線等のバスラインの一
方が画素電極と同層に形成され、画素電極とそれと同層
のバスラインとが互いに接触しない状態に配されたもの
が一般的であった。近年においては、信号配線や走査配
線を覆って絶縁膜を設け、その絶縁膜上に画素電極を形
成すると共にその画素電極とスイッチング素子とを接続
する構成のアクティブマトリクス基板が提案されている
(特開昭61−156025号)。この提案構成では、
画素電極とバスラインとが別層に形成されるため、画素
電極の面積を大きくすることにより開口率の拡大化が可
能である。
【0005】図15は、提案構成のアクティブマトリク
ス基板の1画素分の構成を示す平面図である。このアク
ティブマトリクス基板は、走査配線52および信号配線
53が互いに交差して設けられ、それらを覆う図示しな
い絶縁膜上に画素電極51が設けられている。画素電極
51は、図示しない絶縁膜に設けたコンタクトホール5
1bを介してTFT55のドレイン電極62と接続され
ている。このように画素電極51をバスライン52、5
3を覆う絶縁膜上に形成することにより、画素電極51
とバスラインとが別層に形成される。
【0006】また、この図示例のアクティブマトリクス
基板は、Cs(補助容量) onCommonの構成で
あり、各画素に共通のCs配線59が走査配線52と平
行に設けられ、その上に図示しないゲート絶縁膜を介し
てCs電極56が形成されている。Cs電極56は上記
絶縁膜のコンタクトホール51aを介して画素電極51
と接続されており、補助容量はCs配線52、ゲート絶
縁膜およびCs電極56の重畳部で構成される。
【0007】ところで、このようなアクティブマトリク
ス基板を用いたアクティブマトリクス型表示装置におい
ては、製造上の不良に起因して生じるバスラインの断線
が問題となっている。また、近年においては、表示装置
の高開口率化と高精細化とを目的としてバスライン幅が
極限まで細線化されており、その一方でバスライン同士
の交差部が増加しているため、従来に比べて、バスライ
ンの断線不良やバスライン同士の交差部におけるリーク
不良が発生しやすくなっている。このような断線不良や
リーク不良といった不良が発生すると、バスラインから
画素電極に正常な電圧が印加されないため、ライン状欠
陥として表示される。このライン状欠陥は表示装置とし
ては致命的な欠陥であり、この欠陥が発生した表示装置
は不良品として廃棄される。このため、表示装置の良品
率が低下して製造コストの上昇を招くという問題が生じ
る。
【0008】上記バスラインの断線不良による問題を低
減すべく、アクティブマトリクス型液晶表示装置におい
て、1つの画素電極に対してバスラインを2本設けた構
成が提案されている(SID’95 DIGEST o
f TECHNICAL PAPERS 4:AMLC
Ds4.3;”High−Aperture andF
ault−Tolerant Pixel Struc
tures forTFT−LCDs”)。図16に、
この液晶表示装置におけるアクティブマトリクス基板の
平面図を示す。
【0009】このアクティブマトリクス基板において
は、各画素電極51に対して2本の走査配線52、5
2’が設けられている。各走査配線52、52’は、画
素電極51の両側に信号配線53、53’に沿って配さ
れた短絡線54、54’により短絡されている。各短絡
線54、54’は、図示しない絶縁膜を介して画素電極
51と重畳しており、その重なった部分が補助容量とな
っている。
【0010】このようなアクティブマトリクス基板を用
いた液晶表示装置においては、2本の走査配線52、5
2’によりTFT55が駆動されるため、2本の走査配
線52、52’のうちのいずれか1本が断線しても、短
絡線54、54’を介してTFT55に走査電圧を印加
することができる。また、この液晶表示装置において
は、アクティブマトリクス基板側に短絡線54、54’
が画素電極に一部重畳して設けられているため、隣合う
画素電極51の間から光が漏れるのを防ぐべく対向基板
側に形成される遮光パターンの一部を省略することがで
きる。
【0011】また、本願出願人は、上記バスラインの断
線による問題を低減するため、特願平7−251339
号「アクティブマトリクス型液晶表示装置および画素欠
陥修正方法」において、図17および図18に示すよう
なアクティブマトリクス基板を提案している。図17は
アクティブマトリクス基板の構成を示す平面図であり、
図18はその1画素分を示す平面図である。このアクテ
ィブマトリクス基板においては、信号配線2と予備線1
05とを、一定の間隔をあけて同層に交互かつ平行に配
置し、この信号配線2および予備線105を、これらと
同層に設けられた短絡線により接続している。この構成
によれば、信号配線2が断線しても、予備線105を介
して断線箇所が迂回されることにより、断線箇所よりも
先の信号配線2部分に信号電圧を印加することができ
る。
【0012】また、この特願平7−251339号で
は、図19に示すようなアクティブマトリクス基板も提
案している。このアクティブマトリクス基板は、走査配
線1と予備線122とを、一定の間隔をあけて同層に交
互かつ平行に配置し、この走査配線1および予備線12
2を、これらと同層に設けられた短絡線により接続した
構成である。この構成によれば、走査配線1が断線して
も、予備線122を介して断線箇所が迂回されることに
より、断線箇所よりも先の走査配線1部分に走査電圧を
印加することができる。
【0013】
【発明が解決しようとする課題】上述のように、バスラ
インの断線による問題を低減するために種々の提案がな
されているが、これらには以下のような問題がある。
【0014】例えば、一般的な構成である画素電極と同
層にバスラインの一方を設ける構成のアクティブマトリ
クス基板に対して、図16に示したように1つの画素電
極に対してバスラインの一方、たとえば走査配線を2本
を設ける技術を付加した場合、もう一方のバスライン、
たとえば信号配線と画素電極とが接触しないように配置
する必要がある。このため、画素電極を大きくすること
ができず、表示装置の高開口率化の妨げとなる。また、
その制限の中で僅かでも開口率を高めるためには2本化
した配線同士の間隔を狭める必要があるため、2本化し
た配線間でリーク不良が発生しやすくなる。
【0015】また、図17および図18に示したアクテ
ィブマトリクス基板においては、アクティブマトリクス
基板上に信号配線と予備線とが同層に形成されているの
で、信号配線と走査配線との交差部におけるリーク不良
に加えて、予備線と走査配線との交差部についてもリー
ク不良が生じるおそれがある。そのために、各配線の端
子間の抵抗を測定する検査等において、信号配線と走査
配線とのリーク不良が検出された場合、そのリーク不良
が信号配線と走査配線との交差部において発生したの
か、または予備線と走査配線との交差部で発生したのか
を明確に区別するのが極めて困難である。よって、欠陥
修正を行うべきリーク不良箇所を特定するために特殊な
方法が必要となる。また、予備線が絶縁膜を介して画素
電極上を横切っているので画素電極と予備線との間に電
気容量が生じるが、これによる影響を低減するためには
絶縁膜の材料を誘電率の低いものにするか、または特殊
な駆動信号を印加する必要がある。さらに、表示装置の
高開口率化のためには、予備線の線幅を細くするか、ま
たは透明の導電膜を用いて予備線を形成する必要があ
る。このような透明の導電膜としては、例えば、インジ
ウム錫酸化物(ITO)等を用いることが可能である
が、信号配線と予備線とを同層に形成しているため、信
号配線と予備線とを同じ材料を用いて形成する必要があ
る。しかし、大型表示装置の場合にはバスラインも長く
なるため、ITOのように比抵抗の高い材料を用いて信
号配線を形成することは困難である。このため、予備線
についても例えばアルミニウム等の比抵抗の低い金属材
料を用いることになるが、これらの金属材料は不透明で
あるので、開口率を低減させないためには予備線の細線
化を図る必要がある。従って、予備線についても断線が
生じるおそれがある。
【0016】さらに、図19に示したアクティブマトリ
クス基板においても、走査配線と予備線とが同層に形成
されているので、上述の図17および図18に示したア
クティブマトリクス基板と同様の問題が生じる。
【0017】本発明は、従来技術の課題を解決すべくな
されたものであり、ライン状の画素欠陥の発生を防ぐと
共にその欠陥を修正することができ、しかも開口率を高
くすることができるアクティブマトリクス型表示装置お
よびその欠陥修正方法を提供することを目的とする。
【0018】
【課題を解決するための手段】本発明のアクティブマト
リクス型表示装置は、マトリクス状に配置された画素電
極および各画素電極に接続されたスイッチング素子を備
え、該スイッチング素子に走査電圧を与えるための走査
配線および該スイッチング素子に信号電圧を与えるため
の信号配線が互いに交差して設けられ、該走査配線およ
び該信号配線のうちの少なくとも一方に、断線不良部お
よびリーク不良部のうちの少なくとも一方を迂回させる
ための迂回用予備線が絶縁膜を介して重畳形成され、該
迂回用予備線とこれを重畳させた配線とが電気的に接続
されており、そのことにより上記目的が達成される。
【0019】本発明のアクティブマトリクス型表示装置
の欠陥修正方法は、マトリクス状に配置された画素電極
および各画素電極に接続されたスイッチング素子を備
え、該スイッチング素子に走査電圧を与えるための走査
配線および該スイッチング素子に信号電圧を与えるため
の信号配線が互いに交差して設けられたアクティブマト
リクス型表示装置の欠陥修正方法であって、該走査配線
および該信号配線について断線の有無を検査する工程
と、断線不良が生じた配線の上に、迂回用予備線を絶縁
膜を介して重畳形成すると共に、該迂回用予備線とこれ
を重畳させた配線とを電気的に接続する工程とを含み、
そのことにより上記目的が達成される。
【0020】本発明のアクティブマトリクス型表示装置
の欠陥修正方法は、マトリクス状に配置された画素電極
および各画素電極に接続されたスイッチング素子を備
え、該スイッチング素子に走査電圧を与えるための走査
配線および該スイッチング素子に信号電圧を与えるため
の信号配線が互いに交差して設けられたアクティブマト
リクス型表示装置におけるリーク不良を修正する欠陥修
正方法であって、該走査配線および該信号配線の交差部
でのリーク不良の有無を検査する工程と、リーク不良の
生じている交差部を有する走査配線および信号配線のう
ちの少なくとも一方に対し、該交差部の両側で切断する
工程と、切断した配線の上に迂回用予備線を絶縁膜を介
して重畳形成すると共に、該迂回用予備線とこれを重畳
させた配線とを電気的に接続する工程とを含み、そのこ
とにより上記目的が達成される。
【0021】本発明のアクティブマトリクス型表示装置
は、マトリクス状に配置された画素電極および各画素電
極に接続されたスイッチング素子を備え、該スイッチン
グ素子に走査電圧を与えるための走査配線および該スイ
ッチング素子に信号電圧を与えるための信号配線が互い
に交差して設けられ、該走査配線および該信号配線のう
ちの少なくとも一本に生じた断線不良を有する配線の上
に、迂回用予備線が絶縁膜を介して重畳形成され、該迂
回用予備線とこれを重畳させた配線とが電気的に接続さ
れており、そのことにより上記目的が達成される。
【0022】本発明のアクティブマトリクス型表示装置
は、マトリクス状に配置された画素電極および各画素電
極に接続されたスイッチング素子を備え、該スイッチン
グ素子に走査電圧を与えるための走査配線および該スイ
ッチング素子に信号電圧を与えるための信号配線が互い
に交差して設けられ、該走査配線および該信号配線の交
差部のうちの少なくとも一箇所に生じたリーク不良を有
する交差部を通る走査配線および信号配線のうちの少な
くとも一方が該交差部の両側で切断されており、切断さ
れた配線の上に、迂回用予備線が絶縁膜を介して重畳形
成され、該迂回用予備線とこれを重畳させた配線とが電
気的に接続されており、そのことにより上記目的が達成
される。
【0023】前記迂回用予備線が、前記走査配線および
信号配線の交差部を迂回して形成されていてもよい。
【0024】前記アクティブマトリクス型表示装置の欠
陥修正方法において、前記走査配線および前記信号配線
の交差部についてリーク不良の有無を検査する工程と、
前記走査配線および前記信号配線のうち、前記迂回用予
備線に重畳する配線を切断する工程とを含んでいてもよ
い。
【0025】前記迂回用予備線とこれを重畳させた配線
とが前記絶縁膜に設けられた貫通孔を介して電気的に接
続されており、該貫通孔が該迂回用予備線を重畳させた
配線とそれに交差する配線との各交差部から所定の位置
に1つずつ設けられていてもよい。
【0026】前記迂回用予備線とこれを重畳させた配線
とが前記絶縁膜に設けられた貫通孔を介して電気的に接
続されており、該貫通孔が該迂回用予備線を重畳させた
配線の両端部上に1つずつ設けられていてもよい。
【0027】前記迂回用予備線が透明導電体からなって
いてもよく、不透明導電体からなっていてもよい。
【0028】前記信号配線を覆う絶縁膜が有機絶縁膜か
らなり、該画素電極が該絶縁膜上に設けられていてもよ
い。
【0029】前記迂回用予備線が前記有機絶縁膜上に設
けられ、前記画素電極と同じ材料を用いて同時にパター
ニングされていてもよい。
【0030】前記迂回用予備線を覆って第2の絶縁膜が
設けられ、前記画素電極が該第2の絶縁膜上に設けられ
ていてもよい。
【0031】前記絶縁膜および第2の絶縁膜のうちの少
なくとも一方が有機絶縁膜であってもよい。
【0032】以下に、本発明の作用について説明する。
【0033】本発明にあっては、走査配線または信号配
線、あるいはその両方と迂回用予備線とが電気的に接続
されており、断線不良部およびリーク不良部において走
査電圧または信号電圧が迂回用予備線を迂回する。この
ため、断線箇所より先の配線部分に走査電圧または信号
電圧が印加され、ライン状画素欠陥を防ぐことができ
る。この迂回用予備線は絶縁膜を介して走査配線または
信号配線の上に重畳形成されているので、迂回用予備線
により画素を透過する光が遮られることはなく、表示装
置の開口率が低下しない。
【0034】本発明にあっては、走査配線および信号配
線について断線の有無を検査し、断線不良が生じた配線
の上に迂回用予備線を絶縁膜を介して重畳形成して、そ
の配線と迂回用予備線とを電気的に接続する。断線不良
部においては、走査電圧または信号電圧が迂回用予備線
を迂回してその先の配線部分に印加されるので、ライン
状画素欠陥は発生しない。また、断線不良が生じた場合
に、その箇所に特定して上記絶縁膜および迂回用予備線
を形成できるので、製造コストを低減することができ
る。
【0035】また、本発明にあっては、走査配線および
信号配線の交差部についてリーク不良の有無を検査し、
リーク不良が生じた交差部の両側でどちらかの配線を切
断する。そして、切断した配線の上に迂回用予備線を絶
縁膜を介して重畳形成して、その配線と迂回用予備線と
を電気的に接続する。リーク不良が生じた交差部の両側
で信号配線を切断すると、信号配線に信号電圧が印加さ
れなくり、走査配線と信号配線とのリーク不良が生じな
くなる。また、その部分で信号配線を切断しても、迂回
用予備線を迂回してその先の信号配線部分に信号電圧が
印加されるのでライン状画素欠陥は発生しない。この場
合、特願平7−251339号のように走査配線と信号
配線との交差部にリーク不良が発生したのか走査配線と
迂回用予備線との交差部にリーク不良が発生したのかを
特定する困難性がない。一方、リーク不良が生じた交差
部の両側で走査配線を切断すると、走査配線に走査電圧
が印加されなくり、走査配線と信号配線とのリーク不良
が生じなくなる。また、その部分で走査配線を切断して
も、迂回用予備線を迂回してその先の走査配線部分に走
査電圧が印加されるので、ライン状画素欠陥は発生しな
い。さらに、リーク不良が生じた場合に、その箇所に特
定して上記絶縁膜および迂回用予備線を形成できるの
で、製造コストを低減することができる。
【0036】上記迂回用予備線を走査配線および信号配
線の交差部を迂回するように形成してもよい。この場
合、アクティブマトリクス基板と対向基板とを貼り合わ
せ、さらに、両基板の間隙に表示媒体を挟持させて表示
装置の構成とした後でも、レーザー照射等により交差部
におけるリーク不良を修正することができる。この迂回
用予備線は絶縁膜を介して走査配線または信号配線の上
に重畳しており、交差部を迂回しているだけなので、迂
回用予備線により画素を透過する光が遮られることはな
く、遮られても僅かな領域のみである。
【0037】上記迂回用予備線は、上記絶縁膜に設けら
れた貫通孔を介して走査配線または信号配線と電気的に
接続してもよい。この場合、その貫通孔は、迂回用予備
線に重畳する配線とそれに交差する配線との各交差部か
ら所定の位置に1つずつ設けるのが好ましい。貫通孔を
各交差部から2つ以上の位置に形成した場合、各貫通孔
の間に存在する走査配線部分が、隣接する画素電極に対
応する走査配線部分と接続されなくなる。あるいは、各
貫通孔の間に存在する信号配線部分が、隣接する画素電
極に対応する信号配線部分と接続されなくなる。これに
対して、各交差部から所定の位置に1つずつ貫通孔を設
けた場合、ある画素電極に対応する走査配線部分と、隣
接する画素電極に対応する走査配線部分とを全て迂回用
予備線により接続でき、また、ある画素電極に対応する
信号配線部分と、隣接する画素電極に対応する信号配線
部分とを全て迂回用予備線により接続できる。また、上
記絶縁膜に設けられる貫通孔は、走査配線または信号配
線の両端部上に1つずつ設けてもよい。この場合、画素
電極が形成されていない表示領域外に走査配線と迂回用
予備線との接続部または信号配線と迂回用予備線との接
続部を配置することができるので、走査配線と迂回用予
備線との接続面積または信号配線と迂回用予備線との接
続面積を広く取ることができる。従って、それらの接続
抵抗が低くなり、接続の信頼性も向上する。
【0038】上記迂回用予備線は透明導電体からなって
いるのが好ましい。例えば、インジウム錫酸化物(IT
O)等の透明導電体を用いると、迂回用予備線が走査配
線または信号配線の上からはみ出しても画素を透過する
光が遮られることがない。よって、迂回用予備線の幅を
走査配線または信号配線に比べて十分広くすることがで
き、迂回用予備線の断線不良が低減する。
【0039】上記迂回用予備線は不透明導電体からなっ
ていてもよい。例えば、アルミニウム膜等を用いると、
迂回用予備線の抵抗値を低くすることができる。この場
合でも、迂回用予備線の幅は、ブラックマトリクス(B
M)等の遮光パターン幅よりも狭いか同じ幅にすればよ
いので、特に細線化する必要はない。
【0040】上記画素電極は信号配線を覆う有機絶縁膜
上に形成されているのが好ましい。一般に、有機絶縁膜
は誘電率が低いため、画素電極と信号配線との間の容量
を小さくすることができる。また、この場合、信号配線
の下方に形成される走査配線と画素電極との間の容量も
小さくすることができる。
【0041】上記迂回用予備線は信号配線を覆う上記有
機絶縁膜上に形成されていてもよい。信号配線は走査配
線を覆う絶縁膜上に形成されるため、絶縁膜の形成不良
や絶縁膜の剥がれ等により急峻な凹凸が発生して断線す
ることがある。この信号配線を覆う有機絶縁膜上に迂回
用予備線を形成すると、有機絶縁膜は平坦化が可能であ
るため、迂回用予備線の断線が発生しにくくなる。ま
た、画素電極と迂回用予備線とを同層に形成すると、製
造コストを削減できる。
【0042】上記画素電極が上記迂回用予備線を覆う第
2の絶縁膜上に形成されていてもよい。この場合、画素
電極と迂回用予備線とが別層に形成されるので、画素電
極と迂回用予備線とのリークが極めて生じにくい。
【0043】上記信号配線を覆う絶縁膜および第2の絶
縁膜のうちの少なくとも1つを有機絶縁膜にすると、そ
れらの絶縁膜を平坦化することができるので、迂回用予
備線の断線を低減することができる。
【0044】
【発明の実施の形態】以下に、本発明の実施形態を具体
的に説明する。
【0045】(実施形態1)図1(a)は実施形態1の
アクティブマトリクス型表示装置におけるアクティブマ
トリクス基板の構成を示す平面図であり、図1(b)は
そのTFT部分を拡大して示す平面図である。また、図
2はその1画素分の拡大図である。図3(a)は図2の
A−A’線断面図であり、図3(b)はコンタクトホー
ル部分の拡大図である。また、図4はそのTFT部分の
断面図である。
【0046】このアクティブマトリクス基板は、基板8
上に走査配線としてのゲートバスライン1が設けられ、
ゲートバスライン1と同層に、各画素に共通のCs配線
3がゲートバスライン1と平行かつ交互に配置されてい
る。Cs配線3上には、1画素当たり1つのCs電極1
0がゲート絶縁膜9を介して形成されている。絶縁膜9
上には、信号配線として下層データバスライン11およ
びデータバスライン2がゲートバスライン1と交差して
設けられている。これらを覆って絶縁膜12が設けられ
ており、その上にデータバスライン2に重畳するように
迂回用予備線5が設けられている。絶縁膜12には、デ
ータバスライン2との重畳部分に各画素毎に1つずつコ
ンタクトホール5aが設けられ、このコンタクトホール
5aを介してデータバスライン2と迂回用予備線5とが
接続されている。
【0047】各ゲートバスライン1およびデータバスラ
イン2の交差部近傍にはスイッチング素子としてのTF
T6が設けられている。TFT6は半導体層6aを有し
ており、この半導体層6aはゲートバスライン1の上に
ゲート絶縁膜9を介して形成されている。半導体層6a
の中間部はチャネル領域となっており、その両端部は半
導体コンタクト層14を介して各々データバスライン2
およびドレイン電極に接続されている。データバスライ
ンは下層データバスライン11およびデータバスライン
2の2層からなり、その一部として下層ソース電極17
および上層ソース電極15が形成されている。また、ド
レイン電極はドレイン電極7および下層ドレイン電極1
6の2層からなる。これらを覆って第2の絶縁膜として
の層間絶縁膜13が設けられており、その上に画素電極
4が設けられて、層間絶縁膜13に設けられたコンタク
トホール4aを介してドレイン電極7と接続されてい
る。
【0048】このアクティブマトリクス基板は、図示し
ない対向電極が設けられた対向基板と所定の空隙を隔て
て貼り合わせられ、その空隙に表示媒体としての液晶が
封入されて液晶表示装置が構成される。
【0049】この液晶表示装置において、アクティブマ
トリクス基板のゲートバスライン1にON電圧(走査電
圧)が印加されると、TFT6がON状態になり、デー
タバスラインに印加される信号電圧が画素電極4に与え
られる。これにより、その画素電極4と対向電極との間
の画素容量(液晶)が充電される。
【0050】この実施形態1のアクティブマトリクス型
表示装置の製造について、図3および図4を用いて説明
する。
【0051】まず、透光性および絶縁性を有する基板8
上に透明導電膜を形成し、これをパターニングすること
によりゲートバスライン1およびCs配線3を形成す
る。ここでは、基板8としてガラス基板を用いたが、透
光性を有する絶縁性基板であれば、他のものを用いても
良い。
【0052】次に、ゲートバスライン1およびCs配線
3を覆うようにゲート絶縁膜9となる絶縁性薄膜、半導
体層6aとなる半導体薄膜、半導体コンタクト層14と
なる半導体−電極コンタクト材薄膜を順次形成する。こ
こでは絶縁性薄膜として窒化シリコンを用いたが、絶縁
性を有するものであれば他のものを用いてもよい。ま
た、半導体薄膜としてはアモルファスシリコンを用いた
が他のものを用いても良い。
【0053】続いて、透明導電性薄膜および導電性薄膜
を順次形成し、この導電性薄膜をパターニングすること
によりデータバスライン2、ドレイン電極7およびデー
タバスライン2の一部である上層ソース電極15を形成
する。次に、上記透明導電性薄膜をパターニングするこ
とにより下層データバスライン11、下層ドレイン電極
16、下層ソース電極17およびCs電極10を形成す
る。ここでは透明導電性薄膜としてITOを用い、導電
性薄膜としてTa系金属材料を用いたが、導電性材料で
あれば他の材料を用いてもよい。また、データバスライ
ン、ドレイン電極、ソース電極およびCs電極は1種類
の導電性材料を用いて形成しても良く、透明導電性材料
を用いて形成してもよい。この場合には、下層データバ
スライン11および下層ドレイン電極16は不要にな
る。尚、データバスライン2の幅は、電気的な駆動条件
を考慮して約8μmに設定した。以上によりTFT6が
形成される。
【0054】その後、絶縁膜12となる絶縁層を形成
し、迂回用予備線5とデータバスライン2との接続のた
めのコンタクトホール5aを形成する。その上にデータ
バスライン2に沿って迂回用予備線5を形成する。この
とき、コンタクトホール5a内部にも迂回用予備線5が
形成されてデータバスライン2と接続される。ここで
は、絶縁膜12として窒化シリコン膜を形成したが、絶
縁性を有する材料であればその他の材料を用いてもよ
い。この絶縁膜12の膜厚は、データバスライン2の膜
厚以上1μm以下であるのが好ましい。また、迂回用予
備線5は、ITO等の透明導電膜を用いて形成してもよ
く、アルミニウムのような抵抗の低い不透明導電膜を用
いてもよく、その他の導電性材料を用いてもよい。ここ
では、材料として、Ta系金属材料を用いて迂回用予備
線5を形成した。尚、迂回用予備線5の幅は、データバ
スライン2の幅よりも狭い一定の幅に設定されるが、こ
こでは電気的な特性条件を考慮して約7μmに設定し
た。
【0055】次に、層間絶縁膜13としての絶縁層を形
成し、画素電極4とドレイン電極7との接続のためのコ
ンタクトホール4a、画素電極4とCs電極10との接
続のためのコンタクトホール4bを形成する。この層間
絶縁膜13の膜厚は、絶縁性を考慮すると1μm以上5
μm以下であるのが好ましく、さらに好ましくは1.5
μm以上3μm以下である。また、層間絶縁膜13とし
ては、比誘電率の低い材料を用いるのが好ましい。ここ
では層間絶縁膜13として比誘電率3.5の感光性アク
リル樹脂を膜厚約3.0μm形成したが、絶縁性を有す
る材料であればその他の材料を用いてもよく、絶縁膜1
2および層間絶縁膜13を同じ材料を用いて形成しても
良い。尚、上記絶縁膜12および第2の絶縁膜としての
層間絶縁膜13のうちの少なくとも一方は有機絶縁膜で
あるのが好ましい。
【0056】その後、導電性膜をパターニングすること
により画素電極4を形成する。このとき、コンタクトホ
ール4a、4b内部にも画素電極4が形成され、画素電
極4とドレイン電極7およびCs電極10とが接続され
る。ここではITOを用いて画素電極4を形成したが、
その他の導電性材料を用いても良い。以上によりアクテ
ィブマトリクス基板が得られる。
【0057】このアクティブマトリクス基板と、対向電
極が設けられた対向基板とを所定の空隙を隔てて貼り合
わせ、その空隙に液晶を封入することにより液晶表示装
置が完成する。
【0058】このようにして得られる実施形態1のアク
ティブマトリクス型表示装置においては、以下のように
優れた特徴を備えている。
【0059】(1)データバスライン2に断線が生じた
場合、迂回用予備線5により断線発生箇所から先の画素
電極4に信号電圧を印加することができる。
【0060】(2)ゲートバスライン1とデータバスラ
イン2との交差部にリークが生じた場合、絶縁膜12の
形成前に、その交差部の両側に例えばレーザー光等を照
射することにより、データバスライン2をその交差部の
両側で切断する。これにより、交差部においてデータバ
スライン2に電圧が印加されなくなり、ゲートバスライ
ン1とデータバスライン2とのリーク不良を修正するこ
とができる。
【0061】(3)迂回用予備線5が画素電極4を横切
らないため、迂回用予備線5と画素電極4との容量が極
めて小さく、迂回用予備線5によるクロストークは殆ど
生じない。
【0062】(4)迂回用予備線5がデータバスライン
2上に形成されているので、ゲートバスライン1と迂回
用予備線5との交差部でリークが発生することはない。
【0063】(5)透明導電体を用いて迂回用予備線5
を形成した場合には、迂回用予備線5が画素を透過する
光を遮ることはないので、開口率を高くすることができ
る。また、データバスライン2よりも迂回用予備線の幅
を広くしてもよく、この場合、迂回用予備線の断線を低
減することができる。また、不透明導電体を用いて迂回
用予備線5を形成した場合には、比抵抗率の低い材料を
選択することができるので、迂回用予備線の抵抗値を低
くすることができる。この場合でも、迂回用予備線がデ
ータバスライン2上に形成されているので、画素を透過
する光を遮ることはなく、画素の開口率を高くすること
ができる。
【0064】(6)データバスライン2において、隣接
する画素電極4に対応する部分同士が全て迂回用予備線
5により接続されているようにすることができる。この
ため、データバスライン2のどの箇所に断線が生じて
も、迂回用予備線5により断線発生箇所から先の画素電
極4に信号電圧を印加することができる。
【0065】(7)画素電極4が有機絶縁膜からなる層
間絶縁膜13上に形成されているので、画素電極4とデ
ータバスライン2との間の容量を小さくすることがで
き、ゲートバスライン1と画素電極4との間の容量も小
さくすることができる。
【0066】(8)データバスライン2を覆う絶縁膜1
2として有機絶縁膜を用いた場合、迂回用予備線5が平
坦な有機絶縁膜上に形成されるため、迂回用予備線5の
断線が発生しにくくなる。
【0067】(9)迂回用予備線5がデータバスライン
2を覆う絶縁膜12上に形成され、画素電極4が迂回用
予備線5を覆う第2の絶縁膜13上に形成されているの
で、画素電極4と迂回用予備線5とのリークが極めて生
じにくい。
【0068】なお、図1では、データバスライン2の各
々に対して迂回用予備線5を形成したが、絶縁膜12の
形成前に、データバスライン2の断線またはゲートバス
ライン1とデータバスライン2との交差部のリークが生
じているデータバスライン2の上にのみ迂回用予備線5
を形成してもよい。この場合、データバスライン2の断
線またはゲートバスライン1とデータバスライン2との
交差部のリークが生じていないことが分かった箇所に
は、迂回用予備線5を形成しなくてもよい。このように
絶縁膜12および迂回用予備線5の形成を省略すること
により、製造時間および製造費用を節約することができ
る。
【0069】また、図1では、画素電極4とドレイン電
極7を直接接続させたが、図5に示すように、Cs電極
10および接続電極10aを介して画素電極4とドレイ
ン電極7を接続させてもよい。
【0070】また、図1では、Cs電極10を各画素に
共通するCs配線3上に配して、Cs配線、ゲート絶縁
膜9およびCs電極10の重畳部に補助容量を設けるC
son Commonの構造を採用したが、図6に示す
ように、隣接する画素電極4に対応するゲートバスライ
ン1の上にCs電極10の一部を重畳させて、ゲートバ
スライン1、ゲート絶縁膜9およびCs電極10の重畳
部に補助容量を設けるCs on Gateの構造とし
てもよい。
【0071】さらに、図7に示すように、絶縁膜12の
上表面を平坦化させてその上に迂回用予備線5を形成し
てもよい。この場合には、迂回用予備線5の断線が少な
くなるという利点がある。
【0072】(実施形態2)実施形態2のアクティブマ
トリクス型表示装置について、図8を用いて説明する。
尚、本実施形態2、後述の実施形態3および実施形態4
において、前述の実施形態1における構成要素と同様の
機能を有する構成要素については、同一の符号を付し、
その説明を省略する。
【0073】図8は実施形態2のアクティブマトリクス
型表示装置におけるアクティブマトリクス基板の1画素
分の構成を示す平面図である。
【0074】このアクティブマトリクス基板において、
ゲートバスライン1、データバスライン2、Cs配線3
が実施形態1と同様に配置されている。
【0075】Cs配線3上には、図示しないゲート絶縁
膜を介してCs電極21が形成されて、Cs on C
ommon構造の補助容量が形成されている。このCs
電極21は、ゲート絶縁膜のコンタクトホール4cを介
して画素電極4と接続されている。
【0076】これらを覆って設けられた図示しない絶縁
膜12の上には、ゲートバスライン1に重畳するように
迂回用予備線22が設けられている。絶縁膜12には、
ゲートバスライン1において各画素電極4に対応する部
分上にコンタクトホール22aが設けられ、このコンタ
クトホール22aを介してゲートバスライン1と迂回用
予備線22とが接続されている。この迂回用予備線22
は、ゲートバスライン1の幅よりも狭い一定の幅に形成
されている。この迂回用予備線22は、ITO等の透明
導電膜を用いて形成してもよく、アルミニウムのような
抵抗の低い不透明導電膜を用いてもよく、その他の導電
性材料を用いてもよい。
【0077】各ゲートバスライン1およびデータバスラ
イン2の交差部近傍には実施形態1と同様のTFTが設
けられている。
【0078】これらを覆って設けられた図示しない第2
の絶縁膜13の上には、画素電極4が設けられている。
【0079】この実施形態2のアクティブマトリクス型
表示装置は、絶縁膜12上に迂回用予備線5を形成する
工程を省略し、その代わりに絶縁膜12上に迂回用予備
線22を形成する工程を加える以外は、実施形態1と同
様にして作製することができる。
【0080】この実施形態2のアクティブマトリクス型
表示装置は、以下のように優れた特徴を備えている。
【0081】(1)ゲートバスライン1に断線が生じた
場合、迂回用予備線22により断線発生箇所から先の画
素電極4に走査電圧を印加することができる。
【0082】(2)ゲートバスライン1とデータバスラ
イン2との交差部にリークが生じた場合、絶縁膜12の
形成前に、その交差部の両側に例えばレーザー光等を照
射することにより、ゲートバスライン1をその交差部の
両側で切断する。これにより、交差部においてゲートバ
スライン1に電圧が印加されなくなり、ゲートバスライ
ン1とデータバスライン2とのリーク不良を修正するこ
とができる。
【0083】(3)迂回用予備線22が画素電極4を横
切らないため、迂回用予備線22と画素電極4との容量
が極めて小さく、この容量による画素電圧の引き込みは
殆ど生じない。尚、画素電圧の引き込みとは、ゲートと
ドレイン(画素)との間の容量Cgdが増大した場合に
生じる現象であり、ゲートがオンして画素を充電した後
にオフするとき、画素電位がCgdを介してゲートに引
き込まれ、その結果、画素電位が低下することを言う。
このような画素電圧の引き込みが生じると、画素電極と
共通電極との間に挟持される液晶にDC成分が与えら
れ、液晶に悪影響を及ぼす。これを防ぐためには、共通
電極に印加される電位を最適化することによりDC成分
をキャンセルする。
【0084】(4)透明導電体を用いて迂回用予備線2
2を形成した場合には、迂回用予備線22が画素を透過
する光を遮ることはないので、開口率を高くすることが
できる。また、データバスライン2よりも迂回用予備線
の幅を広くしてもよく、この場合、迂回用予備線の断線
を低減することができる。また、不透明導電体を用いて
迂回用予備線22を形成した場合には、比抵抗率の低い
材料を選択することができるので、迂回用予備線の抵抗
値を低くすることができる。この場合でも、迂回用予備
線がゲートバスライン1上に形成されているので、画素
を透過する光を遮ることはなく、画素の開口率を高くす
ることができる。
【0085】(5)ゲートバスライン1において、隣接
する画素電極4に対応する部分同士が全て迂回用予備線
22により接続されているようにすることができる。こ
のため、ゲートバスライン1のどの箇所に断線が生じて
も、迂回用予備線22により断線発生箇所から先の画素
電極4に信号電圧を印加することができる。
【0086】(6)画素電極4が有機絶縁膜からなる層
間絶縁膜13上に形成されているので、画素電極4とデ
ータバスライン2との間の容量を小さくすることがで
き、ゲートバスライン1と画素電極4との間の容量も小
さくすることができる。
【0087】(7)ゲートバスライン1を覆う絶縁膜1
2として有機絶縁膜を用いた場合、迂回用予備線22が
平坦な有機絶縁膜上に形成されるため、迂回用予備線2
2の断線が発生しにくくなる。
【0088】(8)迂回用予備線22がゲートバスライ
ン1を覆う絶縁膜12上に形成され、画素電極4が迂回
用予備線22を覆う第2の絶縁膜13上に形成されてい
るので、画素電極4と迂回用予備線22とのリークが極
めて生じにくい。
【0089】なお、図8では、ゲートバスライン1の各
々に対して迂回用予備線22を形成したが、絶縁膜12
の形成前に、ゲートバスライン1の断線またはゲートバ
スライン1とデータバスライン2との交差部のリークが
生じているゲートバスライン1の上にのみ迂回用予備線
22を形成してもよい。この場合、ゲートバスライン1
の断線またはゲートバスライン1とデータバスライン2
との交差部のリークが生じていないことが分かった箇所
には、迂回用予備線22を形成しなくてもよい。このよ
うに絶縁膜12および迂回用予備線22の形成を省略す
ることにより、製造時間および製造費用を節約すること
ができる。
【0090】また、図8では、Cs電極21を各画素に
共通するCs配線3上に配して、Cs配線、ゲート絶縁
膜およびCs電極21の重畳部に補助容量を設けるCs
on Commonの構造を採用したが、図9に示す
ように、隣接する画素電極4に対応するゲートバスライ
ン1の上にCs電極21の一部を重畳させて、ゲートバ
スライン1、ゲート絶縁膜およびCs電極21の重畳部
に補助容量を設けるCs on Gateの構造として
もよい。
【0091】また、図8の構成に加えて、実施形態1と
同様の迂回用予備線5を形成して絶縁膜12のコンタク
トホール5aにおいてデータバスライン2と接続させる
構成とすることもできる。
【0092】(実施形態3)実施形態3のアクティブマ
トリクス型表示装置について、図10を用いて説明す
る。
【0093】図10は実施形態3のアクティブマトリク
ス型表示装置におけるアクティブマトリクス基板の構成
を示す平面図である。
【0094】このアクティブマトリクス基板において
は、迂回用予備線5とデータバスライン2とを接続する
コンタクトホール5aを設けずに表示領域外にコンタク
トホール5bを設けた以外は実施形態1と同様の構成を
有している。この場合は、2つのコンタクトホール5b
と接続した端子部分を、入力端子側と反入力端子側とす
ると、入力端子から信号電圧が入力されて断線箇所の手
前までデータバスライン2を伝播し、入力端子側のコン
タクトホール5bを介して迂回用予備線5を伝播し、反
入力端子側のコンタクトホール5bを介してデータバス
ライン2の断線箇所まで信号電圧が伝播する。よって、
通常の表示状態が得られる。
【0095】この実施形態3のアクティブマトリクス型
表示装置は、実施形態1のアクティブマトリクス型表示
装置の優れた特徴に加えて、さらに、以下のように優れ
た特徴を備えている。
【0096】(1)画素電極4が設けられていない表示
領域外にコンタクトホール5bが設けられており、その
部分でデータバスライン2の幅を太くして迂回用予備線
5とデータバスライン2とのコンタクト部の面積を広く
することができる。このため、データバスライン2と迂
回用予備線5との接続抵抗を低くすることができ、接続
の信頼性も向上させることができる。
【0097】(2)データバスライン2と迂回用予備線
5とのコンタクト部の個数を必要最小限にすることによ
り、コンタクト部形成における歩留りを向上させること
ができる。
【0098】(3)コンタクト部の個数を表示領域外の
2箇所に制限すると、迂回用予備線5の抵抗を低くする
必要がある。一方、迂回用予備線5はゲートバスライン
1およびデータバスライン2と別の層で形成されている
ため、これらの配線と同じ導電膜を用いる必要は無い。
従って、比抵抗の低いアルミニウム等の材料を選択する
ことにより、迂回用予備線5の抵抗を低くすることがで
きる。
【0099】尚、図10では、表示領域外に迂回用予備
線5とデータバスライン2とを接続するためのコンタク
トホール5bを設けたが、図11に示すように、表示領
域外に迂回用予備線22とゲートバスライン1とを接続
するためのコンタクトホール22bを設ける構成として
もよい。この場合には、その他の構成は実施形態2と同
様にすることができる。
【0100】また、図10に示した迂回用予備線5およ
び図11に示した迂回用予備線22の両方を基板上に形
成し、各々絶縁膜12のコンタクトホール5bおよび2
2bにおいてデータバスライン2およびゲートバスライ
ン1と接続される構成としてもよい。
【0101】さらに、Cs電極10または21を各画素
に共通するCs配線3上に配して、Cs配線3、ゲート
絶縁膜およびCs電極10または21の重畳部に補助容
量を設けるCs on Commonの構造を採用した
が、隣接する画素電極4に対応するゲートバスライン1
の上にCs電極10または21の一部を重畳させて、ゲ
ートバスライン1、ゲート絶縁膜およびCs電極10ま
たは21の重畳部に補助容量を設けるCs on Ga
teの構造としてもよい。
【0102】(実施形態4)実施形態4のアクティブマ
トリクス型表示装置およびその欠陥修正方法について、
図12、図13および図14を用いて説明する。
【0103】図12は実施形態4のアクティブマトリク
ス型表示装置におけるアクティブマトリクス基板の構成
を示す平面図である。
【0104】このアクティブマトリクス基板は、データ
バスライン1上に絶縁膜12を介して重畳する迂回用予
備線5が、ゲートバスライン1とデータバスライン2と
の交差部およびデータバスライン2とCs配線3との交
差部を迂回するように設けられており、それ以外は実施
形態1と同様の構成を有している。
【0105】この実施形態4のアクティブマトリクス型
表示装置において、リーク不良が生じた場合の欠陥修正
は以下のようにして行う。
【0106】図13(a)に示すように、ゲートバスラ
イン1とデータバスライン2との交差部Rにおいてゲー
トバスライン1とデータバスライン2とのリークが生じ
た場合には、その交差部Rの両側R1、R2にレーザー
光等を照射してデータバスライン2を切断する。これに
より、交差部Rにおいてデータバスライン2に電圧が印
加されなくなり、ゲートバスライン1とデータバスライ
ン2とのリーク不良を修正することができる。この場
合、迂回用予備線5の形成後であってもリーク不良を修
正することができる。従って、このアクティブマトリク
ス基板を対向基板と貼り合わせて両基板の間隙に液晶を
注入した後でも、欠陥修正を行って表示装置の歩留りを
向上させることができる。
【0107】また、図13(b)に示すように、データ
バスライン2とCs配線3との交差部Sにおいてデータ
バスライン2とCs配線3とのリークが生じた場合、迂
回用予備線5の形成後であっても、その交差部Sの両側
S1、S2にレーザー光等を照射してデータバスライン
2を切断することができる。これにより、交差部Sにお
いてデータバスライン2に電圧が印加されなくなり、デ
ータバスライン2とCs配線3とのリーク不良を修正す
ることができる。
【0108】さらに、図14に示すように、データバス
ライン2の一部Qに断線が生じた場合には、信号電圧が
迂回用予備線5により断線部Qを迂回し、その先のデー
タバスライン2に信号電圧が印加される。従って、断線
発生箇所Qから先の画素電極4にも信号電圧を印加する
ことができる。
【0109】尚、透明導電体を用いて迂回用予備線5を
形成した場合には、迂回用予備線5が画素を透過する光
を遮ることはないので、表示装置の開口率を高くするこ
とができる。また、不透明導電体を用いて迂回用予備線
5を形成した場合でも、迂回用予備線5が画素を遮る面
積が小さいため、表示装置の開口率を高くすることがで
きる。
【0110】なお、図12では、データバスライン2上
に絶縁膜12を介して迂回用予備線5を設けたが、実施
形態2のようにゲートバスライン1上に絶縁膜12を介
して迂回用予備線22を設けた構成とすることもでき
る。この場合の迂回用予備線22は、ゲートバスライン
1およびデータバスライン2の交差部を迂回するように
形成する。
【0111】また、上記実施形態1〜4では、レーザー
光の照射によりバスラインを切断したが、アクティブマ
トリクス基板と対向基板とを貼り合わせる前にリークが
発見された場合には、レーザー光以外の物理的手段また
は化学的手段によりバスラインを切断してもよい。ま
た、アクティブマトリクス基板の製造過程においてリー
ク不良を修正する場合も同様である。
【0112】実施形態1〜3では、ゲートバスライン1
またはデータバスライン2に断線が生じた場合について
説明したが、ゲートバスライン1とデータバスライン2
との交差部やデータバスライン2とCs配線3との交差
部でリークが発生した場合、実施形態4と同様に交差部
の両側において各バスラインを切断することにより、リ
ーク不良を修正することができる。但し、迂回用予備線
が交差部を迂回していない構成の場合には、迂回用予備
線5または22の形成前にデータバスライン2またはゲ
ートバスライン1を交差部の両側で切断しておく必要が
ある。
【0113】実施形態1〜4においては、スイッチング
素子として逆スタガ型TFTを用いたが、スタガ型TF
Tを用いてもよく、スイッチング素子として機能するも
のであれば、上記材料、構造および製造方法に限定され
ずに用いることができる。例えば、MIM素子等の他の
スイッチング素子を用いてもよい。尚、スタガ型TFT
を用いる場合、ゲートバスラインおよび半導体層の配置
は逆スタガ型TFTの場合と異なったものになる。ま
た、MIM素子を用いる場合、アクティブマトリクス基
板上に走査配線としてのゲートバスライン1は形成され
ていない。その代わりに、対向基板(またはカラーフィ
ルタ基板)上に画素電極と同じ幅の走査配線が設けられ
る。従って、この場合には、アクティブマトリクス基板
上にMIM素子と共に形成されるデータバスラインにつ
いて本発明の適用が可能である。但し、この場合、画素
電極と各データバスラインとは絶縁膜を介して別層に形
成される。
【0114】また、実施形態1〜4においては、迂回用
予備線を信号配線を覆う絶縁膜の上に形成し、その上に
設けられた第2の絶縁膜上に画素電極を形成したが、迂
回用予備線と画素電極とを同じ絶縁膜上の同層に形成し
ても良い。
【0115】実施形態1〜4においては、迂回用予備線
を絶縁膜の貫通孔を介して各バスラインと接続させた
が、各バスラインの端子部において迂回用予備線と各バ
スラインとを接続させてもよい。
【0116】さらに、表示媒体としては液晶を用いた
が、プラズマ等の他の表示媒体を用いても良い。
【0117】
【発明の効果】以上の説明から明らかなように、本発明
のアクティブマトリクス型表示装置によれば、走査配線
または信号配線に断線不良が生じた場合、断線箇所にお
いて走査電圧または信号電圧が迂回用予備線を迂回し
て、その断線箇所より先の走査配線または信号配線に走
査電圧または信号電圧が印加される。このため、走査配
線または信号配線の断線が生じても、断線箇所より先に
設けられた画素電極に走査電圧または信号電圧を印加す
ることができる。その結果、ライン状欠陥の発生を防止
して表示装置の良品率を大幅に高めることができ、製造
コストの低減を図ると共に表示装置の信頼性を向上させ
ることができる。また、この迂回用予備線は走査配線ま
たは信号配線に重畳しているので、迂回用予備線により
光が遮られることはなく、表示装置の開口率が低下しな
い。さらに、迂回用予備線が画素電極領域を横切らず、
または横切っても極めて狭い面積であるので、迂回用予
備線と画素電極との間の容量に起因する表示特性の低下
を防ぐことができ、表示品位を高めることができる。
【0118】本発明のアクティブマトリクス型表示装置
の欠陥修正方法によれば、断線不良が生じた配線の上に
迂回用予備線を絶縁膜を介して重畳形成し、その配線と
迂回用予備線とを電気的に接続することにより、断線不
良を修正することができる。または、リーク不良が生じ
た交差部の両側でどちらかの配線を切断し、その配線の
上に迂回用予備線を絶縁膜を介して重畳形成して、その
配線と迂回用予備線とを電気的に接続することにより、
リーク不良を修正することができる。その結果、ライン
状欠陥の発生を防止して表示装置の良品率を大幅に高め
ることができる。また、断線不良やリーク不良が生じた
箇所に特定して上記絶縁膜および迂回用予備線を形成で
きるので、さらに製造コストを低減することができる。
【0119】上記迂回用予備線を走査配線および信号配
線の交差部を迂回するように形成してもよい。この場
合、アクティブマトリクス基板と対向基板とを貼り合わ
せ、さらに、両基板の間隙に表示媒体を挟持させて表示
装置の構成とした後でも、レーザー照射等により交差部
におけるリーク不良を修正することができるので、さら
に表示装置の歩留りを向上させることができる。この迂
回用予備線は絶縁膜を介して走査配線または信号配線の
上に重畳しており、交差部を迂回しているだけなので、
迂回用予備線により画素を透過する光が遮られる面積は
僅かな領域のみであるので、表示装置の開口率が低下す
ることはない。
【0120】上記迂回用予備線と走査配線または信号配
線とを接続するために絶縁膜に設けられる貫通孔を、走
査配線または信号配線の両端部上に1つずつ設けた場合
には、コンタクトホールの数を必要最低限の個数とし、
表示領域外に広い面積のコンタクト部を形成することが
できる。このため、コンタクトホールの歩留りを大幅に
向上することができ、さらに製造コストの低減を図るこ
とができる。また、コンタクト部の面積が広いため、走
査配線または信号配線と迂回用予備線との接続抵抗が低
くなると共に接続の信頼性も向上して、表示装置の信頼
性をさらに向上することができる。
【0121】上記迂回用予備線と走査配線または信号配
線とを接続するために絶縁膜に設けられる貫通孔を、信
号配線および走査配線の交差部から所定の位置に1つず
つ設けた場合、各画素電極に対応する信号配線部分また
は走査配線部分を全て迂回用予備線により接続すること
ができる。
【0122】上記迂回用予備線は透明導電体を用いて形
成すると、実施形態4のように迂回用予備線が配線の交
差部を迂回して画素電極領域を横切るような構成として
も、迂回用予備線により画素を透過する光が遮られるこ
とがない。よって、液晶等の表示媒体注入後においても
交差部におけるリーク不良の修正を行うことができ、し
かも高開口率を維持することができる。この結果、表示
媒体注入後の良品率を向上させることができる。また、
迂回用予備線の幅を走査配線または信号配線に比べて広
くすることもできるので、迂回用予備線の断線を低減し
て歩留りを向上させることができる。
【0123】上記迂回用予備線は不透明導電体を用いて
形成すると、迂回用予備線の抵抗値を低くすることがで
きる。よって、走査電圧または信号電圧が迂回用予備線
を迂回して画素電極に印加されても、表示品位が低下せ
ず、さらに高い表示品位を得ることができる。
【0124】上記画素電極を信号配線を覆う有機絶縁膜
上に形成すると、画素電極と信号配線との間の容量を小
さくすることができ、信号配線の下方に形成される走査
配線と画素電極との間の容量も小さくすることができ
る。よって、画素電極と信号配線との間の容量によるク
ロストークを低減することができると共に、画素電極と
走査配線との間の容量による画素電圧の引き込みを抑制
することができる。この結果、これらの容量による影響
を抑えて表示品位をさらに向上させることができる。
【0125】上記迂回用予備線を信号配線を覆う上記有
機絶縁膜上に形成すると、迂回用予備線の断線が発生し
にくいため歩留りが向上する。また、画素電極と迂回用
予備線とを同層に形成すると、1枚のマスクを用いてこ
れらを同時にパターニングできるので、製造コストをさ
らに削減できる。
【0126】上記迂回用予備線を信号配線を覆う絶縁膜
上に形成し、画素電極を上記迂回用予備線を覆う第2の
絶縁膜上に形成すると、画素電極と迂回用予備線とが別
の層に形成されるので、画素電極と迂回用予備線とのリ
ークが極めて生じにくい。また、この信号配線を覆う絶
縁膜を有機絶縁膜とした場合、ゲート絶縁膜の剥がれや
不良による急峻な凹凸により信号配線に断線が生じて
も、絶縁膜によりその凹凸を埋めて平坦化することがで
きる。よって、迂回用予備線が断線しにくくなり、信号
配線の断線を迂回用予備線により迂回することができる
ので、良品率を高めることができる。また、迂回用予備
線を覆う第2の絶縁膜を有機絶縁膜とした場合、各配線
の段差を埋めて平坦化することができるので、液晶等の
表示媒体の配向が乱れず、表示品位を向上させることが
できる。
【図面の簡単な説明】
【図1】(a)は実施形態1のアクティブマトリクス型
表示装置におけるアクティブマトリクス基板の構成を示
す平面図であり、(b)はそのTFT部分を拡大して示
す平面図である。
【図2】実施形態1のアクティブマトリクス型表示装置
におけるアクティブマトリクス基板の1画素分の構成を
示す平面図である。
【図3】(a)は図2のA−A’線断面図であり、
(b)はコンタクトホール部分の拡大図である。
【図4】実施形態1のアクティブマトリクス型表示装置
におけるTFT部分の断面図である
【図5】実施形態1のアクティブマトリクス型表示装置
におけるアクティブマトリクス基板の他の構成を示す平
面図である
【図6】実施形態1のアクティブマトリクス型表示装置
におけるアクティブマトリクス基板の他の構成を示す平
面図である
【図7】(a)は実施形態1のアクティブマトリクス型
表示装置におけるアクティブマトリクス基板の他の構成
を示す図2のA−A’線断面図であり、(b)はコンタ
クトホール部分の拡大図である。
【図8】実施形態2のアクティブマトリクス型表示装置
におけるアクティブマトリクス基板の1画素分の構成を
示す平面図である。
【図9】実施形態2のアクティブマトリクス型表示装置
におけるアクティブマトリクス基板の他の構成を示す平
面図である
【図10】実施形態3のアクティブマトリクス型表示装
置におけるアクティブマトリクス基板の1画素分の構成
を示す平面図である。
【図11】実施形態3のアクティブマトリクス型表示装
置におけるアクティブマトリクス基板の他の構成を示す
平面図である
【図12】実施形態4のアクティブマトリクス型表示装
置におけるアクティブマトリクス基板の1画素分の構成
を示す平面図である。
【図13】(a)〜(c)は実施形態4のアクティブマ
トリクス型表示装置にリーク不良が生じた場合の欠陥修
正方法を説明するための平面図である。
【図14】実施形態4のアクティブマトリクス型表示装
置に断線不良が生じた場合について説明するための平面
図である。
【図15】従来のアクティブマトリクス型表示装置にお
けるアクティブマトリクス基板の1画素分の構成を示す
平面図である。
【図16】従来のアクティブマトリクス型表示装置にお
けるアクティブマトリクス基板の1画素分の構成を示す
平面図である。
【図17】従来のアクティブマトリクス型表示装置にお
けるアクティブマトリクス基板の構成を示す平面図であ
る。
【図18】従来のアクティブマトリクス型表示装置にお
けるアクティブマトリクス基板の1画素分の構成を示す
平面図である。
【図19】従来のアクティブマトリクス型表示装置にお
けるアクティブマトリクス基板の1画素分の構成を示す
平面図である。
【符号の説明】
1 ゲートバスライン(走査配線) 2 データバスライン(信号配線) 4 画素電極 5、22 迂回用予備線 6 TFT(スイッチング素子) 8 基板 9 ゲート絶縁膜 12 絶縁膜 13 第2の絶縁膜(層間絶縁膜)

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 マトリクス状に配置された画素電極およ
    び各画素電極に接続されたスイッチング素子を備え、該
    スイッチング素子に走査電圧を与えるための走査配線お
    よび該スイッチング素子に信号電圧を与えるための信号
    配線が互いに交差して設けられ、該走査配線および該信
    号配線のうちの少なくとも一方に、断線不良部およびリ
    ーク不良部のうちの少なくとも一方を迂回させるための
    迂回用予備線が絶縁膜を介して重畳形成され、該迂回用
    予備線とこれを重畳させた配線とが電気的に接続されて
    いるアクティブマトリクス型表示装置。
  2. 【請求項2】 マトリクス状に配置された画素電極およ
    び各画素電極に接続されたスイッチング素子を備え、該
    スイッチング素子に走査電圧を与えるための走査配線お
    よび該スイッチング素子に信号電圧を与えるための信号
    配線が互いに交差して設けられたアクティブマトリクス
    型表示装置の欠陥修正方法であって、 該走査配線および該信号配線について断線の有無を検査
    する工程と、 断線不良が生じた配線の上に、迂回用予備線を絶縁膜を
    介して重畳形成すると共に、該迂回用予備線とこれを重
    畳させた配線とを電気的に接続する工程とを含むアクテ
    ィブマトリクス型表示装置の欠陥修正方法。
  3. 【請求項3】 マトリクス状に配置された画素電極およ
    び各画素電極に接続されたスイッチング素子を備え、該
    スイッチング素子に走査電圧を与えるための走査配線お
    よび該スイッチング素子に信号電圧を与えるための信号
    配線が互いに交差して設けられたアクティブマトリクス
    型表示装置におけるリーク不良を修正する欠陥修正方法
    であって、 該走査配線および該信号配線の交差部でのリーク不良の
    有無を検査する工程と、 リーク不良の生じている交差部を有する走査配線および
    信号配線のうちの少なくとも一方に対し、該交差部の両
    側で切断する工程と、 切断した配線の上に迂回用予備線を絶縁膜を介して重畳
    形成すると共に、該迂回用予備線とこれを重畳させた配
    線とを電気的に接続する工程とを含むアクティブマトリ
    クス型表示装置の欠陥修正方法。
  4. 【請求項4】 マトリクス状に配置された画素電極およ
    び各画素電極に接続されたスイッチング素子を備え、該
    スイッチング素子に走査電圧を与えるための走査配線お
    よび該スイッチング素子に信号電圧を与えるための信号
    配線が互いに交差して設けられ、該走査配線および該信
    号配線のうちの少なくとも一本に生じた断線不良を有す
    る配線の上に、迂回用予備線が絶縁膜を介して重畳形成
    され、該迂回用予備線とこれを重畳させた配線とが電気
    的に接続されているアクティブマトリクス型表示装置。
  5. 【請求項5】 マトリクス状に配置された画素電極およ
    び各画素電極に接続されたスイッチング素子を備え、該
    スイッチング素子に走査電圧を与えるための走査配線お
    よび該スイッチング素子に信号電圧を与えるための信号
    配線が互いに交差して設けられ、該走査配線および該信
    号配線の交差部のうちの少なくとも一箇所に生じたリー
    ク不良を有する交差部を通る走査配線および信号配線の
    うちの少なくとも一方が該交差部の両側で切断されてお
    り、切断された配線の上に、迂回用予備線が絶縁膜を介
    して重畳形成され、該迂回用予備線とこれを重畳させた
    配線とが電気的に接続されているアクティブマトリクス
    型表示装置。
  6. 【請求項6】 前記迂回用予備線が、前記走査配線およ
    び信号配線の交差部を迂回して形成されている請求項1
    または4に記載のアクティブマトリクス型表示装置。
  7. 【請求項7】 請求項6に記載のアクティブマトリクス
    型表示装置の欠陥修正方法であって、 前記走査配線および前記信号配線の交差部についてリー
    ク不良の有無を検査する工程と、 前記走査配線および前記信号配線のうち、前記迂回用予
    備線に重畳する配線を切断する工程とを含むアクティブ
    マトリクス型表示装置の欠陥修正方法。
  8. 【請求項8】 前記迂回用予備線とこれを重畳させた配
    線とが前記絶縁膜に設けられた貫通孔を介して電気的に
    接続されており、該貫通孔が該迂回用予備線を重畳させ
    た配線とそれに交差する配線との各交差部から所定の位
    置に1つずつ設けられている請求項1、4、5または6
    に記載のアクティブマトリクス型表示装置。
  9. 【請求項9】 前記迂回用予備線とこれを重畳させた配
    線とが前記絶縁膜に設けられた貫通孔を介して電気的に
    接続されており、該貫通孔が該迂回用予備線を重畳させ
    た配線の両端部上に1つずつ設けられている請求項1、
    4、5または6に記載のアクティブマトリクス型表示装
    置。
  10. 【請求項10】 前記迂回用予備線が透明導電体からな
    る請求項1、4、5、6、8または9に記載のアクティ
    ブマトリクス型表示装置。
  11. 【請求項11】 前記迂回用予備線が不透明導電体から
    なる請求項1、4、5、6、8または9に記載のアクテ
    ィブマトリクス型表示装置。
  12. 【請求項12】 前記信号配線を覆う絶縁膜が有機絶縁
    膜からなり、該画素電極が該絶縁膜上に設けられている
    請求項1、4、5、6、8、9、10または11に記載
    のアクティブマトリクス型表示装置。
  13. 【請求項13】 前記迂回用予備線が前記有機絶縁膜上
    に設けられ、前記画素電極と同じ材料を用いて同時にパ
    ターニングされている請求項12に記載のアクティブマ
    トリクス型表示装置。
  14. 【請求項14】 前記迂回用予備線を覆って第2の絶縁
    膜が設けられ、前記画素電極が該第2の絶縁膜上に設け
    られている請求項1、4、5、6、8、9、10、1
    1、12または13に記載のアクティブマトリクス型表
    示装置。
  15. 【請求項15】 前記絶縁膜および第2の絶縁膜のうち
    の少なくとも一方が有機絶縁膜である請求項14に記載
    のアクティブマトリクス型表示装置。
JP19113096A 1996-07-19 1996-07-19 アクティブマトリクス型表示装置およびその欠陥修正方法 Withdrawn JPH1039333A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19113096A JPH1039333A (ja) 1996-07-19 1996-07-19 アクティブマトリクス型表示装置およびその欠陥修正方法
US08/896,424 US6191832B1 (en) 1996-07-19 1997-07-18 Active matrix display device and methods for correcting defect thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19113096A JPH1039333A (ja) 1996-07-19 1996-07-19 アクティブマトリクス型表示装置およびその欠陥修正方法

Publications (1)

Publication Number Publication Date
JPH1039333A true JPH1039333A (ja) 1998-02-13

Family

ID=16269383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19113096A Withdrawn JPH1039333A (ja) 1996-07-19 1996-07-19 アクティブマトリクス型表示装置およびその欠陥修正方法

Country Status (2)

Country Link
US (1) US6191832B1 (ja)
JP (1) JPH1039333A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007011367A (ja) * 2005-06-30 2007-01-18 Lg Phillips Lcd Co Ltd デュアルカラムスペーサを備えた液晶パネル及びその製造方法
WO2008111268A1 (ja) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha 表示パネルおよび表示装置
JP2009002787A (ja) * 2007-06-21 2009-01-08 Hitachi-Ge Nuclear Energy Ltd 渦電流探傷プローブ
WO2011152307A1 (ja) * 2010-05-31 2011-12-08 シャープ株式会社 タッチセンサ付き表示装置
WO2018155346A1 (ja) * 2017-02-23 2018-08-30 シャープ株式会社 駆動回路、マトリックス基板および表示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP3674953B2 (ja) 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
KR100697413B1 (ko) * 1998-07-30 2007-03-19 마츠시타 덴끼 산교 가부시키가이샤 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP4498489B2 (ja) * 1999-03-19 2010-07-07 シャープ株式会社 液晶表示装置とその製造方法
KR100675088B1 (ko) * 2000-02-16 2007-01-26 엘지.필립스 엘시디 주식회사 액정 표시장치 및 액정 표시장치 제조방법
TWI282457B (en) * 2000-04-06 2007-06-11 Chi Mei Optoelectronics Corp Liquid crystal display component with defect restore ability and restoring method of defect
JP2003307748A (ja) * 2002-04-15 2003-10-31 Advanced Display Inc 液晶表示装置及びその製造方法
TWI300864B (en) * 2004-04-23 2008-09-11 Au Optronics Corp Thin film transistor array and repairing method of the same
JP4717533B2 (ja) * 2005-07-06 2011-07-06 株式会社 日立ディスプレイズ 表示装置
KR101138429B1 (ko) * 2005-07-22 2012-04-26 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
TWI342420B (en) * 2006-06-26 2011-05-21 Au Optronics Corp Auto repair structure for lcds
US8330892B2 (en) * 2007-03-15 2012-12-11 Sharp Kabushiki Kaisha Display panel, display device, and method for manufacturing the display panel
CN103760728B (zh) * 2014-01-29 2016-08-17 北京京东方显示技术有限公司 一种阵列基板及其显示装置
KR102489592B1 (ko) * 2015-12-31 2023-01-18 엘지디스플레이 주식회사 플렉서블 표시장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156025A (ja) 1984-12-27 1986-07-15 Fujitsu Ltd 表示装置
US4688896A (en) 1985-03-04 1987-08-25 General Electric Company Information conversion device with auxiliary address lines for enhancing manufacturing yield
FR2605442B1 (fr) * 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
US5343216A (en) * 1989-01-31 1994-08-30 Sharp Kabushiki Kaisha Active matrix substrate and active matrix display apparatus
US5006106A (en) 1990-10-09 1991-04-09 Angelchik Jean P Apparatus and method for laparoscopic implantation of anti-reflux prosthesis
US5303074A (en) * 1991-04-29 1994-04-12 General Electric Company Embedded repair lines for thin film electronic display or imager devices
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
KR0139319B1 (ko) * 1994-11-14 1998-06-15 김광호 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치
JPH08320466A (ja) * 1995-03-17 1996-12-03 Sharp Corp アクティブマトリクス基板及びその欠陥修正方法
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JP3418653B2 (ja) 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
KR100283733B1 (ko) * 1995-10-16 2001-03-02 마찌다 가쯔히꼬 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007011367A (ja) * 2005-06-30 2007-01-18 Lg Phillips Lcd Co Ltd デュアルカラムスペーサを備えた液晶パネル及びその製造方法
JP4625431B2 (ja) * 2005-06-30 2011-02-02 エルジー ディスプレイ カンパニー リミテッド デュアルカラムスペーサを備えた液晶パネル及びその製造方法
WO2008111268A1 (ja) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha 表示パネルおよび表示装置
JP2009002787A (ja) * 2007-06-21 2009-01-08 Hitachi-Ge Nuclear Energy Ltd 渦電流探傷プローブ
WO2011152307A1 (ja) * 2010-05-31 2011-12-08 シャープ株式会社 タッチセンサ付き表示装置
WO2018155346A1 (ja) * 2017-02-23 2018-08-30 シャープ株式会社 駆動回路、マトリックス基板および表示装置
US10866471B2 (en) 2017-02-23 2020-12-15 Sharp Kabushiki Kaisha Drive circuit, matrix substrate, and display device

Also Published As

Publication number Publication date
US6191832B1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
JP3418653B2 (ja) アクティブマトリクス型液晶表示装置
JPH1039333A (ja) アクティブマトリクス型表示装置およびその欠陥修正方法
JP2537329B2 (ja) 液晶表示装置およびその製造方法
US7973871B2 (en) Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
US8045076B2 (en) Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate
WO2006064832A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置
US5434686A (en) Active matrix display device
US6985194B2 (en) Matrix array substrate
JP3272625B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP3205501B2 (ja) アクティブマトリクス表示装置およびその修正方法
JP3310615B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JPH10123574A (ja) アクティブマトリクス基板
JP3335567B2 (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JPH11190858A (ja) アクティブマトリクス型表示装置及びその製造方法
KR100686235B1 (ko) 액정 표시 장치용 기판
JPH0682815A (ja) アクティブマトリクス型液晶表示装置
JPH03171034A (ja) 液晶表示装置及びその製造方法
KR100293503B1 (ko) 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법
JP2994905B2 (ja) アクティブマトリクス表示装置の修正方法
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JPH11119250A (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JPH0317614A (ja) アクティブマトリクス表示装置の製造方法
JPH04283725A (ja) 薄膜トランジスタマトリクス及びその断線修復方法
JP3418683B2 (ja) アクティブマトリクス型液晶表示装置
JP2625267B2 (ja) アクティブマトリクス表示装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007