JPH08320466A - アクティブマトリクス基板及びその欠陥修正方法 - Google Patents
アクティブマトリクス基板及びその欠陥修正方法Info
- Publication number
- JPH08320466A JPH08320466A JP20485995A JP20485995A JPH08320466A JP H08320466 A JPH08320466 A JP H08320466A JP 20485995 A JP20485995 A JP 20485995A JP 20485995 A JP20485995 A JP 20485995A JP H08320466 A JPH08320466 A JP H08320466A
- Authority
- JP
- Japan
- Prior art keywords
- line
- active matrix
- matrix substrate
- common
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
Abstract
(57)【要約】
【課題】 共通線とソース線あるいは絵素電極との短絡
欠陥を修正して、良品率の向上を図ることができるアク
ティブマトリクス基板及びその欠陥修正方法を提供する
ことにある。 【解決手段】 共通線３は、各ゲート線４に平行に形
成され、それら平行線を結ぶ線をゲート線端子１ａ側の
基板端部にソース線２に平行に形成する。ゲート線端子
１ａの反対側の基板端部にもソース線２と平行で各平行
線を結ぶ線を形成し、端子３ｂも形成する。これら両端
子３ａ，３ｂより、対向電極６に印加されているコモン
信号と同様の信号を印加する。ソース線２と共通線３の
交差部では、また、ソース線２の両側近傍に位置する絵
素電極５にくびれ部９を設ける。
欠陥を修正して、良品率の向上を図ることができるアク
ティブマトリクス基板及びその欠陥修正方法を提供する
ことにある。 【解決手段】 共通線３は、各ゲート線４に平行に形
成され、それら平行線を結ぶ線をゲート線端子１ａ側の
基板端部にソース線２に平行に形成する。ゲート線端子
１ａの反対側の基板端部にもソース線２と平行で各平行
線を結ぶ線を形成し、端子３ｂも形成する。これら両端
子３ａ，３ｂより、対向電極６に印加されているコモン
信号と同様の信号を印加する。ソース線２と共通線３の
交差部では、また、ソース線２の両側近傍に位置する絵
素電極５にくびれ部９を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の絵素電極と
該絵素電極を駆動するためのスイッチング素子とがマト
リクス状に配置されているアクティブマトリクス基板及
びその欠陥修正方法に関する。
該絵素電極を駆動するためのスイッチング素子とがマト
リクス状に配置されているアクティブマトリクス基板及
びその欠陥修正方法に関する。
【０００２】
【従来の技術】近年、液晶等のフラット型の表示パネル
が普及し、特にテレビジョン画像等の高解像度が要求さ
れ、電極数が膨大な数となるものには、アクティブマト
リクス型の表示パネルが用いられている。
が普及し、特にテレビジョン画像等の高解像度が要求さ
れ、電極数が膨大な数となるものには、アクティブマト
リクス型の表示パネルが用いられている。
【０００３】例えば、アクティブマトリクス型液晶表示
パネルは、絵素電極を形成したアクティブマトリクス基
板と対向電極を形成した対向基板の間に液晶を封入して
なる構造である。図６は、従来のアクティブマトリクス
基板を示す等価回路図であり、図７は、このアクティブ
マトリクス基板を示す拡大構成図である。アクティブマ
トリクス基板は、その表面に、ゲート線１、ゲート線端
子１ａ、ソース線２、ソース線端子２ａ、共通線３、共
通線端子３ａ、薄膜トランジスタ４及び絵素電極５が形
成されている。ゲート線１とソース線２は絶縁膜を介し
てマトリクス状に配置され、その交差部にスイッチング
素子として薄膜トランジスタ４が配置され、そのゲート
電極４１にゲート線１が、ソース電極４２にソース線２
が、ドレイン電極４３に絵素電極５が接続されている。
共通線３は、各ゲート線１に平行に形成され、その各平
行線を結ぶ線を、ゲート線端子１ａ側の基板端部にソー
ス線２に平行に形成したものである。共通線３は、各ゲ
ート線１、ソース線２及び絵素電極５と絶縁膜を介して
交差している。
パネルは、絵素電極を形成したアクティブマトリクス基
板と対向電極を形成した対向基板の間に液晶を封入して
なる構造である。図６は、従来のアクティブマトリクス
基板を示す等価回路図であり、図７は、このアクティブ
マトリクス基板を示す拡大構成図である。アクティブマ
トリクス基板は、その表面に、ゲート線１、ゲート線端
子１ａ、ソース線２、ソース線端子２ａ、共通線３、共
通線端子３ａ、薄膜トランジスタ４及び絵素電極５が形
成されている。ゲート線１とソース線２は絶縁膜を介し
てマトリクス状に配置され、その交差部にスイッチング
素子として薄膜トランジスタ４が配置され、そのゲート
電極４１にゲート線１が、ソース電極４２にソース線２
が、ドレイン電極４３に絵素電極５が接続されている。
共通線３は、各ゲート線１に平行に形成され、その各平
行線を結ぶ線を、ゲート線端子１ａ側の基板端部にソー
ス線２に平行に形成したものである。共通線３は、各ゲ
ート線１、ソース線２及び絵素電極５と絶縁膜を介して
交差している。
【０００４】高精細方式の液晶表示パネルでは、絵素電
極５の面積が小さくて、液晶容量７が小さく安定した表
示を得ることができない。そのため、図６に示すよう
に、補助容量８を形成して、一方の端子を共通線３に接
続し、他方の端子を薄膜トランジスタ４のドレイン電極
４３に接続することにより、液晶容量７の数倍の容量を
得て、安定した表示を得ている。実際には、図７に示す
ように、共通線３を絶縁膜を介して絵素電極上を交差さ
せ、その交差部を補助容量として、そこに対向電極に印
加するコモン信号と同じ信号を印加する。
極５の面積が小さくて、液晶容量７が小さく安定した表
示を得ることができない。そのため、図６に示すよう
に、補助容量８を形成して、一方の端子を共通線３に接
続し、他方の端子を薄膜トランジスタ４のドレイン電極
４３に接続することにより、液晶容量７の数倍の容量を
得て、安定した表示を得ている。実際には、図７に示す
ように、共通線３を絶縁膜を介して絵素電極上を交差さ
せ、その交差部を補助容量として、そこに対向電極に印
加するコモン信号と同じ信号を印加する。
【０００５】
【発明が解決しようとする課題】しかし、上記共通線を
設けることにより、次のような問題が発生する。図７に
示すように、ソース線２と共通線３の交差部において、
成膜不良による短絡が生じて、欠陥箇所１０ができる場
合がある。この短絡によってソース線２に印加されてい
る電位は、共通線３に印加されている電位による影響を
受けるため、表示パネルにおいてソース線２の方向に線
欠陥を生じる。また共通線３に印加されている電位はソ
ース線２に印加されている電位に影響を受けるため、共
通線３の方向に線欠陥を生ずる。そのため表示パネルに
おいて、欠陥箇所１０を交点として十字に線欠陥を生じ
ていた。
設けることにより、次のような問題が発生する。図７に
示すように、ソース線２と共通線３の交差部において、
成膜不良による短絡が生じて、欠陥箇所１０ができる場
合がある。この短絡によってソース線２に印加されてい
る電位は、共通線３に印加されている電位による影響を
受けるため、表示パネルにおいてソース線２の方向に線
欠陥を生じる。また共通線３に印加されている電位はソ
ース線２に印加されている電位に影響を受けるため、共
通線３の方向に線欠陥を生ずる。そのため表示パネルに
おいて、欠陥箇所１０を交点として十字に線欠陥を生じ
ていた。
【０００６】このような欠陥を修正する方法として、予
備配線等の冗長配線を用いるものがある。アクティブマ
トリクス基板において、例えばソース線端子２ａの反対
側の端部にゲート線１に平行に、且つ絶縁膜を介してソ
ース線２にマトリクス状に冗長配線を形成する。レーザ
により欠陥箇所１０のソース線２の両側を切断し、ソー
ス線２と冗長配線の交差部にレーザを照射することによ
りソース線２と冗長配線を接続する。冗長配線を通じ
て、切断されたソース線２の両側から信号を流すことに
より、表示欠陥を修正する。
備配線等の冗長配線を用いるものがある。アクティブマ
トリクス基板において、例えばソース線端子２ａの反対
側の端部にゲート線１に平行に、且つ絶縁膜を介してソ
ース線２にマトリクス状に冗長配線を形成する。レーザ
により欠陥箇所１０のソース線２の両側を切断し、ソー
ス線２と冗長配線の交差部にレーザを照射することによ
りソース線２と冗長配線を接続する。冗長配線を通じ
て、切断されたソース線２の両側から信号を流すことに
より、表示欠陥を修正する。
【０００７】ところが、通常、このような冗長配線を形
成できるスペースは限られており、その使用本数が制限
される。従って、欠陥箇所が数箇所に及ぶ場合には、こ
の方法での修正は困難となってしまう。
成できるスペースは限られており、その使用本数が制限
される。従って、欠陥箇所が数箇所に及ぶ場合には、こ
の方法での修正は困難となってしまう。
【０００８】また、図７に示したように、絵素電極５と
共通線３の交差部において、成膜不良による短絡が生じ
て、欠陥箇所１２ができる場合がある。この短絡によっ
て絵素電極５に印加されている電位は、共通線３に印加
されている電位と同じ電位となり、共通線３と対向電極
には同じコモン信号が印加されているので、絵素電極５
と対向電極６は同じ電位となってしまう。このことによ
り、アクティブマトリクス型表示パネルでは、絵素電極
５の部分は光を透過するモード（以下ノーマリーホワイ
トモードと称する）で輝点となり、光を遮断するモード
（以下ノーマリーブラックモードと称する）では黒点と
なる。
共通線３の交差部において、成膜不良による短絡が生じ
て、欠陥箇所１２ができる場合がある。この短絡によっ
て絵素電極５に印加されている電位は、共通線３に印加
されている電位と同じ電位となり、共通線３と対向電極
には同じコモン信号が印加されているので、絵素電極５
と対向電極６は同じ電位となってしまう。このことによ
り、アクティブマトリクス型表示パネルでは、絵素電極
５の部分は光を透過するモード（以下ノーマリーホワイ
トモードと称する）で輝点となり、光を遮断するモード
（以下ノーマリーブラックモードと称する）では黒点と
なる。
【０００９】一般に薄膜トランジスタ４の動作不良や各
種短絡による点欠陥においては、実際にドライバを実装
して表示したときに、この点欠陥が目立たないようにす
る方法をとる。この方法は、レーザ等により薄膜トラン
ジスタ４のゲート電極を切断し、薄膜トランジスタ４の
ソース電極とドレイン電極を接続するという方法である
（以下ソース−ドレイン接続修正と称する）。
種短絡による点欠陥においては、実際にドライバを実装
して表示したときに、この点欠陥が目立たないようにす
る方法をとる。この方法は、レーザ等により薄膜トラン
ジスタ４のゲート電極を切断し、薄膜トランジスタ４の
ソース電極とドレイン電極を接続するという方法である
（以下ソース−ドレイン接続修正と称する）。
【００１０】しかし、絵素電極５と共通線３とが短絡し
た場合、ソース−ドレイン接続修正を行えば、ソース線
と絵素電極５とが短絡しているため、ソース線２と共通
線３が短絡し、前述のように、表示に線欠陥が発生して
しまう。従って、共通線３と絵素電極５が短絡したと
き、ソース−ドレイン接続修正を行うことはできなかっ
た。
た場合、ソース−ドレイン接続修正を行えば、ソース線
と絵素電極５とが短絡しているため、ソース線２と共通
線３が短絡し、前述のように、表示に線欠陥が発生して
しまう。従って、共通線３と絵素電極５が短絡したと
き、ソース−ドレイン接続修正を行うことはできなかっ
た。
【００１１】また、薄膜トランジスタ４の動作不良によ
る点欠陥の場合、ソース−ドレイン接続修正を行うた
め、図７に示すように、薄膜トランジスタ４において、
ゲート電極４１とゲート線１の間に修正用切断部分であ
るくびれ部４４を設ける。これにより点欠陥の修正を容
易に行うことが可能となるが、ゲート電極のくびれ部４
４の分だけ絵素電極５が小さくなり、アクティブマトリ
クス基板の開口率が小さくなってしまう欠点があった。
る点欠陥の場合、ソース−ドレイン接続修正を行うた
め、図７に示すように、薄膜トランジスタ４において、
ゲート電極４１とゲート線１の間に修正用切断部分であ
るくびれ部４４を設ける。これにより点欠陥の修正を容
易に行うことが可能となるが、ゲート電極のくびれ部４
４の分だけ絵素電極５が小さくなり、アクティブマトリ
クス基板の開口率が小さくなってしまう欠点があった。
【００１２】本発明の目的は、上記課題を考慮しつつ、
共通線とソース線あるいは絵素電極との短絡欠陥を修正
して、良品率の向上を図ることができるアクティブマト
リクス基板及びその欠陥修正方法を提供することにあ
る。また、本発明の他の目的は、点欠陥を修正するとと
もに、開口率の向上を図ることのできるアクティブマト
リクス基板及びその欠陥修正方法を提供することにあ
る。
共通線とソース線あるいは絵素電極との短絡欠陥を修正
して、良品率の向上を図ることができるアクティブマト
リクス基板及びその欠陥修正方法を提供することにあ
る。また、本発明の他の目的は、点欠陥を修正するとと
もに、開口率の向上を図ることのできるアクティブマト
リクス基板及びその欠陥修正方法を提供することにあ
る。
【００１３】
【課題を解決するための手段】請求項１の発明は、複数
の絵素電極と該絵素電極を駆動するスイッチング素子と
がマトリクス状に配置され、該スイッチング素子のゲー
ト電極とソース電極にマトリクス状に配置したゲート線
とソース線が接続され、共通線が前記ゲート線、ソース
線あるいは絵素電極と交差して形成され、絵素電極とと
もに配置された補助容量に接続されてコモン信号が入力
される構造のアクティブマトリクス基板において、前記
共通線の両端部にコモン信号を入力する端子を設けるこ
とを特徴とする。
の絵素電極と該絵素電極を駆動するスイッチング素子と
がマトリクス状に配置され、該スイッチング素子のゲー
ト電極とソース電極にマトリクス状に配置したゲート線
とソース線が接続され、共通線が前記ゲート線、ソース
線あるいは絵素電極と交差して形成され、絵素電極とと
もに配置された補助容量に接続されてコモン信号が入力
される構造のアクティブマトリクス基板において、前記
共通線の両端部にコモン信号を入力する端子を設けるこ
とを特徴とする。
【００１４】請求項２の発明は、請求項１記載のアクテ
ィブマトリクス基板に対し、ゲート線あるいはソース線
と共通線との短絡による欠陥箇所の両側の共通線を切断
することを特徴とするアクティブマトリクス基板の欠陥
修正方法である。
ィブマトリクス基板に対し、ゲート線あるいはソース線
と共通線との短絡による欠陥箇所の両側の共通線を切断
することを特徴とするアクティブマトリクス基板の欠陥
修正方法である。
【００１５】請求項３の発明は、請求項１記載のアクテ
ィブマトリクス基板に対し、絵素電極と共通線との短絡
による欠陥箇所の両側の共通線を切断し、スイッチング
素子のゲート電極を切断し、ソース電極とドレイン電極
を接続することを特徴とするアクティブマトリクス基板
の欠陥修正方法である。
ィブマトリクス基板に対し、絵素電極と共通線との短絡
による欠陥箇所の両側の共通線を切断し、スイッチング
素子のゲート電極を切断し、ソース電極とドレイン電極
を接続することを特徴とするアクティブマトリクス基板
の欠陥修正方法である。
【００１６】請求項４の発明は、共通線と交差する部分
の絵素電極の両側にくびれ部を設けたことを特徴とする
請求項１記載のアクティブマトリクス基板である。
の絵素電極の両側にくびれ部を設けたことを特徴とする
請求項１記載のアクティブマトリクス基板である。
【００１７】請求項５の発明は、請求項４記載のアクテ
ィブマトリクス基板に対し、ゲート線あるいはソース線
と共通線との短絡による欠陥箇所の両側で且つ絵素電極
のくびれ部の外側に位置する共通線を切断することを特
徴とするアクティブマトリクス基板の欠陥修正方法であ
る。
ィブマトリクス基板に対し、ゲート線あるいはソース線
と共通線との短絡による欠陥箇所の両側で且つ絵素電極
のくびれ部の外側に位置する共通線を切断することを特
徴とするアクティブマトリクス基板の欠陥修正方法であ
る。
【００１８】請求項６の発明は、請求項４記載のアクテ
ィブマトリクス基板に対し、絵素電極と共通線との短絡
による欠陥箇所の両側で且つ絵素電極のくびれ部の外側
に位置する共通線を切断し、スイッチング素子のゲート
電極を切断し、ソース電極とドレイン電極を接続するこ
とを特徴とするアクティブマトリクス基板の欠陥修正方
法である。
ィブマトリクス基板に対し、絵素電極と共通線との短絡
による欠陥箇所の両側で且つ絵素電極のくびれ部の外側
に位置する共通線を切断し、スイッチング素子のゲート
電極を切断し、ソース電極とドレイン電極を接続するこ
とを特徴とするアクティブマトリクス基板の欠陥修正方
法である。
【００１９】請求項７の発明は、ゲート電極とゲート線
の間に修正用切断部分を設けないで、スイッチング素子
のゲート電極に直接にゲート線を接続し、スイッチング
素子の占める範囲を縮小して、その分だけ絵素電極を拡
大したことを特徴とする請求項１記載のアクティブマト
リクス基板である。
の間に修正用切断部分を設けないで、スイッチング素子
のゲート電極に直接にゲート線を接続し、スイッチング
素子の占める範囲を縮小して、その分だけ絵素電極を拡
大したことを特徴とする請求項１記載のアクティブマト
リクス基板である。
【００２０】請求項８の発明は、請求項７記載のアクテ
ィブマトリクス基板に対し、点欠陥をなす絵素電極の両
側の共通線を切断し、その切断された共通線上でソース
線と絵素電極を接続することにより点欠陥を修正するこ
とを特徴とするアクティブマトリクス基板の修正方法で
ある。
ィブマトリクス基板に対し、点欠陥をなす絵素電極の両
側の共通線を切断し、その切断された共通線上でソース
線と絵素電極を接続することにより点欠陥を修正するこ
とを特徴とするアクティブマトリクス基板の修正方法で
ある。
【００２１】上記のアクティブマトリクス基板及びその
欠陥修正方法について、その作用を次に説明する。まず
請求項１のアクティブマトリクス基板において、共通線
の両端部に端子を設けることにより、共通線のどちらの
端部からもコモン信号を入力できる。従って、請求項２
の欠陥修正方法において、ゲート線あるいはソース線と
短絡する共通線を切断しても、その切断部分の両側から
コモン信号を入力することになるので、切断の影響はな
く、各補助容量に信号を印加できる。共通線がソース線
の両側で切断されているので、ソース線には共通線の影
響はない。従って、欠陥のない安定した表示品質を維持
できる。
欠陥修正方法について、その作用を次に説明する。まず
請求項１のアクティブマトリクス基板において、共通線
の両端部に端子を設けることにより、共通線のどちらの
端部からもコモン信号を入力できる。従って、請求項２
の欠陥修正方法において、ゲート線あるいはソース線と
短絡する共通線を切断しても、その切断部分の両側から
コモン信号を入力することになるので、切断の影響はな
く、各補助容量に信号を印加できる。共通線がソース線
の両側で切断されているので、ソース線には共通線の影
響はない。従って、欠陥のない安定した表示品質を維持
できる。
【００２２】また、請求項３の欠陥修正方法において、
共通線の切断部分の両側から信号が印加されるので、絵
素電極以外の補助容量に影響を与えることはない。スイ
ッチング素子のソース電極とドレイン電極が接続されて
いるので、絵素電極にはソース線の信号が直接入力され
る。補助容量やスイッチング素子の増幅作用がないた
め、絵素電極を正常な絵素電極のようには駆動できな
い。しかし、ノーマリーホワイトの輝点や、ノーマリー
ブラックの黒点といった点欠陥を目立たなくする程度に
は、絵素電極５１を駆動することができる。
共通線の切断部分の両側から信号が印加されるので、絵
素電極以外の補助容量に影響を与えることはない。スイ
ッチング素子のソース電極とドレイン電極が接続されて
いるので、絵素電極にはソース線の信号が直接入力され
る。補助容量やスイッチング素子の増幅作用がないた
め、絵素電極を正常な絵素電極のようには駆動できな
い。しかし、ノーマリーホワイトの輝点や、ノーマリー
ブラックの黒点といった点欠陥を目立たなくする程度に
は、絵素電極５１を駆動することができる。
【００２３】請求項４のアクティブマトリクス基板にお
いて、共通線と交差する部分の絵素電極の両側にくびれ
部を設けて、レーザ等によって切断する場合に絵素電極
を傷つけないようにしている。従って、請求項５及び６
の欠陥修正方法において、絵素電極のくびれ部の外側に
位置する共通線を切断するから、切断部分の共通線と絵
素電極間で短絡等の新たな欠陥が生ずることはない。
いて、共通線と交差する部分の絵素電極の両側にくびれ
部を設けて、レーザ等によって切断する場合に絵素電極
を傷つけないようにしている。従って、請求項５及び６
の欠陥修正方法において、絵素電極のくびれ部の外側に
位置する共通線を切断するから、切断部分の共通線と絵
素電極間で短絡等の新たな欠陥が生ずることはない。
【００２４】また、請求項７のアクティブマトリクス基
板において、薄膜トランジスタのゲート電極とゲート線
との間に修正用切断部分を設ける必要がなく、その分絵
素電極を大きくでき、アクティブマトリクス基板の開口
率を向上できる。請求項８の欠陥修正方法において、こ
のアクティブマトリクス基板に対し、点欠陥箇所の両側
の共通線を切断し、切り離された共通線上においてソー
ス線と絵素電極を接続する。その切断部分の両側から信
号を入力することになるので、切断の影響はなく、各補
助容量には信号を印加できる。また、点欠陥上の切り離
された共通線において、ソース線と絵素電極を接続して
いるので、ソース−ドレイン接続修正と同様の作用にな
り、絵素電極にはソース線の信号が直接印加される。補
助容量や薄膜トランジスタの増幅作用がないため、絵素
電極を正常な絵素のように駆動できないが点欠陥を目立
たなくする程度には駆動することができる。
板において、薄膜トランジスタのゲート電極とゲート線
との間に修正用切断部分を設ける必要がなく、その分絵
素電極を大きくでき、アクティブマトリクス基板の開口
率を向上できる。請求項８の欠陥修正方法において、こ
のアクティブマトリクス基板に対し、点欠陥箇所の両側
の共通線を切断し、切り離された共通線上においてソー
ス線と絵素電極を接続する。その切断部分の両側から信
号を入力することになるので、切断の影響はなく、各補
助容量には信号を印加できる。また、点欠陥上の切り離
された共通線において、ソース線と絵素電極を接続して
いるので、ソース−ドレイン接続修正と同様の作用にな
り、絵素電極にはソース線の信号が直接印加される。補
助容量や薄膜トランジスタの増幅作用がないため、絵素
電極を正常な絵素のように駆動できないが点欠陥を目立
たなくする程度には駆動することができる。
【００２５】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施形態を説明する。図１は、本発明に係るアクティブ
マトリクス基板を示す等価回路図であり、図２は、この
アクティブマトリクス基板の一実施形態を示す拡大構成
図である。この等価回路図と拡大構成図の基本構成は、
それぞれ従来技術で示した図６と図７にほぼ同じである
ので、対応する部分には同一符号を付し、それらの詳し
い説明は省略する。
実施形態を説明する。図１は、本発明に係るアクティブ
マトリクス基板を示す等価回路図であり、図２は、この
アクティブマトリクス基板の一実施形態を示す拡大構成
図である。この等価回路図と拡大構成図の基本構成は、
それぞれ従来技術で示した図６と図７にほぼ同じである
ので、対応する部分には同一符号を付し、それらの詳し
い説明は省略する。
【００２６】本実施形態は、共通線と絵素電極に特長が
あり、以下に詳述する。共通線３は、図５と同様に、各
ゲート線１に平行に形成され、それら平行線を結ぶ線を
ゲート線端子１ａ側の基板端部にソース線２に平行に形
成する。さらに、本実施形態では、ゲート線端子１ａの
反対側の基板端部にもソース線２と平行で各平行線を結
ぶ線を形成し、端子３ｂも形成する。これら両端子３
ａ，３ｂより、対向電極６に印加されているコモン信号
と同様の信号を印加する。共通線３は、ゲート線１、ソ
ース線２及び絵素電極５と絶縁膜を介して交差してい
る。共通線３と絵素電極５の交差部では、絵素電極５の
両側にくびれ部９を設ける。
あり、以下に詳述する。共通線３は、図５と同様に、各
ゲート線１に平行に形成され、それら平行線を結ぶ線を
ゲート線端子１ａ側の基板端部にソース線２に平行に形
成する。さらに、本実施形態では、ゲート線端子１ａの
反対側の基板端部にもソース線２と平行で各平行線を結
ぶ線を形成し、端子３ｂも形成する。これら両端子３
ａ，３ｂより、対向電極６に印加されているコモン信号
と同様の信号を印加する。共通線３は、ゲート線１、ソ
ース線２及び絵素電極５と絶縁膜を介して交差してい
る。共通線３と絵素電極５の交差部では、絵素電極５の
両側にくびれ部９を設ける。
【００２７】次に、ソース線２と共通線３の交差部にお
いて、成膜不良による短絡が生じて、欠陥箇所ができる
場合の修正方法について説明する。図３に、本発明に係
るアクティブマトリクス基板の欠陥修正方法の説明図を
示す。この欠陥箇所１０は、ソース線２と共通線３との
交差部で絶縁膜が十分に成膜されず、短絡したものであ
る。まず、この欠陥箇所１０におけるソース線２の両側
の共通線３を、レーザにより切断する。この切断部分１
１は絵素電極５のくびれ部９の外側に位置するようにす
る。こうして、レーザにより絵素電極５がダメージを受
けたり、共通線３と絵素電極５が接続されたりすること
を防いでいる。
いて、成膜不良による短絡が生じて、欠陥箇所ができる
場合の修正方法について説明する。図３に、本発明に係
るアクティブマトリクス基板の欠陥修正方法の説明図を
示す。この欠陥箇所１０は、ソース線２と共通線３との
交差部で絶縁膜が十分に成膜されず、短絡したものであ
る。まず、この欠陥箇所１０におけるソース線２の両側
の共通線３を、レーザにより切断する。この切断部分１
１は絵素電極５のくびれ部９の外側に位置するようにす
る。こうして、レーザにより絵素電極５がダメージを受
けたり、共通線３と絵素電極５が接続されたりすること
を防いでいる。
【００２８】共通線３には、両端子３ａ，３ｂから信号
を入力する。共通線３の切断部分１１の両側から信号が
印加されるので、共通線３の切断によっても補助容量８
に影響を与えることはない。また、共通線３がソース線
２の両側で切断されているので、ソース線２には共通線
３の影響はない。こうして、ソース線２と共通線３との
短絡による欠陥を修正することができる。更に、共通線
３は各ゲート線１に平行に形成されているので、その各
平行線における欠陥に対応できる。「発明が解決しよう
とする課題」で述べた冗長配線のように、新たに配線を
設ける訳ではないので、スペース上の制限もない。
を入力する。共通線３の切断部分１１の両側から信号が
印加されるので、共通線３の切断によっても補助容量８
に影響を与えることはない。また、共通線３がソース線
２の両側で切断されているので、ソース線２には共通線
３の影響はない。こうして、ソース線２と共通線３との
短絡による欠陥を修正することができる。更に、共通線
３は各ゲート線１に平行に形成されているので、その各
平行線における欠陥に対応できる。「発明が解決しよう
とする課題」で述べた冗長配線のように、新たに配線を
設ける訳ではないので、スペース上の制限もない。
【００２９】ソース線と共通線の短絡欠陥の修正方法に
ついて述べたが、ゲート線と共通線の短絡欠陥について
も同様の修正が可能である。
ついて述べたが、ゲート線と共通線の短絡欠陥について
も同様の修正が可能である。
【００３０】絵素電極と共通線の交差部において、成膜
不良により短絡を生じた欠陥箇所ができる場合の修正方
法について説明する。図４に、このアクティブマトリク
ス基板の欠陥修正方法の説明図を示す。この欠陥箇所１
２は、共通線３と絵素電極５の交差部で絶縁膜が十分に
成膜されず、短絡したものである。この欠陥箇所１２に
おける絵素電極５の両側の共通線３をレーザにより切断
する。この切断部分１３は絵素電極５のくびれ部９の外
側に位置するようにする。こうして、レーザにより絵素
電極５がダメージを受けたり、共通線３と絵素電極５が
接続されたりすることを防いでいる。次に、レーザによ
り薄膜トランジスタ４のゲート電極を切断部分１４で切
断し、ソース電極とドレイン電極にレーザを照射して
（照射箇所１５，１６）、ソース−ドレイン接続修正を
行う。
不良により短絡を生じた欠陥箇所ができる場合の修正方
法について説明する。図４に、このアクティブマトリク
ス基板の欠陥修正方法の説明図を示す。この欠陥箇所１
２は、共通線３と絵素電極５の交差部で絶縁膜が十分に
成膜されず、短絡したものである。この欠陥箇所１２に
おける絵素電極５の両側の共通線３をレーザにより切断
する。この切断部分１３は絵素電極５のくびれ部９の外
側に位置するようにする。こうして、レーザにより絵素
電極５がダメージを受けたり、共通線３と絵素電極５が
接続されたりすることを防いでいる。次に、レーザによ
り薄膜トランジスタ４のゲート電極を切断部分１４で切
断し、ソース電極とドレイン電極にレーザを照射して
（照射箇所１５，１６）、ソース−ドレイン接続修正を
行う。
【００３１】前述したように、共通線３には、端子３
ａ，３ｂから信号を入力する。共通線３の切断部分１３
の両側から信号が印加されるので、絵素電極５上に形成
された共通線３、すなわち補助容量８以外のものに影響
を与えることはない。薄膜トランジスタ４のソース電極
４２とドレイン電極４３が接続されているので、絵素電
極５にはソース線２の信号が直接入力される。補助容量
８や薄膜トランジスタ４の増幅作用がないため、絵素電
極５を正常な絵素電極のようには駆動できない。しか
し、表示パネルの実装状態におけるドライバ駆動におい
て、ノーマリーホワイトの輝点や、ノーマリーブラック
の黒点といった点欠陥を目立たなくする程度には、絵素
電極５を駆動することができる。
ａ，３ｂから信号を入力する。共通線３の切断部分１３
の両側から信号が印加されるので、絵素電極５上に形成
された共通線３、すなわち補助容量８以外のものに影響
を与えることはない。薄膜トランジスタ４のソース電極
４２とドレイン電極４３が接続されているので、絵素電
極５にはソース線２の信号が直接入力される。補助容量
８や薄膜トランジスタ４の増幅作用がないため、絵素電
極５を正常な絵素電極のようには駆動できない。しか
し、表示パネルの実装状態におけるドライバ駆動におい
て、ノーマリーホワイトの輝点や、ノーマリーブラック
の黒点といった点欠陥を目立たなくする程度には、絵素
電極５を駆動することができる。
【００３２】また、図５は、本発明に係るアクティブマ
トリクス基板の他の実施形態を示す拡大構成図である。
同図は、基本構成は図１とほぼ同じであるので、対応す
る部分には同一符号を付し、それらの詳しい説明は省略
する。このアクティブマトリクス基板の特徴は、薄膜ト
ランジスタ４のゲート電極４１とゲート線１の間に修正
用切断部分のくびれ部４４がないことである。
トリクス基板の他の実施形態を示す拡大構成図である。
同図は、基本構成は図１とほぼ同じであるので、対応す
る部分には同一符号を付し、それらの詳しい説明は省略
する。このアクティブマトリクス基板の特徴は、薄膜ト
ランジスタ４のゲート電極４１とゲート線１の間に修正
用切断部分のくびれ部４４がないことである。
【００３３】次に、このアクティブマトリクス基板にお
いて、薄膜トランジスタ４の動作不良が原因で点欠陥が
生じた場合の修正方法について説明する。点欠陥を生じ
た絵素電極５の両側の共通線をレーザにより切断する
（切断箇所１７）。次に、共通線３上のソース線２（接
続箇所１８）と絵素電極５上の共通線３（接続箇所１
９）にレーザを照射して、共通線３とソース線２を接続
し、絵素電極５と共通線３を接続する。こうして、共通
線３を介してソース線２と絵素電極５を接続する。
いて、薄膜トランジスタ４の動作不良が原因で点欠陥が
生じた場合の修正方法について説明する。点欠陥を生じ
た絵素電極５の両側の共通線をレーザにより切断する
（切断箇所１７）。次に、共通線３上のソース線２（接
続箇所１８）と絵素電極５上の共通線３（接続箇所１
９）にレーザを照射して、共通線３とソース線２を接続
し、絵素電極５と共通線３を接続する。こうして、共通
線３を介してソース線２と絵素電極５を接続する。
【００３４】前述したように、共通線３には、端子３
ａ，３ｂから信号が入力されている。共通線３の切断箇
所１７の両側から信号が印加されているので絵素電極５
上に形成された共通線３、すなわち補助容量８以外のも
のに影響を与えることはない。絵素電極５にはソース線
２の信号が印加されている。補助容量８や薄膜トランジ
スタ４の増幅作用がないため、絵素電極５を正常な絵素
のようには駆動できない。しかし表示パネルの実装状態
におけるドライバ駆動において、輝点や黒点などの点欠
陥を目立たなくする程度には絵素電極５を駆動すること
はできる。このようにソース−ドライバ接続修正を用い
ないで、点欠陥修正を共通線３上で行うので、薄膜トラ
ンジスタ４のゲート電極には修正用切断部分であるくび
れ部が不要である。
ａ，３ｂから信号が入力されている。共通線３の切断箇
所１７の両側から信号が印加されているので絵素電極５
上に形成された共通線３、すなわち補助容量８以外のも
のに影響を与えることはない。絵素電極５にはソース線
２の信号が印加されている。補助容量８や薄膜トランジ
スタ４の増幅作用がないため、絵素電極５を正常な絵素
のようには駆動できない。しかし表示パネルの実装状態
におけるドライバ駆動において、輝点や黒点などの点欠
陥を目立たなくする程度には絵素電極５を駆動すること
はできる。このようにソース−ドライバ接続修正を用い
ないで、点欠陥修正を共通線３上で行うので、薄膜トラ
ンジスタ４のゲート電極には修正用切断部分であるくび
れ部が不要である。
【００３５】アクティブマトリクス基板における共通線
はゲート線に平行に形成されているが、ソース線に平行
に形成されていてもよい。この場合のゲート線と共通線
の短絡欠陥や共通線と絵素電極の短絡欠陥の修正は、前
述した方法と同様の方法で可能である。
はゲート線に平行に形成されているが、ソース線に平行
に形成されていてもよい。この場合のゲート線と共通線
の短絡欠陥や共通線と絵素電極の短絡欠陥の修正は、前
述した方法と同様の方法で可能である。
【００３６】
【発明の効果】請求項１のアクティブマトリクス基板に
よれば、共通線の両端部にコモン信号を入力する端子を
設けてあるから、ゲート線あるいはソース線と短絡する
共通線を切断しても、その切断部分の両側から信号を入
力することができる。従って請求項２のアクティブマト
リクス基板の欠陥修正方法によれば、請求項１のアクテ
ィブマトリクス基板に対し、ゲート線あるいはソース線
と短絡する共通線を切断しても、その切断部分の両側か
ら信号を入力することになるので、切断の影響はなく、
各補助容量に信号を印加でき、共通線がソース線の両側
で切断されているので、ソース線にも共通線の影響はな
い。従って、アクティブマトリクス基板の生産において
良品率を向上できる。
よれば、共通線の両端部にコモン信号を入力する端子を
設けてあるから、ゲート線あるいはソース線と短絡する
共通線を切断しても、その切断部分の両側から信号を入
力することができる。従って請求項２のアクティブマト
リクス基板の欠陥修正方法によれば、請求項１のアクテ
ィブマトリクス基板に対し、ゲート線あるいはソース線
と短絡する共通線を切断しても、その切断部分の両側か
ら信号を入力することになるので、切断の影響はなく、
各補助容量に信号を印加でき、共通線がソース線の両側
で切断されているので、ソース線にも共通線の影響はな
い。従って、アクティブマトリクス基板の生産において
良品率を向上できる。
【００３７】また、請求項３のアクティブマトリクス基
板の欠陥修正方法によれば、請求項１のアクティブマト
リクス基板に対し、絵素電極と共通線の短絡欠陥の両側
で共通線を切断しても、共通線の切断部分の両側から信
号が印加されるので、絵素電極以外の補助容量に影響を
与えることはない。スイッチング素子のソース電極とド
レイン電極が接続されているので、絵素電極にはソース
線の信号が直接入力され、ノーマリーホワイトの輝点
や、ノーマリーブラックの黒点といった点欠陥を目立た
なくすることができ、良品率を向上できる。
板の欠陥修正方法によれば、請求項１のアクティブマト
リクス基板に対し、絵素電極と共通線の短絡欠陥の両側
で共通線を切断しても、共通線の切断部分の両側から信
号が印加されるので、絵素電極以外の補助容量に影響を
与えることはない。スイッチング素子のソース電極とド
レイン電極が接続されているので、絵素電極にはソース
線の信号が直接入力され、ノーマリーホワイトの輝点
や、ノーマリーブラックの黒点といった点欠陥を目立た
なくすることができ、良品率を向上できる。
【００３８】また、請求項４のアクティブマトリクス基
板によれば、共通線と交差する部分の絵素電極の両側に
くびれ部を設けているから、そのくびれ部の外側で共通
線を切断すれば、絵素電極にダメージを与えるのを抑え
ることができる。従って、請求項５及び６のアクティブ
マトリクス基板の欠陥修正方法によれば、絵素電極のく
びれ部の外側に位置する共通線を切断するから、切断部
分の共通線と絵素電極間で短絡等の新たなを欠陥を生ず
ることがなく、更に良品率を向上できる。
板によれば、共通線と交差する部分の絵素電極の両側に
くびれ部を設けているから、そのくびれ部の外側で共通
線を切断すれば、絵素電極にダメージを与えるのを抑え
ることができる。従って、請求項５及び６のアクティブ
マトリクス基板の欠陥修正方法によれば、絵素電極のく
びれ部の外側に位置する共通線を切断するから、切断部
分の共通線と絵素電極間で短絡等の新たなを欠陥を生ず
ることがなく、更に良品率を向上できる。
【００３９】また、請求項７のアクティブマトリクス基
板によれば、スイッチング素子のゲート電極とゲート線
との間に修正用切断部分を設ける必要がなく、その分絵
素電極を大きくでき、アクティブマトリクス基板の開口
率を向上できる。従って、請求項８のアクティブマトリ
クス基板の欠陥修正方法によれば、請求項７のアクティ
ブマトリクス基板に対し、点欠陥箇所の両側の共通線を
切断し、切り離された共通線上においてソース線と絵素
電極を接続し、その切断部分の両側から信号を入力する
ことになるので、切断の影響はなく、各補助容量には信
号を印加できる。また、点欠陥上の切り離された共通線
において、ソース線と絵素電極を接続しているので、ソ
ース−ドレイン接続修正と同様の作用になり、絵素電極
にはソース線の信号が直接印加され、補助容量や薄膜ト
ランジスタの増幅作用がないため、絵素電極を正常な絵
素のように駆動できないが点欠陥を目立たなくする程度
には駆動することができ、良品率を向上できる。
板によれば、スイッチング素子のゲート電極とゲート線
との間に修正用切断部分を設ける必要がなく、その分絵
素電極を大きくでき、アクティブマトリクス基板の開口
率を向上できる。従って、請求項８のアクティブマトリ
クス基板の欠陥修正方法によれば、請求項７のアクティ
ブマトリクス基板に対し、点欠陥箇所の両側の共通線を
切断し、切り離された共通線上においてソース線と絵素
電極を接続し、その切断部分の両側から信号を入力する
ことになるので、切断の影響はなく、各補助容量には信
号を印加できる。また、点欠陥上の切り離された共通線
において、ソース線と絵素電極を接続しているので、ソ
ース−ドレイン接続修正と同様の作用になり、絵素電極
にはソース線の信号が直接印加され、補助容量や薄膜ト
ランジスタの増幅作用がないため、絵素電極を正常な絵
素のように駆動できないが点欠陥を目立たなくする程度
には駆動することができ、良品率を向上できる。
【図１】本発明に係るアクティブマトリクス基板を示す
等価回路図である。
等価回路図である。
【図２】図１のアクティブマトリクス基板の一実施形態
を示す拡大構成図である。
を示す拡大構成図である。
【図３】そのアクティブマトリクス基板の欠陥修正方法
を示す説明図である。
を示す説明図である。
【図４】そのアクティブマトリクス基板の他の欠陥修正
方法を示す説明図である。
方法を示す説明図である。
【図５】図１のアクティブマトリクス基板の他の実施形
態を示す拡大構成図である。
態を示す拡大構成図である。
【図６】従来のアクティブマトリクス基板を示す等価回
路図である。
路図である。
【図７】そのアクティブマトリクス基板の拡大構成図で
ある。
ある。
１ ゲート線 １ａ ゲート線端子 ２ ソース線 ２ａ ソース線端子 ３ 共通線 ３ａ，３ｂ 共通線端子 ４ 薄膜トランジスタ ５ 絵素電極 ６ 対向電極 ７ 液晶容量 ８ 補助容量 ９ くびれ部 １０，１２ 欠陥個所 １１，１３，１４，１７ 切断箇所 １５，１６，１８，１９ 接続箇所 ４１ ゲート電極 ４２ ソース電極 ４３ ドレイン電極 ４４ ゲート電極のくびれ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長井 剛 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 渋谷 洋 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (8)
- 【請求項１】 複数の絵素電極と該絵素電極を駆動する
スイッチング素子とがマトリクス状に配置され、該スイ
ッチング素子のゲート電極とソース電極にマトリクス状
に配置したゲート線とソース線が接続され、共通線が前
記ゲート線、ソース線あるいは絵素電極と交差して形成
され、絵素電極とともに配置された補助容量に接続され
てコモン信号が入力される構造のアクティブマトリクス
基板において、 前記共通線の両端部にコモン信号を入力する端子を設け
ることを特徴とするアクティブマトリクス基板。 - 【請求項２】 請求項１記載のアクティブマトリクス基
板に対し、ゲート線あるいはソース線と共通線との短絡
による欠陥箇所の両側の共通線を切断することを特徴と
するアクティブマトリクス基板の欠陥修正方法。 - 【請求項３】 請求項１記載のアクティブマトリクス基
板に対し、絵素電極と共通線との短絡による欠陥箇所の
両側の共通線を切断し、スイッチング素子のゲート電極
を切断し、ソース電極とドレイン電極を接続することを
特徴とするアクティブマトリクス基板の欠陥修正方法。 - 【請求項４】 共通線と交差する部分の絵素電極の両側
にくびれ部を設けたことを特徴とする請求項１記載のア
クティブマトリクス基板。 - 【請求項５】 請求項４記載のアクティブマトリクス基
板に対し、ゲート線あるいはソース線と共通線との短絡
による欠陥箇所の両側で且つ絵素電極のくびれ部の外側
に位置する共通線を切断することを特徴とするアクティ
ブマトリクス基板の欠陥修正方法。 - 【請求項６】 請求項４記載のアクティブマトリクス基
板に対し、絵素電極と共通線との短絡による欠陥箇所の
両側で且つ絵素電極のくびれ部の外側に位置する共通線
を切断し、スイッチング素子のゲート電極を切断し、ソ
ース電極とドレイン電極を接続することを特徴とするア
クティブマトリクス基板の欠陥修正方法。 - 【請求項７】 ゲート電極とゲート線の間に修正用切断
部分を設けないで、スイッチング素子のゲート電極に直
接にゲート線を接続し、スイッチング素子の占める範囲
を縮小して、その分だけ絵素電極を拡大したことを特徴
とする請求項１記載のアクティブマトリクス基板。 - 【請求項８】 請求項７記載のアクティブマトリクス基
板に対し、点欠陥をなす絵素電極の両側の共通線を切断
し、その切断された共通線上でソース線と絵素電極を接
続することにより点欠陥を修正することを特徴とするア
クティブマトリクス基板の修正方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20485995A JPH08320466A (ja) | 1995-03-17 | 1995-08-10 | アクティブマトリクス基板及びその欠陥修正方法 |
| US08/606,400 US5734450A (en) | 1995-03-17 | 1996-02-23 | Active-matrix substrate and a defect correcting method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5897995 | 1995-03-17 | ||
| JP7-58979 | 1995-03-17 | ||
| JP20485995A JPH08320466A (ja) | 1995-03-17 | 1995-08-10 | アクティブマトリクス基板及びその欠陥修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08320466A true JPH08320466A (ja) | 1996-12-03 |
Family
ID=26399999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20485995A Pending JPH08320466A (ja) | 1995-03-17 | 1995-08-10 | アクティブマトリクス基板及びその欠陥修正方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5734450A (ja) |
| JP (1) | JPH08320466A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929958A (en) * | 1995-03-17 | 1999-07-27 | Hitachi, Ltd. | Liquid crystal display device with wide viewing angle characteristics |
| JP2000148037A (ja) * | 1998-09-01 | 2000-05-26 | Canon Inc | 半導体装置及びその製造方法 |
| WO2007020784A1 (ja) * | 2005-08-12 | 2007-02-22 | Sharp Kabushiki Kaisha | 表示装置、液晶表示装置および表示装置の製造方法 |
| JP2008116912A (ja) * | 2006-11-03 | 2008-05-22 | Samsung Electronics Co Ltd | 液晶表示装置及びその不良画素修復方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097829B2 (ja) * | 1996-07-11 | 2000-10-10 | 日本電気株式会社 | 液晶表示パネルおよびその補修方法 |
| JPH1039333A (ja) * | 1996-07-19 | 1998-02-13 | Sharp Corp | アクティブマトリクス型表示装置およびその欠陥修正方法 |
| KR100280874B1 (ko) * | 1997-09-12 | 2001-02-01 | 구본준 | 액정패널 |
| KR100295309B1 (ko) * | 1997-09-30 | 2001-09-17 | 구본준, 론 위라하디락사 | 박막트랜지스터기판 |
| US6191770B1 (en) * | 1997-12-11 | 2001-02-20 | Lg. Philips Lcd Co., Ltd. | Apparatus and method for testing driving circuit in liquid crystal display |
| JP4070896B2 (ja) * | 1998-10-07 | 2008-04-02 | 三菱電機株式会社 | 電気光学素子および該電気光学素子の製造方法 |
| JP4498489B2 (ja) * | 1999-03-19 | 2010-07-07 | シャープ株式会社 | 液晶表示装置とその製造方法 |
| KR100318539B1 (ko) * | 1999-03-24 | 2001-12-22 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100351439B1 (ko) * | 1999-10-04 | 2002-09-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP3992984B2 (ja) * | 2002-01-04 | 2007-10-17 | シャープ株式会社 | 液晶表示パネル |
| TW550531B (en) * | 2002-02-07 | 2003-09-01 | Chi Mei Optoelectronics Corp | Pixel driving device of liquid crystal display |
| GB0228269D0 (en) * | 2002-12-04 | 2003-01-08 | Koninkl Philips Electronics Nv | Active matrix display devices |
| US7271784B2 (en) * | 2002-12-18 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7053645B2 (en) * | 2003-06-06 | 2006-05-30 | Yieldboost Tech, Inc. | System and method for detecting defects in a thin-film-transistor array |
| JP4108078B2 (ja) * | 2004-01-28 | 2008-06-25 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| TWI284758B (en) * | 2004-11-11 | 2007-08-01 | Au Optronics Corp | Pixel structure having storage capacitor and thin film transistor array and repairing method thereof |
| KR101147101B1 (ko) * | 2005-08-30 | 2012-07-02 | 엘지디스플레이 주식회사 | 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법 |
| TW200746022A (en) * | 2006-04-19 | 2007-12-16 | Ignis Innovation Inc | Stable driving scheme for active matrix displays |
| WO2008136153A1 (ja) * | 2007-04-25 | 2008-11-13 | Sharp Kabushiki Kaisha | 液晶表示パネル及びその検査方法 |
| CN102081245A (zh) * | 2009-11-30 | 2011-06-01 | 群康科技(深圳)有限公司 | 液晶显示装置 |
| JP2012047807A (ja) * | 2010-08-24 | 2012-03-08 | Sony Corp | 表示装置および電子機器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2698357B2 (ja) * | 1987-08-17 | 1998-01-19 | キヤノン株式会社 | 電極間の短絡部分離法及び液晶パネルの製造法 |
| US4840459A (en) * | 1987-11-03 | 1989-06-20 | General Electric Co. | Matrix addressed flat panel liquid crystal display device with dual ended auxiliary repair lines for address line repair |
| JPH03163529A (ja) * | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH03212620A (ja) * | 1990-01-17 | 1991-09-18 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| DE69133246T2 (de) * | 1990-05-11 | 2004-04-01 | Sharp K.K. | Anzeigevorrichtung mit aktiver Matrix , Verfahren zu ihrer Herstellung und Verfahren zur Behandlung defekter Pixel |
| FR2662290B1 (fr) * | 1990-05-15 | 1992-07-24 | France Telecom | Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede. |
| JPH052176A (ja) * | 1991-06-25 | 1993-01-08 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH052180A (ja) * | 1991-06-25 | 1993-01-08 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH052175A (ja) * | 1991-06-25 | 1993-01-08 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2792634B2 (ja) * | 1991-06-28 | 1998-09-03 | シャープ株式会社 | アクティブマトリクス基板の検査方法 |
| JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| EP0599623B1 (en) * | 1992-11-25 | 2001-08-29 | Sharp Kabushiki Kaisha | Inspecting method and apparatus for an active matrix substrate |
| JP3213472B2 (ja) * | 1994-04-26 | 2001-10-02 | シャープ株式会社 | アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置 |
-
1995
- 1995-08-10 JP JP20485995A patent/JPH08320466A/ja active Pending
-
1996
- 1996-02-23 US US08/606,400 patent/US5734450A/en not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956111A (en) * | 1995-03-17 | 1999-09-21 | Hitachi, Ltd. | Liquid crystal display device with parallel field having particular spacing and width |
| US5978059A (en) * | 1995-03-17 | 1999-11-02 | Hitachi, Ltd. | Liquid crystal display device with wide viewing angle characteristics |
| US6064460A (en) * | 1995-03-17 | 2000-05-16 | Hitachi, Ltd. | LCD with parallel field having counter electrode(s) at least equal to 1/2 width of video signal line |
| US6201590B1 (en) | 1995-03-17 | 2001-03-13 | Hitachi, Ltd. | Liquid crystal display device with double-layered structure for gate line and/or data line |
| US6417906B2 (en) | 1995-03-17 | 2002-07-09 | Hitachi, Ltd. | Liquid crystal display device with wide viewing angle characteristics |
| US5929958A (en) * | 1995-03-17 | 1999-07-27 | Hitachi, Ltd. | Liquid crystal display device with wide viewing angle characteristics |
| JP2000148037A (ja) * | 1998-09-01 | 2000-05-26 | Canon Inc | 半導体装置及びその製造方法 |
| JP4567058B2 (ja) * | 2005-08-12 | 2010-10-20 | シャープ株式会社 | 表示装置、液晶表示装置および表示装置の製造方法 |
| WO2007020784A1 (ja) * | 2005-08-12 | 2007-02-22 | Sharp Kabushiki Kaisha | 表示装置、液晶表示装置および表示装置の製造方法 |
| JPWO2007020784A1 (ja) * | 2005-08-12 | 2009-02-19 | シャープ株式会社 | 表示装置、液晶表示装置および表示装置の製造方法 |
| JP2008116912A (ja) * | 2006-11-03 | 2008-05-22 | Samsung Electronics Co Ltd | 液晶表示装置及びその不良画素修復方法 |
| JP2013020261A (ja) * | 2006-11-03 | 2013-01-31 | Samsung Electronics Co Ltd | 液晶表示装置及びその不良画素修復方法 |
| US8400609B2 (en) | 2006-11-03 | 2013-03-19 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| JP2013080260A (ja) * | 2006-11-03 | 2013-05-02 | Samsung Display Co Ltd | 液晶表示装置及びその不良画素修復方法 |
| KR101306239B1 (ko) * | 2006-11-03 | 2013-09-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 불량 화소 복구 방법 |
| US8976331B2 (en) | 2006-11-03 | 2015-03-10 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US9164344B2 (en) | 2006-11-03 | 2015-10-20 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US9268187B2 (en) | 2006-11-03 | 2016-02-23 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
Also Published As
| Publication number | Publication date |
|---|---|
| US5734450A (en) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JP3210432B2 (ja) | 液晶表示装置 | |
| JP3491079B2 (ja) | 液晶表示装置の修復方法 | |
| JPH08111836A (ja) | 液晶表示装置 | |
| JPH09222615A (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| JP3832040B2 (ja) | マトリックス型表示装置 | |
| JPH08179373A (ja) | 画像表示装置及びその欠陥修正方法 | |
| JPH03171034A (ja) | 液晶表示装置及びその製造方法 | |
| KR100477131B1 (ko) | 액정 표시 장치의 화소 수리 방법 | |
| JP3287985B2 (ja) | 液晶パネル及びその欠陥修正方法 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| KR100458839B1 (ko) | 평판표시장치 | |
| KR19990052415A (ko) | 액정표시소자 및 그의 리페어방법 | |
| JPH09179143A (ja) | 液晶表示装置における欠陥画素修正方法 | |
| KR100719916B1 (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 | |
| KR19980060009A (ko) | 액정 표시 장치 | |
| JPH0961852A (ja) | 液晶画像表示装置およびその断線不良救済方法 | |
| JP2002196698A (ja) | 共通電極型蓄積キャパシタ構造 | |
| JP3086388B2 (ja) | マトリクス型表示装置 | |
| KR100444794B1 (ko) | 액정 표시 장치 | |
| KR100488944B1 (ko) | 박막 트랜지스터 액정표시장치의 리페어 라인 구조 | |
| JPS63240527A (ja) | 薄膜トランジスタアレイ | |
| JPH0496021A (ja) | アクティブマトリクス型表示装置 |