JPH03171034A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH03171034A JPH03171034A JP1309339A JP30933989A JPH03171034A JP H03171034 A JPH03171034 A JP H03171034A JP 1309339 A JP1309339 A JP 1309339A JP 30933989 A JP30933989 A JP 30933989A JP H03171034 A JPH03171034 A JP H03171034A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- transistor
- pixel
- active matrix
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000011159 matrix material Substances 0.000 claims abstract description 28
- 230000002950 deficient Effects 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 12
- 230000007547 defect Effects 0.000 abstract description 33
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001182 laser chemical vapour deposition Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は液晶表示装置及びその製造方法に関する。
（従来の技術）
アクティブマトリクス方式の液晶表示装置は画素数が多
くなっても画質が良くフラットパネルディスプレイとし
て有望視されている。しかし、アクティブマトリクス基
板は画素数の増加，表示面積の増大に伴い、これを無欠
陥で製造することが困難になっている。例えば６４０Ｘ
４８０画素のカラー表示では６４０Ｘ３Ｘ４８０−９２
万画素があり９２万個のトランジスタ， １９２０本の
信号線，４８０本の走査線のすべてにわたり断線，ショ
ート等の不良をなくさなければならない。
くなっても画質が良くフラットパネルディスプレイとし
て有望視されている。しかし、アクティブマトリクス基
板は画素数の増加，表示面積の増大に伴い、これを無欠
陥で製造することが困難になっている。例えば６４０Ｘ
４８０画素のカラー表示では６４０Ｘ３Ｘ４８０−９２
万画素があり９２万個のトランジスタ， １９２０本の
信号線，４８０本の走査線のすべてにわたり断線，ショ
ート等の不良をなくさなければならない。
第７図は従来のアクティブマトリクス基板の回路図を示
す。１画素に１つのトランジスタと１つの補助容量を有
しており、これで機能的には十分である（場合により、
補助容量はなくてもよい）。
す。１画素に１つのトランジスタと１つの補助容量を有
しており、これで機能的には十分である（場合により、
補助容量はなくてもよい）。
表示欠陥としては線欠陥と点欠陥があるが、点欠陥の方
があるかに発生しやすい。これは画素数が線の本数より
はるかに大きいことで欠陥となる確率に差があることに
起因する。点欠陥にもいくつかのモードが考えられるが
、トランジスタの不良および補助容量のショートによる
点欠陥が発生しやすい。第７図の回路ではトランジスタ
および補助容量に不良があればその画素は不良となり点
欠陥として見えてしまう。
があるかに発生しやすい。これは画素数が線の本数より
はるかに大きいことで欠陥となる確率に差があることに
起因する。点欠陥にもいくつかのモードが考えられるが
、トランジスタの不良および補助容量のショートによる
点欠陥が発生しやすい。第７図の回路ではトランジスタ
および補助容量に不良があればその画素は不良となり点
欠陥として見えてしまう。
これに対し、点欠陥を救済する方法がいくつか知られて
いる。第８図はその１例である。トランジスタを２つ設
け、図のように一方（Ｔｒｉ）はｎ番目の走査線，ｍ番
目の信号線に接続され、もう一方（Ｔｒ２）はｎ＋１番
目の走査線，ｍ番目の信号線に接続されている。両方と
も良であれば画素電圧はＴｒ２で書込まれた値となって
いる。
いる。第８図はその１例である。トランジスタを２つ設
け、図のように一方（Ｔｒｉ）はｎ番目の走査線，ｍ番
目の信号線に接続され、もう一方（Ｔｒ２）はｎ＋１番
目の走査線，ｍ番目の信号線に接続されている。両方と
も良であれば画素電圧はＴｒ２で書込まれた値となって
いる。
もしＴｒｉが不良ならばこれを切断すればよく、もしＴ
ｒ２が不良ならばＴｒ２を切断する。しかし後者ではＴ
ｒｉにより書込まれる信号は正規の信号ではなく１つ上
の画素と同じ信号となってしまう。ただテレビ表示など
１画素のずれで画像が大きく変化しない場合は不良が目
立たなくなる。
ｒ２が不良ならばＴｒ２を切断する。しかし後者ではＴ
ｒｉにより書込まれる信号は正規の信号ではなく１つ上
の画素と同じ信号となってしまう。ただテレビ表示など
１画素のずれで画像が大きく変化しない場合は不良が目
立たなくなる。
しかしＯＡ用では１ドットごとに正規の信号が来ないと
、情報を正確に表示できないため完全な点欠陥の救済が
要求される。さらに、この方法は１本の走査線に２つの
トランジスタを接続することで走査線の容量が土曽加し
、ゲートパルスの伝播遅延が起こり、画面の大型化，画
素数の増大化に不利である。
、情報を正確に表示できないため完全な点欠陥の救済が
要求される。さらに、この方法は１本の走査線に２つの
トランジスタを接続することで走査線の容量が土曽加し
、ゲートパルスの伝播遅延が起こり、画面の大型化，画
素数の増大化に不利である。
正規の信号を欠陥発生画素に送るために、１画素当りの
走査線や信号線を複数にする方式もあるが、配線領域が
増え、したがって開口率が低下し、また近接する配線同
志のショートが発生しやすく新たむ欠陥を生むなど問題
があった。
走査線や信号線を複数にする方式もあるが、配線領域が
増え、したがって開口率が低下し、また近接する配線同
志のショートが発生しやすく新たむ欠陥を生むなど問題
があった。
（発明が解決しようとする課題）
以上のようにアクティブマトリクス方式の液晶ディスプ
レイ等で、トランジスタの不良、および補助容量のショ
ート等による点欠陥の発生をなくす方法として従来の方
式にみられた修復が完全に行なわれないことや冗長回路
の存在が特に大型化，高精細化で負荷の増大や開口率の
低下などの不利益をもたらすことを本発明は解決するも
のである。
レイ等で、トランジスタの不良、および補助容量のショ
ート等による点欠陥の発生をなくす方法として従来の方
式にみられた修復が完全に行なわれないことや冗長回路
の存在が特に大型化，高精細化で負荷の増大や開口率の
低下などの不利益をもたらすことを本発明は解決するも
のである。
［発明の構成］
（課題を解決するための手段）
本発明は、マトリクス状に配した複数の走査線及び信号
線に囲まれた領域に置かれた画素電極と、走査線，信号
線及び画素電極に接線された第１のトランジスタを具備
した単位画素を有するアクティブマトリクス基板と；前
記アクティブマトリクス基板と対峙する対向基板と；前
記アクティブマトリクス基板と対向基板の間に挟持され
た液晶層から成る液晶表示装置において、前記単位画素
に電気的に浮いた第２のトランジスタを設けたことを特
徴とする液晶表示装置である。
線に囲まれた領域に置かれた画素電極と、走査線，信号
線及び画素電極に接線された第１のトランジスタを具備
した単位画素を有するアクティブマトリクス基板と；前
記アクティブマトリクス基板と対峙する対向基板と；前
記アクティブマトリクス基板と対向基板の間に挟持され
た液晶層から成る液晶表示装置において、前記単位画素
に電気的に浮いた第２のトランジスタを設けたことを特
徴とする液晶表示装置である。
また、本発明はマトリクス状に配した走査線及び信号線
に囲まれた領域に置かれた画素電極と、走査線，信号線
及び画素電極に接続された第１のトランジスタと、電気
的に浮いた第２のトランジスタを具備した単位画素を有
するアクティブマトリクス基板と、対向基板の間に液晶
を封入する液晶表示装置の製造方法において、走査線及
び信号線に電流を流し、表示動作を行なうことにより不
良画素を検出し、この画素の第１のトランジスタを電気
的に浮いた状態にすると共に、第２のトランジスタが走
査線，信号線及び画素電極と接続された状態とする工程
を備えたことを特徴とする液晶表示装置の製造方法であ
る。
に囲まれた領域に置かれた画素電極と、走査線，信号線
及び画素電極に接続された第１のトランジスタと、電気
的に浮いた第２のトランジスタを具備した単位画素を有
するアクティブマトリクス基板と、対向基板の間に液晶
を封入する液晶表示装置の製造方法において、走査線及
び信号線に電流を流し、表示動作を行なうことにより不
良画素を検出し、この画素の第１のトランジスタを電気
的に浮いた状態にすると共に、第２のトランジスタが走
査線，信号線及び画素電極と接続された状態とする工程
を備えたことを特徴とする液晶表示装置の製造方法であ
る。
つまり、本発明は、アクティブマトリクス基板の１画素
の構成として、２つ以上のトランジスタを有しそのうち
の１つをあらかじめ画素電極，走査線．信号線と接続す
ることかつトランジスタに不良が発生した場合にはこれ
を切断し別のトランジスタを接続することを特徴とする
。また、１画素に捕助容量を設ける場合は、補助容量に
ついても１画素に２つ以上の容量を設けそのうちの１つ
のみをあらかじめ接続し、この容量に不良が発生した場
合にはこれを切断し別の容量を接続することを特徴とす
る。
の構成として、２つ以上のトランジスタを有しそのうち
の１つをあらかじめ画素電極，走査線．信号線と接続す
ることかつトランジスタに不良が発生した場合にはこれ
を切断し別のトランジスタを接続することを特徴とする
。また、１画素に捕助容量を設ける場合は、補助容量に
ついても１画素に２つ以上の容量を設けそのうちの１つ
のみをあらかじめ接続し、この容量に不良が発生した場
合にはこれを切断し別の容量を接続することを特徴とす
る。
（作用）
アクティブマトリクス基板のトランジスタ及び保持容量
はゴミによる層間ショートを起こし、不良となることが
多いが、ゴミの大きさは通常１０μｍ以下と極めて小さ
いため近接した複数の素子が同時に不良になることは確
率が低い。そこで、１つの画素に凌数の素子を入れるこ
とで同時に不良となることを防ぐことができる。本発明
ではあらかじめ１つ（又は１組）のトランジスタ（又は
トランジスタと補助容量）のみを接続しているが、不良
が発生した際にその不良素子を切断し、別の素子を接続
することにより正規の信号を書込むことができ、完璧な
欠陥修復が可能になる。
はゴミによる層間ショートを起こし、不良となることが
多いが、ゴミの大きさは通常１０μｍ以下と極めて小さ
いため近接した複数の素子が同時に不良になることは確
率が低い。そこで、１つの画素に凌数の素子を入れるこ
とで同時に不良となることを防ぐことができる。本発明
ではあらかじめ１つ（又は１組）のトランジスタ（又は
トランジスタと補助容量）のみを接続しているが、不良
が発生した際にその不良素子を切断し、別の素子を接続
することにより正規の信号を書込むことができ、完璧な
欠陥修復が可能になる。
不良素子の発見は、あらかじめ接続されている素子は１
つ又は１組であり画素の不良により素子の不良を特定す
ることは容易である。
つ又は１組であり画素の不良により素子の不良を特定す
ることは容易である。
信号線，走査線等の配線は１画素当り１本ずつにするこ
とができ、欠陥修復のため余分な配線を設けることは不
用である。
とができ、欠陥修復のため余分な配線を設けることは不
用である。
各配線に接続されている素子は１画素当り１つであり配
線の容量性負荷を増加させることがない。
線の容量性負荷を増加させることがない。
（実施例）
以下、・本発明の実施例を説明する。
第１図は本実施例の液晶ディスプレイ用のアクティブマ
トリクス基板の単位画素の構成を模式的な回路図で示し
たものである。単位画素にはあらかじめ接続されたトラ
ンジスタ１とゲートは、走査線４と接続されているが信
号線５と画素電極３とは切離されたトランジスタ２が設
けられている。
トリクス基板の単位画素の構成を模式的な回路図で示し
たものである。単位画素にはあらかじめ接続されたトラ
ンジスタ１とゲートは、走査線４と接続されているが信
号線５と画素電極３とは切離されたトランジスタ２が設
けられている。
トランジスタはアモーファスシリコン薄膜トランジスタ
，多結晶シリコン薄膜トランジスタなどを用いること力
ぐできる。
，多結晶シリコン薄膜トランジスタなどを用いること力
ぐできる。
この例ではトランジスタ２の切断点は画素電極３との間
で２か所８．９と信号線との間で１か所１０である。切
断点をさらに増すことも可能でたとえば信号線の間の点
１１を切断することもできる。また切断点数を減少させ
たり、ゲートと走査線の間をあらかじめ切断することも
よい。ただ複数箇所で切断することで、切断部分の不良
（ショートシてしまう）が考えられるが、同時に２つ以
上が不良になる確率は低いので確実な切断ができる。
で２か所８．９と信号線との間で１か所１０である。切
断点をさらに増すことも可能でたとえば信号線の間の点
１１を切断することもできる。また切断点数を減少させ
たり、ゲートと走査線の間をあらかじめ切断することも
よい。ただ複数箇所で切断することで、切断部分の不良
（ショートシてしまう）が考えられるが、同時に２つ以
上が不良になる確率は低いので確実な切断ができる。
さて、この構成のアクティブマトリクスで液晶ディスプ
レイを形成する場合この画素の不良は表示動作させるこ
とで発見できる。つまり通常のようにアクティブマトリ
クス基板と対向基板を数μｍのギャップを持たせてはり
合せ、間に液晶を注入した液晶ディスプレイを作り、動
作させることで発見できる。ノーマリホワイト（液晶に
電圧を印加しない時白くなる）モードでは、画面のー部
を黒に表示し、その部分を移動するとトランジスタのオ
ン電流が不足している場合および、リーク電流が多い場
合とも不良画素は白くなるためトランジスタ不良である
ことがわかる。この他信号のタイミングを変えたりゲー
トパルスの幅を変えたりする際の画素の光透温特性を調
べることで不良が発見できる。
レイを形成する場合この画素の不良は表示動作させるこ
とで発見できる。つまり通常のようにアクティブマトリ
クス基板と対向基板を数μｍのギャップを持たせてはり
合せ、間に液晶を注入した液晶ディスプレイを作り、動
作させることで発見できる。ノーマリホワイト（液晶に
電圧を印加しない時白くなる）モードでは、画面のー部
を黒に表示し、その部分を移動するとトランジスタのオ
ン電流が不足している場合および、リーク電流が多い場
合とも不良画素は白くなるためトランジスタ不良である
ことがわかる。この他信号のタイミングを変えたりゲー
トパルスの幅を変えたりする際の画素の光透温特性を調
べることで不良が発見できる。
このようにしてトランジスタ不良が発見できたら、この
画素には１つのトランジスタしか接続されていないから
、不良はトランジスタ１であることが特定できる。そこ
で、トランジスタ１を切断するために点６，７を切る。
画素には１つのトランジスタしか接続されていないから
、不良はトランジスタ１であることが特定できる。そこ
で、トランジスタ１を切断するために点６，７を切る。
そしてトランジスタ２を接続するために点８，９．１１
をショートさせる。この様子をさらに具体的に示すため
に第１図の回路を実現したパターンの模式図を示す。
をショートさせる。この様子をさらに具体的に示すため
に第１図の回路を実現したパターンの模式図を示す。
トランジスタ１の切断はゲートと走査線４を接続してい
るＣ１の所および信号線５とソース電極とを接続してい
るＣ２の所をそれぞれレーザーの照射で溶融，蒸発させ
トリミングすることで行なうことができる。一方トラン
ジスタ２の接続では、接続箇所は、第２図（ｂ）に示す
ように下部電極２０と上部電極２１を層間絶縁膜２４を
介して上下に重ね合せて絶縁することであらかじめ切断
されており、この重ね合された部分にレーザ照射をする
と絶縁膜２４が破壊され下部電極２０と上部電極２１が
溶融接続されることで実現できる。レーザー照射はガラ
ス基板の素子のある面と反対側から表示を見ながら行な
うことができる。接続点Ｗｌ（８），Ｗ２（９），Ｗ３
（１０）を順次又は同時に照射することでトランジスタ
２が画素電極３と信号線５を接続することができる。な
お、この接続箇所の構或はこの例に限らない。例えば層
間絶縁膜２４は半導体層も含めることができるし、上部
，下部電極の材料はゲートやソースドレインと同一にす
ることも別にすることもできる。例えばゲートと下部電
極，信号線又はＩＴＯと上部電極を別の層にすることで
お互いのショートを低減させることができる。
るＣ１の所および信号線５とソース電極とを接続してい
るＣ２の所をそれぞれレーザーの照射で溶融，蒸発させ
トリミングすることで行なうことができる。一方トラン
ジスタ２の接続では、接続箇所は、第２図（ｂ）に示す
ように下部電極２０と上部電極２１を層間絶縁膜２４を
介して上下に重ね合せて絶縁することであらかじめ切断
されており、この重ね合された部分にレーザ照射をする
と絶縁膜２４が破壊され下部電極２０と上部電極２１が
溶融接続されることで実現できる。レーザー照射はガラ
ス基板の素子のある面と反対側から表示を見ながら行な
うことができる。接続点Ｗｌ（８），Ｗ２（９），Ｗ３
（１０）を順次又は同時に照射することでトランジスタ
２が画素電極３と信号線５を接続することができる。な
お、この接続箇所の構或はこの例に限らない。例えば層
間絶縁膜２４は半導体層も含めることができるし、上部
，下部電極の材料はゲートやソースドレインと同一にす
ることも別にすることもできる。例えばゲートと下部電
極，信号線又はＩＴＯと上部電極を別の層にすることで
お互いのショートを低減させることができる。
図から明らかなように信号は正規のものがトランジスタ
２を介して画素電極に書込まれるので完全に点欠陥を修
復することができる。
２を介して画素電極に書込まれるので完全に点欠陥を修
復することができる。
修復前でトランジスタ２は走査線とは接続されているが
信号線，画素電極とは切断されて電気的には浮いた状態
となっているため走査線の容量性負荷とはほとんどなら
ず、従来の１トランジスタ方式と同程度の伝播遅延を実
現できている。修復した場合も切断された方は電気的に
浮くため同様である。
信号線，画素電極とは切断されて電気的には浮いた状態
となっているため走査線の容量性負荷とはほとんどなら
ず、従来の１トランジスタ方式と同程度の伝播遅延を実
現できている。修復した場合も切断された方は電気的に
浮くため同様である。
本実施例では、１９２０Ｘ ４ ８ ０画素で対各１０
〜１２インチのアクティブマトリクス液晶ディスプレイ
に適用し、修復前で数個あった点欠陥をすべて補修する
ことができ修復した画素の表示特性は周囲の正常画素と
ほとんど変化がなくディスプレイとして完全に無欠陥な
ものが得られ、歩留りが大幅に改善された。
〜１２インチのアクティブマトリクス液晶ディスプレイ
に適用し、修復前で数個あった点欠陥をすべて補修する
ことができ修復した画素の表示特性は周囲の正常画素と
ほとんど変化がなくディスプレイとして完全に無欠陥な
ものが得られ、歩留りが大幅に改善された。
なお本実施例でトランジスタ２と画素電極３との間を２
か所で切断してあるが、前述の効果の他にそれぞれわず
かながらも容量を有しているが、２か所であるため直列
接続となり容量がさらに低減されているためトランジス
タ２のゲート・ソ−ス間容量によるゲートパルスのノイ
ズが画素電極に入るのを低減できている。
か所で切断してあるが、前述の効果の他にそれぞれわず
かながらも容量を有しているが、２か所であるため直列
接続となり容量がさらに低減されているためトランジス
タ２のゲート・ソ−ス間容量によるゲートパルスのノイ
ズが画素電極に入るのを低減できている。
第３図は他の実施例を説明する回路図，第４図はその回
路を実現したパターンの平面図の模式図を示したもので
ある。
路を実現したパターンの平面図の模式図を示したもので
ある。
この例では単位画素にトランジスタの他に補助容量を設
ける場合を示している。補助容量は画素電極であるＩＴ
Ｏとグラウンド線１２と同一の材料を２つの電極とし間
に絶縁膜をはさむことで形成されている。補助容１ｌ１
３はあらかじめ画素電極３とグラウンド線１２と接続さ
れており、補助容量１４は、グラウンド線１２との間が
２か所１５．１６で切断されている。トランジスタ部は
前述の実施例と同一の構成となっている。
ける場合を示している。補助容量は画素電極であるＩＴ
Ｏとグラウンド線１２と同一の材料を２つの電極とし間
に絶縁膜をはさむことで形成されている。補助容１ｌ１
３はあらかじめ画素電極３とグラウンド線１２と接続さ
れており、補助容量１４は、グラウンド線１２との間が
２か所１５．１６で切断されている。トランジスタ部は
前述の実施例と同一の構成となっている。
補助容量の不良とは２つの電極がショートして画素電極
の電荷がグラウンド線にリークしてしまうことである。
の電荷がグラウンド線にリークしてしまうことである。
これはグラウンド線の電圧を変えることで表示が変化す
ることにより容易に判定することができる。補助容量の
不良があればそれはあらかじめ接続している方（容ｉｌ
ｌ ３）の不良であるから、これを切断し（例えば図の
１７の点をレーザー切断する）もともと切離されている
容量１４を前述の例と同じくレーザー溶接によりＷ５，
Ｗ６の点（１ ５． １ ６）を接続することで補修
することができる。
ることにより容易に判定することができる。補助容量の
不良があればそれはあらかじめ接続している方（容ｉｌ
ｌ ３）の不良であるから、これを切断し（例えば図の
１７の点をレーザー切断する）もともと切離されている
容量１４を前述の例と同じくレーザー溶接によりＷ５，
Ｗ６の点（１ ５． １ ６）を接続することで補修
することができる。
この補修によりこの画素の容量の変化はほとんどなく回
路として完全に修復することができている。グラウンド
線の容量性負荷も補修の前後で変化せず単位画素当り補
助容量１つ分であり従来の１補助容量の場合と同一のグ
ラウンド線抵抗でよい。
路として完全に修復することができている。グラウンド
線の容量性負荷も補修の前後で変化せず単位画素当り補
助容量１つ分であり従来の１補助容量の場合と同一のグ
ラウンド線抵抗でよい。
第５図はさらに別の実施例の模式的な回路図，第６図は
これを実現する平面図の模式図を示す。
これを実現する平面図の模式図を示す。
この実施例は第３図と同じくトランジスタと補助容量を
有する場合で補助容量の作り方が異なる例を示している
。
有する場合で補助容量の作り方が異なる例を示している
。
第４図ではグラウンド線１２と次の画素の走査’ＩＡＧ
ｎ＋１４’ と近接しているためお互いの間がショート
する確率がやや高くなるがこの実施例では第５，６図の
ように２つの走査線４，４′の間にグラウンド線１２を
設けている。あらかじめ接続されている補助容量３１は
画素を横切るグラウンド線１２と画素電極３との間で形
成されている。
ｎ＋１４’ と近接しているためお互いの間がショート
する確率がやや高くなるがこの実施例では第５，６図の
ように２つの走査線４，４′の間にグラウンド線１２を
設けている。あらかじめ接続されている補助容量３１は
画素を横切るグラウンド線１２と画素電極３との間で形
成されている。
補助容量３２は２つの切断点３５．３６によりグラウン
ド線１２と切離されている。このパターンでは補助容ｆ
ｆｉ３１に不良がある場合は第６図でわかるように２点
３３．３４で切断しなければならない。捕助容量３２を
接続するには点３５．３６でレーザー溶接をすればよい
が、グラウンド線１２は左右両側から給電しておけば問
題なくなる。
ド線１２と切離されている。このパターンでは補助容ｆ
ｆｉ３１に不良がある場合は第６図でわかるように２点
３３．３４で切断しなければならない。捕助容量３２を
接続するには点３５．３６でレーザー溶接をすればよい
が、グラウンド線１２は左右両側から給電しておけば問
題なくなる。
以上の実施例で補助容量の構成として画素電極を上部電
極としこれと下部電極の間に絶縁膜を介したものを示し
たがこの例に限ることはない。例えば絶縁膜の他にアモ
ーファスシリコン層も介すことができるし、上部電極を
信号線と同一材料とし画素電極と接続することもできる
。また補助容量をグラウンド線と接続しているが、よく
みられるように、となりの走査線と接続することもでき
る。
極としこれと下部電極の間に絶縁膜を介したものを示し
たがこの例に限ることはない。例えば絶縁膜の他にアモ
ーファスシリコン層も介すことができるし、上部電極を
信号線と同一材料とし画素電極と接続することもできる
。また補助容量をグラウンド線と接続しているが、よく
みられるように、となりの走査線と接続することもでき
る。
トランジスタの切断、接続は以上の例では３つの端子の
うち２か所としたが、３か所ともでもよい。またゲート
はあらかじめ接続したが切断しておいてもよい。
うち２か所としたが、３か所ともでもよい。またゲート
はあらかじめ接続したが切断しておいてもよい。
切断、接続にレーザートリミング，レーザー溶接を用い
たが、これに限定することはない。エッチングで切断し
たり、レーザーＣＶＤで成膜により接続することも可能
である。
たが、これに限定することはない。エッチングで切断し
たり、レーザーＣＶＤで成膜により接続することも可能
である。
アクティブマトリクス基板の適用例として液晶ディスプ
レイを示したが、他のディスプレイ例えばプラズマディ
スプレイやＥＬでもよい。また密着センサなどの人力デ
バイスへの適用でもかまわない。
レイを示したが、他のディスプレイ例えばプラズマディ
スプレイやＥＬでもよい。また密着センサなどの人力デ
バイスへの適用でもかまわない。
［発明の効果］
本発明により液晶表示装置の点欠陥をほぼ完全に捕修す
ることができ歩留りを大幅に改善することができる。さ
らに、余分な配線を設けることもない。また配線に接続
している容量性負荷も増加することがなく大型基板で特
に問題になる信号の伝播遅延が増加することがほとんど
ない。したがって補修のために性能を犠牲にすることが
なく歩留りの改善と合せ総合的なコストパフォーマンス
を向上させることができる。
ることができ歩留りを大幅に改善することができる。さ
らに、余分な配線を設けることもない。また配線に接続
している容量性負荷も増加することがなく大型基板で特
に問題になる信号の伝播遅延が増加することがほとんど
ない。したがって補修のために性能を犠牲にすることが
なく歩留りの改善と合せ総合的なコストパフォーマンス
を向上させることができる。
第１図は本発明の一実施例を示す模式的な回路図，第２
図はこの回路を実現したパターンの平面図等の模式図．
第３図，第５図は他の実施例の回路図，第４図，第６図
は他の実施例のパターンの平面図．第７図は従来のアク
ティブマトリクス基板の回路図，第８図は従来の欠陥補
修を考慮した回路図を示す。 １・・・第１のトランジスタ ２・・・第２のトランジスタ ３・・・画素電極 ４・・・走査線 ５・・・信号線
図はこの回路を実現したパターンの平面図等の模式図．
第３図，第５図は他の実施例の回路図，第４図，第６図
は他の実施例のパターンの平面図．第７図は従来のアク
ティブマトリクス基板の回路図，第８図は従来の欠陥補
修を考慮した回路図を示す。 １・・・第１のトランジスタ ２・・・第２のトランジスタ ３・・・画素電極 ４・・・走査線 ５・・・信号線
Claims (3)
- （１）マトリクス状に配した複数の走査線及び信号線に
囲まれた領域に置かれた画素電極と、走査線、信号線及
び画素電極に接続された第１のトランジスタを具備した
単位画素を有するアクティブマトリクス基板と；前記ア
クティブマトリクス基板と対峙する対向基板と；前記ア
クティブマトリクス基板と対向基板の間に挟持された液
晶層から成る液晶表示装置において、前記単位画素に電
気的に浮いた第２のトランジスタを設けたことを特徴と
する液晶表示装置。 - （２）前記単位画素は少なくとも２つの補助容量を有し
、このうち１つの補助容量は電気的に浮いていることを
特徴とする請求項１記載の液晶表示装置。 - （３）マトリクス状に配した走査線及び信号線に囲まれ
た領域に置かれた画素電極と、走査線、信号線呼び画素
電極に接続された第１のトランジスタと、電気的に浮い
た第２のトランジスタを具備した単位画素を有するアク
ティブマトリクス基板と、対向基板の間に液晶を封入す
る液晶表示装置の製造方法において、走査線及び信号線
に電流を流し、表示動作を行なうことにより不良画素を
検出し、この画素の第１のトランジスタを電気的に浮い
た状態にすると共に、第２のトランジスタが走査線、信
号線及び画素電極と接続された状態とする工程を備えた
ことを特徴とする液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309339A JPH03171034A (ja) | 1989-11-30 | 1989-11-30 | 液晶表示装置及びその製造方法 |
| EP19900311335 EP0430418A3 (en) | 1989-11-30 | 1990-10-16 | Liquid crystal display and method of manufacturing the same |
| KR1019900019729A KR910010224A (ko) | 1989-11-30 | 1990-11-30 | 액정표시장치 및 그 제조방법 |
| US08/031,872 US5392143A (en) | 1989-11-30 | 1993-03-16 | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309339A JPH03171034A (ja) | 1989-11-30 | 1989-11-30 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03171034A true JPH03171034A (ja) | 1991-07-24 |
Family
ID=17991821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1309339A Pending JPH03171034A (ja) | 1989-11-30 | 1989-11-30 | 液晶表示装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0430418A3 (ja) |
| JP (1) | JPH03171034A (ja) |
| KR (1) | KR910010224A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187423B2 (en) | 1999-11-19 | 2007-03-06 | Sharp Kabushiki Kaisha | Display and method for repairing defects thereof |
| JP2007292878A (ja) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
| JP2007292879A (ja) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2007298791A (ja) * | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corp | 液晶表示装置及びその欠陥修復方法 |
| JP2008009375A (ja) * | 2006-05-31 | 2008-01-17 | Hitachi Displays Ltd | 表示装置 |
| JP2008116912A (ja) * | 2006-11-03 | 2008-05-22 | Samsung Electronics Co Ltd | 液晶表示装置及びその不良画素修復方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000054100A1 (en) * | 1999-03-10 | 2000-09-14 | Digital Electronic Cinema, Inc. | System and method for enhancing in a liquid crystal display device |
| JP2001133803A (ja) * | 1999-11-01 | 2001-05-18 | Toshiba Corp | 液晶表示装置の製造方法と液晶表示装置およびレーザリペア装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
| JPH0740101B2 (ja) * | 1985-04-23 | 1995-05-01 | 旭硝子株式会社 | 薄膜トランジスタ |
| JP2655638B2 (ja) * | 1985-07-23 | 1997-09-24 | 旭硝子株式会社 | 薄膜能動素子基板 |
| US5076666A (en) * | 1988-12-06 | 1991-12-31 | Sharp Kabushiki Kaisha | Active matrix display apparatus with drain electrode extensions |
-
1989
- 1989-11-30 JP JP1309339A patent/JPH03171034A/ja active Pending
-
1990
- 1990-10-16 EP EP19900311335 patent/EP0430418A3/en not_active Withdrawn
- 1990-11-30 KR KR1019900019729A patent/KR910010224A/ko not_active Application Discontinuation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187423B2 (en) | 1999-11-19 | 2007-03-06 | Sharp Kabushiki Kaisha | Display and method for repairing defects thereof |
| JP2007292878A (ja) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
| JP2007292879A (ja) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | 液晶表示装置 |
| US8289464B2 (en) | 2006-04-21 | 2012-10-16 | Hitachi Displays, Ltd. | LCD device with pixels including first and second transistors of different sizes and connections |
| JP2007298791A (ja) * | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corp | 液晶表示装置及びその欠陥修復方法 |
| JP2008009375A (ja) * | 2006-05-31 | 2008-01-17 | Hitachi Displays Ltd | 表示装置 |
| JP2008116912A (ja) * | 2006-11-03 | 2008-05-22 | Samsung Electronics Co Ltd | 液晶表示装置及びその不良画素修復方法 |
| US8400609B2 (en) | 2006-11-03 | 2013-03-19 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US8976331B2 (en) | 2006-11-03 | 2015-03-10 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US9164344B2 (en) | 2006-11-03 | 2015-10-20 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US9268187B2 (en) | 2006-11-03 | 2016-02-23 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910010224A (ko) | 1991-06-29 |
| EP0430418A3 (en) | 1992-05-06 |
| EP0430418A2 (en) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7830467B2 (en) | Electrodes located at storage capacitor wiring in active matrix substrate | |
| US5392143A (en) | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential | |
| EP0456338B1 (en) | An active matrix display device and a method of manufacturing the same | |
| JP4636820B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
| JPH0439055B2 (ja) | ||
| JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP2879157B2 (ja) | 回路基板およびアクティブマトリックス基板 | |
| JPH03171034A (ja) | 液晶表示装置及びその製造方法 | |
| JP3491079B2 (ja) | 液晶表示装置の修復方法 | |
| JPH09222615A (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JP2803792B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0279026A (ja) | 液晶表示素子 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JP3310600B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JP3525058B2 (ja) | 液晶表示装置 | |
| JP2994905B2 (ja) | アクティブマトリクス表示装置の修正方法 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 | |
| JPH0659281A (ja) | 薄膜トランジスタアレイ及びその製造方法 |