JP3525058B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP3525058B2
JP3525058B2 JP25057798A JP25057798A JP3525058B2 JP 3525058 B2 JP3525058 B2 JP 3525058B2 JP 25057798 A JP25057798 A JP 25057798A JP 25057798 A JP25057798 A JP 25057798A JP 3525058 B2 JP3525058 B2 JP 3525058B2
Authority
JP
Japan
Prior art keywords
pixel electrode
liquid crystal
insulating film
interlayer insulating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25057798A
Other languages
English (en)
Other versions
JP2000081639A (ja
Inventor
塔子 笠原
浩司 下川
勝美 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25057798A priority Critical patent/JP3525058B2/ja
Priority to US09/388,605 priority patent/US6822701B1/en
Priority to KR1019990037520A priority patent/KR100366522B1/ko
Publication of JP2000081639A publication Critical patent/JP2000081639A/ja
Application granted granted Critical
Publication of JP3525058B2 publication Critical patent/JP3525058B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばコンピュー
タやAV機器などの表示装置として用いられている液晶
表示装置に関する。
【0002】
【従来の技術】一般に、スイッチング素子を有する液晶
表示装置の電極構造は、液晶層を駆動する画素駆動用の
画素電極以外に補助容量を形成する補助容量電極が設け
られている。ここで、層間絶縁膜を介して画素駆動用画
素電極が存在する場合は、層間絶縁膜の膜厚が厚いた
め、その下方に補助容量電極が設けられている。
【0003】図12は、上記した液晶表示装置の構成の
一例を示す図であり、図12(a)はその平面図を示
し、図12(b)はスイッチング素子としての薄膜トラ
ンジスタ(TFT)の部分におけるその液晶表示装置を
示す断面図である。この図示した液晶表示装置は、特開
平9−152625号に記載されている例である。
【0004】この図12において、基板31上にTFT
24が設けられ、このTFT24のドレイン電極36b
に接続して下地電極25が形成されている。この下地電
極25部分は、ドレイン電極36bと一体化された場合
はドレイン電極として称されることもある。この状態の
上を覆って層間絶縁膜38が形成され、その上に形成さ
れた画素電極21が、層間絶縁膜38に設けたコンタク
トホール26を介して下地電極25と電気的に接続され
ている。また、前記下地電極25は画素の中央部にまで
延びており、その先端部を構成する補助容量電極25a
が、TFT24の一部を構成するゲート電極32を覆う
ゲート絶縁膜33の下側に形成した補助容量配線27と
対向するように形成されている。その補助容量配線27
と補助容量電極25aとが対向する部分は補助容量を構
成する。下地電極25は、補助容量部を形成することが
目的であるため、補助容量部以外の領域では狭幅に形成
されている。
【0005】
【発明が解決しようとする課題】スイッチング素子を形
成したアクティブマトリクス基板では、製造工程中に不
良が発生する虞れがあり、ライン欠陥や輝点やフリッカ
などの表示不良が生じている。このため、歩留まりを向
上させるべく種種の欠陥修正技術が開発されてきた。そ
して、単独で、あるいは、数種類の欠陥修正技術を組み
合わせて実施することで、量産効率を向上させることが
行われていた。
【0006】図13に示すように、先行の修正技術は、
MOS型トランジスタ208において、データ信号線2
01と走査信号線202がショートした場合に生じるラ
イン欠陥の修正技術である(特公平3−55985号に
開示)。
【0007】図13で示すように、走査信号線202か
ら分岐しているゲート電極220を、走査信号線202
よりレーザで切り離す。その後、基板の上方または裏面
から矢印ホとヘの位置にレーザ照射を行う。これによ
り、切り離されたゲート電極220を介し、ソース電極
221とドレイン電極222とをショートさせる。その
結果、データ信号の平均的な電圧が画素電極206に加
わり、欠陥の存在を全く目立たなくする。
【0008】上記の欠陥修正技術は、透過型を前提とし
てなされた技術である。また、反射型液晶表示装置の修
正方法として、出願人は特願平9−355824号に提
案している。しかし、上記の欠陥修正技術は、次のよう
な問題点があった。
【0009】(修正箇所の上部に画素電極が存在する場
合)図14に示すように、製造工程上発生する不良を修
正するため、修正箇所をレーザで基板230の裏面から
照射することにより、修正箇所を切断して吹き飛ばして
しまう。この際、層間絶縁膜234に亀裂が入り、亀裂
が入った層間絶縁膜234と共に上層の画素電極235
ごと、液晶層254へ飛び出してしまう。その際、画素
電極235が変形して、対向電極251や修正箇所の断
面と接触して、異なる信号線間に導通が生じるため、二
次不良を併発する。
【0010】また、層間絶縁膜235の破片に導電性の
画素電極235が付着したものが、液晶層254内に浮
遊するため、対向電極251とその他の電極(特に画素
電極235)との導通による不良を引き起こす。
【0011】特に、図15に示すように、反射型液晶表
示装置のように、画素電極にAlなどの材料を用いてい
る場合、切断箇所の端面にケバ500ができやすく、そ
のケバ500が対向電極251や画素電極235に接触
するため、再リークを引き起こす。透過型液晶表示装置
に比べて、その弊害が多かった。また、レーザパワーを
大きくして照射するため、周辺部の構造が破壊された
り、配向膜253が乱れることによって、液晶の配向が
乱れて表示不良が生じたりする。このように、正常に修
正ができないという問題点があった。
【0012】本発明は、このような従来技術の課題を解
決すべくなされたものであり、修正成功率を向上させる
ことができる液晶表示装置を提供することである。
【0013】
【課題を解決するための手段】請求項1の発明は、液晶
層を挟んで対向配設された一対の基板の一方の基板上
に、データ信号を供給するデータ信号線と、タイミング
信号を供給する走査信号線とが交差する状態で配線さ
れ、かつ、該走査信号線から分岐したゲート電極の上に
両信号線と電気的に接続して薄膜トランジスタが設けら
れ、これら両信号線および薄膜トランジスタの一部を覆
って設けられた層間絶縁膜の上に画素電極が設けられて
いるとともに、該画素電極が該層間絶縁膜に設けたコン
タクトホールを介して該薄膜トランジスタのドレイン電
極と電気的に接続され、該画素電極の上に配向膜が設け
られている液晶表示装置において、該ドレイン電極の少
なくとも一部には、狭い幅のくびれ部が形成され、該く
びれ部の上方には、該層間絶縁膜と該画素電極とが形成
されることなく、該配向膜と該液晶層とが形成されてい
ることを特徴とする液晶表示装置である。
【0014】
【0015】請求項2の発明は、液晶層を挟んで対向配
設された一対の基板の一方の基板上に、データ信号を供
給するデータ信号線と、タイミング信号を供給する走査
信号線とが交差する状態で配線され、かつ、該走査信号
線から分岐したゲート電極の上に両信号線と電気的に接
続して薄膜トランジスタが設けられ、これら両信号線お
よび薄膜トランジスタの一部を覆って設けられた層間絶
縁膜の上に画素電極が設けられているとともに、該画素
電極が該層間絶縁膜に設けたコンタクトホールを介して
該薄膜トランジスタのドレイン電極と電気的に接続さ
れ、該画素電極の上に配向膜が設けられている液晶表示
装置において、該走査信号線から該薄膜トランジスタの
ゲート電極に分岐する部分の上方には、該層間絶縁膜と
該画素電極とが形成されることなく、該配向膜と該液晶
層とが形成されていることを特徴とする液晶表示装置で
ある。
【0016】
【0017】請求項3の発明は、液晶層を挟んで対向配
設された一対の基板の一方の基板上に、データ信号を供
給するデータ信号線と、タイミング信号を供給する走査
信号線と、補助容量を形成する補助容量配線とが交差す
る状態で配線され、かつ、該走査信号線の上に薄膜トラ
ンジスタが設けられ、これら両信号線および薄膜トラン
ジスタの一部を覆って設けられた層間絶縁膜の上に画素
電極が設けられているとともに、該画素電極が該層間絶
縁膜に設けたコンタクトホールを介して該薄膜トランジ
スタのドレイン電極と電気的に接続され、該画素電極の
上に配向膜が設けられている液晶表示装置において、該
補助容量配線から分岐した分岐部の一部の上方には、該
層間絶縁膜と該画素電極とが形成されることなく、該配
向膜と該液晶層とが形成されていることを特徴とする液
晶表示装置である。
【0018】
【0019】以下、本発明の作用について説明する。請
求項1の構成によれば、ドレイン電極の少なくとも一部
には、狭い幅のくびれ部が形成され、その上方には、画
素電極と層間絶縁膜とが形成されていない。そして、欠
陥発生時には、ドレイン電極の上方に画素電極と層間絶
縁膜とが形成されていないくびれ部を、レーザ照射で切
断して修正する。修正箇所を修正した場合、修正箇所の
上方には画素電極が存在しないので、画素電極の変形が
発生しない。そのため、画素電極が対向電極や修正箇所
の断面などと接触するような二次不良を併発しない。ま
た、修正箇所の上方には画素電極が存在しないので、層
間絶縁膜の破片に画素電極が付着しない。そのため、対
向電極とその他の電極との導通による不良を惹き起こさ
ない。さらに、修正箇所の上方には画素電極が存在しな
いので、周辺部の構造が破壊されたり、配向膜が乱れて
液晶の配向乱れによる表示不良が生じたりする可能性が
低くなる。
【0020】また、修正箇所の上方には層間絶縁膜が存
在しないので、層間絶縁膜の破片に修正箇所のドレイン
電極が付着したものが発生しない。そのため、切断部の
再リークが発生しない。さらに、修正箇所の上方には画
素電極と層間絶縁膜とが存在しないので、低いレーザパ
ワーで切断を行うことができる。
【0021】請求項2の構成によれば、ゲート電極の一
部には、走査信号線からの分岐部が形成され、その上方
には、画素電極と層間絶縁膜とが形成されていない。そ
して、欠陥発生時には、ゲート電極の上方に画素電極と
層間絶縁膜とが形成されていない分岐部を、レーザ照射
で切断して修正する。修正箇所を修正した場合、修正箇
所の上方には画素電極が存在しないので、画素電極の変
形が発生しない。そのため、画素電極が対向電極や修正
箇所の断面などと接触するような二次不良を併発しな
い。また、修正箇所の上方には画素電極が存在しないの
で、層間絶縁膜の破片に画素電極が付着しない。そのた
め、対向電極とその他の電極との導通による不良を惹き
起こさない。さらに、修正箇所の上方には画素電極が存
在しないので、周辺部の構造が破壊されたり、配向膜が
乱れて液晶の配向乱れによる表示不良が生じたりする可
能性が低くなる。
【0022】また、修正箇所の上方には画素電極と層間
絶縁膜が存在しないので、層間絶縁膜の破片に修正箇所
のゲート電極が付着したものが発生しない。そのため、
切断部の再リークが発生しにくい。さらに、修正箇所の
上方には画素電極と層間絶縁膜とが存在しないので、低
いレーザパワーで切断することができる。
【0023】請求項3の構成によれば、補助容量配線か
ら分岐した分岐部の一部の上方には、画素電極と層間絶
縁膜とが形成されていない。そして、欠陥発生時には、
補助容量配線からの分岐部で、上方に画素電極と層間絶
縁膜とが形成されていない部分を、レーザ照射で切断し
て修正する。修正箇所を修正した場合、修正箇所の上方
には画素電極が存在しないので、画素電極の変形が発生
しない。そのため、画素電極が対向電極や修正箇所の断
面などと接触するような二次不良を併発しない。また、
修正個所の上方には画素電極が存在しないので、層間絶
縁膜の破片に画素電極が付着しない。そのため、対向電
極とその他の電極との導通による不良を惹き起こさな
い。さらに、修正箇所の上方には画素電極が存在しない
ので、周辺部の構造が破壊されたり、配向膜が乱れて液
晶の配向乱れによる表示不良が生じたりする可能性が低
くなる。
【0024】また、修正箇所の上方には画素電極と層間
絶縁膜が存在しないので、層間絶縁膜の破片に修正箇所
の補助容量配線の分岐部が付着したものが発生しない。
そのため、切断部の再リークが発生しにくい。さらに、
修正箇所の上方には画素電極と層間絶縁膜とが存在しな
いので、低いレーザパワーで切断することができる。
【0025】
【発明の実施の形態】(実施形態1:Cs on Ga
te/Normally black)図1は実施形態
1の液晶表示装置を示す断面図であり、図2はその液晶
表示装置に備わったTFTを拡大して示す断面図、図3
は1画素分のTFT、ドレイン電極、データ信号線およ
び走査信号線を示す平面図、図4は図3に画素電極を加
えて示す平面図である。
【0026】この液晶表示装置は、図1に示すように液
晶層254を挟んで一対の基板250と230が設けら
れている。一方(図下側)の基板230の上には、走査
信号線202(図3参照)と、その走査信号線202か
ら分岐したゲート電極220とが設けられている。その
上に、ゲート絶縁膜240がほぼ基板全面に形成されて
いる。
【0027】ゲート絶縁膜240の上であって、TFT
24形成部分には、半導体層223が設けられ、その上
に半導体層223上で分断された状態でコンタクト層2
24が形成されている。その上には、一方のコンタクト
層224に一部を重畳させてソース電極221が設けら
れ、他方のコンタクト層224に一部を重畳させてドレ
イン電極222が設けられている。ソース電極221
は、図3に示すように、データ信号線201から分岐し
て設けられている。ここで、ドレイン電極222の走査
信号線202側は、両者の間にゲート絶縁膜240が存
在するので、重畳させている。このとき、ドレイン電極
222と、一つ前にゲート信号を送るための走査信号線
202との重畳部分で補助容量部が形成されている。こ
の補助容量部は、いわゆるCs on Gateの構造
となっている。一方、ドレイン電極222のデータ信号
線201側は、同一工程にて同一高さレベルで両者が形
成されるがゆえに、短絡防止用に隔離させている。
【0028】以上の状態の上に、ほぼ基板全面に層間絶
縁膜234が形成され、この層間絶縁膜234における
前記ドレイン電極222の上部に、コンタクトホール2
26が設けられている。上記層間絶縁膜234の上に
は、画素電極235が設けられ、この画素電極235の
一部は、コンタクトホール226に充填されて、ドレイ
ン電極222と電気的に接続されている。画素電極23
5の形成領域を、図4に示す。この状態の上に、配向膜
253が形成されている。
【0029】なお、図1から図4で示す部分は1画素分
であり、これを1単位として繰り返し形成されて、アク
ティブマトリクス基板236が作製される。
【0030】液晶層254を挟む他方(図上側)の基板
250には、例えばITOから成る対向電極としての透
明電極251が設けられ、その上には配向膜252が設
けられている。この状態の基板は、対向基板237と称
されている。
【0031】上記ドレイン電極222は、図3に示すよ
うに形成されている。一本の導電路を構成するドレイン
電極222の途中に、前記コンタクトホール226が位
置しており、このコンタクトホール226を介して、画
素電極235とドレイン電極222との電気的接続が行
われる。ここで、その電気的接続が行われる部分を電気
的接続部Dという。その電気的接続部DのTFT24側
である導電路上流側と、電気的接続部Dの下流側とに、
ドレイン電極222の幅を狭く成しているくびれ部aま
たはb、若くはその両方を備えるよう形成されている。
なお、くびれの数は導電路上流側と下流側各々1個以
上、複数個設けるようにしても良い。
【0032】上記ドレイン電極222のくびれ部aまた
はbの上側に当たる画素電極235の部分は、くびれ部
a、bとほぼ同面積の非形成部cまたはdを持つように
形成されている。設計の上では、非形成部cまたはd
は、くびれ部a、bとほぼ同面積であれば良いが、製造
に当たってはマージンをとるため、くびれ部a、bより
は大きな面積である。
【0033】このように、ドレイン電極222が形成さ
れているので、検査工程において、液晶表示装置に欠陥
が発見されても、以下のような欠陥修正が可能となる。
【0034】実施形態1の液晶表示装置は、ノーマリー
ブラックモードであるので、表1のノーマリーブラック
の欄に示すように、欠陥場所に応じた修正を行う。
【0035】
【表1】
【0036】図3に示すように、TFT24のA点でゲ
ート電極220とドレイン電極222が短絡して、TF
T24が正常動作しなくなった場合、上流側のくびれ部
aを切断する。これにより、画素電極235がドレイン
電極222から切り離されて浮遊状態となって、非点灯
画素となり欠陥を目立たなくすることができる。
【0037】電気的接続部Dの導電路下流側のC点でド
レイン電極222と走査信号線202とが短絡している
場合は、くびれ部bを切断する。
【0038】また、図4に示すように、B点で画素電極
235と隣の画素電極235とが短絡している場合は、
両方のドレイン電極222のくびれ部aを切断する。
【0039】TFT24のA点と下流側のC点とがとも
に短絡している場合、さらにA点とB点とC点とが全て
短絡している場合には、くびれ部aとbの両方を切断す
る。
【0040】このように検査工程で発見された欠陥は、
くびれ部aまたはくびれ部bをレーザ照射して切断する
ことによって修正できるので、表示特性にライン欠陥や
輝点等の悪影響を及ぼすものは表示されず、液晶表示装
置の量産効率を向上させることができる。
【0041】さらに、図5に示すように、層間絶縁膜2
34の厚みと液晶層254の厚みが近いため、修正箇所
の層間絶縁膜234の破片に、修正箇所のドレイン電極
222が付着したものが、液晶層254へ飛び出しにく
いために、切断部にとどまり、振動や加圧により元の位
置に戻り、切断箇所の再リークを引き起こす可能性があ
る。
【0042】このように、層間絶縁膜234の厚みと液
晶層254の厚みが近いような構成の液晶表示装置にで
も、修正できるようにするため、ドレイン電極222の
くびれ部aまたはbと、画素電極235の非形成部cま
たはdに挟まれた所には、図6に示すように、層間絶縁
膜234を形成しない。ドレイン電極222のくびれ部
aまたはbの上に、配向膜253、液晶層254が積層
されている。従って、層間絶縁膜が存在しないので、よ
り低いレーザパワーで切断することができる。修正方法
は、上記と同様である。下記に説明する実施形態2から
実施形態5の場合についても、ドレイン電極222のく
びれ部と、画素電極235の非形成部に挟まれた所に
は、図6に示すように、層間絶縁膜234が形成されて
いなくても良い。
【0043】ただし、設計上、層間絶縁膜を形成しない
場合でも、製造上は薄く層間絶縁膜が残ることがある。
このような場合、層間絶縁膜が充分薄いので、上記と同
様の効果がある。
【0044】また、その他の切断修正を行う箇所につい
ても、画素電極を形成せず、層間絶縁膜は形成されてい
ても良いが、形成されない方が望ましい。このような構
成でも、上記と同様の効果がある。
【0045】(実施形態2:Cs on Gate/N
ormally white) 実施形態2は、実施形態1のノーマリーホワイトの表示
モードの場合である。図3、図4は、実施形態1の液晶
表示装置の構成を示す平面図であるが、実施形態2での
液晶表示装置の構成は、表示モードがノーマリーホワイ
トモードであり、ゲート電極の一部の上方には、層間絶
縁膜が形成されていない非形成部eを持つ以外は、実施
形態1と同様である。非形成部eは、くびれ部a、bと
同様に層間絶縁膜234が形成されていても良いが、形
成されない方が望ましい。図3、4を用いて説明する。
【0046】このノーマリーホワイトモードの液晶表示
装置の修正を、上記の表1に基づいて説明する。
【0047】検査工程で発見された欠陥が、図3のTF
T24のA点でゲート電極220とドレイン電極222
が短絡した場合には、特公平3−55985号に開示さ
れた修正方法、つまり、非形成部eにおいて、ゲート電
極220を走査信号線202から切り離し、ソース電極
221とドレイン電極222とを短絡させる方法で修正
を行う。表1の修正方法のことである。これにより、
画素電極235は常にデータ信号の平均的な電圧が印加
されるので、周囲に対して欠陥画素電極が目立たなくな
る。
【0048】電気的接続部Dの導電路下流側のC点でド
レイン電極222と走査信号線202とが短絡した場合
は、くびれ部bを切断し、かつ、修正方法の修正方法
を行う。これにより、走査信号線202から画素電極2
35を切り離すことができ、データ信号の平均的な電圧
が印加されるようになるので、周囲に対して、欠陥画素
電極が目立たなくなる。
【0049】また、TFT24のA点と下流側のC点と
がともに短絡している場合、くびれ部bを切断し、か
つ、修正方法の修正方法を行う。
【0050】また、図4に示すように、B点で画素電極
235と隣の画素電極235とが短絡している場合は、
片方のくびれ部aを切断する。
【0051】上流側のB点と下流側のC点とが共に短絡
している場合、くびれ部a、bを切断する。
【0052】このように修正することにより、表示特性
にライン欠陥や輝点等の悪影響を及ぼすものは表示され
ず、アクティブマトリクス型液晶表示装置の量産効率を
向上させることができる。
【0053】(実施形態3:Cs on Common
/Normally black)実施形態3は、上記
の実施形態1、2では補助容量を一つ前の走査信号線の
上に形成しているCs on Gateの構造であるの
に対し、走査信号線とは別にコモンラインを形成して、
その上で補助容量を形成する場合である。
【0054】図7は1画素分のTFT、ドレイン電極、
データ信号線、および走査信号線を示す平面図、図8は
図7に画素電極を加えて示す平面図である。図9はその
断面図である。実施形態3では走査信号線202とは別
に補助容量用のコモンライン300をドレイン電極22
2と対向するように形成し、いわゆるCs on Co
mmonの構造となっている。
【0055】実施形態3において、くびれ部bは、電気
的接続部Dと補助容量用のコモンライン300との間に
配置する。その他の構造は実施形態1に同様である。
【0056】このように、ドレイン電極222が形成さ
れているので、検査工程において液晶表示装置に欠陥が
発見されても、以下のような欠陥修正が可能となる。
【0057】実施形態3の液晶表示装置は、ノーマリー
ブラックモードであるので、表1のノーマリーブラック
の欄に示すように、欠陥場所に応じた修正を行う。
【0058】図7に示すように、TFT24のA点でゲ
ート電極220とドレイン電極222が短絡して、TF
T24が正常動作しなくなった場合、上流側のくびれ部
aを切断する。これにより、画素電極235がドレイン
電極222から切り離されて、浮遊状態となって、非点
灯画素となり欠陥を目立たなくすることができる。
【0059】電気的接続部Dの導電路下流側のC点で、
ドレイン電極222とコモンライン300とが短絡して
いる場合は、くびれ部bを切断する。
【0060】また、図8に示すように、B点で画素電極
235と隣の画素電極235とが短絡している場合、同
様に両方のドレイン電極222のくびれ部aを切断す
る。
【0061】TFT24のA点と下流側のC点とがとも
に短絡している場合、更にはA点とB点とC点とが全て
短絡している場合には、くびれ部aとbの両方を切断す
る。
【0062】このように、検査工程で発見された欠陥
は、くびれ部aまたはくびれ部bをレーザ照射して切断
するによって修正できるので、表示特性にライン欠陥や
輝点等の悪影響を及ぼすものは表示されず、アクティブ
マトリクス型液晶表示装置の量産効率を向上させること
ができた。
【0063】(実施形態4:Cs on Common
/Normally white)実施形態4の液晶表
示装置は、ノーマリーホワイトモードのCs on C
ommonであり、表1を用いて修正方法を説明する。
表示がノーマリーホワイトモードである以外は、その構
成は実施形態3に同じであり、図7、図8を用いて説明
する。
【0064】検査工程で発見された欠陥が、図7のTF
T24のA点でゲート電極220とドレイン電極222
が短絡した場合には、特公平3−55985号に開示さ
れた修正方法、つまり、非形成部eにおいて、ゲート電
極220を走査信号線202から切り離し、ソース電極
221とドレイン電極222とを短絡させる方法で修正
を行う。表1の修正方法のことである。これにより、
画素電極235は常にデータ信号の平均的な電圧が印加
されるので、周囲に対して欠陥画素電極が目立たなくな
る。
【0065】電気的接続部Dの導電路下流側のC点でド
レイン電極222とコモンライン300とが短絡した場
合は、くびれ部bを切断し、かつ、修正方法の修正方
法を行う。これにより、コモンライン300から画素電
極235を切り離すことができ、画素電極は常にデータ
信号の平均的な電圧が印加されるので、周囲に対して欠
陥画素電極が目立たなくなる。
【0066】また、図8に示すように、B点で画素電極
235と隣の画素電極235とが短絡している場合は、
片方のドレイン電極222のくびれ部aを切断する。
【0067】また、TFT24のA点と下流側のC点と
がともに短絡している場合、くびれ部bを切断し、か
つ、修正方法の修正方法を行う。上流側のB点と下流
側のC点とが共に短絡している場合、C点が短絡してい
る画素のくびれ部a、bを切断する。
【0068】このように修正することにより、表示特性
にライン欠陥や輝点等の悪影響を及ぼすものは表示され
ず、液晶表示装置の量産効率を向上させることができ
る。
【0069】(実施形態5:Cs on Common
/Normally white)実施形態5の液晶表
示装置は、ノーマリーホワイトモードのCs on C
ommonであり、図10、図11、表1を用いて修正
方法を説明する。
【0070】実施形態5では開口率を向上させるため
に、TFT24を走査信号線202上に形成(TFT
on Gate構造)しており、コモンライン300か
らコモン枝301が分岐しており、データ信号線201
からデータ枝2011が分岐している。コモン枝301
に対しデータ枝2011およびドレイン電極222はゲ
ート絶縁膜240を挟んで重なっている。上記構造と表
示がノーマリーホワイトモードであることと以外は、そ
の構成は実施形態3に同じである。
【0071】上記コモン枝301のコモンライン300
側の上方の画素電極235は、非形成部fを持つように
形成されている。またその直下の層間絶縁膜234は非
形成部fとほぼ同面積の非形成部gを持つように形成さ
れている。非形成部gは、くびれ部a、bと同様に層間
絶縁膜234が形成されていても良いが、形成されない
方が望ましい。
【0072】上記構造はくびれ部a、bを切り離しても
修正に使えるように、電気的接続部Dに最も近く設ける
ほうがよい。
【0073】このように、液晶表示装置が形成されてい
るので、検査工程において欠陥が発見されても、以下の
ような欠陥修正が可能となる。
【0074】検査工程で発見された欠陥が、図10のT
FT24のA点でゲート電極220とドレイン電極22
2が短絡した場合には、特公平3−55985号に開示
された修正方法、つまりコモン枝301の非形成部f、
gの直下部において、コモン枝301をコモンライン3
00から切り離し、データ信号線201と分離されたコ
モン枝301とを短絡させ、さらに、ドレイン電極22
2と分離されたコモン枝301とを短絡させる方法で修
正を行う。表1の修正方法のことである。これによ
り、画素電極235は常にデータ信号の平均的な電圧が
印加されるので、周囲に対して欠陥画素電極が目立たな
くなる。
【0075】このように、検査工程で発見された欠陥
は、コモン枝301を用いて修正することができ、液晶
表示装置の量産効率を向上させることができる。
【0076】
【発明の効果】以上のように本発明によれば、ドレイン
電極のくびれ部、走査信号線からゲート電極への分岐
部、または補助容量配線からの分岐部の上方には、画素
電極と層間絶縁膜とが存在しないので、欠陥発生時に
は、上方に画素電極と層間絶縁膜とが存在しない部分を
レーザ照射で切断して修正する。このように、修正箇所
の上方には画素電極が存在しないので、画素電極が変形
しない。そのため、画素電極が対向電極や修正箇所の切
断面などと接触するような二次不良を併発しない。ま
た、修正箇所の上方には画素電極が存在しないので、層
間絶縁膜の破片に導電性の画素電極が付着しない。その
ため、対向電極とその他の電極との導通による不良をひ
き起こさない。さらに、修正箇所の上方には画素電極が
存在しないので、周辺部の構造が破壊されたり、配向膜
が乱れて液晶の配向乱れによる表示不良が生じたりする
可能性が低くなる。
【0077】また、修正箇所の上方には画素電極と層間
絶縁膜とが存在しないので、層間絶縁膜の破片に切断さ
れた金属が付着したものが発生しない。そのため、切断
箇所の再リークが発生しない。
【0078】さらに、修正箇所の上方には画素電極と層
間絶縁膜とが存在しないので、低いレーザパワーで切断
することができる。
【図面の簡単な説明】
【図1】実施形態1の液晶表示装置を示す断面図であ
る。
【図2】図1の液晶表示装置に備わったTFT24を拡
大して示す断面図である。
【図3】図1の液晶表示装置に備わった1画素分のTF
T24、ドレイン電極222、データ信号線201、走
査信号線202を示す平面図である。
【図4】図3に、画素電極235を加えて示す平面図で
ある。
【図5】層間絶縁膜の厚みと液晶層の厚みが近い場合の
問題点を示す図である。
【図6】実施形態1において、くびれ部a、b上に層間
絶縁膜を形成しない場合の液晶表示装置を示す断面図で
ある。
【図7】実施形態3の液晶表示装置に備わった1画素分
のTFT24、ドレイン電極222、データ信号線20
1、走査信号線202を示す平面図である。
【図8】図7に、画素電極235を加えて示す平面図で
ある。
【図9】実施形態3の液晶表示装置を示す断面図であ
る。
【図10】実施形態5の液晶表示装置に備わった1画素
分のTFT24、ドレイン電極222、データ信号線2
01、走査信号線202を示す平面図である。
【図11】図10に、画素電極235を加えて示す平面
図である。
【図12】(a)は従来の液晶表示装置を示す平面図、
(b)はその一部を示す断面図である。
【図13】(a)は従来の液晶表示装置を示す平面図で
あり、(b)はそのトランジスタ部分を示す断面図であ
る。
【図14】画素電極がある場合、裏面よりレーザ照射に
よって修正する状態を表す概念図である。
【図15】Alの画素電極の場合、裏面よりレーザ照射
によって修正する状態を表す概念図である。
【符号の説明】
24 TFT 201 データ信号線 202 走査信号線 220 ゲート電極 221 ソース電極 222 ドレイン電極 223 半導体層 224 コンタクト層 226 コンタクトホール 230 250 基板 234 層間絶縁膜 235 画素電極 236 アクティブマトリクス基板 237 対向基板 240 ゲート絶縁膜 251 透明電極 252 253 配向膜 254 液晶層 300 コモンライン 301 コモン枝 2011 データ枝 a b くびれ部 c d e f g 非形成部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−96949(JP,A) 特開 平10−232408(JP,A) 特開 平9−146116(JP,A) 特開 平11−282010(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/13 - 1/141

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 液晶層を挟んで対向配設された一対の基
    板の一方の基板上に、データ信号を供給するデータ信号
    線と、タイミング信号を供給する走査信号線とが交差す
    る状態で配線され、かつ、該走査信号線から分岐したゲ
    ート電極の上に両信号線と電気的に接続して薄膜トラン
    ジスタが設けられ、これら両信号線および薄膜トランジ
    スタの一部を覆って設けられた層間絶縁膜の上に画素電
    極が設けられているとともに、該画素電極が該層間絶縁
    膜に設けたコンタクトホールを介して該薄膜トランジス
    タのドレイン電極と電気的に接続され、該画素電極の上
    に配向膜が設けられている液晶表示装置において、 該ドレイン電極の少なくとも一部には、狭い幅のくびれ
    部が形成され、 該くびれ部の上方には、該層間絶縁膜と該画素電極とが
    形成されることなく、該配向膜と該液晶層とが形成され
    ていることを特徴とする液晶表示装置。
  2. 【請求項2】 液晶層を挟んで対向配設された一対の基
    板の一方の基板上に、データ信号を供給するデータ信号
    線と、タイミング信号を供給する走査信号線とが交差す
    る状態で配線され、かつ、該走査信号線から分岐したゲ
    ート電極の上に両信号線と電気的に接続して薄膜トラン
    ジスタが設けられ、これら両信号線および薄膜トランジ
    スタの一部を覆って設けられた層間絶縁膜の上に画素電
    極が設けられているとともに、該画素電極が該層間絶縁
    膜に設けたコンタクトホールを介して該薄膜トランジス
    タのドレイン電極と電気的に接続され、該画素電極の上
    に配向膜が設けられている液晶表示装置において、 該走査信号線から該薄膜トランジスタのゲート電極に分
    岐する部分の上方には、該層間絶縁膜と該画素電極とが
    形成されることなく、該配向膜と該液晶層とが形成され
    ていることを特徴とする液晶表示装置。
  3. 【請求項3】 液晶層を挟んで対向配設された一対の基
    板の一方の基板上に、データ信号を供給するデータ信号
    線と、タイミング信号を供給する走査信号線と、補助容
    量を形成する補助容量配線とが交差する状態で配線さ
    れ、かつ、該走査信号線の上に薄膜トランジスタが設け
    られ、これら両信号線および薄膜トランジスタの一部を
    覆って設けられた層間絶縁膜の上に画素電極が設けられ
    ているとともに、該画素電極が該層間絶縁膜に設けたコ
    ンタクトホールを介して該薄膜トランジスタのドレイン
    電極と電気的に接続され、該画素電極の上に配向膜が設
    けられている液晶表示装置において、 該補助容量配線から分岐した分岐部の一部の上方には、
    該層間絶縁膜と該画素電極とが形成されることなく、該
    配向膜と該液晶層とが形成されていることを特徴とする
    液晶表示装置。
JP25057798A 1998-09-04 1998-09-04 液晶表示装置 Expired - Fee Related JP3525058B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP25057798A JP3525058B2 (ja) 1998-09-04 1998-09-04 液晶表示装置
US09/388,605 US6822701B1 (en) 1998-09-04 1999-09-02 Liquid crystal display apparatus
KR1019990037520A KR100366522B1 (ko) 1998-09-04 1999-09-04 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25057798A JP3525058B2 (ja) 1998-09-04 1998-09-04 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2000081639A JP2000081639A (ja) 2000-03-21
JP3525058B2 true JP3525058B2 (ja) 2004-05-10

Family

ID=17209968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25057798A Expired - Fee Related JP3525058B2 (ja) 1998-09-04 1998-09-04 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3525058B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267581A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
JP4011002B2 (ja) 2003-09-11 2007-11-21 シャープ株式会社 アクティブ基板、表示装置およびその製造方法
JP5072227B2 (ja) * 2005-01-31 2012-11-14 株式会社半導体エネルギー研究所 表示装置及び電子機器
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP2010281972A (ja) * 2009-06-03 2010-12-16 Toshiba Mobile Display Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2000081639A (ja) 2000-03-21

Similar Documents

Publication Publication Date Title
US5532853A (en) Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
KR100399256B1 (ko) 박막 트랜지스터 어레이 및 그 제조방법
JP2669954B2 (ja) アクティブマトリクス表示装置
JPH10232408A (ja) 液晶表示パネル、液晶表示装置及びその製造方法
JPH1026771A (ja) 液晶表示パネルおよびその補修方法
US6429908B1 (en) Method for manufacturing a gate of thin film transistor in a liquid crystal display device
KR100366522B1 (ko) 액정 표시 장치
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
JPH09113930A (ja) アクティブマトリクス型液晶表示装置およびその断線修正方法
JP3525058B2 (ja) 液晶表示装置
JP3491079B2 (ja) 液晶表示装置の修復方法
JPH0713197A (ja) マトリックス型配線基板およびそれを用いた液晶表示装置
JP3335567B2 (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
KR100488942B1 (ko) 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치
JPH03171034A (ja) 液晶表示装置及びその製造方法
JP3462792B2 (ja) 液晶表示装置
KR100695614B1 (ko) 레이저 화학증착장비를 이용한 원 픽셀 리페어 방법 및 이를 이용하여 리페어된 액정표시소자의 기판
JP2994905B2 (ja) アクティブマトリクス表示装置の修正方法
JP2001343667A (ja) 表示装置およびその欠陥修正方法
JPH11125840A (ja) 液晶表示装置の製造方法及び液晶表示装置
JP2760459B2 (ja) アクティブマトリクス型基板
JP3287985B2 (ja) 液晶パネル及びその欠陥修正方法
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JP2002031811A (ja) 表示装置および表示装置の断線修復方法
JPH10104648A (ja) アクティブマトリクス基板及びその欠陥修正方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031218

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees