JP3462792B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP3462792B2
JP3462792B2 JP14613999A JP14613999A JP3462792B2 JP 3462792 B2 JP3462792 B2 JP 3462792B2 JP 14613999 A JP14613999 A JP 14613999A JP 14613999 A JP14613999 A JP 14613999A JP 3462792 B2 JP3462792 B2 JP 3462792B2
Authority
JP
Japan
Prior art keywords
pixel electrode
electrode
liquid crystal
crystal display
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14613999A
Other languages
English (en)
Other versions
JP2000338511A (ja
Inventor
久和 中村
匡祉 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14613999A priority Critical patent/JP3462792B2/ja
Priority to US09/388,605 priority patent/US6822701B1/en
Priority to KR1019990037520A priority patent/KR100366522B1/ko
Publication of JP2000338511A publication Critical patent/JP2000338511A/ja
Application granted granted Critical
Publication of JP3462792B2 publication Critical patent/JP3462792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばコンピュー
タやAV機器などの表示装置として用いられている液晶
表示装置に関する。
【0002】
【従来の技術】一般に、スイッチング素子を有する液晶
表示装置の電極構造は、液晶層を駆動する画素駆動用の
画素電極以外に補助容量を形成する補助容量電極が設け
られている。そして、層間絶縁膜を介して画素駆動用画
素電極が存在する場合には、層間絶縁膜の膜厚が厚いた
め、その下方に補助容量電極が設けられている。
【0003】ここで、図16(a)は、上述した液晶表
示装置の構成の一例を示す平面図であり、図16(b)
は、図16(a)における液晶表示装置のスイッチング
素子としての薄膜トランジスタ(TFT)部分を示す断
面図である。なお、このような構成の液晶表示装置は、
例えば特開平9−152625号公報などにも記載され
ている。
【0004】この図16(a)(b)において、基板1
31上にはTFT124が設けられ、このTFT124
のドレイン電極136bに接続して下地電極125が形
成されている。この下地電極125部分は、ドレイン電
極136bと一体化された場合はドレイン電極として称
されることもある。この状態の上を覆って層間絶縁膜1
38が形成され、その上に形成された画素電極121
が、層間絶縁膜138に設けたコンタクトホール126
を介して下地電極125と電気的に接続されている。
【0005】また、前記下地電極125は画素電極12
1の中央部にまで延びており、その先端部を構成する補
助容量電極125aは、TFT124の一部を構成する
ゲート電極132を覆うゲート絶縁膜133の下側に形
成した補助容量配線127と対向するように形成されて
いる。なお、この補助容量配線127と補助容量電極1
25aとが対向する部分では補助容量が形成されてい
る。また、この下地電極125は、補助容量部を形成す
ることが目的であるため、補助容量部以外の領域では狭
幅に形成されている。
【0006】
【発明が解決しようとする課題】上述したようなスイッ
チング素子を形成したアクティブマトリクス基板では、
製造工程中に不良が発生する虞れがあり、この不良によ
りライン欠陥や輝点やフリッカなどの表示不良が生じて
しまう。このため、歩留まりを向上させるべく種々の欠
陥修正技術が開発されてきており、単独で、あるいは数
種類の欠陥修正技術を組み合わせて実施することによ
り、量産効率を向上させることが行われていた。
【0007】このような修正技術としては、図17に示
すように、MOS型トランジスタ208において、デー
タ信号線201と走査信号線202とがショートした場
合に生じるライン欠陥を修正する技術などが、例えば特
公平3−55985号公報などで知られている。
【0008】具体的には、図17(a)(b)に示すよ
うに、走査信号線202から分岐しているゲート電極2
20を走査信号線202からレーザで切り離す。その
後、基板の上方または裏面側から矢印ホとヘの位置にレ
ーザ照射を行う。これにより、切り離されたゲート電極
220を介して、ソース電極221とドレイン電極22
2とをショートさせる。この結果、データ信号の平均的
な電圧が画素電極206に加わることになり、欠陥の存
在を全く目立たなくしている。
【0009】このような欠陥修正技術は、透過型の液晶
表示装置を前提としてなされたものであるが、本件出願
人らは、特願平9−355824号において、図18に
示すような反射型の液晶表示装置を前提とした欠陥修正
技術を提案している。
【0010】しかしながら、この欠陥修正技術は、図1
8に示すように、製造工程上発生する不良を修正する際
に、修正箇所をレーザで基板230の裏面から照射する
ことにより修正箇所を切断して吹き飛ばすという技術で
あるため、このときに層間絶縁膜234に亀裂が入り、
修正箇所の上部に画素電極235が存在する場合には、
亀裂が入った層間絶縁膜234と共に上層の画素電極2
35も液晶層254へ飛び出してしまうことから、この
飛び出した画素電極235が変形して、対向電極251
や修正箇所の断面と接触し、異なる信号線間を導通させ
て二次不良を併発するというような問題を有していた。
【0011】また、導電性の画素電極235が付着した
層間絶縁膜234の破片が液晶層254内に浮遊するこ
とになるため、対向電極251とその他の電極(特に画
素電極235)とを導通させて不良を引き起こすという
問題も有していた。
【0012】特に、図19に示すように、反射型の液晶
表示装置の場合には、画素電極235としてAlなどの
材料を用いているため、画素電極235の切断箇所の端
面にケバ500ができやすく、このケバ500が対向電
極251や画素電極235に接触して再リークを引き起
こしていた。
【0013】さらに、修正箇所の上部に画素電極235
などが存在しているため、レーザのパワーを大きくして
照射する必要があることから、周辺部の構造が破壊され
たり、配向膜253が乱れることで液晶の配向が乱れて
表示不良が生じるなど、透過型の液晶表示装置と比較し
てその弊害が多く、正常に欠陥修正することができない
という問題を有していた。
【0014】本発明は、このような従来技術の問題点を
解決するためになされたものであり、その目的とすると
ころは、欠陥修正の成功率を向上させ、かつ開口率の低
下を防ぐとともに、量産効率を向上させることのできる
液晶表示装置を提供することにある。
【0015】
【課題を解決するための手段】本発明の液晶表示装置
は、液晶層を挟んで対向配置された一対の基板のうちの
一方側の基板上に、データ信号を供給するデータ信号線
とタイミング信号を供給する走査信号線とが交差する状
態で配線され、かつ、該走査信号線から分岐したゲート
電極上に該両信号線と電気的に接続して薄膜トランジス
タが形成されてなり、これら両信号線および薄膜トラン
ジスタの一部を覆って形成された層間絶縁膜上に画素電
極が形成されるとともに、該画素電極は該層間絶縁膜に
形成されたコンタクトホールを介して該薄膜トランジス
タのドレイン電極と電気的に接続されてなる液晶表示装
置において、前記ドレイン電極には、電極幅を狭くして
なるくびれ部が形成されているとともに、前記画素電極
および前記層間絶縁膜には、該ドレイン電極のくびれ部
上方に対応する領域に開口部が形成されてなり、該開口
部は、該画素電極の外周に接して形成されていることを
特徴としており、そのことにより、上記目的は達成され
る。
【0016】また、本発明の液晶表示装置は、液晶層を
挟んで対向配置された一対の基板のうちの一方側の基板
上に、データ信号を供給するデータ信号線とタイミング
信号を供給する走査信号線とが交差する状態で配線さ
れ、かつ、該走査信号線から分岐したゲート電極上に該
両信号線と電気的に接続して薄膜トランジスタが形成さ
れてなり、これら両信号線および薄膜トランジスタの一
部を覆って形成された層間絶縁膜上に画素電極が形成さ
れるとともに、該画素電極は該層間絶縁膜に形成された
コンタクトホールを介して該薄膜トランジスタのドレイ
ン電極と電気的に接続されてなる液晶表示装置におい
て、前記ゲート電極には、電極幅を狭くしてなるくびれ
部が形成されているとともに、前記画素電極および前記
層間絶縁膜には、該ゲート電極のくびれ部上方に対応す
る領域に開口部が形成されてなり、該開口部は、該画素
電極の外周に接して形成されていることを特徴としてお
り、そのことにより、上記目的は達成される。
【0017】
【0018】以下、本発明の作用について説明する。
【0019】本発明の液晶表示装置の構成によれば、ド
レイン電極またはゲート電極のくびれ部上方には、画
電極と層間絶縁膜が形成されていないため、修正箇所を
修正した場合に画素電極の変形が発生せず、そのため画
素電極が対向電極や修正箇所の断面などと接触するとい
うような二次不良を併発することがなくなる。
【0020】また、層間絶縁膜の破片に画素電極が付着
することもなくなるため、対向電極とその他の電極との
導通による不良を惹き起こすこともなくなる。
【0021】さらに、ドレイン電極またはゲート電極の
くびれ部上方に、画素電極と層間絶縁膜が存在しないた
め、低いレーザパワーでくびれ部の切断を行うことがで
き、周辺部の構造が破壊されたり、配向膜が乱れること
で液晶の配向が乱れて表示不良が生じたりする可能性を
低くすることができる。
【0022】そして、本発明の液晶表示装置の構成によ
れば、画素電極には、前記ドレイン電極またはゲート電
極に形成されたくびれ部上方に対応する領域に開口部が
形成されるとともに、その開口部が画素電極の外周に接
して形成されているため、隣接する画素電極間などの表
示に寄与しない領域、即ち、もともと画素電極や層間絶
縁膜が存在しない領域を修正箇所である画素電極の開口
部の一部として利用することができ、これにより、画素
電極の面積の低減を抑制することができ、開口率を向上
させることができる。
【0023】また、この画素電極を形成(パターニン
グ)する際には、隣接する画素電極間などの表示に寄与
しない領域と修正箇所である画素電極の開口部とが連続
しているため、これらの領域の画素電極材料を容易に除
去することができ、良好な画素電極のパターニングを行
うことが可能となっている。
【0024】
【発明の実施の形態】(実施形態1)図1は、本発明の
実施形態1に係る液晶表示装置の1画素分を示す平面図
であり、図2はその断面図である。
【0025】本実施形態1における液晶表示装置は、図
1および図2に示すように、液晶層1を挟んで一対の基
板2と3とが設けられている。そして、図中下側の基板
3上には、走査信号線4と、その走査信号線4から分岐
したゲート電極5とが設けられており、その上に、ゲー
ト絶縁膜6がほぼ基板3の全面に形成されている。
【0026】また、ゲート絶縁膜6上のTFT7形成部
分には、半導体層8が設けられ、その上には半導体層8
上で分断された状態でコンタクト層9が形成されてい
る。さらにその上には、一方のコンタクト層9に一部を
重畳させてソース電極10が設けられるとともに、他方
のコンタクト層9に一部を重畳させてドレイン電極11
が設けられている。
【0027】このソース電極10は、図3に示すよう
に、データ信号線12から分岐して設けられており、ド
レイン電極11は、反対側の走査信号線4とゲート絶縁
膜6を介して重畳されている。そして、ドレイン電極1
1と一つ前にゲート信号を送るための走査信号線4との
重畳部分で補助容量部17が形成されている。この補助
容量部17は、いわゆるCs on Gateの構造と
なっている。一方、ドレイン電極11とデータ信号線1
2とは、同一工程により同一の高さレベルで両者が形成
されるがゆえに、短絡防止のために隔離させて形成され
ている。
【0028】この状態で、ほぼ基板3全面に層間絶縁膜
13が形成され、この層間絶縁膜13におけるドレイン
電極11の上部に、コンタクトホール14が設けられて
いる。そして、層間絶縁膜13上には、図1に示すよう
な反射電極材料からなる画素電極15が設けられ、この
画素電極15の一部は、コンタクトホール14に充填さ
れることでドレイン電極11と電気的に接続されてい
る。最後に、画素電極15を含む基板3上に配向膜16
を形成して本実施形態1におけるアクティブマトリクス
基板は完成する。
【0029】なお、図1乃至図3は、液晶表示装置の1
画素分を示したものであり、これを1単位として繰り返
し形成することで、アクティブマトリクス基板は作製さ
れる。また、液晶層1を挟む図中上側の基板2には、例
えばITOからなる対向電極18としての透明電極が設
けられ、その上には配向膜19が設けられて、対向基板
は構成される。そして、これらの両基板2、3により液
晶層1を挟んで液晶表示装置は完成する。
【0030】ここで、上述した本実施形態1における液
晶表示装置のドレイン電極11について、図3の平面図
を参照して説明する。このドレイン電極11は、図3に
示すように、一本の導電路を構成するドレイン電極11
の途中に、コンタクトホール14が位置しており、この
コンタクトホール14を介して画素電極15と電気的に
接続されている。このコンタクトホール14によって電
気的接続が行われる部分を電気的接続部Dとすると、本
実施形態1では、この電気的接続部DのTFT7側であ
る導電路(ドレイン電極11)上流側と、電気的接続部
Dの導電路(ドレイン電極11)下流側とに、それぞれ
ドレイン電極11の幅を狭くしてなるくびれ部aまたは
b、若くはその両方を備えるようにドレイン電極11を
構成した。なお、このドレイン電極11のくびれの数
は、導電路上流側と下流側との各々1個以上、複数個設
けるようにしてもよい。
【0031】また、このドレイン電極11のくびれ部a
またはbの上層に存在する反射電極材料からなる画素電
極15の領域には、このくびれ部aおよびbとほぼ同面
積の非画素電極形成部(開口部)cまたはdが形成され
ている。設計の上、この非画素電極形成部cまたはd
は、ドレイン電極11のくびれ部aまたはbとほぼ同面
積であればよいが、実際の製造に当たっては種々のマー
ジンをとるため、くびれ部a、bよりも大きな面積で形
成しておく必要がある。
【0032】ここで、この種々のマージンとは、TFT
パターンの重ね合わせマージン、レーザショットによる
修正位置合わせマージン、くびれ部の飛び散りエリアマ
ージン、確実な修正を行うためのレーザショットパワー
マージン、レーザショットエリアマージンなどの各種位
置合わせマージンが考えられ、これらを考慮すると、例
えば図4に示すように、非画素電極形成部(開口部)d
は、ドレイン電極11のくびれ部bの線幅+1〜30μ
m程度にすることが望ましい。もちろん全てのマージン
を無視できる場合には、非画素電極形成部(開口部)d
の幅とドレイン電極11のくびれ部bの線幅とを同じに
しても差し支えはなく、また、ドレイン電極11のくび
れ部bの線幅は、ドレイン電極11の上流と下流とで電
気的に導通しているため、機械的に液晶パネルのプロセ
スで切断されない程度の線幅があればよい。なお、本実
施形態1では、非画素電極形成部(開口部)dをドレイ
ン電極11のくびれ部bの線幅よりも10μm程度大き
くして形成した。
【0033】また、ドレイン電極11のくびれ部bに対
する非画素電極形成部(開口部)dの垂直側の幅につい
ては、レーザの照射面積と照射パワーとに依存すること
になるが、レーザの位置合わせ精度とドレイン電極11
の飛び散りなどを考慮すれば、5〜50μm程度あれば
よい。もちろん、このときにも全てのマージンを無視で
きる場合には、非画素電極形成部(開口部)dの垂直側
の幅をレーザの照射幅と同じにしても差し支えはなく、
また、非画素電極形成部(開口部)dの形状について
も、正方形であっても長方形であってもその他の形状で
あってもよい。このようなことから、本実施形態1で
は、非画素電極形成部(開口部)の大きさを40μm×
30μmの長方形とした。
【0034】ここで、上述した本実施形態1における液
晶表示装置のドレイン電極11のくびれ部a、bについ
て説明する。図5に、本発明の比較例としての液晶表示
装置の平面図を示す。比較例では、図5に示すように、
ドレイン電極11のくびれ部が画素電極15の中央付近
に存在している。この比較例のように、ドレイン電極1
1のくびれ部が画素電極15の中央付近に存在してしま
うと、ドレイン電極11のくびれ部よりも大きな非画素
電極形成部(開口部)が100%画素電極15から削除
されてしまうことになるため、液晶表示装置としての開
口率が大幅に低下してしまう。
【0035】そこで、本実施形態1では、図1および図
3に示すように、ドレイン電極11のくびれ部a、bを
形成する際に、非画素電極形成部(開口部)c、dが画
素電極15の外周に接するように配置形成した。これに
より、ドレイン電極11のくびれ部a、bよりも大きな
非画素電極形成部(開口部)c、dの一部が、隣り合う
画素電極15を分割する領域(非画素電極形成領域)に
重なって形成されることとなり、この重なった分だけ開
口率の低下を抑制することが可能となっている。なお、
本実施形態1では、非画素電極形成部(開口部)と非画
素電極形成領域(画素分割領域)とを約50%重ねるこ
とにより、開口率の低下を抑制した。
【0036】このように、本発明の実施形態1における
液晶表示装置のドレイン電極11には、くびれ部a、b
が形成されているため、検査工程において液晶表示装置
の欠陥が発見されても、以下のようにして欠陥を修正す
ることが可能となる。なお、本実施形態1における液晶
表示装置は、ノーマリーブラックモードであるため、図
6に示す表のノーマリーブラックの欄に示すように、欠
陥場所に応じた修正を行う。
【0037】まず、図3に示すように、TFT7のA点
でゲート電極5とドレイン電極11とが短絡して、TF
T7が正常動作しなくなった場合には、ドレイン電極1
1の上流側のくびれ部aを切断する。これにより、画素
電極15がドレイン電極11から切り離されて浮遊状態
となり、非点灯画素となって欠陥を目立たなくすること
ができる。
【0038】同様に、図3に示すように、補助容量部1
7のC点でドレイン電極11と走査信号線4とが短絡し
た場合には、ドレイン電極11の下流側のくびれ部bを
切断する。
【0039】また、図7に示すように、隣り合う画素電
極15を分割する非画素電極形成領域のB点で異物など
により画素電極15と隣の画素電極15とが短絡した場
合には、画素電極15と隣の画素電極15との両方のド
レイン電極11のくびれ部aを切断する。
【0040】さらに、上述したTFT7のA点と補助容
量部17のC点とがともに短絡した場合、上述したA点
とB点とC点とが全て短絡した場合などには、ドレイン
電極11のくびれ部aとbの両方を切断する。
【0041】このように、本実施形態1においては、検
査工程で発見された欠陥をドレイン電極11のくびれ部
aまたはくびれ部bをレーザ照射して切断することによ
って修正することができるので、表示特性にライン欠陥
や輝点などの悪影響を及ぼすものは表示されず、液晶表
示装置の量産効率を向上させることが可能となってい
る。
【0042】ここで、図8は、本実施形態1における液
晶表示装置の欠陥修正部分を示す断面図である。図8に
示すように、層間絶縁膜13の厚みと液晶層1の厚みと
が近い場合には、修正箇所のドレイン電極11が付着し
た層間絶縁膜13の破片が、液晶層1へ飛び出しにくい
ために切断部(欠陥修正部分)にとどまり、振動や加圧
によって元の位置に戻り、切断箇所の再リークを引き起
こす可能性を有している。
【0043】このように、層間絶縁膜13の厚みと液晶
層1の厚みとが近いような構成の液晶表示装置の場合で
あっても欠陥修正することができるようにするため、ド
レイン電極11のくびれ部aまたはbと、画素電極15
の開口部(非形成部)cまたはdに挟まれた領域には、
図9に示すように、層間絶縁膜13を形成しないことが
望ましい。図9に示す構成の液晶表示装置では、ドレイ
ン電極11のくびれ部aまたはbの領域上には、配向膜
16、液晶層1が積層されている。
【0044】このような構成の液晶表示装置では、ドレ
イン電極11のくびれ部aまたはbの領域上に層間絶縁
膜13が存在していないため、より低いレーザパワーで
ドレイン電極11のくびれ部aまたはbを切断すること
が可能となっている。なお、欠陥修正方法については、
上述したものと同様である。
【0045】また、設計上ではドレイン電極11のくび
れ部aまたはbの領域上に層間絶縁膜13を形成しない
場合であっても、製造上では薄く層間絶縁膜13が残っ
てしまうことがある。しかしながら、このような場合で
も、層間絶縁膜13の膜厚が充分に薄いため、上述した
構成の液晶表示装置と同様の効果を得ることが可能であ
る。
【0046】なお、本実施形態1では、液晶表示装置と
して反射電極材料からなる画素電極を有する反射型の液
晶表示装置を例にとって説明したが、本発明は反射型の
液晶表示装置に限られるものではない。
【0047】(実施形態2)本実施形態2では、図10
を参照しながら、走査信号線4から分岐したゲート電極
5の一部に形成したくびれ部eについて説明する。
【0048】一般的に、ゲート電極5が走査信号線4か
ら分岐した形状のTFT7を構成する透過型の液晶表示
装置では、透明電極材料を用いないゲート電極5分岐部
やドレイン電極11およびソース電極10領域が非開口
部となることから、透明画素電極15を形成することは
ない。しかしながら、反射型の液晶表示装置では、パネ
ル全面からの外光を利用して表示を行うことから、TF
T7の上部領域にまで反射画素電極15を形成すること
が可能になっている。
【0049】そのため、図10に示すゲート電極5のく
びれ部eを反射型液晶表示装置の欠陥修正のために切断
する場合には、上述した実施形態1と同様に、画素電極
15に開口部を形成しておく必要がある。そして、ゲー
ト電極5のくびれ部eを形成する際に、非画素電極形成
部(開口部)が画素電極15の外周に接するように配置
形成することにより、ゲート電極5のくびれ部eよりも
大きな非画素電極形成部(開口部)の一部が、隣り合う
画素電極15を分割する領域(非画素電極形成領域)に
重なって形成されることとなり、この重なった分だけ開
口率の低下を抑制することが可能となっている。
【0050】なお、本実施形態2では、非画素電極形成
部(開口部)と非画素電極形成領域(画素分割領域)と
を約60%重ねることにより、開口率の低下を抑制する
ことが可能となった。
【0051】(実施形態3)上述した実施形態1におい
ては、欠陥修正部分であるドレイン電極11のくびれ部
の上層に存在する画素電極15の領域に、このくびれ部
とほぼ同面積の非画素電極形成部(開口部)を形成し、
これにより、検査工程で発見された欠陥をドレイン電極
11のくびれ部にレーザ照射して切断することで修正す
ることができ、表示特性にライン欠陥や輝点などの悪影
響を及ぼすものは表示されず、液晶表示装置の量産効率
を向上させる旨の説明を行った。
【0052】本実施形態3では、図11を参照しなが
ら、液晶表示装置の欠陥を修正するために、走査信号線
4を切断する場合について説明する。
【0053】欠陥修正のために走査信号線4を切断する
場合も、上述した実施形態1と同様で、欠陥修正部分で
ある走査信号線4の線幅と同程度の大きさの非画素電極
形成部を形成しておく必要がある。従って、図11
(a)に示すように、走査信号線4を挟んで隣接する画
素電極15の外周部分には、それぞれ凹状の非画素電極
形成部20が対向して形成されている。これにより、上
述した実施形態1と同様に、検査工程で発見された欠陥
を走査信号線4にレーザ照射して切断することで修正す
ることができ、表示特性にライン欠陥や輝点などの悪影
響を及ぼすものは表示されず、液晶表示装置の量産効率
を向上させることが可能となっている。
【0054】なお、本実施形態3では、さらに、図11
(b)に示すように、ドレイン電極11の欠陥修正部分
の上層に存在する非画素電極形成部(開口部)20を画
素電極15の外周部分に形成することで開口率の低下を
抑制し、さらには、非画素電極形成部(開口部)20を
画素電極15の外周部分に形成することで、上述した走
査信号線4の欠陥修正部分の上層に存在する非画素電極
形成部(開口部)20を兼ねることも可能である。本実
施形態3では、このような構成とすることで、非画素電
極形成部(開口部)20が独立してそれぞれ設けられて
いる場合と比較して、約30%の開口率低下を抑制する
ことが可能となった。
【0055】(実施形態4)本実施形態4では、図12
乃至図15を参照しながら、液晶表示装置における反射
電極のパターンについて説明する。
【0056】図12は、上述の実施形態1において説明
した比較例の液晶表示装置を示す図5の断面図である。
図12に示すように、比較例では、基板3全面に反射電
極材料からなる画素電極15が形成された後、画素電極
15をパターニングするためのフォトレジスト21(例
えば、OFPR800)が約1.0μmの膜厚でスピン
コート法により塗布されて、所定のフォトマスク22を
用いて露光処理が施される。
【0057】ここで、図12に示されるように、図中
(ウ)のレジスト膜厚を有する領域は、隣り合う画素電
極15を分割する領域である非画素電極形成領域となっ
ており、図中(エ)のレジスト膜厚を有する領域は、欠
陥修正のための非画素電極形成部(開口部)となってお
り、これら両方の領域ともに画素電極15を除去する領
域となっている。
【0058】この比較例のように、欠陥修正のための非
画素電極形成部が独立して画素電極15の中央部に存在
してしまうと、基板3上には層間絶縁膜13が存在しな
い領域を平坦化するようにレジストが塗布されることか
ら、欠陥修正のための非画素電極形成部の膜厚(エ)
が、隣接画素電極分割領域である非画素電極形成領域の
膜厚(ウ)よりも厚膜となってしまう。
【0059】つまり、隣接画素電極分割領域である非画
素電極形成領域の膜厚(ウ)に露光条件を合わせてしま
うと、欠陥修正のための非画素電極形成部は、膜厚
(エ)が膜厚(ウ)よりも厚いことから、現像時にレジ
ストが残ってしまい、画素電極15のエッチング不良が
発生してしまう。
【0060】また、欠陥修正のための非画素電極形成部
の膜厚(エ)に露光条件を合わせてしまうと、隣接画素
電極分割領域である非画素電極形成部は、膜厚(ウ)が
膜厚(エ)よりも薄いことから、画素電極15の分割エ
リアがオーバー露光となってしまい、所望の画素電極幅
が得られなくなって開口率が低下してしまう。
【0061】この比較例のように、欠陥修正のために非
画素電極形成部が独立して画素電極15の中央部に存在
してしまうと、画素電極15の露光条件が決定されにく
く、画素電極15のパターニングに非常に不利な構造と
なってしまう。
【0062】図13に、上述した実施形態1において説
明した液晶表示装置の断面図を示す。図13に示すよう
に、本構成でも同様に、基板3全面に反射電極材料から
なる画素電極15が形成された後、画素電極15をパタ
ーニングするためのフォトレジスト21(例えば、OF
PR800)が約1.0μmの膜厚でスピンコート法に
より塗布されて、所定のフォトマスク22を用いて露光
処理が施される。
【0063】ここで、図13に示されるように、図中
(ア)のレジスト膜厚を有する領域は、隣り合う画素電
極15を分割する領域である非画素電極形成領域となっ
ており、図中(イ)のレジスト膜厚を有する領域は、欠
陥修正のための非画素電極形成部(開口部)となってお
り、これら両方の領域ともに画素電極15を除去する領
域となっている。
【0064】この図13に示す本実施形態4の構成と図
12に示す比較例の構成とを比較すると、欠陥修正のた
めの非画素電極形成部と隣接画素電極分割領域である非
画素電極形成領域とが連続して構成されている点が大き
く異なる。従って、図13に示す本実施形態4の構成で
は、欠陥修正のための非画素電極形成部の膜厚(エ)と
隣接画素電極分割領域である非画素電極形成領域の膜厚
(ウ)との差が、図12に示す比較例の構成と比較して
小さくなり、これにより、隣接画素電極分割領域である
非画素電極形成領域と欠陥修正のための非画素電極形成
部とで、レジストを露光するための条件を容易に導き出
すことが可能となっており、画素電極15のパターニン
グに非常に有利な構造となっている。
【0065】さらに、図14および図15に示すよう
に、隣接画素電極分割領域である非画素電極形成領域と
欠陥修正のための非画素電極形成部とで、下地の膜厚の
状況が異なっていたとしても、両者が連続して構成され
ているため、レジスト膜厚の薄い方に露光条件を合わせ
ることで、パターニングは良好に行われる。
【0066】これは、レジストを現像する工程の際に
は、通常、現像工程で現像液によって行われることか
ら、等方的に現像されていくのが一般的であるが、図1
2に示すように、欠陥修正のための非画素電極形成部が
独立して画素電極15内に存在している場合には、図1
4に示すように、主に上方向からの現像効果しか望め
ず、レジストの膜残りが生じてしまう。
【0067】図15は、上述した本実施形態4における
レジストを現像する工程を示した断面図である。上述し
たように、レジストを現像する工程の際には、通常、現
像工程で現像液によって行われることから、等方的に現
像されていくのが一般的であり、図13に示すように、
隣接画素電極分割領域である非画素電極形成領域と欠陥
修正のための非画素電極形成部とが連続して構成されて
いる場合には、図15に示すように、上方向からの現像
効果だけでなく横方向からの現像効果も期待でき、レジ
スト膜厚の厚い領域であっても良好にパターニングする
ことが可能になっている。
【0068】なお、このような本実施形態4に示すよう
な現象は、レジストの現像工程だけでなく反射電極材料
のウエットエッチング工程などにおいても同様の作用を
得ることができる。
【0069】
【発明の効果】本発明の液晶表示装置の構成によれば、
ドレイン電極またはゲート電極のくびれ部上方には、画
素電極と層間絶縁膜が形成されていないため、修正箇所
を修正した場合に画素電極の変形が発生せず、そのため
画素電極が対向電極や修正箇所の断面などと接触すると
いうような二次不良を併発することがなくなる。
【0070】また、層間絶縁膜の破片に画素電極が付着
することもなくなるため、対向電極とその他の電極との
導通による不良を惹き起こすこともなくなる。
【0071】さらに、ドレイン電極またはゲート電極の
くびれ部上方に、画素電極と層間絶縁膜が存在しないた
め、低いレーザパワーでくびれ部の切断を行うことがで
き、周辺部の構造が破壊されたり、配向膜が乱れること
で液晶の配向が乱れて表示不良が生じたりする可能性を
低くすることができる。
【0072】そして、本発明の液晶表示装置の構成によ
れば、画素電極には、前記ドレイン電極またはゲート電
極に形成されたくびれ部上方に対応する領域に開口部が
形成されるとともに、その開口部が画素電極の外周に接
して形成されているため、隣接する画素電極間などの表
示に寄与しない領域、即ち、もともと画素電極や層間絶
縁膜が存在しない領域を修正箇所である画素電極の開口
部の一部として利用することができ、これにより、画素
電極の面積の低減を抑制することができ、開口率を向上
させることができる。
【0073】また、この画素電極を形成(パターニン
グ)する際には、隣接する画素電極間などの表示に寄与
しない領域と修正箇所である画素電極の開口部とが連続
して構成されているため、これらの領域の画素電極材料
を容易に除去することができ、良好な画素電極のパター
ニングを行うことが可能となっている。
【図面の簡単な説明】
【図1】図1は、本発明の実施形態1に係る液晶表示装
置の1画素分を示す平面図である。
【図2】図2は、図1の断面図である。
【図3】図3は、本発明の実施形態1に係る液晶表示装
置の1画素分のドレイン電極を示す平面図である。
【図4】図4は、欠陥修正のための非画素電極形成部
(開口部)のサイズを説明する拡大平面図である。
【図5】図5は、本発明の比較例における液晶表示装置
の1画素分を示す平面図である。
【図6】図6は、本発明における各欠陥箇所による欠陥
修正方法を示した表である。
【図7】図7は、本発明において隣り合う画素電極を分
割する非画素電極形成領域で異物により隣接する画素電
極が短絡した場合を示した平面図である。
【図8】図8は、本発明において層間絶縁膜と液晶層と
の厚さが近い場合を示す拡大断面図である。
【図9】図9は、本発明の実施形態1における液晶表示
装置を示す断面図である。
【図10】図10は、本発明の実施形態2に係る液晶表
示装置の1画素分を示す平面図である。
【図11】図11は、図10の拡大平面図である。
【図12】図12は、本発明の比較例である図5の工程
断面図である。
【図13】図13は、本発明の実施形態1である図1の
工程断面図である。
【図14】図14は、本発明の比較例である図5の工程
断面図である。
【図15】図15は、本発明の実施形態1である図1の
工程断面図である。
【図16】図16(a)は、従来の液晶表示装置を示す
平面図であり、図16(b)は、その断面図である。
【図17】図17(a)は、従来の液晶表示装置を示す
平面図であり、図17(b)は、その断面図である。
【図18】図18は、従来の液晶表示装置におけるレー
ザ照射修正状態を示す断面図である。
【図19】図19は、従来の液晶表示装置におけるレー
ザ照射修正状態を示す断面図である。
【符号の説明】 1 液晶層 2 (上側)基板 3 (下側)基板 4 走査信号線 5 ゲート電極 6 ゲート絶縁膜 7 TFT 8 半導体層 9 コンタクト層 10 ソース電極 11 ドレイン電極 12 データ信号線 13 層間絶縁膜 14 コンタクトホール 15 画素電極 16 配向膜 17 補助容量部 18 対向電極 19 配向膜(対向側) 20 非画素電極形成部 21 レジスト 22 フォトマスク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1343 G02F 1/1368 H01L 29/786

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 液晶層を挟んで対向配置された一対の基
    板のうちの一方側の基板上に、データ信号を供給するデ
    ータ信号線とタイミング信号を供給する走査信号線とが
    交差する状態で配線され、かつ、該走査信号線から分岐
    したゲート電極上に該両信号線と電気的に接続して薄膜
    トランジスタが形成されてなり、これら両信号線および
    薄膜トランジスタの一部を覆って形成された層間絶縁膜
    上に画素電極が形成されるとともに、該画素電極は該層
    間絶縁膜に形成されたコンタクトホールを介して該薄膜
    トランジスタのドレイン電極と電気的に接続されてなる
    液晶表示装置において、 前記ドレイン電極には、電極幅を狭くしてなるくびれ部
    が形成されているとともに、前記画素電極および前記層
    間絶縁膜には、該ドレイン電極のくびれ部上方に対応す
    る領域に開口部が形成されてなり、該開口部が、該画素
    電極の外周に接して形成されていることを特徴とする液
    晶表示装置。
  2. 【請求項2】 液晶層を挟んで対向配置された一対の基
    板のうちの一方側の基板上に、データ信号を供給するデ
    ータ信号線とタイミング信号を供給する走査信号線とが
    交差する状態で配線され、かつ、該走査信号線から分岐
    したゲート電極上に該両信号線と電気的に接続して薄膜
    トランジスタが形成されてなり、これら両信号線および
    薄膜トランジスタの一部を覆って形成された層間絶縁膜
    上に画素電極が形成されるとともに、該画素電極は該層
    間絶縁膜に形成されたコンタクトホールを介して該薄膜
    トランジスタのドレイン電極と電気的に接続されてなる
    液晶表示装置において、 前記ゲート電極には、電極幅を狭くしてなるくびれ部が
    形成されているとともに、前記画素電極および前記層間
    絶縁膜には、該ゲート電極のくびれ部上方に対応する領
    域に開口部が形成されてなり、該開口部が、該画素電極
    の外周に接して形成されていることを特徴とする液晶表
    示装置。
JP14613999A 1998-09-04 1999-05-26 液晶表示装置 Expired - Fee Related JP3462792B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14613999A JP3462792B2 (ja) 1999-05-26 1999-05-26 液晶表示装置
US09/388,605 US6822701B1 (en) 1998-09-04 1999-09-02 Liquid crystal display apparatus
KR1019990037520A KR100366522B1 (ko) 1998-09-04 1999-09-04 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14613999A JP3462792B2 (ja) 1999-05-26 1999-05-26 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2000338511A JP2000338511A (ja) 2000-12-08
JP3462792B2 true JP3462792B2 (ja) 2003-11-05

Family

ID=15401034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14613999A Expired - Fee Related JP3462792B2 (ja) 1998-09-04 1999-05-26 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3462792B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007074556A1 (ja) * 2005-12-26 2007-07-05 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の欠陥修正方法
JP2009186844A (ja) * 2008-02-07 2009-08-20 Sony Corp 薄膜トランジスタ基板およびその欠陥修復方法、並びに表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4218795B2 (ja) * 2003-01-30 2009-02-04 株式会社 日立ディスプレイズ 液晶表示装置
JP4799926B2 (ja) * 2005-06-28 2011-10-26 三菱電機株式会社 半透過型tftアレイ基板、および半透過型液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007074556A1 (ja) * 2005-12-26 2007-07-05 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の欠陥修正方法
JPWO2007074556A1 (ja) * 2005-12-26 2009-06-04 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2009186844A (ja) * 2008-02-07 2009-08-20 Sony Corp 薄膜トランジスタ基板およびその欠陥修復方法、並びに表示装置

Also Published As

Publication number Publication date
JP2000338511A (ja) 2000-12-08

Similar Documents

Publication Publication Date Title
KR100278547B1 (ko) 액정표시패널, 액정표시장치 및 그 제조방법
KR100626910B1 (ko) 전기 광학 장치 및 전자기기
JP3391717B2 (ja) 反射型液晶表示装置
JPH1026771A (ja) 液晶表示パネルおよびその補修方法
US8730418B2 (en) Array substrate and method for manufacturing the same
US6762818B2 (en) Liquid crystal display device and color filter substrate thereof
US6822701B1 (en) Liquid crystal display apparatus
KR20030084729A (ko) 전기 광학 장치 및 전자 기기
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
JP2002091342A (ja) マトリクスアレイ基板
JP3462792B2 (ja) 液晶表示装置
US7133113B2 (en) Method of manufacturing a LCD using a photoresist with varying thickness
JP5096127B2 (ja) 表示装置
JPH10161156A (ja) 表示用半導体装置
JP3525058B2 (ja) 液晶表示装置
JPH09230385A (ja) アクティブマトリクス表示装置及びその欠陥修復方法
JP4078928B2 (ja) 電気光学装置および電子機器
KR100293503B1 (ko) 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법
JP3287985B2 (ja) 液晶パネル及びその欠陥修正方法
JP4048228B2 (ja) 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置
JP4144953B2 (ja) 液晶表示装置及びその製造方法
KR20020088093A (ko) 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치
JP4116775B2 (ja) 電気光学装置及びプロジェクタ
JP2003337553A (ja) 電気光学装置及び電子機器
JP2001125137A (ja) 液晶表示装置及び画素欠陥修復方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees