JP2000081639A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000081639A JP2000081639A JP25057798A JP25057798A JP2000081639A JP 2000081639 A JP2000081639 A JP 2000081639A JP 25057798 A JP25057798 A JP 25057798A JP 25057798 A JP25057798 A JP 25057798A JP 2000081639 A JP2000081639 A JP 2000081639A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- electrode
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 修正成功率を向上させることができる液晶表
示装置を提供する。 【解決手段】 液晶層２５４を挟んでアクティブマトリ
クス基板２３６と対向基板２３７が設けられている。ア
クティブマトリクス基板２３６上には、ゲート電極２２
０、その上にゲート絶縁膜２４０が形成されている。そ
の上にＴＦＴ２４、ソース電極２２１、ドレイン電極２
２２が設けられている。その上に層間絶縁膜２３４が形
成され、コンタクトホール２２６が設けられている。層
間絶縁膜２３４上には、画素電極２３５、配向膜２５３
が形成されている。ドレイン電極２２２の導電路は、導
電路の幅が狭くなっているくびれ部ａ、ｂを有してい
る。くびれ部ａ、ｂの上には、画素電極２３５が形成さ
れず、層間絶縁膜２３４、配向膜２５３、液晶層２５４
が形成されている。この構成により、欠陥が発見されて
も、くびれ部ａ、ｂをレーザ照射することにより、欠陥
修正が可能となる。
示装置を提供する。 【解決手段】 液晶層２５４を挟んでアクティブマトリ
クス基板２３６と対向基板２３７が設けられている。ア
クティブマトリクス基板２３６上には、ゲート電極２２
０、その上にゲート絶縁膜２４０が形成されている。そ
の上にＴＦＴ２４、ソース電極２２１、ドレイン電極２
２２が設けられている。その上に層間絶縁膜２３４が形
成され、コンタクトホール２２６が設けられている。層
間絶縁膜２３４上には、画素電極２３５、配向膜２５３
が形成されている。ドレイン電極２２２の導電路は、導
電路の幅が狭くなっているくびれ部ａ、ｂを有してい
る。くびれ部ａ、ｂの上には、画素電極２３５が形成さ
れず、層間絶縁膜２３４、配向膜２５３、液晶層２５４
が形成されている。この構成により、欠陥が発見されて
も、くびれ部ａ、ｂをレーザ照射することにより、欠陥
修正が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばコンピュー
タやＡＶ機器などの表示装置として用いられている液晶
表示装置に関する。
タやＡＶ機器などの表示装置として用いられている液晶
表示装置に関する。
【０００２】
【従来の技術】一般に、スイッチング素子を有する液晶
表示装置の電極構造は、液晶層を駆動する画素駆動用の
画素電極以外に補助容量を形成する補助容量電極が設け
られている。ここで、層間絶縁膜を介して画素駆動用画
素電極が存在する場合は、層間絶縁膜の膜厚が厚いた
め、その下方に補助容量電極が設けられている。
表示装置の電極構造は、液晶層を駆動する画素駆動用の
画素電極以外に補助容量を形成する補助容量電極が設け
られている。ここで、層間絶縁膜を介して画素駆動用画
素電極が存在する場合は、層間絶縁膜の膜厚が厚いた
め、その下方に補助容量電極が設けられている。
【０００３】図１２は、上記した液晶表示装置の構成の
一例を示す図であり、図１２（ａ）はその平面図を示
し、図１２（ｂ）はスイッチング素子としての薄膜トラ
ンジスタ（ＴＦＴ）の部分におけるその液晶表示装置を
示す断面図である。この図示した液晶表示装置は、特開
平９−１５２６２５号に記載されている例である。
一例を示す図であり、図１２（ａ）はその平面図を示
し、図１２（ｂ）はスイッチング素子としての薄膜トラ
ンジスタ（ＴＦＴ）の部分におけるその液晶表示装置を
示す断面図である。この図示した液晶表示装置は、特開
平９−１５２６２５号に記載されている例である。
【０００４】この図１２において、基板３１上にＴＦＴ
２４が設けられ、このＴＦＴ２４のドレイン電極３６ｂ
に接続して下地電極２５が形成されている。この下地電
極２５部分は、ドレイン電極３６ｂと一体化された場合
はドレイン電極として称されることもある。この状態の
上を覆って層間絶縁膜３８が形成され、その上に形成さ
れた画素電極２１が、層間絶縁膜３８に設けたコンタク
トホール２６を介して下地電極２５と電気的に接続され
ている。また、前記下地電極２５は画素の中央部にまで
延びており、その先端部を構成する補助容量電極２５ａ
が、ＴＦＴ２４の一部を構成するゲート電極３２を覆う
ゲート絶縁膜３３の下側に形成した補助容量配線２７と
対向するように形成されている。その補助容量配線２７
と補助容量電極２５ａとが対向する部分は補助容量を構
成する。下地電極２５は、補助容量部を形成することが
目的であるため、補助容量部以外の領域では狭幅に形成
されている。
２４が設けられ、このＴＦＴ２４のドレイン電極３６ｂ
に接続して下地電極２５が形成されている。この下地電
極２５部分は、ドレイン電極３６ｂと一体化された場合
はドレイン電極として称されることもある。この状態の
上を覆って層間絶縁膜３８が形成され、その上に形成さ
れた画素電極２１が、層間絶縁膜３８に設けたコンタク
トホール２６を介して下地電極２５と電気的に接続され
ている。また、前記下地電極２５は画素の中央部にまで
延びており、その先端部を構成する補助容量電極２５ａ
が、ＴＦＴ２４の一部を構成するゲート電極３２を覆う
ゲート絶縁膜３３の下側に形成した補助容量配線２７と
対向するように形成されている。その補助容量配線２７
と補助容量電極２５ａとが対向する部分は補助容量を構
成する。下地電極２５は、補助容量部を形成することが
目的であるため、補助容量部以外の領域では狭幅に形成
されている。
【０００５】
【発明が解決しようとする課題】スイッチング素子を形
成したアクティブマトリクス基板では、製造工程中に不
良が発生する虞れがあり、ライン欠陥や輝点やフリッカ
などの表示不良が生じている。このため、歩留まりを向
上させるべく種種の欠陥修正技術が開発されてきた。そ
して、単独で、あるいは、数種類の欠陥修正技術を組み
合わせて実施することで、量産効率を向上させることが
行われていた。
成したアクティブマトリクス基板では、製造工程中に不
良が発生する虞れがあり、ライン欠陥や輝点やフリッカ
などの表示不良が生じている。このため、歩留まりを向
上させるべく種種の欠陥修正技術が開発されてきた。そ
して、単独で、あるいは、数種類の欠陥修正技術を組み
合わせて実施することで、量産効率を向上させることが
行われていた。
【０００６】図１３に示すように、先行の修正技術は、
ＭＯＳ型トランジスタ２０８において、データ信号線２
０１と走査信号線２０２がショートした場合に生じるラ
イン欠陥の修正技術である（特公平３−５５９８５号に
開示）。
ＭＯＳ型トランジスタ２０８において、データ信号線２
０１と走査信号線２０２がショートした場合に生じるラ
イン欠陥の修正技術である（特公平３−５５９８５号に
開示）。
【０００７】図１３で示すように、走査信号線２０２か
ら分岐しているゲート電極２２０を、走査信号線２０２
よりレーザで切り離す。その後、基板の上方または裏面
から矢印ホとヘの位置にレーザ照射を行う。これによ
り、切り離されたゲート電極２２０を介し、ソース電極
２２１とドレイン電極２２２とをショートさせる。その
結果、データ信号の平均的な電圧が画素電極２０６に加
わり、欠陥の存在を全く目立たなくする。
ら分岐しているゲート電極２２０を、走査信号線２０２
よりレーザで切り離す。その後、基板の上方または裏面
から矢印ホとヘの位置にレーザ照射を行う。これによ
り、切り離されたゲート電極２２０を介し、ソース電極
２２１とドレイン電極２２２とをショートさせる。その
結果、データ信号の平均的な電圧が画素電極２０６に加
わり、欠陥の存在を全く目立たなくする。
【０００８】上記の欠陥修正技術は、透過型を前提とし
てなされた技術である。また、反射型液晶表示装置の修
正方法として、出願人は特願平９−３５５８２４号に提
案している。しかし、上記の欠陥修正技術は、次のよう
な問題点があった。
てなされた技術である。また、反射型液晶表示装置の修
正方法として、出願人は特願平９−３５５８２４号に提
案している。しかし、上記の欠陥修正技術は、次のよう
な問題点があった。
【０００９】（修正箇所の上部に画素電極が存在する場
合）図１４に示すように、製造工程上発生する不良を修
正するため、修正箇所をレーザで基板２３０の裏面から
照射することにより、修正箇所を切断して吹き飛ばして
しまう。この際、層間絶縁膜２３４に亀裂が入り、亀裂
が入った層間絶縁膜２３４と共に上層の画素電極２３５
ごと、液晶層２５４へ飛び出してしまう。その際、画素
電極２３５が変形して、対向電極２５１や修正箇所の断
面と接触して、異なる信号線間に導通が生じるため、二
次不良を併発する。
合）図１４に示すように、製造工程上発生する不良を修
正するため、修正箇所をレーザで基板２３０の裏面から
照射することにより、修正箇所を切断して吹き飛ばして
しまう。この際、層間絶縁膜２３４に亀裂が入り、亀裂
が入った層間絶縁膜２３４と共に上層の画素電極２３５
ごと、液晶層２５４へ飛び出してしまう。その際、画素
電極２３５が変形して、対向電極２５１や修正箇所の断
面と接触して、異なる信号線間に導通が生じるため、二
次不良を併発する。
【００１０】また、層間絶縁膜２３５の破片に導電性の
画素電極２３５が付着したものが、液晶層２５４内に浮
遊するため、対向電極２５１とその他の電極（特に画素
電極２３５）との導通による不良を引き起こす。
画素電極２３５が付着したものが、液晶層２５４内に浮
遊するため、対向電極２５１とその他の電極（特に画素
電極２３５）との導通による不良を引き起こす。
【００１１】特に、図１５に示すように、反射型液晶表
示装置のように、画素電極にＡｌなどの材料を用いてい
る場合、切断箇所の端面にケバ５００ができやすく、そ
のケバ５００が対向電極２５１や画素電極２３５に接触
するため、再リークを引き起こす。透過型液晶表示装置
に比べて、その弊害が多かった。また、レーザパワーを
大きくして照射するため、周辺部の構造が破壊された
り、配向膜２５３が乱れることによって、液晶の配向が
乱れて表示不良が生じたりする。このように、正常に修
正ができないという問題点があった。
示装置のように、画素電極にＡｌなどの材料を用いてい
る場合、切断箇所の端面にケバ５００ができやすく、そ
のケバ５００が対向電極２５１や画素電極２３５に接触
するため、再リークを引き起こす。透過型液晶表示装置
に比べて、その弊害が多かった。また、レーザパワーを
大きくして照射するため、周辺部の構造が破壊された
り、配向膜２５３が乱れることによって、液晶の配向が
乱れて表示不良が生じたりする。このように、正常に修
正ができないという問題点があった。
【００１２】本発明は、このような従来技術の課題を解
決すべくなされたものであり、修正成功率を向上させる
ことができる液晶表示装置を提供することである。
決すべくなされたものであり、修正成功率を向上させる
ことができる液晶表示装置を提供することである。
【００１３】
【課題を解決するための手段】請求項１の発明は、液晶
層を挟んで対向配設された一対の基板の一方の基板上
に、データ信号を供給するデータ信号線と、タイミング
信号を供給する走査信号線とが交差する状態で配線さ
れ、かつ、該走査信号線から分岐したゲート電極の上に
両信号線と電気的に接続して薄膜トランジスタが設けら
れ、これら両信号線および薄膜トランジスタの一部を覆
って設けられた層間絶縁膜の上に画素電極が設けられて
いるとともに、該画素電極が該層間絶縁膜に設けたコン
タクトホールを介して該薄膜トランジスタのドレイン電
極と電気的に接続され、該画素電極の上に配向膜が設け
られている液晶表示装置において、該ドレイン電極の少
なくとも一部の上方には、該層間絶縁膜、該配向膜、該
液晶層が形成されていることを特徴とする。
層を挟んで対向配設された一対の基板の一方の基板上
に、データ信号を供給するデータ信号線と、タイミング
信号を供給する走査信号線とが交差する状態で配線さ
れ、かつ、該走査信号線から分岐したゲート電極の上に
両信号線と電気的に接続して薄膜トランジスタが設けら
れ、これら両信号線および薄膜トランジスタの一部を覆
って設けられた層間絶縁膜の上に画素電極が設けられて
いるとともに、該画素電極が該層間絶縁膜に設けたコン
タクトホールを介して該薄膜トランジスタのドレイン電
極と電気的に接続され、該画素電極の上に配向膜が設け
られている液晶表示装置において、該ドレイン電極の少
なくとも一部の上方には、該層間絶縁膜、該配向膜、該
液晶層が形成されていることを特徴とする。
【００１４】請求項２の発明は、該ドレイン電極の少な
くとも一部の上方には、該配向膜、該液晶層が形成され
ていることを特徴とする。
くとも一部の上方には、該配向膜、該液晶層が形成され
ていることを特徴とする。
【００１５】請求項３の発明は、液晶層を挟んで対向配
設された一対の基板の一方の基板上に、データ信号を供
給するデータ信号線と、タイミング信号を供給する走査
信号線とが交差する状態で配線され、かつ、該走査信号
線から分岐したゲート電極の上に両信号線と電気的に接
続して薄膜トランジスタが設けられ、これら両信号線お
よび薄膜トランジスタの一部を覆って設けられた層間絶
縁膜の上に画素電極が設けられているとともに、該画素
電極が該層間絶縁膜に設けたコンタクトホールを介して
該薄膜トランジスタのドレイン電極と電気的に接続さ
れ、該画素電極の上に配向膜が設けられている液晶表示
装置において、該ゲート電極の一部の上方には、該層間
絶縁膜、該配向膜、該液晶層が形成されていることを特
徴とする。
設された一対の基板の一方の基板上に、データ信号を供
給するデータ信号線と、タイミング信号を供給する走査
信号線とが交差する状態で配線され、かつ、該走査信号
線から分岐したゲート電極の上に両信号線と電気的に接
続して薄膜トランジスタが設けられ、これら両信号線お
よび薄膜トランジスタの一部を覆って設けられた層間絶
縁膜の上に画素電極が設けられているとともに、該画素
電極が該層間絶縁膜に設けたコンタクトホールを介して
該薄膜トランジスタのドレイン電極と電気的に接続さ
れ、該画素電極の上に配向膜が設けられている液晶表示
装置において、該ゲート電極の一部の上方には、該層間
絶縁膜、該配向膜、該液晶層が形成されていることを特
徴とする。
【００１６】請求項４の発明は、該ゲート電極の一部の
上方には、該配向膜、該液晶層が形成されていることを
特徴とする。
上方には、該配向膜、該液晶層が形成されていることを
特徴とする。
【００１７】請求項５の発明は、液晶層を挟んで対向配
設された一対の基板の一方の基板上に、データ信号を供
給するデータ信号線と、タイミング信号を供給する走査
信号線と、補助容量を形成する補助容量配線とが交差す
る状態で配線され、かつ、該走査信号線から分岐したゲ
ート電極の上に両信号線と電気的に接続して薄膜トラン
ジスタが設けられ、これら両信号線および薄膜トランジ
スタの一部を覆って設けられた層間絶縁膜の上に画素電
極が設けられているとともに、該画素電極が該層間絶縁
膜に設けたコンタクトホールを介して該薄膜トランジス
タのドレイン電極と電気的に接続され、該画素電極の上
に配向膜が設けられている液晶表示装置において、該補
助容量配線から分岐した分岐部の一部の上方には、該層
間絶縁膜、該配向膜、該液晶層が形成されていることを
特徴とする。
設された一対の基板の一方の基板上に、データ信号を供
給するデータ信号線と、タイミング信号を供給する走査
信号線と、補助容量を形成する補助容量配線とが交差す
る状態で配線され、かつ、該走査信号線から分岐したゲ
ート電極の上に両信号線と電気的に接続して薄膜トラン
ジスタが設けられ、これら両信号線および薄膜トランジ
スタの一部を覆って設けられた層間絶縁膜の上に画素電
極が設けられているとともに、該画素電極が該層間絶縁
膜に設けたコンタクトホールを介して該薄膜トランジス
タのドレイン電極と電気的に接続され、該画素電極の上
に配向膜が設けられている液晶表示装置において、該補
助容量配線から分岐した分岐部の一部の上方には、該層
間絶縁膜、該配向膜、該液晶層が形成されていることを
特徴とする。
【００１８】請求項６の発明は、該補助容量配線から分
岐した分岐部の一部の上方には、該配向膜、該液晶層が
形成されていることを特徴とする。
岐した分岐部の一部の上方には、該配向膜、該液晶層が
形成されていることを特徴とする。
【００１９】以下、本発明の作用について説明する。請
求項１の構成によれば、ドレイン電極の少なくとも一部
の上方には、画素電極がないので、修正箇所を修正した
場合、画素電極の変形が発生しない。そのため、画素電
極が対向電極や修正箇所の断面などと接触するような二
次不良を併発しない。また絶縁膜の破片に画素電極が付
着しないため、対向電極とその他の電極との導通による
不良を惹き起こさない。画素電極がないので、低いレー
ザパワーで切断を行うことができ、周辺部の構造が破壊
されたり、配向膜が乱れて液晶の配向乱れによる表示不
良が生じたりする可能性が低くなる。
求項１の構成によれば、ドレイン電極の少なくとも一部
の上方には、画素電極がないので、修正箇所を修正した
場合、画素電極の変形が発生しない。そのため、画素電
極が対向電極や修正箇所の断面などと接触するような二
次不良を併発しない。また絶縁膜の破片に画素電極が付
着しないため、対向電極とその他の電極との導通による
不良を惹き起こさない。画素電極がないので、低いレー
ザパワーで切断を行うことができ、周辺部の構造が破壊
されたり、配向膜が乱れて液晶の配向乱れによる表示不
良が生じたりする可能性が低くなる。
【００２０】請求項２の構成によれば、ドレイン電極の
少なくとも一部の上方には、画素電極と層間絶縁膜が存
在しないので、修正箇所を修正した場合、層間絶縁膜の
破片に修正箇所のドレイン電極が付着したものが発生し
ない。そのため、切断部の再リークが発生しにくい。さ
らに、層間絶縁膜が存在しないので、より低いレーザパ
ワーで切断することができる。
少なくとも一部の上方には、画素電極と層間絶縁膜が存
在しないので、修正箇所を修正した場合、層間絶縁膜の
破片に修正箇所のドレイン電極が付着したものが発生し
ない。そのため、切断部の再リークが発生しにくい。さ
らに、層間絶縁膜が存在しないので、より低いレーザパ
ワーで切断することができる。
【００２１】請求項３の構成によれば、ゲート電極の一
部の上方には、画素電極がないので、修正箇所を修正し
た場合、画素電極の変形が発生しない。そのため、画素
電極が対向電極や修正箇所の断面などと接触するような
二次不良を併発しない。また絶縁膜の破片に画素電極が
付着しないため、対向電極とその他の電極との導通によ
る不良を惹き起こさない。画素電極がないので、低いレ
ーザパワーで切断を行うことができ、周辺部の構造が破
壊されたり、配向膜が乱れて液晶の配向乱れによる表示
不良が生じたりする可能性が低くなる。
部の上方には、画素電極がないので、修正箇所を修正し
た場合、画素電極の変形が発生しない。そのため、画素
電極が対向電極や修正箇所の断面などと接触するような
二次不良を併発しない。また絶縁膜の破片に画素電極が
付着しないため、対向電極とその他の電極との導通によ
る不良を惹き起こさない。画素電極がないので、低いレ
ーザパワーで切断を行うことができ、周辺部の構造が破
壊されたり、配向膜が乱れて液晶の配向乱れによる表示
不良が生じたりする可能性が低くなる。
【００２２】請求項４の構成によれば、ゲート電極の一
部の上方には、画素電極と層間絶縁膜が存在しないの
で、修正箇所を修正した場合、層間絶縁膜の破片に修正
箇所のドレイン電極が付着したものが発生しない。その
ため、切断部の再リークが発生しにくい。さらに、層間
絶縁膜が存在しないので、より低いレーザパワーで切断
することができる。
部の上方には、画素電極と層間絶縁膜が存在しないの
で、修正箇所を修正した場合、層間絶縁膜の破片に修正
箇所のドレイン電極が付着したものが発生しない。その
ため、切断部の再リークが発生しにくい。さらに、層間
絶縁膜が存在しないので、より低いレーザパワーで切断
することができる。
【００２３】請求項５の構成によれば、補助容量配線か
ら分岐した分岐部の一部の上方には、画素電極がないの
で、修正箇所を修正した場合、画素電極の変形が発生し
ない。そのため、画素電極が対向電極や修正箇所の断面
などと接触するような二次不良を併発しない。また絶縁
膜の破片に画素電極が付着しないため、対向電極とその
他の電極との導通による不良を惹き起こさない。画素電
極がないので、低いレーザパワーで切断を行うことがで
き、周辺部の構造が破壊されたり、配向膜が乱れて液晶
の配向乱れによる表示不良が生じたりする可能性が低く
なる。
ら分岐した分岐部の一部の上方には、画素電極がないの
で、修正箇所を修正した場合、画素電極の変形が発生し
ない。そのため、画素電極が対向電極や修正箇所の断面
などと接触するような二次不良を併発しない。また絶縁
膜の破片に画素電極が付着しないため、対向電極とその
他の電極との導通による不良を惹き起こさない。画素電
極がないので、低いレーザパワーで切断を行うことがで
き、周辺部の構造が破壊されたり、配向膜が乱れて液晶
の配向乱れによる表示不良が生じたりする可能性が低く
なる。
【００２４】請求項６の構成によれば、補助容量配線か
ら分岐した分岐部の一部の上方には、画素電極と層間絶
縁膜が存在しないので、修正箇所を修正した場合、層間
絶縁膜の破片に修正箇所のドレイン電極が付着したもの
が発生しない。そのため、切断部の再リークが発生しに
くい。さらに、層間絶縁膜が存在しないので、より低い
レーザパワーで切断することができる。
ら分岐した分岐部の一部の上方には、画素電極と層間絶
縁膜が存在しないので、修正箇所を修正した場合、層間
絶縁膜の破片に修正箇所のドレイン電極が付着したもの
が発生しない。そのため、切断部の再リークが発生しに
くい。さらに、層間絶縁膜が存在しないので、より低い
レーザパワーで切断することができる。
【００２５】
【発明の実施の形態】（実施形態１：Ｃｓ ｏｎ Ｇａ
ｔｅ／Ｎｏｒｍａｌｌｙ ｂｌａｃｋ）図１は実施形態
１の液晶表示装置を示す断面図であり、図２はその液晶
表示装置に備わったＴＦＴを拡大して示す断面図、図３
は１画素分のＴＦＴ、ドレイン電極、データ信号線およ
び走査信号線を示す平面図、図４は図３に画素電極を加
えて示す平面図である。
ｔｅ／Ｎｏｒｍａｌｌｙ ｂｌａｃｋ）図１は実施形態
１の液晶表示装置を示す断面図であり、図２はその液晶
表示装置に備わったＴＦＴを拡大して示す断面図、図３
は１画素分のＴＦＴ、ドレイン電極、データ信号線およ
び走査信号線を示す平面図、図４は図３に画素電極を加
えて示す平面図である。
【００２６】この液晶表示装置は、図１に示すように液
晶層２５４を挟んで一対の基板２５０と２３０が設けら
れている。一方（図下側）の基板２３０の上には、走査
信号線２０２（図３参照）と、その走査信号線２０２か
ら分岐したゲート電極２２０とが設けられている。その
上に、ゲート絶縁膜２４０がほぼ基板全面に形成されて
いる。
晶層２５４を挟んで一対の基板２５０と２３０が設けら
れている。一方（図下側）の基板２３０の上には、走査
信号線２０２（図３参照）と、その走査信号線２０２か
ら分岐したゲート電極２２０とが設けられている。その
上に、ゲート絶縁膜２４０がほぼ基板全面に形成されて
いる。
【００２７】ゲート絶縁膜２４０の上であって、ＴＦＴ
２４形成部分には、半導体層２２３が設けられ、その上
に半導体層２２３上で分断された状態でコンタクト層２
２４が形成されている。その上には、一方のコンタクト
層２２４に一部を重畳させてソース電極２２１が設けら
れ、他方のコンタクト層２２４に一部を重畳させてドレ
イン電極２２２が設けられている。ソース電極２２１
は、図３に示すように、データ信号線２０１から分岐し
て設けられている。ここで、ドレイン電極２２２の走査
信号線２０２側は、両者の間にゲート絶縁膜２４０が存
在するので、重畳させている。このとき、ドレイン電極
２２２と、一つ前にゲート信号を送るための走査信号線
２０２との重畳部分で補助容量部が形成されている。こ
の補助容量部は、いわゆるＣｓ ｏｎ Ｇａｔｅの構造
となっている。一方、ドレイン電極２２２のデータ信号
線２０１側は、同一工程にて同一高さレベルで両者が形
成されるがゆえに、短絡防止用に隔離させている。
２４形成部分には、半導体層２２３が設けられ、その上
に半導体層２２３上で分断された状態でコンタクト層２
２４が形成されている。その上には、一方のコンタクト
層２２４に一部を重畳させてソース電極２２１が設けら
れ、他方のコンタクト層２２４に一部を重畳させてドレ
イン電極２２２が設けられている。ソース電極２２１
は、図３に示すように、データ信号線２０１から分岐し
て設けられている。ここで、ドレイン電極２２２の走査
信号線２０２側は、両者の間にゲート絶縁膜２４０が存
在するので、重畳させている。このとき、ドレイン電極
２２２と、一つ前にゲート信号を送るための走査信号線
２０２との重畳部分で補助容量部が形成されている。こ
の補助容量部は、いわゆるＣｓ ｏｎ Ｇａｔｅの構造
となっている。一方、ドレイン電極２２２のデータ信号
線２０１側は、同一工程にて同一高さレベルで両者が形
成されるがゆえに、短絡防止用に隔離させている。
【００２８】以上の状態の上に、ほぼ基板全面に層間絶
縁膜２３４が形成され、この層間絶縁膜２３４における
前記ドレイン電極２２２の上部に、コンタクトホール２
２６が設けられている。上記層間絶縁膜２３４の上に
は、画素電極２３５が設けられ、この画素電極２３５の
一部は、コンタクトホール２２６に充填されて、ドレイ
ン電極２２２と電気的に接続されている。画素電極２３
５の形成領域を、図４に示す。この状態の上に、配向膜
２５３が形成されている。
縁膜２３４が形成され、この層間絶縁膜２３４における
前記ドレイン電極２２２の上部に、コンタクトホール２
２６が設けられている。上記層間絶縁膜２３４の上に
は、画素電極２３５が設けられ、この画素電極２３５の
一部は、コンタクトホール２２６に充填されて、ドレイ
ン電極２２２と電気的に接続されている。画素電極２３
５の形成領域を、図４に示す。この状態の上に、配向膜
２５３が形成されている。
【００２９】なお、図１から図４で示す部分は１画素分
であり、これを１単位として繰り返し形成されて、アク
ティブマトリクス基板２３６が作製される。
であり、これを１単位として繰り返し形成されて、アク
ティブマトリクス基板２３６が作製される。
【００３０】液晶層２５４を挟む他方（図上側）の基板
２５０には、例えばＩＴＯから成る対向電極としての透
明電極２５１が設けられ、その上には配向膜２５２が設
けられている。この状態の基板は、対向基板２３７と称
されている。
２５０には、例えばＩＴＯから成る対向電極としての透
明電極２５１が設けられ、その上には配向膜２５２が設
けられている。この状態の基板は、対向基板２３７と称
されている。
【００３１】上記ドレイン電極２２２は、図３に示すよ
うに形成されている。一本の導電路を構成するドレイン
電極２２２の途中に、前記コンタクトホール２２６が位
置しており、このコンタクトホール２２６を介して、画
素電極２３５とドレイン電極２２２との電気的接続が行
われる。ここで、その電気的接続が行われる部分を電気
的接続部Ｄという。その電気的接続部ＤのＴＦＴ２４側
である導電路上流側と、電気的接続部Ｄの下流側とに、
ドレイン電極２２２の幅を狭く成しているくびれ部ａま
たはｂ、若くはその両方を備えるよう形成されている。
なお、くびれの数は導電路上流側と下流側各々１個以
上、複数個設けるようにしても良い。
うに形成されている。一本の導電路を構成するドレイン
電極２２２の途中に、前記コンタクトホール２２６が位
置しており、このコンタクトホール２２６を介して、画
素電極２３５とドレイン電極２２２との電気的接続が行
われる。ここで、その電気的接続が行われる部分を電気
的接続部Ｄという。その電気的接続部ＤのＴＦＴ２４側
である導電路上流側と、電気的接続部Ｄの下流側とに、
ドレイン電極２２２の幅を狭く成しているくびれ部ａま
たはｂ、若くはその両方を備えるよう形成されている。
なお、くびれの数は導電路上流側と下流側各々１個以
上、複数個設けるようにしても良い。
【００３２】上記ドレイン電極２２２のくびれ部ａまた
はｂの上側に当たる画素電極２３５の部分は、くびれ部
ａ、ｂとほぼ同面積の非形成部ｃまたはｄを持つように
形成されている。設計の上では、非形成部ｃまたはｄ
は、くびれ部ａ、ｂとほぼ同面積であれば良いが、製造
に当たってはマージンをとるため、くびれ部ａ、ｂより
は大きな面積である。
はｂの上側に当たる画素電極２３５の部分は、くびれ部
ａ、ｂとほぼ同面積の非形成部ｃまたはｄを持つように
形成されている。設計の上では、非形成部ｃまたはｄ
は、くびれ部ａ、ｂとほぼ同面積であれば良いが、製造
に当たってはマージンをとるため、くびれ部ａ、ｂより
は大きな面積である。
【００３３】このように、ドレイン電極２２２が形成さ
れているので、検査工程において、液晶表示装置に欠陥
が発見されても、以下のような欠陥修正が可能となる。
れているので、検査工程において、液晶表示装置に欠陥
が発見されても、以下のような欠陥修正が可能となる。
【００３４】実施形態１の液晶表示装置は、ノーマリー
ブラックモードであるので、表１のノーマリーブラック
の欄に示すように、欠陥場所に応じた修正を行う。
ブラックモードであるので、表１のノーマリーブラック
の欄に示すように、欠陥場所に応じた修正を行う。
【００３５】
【表１】
【００３６】図３に示すように、ＴＦＴ２４のＡ点でゲ
ート電極２２０とドレイン電極２２２が短絡して、ＴＦ
Ｔ２４が正常動作しなくなった場合、上流側のくびれ部
ａを切断する。これにより、画素電極２３５がドレイン
電極２２２から切り離されて浮遊状態となって、非点灯
画素となり欠陥を目立たなくすることができる。
ート電極２２０とドレイン電極２２２が短絡して、ＴＦ
Ｔ２４が正常動作しなくなった場合、上流側のくびれ部
ａを切断する。これにより、画素電極２３５がドレイン
電極２２２から切り離されて浮遊状態となって、非点灯
画素となり欠陥を目立たなくすることができる。
【００３７】電気的接続部Ｄの導電路下流側のＣ点でド
レイン電極２２２と走査信号線２０２とが短絡している
場合は、くびれ部ｂを切断する。
レイン電極２２２と走査信号線２０２とが短絡している
場合は、くびれ部ｂを切断する。
【００３８】また、図４に示すように、Ｂ点で画素電極
２３５と隣の画素電極２３５とが短絡している場合は、
両方のドレイン電極２２２のくびれ部ａを切断する。
２３５と隣の画素電極２３５とが短絡している場合は、
両方のドレイン電極２２２のくびれ部ａを切断する。
【００３９】ＴＦＴ２４のＡ点と下流側のＣ点とがとも
に短絡している場合、さらにＡ点とＢ点とＣ点とが全て
短絡している場合には、くびれ部ａとｂの両方を切断す
る。
に短絡している場合、さらにＡ点とＢ点とＣ点とが全て
短絡している場合には、くびれ部ａとｂの両方を切断す
る。
【００４０】このように検査工程で発見された欠陥は、
くびれ部ａまたはくびれ部ｂをレーザ照射して切断する
ことによって修正できるので、表示特性にライン欠陥や
輝点等の悪影響を及ぼすものは表示されず、液晶表示装
置の量産効率を向上させることができる。
くびれ部ａまたはくびれ部ｂをレーザ照射して切断する
ことによって修正できるので、表示特性にライン欠陥や
輝点等の悪影響を及ぼすものは表示されず、液晶表示装
置の量産効率を向上させることができる。
【００４１】さらに、図５に示すように、層間絶縁膜２
３４の厚みと液晶層２５４の厚みが近いため、修正箇所
の層間絶縁膜２３４の破片に、修正箇所のドレイン電極
２２２が付着したものが、液晶層２５４へ飛び出しにく
いために、切断部にとどまり、振動や加圧により元の位
置に戻り、切断箇所の再リークを引き起こす可能性があ
る。
３４の厚みと液晶層２５４の厚みが近いため、修正箇所
の層間絶縁膜２３４の破片に、修正箇所のドレイン電極
２２２が付着したものが、液晶層２５４へ飛び出しにく
いために、切断部にとどまり、振動や加圧により元の位
置に戻り、切断箇所の再リークを引き起こす可能性があ
る。
【００４２】このように、層間絶縁膜２３４の厚みと液
晶層２５４の厚みが近いような構成の液晶表示装置にで
も、修正できるようにするため、ドレイン電極２２２の
くびれ部ａまたはｂと、画素電極２３５の非形成部ｃま
たはｄに挟まれた所には、図６に示すように、層間絶縁
膜２３４を形成しない。ドレイン電極２２２のくびれ部
ａまたはｂの上に、配向膜２５３、液晶層２５４が積層
されている。従って、層間絶縁膜が存在しないので、よ
り低いレーザパワーで切断することができる。修正方法
は、上記と同様である。下記に説明する実施形態２から
実施形態５の場合についても、ドレイン電極２２２のく
びれ部と、画素電極２３５の非形成部に挟まれた所に
は、図６に示すように、層間絶縁膜２３４が形成されて
いなくても良い。
晶層２５４の厚みが近いような構成の液晶表示装置にで
も、修正できるようにするため、ドレイン電極２２２の
くびれ部ａまたはｂと、画素電極２３５の非形成部ｃま
たはｄに挟まれた所には、図６に示すように、層間絶縁
膜２３４を形成しない。ドレイン電極２２２のくびれ部
ａまたはｂの上に、配向膜２５３、液晶層２５４が積層
されている。従って、層間絶縁膜が存在しないので、よ
り低いレーザパワーで切断することができる。修正方法
は、上記と同様である。下記に説明する実施形態２から
実施形態５の場合についても、ドレイン電極２２２のく
びれ部と、画素電極２３５の非形成部に挟まれた所に
は、図６に示すように、層間絶縁膜２３４が形成されて
いなくても良い。
【００４３】ただし、設計上、層間絶縁膜を形成しない
場合でも、製造上は薄く層間絶縁膜が残ることがある。
このような場合、層間絶縁膜が充分薄いので、上記と同
様の効果がある。
場合でも、製造上は薄く層間絶縁膜が残ることがある。
このような場合、層間絶縁膜が充分薄いので、上記と同
様の効果がある。
【００４４】また、その他の切断修正を行う箇所につい
ても、画素電極を形成せず、層間絶縁膜は形成されてい
ても良いが、形成されない方が望ましい。このような構
成でも、上記と同様の効果がある。
ても、画素電極を形成せず、層間絶縁膜は形成されてい
ても良いが、形成されない方が望ましい。このような構
成でも、上記と同様の効果がある。
【００４５】（実施形態２：Ｃｓ ｏｎ Ｇａｔｅ／Ｎ
ｏｒｍａｌｌｙ ｗｈｉｔｅ）実施形態２は、実施形態
１のノーマリーホワイトの表示モードの場合である。図
３、図４は、実施形態１の液晶表示装置の構成を示す平
面図であるが、実施形態２での液晶表示装置の構成は、
表示モードがノーマリーホワイトモードであり、ゲート
電極の一部の上方には、層間絶縁膜が形成させていない
非形成部ｅを持つ以外は、実施形態１と同様である。非
形成部ｅは、非形成部ａ、ｂと同様に層間絶縁膜２３４
が形成されていても良いが、形成されない方が望まし
い。図３、４を用いて説明する。
ｏｒｍａｌｌｙ ｗｈｉｔｅ）実施形態２は、実施形態
１のノーマリーホワイトの表示モードの場合である。図
３、図４は、実施形態１の液晶表示装置の構成を示す平
面図であるが、実施形態２での液晶表示装置の構成は、
表示モードがノーマリーホワイトモードであり、ゲート
電極の一部の上方には、層間絶縁膜が形成させていない
非形成部ｅを持つ以外は、実施形態１と同様である。非
形成部ｅは、非形成部ａ、ｂと同様に層間絶縁膜２３４
が形成されていても良いが、形成されない方が望まし
い。図３、４を用いて説明する。
【００４６】このノーマリーホワイトモードの液晶表示
装置の修正を、上記の表１に基づいて説明する。
装置の修正を、上記の表１に基づいて説明する。
【００４７】検査工程で発見された欠陥が、図３のＴＦ
Ｔ２４のＡ点でゲート電極２２０とドレイン電極２２２
が短絡した場合には、特公平３−５５９８５号に開示さ
れた修正方法、つまり、非形成部ｅにおいて、ゲート電
極２２０を走査信号線２０２から切り離し、ソース電極
２２１とドレイン電極２２２とを短絡させる方法で修正
を行う。表１の修正方法のことである。これにより、
画素電極２３５は常にデータ信号の平均的な電圧が印加
されるので、周囲に対して欠陥画素電極が目立たなくな
る。
Ｔ２４のＡ点でゲート電極２２０とドレイン電極２２２
が短絡した場合には、特公平３−５５９８５号に開示さ
れた修正方法、つまり、非形成部ｅにおいて、ゲート電
極２２０を走査信号線２０２から切り離し、ソース電極
２２１とドレイン電極２２２とを短絡させる方法で修正
を行う。表１の修正方法のことである。これにより、
画素電極２３５は常にデータ信号の平均的な電圧が印加
されるので、周囲に対して欠陥画素電極が目立たなくな
る。
【００４８】電気的接続部Ｄの導電路下流側のＣ点でド
レイン電極２２２と走査信号線２０２とが短絡した場合
は、くびれ部ｂを切断し、かつ、修正方法の修正方法
を行う。これにより、走査信号線２０２から画素電極２
３５を切り離すことができ、データ信号の平均的な電圧
が印加されるようになるので、周囲に対して、欠陥画素
電極が目立たなくなる。
レイン電極２２２と走査信号線２０２とが短絡した場合
は、くびれ部ｂを切断し、かつ、修正方法の修正方法
を行う。これにより、走査信号線２０２から画素電極２
３５を切り離すことができ、データ信号の平均的な電圧
が印加されるようになるので、周囲に対して、欠陥画素
電極が目立たなくなる。
【００４９】また、ＴＦＴ２４のＡ点と下流側のＣ点と
がともに短絡している場合、くびれ部ｂを切断し、か
つ、修正方法の修正方法を行う。
がともに短絡している場合、くびれ部ｂを切断し、か
つ、修正方法の修正方法を行う。
【００５０】また、図４に示すように、Ｂ点で画素電極
２３５と隣の画素電極２３５とが短絡している場合は、
片方のくびれ部ａを切断する。
２３５と隣の画素電極２３５とが短絡している場合は、
片方のくびれ部ａを切断する。
【００５１】上流側のＢ点と下流側のＣ点とが共に短絡
している場合、くびれ部ａ、ｂを切断する。
している場合、くびれ部ａ、ｂを切断する。
【００５２】このように修正することにより、表示特性
にライン欠陥や輝点等の悪影響を及ぼすものは表示され
ず、アクティブマトリクス型液晶表示装置の量産効率を
向上させることができる。
にライン欠陥や輝点等の悪影響を及ぼすものは表示され
ず、アクティブマトリクス型液晶表示装置の量産効率を
向上させることができる。
【００５３】（実施形態３：Ｃｓ ｏｎ Ｃｏｍｍｏｎ
／Ｎｏｒｍａｌｌｙ ｂｌａｃｋ）実施形態３は、上記
の実施形態１、２では補助容量を一つ前の走査信号線の
上に形成しているＣｓ ｏｎ Ｇａｔｅの構造であるの
に対し、走査信号線とは別にコモンラインを形成して、
その上で補助容量を形成する場合である。
／Ｎｏｒｍａｌｌｙ ｂｌａｃｋ）実施形態３は、上記
の実施形態１、２では補助容量を一つ前の走査信号線の
上に形成しているＣｓ ｏｎ Ｇａｔｅの構造であるの
に対し、走査信号線とは別にコモンラインを形成して、
その上で補助容量を形成する場合である。
【００５４】図７は１画素分のＴＦＴ、ドレイン電極、
データ信号線、および走査信号線を示す平面図、図８は
図７に画素電極を加えて示す平面図である。図９はその
断面図である。実施形態３では走査信号線２０２とは別
に補助容量用のコモンライン３００をドレイン電極２２
２と対向するように形成し、いわゆるＣｓ ｏｎ Ｃｏ
ｍｍｏｎの構造となっている。
データ信号線、および走査信号線を示す平面図、図８は
図７に画素電極を加えて示す平面図である。図９はその
断面図である。実施形態３では走査信号線２０２とは別
に補助容量用のコモンライン３００をドレイン電極２２
２と対向するように形成し、いわゆるＣｓ ｏｎ Ｃｏ
ｍｍｏｎの構造となっている。
【００５５】実施形態３において、くびれ部ｂは、電気
的接続部Ｄと補助容量用のコモンライン３００との間に
配置する。その他の構造は実施形態１に同様である。
的接続部Ｄと補助容量用のコモンライン３００との間に
配置する。その他の構造は実施形態１に同様である。
【００５６】このように、ドレイン電極２２２が形成さ
れているので、検査工程において液晶表示装置に欠陥が
発見されても、以下のような欠陥修正が可能となる。
れているので、検査工程において液晶表示装置に欠陥が
発見されても、以下のような欠陥修正が可能となる。
【００５７】実施形態３の液晶表示装置は、ノーマリー
ブラックモードであるので、表１のノーマリーブラック
の欄に示すように、欠陥場所に応じた修正を行う。
ブラックモードであるので、表１のノーマリーブラック
の欄に示すように、欠陥場所に応じた修正を行う。
【００５８】図７に示すように、ＴＦＴ２４のＡ点でゲ
ート電極２２０とドレイン電極２２２が短絡して、ＴＦ
Ｔ２４が正常動作しなくなった場合、上流側のくびれ部
ａを切断する。これにより、画素電極２３５がドレイン
電極２２２から切り離されて、浮遊状態となって、非点
灯画素となり欠陥を目立たなくすることができる。
ート電極２２０とドレイン電極２２２が短絡して、ＴＦ
Ｔ２４が正常動作しなくなった場合、上流側のくびれ部
ａを切断する。これにより、画素電極２３５がドレイン
電極２２２から切り離されて、浮遊状態となって、非点
灯画素となり欠陥を目立たなくすることができる。
【００５９】電気的接続部Ｄの導電路下流側のＣ点で、
ドレイン電極２２２とコモンライン３００とが短絡して
いる場合は、くびれ部ｂを切断する。
ドレイン電極２２２とコモンライン３００とが短絡して
いる場合は、くびれ部ｂを切断する。
【００６０】また、図８に示すように、Ｂ点で画素電極
２３５と隣の画素電極２３５とが短絡している場合、同
様に両方のドレイン電極２２２のくびれ部ａを切断す
る。
２３５と隣の画素電極２３５とが短絡している場合、同
様に両方のドレイン電極２２２のくびれ部ａを切断す
る。
【００６１】ＴＦＴ２４のＡ点と下流側のＣ点とがとも
に短絡している場合、更にはＡ点とＢ点とＣ点とが全て
短絡している場合には、くびれ部ａとｂの両方を切断す
る。
に短絡している場合、更にはＡ点とＢ点とＣ点とが全て
短絡している場合には、くびれ部ａとｂの両方を切断す
る。
【００６２】このように、検査工程で発見された欠陥
は、くびれ部ａまたはくびれ部ｂをレーザ照射して切断
するによって修正できるので、表示特性にライン欠陥や
輝点等の悪影響を及ぼすものは表示されず、アクティブ
マトリクス型液晶表示装置の量産効率を向上させること
ができた。
は、くびれ部ａまたはくびれ部ｂをレーザ照射して切断
するによって修正できるので、表示特性にライン欠陥や
輝点等の悪影響を及ぼすものは表示されず、アクティブ
マトリクス型液晶表示装置の量産効率を向上させること
ができた。
【００６３】（実施形態４：Ｃｓ ｏｎ Ｃｏｍｍｏｎ
／Ｎｏｒｍａｌｌｙ ｗｈｉｔｅ）実施形態４の液晶表
示装置は、ノーマリーホワイトモードのＣｓ ｏｎ Ｃ
ｏｍｍｏｎであり、表１を用いて修正方法を説明する。
表示がノーマリーホワイトモードである以外は、その構
成は実施形態３に同じであり、図７、図８を用いて説明
する。
／Ｎｏｒｍａｌｌｙ ｗｈｉｔｅ）実施形態４の液晶表
示装置は、ノーマリーホワイトモードのＣｓ ｏｎ Ｃ
ｏｍｍｏｎであり、表１を用いて修正方法を説明する。
表示がノーマリーホワイトモードである以外は、その構
成は実施形態３に同じであり、図７、図８を用いて説明
する。
【００６４】検査工程で発見された欠陥が、図７のＴＦ
Ｔ２４のＡ点でゲート電極２２０とドレイン電極２２２
が短絡した場合には、特公平３−５５９８５号に開示さ
れた修正方法、つまり、非形成部ｅにおいて、ゲート電
極２２０を走査信号線２０２から切り離し、ソース電極
２２１とドレイン電極２２２とを短絡させる方法で修正
を行う。表１の修正方法のことである。これにより、
画素電極２３５は常にデータ信号の平均的な電圧が印加
されるので、周囲に対して欠陥画素電極が目立たなくな
る。
Ｔ２４のＡ点でゲート電極２２０とドレイン電極２２２
が短絡した場合には、特公平３−５５９８５号に開示さ
れた修正方法、つまり、非形成部ｅにおいて、ゲート電
極２２０を走査信号線２０２から切り離し、ソース電極
２２１とドレイン電極２２２とを短絡させる方法で修正
を行う。表１の修正方法のことである。これにより、
画素電極２３５は常にデータ信号の平均的な電圧が印加
されるので、周囲に対して欠陥画素電極が目立たなくな
る。
【００６５】電気的接続部Ｄの導電路下流側のＣ点でド
レイン電極２２２とコモンライン３００とが短絡した場
合は、くびれ部ｂを切断し、かつ、修正方法の修正方
法を行う。これにより、コモンライン３００から画素電
極２３５を切り離すことができ、画素電極は常にデータ
信号の平均的な電圧が印加されるので、周囲に対して欠
陥画素電極が目立たなくなる。
レイン電極２２２とコモンライン３００とが短絡した場
合は、くびれ部ｂを切断し、かつ、修正方法の修正方
法を行う。これにより、コモンライン３００から画素電
極２３５を切り離すことができ、画素電極は常にデータ
信号の平均的な電圧が印加されるので、周囲に対して欠
陥画素電極が目立たなくなる。
【００６６】また、図８に示すように、Ｂ点で画素電極
２３５と隣の画素電極２３５とが短絡している場合は、
片方のドレイン電極２２２のくびれ部ａを切断する。
２３５と隣の画素電極２３５とが短絡している場合は、
片方のドレイン電極２２２のくびれ部ａを切断する。
【００６７】また、ＴＦＴ２４のＡ点と下流側のＣ点と
がともに短絡している場合、くびれ部ｂを切断し、か
つ、修正方法の修正方法を行う。上流側のＢ点と下流
側のＣ点とが共に短絡している場合、Ｃ点が短絡してい
る画素のくびれ部ａ、ｂを切断する。
がともに短絡している場合、くびれ部ｂを切断し、か
つ、修正方法の修正方法を行う。上流側のＢ点と下流
側のＣ点とが共に短絡している場合、Ｃ点が短絡してい
る画素のくびれ部ａ、ｂを切断する。
【００６８】このように修正することにより、表示特性
にライン欠陥や輝点等の悪影響を及ぼすものは表示され
ず、液晶表示装置の量産効率を向上させることができ
る。
にライン欠陥や輝点等の悪影響を及ぼすものは表示され
ず、液晶表示装置の量産効率を向上させることができ
る。
【００６９】（実施形態５：Ｃｓ ｏｎ Ｃｏｍｍｏｎ
／Ｎｏｒｍａｌｌｙ ｗｈｉｔｅ）実施形態５の液晶表
示装置は、ノーマリーホワイトモードのＣｓ ｏｎ Ｃ
ｏｍｍｏｎであり、図１０、図１１、表１を用いて修正
方法を説明する。
／Ｎｏｒｍａｌｌｙ ｗｈｉｔｅ）実施形態５の液晶表
示装置は、ノーマリーホワイトモードのＣｓ ｏｎ Ｃ
ｏｍｍｏｎであり、図１０、図１１、表１を用いて修正
方法を説明する。
【００７０】実施形態５では開口率を向上させるため
に、ＴＦＴ２４を走査信号線２０２上に形成（ＴＦＴ
ｏｎ Ｇａｔｅ構造）しており、コモンライン３００か
らコモン枝３０１が分岐しており、データ信号線２０１
からデータ枝２０１１が分岐している。コモン枝３０１
に対しデータ枝２０１１およびドレイン電極２２２はゲ
ート絶縁膜２４０を挟んで重なっている。上記構造と表
示がノーマリーホワイトモードであることと以外は、そ
の構成は実施形態３に同じである。
に、ＴＦＴ２４を走査信号線２０２上に形成（ＴＦＴ
ｏｎ Ｇａｔｅ構造）しており、コモンライン３００か
らコモン枝３０１が分岐しており、データ信号線２０１
からデータ枝２０１１が分岐している。コモン枝３０１
に対しデータ枝２０１１およびドレイン電極２２２はゲ
ート絶縁膜２４０を挟んで重なっている。上記構造と表
示がノーマリーホワイトモードであることと以外は、そ
の構成は実施形態３に同じである。
【００７１】上記コモン枝３０１のコモンライン３００
側の上方の画素電極２３５は、非形成部ｆを持つように
形成されている。またその直下の層間絶縁膜２３４は非
形成部ｆとほぼ同面積の非形成部ｇを持つように形成さ
れている。非形成部ｇは、非形成部ａ、ｂと同様に層間
絶縁膜２３４が形成されていても良いが、形成されない
方が望ましい。
側の上方の画素電極２３５は、非形成部ｆを持つように
形成されている。またその直下の層間絶縁膜２３４は非
形成部ｆとほぼ同面積の非形成部ｇを持つように形成さ
れている。非形成部ｇは、非形成部ａ、ｂと同様に層間
絶縁膜２３４が形成されていても良いが、形成されない
方が望ましい。
【００７２】上記構造はくびれ部ａ、ｂを切り離しても
修正に使えるように、電気的接続部Ｄに最も近く設ける
ほうがよい。
修正に使えるように、電気的接続部Ｄに最も近く設ける
ほうがよい。
【００７３】このように、液晶表示装置が形成されてい
るので、検査工程において欠陥が発見されても、以下の
ような欠陥修正が可能となる。
るので、検査工程において欠陥が発見されても、以下の
ような欠陥修正が可能となる。
【００７４】検査工程で発見された欠陥が、図１０のＴ
ＦＴ２４のＡ点でゲート電極２２０とドレイン電極２２
２が短絡した場合には、特公平３−５５９８５号に開示
された修正方法、つまりコモン枝３０１の非形成部ｆ、
ｇの直下部において、コモン枝３０１をコモンライン３
００から切り離し、データ信号線２０１と分離されたコ
モン枝３０１とを短絡させ、さらに、ドレイン電極２２
２と分離されたコモン枝３０１とを短絡させる方法で修
正を行う。表１の修正方法のことである。これによ
り、画素電極２３５は常にデータ信号の平均的な電圧が
印加されるので、周囲に対して欠陥画素電極が目立たな
くなる。
ＦＴ２４のＡ点でゲート電極２２０とドレイン電極２２
２が短絡した場合には、特公平３−５５９８５号に開示
された修正方法、つまりコモン枝３０１の非形成部ｆ、
ｇの直下部において、コモン枝３０１をコモンライン３
００から切り離し、データ信号線２０１と分離されたコ
モン枝３０１とを短絡させ、さらに、ドレイン電極２２
２と分離されたコモン枝３０１とを短絡させる方法で修
正を行う。表１の修正方法のことである。これによ
り、画素電極２３５は常にデータ信号の平均的な電圧が
印加されるので、周囲に対して欠陥画素電極が目立たな
くなる。
【００７５】このように、検査工程で発見された欠陥
は、コモン枝３０１を用いて修正することができ、液晶
表示装置の量産効率を向上させることができる。
は、コモン枝３０１を用いて修正することができ、液晶
表示装置の量産効率を向上させることができる。
【００７６】
【発明の効果】修正箇所の上部に画素電極が存在しない
ため、レーザ照射で修正箇所を切断した場合でも、画素
電極が変形しない。そのため、画素電極が対向電極や修
正箇所の切断面などと接触するような二次不良を併発し
ない。また、層間絶縁膜の破片に導電性の画素電極が付
着しないため、対向電極とその他の電極との導通による
不良をひき起こさない。
ため、レーザ照射で修正箇所を切断した場合でも、画素
電極が変形しない。そのため、画素電極が対向電極や修
正箇所の切断面などと接触するような二次不良を併発し
ない。また、層間絶縁膜の破片に導電性の画素電極が付
着しないため、対向電極とその他の電極との導通による
不良をひき起こさない。
【００７７】画素電極がないので、低いレーザパワーで
切断を行うことができ、周辺部の構造が破壊されたり、
配向膜が乱れて液晶の配向乱れによる表示不良が生じた
りする可能性が低くなる。
切断を行うことができ、周辺部の構造が破壊されたり、
配向膜が乱れて液晶の配向乱れによる表示不良が生じた
りする可能性が低くなる。
【００７８】さらに、修正箇所の上部に画素電極と層間
絶縁膜が存在しない場合でも、層間絶縁膜破片に切断さ
れた金属が付着したものが発生しない。そのため、切断
箇所の再リークが発生しにくい。さらに、層間絶縁膜が
存在しないので、より低いレーザパワーで切断すること
ができる。
絶縁膜が存在しない場合でも、層間絶縁膜破片に切断さ
れた金属が付着したものが発生しない。そのため、切断
箇所の再リークが発生しにくい。さらに、層間絶縁膜が
存在しないので、より低いレーザパワーで切断すること
ができる。
【図面の簡単な説明】
【図１】実施形態１の液晶表示装置を示す断面図であ
る。
る。
【図２】図１の液晶表示装置に備わったＴＦＴ２４を拡
大して示す断面図である。
大して示す断面図である。
【図３】図１の液晶表示装置に備わった１画素分のＴＦ
Ｔ２４、ドレイン電極２２２、データ信号線２０１、走
査信号線２０２を示す平面図である。
Ｔ２４、ドレイン電極２２２、データ信号線２０１、走
査信号線２０２を示す平面図である。
【図４】図３に、画素電極２３５を加えて示す平面図で
ある。
ある。
【図５】層間絶縁膜の厚みと液晶層の厚みが近い場合の
問題点を示す図である。
問題点を示す図である。
【図６】実施形態１において、くびれ部ａ、ｂ上に層間
絶縁膜を形成しない場合の液晶表示装置を示す断面図で
ある。
絶縁膜を形成しない場合の液晶表示装置を示す断面図で
ある。
【図７】実施形態３の液晶表示装置に備わった１画素分
のＴＦＴ２４、ドレイン電極２２２、データ信号線２０
１、走査信号線２０２を示す平面図である。
のＴＦＴ２４、ドレイン電極２２２、データ信号線２０
１、走査信号線２０２を示す平面図である。
【図８】図７に、画素電極２３５を加えて示す平面図で
ある。
ある。
【図９】実施形態３の液晶表示装置を示す断面図であ
る。
る。
【図１０】実施形態５の液晶表示装置に備わった１画素
分のＴＦＴ２４、ドレイン電極２２２、データ信号線２
０１、走査信号線２０２を示す平面図である。
分のＴＦＴ２４、ドレイン電極２２２、データ信号線２
０１、走査信号線２０２を示す平面図である。
【図１１】図１０に、画素電極２３５を加えて示す平面
図である。
図である。
【図１２】（ａ）は従来の液晶表示装置を示す平面図、
（ｂ）はその一部を示す断面図である。
（ｂ）はその一部を示す断面図である。
【図１３】（ａ）は従来の液晶表示装置を示す平面図で
あり、（ｂ）はそのトランジスタ部分を示す断面図であ
る。
あり、（ｂ）はそのトランジスタ部分を示す断面図であ
る。
【図１４】画素電極がある場合、裏面よりレーザ照射に
よって修正する状態を表す概念図である。
よって修正する状態を表す概念図である。
【図１５】Ａｌの画素電極の場合、裏面よりレーザ照射
によって修正する状態を表す概念図である。
によって修正する状態を表す概念図である。
２４ ＴＦＴ ２０１ データ信号線 ２０２ 走査信号線 ２２０ ゲート電極 ２２１ ソース電極 ２２２ ドレイン電極 ２２３ 半導体層 ２２４ コンタクト層 ２２６ コンタクトホール ２３０ ２５０ 基板 ２３４ 層間絶縁膜 ２３５ 画素電極 ２３６ アクティブマトリクス基板 ２３７ 対向基板 ２４０ ゲート絶縁膜 ２５１ 透明電極 ２５２ ２５３ 配向膜 ２５４ 液晶層 ３００ コモンライン ３０１ コモン枝 ２０１１ データ枝 ａ ｂ くびれ部 ｃ ｄ ｅ ｆ ｇ 非形成部
Claims (6)
- 【請求項１】 液晶層を挟んで対向配設された一対の基
板の一方の基板上に、データ信号を供給するデータ信号
線と、タイミング信号を供給する走査信号線とが交差す
る状態で配線され、かつ、該走査信号線から分岐したゲ
ート電極の上に両信号線と電気的に接続して薄膜トラン
ジスタが設けられ、これら両信号線および薄膜トランジ
スタの一部を覆って設けられた層間絶縁膜の上に画素電
極が設けられているとともに、該画素電極が該層間絶縁
膜に設けたコンタクトホールを介して該薄膜トランジス
タのドレイン電極と電気的に接続され、該画素電極の上
に配向膜が設けられている液晶表示装置において、 該ドレイン電極の少なくとも一部の上方には、該層間絶
縁膜、該配向膜、該液晶層が形成されていることを特徴
とする液晶表示装置。 - 【請求項２】 該ドレイン電極の少なくとも一部の上方
には、該配向膜、該液晶層が形成されていることを特徴
とする請求項１記載の液晶表示装置。 - 【請求項３】 液晶層を挟んで対向配設された一対の基
板の一方の基板上に、データ信号を供給するデータ信号
線と、タイミング信号を供給する走査信号線とが交差す
る状態で配線され、かつ、該走査信号線から分岐したゲ
ート電極の上に両信号線と電気的に接続して薄膜トラン
ジスタが設けられ、これら両信号線および薄膜トランジ
スタの一部を覆って設けられた層間絶縁膜の上に画素電
極が設けられているとともに、該画素電極が該層間絶縁
膜に設けたコンタクトホールを介して該薄膜トランジス
タのドレイン電極と電気的に接続され、該画素電極の上
に配向膜が設けられている液晶表示装置において、 該ゲート電極の一部の上方には、該層間絶縁膜、該配向
膜、該液晶層が形成されていることを特徴とする液晶表
示装置。 - 【請求項４】 該ゲート電極の一部の上方には、該配向
膜、該液晶層が形成されていることを特徴とする請求項
３記載の液晶表示装置。 - 【請求項５】 液晶層を挟んで対向配設された一対の基
板の一方の基板上に、データ信号を供給するデータ信号
線と、タイミング信号を供給する走査信号線と、補助容
量を形成する補助容量配線とが交差する状態で配線さ
れ、かつ、該走査信号線から分岐したゲート電極の上に
両信号線と電気的に接続して薄膜トランジスタが設けら
れ、これら両信号線および薄膜トランジスタの一部を覆
って設けられた層間絶縁膜の上に画素電極が設けられて
いるとともに、該画素電極が該層間絶縁膜に設けたコン
タクトホールを介して該薄膜トランジスタのドレイン電
極と電気的に接続され、該画素電極の上に配向膜が設け
られている液晶表示装置において、該補助容量配線から
分岐した分岐部の一部の上方には、該層間絶縁膜、該配
向膜、該液晶層が形成されていることを特徴とする液晶
表示装置。 - 【請求項６】 該補助容量配線から分岐した分岐部の一
部の上方には、該配向膜、該液晶層が形成されているこ
とを特徴とする請求項５記載の液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25057798A JP3525058B2 (ja) | 1998-09-04 | 1998-09-04 | 液晶表示装置 |
| US09/388,605 US6822701B1 (en) | 1998-09-04 | 1999-09-02 | Liquid crystal display apparatus |
| KR1019990037520A KR100366522B1 (ko) | 1998-09-04 | 1999-09-04 | 액정 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25057798A JP3525058B2 (ja) | 1998-09-04 | 1998-09-04 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000081639A true JP2000081639A (ja) | 2000-03-21 |
| JP3525058B2 JP3525058B2 (ja) | 2004-05-10 |
Family
ID=17209968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25057798A Expired - Fee Related JP3525058B2 (ja) | 1998-09-04 | 1998-09-04 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525058B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267581A (ja) * | 2000-03-22 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法 |
| JP2006235612A (ja) * | 2005-01-31 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| US7242442B2 (en) | 2003-09-11 | 2007-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and method for producing the same |
| JP2010281972A (ja) * | 2009-06-03 | 2010-12-16 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| US8629440B2 (en) | 2005-01-31 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with defective pixels correction structure |
-
1998
- 1998-09-04 JP JP25057798A patent/JP3525058B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267581A (ja) * | 2000-03-22 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法 |
| US7242442B2 (en) | 2003-09-11 | 2007-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and method for producing the same |
| JP2006235612A (ja) * | 2005-01-31 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| US8629440B2 (en) | 2005-01-31 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with defective pixels correction structure |
| US9257453B2 (en) | 2005-01-31 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device including first to sixth transistors and light-emitting element |
| US9613988B2 (en) | 2005-01-31 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device having narrower wiring regions |
| US10573705B2 (en) | 2005-01-31 | 2020-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device with defective pixel correction |
| US10700156B2 (en) | 2005-01-31 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11362165B2 (en) | 2005-01-31 | 2022-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11910676B2 (en) | 2005-01-31 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2010281972A (ja) * | 2009-06-03 | 2010-12-16 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3525058B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399256B1 (ko) | 박막 트랜지스터 어레이 및 그 제조방법 | |
| US5734450A (en) | Active-matrix substrate and a defect correcting method thereof | |
| JPH10232408A (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
| US6429908B1 (en) | Method for manufacturing a gate of thin film transistor in a liquid crystal display device | |
| KR100405236B1 (ko) | 매트릭스 어레이기판 | |
| US6822701B1 (en) | Liquid crystal display apparatus | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH09113930A (ja) | アクティブマトリクス型液晶表示装置およびその断線修正方法 | |
| JP2007010824A (ja) | 液晶ディスプレイパネル及びその画素欠陥修正方法 | |
| JPH09325363A (ja) | 液晶表示装置の修復方法 | |
| JP3525058B2 (ja) | 液晶表示装置 | |
| JPH0713197A (ja) | マトリックス型配線基板およびそれを用いた液晶表示装置 | |
| JPH10319438A (ja) | アクティブマトリクス基板、その製造方法およびその欠陥修正方法 | |
| US20110205249A1 (en) | Display and method for fabricating the same | |
| JPH11119253A (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| KR100488942B1 (ko) | 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치 | |
| JP2007241183A (ja) | 表示装置および表示装置の修復方法 | |
| JP2962932B2 (ja) | 液晶表示装置の修正方法 | |
| JPH10161156A (ja) | 表示用半導体装置 | |
| JPH03171034A (ja) | 液晶表示装置及びその製造方法 | |
| JP3462792B2 (ja) | 液晶表示装置 | |
| JP2001343667A (ja) | 表示装置およびその欠陥修正方法 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JP5080402B2 (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031218 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |