KR100488942B1 - 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치 - Google Patents

차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치 Download PDF

Info

Publication number
KR100488942B1
KR100488942B1 KR10-2001-0026920A KR20010026920A KR100488942B1 KR 100488942 B1 KR100488942 B1 KR 100488942B1 KR 20010026920 A KR20010026920 A KR 20010026920A KR 100488942 B1 KR100488942 B1 KR 100488942B1
Authority
KR
South Korea
Prior art keywords
bus line
dummy pattern
data bus
gate bus
disposed
Prior art date
Application number
KR10-2001-0026920A
Other languages
English (en)
Other versions
KR20020088093A (ko
Inventor
박지혁
이승희
고재완
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR10-2001-0026920A priority Critical patent/KR100488942B1/ko
Publication of KR20020088093A publication Critical patent/KR20020088093A/ko
Application granted granted Critical
Publication of KR100488942B1 publication Critical patent/KR100488942B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 차광 및 리페어 겸용 더미 패턴이 구비된 박막트랜지스터 액정표시장치를 개시하며, 개시된 본 발명의 박막트랜지스터 액정표시장치는, 투명성 절연기판과, 상기 기판 상에 교차 배열된 수 개의 게이트 버스 라인과 데이터 버스 라인과, 상기 게이트 버스 라인과 데이터 버스 라인의 교차부에 배치된 박막트랜지스터와, 상기 게이트 버스 라인과 데이터 버스 라인에 의해 한정된 화소 영역에 배치되는 화소전극과, 상기 각 화소 영역에 배치되며 상기 데이터 버스 라인과 오버랩되는 돌출부를 적어도 2개 이상 구비한 "コ"자 형상의 제1더미 패턴과 상기 게이트 버스 라인과 오버랩되게 배치되어 열방향으로 인접한 화소 영역들에서의 제1더미 패턴들간을 상호 연결하는 "I"자 형상의 제2더미 패턴으로 구성되는 차광 및 리페어 겸용 더미패턴을 포함하는 것을 특징으로 한다.

Description

차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터 액정표시장치{TFT-LCD WITH DUMMY PATTERN SERVING BOTH AS LIGHT SHIELDING AND REPAIR}
본 발명은 박막 트랜지스터 액정표시장치에 관한 것으로, 보다 상세하게는, 차광 기능과 리페어 라인 기능을 겸하는 더미 패턴이 구비된 박막 트랜지스터 액정표시장치에 관한 것이다.
액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 각 화소마다 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT-LCD는 CRT에 필적할만한 화면의 고화질화, 대형화 및 컬러화 등을 실현하였으며, 이에 따라, 최근에 들어서는 노트북 PC 및 모니터 시장에서 크게 각광 받고 있다.
이러한 TFT-LCD는 개략적으로 TFT 및 화소전극이 구비된 어레이 기판과 컬러필터 및 상대전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착된 구조를 이루고 있다.
도 1은 전형적인 TFT-LCD의 화소 구조를 도시한 평면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 유리기판(1) 상에 수 개의 게이트 버스 라인(2)과 데이터 라인(4)이 교차 배열되고, 이들에 의해 한정된 화소 영역 내에는 ITO와 같은 투명 금속막으로 이루어진 화소전극(6)이 배치된다. 여기서, 상기 게이트 버스 라인(2)과 데이터 버스 라인(4)은 게이트 절연막(도시안됨)의 개재를 통해 그들간의 전기적 절연을 이룬다. 보조 용량을 형성하기 위한 공통 버스 라인(3)이 게이트 버스 라인(2)과 동일 평면 상에서 상기 게이트 버스 라인(2)과 평행하면서 화소의 중심을 지나도록 배치된다.
스위칭 소자인 TFT(10)가 게이트 버스 라인(2)과 데이터 버스 라인(4)의 교차부에 배치된다. 상기 TFT(10)는 게이트 버스 라인(2)으로부터 화소 영역의 내측으로 인출된 게이트 전극(2a)과, 상기 게이트 전극(2a) 상에 배치되는 채널층(도시안됨)과, 상기 데이터 버스 라인(4)으로부터 인출되어 상기 채널층의 일측 상부면과 오버랩되게 배치된 드레인 전극(4b)과, 상기 채널층의 타측 상부면과 오버랩되게 배치되면서 상기 화소전극(6)과 콘택된 소오스 전극(4a)을 포함한다. 도시되지는 않았으나, 채널층과 소오스(4a) 및 드레인 전극(4b) 사이에는 오믹 콘택층이 개재된다.
그러나, 상기와 같은 화소 구조를 갖는 종래의 TFT-LCD는, 도 2에 도시된 바와 같이, 게이트 버스 라인(2)과 화소 전극(6) 사이 및 데이터 버스 라인(4)과 화소 전극(6) 사이에서의 전계(E)로 인해, 원치 않는 액정(LC)의 배열이 발생되며, 이에 따라, 원치 않은 액정(LC)의 배열이 발생된 영역에서 빛샘이 야기됨으로써, 화면 품위가 저하되는 문제점이 있다. 도 2에서 도트 해칭된 부분은 빛샘 발생 영역을 나타낸다.
또한, 종래에는 컬러필터 기판에 형성되는 블랙 매트릭스 폭의 증가를 통해, 즉, 블랙 매트릭스를 게이트 버스 라인과 화소 전극 사이 영역 및 데이터 버스 라인과 화소 전극 사이 영역을 가리도록 형성함으로써, 상기한 빛샘에 기인하는 TFT-LCD의 화면 품위 저하를 방지하고 있지만, 이러한 구조에서는 증가된 블랙 매트릭스의 폭만큼에 해당하는 개구율이 감소가 초래되는 문제점이 있고, 특히, 블랙 매트릭스는 어레이 기판과 컬러필터 기판간의 합착 마진 및 사용자의 시야각을 고려해서 형성해야 하므로, 그 폭이 더욱 증가될 것으로 예상되어, 개구율의 저하는 더욱 심화될 수 있다.
한편, 상기와 같은 구조의 어레이 기판을 제조함에 있어서, 데이터 버스 라인은 표면 단차에 기인하는 결함과 화소 전극을 형성하기 위한 ITO 금속막의 식각 공정에 의한 결함 등으로 인해, 오픈 불량(open defect)이 발생될 수 있다. 특히, 화소 결함은 수 개가 발생되더라도 불량 처리되지 않지만, 데이터 버스 라인의 오픈 불량은 한 개가 발생되는 경우에도 제품 전체가 불량으로 처리되기 때문에, TFT-LCD의 제조수율 저하를 방지하기 위해서는 상기 데이터 버스 라인의 오픈 불량을 반드시 방지, 또는, 리페어(repair) 해야 한다.
상기 데이터 버스 라인을 리페어하기 위해, 종래에는 표시 영역의 외측, 즉, 비표시 영역에 리던던시 라인(Redundancy line)을 구비시키고 있으며, 오픈된 데이터 버스 라인의 커팅(cutting) 및 리던던시 라인과 오픈된 데이터 버스 라인간의 웰딩(wellding)을 통해 리페어를 수행하고 있다.
그런데, 상기한 종래의 리페어는 리던던시 라인 하나에 리페어 할 수 있는 데이터 버스 라인이 하나 뿐이므로, 그 낭비가 심하다는 문제점이 있고, 또한, 리던던시 라인이 최대 2개까지만 구비될 수 있는 것으로 인해 많은 데이터 버스 라인의 오픈 불량에 대해서 모두 리페어할 수 없다는 문제점이 있다.
게다가, 신호 전달 길이가 길어질 경우에는 신호 지연이 발생될 수 있기 때문에, 데이터 버스 라인의 리페어는 상기 데이터 버스 라인의 양 끝단으로부터 일정 부분까지만 리페어가 가능하다는 문제점이 있다. 특히, 대화면 TFT-LCD에서는 데이터 버스 라인의 오픈 불량 발생 가능성이 더욱 높아질 것으로 예상됨은 물론, 신호 전달 길이도 증가될 것으로 예상되므로, 종래의 리페어 방법은 그 이용에 한계가 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 원치 않은 영역에서의 빛샘 발생에 기인하는 화면 품위의 저하를 방지할 수 있는 차광 및 리페어 겸용 더미 패턴이 구비된 TFT-LCD를 제공함에 그 목적이 있다.
또한, 본 발명은 모든 데이터 버스 라인들의 오픈을 리페어할 수 있는 차광 및 리페어 겸용 더미 패턴이 구비된 TFT-LCD를 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 TFT-LCD는, 투명성 절연기판; 상기 기판 상에 교차 배열된 수 개의 게이트 버스 라인과 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인의 교차부에 배치된 TFT; 상기 게이트 버스 라인과 데이터 버스 라인에 의해 한정된 화소 영역에 배치되는 화소전극; 및 상기 각 화소 영역에 배치되며, 상기 데이터 버스 라인과 오버랩되는 돌출부를 적어도 2개 이상 구비한 "コ"자 형상의 제1더미 패턴과 상기 게이트 버스 라인과 오버랩되게 배치되어 열방향으로 인접한 화소 영역들에서의 제1더미 패턴들간을 상호 연결하는 "I"자 형상의 제2더미 패턴으로 구성되는 차광 및 리페어 겸용 더미패턴을 포함하는 것을 특징으로 한다.
여기서, 상기 제1더미 패턴은 게이트 버스 라인과 함께 형성되며, 상기 제2더미 패턴은 데이터 버스 라인과 함께 형성된다.
또한, 본 발명의 다른 실시예에 따른 TFT-LCD는, 투명성 절연기판; 상기 기판 상에 교차 배열된 수 개의 게이트 버스 라인과 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인의 교차부에 배치된 TFT; 상기 게이트 버스 라인과 데이터 버스 라인에 의해 한정된 화소 영역에 배치된 화소전극; 및 상기 각 화소 영역 내에 배치되며, 상기 데이터 버스 라인과 인접하여 그와 평행하게 배치되며 상기 데이터 버스 라인과 오버랩되는 돌출부를 적어도 2개 이상 구비한 제1더미 패턴과, 상기 게이트 버스 라인과 인접하여 그와 평행하게 배치되면서 상기 제1더미 패턴과 연결되는 제2더미 패턴과, 상기 게이트 버스 라인과 오버랩되게 배치되어 열방향으로 인접한 화소 영역들에서의 제2더미 패턴들간을 상호 연결하는 제3더미 패턴으로 구성되는 차광 및 리페어 겸용 더미 패턴을 포함하는 것을 특징으로 한다.
여기서, 상기 제1더미 패턴은 게이트 버스 라인과 함께 형성되며, 상기 제2 및 제3더미 패턴은 일체형으로서 개략적으로 "ㄷ"자 형상을 갖으며, 데이터 버스 라인과 함께 형성된다.
본 발명에 따르면, 모드 화소에 차광 및 리페어를 겸할 수 있는 더미 패턴을 구비시키기 때문에, 원치 않는 영역에서의 빛샘이 발생되는 것을 방지할 수 있으며, 아울러, 모든 데이터 버스 라인의 오픈을 리페어할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 차광 및 리페어 검용 더미 패턴이 구비된 TFT-LCD의 화소 구조를 도시한 평면도이다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 나타낸다.
투명성 절연기판, 예컨데, 유리기판(1) 상에 수 개의 게이트 버스 라인(2)과 데이터 라인(4)이 교차 배열된다. 이 때, 상기 게이트 버스 라인(2)과 데이터 버스 라인(4) 사이에는 게이트 절연막(도시안됨)이 개재되며, 이러한 게이트 절연막에 의해 상기 게이트 버스 라인(2)과 데이터 버스 라인(4)은 버전기적으로 절연을 이룬다.
화소전극(도시안됨)과 게이트 버스 라인(2) 사이 및 화소전극과 데이터 버스 라인(4) 사이에서의 전계에 의해 야기되는 빛샘을 방지하면서, 상기 데이터 버스 라인(4)의 오픈을 리페어할 수 있는 차광 및 리페어 겸용 더미 패턴(20)이 각 화소에 구비된다.
여기서, 상기 차광 및 리페어 겸용 더미 패턴(20)은 각 화소의 가장자리 영역에 배치되는 "コ"자 형상의 제1더미 패턴(11)과, 게이트 버스 라인(2)과 오버랩되게 배치되어 열방향으로 인접한 화소 영역들 각각에 배치된 제1더미 패턴들(11)간을 연결하기 위한 "I"자 형상의 제2더미 패턴(12)으로 구성된다. 아울러, 상기 데이터 버스 라인(4)과 평행하게 배치된 제1더미 패턴 부분에는 상기 데이터 버스 라인(4)과 오버랩되도록 배치되는 적어도 2개 이상, 바람직하게, 2개의 돌출부가 구비된다. 이때, 상기 "コ"자 형상의 제1더미 패턴(11)은 바람직하게 게이트 버스 라인(2)과 함께 형성되며, 상기 "I"자 형상의 제2더미 패턴(12)은 바람직하게 데이터 버스 라인(4)과 함께 형성된다.
한편, 도시되지는 않았으나, 스위칭 소자인 TFT가 상기 게이트 버스 라인(2)과 데이터 버스 라인(4)의 교차부에 배치되며, ITO 금속막으로 이루어진 화소전극이 상기 게이트 버스 라인(2)과 데이터 버스 라인(4)에 의해 한정된 화소 영역 내에 배치된다.
또한, 본 발명의 화소 구조에 있어서, 보조용량의 형성은 공통 버스 라인이 화소의 중앙을 지나도록 설계되는 방식, 즉, 스토리지 온 커먼(storage on common) 방식 대신에 스토리지 온 게이트(storage on gate) 방식으로 설계됨이 바람직하다.
상기와 같은 화소 구조를 갖는 본 발명의 실시예에 따른 TFT-LCD는 다음과 같은 잇점을 갖는다.
첫째, 더미 패턴(20), 보다 정확하게는 제1더미 패턴(11)이 게이트 버스 라인(2) 및 데이터 버스 라인(4)과 화소전극 사이 영역에 배치되는 것으로 인해, 상기 게이트 버스 라인(2) 및 데이터 버스 라인(4)과 화소전극 사이 영역에서의 원치 않은 액정의 배열에 기인하는 빛샘의 발생은 방지할 수 있게 된다.
둘째, 각 화소마다 "コ"자 형상의 제1더미 패턴(11)이 구비되고, 열방향으로 인접하여 배치된 이러한 제1더미 패턴들(11)이 "I"자 형상의 제2더미 패턴(12)에 의해 전기적으로 연결될 수 있기 때문에 모든 데이터 버스 라인(4)의 오픈을 리페어할 수 있다. 즉, 상기 제1더미 패턴(11)에는 데이터 버스 라인(4)과 오버랩되는 돌출부를 갖고 있고, 그리고, 열방향으로 배치되는 제1더미 패턴들(11)이 제2더미 패턴(12)에 의해 전기적으로 연결될 수 있으므로, 예를들어, 오픈된 데이터 버스 라인 부분을 완전히 커팅(cutting)한 후, 오버랩된 데이터 버스 라인 부분과 제1더미 패턴(11)의 돌출부간을 레이저를 이용하여 웰딩(welldig)시킴과 동시에, 상기 제1더미 패턴(11)과 제2더미 패턴(12)을 웰딩시키게 되면, 상기 제1더미 패턴(11) 및 제2더미 패턴(12)을 통해 데이터 신호 전달이 이루어지도록 할 수 있으며, 그래서, 모든 데이터 버스 라인(4) 및 모든 데이터 버스 라인 부분에 대한 리페어를 행할 수 있게 된다.
도 4는 데이터 버스 라인에 오픈이 발생되어 더미 패턴을 이용한 리페어를 수행한 경우에서의 신호 전달 경로를 보여주는 도면이다. 여기서, 점선은 데이터 신호의 신호 전달 경로를 나타낸다.
도시된 바와 같이, A부분에서 데이터 버스 라인(4)의 오픈이 발생된 경우, 상기 A부분을 커팅한 후, 레이저를 이용하여 B 및 C부분에서의 제1더미 패턴(11)의 돌출부와 데이터 버스 라인(4)간을 웰딩시키고, 아울러, D 및 E부분에서 제2더미 패턴(12)과 제1더미 패턴(11)간을 웰딩시키면, 데이터 버스 라인(4)에 실려진 데이터 신호는 B부분에서 제1더미 패턴(11)으로 흐르게 되고, 계속해서, 제2더미 패턴(12)을 통해 하부열 화소의 제1더미 패턴(11)을 따라 흐르다가, C부분에서 다시 데이터 버스 라인(4)을 따라 흐르게 된다.
그러므로, 본 발명의 TFT-LCD는 빛샘에 의한 화면 품위의 저하를 방지할 수 있게 되며, 아울러, 데이터 버스 라인의 오픈 불량에 의한 제조수율의 저하도 방지할 수 있게 된다.
도 5는 본 발명의 다른 실시예에 따른 차광 및 리페어 겸용 더미 패턴이 구비된 TFT-LCD의 화소 구조를 도시한 평면도이다.
이 실시예에 있어서, 더미 패턴(30)의 전체적인 형상은 이전 실시예와 동일하지만, 상기 더미 패턴(20)의 각 부분의 형성면이 이전 실시예와 상이하다.
즉, 본 발명의 다른 실시예에 따른 더미 패턴(30)은 데이터 버스 라인(4)과 평행하게 배치되면서 상기 데이터 버스 라인(4)과 오버랩되게 배치되는 적어도 2개 이상, 바람직하게는 2개의 돌출부를 갖는 제1더미 패턴(21)과, 끝단이 상기 제1더미 패턴(21)과 콘택되며, 게이트 버스 라인(2)과 인접하여 그와 평행하게 배치되는 제2더미 패턴(22), 및 상기 게이트 버스 라인(2)의 양측에 배치되는 이웃하는 화소들에서의 제2더미 패턴들(22)간을 연결하는 제3더미 패턴(23)으로 구성된다. 여기서, 상기 제1더미 패턴(21)은 게이트 버스 라인(2)과 함께 형성되며, 상기 제2 및 제3더미 패턴(22, 23)은 일체형으로서 개략적으로 "ㄷ"자 형상을 갖으며, 데이터 버스 라인(4)과 함께 형성된다.
이 실시예에 따른 TFT-LCD에서 있어서도, 이전 실시예와 마찬가지로 더미 패턴(30)으로 인해 빛샘에 의한 화면 품위 저하가 방지되며, 아울러, 모든 데이터 버스 라인의 오픈을 리페어 할 수 있어, 제조수율의 저하도 방지된다.
이상에서와 같이, 본 발명은 화소의 가장자리 영역에 차광 기능을 행할 수 있는 더미 패턴을 배치시키고, 아울러, 열방향으로 인접한 화소들에 배치된 더미 패턴들간을 전기적으로 연결시켜, 상기 더미 패턴이 리페어 라인으로 이용되도록 함으로써, 원치 않는 영역에서의 빛샘을 방지할 수 있어 TFT-LCD의 화면 품위를 향상시킬 수 있고, 아울러, 모드 데이터 버스 라인의 오픈을 리페어할 수 있어 제조수율을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
도 1은 종래 기술에 따른 박막 트랜지스터 액정표시장치의 화소 구조를 도시한 평면도.
도 2는 종래 박막 트랜지스터 액정표시장치의 문제점을 설명하기 위한 도면.
도 3는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 구조를 도시한 평면도.
도 4는 본 발명에 따른 화소 구조에서 데이터 버스 라인에 오픈이 발생되어 더미 패턴을 이용한 리페어를 수행한 경우에서의 신호 전달 경로를 보여주는 도면.
도 5는 본 발명의 다른 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 구조를 도시한 평면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 유리기판 2 : 게이트 버스 라인
4 : 데이터 버스 라인 11,21 : 제1더미 패턴
12,22 : 제2더미 패턴 23 : 제3더미 패턴
20,30 : 더미 패턴

Claims (10)

  1. 투명성 절연기판;
    상기 기판 상에 교차 배열된 수 개의 게이트 버스 라인과 데이터 버스 라인;
    상기 게이트 버스 라인과 데이터 버스 라인의 교차부에 배치된 박막트랜지스터;
    상기 게이트 버스 라인과 데이터 버스 라인에 의해 한정된 화소 영역에 배치되는 화소전극; 및
    상기 각 화소 영역에 배치되며, 상기 데이터 버스 라인과 오버랩되는 돌출부를 적어도 2개 이상 구비한 "コ"자 형상의 제1더미 패턴과 상기 게이트 버스 라인과 오버랩되게 배치되어 열방향으로 인접한 화소 영역들에서의 제1더미 패턴들간을 상호 연결하는 "I"자 형상의 제2더미 패턴으로 구성되는 차광 및 리페어 겸용 더미패턴을 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 제1더미 패턴은 상기 게이트 버스 라인과 함께 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
  4. 제 1 항에 있어서, 상기 제2더미 패턴은 상기 데이터 버스 라인과 함께 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
  5. 삭제
  6. 투명성 절연기판;
    상기 기판 상에 교차 배열된 수 개의 게이트 버스 라인과 데이터 버스 라인;
    상기 게이트 버스 라인과 데이터 버스 라인의 교차부에 배치된 박막트랜지스터;
    상기 게이트 버스 라인과 데이터 버스 라인에 의해 한정된 화소 영역에 배치된 화소전극; 및
    상기 각 화소 영역 내에 배치되며, 상기 데이터 버스 라인과 인접하여 그와 평행하게 배치되며 상기 데이터 버스 라인과 오버랩되는 돌출부를 적어도 2개 이상 구비한 제1더미 패턴과, 상기 게이트 버스 라인과 인접하여 그와 평행하게 배치되면서 상기 제1더미 패턴과 연결되는 제2더미 패턴과, 상기 게이트 버스 라인과 오버랩되게 배치되어 열방향으로 인접한 화소 영역들에서의 제2더미 패턴들간을 상호 연결하는 제3더미 패턴으로 구성되는 차광 및 리페어 겸용 더미 패턴을 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  7. 제 6 항에 있어서, 상기 제1더미 패턴은 상기 게이트 버스 라인과 함께 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
  8. 제 6 항에 있어서, 상기 제2 및 제3더미 패턴은 일체형으로서 "ㄷ"자 형상을 갖는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
  9. 제 6 항에 있어서, 상기 제2 및 제3더미 패턴은 상기 데이터 버스 라인과 함께 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
  10. 제 6 항에 있어서, 상기 제1더미 패턴은 그의 끝단이 제2더미 패턴의 끝단과 전기적으로 연결된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
KR10-2001-0026920A 2001-05-17 2001-05-17 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치 KR100488942B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026920A KR100488942B1 (ko) 2001-05-17 2001-05-17 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026920A KR100488942B1 (ko) 2001-05-17 2001-05-17 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치

Publications (2)

Publication Number Publication Date
KR20020088093A KR20020088093A (ko) 2002-11-27
KR100488942B1 true KR100488942B1 (ko) 2005-05-11

Family

ID=27705236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0026920A KR100488942B1 (ko) 2001-05-17 2001-05-17 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치

Country Status (1)

Country Link
KR (1) KR100488942B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224456B1 (ko) * 2005-12-26 2013-01-22 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
US9007289B2 (en) 2010-10-07 2015-04-14 Samsung Display Co., Ltd. Thin film transistor array panel and liquid crystal display

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012493B1 (ko) * 2003-12-30 2011-02-08 엘지디스플레이 주식회사 액정표시장치
KR100762699B1 (ko) 2005-12-08 2007-10-01 삼성에스디아이 주식회사 액정 표시장치
KR101958737B1 (ko) 2011-08-16 2019-03-19 삼성디스플레이 주식회사 연성 기판 및 이의 제조방법
KR102145850B1 (ko) * 2014-05-30 2020-08-20 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224456B1 (ko) * 2005-12-26 2013-01-22 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
US9007289B2 (en) 2010-10-07 2015-04-14 Samsung Display Co., Ltd. Thin film transistor array panel and liquid crystal display

Also Published As

Publication number Publication date
KR20020088093A (ko) 2002-11-27

Similar Documents

Publication Publication Date Title
US7515218B2 (en) Thin film transistor substrate for a liquid crystal display wherein a black matrix formed on the substrate comprises an inner aperture formed completely within the black matrix
KR100278547B1 (ko) 액정표시패널, 액정표시장치 및 그 제조방법
KR100264251B1 (ko) 액정표시패널및그보수방법
US7084424B2 (en) Process and structure for repairing defect of liquid crystal display
KR100504228B1 (ko) 액정표시장치
KR100374435B1 (ko) 액정 표시 장치 및 그 제조 방법
JP4636820B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法
JP2669954B2 (ja) アクティブマトリクス表示装置
KR100686270B1 (ko) 액정 표시 장치
JP2002091342A (ja) マトリクスアレイ基板
KR20050070366A (ko) 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
KR100488942B1 (ko) 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치
JPH0545034B2 (ko)
JP5096127B2 (ja) 表示装置
CN113176692B (zh) 显示面板及其制作方法、显示装置
JP3525058B2 (ja) 液晶表示装置
KR100707009B1 (ko) 박막 트랜지스터 액정표시소자
US6600523B2 (en) Structure of storage capacitor on common of TFT-LCD panel and fabrication method thereof
JPH09230385A (ja) アクティブマトリクス表示装置及びその欠陥修復方法
JPH11125840A (ja) 液晶表示装置の製造方法及び液晶表示装置
KR100707006B1 (ko) 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판
KR100719916B1 (ko) 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치
KR100599961B1 (ko) 박막 트랜지스터 액정표시장치
KR100228427B1 (ko) 액정 표시 장치
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 15