JPH10319438A - アクティブマトリクス基板、その製造方法およびその欠陥修正方法 - Google Patents
アクティブマトリクス基板、その製造方法およびその欠陥修正方法Info
- Publication number
- JPH10319438A JPH10319438A JP13270497A JP13270497A JPH10319438A JP H10319438 A JPH10319438 A JP H10319438A JP 13270497 A JP13270497 A JP 13270497A JP 13270497 A JP13270497 A JP 13270497A JP H10319438 A JPH10319438 A JP H10319438A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy
- source
- scanning
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス基板では、ソース配線
が不透明導電膜であるＴｉＮｘからのみ構成されている
ため、何らかの原因でソース配線に断線箇所が発生する
と、線状欠陥につながるという問題点がある。この線状
欠陥のため、液晶パネルの良品率が悪くなり、コストア
ップの一因となっている。 【解決手段】 あらかじめ、ゲート配線２とソース配線
３との交差部を除いたソース配線３の下に、完全に覆わ
れる形で、導電膜からなるダミー配線１を設けておく。
ソース配線３に断線箇所７があれば、断線箇所７の両側
で、ダミー配線１と断線せずに残っているソース配線３
とが重なっている箇所（溶接箇所８）に、レーザのスポ
ット照射を行うことで、ダミー配線１とソース配線３を
電気的に接続することができ、ソース配線３の断線を容
易に修正することができる。この修正により、良品率の
向上、コストダウンに効果がある。
が不透明導電膜であるＴｉＮｘからのみ構成されている
ため、何らかの原因でソース配線に断線箇所が発生する
と、線状欠陥につながるという問題点がある。この線状
欠陥のため、液晶パネルの良品率が悪くなり、コストア
ップの一因となっている。 【解決手段】 あらかじめ、ゲート配線２とソース配線
３との交差部を除いたソース配線３の下に、完全に覆わ
れる形で、導電膜からなるダミー配線１を設けておく。
ソース配線３に断線箇所７があれば、断線箇所７の両側
で、ダミー配線１と断線せずに残っているソース配線３
とが重なっている箇所（溶接箇所８）に、レーザのスポ
ット照射を行うことで、ダミー配線１とソース配線３を
電気的に接続することができ、ソース配線３の断線を容
易に修正することができる。この修正により、良品率の
向上、コストダウンに効果がある。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶を選択的に制
御するために薄膜トランジスタ（以下、ＴＦＴと略称す
る）を選択的に制御することを目的としたＴＦＴアレイ
を有するアクティブマトリクス基板において、信号配線
の断線不良を修正する構造および方法に関するものであ
る。
御するために薄膜トランジスタ（以下、ＴＦＴと略称す
る）を選択的に制御することを目的としたＴＦＴアレイ
を有するアクティブマトリクス基板において、信号配線
の断線不良を修正する構造および方法に関するものであ
る。
【０００２】
【従来の技術】図５は、アクティブマトリクス基板を有
する液晶表示装置の構成を示す回路図である。
する液晶表示装置の構成を示す回路図である。
【０００３】液晶表示装置のアクティブマトリクス基板
おけるＴＦＴアレイは走査配線であるゲート配線Ｇ１、
Ｇ２、Ｇ３・・・が等間隔で平行に構成され、このゲー
ト配線と直交して信号配線であるソース配線Ｓ１、Ｓ
２、Ｓ３・・・が等間隔で平行に構成される。ＴＦＴ４
がゲート配線Ｇとソース配線Ｓの各交差位置に構成さ
れ、そのＴＦＴ４はその各交差位置において、走査電極
であるゲート電極がゲート配線Ｇに、信号電極であるソ
ース電極がソース配線Ｓに、ドレイン電極が絵素電極５
にそれぞれ接続される。
おけるＴＦＴアレイは走査配線であるゲート配線Ｇ１、
Ｇ２、Ｇ３・・・が等間隔で平行に構成され、このゲー
ト配線と直交して信号配線であるソース配線Ｓ１、Ｓ
２、Ｓ３・・・が等間隔で平行に構成される。ＴＦＴ４
がゲート配線Ｇとソース配線Ｓの各交差位置に構成さ
れ、そのＴＦＴ４はその各交差位置において、走査電極
であるゲート電極がゲート配線Ｇに、信号電極であるソ
ース電極がソース配線Ｓに、ドレイン電極が絵素電極５
にそれぞれ接続される。
【０００４】さらに、ＴＦＴ４のドレイン電極は補助容
量２６にも接続されており、この補助容量２６の他方の
電極はそれぞれ次段のゲート配線Ｇに接続されている。
補助容量２６は液晶層に印加される電圧を保持するため
に用いられている。補助容量２６は、アクティブマトリ
クス基板に形成された絵素電極５と対向基板に形成され
た対向電極とに挾持された液晶層を含む液晶容量と並列
に設けられている。
量２６にも接続されており、この補助容量２６の他方の
電極はそれぞれ次段のゲート配線Ｇに接続されている。
補助容量２６は液晶層に印加される電圧を保持するため
に用いられている。補助容量２６は、アクティブマトリ
クス基板に形成された絵素電極５と対向基板に形成され
た対向電極とに挾持された液晶層を含む液晶容量と並列
に設けられている。
【０００５】ゲート配線Ｇ１、Ｇ２、Ｇ３・・・および
ソース配線Ｓ１、Ｓ２、Ｓ３・・・の各々を選択し、こ
れらに電圧を印加すことにより、選択されたゲート配線
Ｇとソース配線Ｓとの交差点にあるＴＦＴ４がオンとな
り、そのＴＦＴ４と接続された絵素電極５が制御され
る。このようなＴＦＴアレイを有するアクティブマトリ
クス基板と対向基板により構成される液晶表示装置にお
いて、すべての絵素電極５が選択制御可能となる。
ソース配線Ｓ１、Ｓ２、Ｓ３・・・の各々を選択し、こ
れらに電圧を印加すことにより、選択されたゲート配線
Ｇとソース配線Ｓとの交差点にあるＴＦＴ４がオンとな
り、そのＴＦＴ４と接続された絵素電極５が制御され
る。このようなＴＦＴアレイを有するアクティブマトリ
クス基板と対向基板により構成される液晶表示装置にお
いて、すべての絵素電極５が選択制御可能となる。
【０００６】上記のように、液晶制御素子としての役割
を果たす液晶表示装置のアクティブマトリクス基板のＴ
ＦＴアレイの１絵素は、一般に図６に示すような構成で
ある。図６のＢ−Ｂ断面を図７に示す。
を果たす液晶表示装置のアクティブマトリクス基板のＴ
ＦＴアレイの１絵素は、一般に図６に示すような構成で
ある。図６のＢ−Ｂ断面を図７に示す。
【０００７】図６および図７において、透明絶縁性の基
板１０上に、不透明導電膜であるＴａＮｘからなるゲー
ト配線２と、ゲート配線２に接続されたゲート電極１２
が設けられ、その上を覆って透明絶縁膜であるＳｉＮｘ
からなるゲート絶縁膜１１が設けられている。ゲート電
極１２の上に半導体層１４が設けられ、その中央部上に
チャネル保護層１５が設けられている。このチャネル保
護層１５の両端部および半導体層１４の一部を覆い、チ
ャネル保護層１４上で分断された状態で、不透明導電膜
であるＴｉＮｘからなるソース配線３、ソース電極１
３、ドレイン電極１６が設けられている。
板１０上に、不透明導電膜であるＴａＮｘからなるゲー
ト配線２と、ゲート配線２に接続されたゲート電極１２
が設けられ、その上を覆って透明絶縁膜であるＳｉＮｘ
からなるゲート絶縁膜１１が設けられている。ゲート電
極１２の上に半導体層１４が設けられ、その中央部上に
チャネル保護層１５が設けられている。このチャネル保
護層１５の両端部および半導体層１４の一部を覆い、チ
ャネル保護層１４上で分断された状態で、不透明導電膜
であるＴｉＮｘからなるソース配線３、ソース電極１
３、ドレイン電極１６が設けられている。
【０００８】ドレイン電極１６の端部およびゲート絶縁
膜１１の上に、透明導電膜であるＩＴＯが設けられ、絵
素電極５および補助容量電極６となる。
膜１１の上に、透明導電膜であるＩＴＯが設けられ、絵
素電極５および補助容量電極６となる。
【０００９】このＴＦＴ４、絵素電極５を覆うように、
透明絶縁膜であるＳｉＮｘからなる保護層２０を設け
る。
透明絶縁膜であるＳｉＮｘからなる保護層２０を設け
る。
【００１０】以上のようにして、アクティブマトリクス
基板が構成される。
基板が構成される。
【００１１】透明絶縁性の基板上に対向電極が設けられ
た対向基板と、アクティブマトリクス基板とを貼り合わ
せ、その基板間に液晶を注入することにより、液晶表示
装置が完成する。
た対向基板と、アクティブマトリクス基板とを貼り合わ
せ、その基板間に液晶を注入することにより、液晶表示
装置が完成する。
【００１２】
【発明が解決しようとする課題】従来のアクティブマト
リクス基板では、ソース配線３が不透明導電膜であるＴ
ｉＮｘからのみ構成されているため、図８に示すよう
に、何らかの原因でソース配線３に断線箇所７が発生す
ると、線状欠陥につながるという問題点がある。
リクス基板では、ソース配線３が不透明導電膜であるＴ
ｉＮｘからのみ構成されているため、図８に示すよう
に、何らかの原因でソース配線３に断線箇所７が発生す
ると、線状欠陥につながるという問題点がある。
【００１３】この線状欠陥のため、液晶パネルの良品率
が悪くなり、コストアップの一因になっているという問
題点がある。
が悪くなり、コストアップの一因になっているという問
題点がある。
【００１４】本発明は、上記の問題点を解決するために
なされたものであり、ゲート配線とソース配線との交差
部を除いたソース配線下に、あらかじめダミー配線を設
けておき、ソース配線に断線が発生した場合、このダミ
ー配線を用いることにより、修正を容易にすることがで
きる液晶表示装置を提供するものである。
なされたものであり、ゲート配線とソース配線との交差
部を除いたソース配線下に、あらかじめダミー配線を設
けておき、ソース配線に断線が発生した場合、このダミ
ー配線を用いることにより、修正を容易にすることがで
きる液晶表示装置を提供するものである。
【００１５】
【課題を解決するための手段】本発明は、基板上に、走
査配線と、信号配線と、前記走査配線と前記信号配線と
の交差部近傍にスイッチング素子とが設けられ、前記ス
イッチング素子と絵素電極が接続されたアクティブマト
リクス基板において、前記走査配線と前記信号配線との
交差部を除いた信号配線下に、ダミー配線を設けること
を特徴とする。
査配線と、信号配線と、前記走査配線と前記信号配線と
の交差部近傍にスイッチング素子とが設けられ、前記ス
イッチング素子と絵素電極が接続されたアクティブマト
リクス基板において、前記走査配線と前記信号配線との
交差部を除いた信号配線下に、ダミー配線を設けること
を特徴とする。
【００１６】また、本発明は、前記ダミー配線は、導電
膜からなることを特徴とする。
膜からなることを特徴とする。
【００１７】また、本発明は、基板上に、走査配線と、
信号配線と、前記走査配線と前記信号配線との交差部近
傍にスイッチング素子とが形成され、前記スイッチング
素子と接続する絵素電極が形成されたアクティブマトリ
クス基板の製造方法において、前記基板上に、導電膜を
堆積して、パターンニングすることにより、ダミー配線
を前記走査配線および走査電極と同時に形成する工程
と、前記ダミー配線、前記走査配線および前記走査電極
の上に絶縁膜を形成する工程と、前記ダミー配線の上に
形成された前記絶縁膜の上に、前記信号配線を形成する
工程を含むことを特徴とする。
信号配線と、前記走査配線と前記信号配線との交差部近
傍にスイッチング素子とが形成され、前記スイッチング
素子と接続する絵素電極が形成されたアクティブマトリ
クス基板の製造方法において、前記基板上に、導電膜を
堆積して、パターンニングすることにより、ダミー配線
を前記走査配線および走査電極と同時に形成する工程
と、前記ダミー配線、前記走査配線および前記走査電極
の上に絶縁膜を形成する工程と、前記ダミー配線の上に
形成された前記絶縁膜の上に、前記信号配線を形成する
工程を含むことを特徴とする。
【００１８】また、本発明は、基板上に、走査配線と、
信号配線と、前記走査配線と前記信号配線との交差部近
傍にスイッチング素子とが設けられ、前記スイッチング
素子と絵素電極が接続されたアクティブマトリクス基板
の欠陥修正方法において、前記信号配線に断線欠陥が生
じたとき、前記信号配線の断線箇所の両側で、前記走査
配線と前記信号配線との交差部を除いた信号配線下に設
けられたダミー配線と、断線せずに残っている前記信号
配線とが重なっている箇所に、レーザ照射を行って、前
記ダミー配線と前記信号配線を接続することにより、前
記信号配線を修正することを特徴とする。
信号配線と、前記走査配線と前記信号配線との交差部近
傍にスイッチング素子とが設けられ、前記スイッチング
素子と絵素電極が接続されたアクティブマトリクス基板
の欠陥修正方法において、前記信号配線に断線欠陥が生
じたとき、前記信号配線の断線箇所の両側で、前記走査
配線と前記信号配線との交差部を除いた信号配線下に設
けられたダミー配線と、断線せずに残っている前記信号
配線とが重なっている箇所に、レーザ照射を行って、前
記ダミー配線と前記信号配線を接続することにより、前
記信号配線を修正することを特徴とする。
【００１９】上記構成による作用を説明する。あらかじ
め、ゲート配線とソース配線との交差部を除いたソース
配線下に、完全に覆われる形状のダミー配線を設けてお
くため、ソース配線に断線が発生しても、修正を容易に
することができ、良品率を向上させることができ、コス
トダウンに効果がある。
め、ゲート配線とソース配線との交差部を除いたソース
配線下に、完全に覆われる形状のダミー配線を設けてお
くため、ソース配線に断線が発生しても、修正を容易に
することができ、良品率を向上させることができ、コス
トダウンに効果がある。
【００２０】ダミー配線が導電膜であるため、ソース配
線に断線があれば、ソース配線の上からレーザのスポッ
ト照射などにより、ダミー配線とソース配線を溶接し
て、電気的に接続することができ、ソース配線の断線を
修正することができる。
線に断線があれば、ソース配線の上からレーザのスポッ
ト照射などにより、ダミー配線とソース配線を溶接し
て、電気的に接続することができ、ソース配線の断線を
修正することができる。
【００２１】基板上に、導電膜を堆積して、パターンニ
ングすることにより、ダミー配線はゲート配線およびゲ
ート電極と同時に形成できるため、マスクパターン等の
変更はともなうが、工程数は増加しない。
ングすることにより、ダミー配線はゲート配線およびゲ
ート電極と同時に形成できるため、マスクパターン等の
変更はともなうが、工程数は増加しない。
【００２２】ソース配線に断線があれば、ソース配線の
上からレーザのスポット照射などにより、ダミー配線と
ソース配線を溶接して、電気的に接続することにより、
修正を容易にすることができる。
上からレーザのスポット照射などにより、ダミー配線と
ソース配線を溶接して、電気的に接続することにより、
修正を容易にすることができる。
【００２３】ゲート絶縁膜にコンタクトホールを形成さ
せて、ソース配線とダミー配線を接続するのではないた
め、コンタクトホールによる段差の影響を受けない。
せて、ソース配線とダミー配線を接続するのではないた
め、コンタクトホールによる段差の影響を受けない。
【００２４】また、コンタクトホールを形成しないこと
から、ダミー配線を細くすることが容易にできる。ま
た、ダミー配線を細くできるため、ダミー配線とソース
配線との位置ずれによる許容度が大きくとれ、位置ずれ
により生じる新たな寄生容量の発生を抑えることができ
る。
から、ダミー配線を細くすることが容易にできる。ま
た、ダミー配線を細くできるため、ダミー配線とソース
配線との位置ずれによる許容度が大きくとれ、位置ずれ
により生じる新たな寄生容量の発生を抑えることができ
る。
【００２５】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。液晶表示装置のアクティブマトリクス基板
のＴＦＴアレイの１絵素は、図１に示すような構成であ
る。図１のＡ−Ａ断面を図２に示す。
に説明する。液晶表示装置のアクティブマトリクス基板
のＴＦＴアレイの１絵素は、図１に示すような構成であ
る。図１のＡ−Ａ断面を図２に示す。
【００２６】図１および図２において、ガラスなどの透
明絶縁性の基板１０上に、不透明導電膜であるＴａＮｘ
を堆積して、ダミー配線１、走査配線であるゲート配線
２、走査電極であるゲート電極１２をパターニングす
る。
明絶縁性の基板１０上に、不透明導電膜であるＴａＮｘ
を堆積して、ダミー配線１、走査配線であるゲート配線
２、走査電極であるゲート電極１２をパターニングす
る。
【００２７】ダミー配線１はゲート配線２およびゲート
電極１２と同じ材料を用いて同時に形成するため、本実
施形態ではダミー配線１としてＴａＮｘを使用したが、
ダミー配線１の材料はゲート配線２およびゲート電極１
２として使用される材料であればなんでもよい。
電極１２と同じ材料を用いて同時に形成するため、本実
施形態ではダミー配線１としてＴａＮｘを使用したが、
ダミー配線１の材料はゲート配線２およびゲート電極１
２として使用される材料であればなんでもよい。
【００２８】次に、その上を覆って透明絶縁膜であるＳ
ｉＮｘからなるゲート絶縁膜１１を形成する。
ｉＮｘからなるゲート絶縁膜１１を形成する。
【００２９】次に、ゲート電極１２上のゲート絶縁膜１
１の上に半導体層１４を形成し、その中央部上にチャネ
ル保護層１５を形成する。
１の上に半導体層１４を形成し、その中央部上にチャネ
ル保護層１５を形成する。
【００３０】次に、このチャネル保護層１５および半導
体層１４の上に、不透明導電膜であるＴｉＮｘを堆積し
て、信号配線であるソース配線３、信号電極であるソー
ス電極１３、ドレイン電極１６をパターニングする。
体層１４の上に、不透明導電膜であるＴｉＮｘを堆積し
て、信号配線であるソース配線３、信号電極であるソー
ス電極１３、ドレイン電極１６をパターニングする。
【００３１】次に、ドレイン電極１６の端部およびゲー
ト絶縁膜１１の上に、透明導電膜であるＩＴＯを用い
て、絵素電極５および補助容量電極６を形成する。
ト絶縁膜１１の上に、透明導電膜であるＩＴＯを用い
て、絵素電極５および補助容量電極６を形成する。
【００３２】このＴＦＴ４、絵素電極５を覆うように、
透明絶縁膜であるＳｉＮｘを用いて保護層２０を形成す
る。以上のようにして、アクティブマトリクス基板が形
成される。
透明絶縁膜であるＳｉＮｘを用いて保護層２０を形成す
る。以上のようにして、アクティブマトリクス基板が形
成される。
【００３３】透明絶縁性の基板上に対向電極が設けられ
た対向基板と、アクティブマトリクス基板とを貼り合わ
せ、その基板間に液晶を注入することにより、液晶表示
装置が完成する。
た対向基板と、アクティブマトリクス基板とを貼り合わ
せ、その基板間に液晶を注入することにより、液晶表示
装置が完成する。
【００３４】このようにあらかじめ、ダミー配線１を、
ゲート配線２とソース配線３との交差部付近を除いたソ
ース配線３の下に設けておく。従って、ダミー配線１の
線幅はソース配線３の線幅より、小さければ良い。
ゲート配線２とソース配線３との交差部付近を除いたソ
ース配線３の下に設けておく。従って、ダミー配線１の
線幅はソース配線３の線幅より、小さければ良い。
【００３５】次に、ソース配線３に断線が生じ、線状欠
陥が発生した場合の修正方法について説明する。図３
に、ソース配線３に断線箇所７がある場合の平面図を示
す。断線箇所７の両側で、ダミー配線１と断線せずに残
っているソース配線３とが重なっている箇所（溶接箇所
８）を、例えば図４に示すように、レーザのスポット照
射などによる溶接を行うことで、ダミー配線１とソース
配線３を電気的に接続することができる。
陥が発生した場合の修正方法について説明する。図３
に、ソース配線３に断線箇所７がある場合の平面図を示
す。断線箇所７の両側で、ダミー配線１と断線せずに残
っているソース配線３とが重なっている箇所（溶接箇所
８）を、例えば図４に示すように、レーザのスポット照
射などによる溶接を行うことで、ダミー配線１とソース
配線３を電気的に接続することができる。
【００３６】図３では、溶接箇所８は４点であるが、断
線箇所７の片側に対して最低１点以上、レーザのスポッ
ト照射などによる溶接を行えば良い。実施形態で使用し
たレーザは、ＹＡＧレーザである。
線箇所７の片側に対して最低１点以上、レーザのスポッ
ト照射などによる溶接を行えば良い。実施形態で使用し
たレーザは、ＹＡＧレーザである。
【００３７】この修正方法により、液晶パネルの良品率
が向上し、コストダウンに効果がある。
が向上し、コストダウンに効果がある。
【００３８】以上のように、ゲート配線２とソース配線
３との交差部を除いたソース配線３の下に、完全に覆わ
れる形状のダミー配線１を設けている。ソース配線３に
断線があれば、ソース配線３の上からレーザのスポット
照射などにより、ダミー配線１とソース配線３を溶接し
て、電気的に接続することにより、修正することができ
る。
３との交差部を除いたソース配線３の下に、完全に覆わ
れる形状のダミー配線１を設けている。ソース配線３に
断線があれば、ソース配線３の上からレーザのスポット
照射などにより、ダミー配線１とソース配線３を溶接し
て、電気的に接続することにより、修正することができ
る。
【００３９】ゲート絶縁膜１１にコンタクトホールを形
成させて、ソース配線３とダミー配線１を接続するので
はないため、コンタクトホールによる段差の影響を受け
ない。
成させて、ソース配線３とダミー配線１を接続するので
はないため、コンタクトホールによる段差の影響を受け
ない。
【００４０】また、コンタクトホールを形成しないこと
から、ダミー配線１を細くすることが容易にできる。ま
た、ダミー配線１を細くできるため、ダミー配線１とソ
ース配線３との位置ずれによる許容度が大きくとれ、位
置ずれにより生じる新たな寄生容量の発生を抑えること
ができる。
から、ダミー配線１を細くすることが容易にできる。ま
た、ダミー配線１を細くできるため、ダミー配線１とソ
ース配線３との位置ずれによる許容度が大きくとれ、位
置ずれにより生じる新たな寄生容量の発生を抑えること
ができる。
【００４１】
【発明の効果】あらかじめ、ゲート配線とソース配線と
の交差部を除いたソース配線下に、完全に覆われる形状
のダミー配線を設けておくため、ソース配線に断線が発
生しても、修正を容易にすることができ、良品率を向上
させることができ、コストダウンに効果がある。
の交差部を除いたソース配線下に、完全に覆われる形状
のダミー配線を設けておくため、ソース配線に断線が発
生しても、修正を容易にすることができ、良品率を向上
させることができ、コストダウンに効果がある。
【００４２】ダミー配線が導電膜であるため、ソース配
線に断線があれば、ソース配線の上からレーザのスポッ
ト照射などにより、ダミー配線とソース配線を溶接し
て、電気的に接続することができ、ソース配線の断線を
修正することができる。
線に断線があれば、ソース配線の上からレーザのスポッ
ト照射などにより、ダミー配線とソース配線を溶接し
て、電気的に接続することができ、ソース配線の断線を
修正することができる。
【００４３】基板上に、導電膜を堆積して、パターンニ
ングすることにより、ダミー配線はゲート配線およびゲ
ート電極と同時に形成できるため、マスクパターン等の
変更はともなうが、工程数は増加しない。
ングすることにより、ダミー配線はゲート配線およびゲ
ート電極と同時に形成できるため、マスクパターン等の
変更はともなうが、工程数は増加しない。
【００４４】ソース配線に断線があれば、ソース配線の
上からレーザのスポット照射などにより、ダミー配線と
ソース配線を溶接して、電気的に接続することにより、
修正を容易にすることができる。
上からレーザのスポット照射などにより、ダミー配線と
ソース配線を溶接して、電気的に接続することにより、
修正を容易にすることができる。
【００４５】ゲート絶縁膜にコンタクトホールを形成さ
せて、ソース配線とダミー配線を接続するのではないた
め、コンタクトホールによる段差の影響を受けない。
せて、ソース配線とダミー配線を接続するのではないた
め、コンタクトホールによる段差の影響を受けない。
【００４６】また、コンタクトホールを形成しないこと
から、ダミー配線を細くすることが容易にできる。ま
た、ダミー配線を細くできるため、ダミー配線とソース
配線との位置ずれによる許容度が大きくとれ、位置ずれ
により生じる新たな寄生容量の発生を抑えることができ
る。
から、ダミー配線を細くすることが容易にできる。ま
た、ダミー配線を細くできるため、ダミー配線とソース
配線との位置ずれによる許容度が大きくとれ、位置ずれ
により生じる新たな寄生容量の発生を抑えることができ
る。
【図１】本発明のアクティブマトリクス基板のＴＦＴア
レイの１絵素の平面図である。
レイの１絵素の平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】本発明の修正方法を示す図である。
【図４】レーザー照射によるダミー配線とソース配線と
の接続の様子を表す断面図である。
の接続の様子を表す断面図である。
【図５】アクティブマトリクス基板を有する液晶表示装
置の構成を示す回路図である。
置の構成を示す回路図である。
【図６】従来のアクティブマトリクス基板のＴＦＴアレ
イの１絵素の平面図である。
イの１絵素の平面図である。
【図７】図６のＢ−Ｂ断面図である。
【図８】ソース配線に断線が発生した場合の平面図を示
す。
す。
１ ダミー配線 ２ ゲート配線 ３ ソース配線 ４ ＴＦＴ ５ 絵素電極 ６ 補助容量電極 ７ 断線箇所 ８ 溶接箇所 １０ 基板 １１ ゲート絶縁膜 １２ ゲート電極 １３ ソース電極 １４ 半導体層 １５ チャネル保護層 １６ ドレイン電極 ２０ 保護層
Claims (4)
- 【請求項１】 基板上に、走査配線と、信号配線と、前
記走査配線と前記信号配線との交差部近傍にスイッチン
グ素子とが設けられ、前記スイッチング素子と絵素電極
が接続されたアクティブマトリクス基板において、 前記走査配線と前記信号配線との交差部を除いた信号配
線下に、ダミー配線を設けることを特徴とするアクティ
ブマトリクス基板。 - 【請求項２】 前記ダミー配線は、導電膜からなること
を特徴とする請求項１記載のアクティブマトリクス基
板。 - 【請求項３】 基板上に、走査配線と、信号配線と、前
記走査配線と前記信号配線との交差部近傍にスイッチン
グ素子とが形成され、前記スイッチング素子と接続する
絵素電極が形成されたアクティブマトリクス基板の製造
方法において、 前記基板上に、導電膜を堆積して、パターンニングする
ことにより、ダミー配線を前記走査配線および走査電極
と同時に形成する工程と、 前記ダミー配線、前記走査配線および前記走査電極の上
に絶縁膜を形成する工程と、 前記ダミー配線の上に形成された前記絶縁膜の上に、前
記信号配線を形成する工程を含むことを特徴とするアク
ティブマトリクス基板の製造方法。 - 【請求項４】 基板上に、走査配線と、信号配線と、前
記走査配線と前記信号配線との交差部近傍にスイッチン
グ素子とが設けられ、前記スイッチング素子と絵素電極
が接続されたアクティブマトリクス基板の欠陥修正方法
において、 前記信号配線に断線欠陥が生じたとき、 前記信号配線の断線箇所の両側で、前記走査配線と前記
信号配線との交差部を除いた信号配線下に設けられたダ
ミー配線と、断線せずに残っている前記信号配線とが重
なっている箇所に、レーザ照射を行って前記ダミー配線
と前記信号配線を接続することにより、前記信号配線を
修正することを特徴とするアクティブマトリクス基板の
欠陥修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13270497A JPH10319438A (ja) | 1997-05-23 | 1997-05-23 | アクティブマトリクス基板、その製造方法およびその欠陥修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13270497A JPH10319438A (ja) | 1997-05-23 | 1997-05-23 | アクティブマトリクス基板、その製造方法およびその欠陥修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10319438A true JPH10319438A (ja) | 1998-12-04 |
Family
ID=15087618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13270497A Pending JPH10319438A (ja) | 1997-05-23 | 1997-05-23 | アクティブマトリクス基板、その製造方法およびその欠陥修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10319438A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008224806A (ja) * | 2007-03-09 | 2008-09-25 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2010114412A (ja) * | 2008-11-04 | 2010-05-20 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 |
| KR100960457B1 (ko) * | 2003-04-28 | 2010-05-28 | 엘지디스플레이 주식회사 | 메탈 쉴드 라인을 포함하는 액정표시소자와 그 제조방법 |
| JP2010271610A (ja) * | 2009-05-25 | 2010-12-02 | Panasonic Liquid Crystal Display Co Ltd | 表示装置 |
| CN102213879A (zh) * | 2010-04-12 | 2011-10-12 | 北京京东方光电科技有限公司 | 薄膜晶体管阵列基板及其制造、修复方法 |
| US8045072B2 (en) | 2004-05-27 | 2011-10-25 | Lg Display Co., Ltd. | Liquid crystal display device |
| CN105527736A (zh) * | 2016-02-15 | 2016-04-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其修复方法、显示面板和显示装置 |
| US9853062B2 (en) | 2013-07-19 | 2017-12-26 | Sakai Display Products Corporation | Display panel and display apparatus |
| US10031388B2 (en) | 2013-11-14 | 2018-07-24 | Sakai Display Products Corporation | Circuit board and display apparatus |
| US10088722B2 (en) | 2013-07-19 | 2018-10-02 | Sakai Display Products Corporation | Display panel and display apparatus which include repair wiring for repairing a disconnection in lead-out wiring |
-
1997
- 1997-05-23 JP JP13270497A patent/JPH10319438A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100960457B1 (ko) * | 2003-04-28 | 2010-05-28 | 엘지디스플레이 주식회사 | 메탈 쉴드 라인을 포함하는 액정표시소자와 그 제조방법 |
| US8045072B2 (en) | 2004-05-27 | 2011-10-25 | Lg Display Co., Ltd. | Liquid crystal display device |
| JP2008224806A (ja) * | 2007-03-09 | 2008-09-25 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2010114412A (ja) * | 2008-11-04 | 2010-05-20 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 |
| JP2010271610A (ja) * | 2009-05-25 | 2010-12-02 | Panasonic Liquid Crystal Display Co Ltd | 表示装置 |
| CN102213879A (zh) * | 2010-04-12 | 2011-10-12 | 北京京东方光电科技有限公司 | 薄膜晶体管阵列基板及其制造、修复方法 |
| US9853062B2 (en) | 2013-07-19 | 2017-12-26 | Sakai Display Products Corporation | Display panel and display apparatus |
| US10088722B2 (en) | 2013-07-19 | 2018-10-02 | Sakai Display Products Corporation | Display panel and display apparatus which include repair wiring for repairing a disconnection in lead-out wiring |
| US10031388B2 (en) | 2013-11-14 | 2018-07-24 | Sakai Display Products Corporation | Circuit board and display apparatus |
| CN105527736A (zh) * | 2016-02-15 | 2016-04-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其修复方法、显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856374B1 (en) | Display and method for repairing defects thereof | |
| US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
| KR100283733B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 | |
| US6441401B1 (en) | Thin film transistor array panel for liquid crystal display and method for repairing the same | |
| EP0318224B1 (en) | An active matrix substrate for liquid crystal display | |
| KR101347846B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법 | |
| KR101209809B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR940010414B1 (ko) | 액정표시소자 | |
| US7027043B2 (en) | Wiring substrate connected structure, and display device | |
| JP2006030627A (ja) | 表示装置用基板及びそれを用いた液晶表示装置 | |
| JPH10232408A (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JP2002091342A (ja) | マトリクスアレイ基板 | |
| JPH09113930A (ja) | アクティブマトリクス型液晶表示装置およびその断線修正方法 | |
| JPH10319438A (ja) | アクティブマトリクス基板、その製造方法およびその欠陥修正方法 | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 | |
| JPH0324524A (ja) | アクティブマトリクス表示装置 | |
| JP5121809B2 (ja) | 表示装置用基板及びそれを用いた液晶表示装置 | |
| JP2000241833A (ja) | マトリックス型配線基板 | |
| JPH11119250A (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JP2003255371A (ja) | 表示装置および該表示装置の断線修復方法 | |
| JPH10104648A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| JP2009265149A (ja) | 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 |