JP2009265149A - 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 - Google Patents
薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 Download PDFInfo
- Publication number
- JP2009265149A JP2009265149A JP2008111132A JP2008111132A JP2009265149A JP 2009265149 A JP2009265149 A JP 2009265149A JP 2008111132 A JP2008111132 A JP 2008111132A JP 2008111132 A JP2008111132 A JP 2008111132A JP 2009265149 A JP2009265149 A JP 2009265149A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate wiring
- gate
- array substrate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ゲート配線に断線等の不具合が発生しても、容易に修正することができる薄膜トランジスタアレイ基板を提供すること。
【解決手段】 ゲート配線とソース配線とが交差するように形成され、ゲート配線とソース配線とで囲まれた領域に画素電極が形成され、ゲート配線とソース配線の交差部近傍に薄膜トランジスタが形成されてなる薄膜トランジスタアレイ基板において、ゲート配線が断線した場合やゲート配線上に導電性の異物が存在する場合に該ゲート配線を迂回接続させるための修正用配線が、ゲート配線とソース配線との交差部近傍を除いた該ゲート配線に絶縁層を介して重畳形成されている。
【選択図】図3
【解決手段】 ゲート配線とソース配線とが交差するように形成され、ゲート配線とソース配線とで囲まれた領域に画素電極が形成され、ゲート配線とソース配線の交差部近傍に薄膜トランジスタが形成されてなる薄膜トランジスタアレイ基板において、ゲート配線が断線した場合やゲート配線上に導電性の異物が存在する場合に該ゲート配線を迂回接続させるための修正用配線が、ゲート配線とソース配線との交差部近傍を除いた該ゲート配線に絶縁層を介して重畳形成されている。
【選択図】図3
Description
本発明は、液晶表示パネル用の薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法に関し、更に詳しくはゲート配線の断線等を修正するのが容易な薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法に関する。
近年、コンピュータやテレビなどの家電製品の表示部として、液晶表示パネルが広く用いられている。液晶表示パネルは、一般にはスイッチング素子を備えたアクティブマトリクス基板である薄膜トランジスタ(TFT)アレイ基板と、これに対向配置されるカラーフィルタ(CF)基板とからなる一対の基板間に液晶が充填された構成をなしている。TFTアレイ基板には複数の画素電極がマトリクス状に形成され、CF基板にはほぼ全面に共通電極が形成されており、これら電極間に印加する電圧を変化させることで、液晶を配向制御することができるようになっている。
図11は、従来用いられてきた液晶表示パネルが備える薄膜トランジスタアレイ基板の平面図、図12(a)は図11のH−H線における液晶表示パネルの断面構造、図12(b)は図11のI−I線における液晶表示パネルの断面構造、図12(c)は図11のJ−J線における液晶表示パネルの断面構造を示している。
図11に示されるようにTFTアレイ基板30には、互いに直交する複数本の走査配線であるゲート配線31と同じく複数本の信号配線であるソース配線32が交差するように形成され、隣り合うゲート配線31,31と隣り合うソース配線32,32で囲まれる領域に画素電極33が形成されている。この画素電極33とソース配線32との間には、ゲート配線31によってオン・オフ制御されるスイッチング素子として薄膜トランジスタ(TFT)34がドレイン配線35を介して接続されている。また、TFTアレイ基板30には、ソース配線32から供給されて画素電極33に蓄えられた電荷の保持時間を確保すべく、補助容量配線36が画素電極33と重ね合うように配置されている。
また、このようなTFTアレイ基板30に対向配置されるCF基板40は、図12(a)に示されるように、上述したゲート配線31とソース配線32が形成された領域を遮光するように格子形状のブラックマトリクス(BM)41が形成されており、隣り合うBM41で囲まれた領域には、赤、青、緑等の着色層42が形成されている。また、着色層42の下側には各画素電極33に共通の共通電極43が形成されている。
このような構成の液晶表示パネル50が備えるTFTアレイ基板30の製造工程において、何らかの理由により、図13(a)に示されるようにゲート配線31に断線部13が発生したり、図13(b)に示されるように導電性の異物14がゲート配線31上に混入したりすることがある。
図13(a)に示されるようにゲート配線31が断線すると、この断線箇所より先端側に位置するTFT34には、伝送されるべきゲート信号が伝達されないため、断線箇所から先端側に位置する画素電極33が駆動されなくなり、液晶表示パネル50に線状の表示欠陥が現れてしまう。
また、図13(b)に示されるようにゲート配線31上の導電性の異物14の大きさが基板30,40間の間隔よりも大きく、TFTアレイ基板30のゲート配線31とCF基板40の共通電極43が短絡してしまう場合は、共通電極43の電圧がゲート配線31に常時印加されるため、同じく液晶表示パネル50に線状の表示欠陥が現れてしまう。このようなゲート配線31と共通電極43との間の短絡は、導電性の異物14をレーザ光の照射によってゲート配線31と共に除去することで防止できるが、異物除去の際にゲート配線31が切断されてしまうため、やはり液晶表示パネル50に線状の表示欠陥が現れてしまう。
このようなゲート配線31の断線等の不具合の対策として、例えば、TFTアレイ基板30の画素電極33が形成された領域の外に、この領域を囲むように予備配線を形成しておき、何れかのゲート配線31が断線した場合は、この予備配線を経由して、ゲート配線31にゲート信号を入力することが行われている。尚、本発明に関連する先行技術文献としては下記特許文献が挙げられる。
しかしながら、このような予備配線をTFTアレイ基板30上に形成する場合、予備配線は画像表示に関係しないので、予備配線を形成するのに必要な面積分だけTFTアレイ基板30が大きくなってしまうという問題があった。また、予備配線を形成する場合、ゲート配線31の一箇所の断線等の不具合を修正することができても、同一のゲート配線31に二箇所以上の断線等が発生している場合は、断線間で挟まれた部分を修正することができないという問題があった。
そこで、本発明が解決する課題は、ゲート配線に断線等の不具合が発生しても、容易に修正することができる薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法を提供することである。
上記課題を解決するため本発明は、基板上に複数本のゲート配線と同じく複数本のソース配線とが交差するように形成され、隣り合う前記ゲート配線と隣り合う前記ソース配線とで囲まれた領域にはそれぞれ画素電極が形成され、前記ゲート配線と前記ソース配線の交差部近傍には前記ゲート配線に印加されるゲート信号電圧によりオン・オフされて前記画素電極への前記ソース配線を介してのソース信号電圧の印加をスイッチングする薄膜トランジスタが形成されてなる薄膜トランジスタアレイ基板において、前記ゲート配線を迂回接続させるための修正用配線が、前記ゲート配線と前記ソース配線との交差部近傍を除いた該ゲート配線に絶縁層を介して重畳形成されていることを要旨とするものである。
この場合、前記ゲート配線が形成された前記基板上に前記絶縁層を堆積した上に、導電膜を堆積してパターニングすることにより前記ソース配線と前記修正用配線が同時に形成される構成にすると良い。
このような構成の薄膜トランジスタアレイ基板によれば、前記ゲート配線に断線箇所が存在する場合は、該断線箇所の両側において前記修正用配線をレーザ光の照射により前記ゲート配線に接続する工程を備えた薄膜トランジスタアレイ基板の修正方法によって、前記ゲート配線の断線箇所が前記修正用配線を介して迂回接続されるので、簡便にゲート配線の断線箇所を修正接続することができる。
更に、このような構成の薄膜トランジスタアレイ基板によれば、前記ゲート配線上に導電性の異物が存在する場合は、前記ゲート配線の異物が存在する部分をレーザ光の照射により切断除去する工程と、該異物が除去された切断箇所の両側において前記修正用配線をレーザ光の照射により前記ゲート配線に接続する工程とを備えた薄膜トランジスタアレイ基板の修正方法によって、前記ゲート配線の切断箇所が前記修正用配線を介して迂回接続されるので、簡便にゲート配線の導電性の異物が存在する箇所を修正接続することができる。
上記構成を有する薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法によれば、ゲート配線が断線した場合やゲート配線上に導電性の異物が存在する場合に該ゲート配線を迂回接続させるための修正用配線が、ゲート配線とソース配線との交差部近傍を除いた該ゲート配線に絶縁層を介して重畳形成されているので、この修正用配線を用いて、ゲート配線の断線箇所やゲート配線上に導電性の異物が存在する箇所を迂回接続して修正することができる。したがって、ゲート配線にこのような不具合が発生しても、容易に修正することができ、上述した線状の表示欠陥が解消される。また、同一のゲート配線に二箇所以上の断線等が発生している場合でも、それぞれについて迂回接続して修正することができる。
以下に、本発明に係る薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法の実施の形態について図面を参照して説明する。尚、以下の説明では各図面において同一の構成については同符号を付して重複した説明は省略する。
図1は本発明の一実施形態に係る薄膜トランジスタ(TFT)アレイ基板の概略構成を拡大して示した平面図、図2(a)は図1のA−A線における断面図、図2(b)は図1のB−B線における断面図、図2(c)は図1のC−C線における断面図である。
図1に示されるように、TFTアレイ基板1には複数の画素電極2がマトリクス状に形成されている。各画素電極2の周囲には、アルミニウム等からなる走査配線であるゲート配線3と信号配線であるソース配線4とが相互に直交するように形成されている。ゲート配線3とソース配線4とは、その交差部において、ソース配線4が上側、ゲート配線3が下側となるように交差しており、交差部においてゲート配線3とソース配線4は電気的に絶縁されている。
また、ゲート配線3とソース配線4と交差部には、ゲート配線3の一部であるゲート電極3aに接続されたスイッチング素子としての薄膜トランジスタ(TFT)5が形成されている。ゲート配線3は窒化シリコン等からなるゲート絶縁膜6に覆われている。
TFT5が形成されている領域のゲート絶縁膜6の上側には、アモルファスシリコン等からなる半導体膜7が、ゲート電極3aに重畳するように形成されている。また、その半導体膜7の上側には、ソース配線4の一部であるソース電極4aとドレイン配線8のドレイン電極8aが形成されている。この場合、ソース電極4aとドレイン電極8aは、ゲート電極6a上の半導体膜7の両側に相互に離隔して形成されている。そして、ドレイン電極8aを基端部8bとするドレイン配線8がTFT5の形成されている領域から画素電極2の略中央部に向かって延設されており、その終端部8cが画素電極2のコンタクトホール部2aを介して画素電極2に接続されている。
TFT5は、ゲート配線3のゲート電極3aより供給されるゲート信号電圧によってオン・オフ制御される。また、ソース配線4のソース電極4aより供給されるソース信号電圧は、ドレイン配線8のドレイン電極8a(基端部8b)から、終端部8cおよびコンタクトホール部2aを介して画素電極2に供給される。
このようなTFT5は、ゲート絶縁膜6の上側に形成された層間絶縁膜9に覆われている(図2(a)参照)。この層間絶縁膜9は感光性樹脂からなり、この層間絶縁膜9の上に画素電極2が形成されている。この画素電極2は例えばITO(indium-tin oxide:インジウム酸化スズ)等の透明導電膜により形成されている。この画素電極2の上側には図示しない配向膜が形成され、液晶がこの配向膜により所定の方向に配向規制される。
また、このようなTFTアレイ基板1には、ソース配線4から供給されてTFT5を介して画素電極2に蓄えられた電荷の保持時間を確保すべく、補助容量配線11が画素電極2に対してゲート絶縁膜6および層間絶縁膜9を介して重ね合うように配置されている(図2(c)参照)。この場合、補助容量配線11は、ゲート配線3と平行になるように画素電極2の略中央位置に設けられている。
そして、図1および図2(b)に示されるように、修正用配線12がゲート配線3とソース配線4との交差部近傍を除いたゲート配線3上にゲート絶縁膜6を介して重畳形成されている。この修正用配線12は、ゲート配線3が断線した場合やゲート配線3上に導電性の異物が存在する場合に、その部分のゲート配線3を迂回接続して修正する際に用いられる。この場合、修正用配線12は、ソース配線4およびドレイン配線8の形成と同時に形成される。また、図示されるように、この修正用配線12の線幅はゲート配線3の線幅よりも小さく形成されている。尚、修正用配線12は図示されるような帯形状のものからその内側部分を切り欠いた形状にしても良い。このような切欠部を設けることで、修正用配線12の面積を小さくすることができ、面積が小さくなった分、この修正用配線12の上層や下層に導電性の異物が存在してしまうおそれが少なくなる。
このような構成のTFTアレイ基板1の製造方法について説明する。まず、ガラス基板1a表面に、タングステン、チタン、アルミニウム、クロムなどからなる単層または多層の導電膜を成膜する。この導体膜の成膜方法には、公知の各種スパッタリング法などが適用できる。そして、成膜した導電膜を、フォトリソグラフィ法などを用いて所定のパターンに形成する。これにより、所定のパターンのゲート配線3と補助容量配線11が同時に得られる。
次に、ゲート絶縁膜6を形成する。このゲート絶縁膜6は、たとえば窒化シリコンなどからなり、プラズマCVD法などを用いて形成する。そして、このゲート絶縁膜6上に、半導体膜7、ソース配線4、ドレイン配線8、修正用配線12を形成する。
半導体膜7は、たとえばn+型のアモルファスシリコンなどからなり、プラズマCVD法などを用いて成膜する。そして、ソース配線4、ドレイン配線8は、上述したゲート配線3と同様の方法により同時に形成される。このとき、修正用配線12もソース配線4およびドレイン配線8と同時に形成される。
次に、感光性樹脂からなる層間絶縁膜9を成膜する。そして、成膜した層間絶縁膜9に、画素電極2のコンタクトホール部2a形成のための開口部を形成する。この開口部は、フォトリソグラフィ法などを用いて形成する。そして、この層間絶縁膜9の表面に、ITOからなる透明導電膜をスパッタリング法などを用いて成膜する。その後、成膜した透明導電膜を、フォトリソグラフィ法などを用いて、所定のパターンに形成する。これにより、所定のパターンの画素電極2およびそのコンタクトホール部2aが得られる。
画素電極2を形成した後に、図示しない配向膜を形成する。円圧式印刷装置やインクジェット式印刷装置を用い、ポリイミドなどからなる液状の配向材を塗布する。その後、配向膜焼成装置などを用いて基板を加熱し、塗布した配向材を焼成する。これにより画素電極2の上に、固体の配向膜を得る。以上の工程を経て、TFTアレイ基板1が製造される。
このように製造されたTFTアレイ基板1に、図12に示されるようなCF基板40が貼り合わされ、両基板1,40間に図示されるような液晶10が充填されて、液晶10が充填された領域の外周がシールされることにより、液晶表示パネルが製造される。
次に、図1に示したTFTアレイ基板1の製造工程において、何らかの理由により、図3に示されるようにゲート配線3が断線した場合の修正方法について説明する。尚、図4は図3のD−D線における断面図を示している。
図示されるようにゲート配線3の途中部位に断線部13が発生している。このとき、ゲート配線3には矢印Tで示す一方向からのみゲート信号が入力されるようになっており、断線部13が存在することによって、ゲート配線3の断線部13より先端側に位置するTFT5が動作されず、線状の表示欠陥が発生する。
そこで、この断線部13を含むようにゲート配線3上にゲート絶縁膜6を介して重畳するように設けられた修正用配線12を用いて、ゲート配線3の断線部13を迂回して接続する修正を行う。
先ず、ゲート配線3の断線部13の両側で、修正用配線12と断線せずに残っているゲート配線3とが重なり合っている箇所を、レーザ光の照射によって修正用配線12とゲート配線3を電気的に接続する。例えば図示されるように、断線部13を挟んで位置するレーザ光照射領域12aとレーザ光照射領域12bにそれぞれレーザ光を照射すると、下層のゲート絶縁膜6に穴が開けられると共に、開けられた穴の周辺を介して溶融された導電膜同士、つまり修正用配線12とゲート配線3が電気的に接続されることになる。
このような修正を行うことで、ゲート配線3に矢印T方向から入力されたゲート信号は、レーザ光照射領域12a、修正用配線12、レーザ光照射領域12bを経由して、ゲート配線3の断線部13より先端に位置するゲート配線3に伝送されることになる。これにより、断線部13より先端に位置するTFT5を正常に動作させることができ、ゲート配線3の断線に起因する線状の表示欠陥が解消される。
次に、図1に示したTFTアレイ基板1の製造工程において、何らかの理由により、図13(b)に示されるようにゲート配線3上に導電性異物14が混入してしまうことで、TFTアレイ基板1のゲート配線3と、CF基板40の共通電極43が短絡してしまうような場合の修正方法について、図5〜図10を用いて説明する。
図5はガラス基板1a上にゲート配線3を形成した後のTFTアレイ基板1に導電性異物14が混入した状態の平面図を示しており、図6は図5のE−E線における断面図を示している。図示されるようにゲート配線3の途中部位には導電性異物14が存在しており、この状態にゲート絶縁膜6、半導体膜7、ソース配線4およびドレイン配線8、層間絶縁膜9、画素電極2を積層して製造されたTFTアレイ基板1に図12に示したCF基板40を貼り合わせると、図13(b)に示したようにCF基板40の共通電極43とゲート配線3が短絡してしまう不具合が発生する。
このような場合、CF基板40の共通電極43に印加された電圧が導電性異物14を介してゲート配線3に伝送されてしまう結果、共通電極43の電圧がゲート配線3に常時印加される。したがって、このゲート配線3に接続された全てのTFT5が正常に動作せず、線状の表示欠陥が発生する。
そこで、このようなゲート配線3の導電性異物14が存在する部分をレーザ光の照射により切断除去し、その後、TFTアレイ基板1の製造工程により修正用配線12を形成した後に、その修正用配線12を用いてゲート配線3の導電線異物14が存在していた部分を迂回して接続する修正を行う。
先ず、図7に示されるようにゲート配線3の導電性異物14が存在する部分をレーザ光の照射によって切断除去する。図8は図7のF−F線における断面図を示している。図示されるように、導電性異物14がその近傍のゲート配線3と共にレーザ光の照射によって除去されると、ゲート配線3が断線された状態の切断部15が形成される。
その後、上述したTFTアレイ基板1の製造工程により、ゲート絶縁膜6、半導体膜7、ソース配線4およびドレイン配線8、層間絶縁膜9、画素電極2を形成する。図9はこの状態のTFTアレイ基板1を示している。尚、図10は図9のG−G線における断面図を示している。図示されるように、導電性異物14の除去により形成された切断部15を跨ぐように修正用配線12が形成されている。
そして、ゲート配線3の切断部15の両側で、修正用配線12と切断除去されずに残っているゲート配線3とが重なり合っている箇所を、レーザ光の照射によって修正用配線12とゲート配線3を電気的に接続する。例えば図示されるように、切断部15を挟んで位置するレーザ光照射領域12cとレーザ光照射領域12dにそれぞれレーザ光を照射すると、下層のゲート絶縁膜6に穴が開けられると共に、開けられた穴の周辺を介して溶融された導電膜同士、つまり修正用配線12とゲート配線3が電気的に接続されることになる。
このような修正を行うことで、ゲート配線3に矢印T方向から入力されたゲート信号は、レーザ光照射領域12c、修正用配線12、レーザ光照射領域12dを経由して、ゲート配線3の切断部15より先端に位置するゲート配線3に伝送されることになる。これにより、切断部15より先端に位置するTFT5を正常に動作させることができ、ゲート配線3上の導電性異物14に起因する線状の表示欠陥が解消される。したがって、導電性異物14が存在していたゲート配線3に接続された全てのTFT5を正常に動作させることができ、ゲート配線3上の導電性異物14に起因する線状の表示欠陥が解消される。
以上説明した本発明に係る薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法によれば、ゲート配線3に断線部13がある場合やゲート配線3上に導電性異物14が存在する場合であっても、その部分のゲート配線3を迂回接続させるための修正用配線12が、ゲート配線3とソース配線4との交差部近傍を除いたゲート配線3に絶縁層を介して重畳形成されているので、この修正用配線12を用いて、ゲート配線3の断線部13がある箇所やゲート配線3に導電性異物14が存在する箇所を迂回接続して修正することができる。
したがって、ゲート配線3に断線等の不具合が発生しても、容易に修正することができ、上述した線状の表示欠陥が解消される。また、同一のゲート配線3に二箇所以上の断線等が発生している場合でも、それぞれについて迂回接続して修正することが可能である。
以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施できることは勿論である。特に、修正用配線12の形状や大きさについては、上述した実施の形態には限定されず、ゲート配線3に重なる領域において種々なる形状や大きさが適用される。例えば、修正用配線12は図示したような帯形状のものからその内側部分を切り欠いた形状に変更すれば、切り欠いた部分の面積だけ修正用配線12の面積を小さくすることができ、面積が小さくなった分、この修正用配線12の上層や下層に導電性異物が存在してしまうおそれを少なくすることができる。
また、本発明は、上述した薄膜トランジスタ(TFT)アレイ基板以外にも、TFT等のスイッチング素子を備えたアクティブマトリクス基板であれば適用可能である。
1 薄膜トランジスタ(TFT)基板
2 画素電極
3 ゲート配線
4 ソース配線
5 薄膜トランジスタ(TFT)
6 ゲート絶縁膜
10 液晶
12 修正用配線
12a レーザ光照射領域
12b レーザ光照射領域
13 断線部
14 導電性異物
15 切断部
40 CF基板
43 共通電極
50 液晶表示パネル
2 画素電極
3 ゲート配線
4 ソース配線
5 薄膜トランジスタ(TFT)
6 ゲート絶縁膜
10 液晶
12 修正用配線
12a レーザ光照射領域
12b レーザ光照射領域
13 断線部
14 導電性異物
15 切断部
40 CF基板
43 共通電極
50 液晶表示パネル
Claims (4)
- 基板上に複数本のゲート配線と同じく複数本のソース配線とが交差するように形成され、隣り合う前記ゲート配線と隣り合う前記ソース配線とで囲まれた領域にはそれぞれ画素電極が形成され、前記ゲート配線と前記ソース配線の交差部近傍には前記ゲート配線に印加されるゲート信号電圧によりオン・オフされて前記画素電極への前記ソース配線を介してのソース信号電圧の印加をスイッチングする薄膜トランジスタが形成されてなる薄膜トランジスタアレイ基板において、前記ゲート配線を迂回接続させるための修正用配線が、前記ゲート配線と前記ソース配線との交差部近傍を除いた該ゲート配線に絶縁層を介して重畳形成されていることを特徴とする薄膜トランジスタアレイ基板。
- 前記ゲート配線が形成された前記基板上に前記絶縁層を堆積した上に、導電膜を堆積してパターニングすることにより前記ソース配線と前記修正用配線が同時に形成されることを特徴とする薄膜トランジスタアレイ基板。
- 請求項1または2に記載の薄膜トランジスタアレイ基板の修正方法であって、前記ゲート配線に断線箇所が存在する場合は、該断線箇所の両側において前記修正用配線をレーザ光の照射により前記ゲート配線に接続する工程を備え、前記ゲート配線の断線箇所が前記修正用配線を介して迂回接続されるようにしたことを特徴とする薄膜トランジスタアレイ基板の修正方法。
- 請求項1または2に記載の薄膜トランジスタアレイ基板の修正方法であって、前記ゲート配線上に導電性の異物が存在する場合は、前記ゲート配線の異物が存在する部分をレーザ光の照射により切断除去する工程と、該異物が除去された切断箇所の両側において前記修正用配線をレーザ光の照射により前記ゲート配線に接続する工程とを備え、前記ゲート配線の切断箇所が前記修正用配線を介して迂回接続されるようにしたことを特徴とする薄膜トランジスタアレイ基板の修正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008111132A JP2009265149A (ja) | 2008-04-22 | 2008-04-22 | 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008111132A JP2009265149A (ja) | 2008-04-22 | 2008-04-22 | 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009265149A true JP2009265149A (ja) | 2009-11-12 |
Family
ID=41391129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008111132A Pending JP2009265149A (ja) | 2008-04-22 | 2008-04-22 | 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009265149A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102289119A (zh) * | 2011-07-01 | 2011-12-21 | 深圳市华星光电技术有限公司 | 液晶显示器及修复断线的方法 |
KR20150052685A (ko) * | 2013-11-06 | 2015-05-14 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 이의 제조방법 |
-
2008
- 2008-04-22 JP JP2008111132A patent/JP2009265149A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102289119A (zh) * | 2011-07-01 | 2011-12-21 | 深圳市华星光电技术有限公司 | 液晶显示器及修复断线的方法 |
WO2013004054A1 (zh) * | 2011-07-01 | 2013-01-10 | 深圳市华星光电技术有限公司 | 液晶显示器、液晶显示器的阵列基板及修复断线的方法 |
CN102289119B (zh) * | 2011-07-01 | 2014-02-05 | 深圳市华星光电技术有限公司 | 液晶显示器及修复断线的方法 |
KR20150052685A (ko) * | 2013-11-06 | 2015-05-14 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 이의 제조방법 |
KR102173492B1 (ko) * | 2013-11-06 | 2020-11-03 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 이의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4088619B2 (ja) | アクティブマトリクス基板及び表示装置 | |
JP4693781B2 (ja) | アクティブマトリクス基板及び表示装置 | |
US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
US9678397B2 (en) | Display device | |
JP2009169436A (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 | |
JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
US7768590B2 (en) | Production method of active matrix substrate, active matrix substrate, and liquid crystal display device | |
US8421937B2 (en) | Active matrix substrate, liquid crystal panel, television receiver, method for producing liquid crystal panel | |
JP4722469B2 (ja) | 薄膜トランジスタ表示板 | |
JP2005173612A (ja) | 薄膜トランジスタ表示板 | |
JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
WO2018012455A1 (ja) | 液晶表示装置 | |
JPH09113930A (ja) | アクティブマトリクス型液晶表示装置およびその断線修正方法 | |
JPWO2008004354A1 (ja) | アレイ基板、アレイ基板の修正方法及び液晶表示装置 | |
JPH10319438A (ja) | アクティブマトリクス基板、その製造方法およびその欠陥修正方法 | |
JP2008089646A (ja) | 表示装置 | |
JP2009251494A (ja) | 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 | |
JP2009265149A (ja) | 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 | |
KR100686235B1 (ko) | 액정 표시 장치용 기판 | |
JP2010156867A (ja) | 薄膜トランジスタ基板前駆体及び薄膜トランジスタ基板の製造方法 | |
JP2009271105A (ja) | 液晶表示装置の製造方法 | |
JP2004264726A (ja) | 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 | |
JP4627081B2 (ja) | アクティブマトリクス基板及び表示装置 | |
JP2010165866A (ja) | 薄膜トランジスタ基板の製造方法 | |
JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 |