JP2009271105A - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法 Download PDF

Info

Publication number
JP2009271105A
JP2009271105A JP2008118664A JP2008118664A JP2009271105A JP 2009271105 A JP2009271105 A JP 2009271105A JP 2008118664 A JP2008118664 A JP 2008118664A JP 2008118664 A JP2008118664 A JP 2008118664A JP 2009271105 A JP2009271105 A JP 2009271105A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008118664A
Other languages
English (en)
Inventor
Jun Goto
順 後藤
Toshiteru Kaneko
寿輝 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2008118664A priority Critical patent/JP2009271105A/ja
Publication of JP2009271105A publication Critical patent/JP2009271105A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】製造工数の低減を図ったIPS方式アクティブマトリクス型液晶表示装置の製造方法。
【解決手段】液晶を挟持した一対の基板のうち、一方の基板に形成された透明導電層TDからなる対向電極CTと、層間絶縁膜IN2を介して前記対向電極CTと重畳された画素電極PXと、前記対向電極CTは、行又は列方向の画素PIXうち少なくとも一方に、且つ一部に金属配線層MWLを積層した構成であって、前記対向電極CTの製造は、透明導電層TDと金属層MLを順次形成する工程と、第1フォトレジスト膜REG1を前記金属配線層MWLの形成予定領域だけ高さを高くして形成する工程と、前記金属層MLと透明導電層TDを順次エッチングする工程と、前記第1フォトレジスト膜REG1をアッシングによって前記金属配線層MWLの形成予定領域にのみ残存させる(第2フォトレジスト膜REG2)を形成する工程と、前記金属層MLをエッチングする工程を取る。
【選択図】図1

Description

本発明は液晶表示装置の製造方法に係り、IPS(In Plane Switching)方式のアクティブ・マトリックス型の液晶表示装置の製造方法に関する。
この種の液晶表示装置として、たとえば、その画素に、面状の透明導電層からなる対向電極と、層間絶縁膜を介して前記対向電極と重畳して並設される複数の線状の導電層からなる画素電極を備えたものが知られている。
そして、前記対向電極は、たとえば行方向に配列される各画素に共通に接続されて表示領域外の端部から映像信号に対して基準となる基準信号が供給されるようになっている。また、各画素電極は、画素ごとに独立して映像信号が供給されることによって、前記対向電極との間に液晶を駆動させる電圧を生じせしめるようになっている。
この場合、画素電極と対向電極に印加される電圧は、液晶の分極を回避する目的で、交流駆動をするのが通常となっており、前記対向電極において電気的抵抗が高いと、表示においていわゆる横スメアが生じることが知られている。
したがって、対向電極に当接させるようにして金属配線層を行方向に延在させて形成することにより、該対向電極の電気抵抗を低減させた技術が知られている。
しかし、前記技術は、金属配線層を対向電極の形成とは別個の工程で形成するもので、フォトリソグラフィ技術による選択エッチング工程を増加させるものとなっている。このことは、製品原価の低減、あるいは生産数量の増量を妨げるものとなることから、製造工数の低減を図ることが要望されるに至っている。
本発明は、製造工数の低減を図った液晶表示装置の製造方法を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
(1)本発明による液晶表示装置の製造方法は、たとえば、液晶を挟持して対向配置される一対の基板のうち一方の基板の前記液晶側の表示領域にマトリックス状に配置される画素を備え、
各画素において、面状の透明導電層からなる対向電極と、層間絶縁膜を介して前記対向電極と重畳し並設された複数の線状の導電層からなる画素電極を備え、
前記対向電極は、行方向および列方向のうち少なくとも一方の方向に配列される各画素に共通に接続されて形成され、その上面に前記一方の方向に沿って延在して形成された金属配線層を備えて構成される液晶表示装置であって、
前記対向電極を、少なくとも前記表示領域に透明導電層と前記金属配線層の材料からなる金属層を順次形成する工程と、
前記金属層の上面に、前記金属配線層の形成領域において高さを高くし前記対向電極の形成領域において高さを低くした第1フォトレジスト膜を形成する工程と、
前記第1フォトレジスト膜をマスクとして前記金属層と透明導電層を順次エッチングする工程と、
前記第1フォトレジスト膜のアッシングによって該第1フォトレジスト膜を前記金属配線層の形成領域に残存させたパターンの第2フォトレジスト膜を形成する工程と、
前記第2フォトレジスト膜をマスクとして前記金属層をエッチングする工程を経ることによって形成することを特徴とする。
(2)本発明による液晶表示装置の製造方法は、たとえば、(1)の構成を前提とし、前記金属層はMoWであるようにしてもよい。
(3)本発明による液晶表示装置の製造方法は、たとえば、(1)の構成を前提とし、前記第1フォトレジスト膜は、ハーフ露光技術を用いて形成するようにしてもよい。
(4)本発明による液晶表示装置の製造方法は、たとえば、(1)の構成を前提とし、前記第1フォトレジスト膜をマスクとする前記金属層と透明導電層の順次エッチングはウェットエッチングで行うようにしてもよい。
(5)本発明による液晶表示装置の製造方法は、たとえば、(1)の構成を前提とし、前記第2フォトレジスト膜をマスクとする前記金属層のエッチングはウェットエッチングで行うようにしてもよい。
(6)本発明による液晶表示装置の製造方法は、たとえば、(1)の構成を前提とし、前記金属配線層は、その延在方向と交差する方向に隣接する画素に近接して配置されているようにしてもよい。
(7)本発明による液晶表示装置の製造方法は、たとえば、(1)の構成を前提とし、前記画素電極は透明導電層から構成されているようにしてもよい。
(8)本発明による液晶表示装置の製造方法は、たとえば、(1)の構成を前提とし、各画素に、ゲート信号線からの走査信号によってオンされる薄膜トランジスタが備えられ、
前記画素電極は、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給され、
前記対向画素は、前記映像信号に対して基準となる基準信号が供給されるようになっているようにしてもよい。
(9)本発明による液晶表示装置の製造方法は、たとえば、(8)の構成を前提とし、前記対向電極と前記画素電極は電圧が印加され、その印加電圧は交流駆動されるようにしてもよい。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
このように構成した液晶表示装置の製造方法によれば、製造工数の低減を図ることができる。本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施例を、図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
本発明による液晶表示装置の製造方法の説明をするに先立ち、まず、図2および図3を用いて該液晶表示装置の構成を説明する。
〈液晶表示装置の全体構成〉
図2は、たとえば携帯電話器に組み込まれる液晶表示装置の全体構成を示す平面図である。図2において、液晶表示装置は、たとえばガラスからなる矩形状の基板SUB1および基板SUB2によって外囲器を構成するようになっている。基板SUB1と基板SUB2との間には液晶(図示せず)が挟持され、この液晶は、基板SUB1と基板SUB2を固定するシール材SLによって封入されている。該シール材SLによって液晶が封入された領域は液晶表示領域ARを構成するようになっている。
前記基板SUB1の下側辺部は、基板SUB2から露出する部分を有し、この部分には、外部から信号を入力させるフレキシブル基板FPCの一端が接続されるようになっている。また、該フレキシブル基板FPCと前記液晶表示領域ARの間の前記基板SUB1上には液晶駆動回路からなる半導体装置SCNが搭載されている。この半導体装置SCNは、基板SUB1の面に形成された配線WLを介して前記フレキシブル基板FPCからの各信号を入力させ、前記基板SUB1の面に形成されたゲート信号線GL、ドレイン信号線DL、および対向電圧信号線CLに、それぞれ、走査信号、映像信号、および基準信号を供給するようになっている。
前記ゲート信号線GLは、液晶表示領域ARにおいて、図中x方向に延在されy方向に並設されて形成され、それらの両端のうちいずれかの側から引き出されて前記半導体装置SCNに接続されている。前記ドレイン信号線DLは、液晶表示領域ARにおいて、図中y方向に延在されx方向に並設されて形成され、図中下端側から引き出されて前記半導体装置SCNに接続されている。また、前記対向電圧信号線CLは、液晶表示領域ARにおいて、各ゲート信号線GLの間に該ゲート信号線GLと平行に並設され、たとえば図中右端側から引き出されて前記半導体装置SCNに接続されている。
隣接する一対のゲート信号線GLと隣接する一対のドレイン信号線DLとで囲まれる領域(図中点線楕円枠内)は画素PIXの領域に相当し、各画素PIXは液晶表示領域AR内においてマトリックス状に配置されるように構成される。これら各画素PIXは、図中実線楕円枠内の拡大された図に示すように、ゲート信号線GLからの走査信号によってオンされる薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを介してドレイン信号線DLからの映像信号が供給される画素電極PXと、前記対向電圧信号線CLに接続され基準信号が供給される対向電極CTを備えて構成されている。画素電極PXと対向電極CTの間には電圧差に応じた電界が生じ、この電界によって液晶が駆動されるようになっている。この場合、液晶分子の分極を回避するため、画素電極PXに印加される電圧および対向電極CTに印加される電圧を交流駆動することによって、電界の方向を変化させるようにしている。
図2では、携帯電話器に組み込まれる液晶表示装置を例に揚げて説明したが、本発明は、この種の液晶表示装置に限定されることはなく、たとえばテレビ等に用いられる液晶表示装置等にも適用できるものである。
〈画素の構成〉
図3は、前記画素の構成の一実施例を示す平面図である。また、図4(a)は、図3のIVa−IVa線における断面図、図4(b)は、図3のIVb−IVb線における断面図を示している。
まず、基板SUB1(図4参照)の表面(液晶側の面)にたとえばポリシリコン(Poly-Si)からなる半導体層PSが形成されている。この半導体層PSは、後述の薄膜トランジスタTFTの半導体層となるもので、後述のゲート信号線GLと交差し、かつ、直角に屈曲されたパターンとして形成されている。また、該半導体層PSは、その両端において比較的面積の大きな部分を有し、一端側は後述のドレイン信号線DL、他端側は後述のソース電極STに接続されるようになっている。
前記基板SUB1の表面には、前記半導体層PSをも被って絶縁膜GI(図4参照)が形成されている。この絶縁膜GIは前記薄膜トランジスタTFTの形成領域においてゲート絶縁膜として機能するようになっている。
前記絶縁膜GIの上面には、図中x方向に延在しy方向に並設されるゲート信号線GLが形成されている。このゲート信号線GLは、その一部において画素領域側に指向する突出部を備え、この突出部は前記薄膜トランジスタTFTのゲート電極GTとして機能するようになっている。前記ゲート信号線GLは前記半導体層PSの一部を跨ぎ、そのゲート電極GTは前記半導体層PSの他の部分を跨ぐようにして形成されるようになっている。これにより、前記半導体層PSは、前記ゲート電極GTおよびゲート信号線GLが重畳された部分において、薄膜トランジスタTFTのチャネル領域として機能させるようになっている。なお、前記半導体層PSは、前記ゲート信号線GL(ゲート電極GT)の形成の後において、該ゲート信号線GL(ゲート電極GT)をマスクとして不純物がイオン注入され、前記チャネル領域を除く領域を低抵抗化するようになっている。
前記基板SUB1の表面には、前記ゲート信号線GL(ゲート電極GT)をも被って第1層間絶縁膜IN1(図4参照)が形成されている。該第1層間絶縁膜IN1は、前記ゲート信号線GL(ゲート電極GT)と後述のドレイン信号線DLとの層間絶縁を図るようになっている。
前記第1層間絶縁膜IN1の上面には、図中y方向に延在しx方向に並設されるドレイン信号線DLが形成されている。このドレイン信号線DLは、前記半導体層PSの一端側に重畳し、前記第1層間絶縁膜IN1に形成されているスルーホールTH1を通して、前記半導体層PSの一端側に接続されている。前記ドレイン信号線DLの前記半導体層PSとの接続部は前記薄膜トランジスタTFTのドレイン電極として機能するようになっている。
また、前記ドレイン信号線DLの形成の際に、前記薄膜トランジスタTFTのソース電極STが形成されるようになっている。前記ソース電極STは、前記第1層間絶縁膜IN1に形成されているスルーホールTH2を通して、前記半導体層PSの他端側に接続されるようになっている。このソース電極STは後述の画素電極PXと接続されるようになっている
前記基板SUB1の主面には、前記薄膜トランジスタTFTをも被って保護膜PASが形成されている。該保護膜PASは前記薄膜トランジスタTFTの液晶との直接の接触を回避させるために設けられる。前記保護膜PASは、たとえば2層で構成され、その下層には無機絶縁膜からなる保護膜PASiが、上層には有機絶縁膜からなる保護膜PASoが形成されている。保護膜PASの上層に有機絶縁膜を用いているのは、保護膜PASの表面を平坦化させるためである。
保護膜PASの表面には、たとえばITO(Indium Tin Oxide)等の透明導電膜からなる対向電極CTが形成されている。この対向電極CTは、図中x方向に隣接する他の画素における対向電極と共通に形成され、ドレイン信号線DLを被って形成されている。前記対向電極CTの図中上端の辺部はゲート信号線GLと重なって形成され、下端の辺部はゲート信号線GLと距離を隔てて形成されているとともに、前記ソース電極STとの重なりを回避するようにして切り欠きCtが設けられている。この切り欠きCtによって、後述する画素電極PXの前記ソース電極STとの接続部において前記対向電極CTと電気的な接続がなされないようにするためである。
前記対向電極CTの図中上端の辺部のたとえばゲート信号線GLと重なる部分において、該ゲート信号線GLの走行方向に沿ってたとえばMoWからなる金属配線層MWLが形成されている。この金属配線層MWLは、対向電極CTの透明導電膜よりも電気的抵抗が小さく、対向電極CT全体の電気的抵抗を低減させるようになっている。また、この金属配線層MWLは、図2に示した対向電圧信号線CLを兼ねるようになっている。なお、この金属配線層MWLは、後に詳述するように、一回のフォトリソグラフィ技術による選択エッチング法によって、対向電極CTの形成と同時に形成されるようになっている。
前記基板SUB1の表面には、前記対向電極CT、前記金属配線層MWLをも被って第2層間絶縁膜IN2が形成されている。該第2層間絶縁膜IN2は、前記対向電極CTと後述の画素電極PXとの層間絶縁を図るために設けられている。また、この第2層間絶縁膜IN2は、前記対向電極CTと画素電極PXの間に容量を形成するための誘電膜としての機能をも有している。
前記第2層間絶縁膜IN2の表面にはたとえばITO(Indium Tin Oxide)等の透明導電膜からなる画素電極PXが形成されている。この画素電極PXは、前記対向電極CTと重ねられるようにして配置され、たとえば図中y方向に延在しx方向に並設される複数(図では2本)の線状の電極から構成されている。画素電極PXの各電極はその上下端のそれぞれにおいて互いに接続されている。また、画素電極PXの下端において、比較的広い面積を有し、前記第2層間絶縁膜IN2および保護膜PASに形成されているスルーホールTH3を通して、前記ソース電極STと電気的に接続されている。
なお、図1、図3において、液晶と接触する基板SUB1の表面には画素電極PXをも被って配向膜が形成されるが、これを省略して示している。
〈製造方法〉
図1は、上述した液晶表示装置の製造方法の一実施例を示す工程図である。図1は、図3のIVb−IVb線における断面工程図を示し、図4(b)に対応した図となっている。
また、図1に示す製造の各工程は、基板SUB1の液晶側の面に前記保護膜PASを形成した後から、前記金属配線層MWLを形成するまでを示したものとなっている。図1において描画していない工程は公知の製造方法によって形成できるからである。以下、工程順に説明する。
工程1.
図1(a)に示すように、液晶側の面において前記保護膜PASを形成した基板SUB1を用意する。
工程2.
図1(b)に示すように、前記保護膜PASの表面の全域に、たとえばITO(Indium Tin Oxide)からなる透明導電膜TD、たとえばMoWからなる金属層MLを順次形成する。透明導電膜TDは前記対向電極CTの材料層、金属層MLは前記金属配線層MWLの材料層となるものである。
工程3.
図1(c)に示すように、前記金属層MLの表面の全域に、フォトレジスト膜を形成し、周知のフォトリソグラフィ技術により、前記対向電極CTを形成すべく領域上に残存させ、他の領域においては現像で除去されたフォトレジスト膜REG1(第1フォトレジスト膜)を形成する。この場合、該フォトレジスト膜REG1は、いわゆるハーフ露光による方法によって感光され、表面に段差を有するようにして形成されている。該フォトレジスト膜REG1の表面は、前記金属配線層MWLの形成領域において高さが高く、前記対向電極CTの形成領域において高さが低く形成されている。
工程4.
図1(d)に示すように、前記フォトレジスト膜REG1をマスクとして、前記金属層ML、および透明導電膜TDをたとえばウェットエッチングによって順次エッチングする。これにより、前記透明導電膜TDは所定通りにパターン化され対向電極CTとして形成されるようになる。
工程5.
図1(e)に示すように、前記フォトレジスト膜REG1を表面からアッシングし、該フォトレジスト膜REG1を薄膜化させることによって、前記金属配線層MWLの形成領域上に残存させ、他の領域においては除去されたフォトレジスト膜REG2(第2フォトレジスト膜)を形成する。
工程6.
図1(f)に示すように、前記フォトレジスト膜REG2をマスクとして、金属層MLをたとえばウェットエッチングによってエッチングする。これにより、前記金属層MLは所定通りにパターン化され金属配線層MWLとして形成されるようになる。
工程7.
図1(g)に示すように、前記フォトレジスト膜REG2を除去する。これにより、前記金属配線層MWLは、一回のフォトリソグラフィ技術による選択エッチング法によって、対向電極CTの形成と同時に形成でき、製造工程の低減を図ることができる。
その後の工程は、たとえば図4(b)から明らかとなるように、第2層間絶縁膜IN2、画素電極PXを形成するようにする。
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
本発明の液晶表示装置の製造方法の一実施例を示す工程図である。 液晶表示装置の概略構成図である。 図2に示す液晶表示装置の画素の一実施例を示す平面図である。 図3のIVa−IVa線における断面図、IVb−IVb線における断面図である。
符号の説明
SUB1、SUB2……基板、SL……シール材、FPC……フレキシブル基板、SCN……半導体装置、GL……ゲート信号線、DL……ドレイン信号線、CL……対向電圧信号線、TFT……薄膜トランジスタ、PX……画素電極、CT……対向電極、Ct……切り欠き、PIX……画素、DT……ドレイン電極、ST……ソース電極、MWL……金属配線層、TH1〜TH4……スルーホール、GI……絶縁膜、IN1……第1層間絶縁膜、IN2……第2層間絶縁膜、PAS……保護膜、PASi……無機絶縁膜、PASo……有機絶縁膜、TD……透明導電膜、ML……金属層。

Claims (9)

  1. 液晶を挟持して対向配置される一対の基板のうち一方の基板の前記液晶側の表示領域にマトリックス状に配置される画素を備え、
    各画素において、面状の透明導電層からなる対向電極と、層間絶縁膜を介して前記対向電極と重畳し並設された複数の線状の導電層からなる画素電極を備え、
    前記対向電極は、行方向および列方向のうち少なくとも一方の方向に配列される各画素に共通に接続されて形成され、その上面に前記一方の方向に沿って延在して形成された金属配線層を備えて構成される液晶表示装置であって、
    前記対向電極を、少なくとも前記表示領域に透明導電層と前記金属配線層の材料からなる金属層を順次形成する工程と、
    前記金属層の上面に、前記金属配線層の形成領域において高さを高くし前記対向電極の形成領域において高さを低くした第1フォトレジスト膜を形成する工程と、
    前記第1フォトレジスト膜をマスクとして前記金属層と透明導電層を順次エッチングする工程と、
    前記第1フォトレジスト膜のアッシングによって該第1フォトレジスト膜を前記金属配線層の形成領域に残存させたパターンの第2フォトレジスト膜を形成する工程と、
    前記第2フォトレジスト膜をマスクとして前記金属層をエッチングする工程を経ることによって形成することを特徴とする液晶表示装置の製造方法。
  2. 前記金属層はMoWであることを特徴とする請求項1に記載の液晶表示装置の製造方法。
  3. 前記第1フォトレジスト膜は、ハーフ露光技術を用いて形成することを特徴とする請求項1に記載の液晶表示装置の製造方法。
  4. 前記第1フォトレジスト膜をマスクとする前記金属層と透明導電層の順次エッチングはウェットエッチングで行うことを特徴とする請求項1に記載の液晶表示装置の製造方法。
  5. 前記第2フォトレジスト膜をマスクとする前記金属層のエッチングはウェットエッチングで行うことを特徴とする請求項1に記載の液晶表示装置の製造方法。
  6. 前記金属配線層は、その延在方向と交差する方向に隣接する画素に近接して配置されていることを特徴とする請求項1に記載の液晶表示装置の製造方法。
  7. 前記画素電極は透明導電層から構成されていることを特徴とする請求項1に記載の液晶表示装置の製造方法。
  8. 各画素に、ゲート信号線からの走査信号によってオンされる薄膜トランジスタが備えられ、
    前記画素電極は、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給され、
    前記対向画素は、前記映像信号に対して基準となる基準信号が供給されるようになっていることを特徴とする請求項1に記載の液晶表示装置の製造方法。
  9. 前記対向電極と前記画素電極は電圧が印加され、その印加電圧は交流駆動されることを特徴とする請求項8に記載の液晶表示装置の製造方法。
JP2008118664A 2008-04-30 2008-04-30 液晶表示装置の製造方法 Pending JP2009271105A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008118664A JP2009271105A (ja) 2008-04-30 2008-04-30 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008118664A JP2009271105A (ja) 2008-04-30 2008-04-30 液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009271105A true JP2009271105A (ja) 2009-11-19

Family

ID=41437745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008118664A Pending JP2009271105A (ja) 2008-04-30 2008-04-30 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009271105A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287298B2 (en) 2014-01-13 2016-03-15 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
US9618809B2 (en) 2015-07-06 2017-04-11 Samsung Display Co., Ltd. Liquid crystal display and method for manufacturing same
US9696602B2 (en) 2014-03-05 2017-07-04 Samsung Electronics Co., Ltd. Manufacturing method of liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287298B2 (en) 2014-01-13 2016-03-15 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
US9696602B2 (en) 2014-03-05 2017-07-04 Samsung Electronics Co., Ltd. Manufacturing method of liquid crystal display
US9618809B2 (en) 2015-07-06 2017-04-11 Samsung Display Co., Ltd. Liquid crystal display and method for manufacturing same

Similar Documents

Publication Publication Date Title
US8350792B2 (en) Display device
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101957972B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2003195330A (ja) 液晶表示装置
JP2003215599A (ja) 液晶表示装置
JP2004109248A (ja) 液晶表示装置及びその製造方法
TWI420208B (zh) 液晶顯示裝置
WO2012117695A1 (ja) 半導体装置及びその製造方法並びに表示装置
KR20140025081A (ko) 액정 표시 장치 및 그 제조 방법
US7768590B2 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
WO2017213180A1 (ja) 表示装置及びその製造方法
JP2004077718A (ja) 液晶表示装置
JP5683874B2 (ja) 薄膜トランジスタアレイパネル及びその製造方法
JP2010008444A (ja) 液晶表示装置
JP2009271103A (ja) 液晶表示装置
JP2011227294A (ja) 表示装置及びその製造方法
JP2009271105A (ja) 液晶表示装置の製造方法
JP2008311545A (ja) 表示装置
JP2008089646A (ja) 表示装置
JP5090133B2 (ja) 液晶表示装置
KR102042530B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
JP2011013450A (ja) 液晶表示装置及びその製造方法
WO2012073942A1 (ja) 半導体装置およびその製造方法
JP2005250228A (ja) トランジスタアレイ基板
US7342353B2 (en) Display device with insulation film and conductive layers arranged in periphery of the substrate

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20110218

Free format text: JAPANESE INTERMEDIATE CODE: A712

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218