JP2008311545A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2008311545A JP2008311545A JP2007159698A JP2007159698A JP2008311545A JP 2008311545 A JP2008311545 A JP 2008311545A JP 2007159698 A JP2007159698 A JP 2007159698A JP 2007159698 A JP2007159698 A JP 2007159698A JP 2008311545 A JP2008311545 A JP 2008311545A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain
- source electrode
- drain electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 56
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 230000005684 electric field Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 13
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 12
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 12
- 229910004444 SUB1 Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910004438 SUB2 Inorganic materials 0.000 description 5
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 101150018444 sub2 gene Proteins 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 2
- 101150046160 POL1 gene Proteins 0.000 description 2
- 101150110488 POL2 gene Proteins 0.000 description 2
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- OSDXSOSJRPQCHJ-XVNBXDOJSA-N methyl 3-(3,4-dihydroxyphenyl)-3-[(E)-3-(3,4-dihydroxyphenyl)prop-2-enoyl]oxypropanoate Chemical compound C=1C=C(O)C(O)=CC=1C(CC(=O)OC)OC(=O)\C=C\C1=CC=C(O)C(O)=C1 OSDXSOSJRPQCHJ-XVNBXDOJSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 208000005156 Dehydration Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
【解決手段】基板上に薄膜トランジスタを備える表示装置であって、
前記薄膜トランジスタは、ゲート信号線に接続されるゲート電極と、絶縁膜を介して前記ゲート電極を跨いで形成される半導体層と、
ドレイン信号線と接続されて前記半導体層上に形成されるドレイン電極と、
前記ドレイン電極と対向して前記半導体層上に形成されるソース電極とから構成され、
平面的に観た場合、前記ドレイン電極のソース電極と対向する辺が前記ゲート電極と重なることなく形成され、前記ソース電極のドレイン電極と対向する辺が前記ゲート電極と重なることなく形成されている。
【選択図】図1
Description
前記薄膜トランジスタは、ゲート信号線に接続されるゲート電極と、絶縁膜を介して前記ゲート電極を跨いで形成される半導体層と、
ドレイン信号線と接続されて前記半導体層上に形成されるドレイン電極と、
前記ドレイン電極と対向して前記半導体層上に形成されるソース電極とから構成され、
平面的に観た場合、前記ドレイン電極のソース電極と対向する辺が前記ゲート電極と重なることなく形成され、前記ソース電極のドレイン電極と対向する辺が前記ゲート電極と重なることなく形成されていることを特徴とする。
前記薄膜トランジスタは、ドレイン信号線と接続されるドレイン電極と、このドレイン電極と対向するソース電極と、
これらドレイン電極およびソース電極の間の領域に前記ドレイン電極およびソース電極に重ねて形成される半導体層と、
絶縁膜を介して前記半導体層上の前記ドレイン電極およびソース電極の間の領域に形成されるゲート電極とから構成され、
平面的に観た場合、前記ドレイン電極のソース電極と対向する辺が前記ゲート電極と重なることなく形成され、前記ソース電極のドレイン電極と対向する辺が前記ゲート電極と重なることなく形成されていることを特徴とする。
前記薄膜トランジスタは、前記複数の画素の夫々に形成されていることを特徴とする。
前記薄膜トランジスタは、前記周辺領域に形成されていることを特徴とする。
図2は、たとえば液晶表示装置において、その液晶を介して対向配置される各基板のうちの一方の基板の該液晶側の表示領域部に形成される等価回路図である。
図3(a)は、図2に示した等価回路を備える基板SUB1において、その液晶側の面(主表面)における一画素の構成を示す平面図である。また、図3(b)は、図3(a)のb−b線における断面を、前記基板SUB1と対向して配置される基板SUB2とともに描画した図である。
図1(a)は前記薄膜トランジスタTFTの構成の詳細を示す平面図で、図3(a)の点線枠Qの部分に対応する図である。また、図1(b)は図1(a)のb−b線における断面図で、図3(b)で示した保護膜IN1、平坦化膜IN2等は除いて描画している。
図4は、上述した薄膜トランジスタTFTのゲート電圧(Vg)−ドレイン電流(Id)の特性図を示すグラフである。図2において、その横軸にゲート電圧(Vg)をとり、縦軸にドレイン電流(Id)をとっている。該薄膜トランジスタTFTのゲート電極GTに+の電圧を印加した場合と−の電圧を印加した場合で、ドレイン電流値に大きな相異を有し、スイッチング素子として信頼性のあるものが得られることが判る。
図8は、本発明による表示装置の製造方法の一実施例を示す工程図で、薄膜トランジスタTFTの形成部分を主とした断面図(図3(a)のVI−VI線における断面図)で示している。以下、工程順に説明をする。
図8(a)に示すように、たとえばガラスからなる基板SUB1の主表面に、ゲート電極GT(ゲート信号線GL)を形成した後、該ゲート電極GT(ゲート信号線GL)をも被って基板SUB1の主表面に絶縁膜GIを形成する。前記ゲート電極GT(ゲート信号線GL)は、たとえば、Moあるいはその合金から構成され、その膜厚は50〜150nm程度に形成する。絶縁膜GIは、たとえば、SiOあるいはSiNで構成され、その膜厚は100〜300nm程度に形成する。
図8(b)に示すように、絶縁膜GIの表面にたとえばCVDを用いてアモルファスシリコン層を形成し、脱水処理を行った後に、パルスあるいは連続発振レーザ光を照射することにより、該アモルファスシリコン層を結晶化させたポリシリコンからなる半導体層PSを形成する。さらに、前記半導体層PSの上面に、たとえばCVDを用いて、たとえばリン(P)を高濃度にドープさせた半導体層からなるコンタクト層CNLを形成する。半導体層PSはその厚さをたとえば50〜300nm程度に形成し、コンタクト層CNLはその厚さをたとえば20〜50nm程度に形成する。
図8(c)に示すように、半導体層PSおよびコンタクト層CNLの積層体をフォトリソグラフィ技術を用いた選択エッチングによって島状に形成する。
図8(d)に示すように、基板SUB1の主表面に選択エッチングされた半導体層PSおよびコンタクト層CNLの積層体をも被って金属層MTLを形成する。前記金属層MTLは、たとえば、Alあるいはその合金をスパッタリングによってその厚さを30〜100nm程度に形成する。この場合、Alあるいはその合金層の上面にTiあるいはMo等の高融点金属またはその合金を30〜100nm程度の厚さに形成するようにしてもよい。Alの拡散をバリアメタル層によって回避させるためである。
図8(e)に示すように、前記金属層MTLをフォトリソグラフィ技術を用いた選択エッチングによってドレイン電極DTおよびソース電極STを形成する。図示されていないが、この際にドレイン電極DTと接続されるドレイン信号線DL、ソース電極STと接続されるパッド部PDも同時に形成される。
図8(f)に示すように、基板SUB1の主表面に前記ドレイン電極DTおよびソース電極ST等をも被って保護膜IN1および平坦化膜IN2を順次形成する。前記保護膜IN1は、たとえば、SiNをCVDによりその厚さを100〜200nm程度で形成する。また、平坦化膜IN2は、たとえば、感光性樹脂を用いる。
Claims (7)
- 基板上に薄膜トランジスタを備える表示装置であって、
前記薄膜トランジスタは、ゲート信号線に接続されるゲート電極と、絶縁膜を介して前記ゲート電極を跨いで形成される半導体層と、
ドレイン信号線と接続されて前記半導体層上に形成されるドレイン電極と、
前記ドレイン電極と対向して前記半導体層上に形成されるソース電極とから構成され、
平面的に観た場合、前記ドレイン電極のソース電極と対向する辺が前記ゲート電極と重なることなく形成され、前記ソース電極のドレイン電極と対向する辺が前記ゲート電極と重なることなく形成されていることを特徴とする表示装置。 - 薄膜トランジスタを備える表示装置であって、
前記薄膜トランジスタは、ドレイン信号線と接続されるドレイン電極と、このドレイン電極と対向するソース電極と、
これらドレイン電極およびソース電極の間の領域に前記ドレイン電極およびソース電極に重ねて形成される半導体層と、
絶縁膜を介して前記半導体層上の前記ドレイン電極およびソース電極の間の領域に形成されるゲート電極とから構成され、
平面的に観た場合、前記ドレイン電極のソース電極と対向する辺が前記ゲート電極と重なることなく形成され、前記ソース電極のドレイン電極と対向する辺が前記ゲート電極と重なることなく形成されていることを特徴とする表示装置。 - 平面的に観た場合、前記ドレイン電極のソース電極と対向する辺が前記ゲート電極と0ないし5μmの範囲で離間され、前記ソース電極のドレイン電極と対向する辺が前記ゲート電極と0ないし5μmの範囲で離間されていることを特徴とする請求項1又は請求項2に記載の表示装置。
- 平面的に観た場合、前記ドレイン電極のソース電極と対向する辺が前記ゲート電極と2ないし5μmの範囲で離間され、前記ソース電極のドレイン電極と対向する辺が前記ゲート電極と2ないし5μmの範囲で離間されていることを特徴とする請求項1又は請求項2に記載の表示装置。
- 前記半導体層はポリシリコンからなることを特徴とする請求項1から請求項4のいずれか1項に記載の表示装置。
- 前記基板上には、複数の画素が配置された表示領域と、前記表示領域を囲む周辺領域とが形成され、
前記薄膜トランジスタは、前記複数の画素の夫々に形成されていることを特徴とする請求項1から請求項5のいずれかに1項に記載の表示装置。 - 前記基板上には、複数の画素が配置された表示領域と、前記表示領域を囲む周辺領域とが形成され、
前記薄膜トランジスタは、前記周辺領域に形成されていることを特徴とする請求項1から請求項5のいずれか1項に記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007159698A JP2008311545A (ja) | 2007-06-18 | 2007-06-18 | 表示装置 |
US12/155,788 US7777230B2 (en) | 2007-06-18 | 2008-06-10 | Display device |
CN200810109780.8A CN101329486A (zh) | 2007-06-18 | 2008-06-17 | 显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007159698A JP2008311545A (ja) | 2007-06-18 | 2007-06-18 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008311545A true JP2008311545A (ja) | 2008-12-25 |
Family
ID=40131462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007159698A Pending JP2008311545A (ja) | 2007-06-18 | 2007-06-18 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7777230B2 (ja) |
JP (1) | JP2008311545A (ja) |
CN (1) | CN101329486A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8743333B2 (en) | 2010-01-21 | 2014-06-03 | Japan Display Inc. | Liquid crystal display device and manufacturing method for same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5363009B2 (ja) * | 2008-02-29 | 2013-12-11 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
CN101728436A (zh) * | 2009-12-03 | 2010-06-09 | 友达光电股份有限公司 | 薄膜晶体管元件及其制作方法 |
KR20120042064A (ko) * | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 |
KR101774478B1 (ko) | 2010-10-22 | 2017-09-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04130735A (ja) * | 1990-09-21 | 1992-05-01 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JPH0629319A (ja) * | 1991-12-30 | 1994-02-04 | Gold Star Co Ltd | 薄膜トランジスタ |
JPH0738110A (ja) * | 1993-07-21 | 1995-02-07 | Toshiba Corp | 半導体装置の製造方法 |
JPH09186335A (ja) * | 1995-12-27 | 1997-07-15 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH1065185A (ja) * | 1997-06-09 | 1998-03-06 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JPH1093103A (ja) * | 1996-08-24 | 1998-04-10 | Lg Electron Inc | 薄膜トランジスタ液晶表示装置及びその製造方法 |
JPH1152423A (ja) * | 1997-08-06 | 1999-02-26 | Advanced Display:Kk | 液晶表示装置および該装置に用いられるアクティブマトリクス基板の製法 |
JPH11103068A (ja) * | 1997-09-29 | 1999-04-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH11177104A (ja) * | 1997-12-12 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置作製方法 |
JP2006106110A (ja) * | 2004-09-30 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビジョン装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
JP3379896B2 (ja) * | 1997-11-14 | 2003-02-24 | シャープ株式会社 | 液晶表示装置及びその検査方法 |
KR100494455B1 (ko) * | 2003-06-11 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판 및 그 제조방법 |
-
2007
- 2007-06-18 JP JP2007159698A patent/JP2008311545A/ja active Pending
-
2008
- 2008-06-10 US US12/155,788 patent/US7777230B2/en active Active
- 2008-06-17 CN CN200810109780.8A patent/CN101329486A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04130735A (ja) * | 1990-09-21 | 1992-05-01 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JPH0629319A (ja) * | 1991-12-30 | 1994-02-04 | Gold Star Co Ltd | 薄膜トランジスタ |
JPH0738110A (ja) * | 1993-07-21 | 1995-02-07 | Toshiba Corp | 半導体装置の製造方法 |
JPH09186335A (ja) * | 1995-12-27 | 1997-07-15 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH1093103A (ja) * | 1996-08-24 | 1998-04-10 | Lg Electron Inc | 薄膜トランジスタ液晶表示装置及びその製造方法 |
JPH1065185A (ja) * | 1997-06-09 | 1998-03-06 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JPH1152423A (ja) * | 1997-08-06 | 1999-02-26 | Advanced Display:Kk | 液晶表示装置および該装置に用いられるアクティブマトリクス基板の製法 |
JPH11103068A (ja) * | 1997-09-29 | 1999-04-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH11177104A (ja) * | 1997-12-12 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置作製方法 |
JP2006106110A (ja) * | 2004-09-30 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビジョン装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8743333B2 (en) | 2010-01-21 | 2014-06-03 | Japan Display Inc. | Liquid crystal display device and manufacturing method for same |
Also Published As
Publication number | Publication date |
---|---|
CN101329486A (zh) | 2008-12-24 |
US20080308811A1 (en) | 2008-12-18 |
US7777230B2 (en) | 2010-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
US11003012B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
TWI418038B (zh) | 顯示裝置 | |
JP5323604B2 (ja) | 表示装置及びその製造方法 | |
KR101243824B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2010230744A (ja) | 液晶表示装置及びその製造方法 | |
JP5384088B2 (ja) | 表示装置 | |
KR100876403B1 (ko) | 횡전계방식 액정 표시 장치 및 그 제조방법 | |
KR20110066737A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
KR20090060756A (ko) | 표시 패널 및 이의 제조방법 | |
KR101955992B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
JP2010039229A (ja) | 表示装置 | |
JP2008311545A (ja) | 表示装置 | |
JP5026162B2 (ja) | 液晶表示装置 | |
KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR20120015162A (ko) | 액정표시장치 및 그 제조방법 | |
JP5405770B2 (ja) | 表示装置およびその製造方法 | |
JP2005250228A (ja) | トランジスタアレイ基板 | |
KR102188068B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
KR20130067442A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
JP2009271105A (ja) | 液晶表示装置の製造方法 | |
KR20080072378A (ko) | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 | |
JP2003057670A (ja) | 液晶表示装置 | |
KR20110067369A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100201 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130611 |