JP5405770B2 - 表示装置およびその製造方法 - Google Patents
表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP5405770B2 JP5405770B2 JP2008164030A JP2008164030A JP5405770B2 JP 5405770 B2 JP5405770 B2 JP 5405770B2 JP 2008164030 A JP2008164030 A JP 2008164030A JP 2008164030 A JP2008164030 A JP 2008164030A JP 5405770 B2 JP5405770 B2 JP 5405770B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- semiconductor layer
- display device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
前記薄膜トランジスタは、
少なくとも、前記基板にパターン化された光吸収材層を形成する工程と、
前記光吸収材層の中央を交差して配置されるゲート電極を形成する工程と、
前記ゲート電極および光吸収材層を被って絶縁膜を形成する工程と、
前記絶縁膜上に前記ゲート電極と交差し前記光吸収材層の外方に延在する半導体層を形成する工程と、
前記光吸収材層と重なる部分の半導体層上にマスクを形成する工程と、
前記マスク上から不純物をドープして前記半導体層にソース・ドレイン領域を形成する工程と、
前記マスクをアッシングして前記半導体層のチャネル領域上に該マスクを残存させる工程と、
残存された前記マスク上から不純物をドープしてLDD領域を形成する工程
を経て形成することを特徴とする。
前記薄膜トランジスタは、
少なくとも、前記透明基板にパターン化された光吸収材層を形成する工程と、
前記光吸収材層の中央を交差して配置されるゲート電極を形成する工程と、
前記絶縁膜上に前記ゲート電極と交差し前記光吸収材層の外方に延在する半導体層を形成する工程と、
前記半導体層の上方に該半導体層をも被ってフォトレジスト膜を形成する工程と、
前記透明基板の前記半導体層か形成された面と反対側の面からの露光により、チャネル領域において膜厚が厚くLDD領域において膜厚が薄い前記フォトレジスト膜からなるマスクを形成する工程と、
前記マスク上から不純物をドープして前記半導体層にソース・ドレイン領域を形成する工程と、
前記マスクをアッシングして前記半導体層のチャネル領域上に該マスクを残存させる工程と、
残存された前記マスク上から不純物をドープしてLDD領域を形成する工程を経て形成することを特徴とする。
前記薄膜トランジスタは、前記基板上に形成されるゲート電極と、前記基板上に前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜の上面に前記ゲート電極を跨いで形成される半導体層と、を備え、
前記半導体層は、前記ゲート電極が重なる部分にチャネル領域を形成し、前記チャネル領域の外側に前記ゲート電極が重ならないようにLDD領域を形成し、さらに、前記LDD領域の外側にソース・ドレイン領域を形成し、
前記薄膜トランジスタは、前記ゲート電極の同層に形成され前記ゲート電極の外側に配置されるか、あるいは、前記ゲート電極の下層に形成、配置される非導電性の光吸収材層を有し、
前記光吸収材層は、前記LDD領域に重なるとともに前記ソース・ドレイン領域に重ならないように非導電性の光吸収材層を形成したことを特徴とする。
(表示装置の全体構成)
図2は、本発明による表示装置の実施例1を示す平面図である。図2は、たとえば携帯電話器に組み込まれる液晶表示装置の全体構成を示している。
図1は、前記基板SUB1上に形成される薄膜トランジスタの実施例1の断面図である。ここで、図1に示す薄膜トランジスタは、前記画素PIX、走査信号駆動回路V、RGBスイッチング回路RGBSにそれぞれ備えられる薄膜トランジスタの全てに適用させる必要はない。特に、オフ電流の増加を抑制する必要のある薄膜トランジスタだけに適用するようにしてもよい。
図3(a)ないし(d)、および図4(a)、(b)は、図1に示した薄膜トランジスタの製造方法の一実施例を示す工程図である。以下、工程順に説明をする。
基板SUB1の表面に、下地層2、光吸収材層3a、および金属等からなる導電層4aを順次形成する。
前記導電層4aの上面に、周知のフォトレジスト技術によって所定パターンのフォトレジスト膜5を形成する。このフォトレジスト膜5のパターンは、前記光吸収材層3aにおいて得ようとするパターンに合わせて形成する。
前記フォトレジスト膜5を除去する。そして、基板SUB1の表面にゲート電極4、光吸収材層3、下地層2を被ってゲート絶縁膜6を形成する。
前記無機絶縁膜8上に、周知のフォトレジスト技術によって所定パターンのフォトレジスト膜9を形成する。このフォトレジスト膜9は、前記半導体層PSにおいて、チャネル形成領域、LDD形成領域を被い、ソース・ドレイン形成領域を被うことのないパターンで形成する。
前記フォトレジスト膜9をアッシングし、該フォトレジスト膜9が前記半導体層PSのチャネル形成領域上において残存し、LDD形成領域上において除去されるまで前記アッシングを行う。これにより、前記半導体層PSのチャネル形成領域上に形成されるフォトレジスト膜9'を形成でき、フォトリソグラフィ技術の適用を回避できる効果を奏する。
前記フォトレジスト膜9'を除去する。そして、絶縁膜12を形成する。次に、前記絶縁膜12および無機絶縁膜8にスルーホールTHを形成し、前記半導体層PSのソース・ドレイン領域10の一部を露出する。そして、前記絶縁膜12上に、前記スルーホールTHを通して前記ソース・ドレイン領域10と電気的に接続されたソース・ドレイン電極13を形成する。
図1に示した薄膜トランジスタは、その光吸収材層3をアモルファスシリコンで形成したものである。しかし、これに限定されることはなく、アモルファスシリコンゲルマニウム、あるいはアモルファスゲルマニウムであってもよい。また、前記光吸収材層3をたとえば黒色顔料を含有させた樹脂層によって構成してもよい。
図5(a)ないし(d)、および図6(a)、(b)は、図1に示した薄膜トランジスタの製造方法の他の実施例を示す工程図である。実施例1における製造方法の場合と比較して、図5(d)、図6(a)、および図6(b)が異なっている。以下、工程順に説明をする。
基板SUB1の表面に、下地層2、光吸収材層3a、および金属等からなる導電層4aを順次形成する。
前記導電層4aの上面に、周知のフォトレジスト技術によって所定パターンのフォトレジスト膜5を形成する。このフォトレジスト膜5のパターンは、前記光吸収材層3aにおいて得ようとするパターンに合わせて形成する。
前記フォトレジスト膜5を除去する。そして、基板SUB1の表面にゲート電極4、光吸収材層3、下地層2を被って絶縁膜6を形成する。
前記無機絶縁膜8側の面の全域にフォトレジスト膜9を形成する。そして、基板SUB1の裏面側から露光を行うことによって、前記フォトレジスト膜9を感光させる。
前記フォトレジスト膜9の現像によってフォトレジスト膜9'を形成する。該フォトレジスト膜9'は、前記ゲート電極4が形成されている領域上のフォトレジスト膜(図中符号9aで示す)において膜減りは僅かとなり、前記光吸収材層3が形成され前記ゲート電極4が形成されていない領域上のフォトレジスト膜(図中符号9bで示す)において膜減りは比較的大きく、前記光吸収材層3が形成されていない領域のフォトレジスト膜は完全に除去されるようになる。
前記フォトレジスト膜9'をアッシングし、該フォトレジスト膜9'が前記半導体層PSのチャネル形成領域上において残存し、LDD形成領域上において除去されるまで前記アッシングを行う。これにより、前記半導体層PSのチャネル形成領域上のみに形成されるフォトレジスト膜9"を形成でき、フォトリソグラフィ技術の適用を回避できる効果を奏する。
前記フォトレジスト膜9"を除去する。そして、絶縁膜12を形成する。次に、前記絶縁膜12および無機絶縁膜8にスルーホールTHを形成し、前記半導体層PSのソース・ドレイン領域10の一部を露出する。そして、前記絶縁膜12上に、前記スルーホールTHを通して前記ソース・ドレイン領域10と電気的に接続されたソース・ドレイン電極13を形成する。
Claims (13)
- 薄膜トランジスタが基板に形成されている表示装置の製造方法であって、
前記薄膜トランジスタは、
少なくとも、前記基板にパターン化された光吸収材層を形成する工程と、
前記光吸収材層の中央を交差して配置されるゲート電極を形成する工程と、
前記ゲート電極および光吸収材層を被って絶縁膜を形成する工程と、
前記絶縁膜上に前記ゲート電極と交差し前記光吸収材層の外方に延在する半導体層を形成する工程と、
前記光吸収材層と重なる部分の半導体層上にマスクを形成する工程と、
前記マスク上から不純物をドープして前記半導体層にソース・ドレイン領域を形成する工程と、
前記マスクをアッシングして前記半導体層のチャネル領域上に該マスクを残存させる工程と、
残存された前記マスク上から不純物をドープしてLDD領域を形成する工程
を経て形成することを特徴とする表示装置の製造方法。 - 前記光吸収材層は、アモルファスシリコンであることを特徴とする請求項1に記載の表示装置の製造方法。
- 前記光吸収材層は、アモルファスシリコンゲルマニウムであることを特徴とする請求項1に記載の表示装置の製造方法。
- 前記光吸収材層は、アモルファスゲルマニウムであることを特徴とする請求項1に記載の表示装置の製造方法。
- 薄膜トランジスタが透明基板に形成されている表示装置の製造方法であって、
前記薄膜トランジスタは、
少なくとも、前記透明基板にパターン化された光吸収材層を形成する工程と、
前記光吸収材層の中央を交差して配置されるゲート電極を形成する工程と、
前記絶縁膜上に前記ゲート電極と交差し前記光吸収材層の外方に延在する半導体層を形成する工程と、
前記半導体層の上方に該半導体層をも被ってフォトレジスト膜を形成する工程と、
前記透明基板の前記半導体層か形成された面と反対側の面からの露光により、チャネル領域において膜厚が厚くLDD領域において膜厚が薄い前記フォトレジスト膜からなるマスクを形成する工程と、
前記マスク上から不純物をドープして前記半導体層にソース・ドレイン領域を形成する工程と、
前記マスクをアッシングして前記半導体層のチャネル領域上に該マスクを残存させる工程と、
残存された前記マスク上から不純物をドープしてLDD領域を形成する工程を経て形成することを特徴とする表示装置の製造方法。 - 前記光吸収材層は、アモルファスシリコンであることを特徴とする請求項5に記載の表示装置の製造方法。
- 前記光吸収材層は、アモルファスシリコンゲルマニウムであることを特徴とする請求項5に記載の表示装置の製造方法。
- 前記光吸収材層は、アモルファスゲルマニウムであることを特徴とする請求項5に記載の表示装置の製造方法。
- 薄膜トランジスタが基板に形成されている表示装置であって、
前記薄膜トランジスタは、前記基板上に形成されるゲート電極と、前記基板上に前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜の上面に前記ゲート電極を跨いで形成される半導体層と、を備え、
前記半導体層は、前記ゲート電極が重なる部分にチャネル領域を形成し、前記チャネル領域の外側に前記ゲート電極が重ならないようにLDD領域を形成し、さらに、前記LDD領域の外側にソース・ドレイン領域を形成し、
前記薄膜トランジスタは、前記ゲート電極の同層に形成され前記ゲート電極の外側に配置されるか、あるいは、前記ゲート電極の下層に形成、配置される非導電性の光吸収材層を有し、
前記光吸収材層は、前記LDD領域に重なるとともに前記ソース・ドレイン領域に重ならないように非導電性の光吸収材層を形成したことを特徴とする表示装置。 - 前記光吸収材層は、平面的に観て、前記チャネル領域およびLDD領域に重ねられて形成され、前記ゲート電極は、前記光吸収材層の上層に形成され、前記チャネル領域に重ねられて形成されていることを特徴とする請求項9に記載の表示装置。
- 前記光吸収材層は、アモルファスシリコンであることを特徴とする請求項9に記載の表示装置。
- 前記光吸収材層は、アモルファスシリコンゲルマニウムであることを特徴とする請求項9に記載の表示装置。
- 前記光吸収材層は、アモルファスゲルマニウムであることを特徴とする請求項9に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164030A JP5405770B2 (ja) | 2008-06-24 | 2008-06-24 | 表示装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164030A JP5405770B2 (ja) | 2008-06-24 | 2008-06-24 | 表示装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010161A JP2010010161A (ja) | 2010-01-14 |
JP5405770B2 true JP5405770B2 (ja) | 2014-02-05 |
Family
ID=41590349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164030A Expired - Fee Related JP5405770B2 (ja) | 2008-06-24 | 2008-06-24 | 表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5405770B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106024633A (zh) * | 2016-06-23 | 2016-10-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 |
JP7045185B2 (ja) * | 2017-12-27 | 2022-03-31 | 株式会社ジャパンディスプレイ | アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子 |
CN108389968B (zh) * | 2018-02-28 | 2021-04-06 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制备方法及显示器件 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01216319A (ja) * | 1988-02-24 | 1989-08-30 | Fuji Electric Co Ltd | 表示パネル内組み込み薄膜素子 |
JPH0220832A (ja) * | 1988-07-08 | 1990-01-24 | Fujitsu Ltd | アモルファスシリコン薄膜トランジスタ |
JPH07176748A (ja) * | 1993-12-17 | 1995-07-14 | Toshiba Corp | 液晶表示装置の製造方法 |
JPH09326495A (ja) * | 1996-04-03 | 1997-12-16 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JP2005051223A (ja) * | 2003-07-11 | 2005-02-24 | Nec Corp | 薄膜トランジスタ、tft基板、液晶表示装置、及び、薄膜トランジスタの製造方法 |
-
2008
- 2008-06-24 JP JP2008164030A patent/JP5405770B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010010161A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10403705B2 (en) | Organic light emitting display device and method for manufacturing the same | |
KR101679252B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치 | |
KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
JP5323604B2 (ja) | 表示装置及びその製造方法 | |
US7968387B2 (en) | Thin film transistor and method of fabricating thin film transistor substrate | |
US20080061296A1 (en) | Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same | |
JP5384088B2 (ja) | 表示装置 | |
KR101059024B1 (ko) | 표시 장치 | |
CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
KR20060118063A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
JP5405770B2 (ja) | 表示装置およびその製造方法 | |
KR20110072042A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
KR102347961B1 (ko) | 표시 장치 및 그 제조 방법 | |
JP2008311545A (ja) | 表示装置 | |
JP5346477B2 (ja) | 表示装置およびその製造方法 | |
JP5337414B2 (ja) | 表示装置およびその製造方法 | |
KR100645036B1 (ko) | 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법 | |
JP2009210681A (ja) | 表示装置及びその製造方法 | |
KR101136410B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
KR101856209B1 (ko) | 액정표시장치의 박막트랜지스터 및 그 제조방법 | |
KR20060102173A (ko) | 액정표시장치용 박막 트랜지스터 및 이의 제조 방법 | |
JP5346494B2 (ja) | 表示装置およびその製造方法 | |
JP2010113151A (ja) | 表示装置 | |
JP4725544B2 (ja) | 電気光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5405770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |