JPH11177104A - 薄膜半導体装置作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 積層形成を行うボトムゲート型の半導体装置
の製造において、界面の汚染のうち特に従来の方法では
除去できない炭素の一重結合を含む汚染物を除去し、清
浄な界面を得る。 【解決手段】 水素ラジカルならびに水素イオンなどの
活性化した水素を、プラズマ法または触媒法によって形
成し、それによって基板上の被積層形成面上の炭素の一
重結合を含む汚染物を、そのラジカル等によってガス化
して除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヘッパーフィルタ
ーを用いたクリーンルーム内でのプロセス等の炭素汚染
を避けることのできない半導体装置製造工程において、
その汚染を除去して、清浄な半導体界面を提供する半導
体装置の製造方法に関するものである。特に、液晶ディ
スプレイ分野などの薄膜半導体を利用した薄膜トランジ
スタ（ＴＦＴ）の作製方法において、ゲート絶縁膜と活
性層の界面の炭素による汚染物の除去、ならび有機シラ
ン系ソースを用いて成膜するゲート絶縁膜中の炭素不純
物の除去に関しており、清浄な半導体界面と、低炭素濃
度のゲート絶縁膜を提供する薄膜半導体装置の作製方法
に関するものである。

【０００２】

【従来技術】半導体装置の製造方法において、表面の汚
染物の除去ならびに汚染の防止は、昔からの課題として
その除去方法には色々な手法が確立してきている。重金
属の除去に対しては、過酸化水素水に塩酸を加えたもの
によって除去する方法などはかなり広く知られている。
また、物理吸着物の除去に関しては、超音波のキャビテ
ーションを利用した洗浄やブラシによる洗浄などがよく
利用されている。

【０００３】また、絶縁基板上に多数の薄膜トランジス
タを形成する、液晶ディスプレイ分野においても、正珪
酸四エチル 化学式Ｓｉ（ＯＣ₂ Ｈ₅ ）₄ （いわゆるＴ
ＥＯＳ）をソースガスとして用いて、その段差被覆性の
良さを利用して、薄膜トランジスタ配線のいわゆる段切
れなどを低減させている。また、シリコンウェハなどの
高温ではなく、６００℃以下のプロセスを用いる液晶デ
ィスプレイ分野では、層間絶縁膜以外にもゲート酸化膜
や下地膜としても用いられている。

【０００４】液晶ディスプレイなどにも応用されている
薄膜トランジスタ（ＴＦＴとも呼ぶ）では、ガラス基板
などの絶縁基板の上に成膜する下地膜、ゲート絶縁膜、
層間絶縁膜などにも、正珪酸四エチルをソースガスとし
て熱ＣＶＤ法、プラズマＣＶＤ法などによって成膜され
ている。しかしながら、炭素の残存が多く、酸化膜とし
ての特性に問題を残している。

【０００５】表面に付着している炭素等の有機物に関し
ては、過酸化水素水に硫酸を加えた溶液での洗浄やオゾ
ンあるいは酸素プラズマによるドライアッシングなどが
よく知られている。しかしながら、本発明者らの研究に
よって炭素の除去に関しては、さらに複雑な状況がある
ことが判明した。炭素の汚染混入がどこからあるのかと
いえば、フォトリソプロセス中に、任意のパターンを形
成するために用いるフォトレジストは感光性有機物であ
り、炭素汚染の原因にもなる。

【０００６】また、半導体装置の作製において、薄膜プ
ロセスはもはや必須用件であり、そのための真空装置も
必須装置となっているが、真空装置の真空にするための
真空ポンプには、いまだ油を用いているものもあり、炭
素汚染の原因にもなる。それ以外にも、基板キャリアと
して用いるテフロン（ＰＦＡ）、ポリプロピレン（Ｐ
Ｐ）、ポリフッ化ビニリデン（ＰＶＤＦ）、３フッ化エ
チレン共有合樹脂（ＥＣＴＦＥ）、４フッ化エチレン共
有合樹脂（ＥＴＦＥ）、ポリエチレン（ＰＥ）などから
の蒸気圧や、クリーンルーム内の床材、壁材フィルター
などからの汚染もある。

【０００７】フォトリソ工程後にドライアッシングを行
い、各工程の直前に、過酸化水素水に塩酸を１対１で加
えた溶液を８０℃に加熱して用いていることで有機物の
除去を行い（以後、ウェットアッシングと呼ぶ）、すぐ
に次の処理を行なうようにすることが従来の方法であ
る。ドライアッシングとウェットアッシングによって、
ほとんどの有機物を取り除くことができるように思われ
ていたが、公知のＸＰＳ測定によって、基板表面の炭素
汚染を評価すると、Ｃ−Ｃの結合（炭素の一重結合）の
みほとんど除去されていないことが判明した。

【０００８】図２に、フォトレジスト塗布、プリベー
ク、露光、現像、ポストベーク、レジスト剥離後の基板
表面２１（図２の中の破線グラフ）と、その基板をドラ
イアッシングとウェットアッシングを行なった後の基板
の表面２２（図２の中の実線グラフ）を、ＸＰＳを用い
て測定したものである。測定条件としては、出来るだけ
表面の情報を得るためにディテクターの角度を１５°に
し、基板表面での１ｍｍΦのエリアを測定した。横軸
は、結合エネルギーを示しており単位はｅＶであり、縦
軸はディテクターの強度であり単位は任意単位である。

【０００９】図２のグラフを見るとドライアッシングと
ウェットアッシングを行なう前（破線）と後（実線）で
２８４．８ｅＶ付近のピークが大きくなり、それ以外の
ピークは全て減少していることがわかる。２８４．８ｅ
Ｖのピークは、Ｃ−Ｃの一重結合の存在を示している。

【００１０】これは、炭素の一重結合を取り除くこと
が、従来のドライアッシングとウェットアッシングでは
非常に難しく、ほとんど不可能であることを示してい
る。この炭素は不純物として、その基板表面に残存する
ために、その上に例えば酸化膜などを形成すると、酸化
膜との界面に炭素が残り、界面での再結合中心となりま
た電荷捕獲などを起こし、薄膜トランジスタの移動度等
の半導体の電気特性を低下させ、また結合状態が安定し
ていないために、電界がかかりつづけることで時間的に
界面状態が変化し信頼性をも落としていた。

【００１１】また、本出願人による発明特開平４─１７
７７３５号には、スパッタ装置によって成膜する前に、
１００％水素を用いて基板にバイアスを印加して半導体
表面のプラズマ水素クリーニングを行うことに関して記
載されている。しかしながら、この発明を出願する時点
では、炭素の一重結合に対して水素ラジカルが効果をも
たらすことが判明していなかったために、基板にバイア
スを印加して水素イオンによるスパッタ効果を用いて半
導体表面のクリーニングを行っていた。

【００１２】そのために、界面特性を良好にするために
は不純物の除去の効果と、スパッタによる損傷とのバラ
ンスをとる必要があるためにプロセスマージンを余り大
きくできない。そのために、このプラズマ水素クリーニ
ングを利用できるプロセスが限定されていた。

【００１３】また、表面の炭素汚染のみらず有機シラン
系ソースを用いた、成膜中の炭素汚染も大きな問題とな
っている。正珪酸四エチルを用いた成膜方法として、従
来からよく用いられているものとして、プラズマＣＶＤ
法として、平行平板電極を有する真空引き可能なチャン
バーの中に、成膜を行いたい基板を配置する。

【００１４】この時、平行平板電極の片側を高周波電源
に接続し、いわゆるカソードに接続する。他方の電極を
アースに接続してあり、基板はアース側の電極いわゆる
アノード側に配置される。正珪酸四エチルは、常温で液
体のために加熱して蒸気圧を高めてチャンバーへ導入す
るか、タンクにキャリアガスをバブリングさせてキャリ
アガスとともにチャンバーへ導入させる。プラズマ中で
分解された正珪酸四エチルは、前駆体を形成し、基板上
にて、流動的に動くことが特徴的で、それによって段差
被覆性のよい膜を形成できる特徴をもっている。

【００１５】基板を動く前駆体同士がぶつかり合い、ま
たそれにプラズマ中で形成された酸素イオンや酸素ラジ
カル、オゾンが衝突して、表面にて引抜き反応を起こ
し、そこでＳｉＯ_X を形成する。酸素の量を多く導入す
ると、表面での正珪酸四エチルから形成された前駆体か
らの引抜き反応が促進して、炭素の量は減少するが、逆
に段差被覆性が悪い膜となる。

【００１６】酸素の導入量を少なめにすると、段差被覆
性は向上するが、炭素や酸素と水素の結合が多く残存
し、吸湿性の高い膜になる。赤外吸収による測定を行う
と、３６６０ｃｍ^-2付近の吸収が、時間の経過とともに
増えてくるような膜となる。３６６０ｃｍ^-2付近の吸収
は、主にＳｉ−ＯＨの結合による吸収であり、成膜され
た膜が吸湿性であることをしめしている。

【００１７】正珪酸四エチルを用いた、他の成膜方法と
しては、オゾンと熱による常圧ＣＶＤ法がある。これ
は、３００〜４００℃に加熱させた基板上に、Ｎ₂ によ
って正珪酸四エチルのタンクをバブリングして反応室に
導入させ、また酸素はオゾナイザーを通してオゾンを発
生させてチャンバーに導入させるものである。この方法
では、段差被覆性が高くかつ成膜速度も大きいことか
ら、ＬＳＩやＤＲＡＭ等のメモリなどの多層配線が必要
とされる層間絶縁膜等にも用いられる。その後、エッチ
バックやＳＯＧ（ＳＰＩＮ ＯＮ ＧＬＡＳＳ）やＣＭ
Ｐ（ＣＨＥＭＩＣＡＬ ＭＥＣＨＡＮＩＣＡＬ ＰＯＬ
ＩＳＨＩＮＧ）などを併用して、いわゆる平坦化を行っ
ている。

【００１８】

【発明が解決しようとする課題】薄膜半導体装置製造工
程における、基板表面の炭素の汚染物の中でも特に、従
来のウェットアッシング、ドライアッシングではほとん
ど除去できない炭素の一重結合（Ｃ−Ｃ）による不純物
を低減させることによって各種半導体形成界面での炭素
による不純物による電気特性の劣化、信頼性の低下等を
低減させる。特に、活性層半導体とゲート絶縁膜の界面
の炭素汚染物を減少させる。

【００１９】また、正珪酸四エチルのごとき有機系ガス
をソースとして成膜を行う場合に、段差被覆性を向上さ
せると吸湿性および炭素含有量が増え、その結果信頼性
の欠如、半導体特性の不良好性をまねいていた。また、
含有炭素量を減少させるために、正珪酸四エチルのごと
き有機シラン系ガスに酸素を多量に加えると、段差被覆
性を悪化させ、配線切れなどをおこし、その結果信頼性
の欠如、半導体特性の不良好性をまねいていた。

【００２０】本発明を用いることで上記のような問題を
解消して、段差被覆性がよく、炭素の含有量を従来より
減少させ、吸湿性を少なくし、成膜速度も大きくするこ
とが可能である。本発明を用いることで、半導体界面の
炭素不純物を減少させ、かつ、有機シラン系ソースを用
いて成膜するゲート絶縁膜中の炭素を、その段差被覆性
を失わせずして、減少させることができる。

【００２１】

【課題を解決するための手段】本明細書で開示する本発
明の第１の構成は、絶縁基板上に、ゲート電極、ゲート
絶縁膜、半導体層があり、半導体層には、ソース・ドレ
イン領域をもつボトムゲート型の薄膜半導体装置の作製
方法において、前記半導体層を成膜する前に、被膜形成
面上を、活性水素によって炭素汚染物を減少させること
を特徴とする薄膜半導体装置作製方法である。

【００２２】また、本発明の第２の構成は、絶縁基板上
に、ゲート電極、ゲート絶縁膜、半導体層があり、半導
体層には、ソース・ドレイン領域をもつボトムゲート型
の薄膜半導体装置の作製方法において、前記半導体層を
成膜する前に、被膜形成面上を、活性酸素に触れさせる
工程を有し、その工程の後で活性水素によって被膜形成
面上の炭素汚染物を減少させることを特徴とする薄膜半
導体装置作製方法である。

【００２３】また、本発明の第３の構成は、絶縁基板上
に、ゲート電極、ゲート絶縁膜、半導体層があり、半導
体層には、ソース・ドレイン領域をもつボトムゲート型
の薄膜半導体装置の作製方法において、前記半導体層を
成膜する前に、被膜形成面上を、活性水素によって炭素
汚染物を減少させ、その工程の後で活性化した酸素に被
膜形成面を触れさせることを特徴とする薄膜半導体装置
作製方法。

【００２４】また、本発明の第４の構成は、絶縁基板上
に、ゲート電極、ゲート絶縁膜、半導体層があり、半導
体層には、ソース・ドレイン領域をもつボトムゲート型
の薄膜半導体装置の作製方法において、前記半導体層を
成膜する前に、前記半導体層の被膜形成面上を、活性水
素と活性酸素の混合によって炭素汚染物を減少させるこ
とを特徴とする薄膜半導体装置作製方法である。

【００２５】また、本発明の第５の構成は、絶縁基板上
に、半導体層、ゲート絶縁膜、ゲート電極があり、半導
体層には、ソース・ドレイン領域をもつボトムゲート型
の薄膜半導体装置の作製方法において、前記ゲート絶縁
膜の成膜工程において、少なくとも有機シラン系ソース
と活性酸素と活性水素を用いて炭素不純物の少ない前記
ゲート絶縁膜を形成することを特徴とする薄膜半導体装
置作製方法である。

【００２６】また、上記第１乃至第５の構成において、
前記活性水素の発生をプラズマ法あるいは、触媒法によ
っておこなうことを特徴としている。

【００２７】また、上記第１乃至第５の構成において、
活性水素および／または活性酸素によって半導体層の被
膜形成面の炭素汚染物を減少させた後に、前記半導体層
の被膜形成面を大気に触れさせることなく、半導体層を
形成することを特徴としている。

【００２８】また、上記第１乃至第５の構成において、
Ｈ₂ Ｏを用いて前記半導体層の被膜形成面の炭素汚染物
を減少させた後に、前記半導体層の被膜形成面を大気に
触れさせることなく、半導体層を形成することを特徴と
している。

【００２９】また、上記構成において、前記半導体層を
横方向に結晶化させたことを特徴としている。

【００３０】また、上記構成において、前記ゲート電極
がポリシリコンであることを特徴としている。

【００３１】

【発明の実施の形態】基板表面に付着したＣ−Ｃの一重
結合による不純物を取り除くことに関して本発明者は、
水素ラジカルあるいは水素イオンなどの活性水素が有効
に作用することを発見した。これは、前述の水素のスパ
ッタ効果も利用したクリーニングのプロセスマージンを
広げるための研究の中で発見されたものである。スパッ
タによる界面の損傷がほとんどなく、しかも炭素の不純
物を取り除くことに、活性水素が有効に作用するため
に、良好な界面を作製できる。

【００３２】また、スパッタによるクリーニングでは、
スパッタ損傷を含むために不純物の除去の効果と、損傷
のバランスを取る必要があるためにプロセスマージンを
大きくできなかったが、活性水素を用いるために、スパ
ッタ損傷が無く不純物除去を行えるためにプロセスマー
ジンを大きくすることができる。水素ラジカルだけでも
十分な効果があるが、それに酸素ラジカルあるいはオゾ
ンまたは酸素イオンなどの活性酸素を加えるとその除去
効果は増大することもわかった。これは、炭素結合に対
して水素ならびに酸素のラジカル等が反応しＣＨ_X 、Ｃ
Ｏ_X 、ＣＯＨ等の気体を形成し、それによって結果的に
炭素がガス化する。

【００３３】水素のラジカルあるいは水素イオンを発生
させるためには、例えば平行平板電極型のプラズマ装置
の中に、基板を配置する。この時の基板は、プラズマイ
オン等の損傷を受けないようにするために、陽極（アノ
ード）側に配置した方がよく、基板を加熱できるように
すると、熱による離脱も作用し効果は増進される。

【００３４】熱を加える場合は、基板が石英やＳｉウェ
ハのような比較的耐熱性の高いものであれば基板温度を
９００℃やそれ以上にすることも可能であるので、プラ
ズマ装置のチャンバーは、石英製のものを用いることは
有効である。また、Ｓｉウェハや石英基板上にＡｌなど
融点の低い金属等がすでに存在している場合や硝子基板
を用いる場合などは基板温度をそう高くすることができ
ないので、プラズマ装置のチャンバーは、ステンレス等
の金属を使う方が便利である。

【００３５】水素ガスを、導入して平行平板電極の間
に、高周波電力を印加すると、プラズマが発生する。プ
ラズマ中では、水素イオン、電子とともに活性の高い中
性の水素ラジカルが発生する。このラジカルあるいはイ
オンなどの活性なものの量を増やすには、高周波電力を
増加することも有用ではあるが、電子サイクロトロン共
鳴を利用したマイクロ波を用いるとさらに水素ラジカル
とイオンの量を増加することが可能である。発生した水
素ラジカルとイオンは、基板表面に達し、そこで炭素の
一重結合Ｃ−Ｃと反応して、其を除去する。反応して、
ガス化した炭素は、ポンプによって排気される。

【００３６】また、加熱された水素をＰｄ／Ａｌ₂ Ｏ₃
やＰｄ／ＣやＲｕ／Ｃなどの触媒に触れさせると、触媒
作用によって水素ラジカルが発生するために、プラズマ
損傷を起こさずに、水素ラジカルを基板表面まで運び、
そこで炭素の一重結合を除去することができる。

【００３７】炭素の一重結合以外の、Ｃ＝Ｃ、Ｃ−Ｏ、
Ｃ＝Ｏ、などを効果的に取り除くためには、酸素ラジカ
ルあるいはオゾンや酸素イオンを用いることは非常に有
効である。酸素ラジカル等が炭素の結合に触れると、Ｃ
Ｏ_X の形でガス化しいわゆるアッシング処理をすること
が可能である。

【００３８】酸素のラジカルあるいはオゾンまたは酸素
イオンなどの活性酸素を発生させるためには、例えば平
行平板電極型のプラズマ装置の中に、基板を配置する。
この時の基板は、プラズマ中のイオン等の損傷を受けな
いようにするために、陽極（アノード）側に配置した方
がよく、基板を加熱できるようにすると、熱による離脱
も作用し効果は増進される。

【００３９】酸素ガスを、導入して平行平板電極の間
に、高周波電力を印加すると、プラズマが発生する。プ
ラズマ中では、酸素イオン、電子とともに活性の高い中
性の酸素ラジカルやオゾンが発生する。このラジカル等
の量を増やすには、高周波電力を増加することも有用で
はあるが、電子サイクロトロン共鳴を利用したマイクロ
波を用いるとさらに酸素ラジカル等の量を増加すること
が可能である。発生した酸素ラジカル等は、基板表面に
達し、そこで炭素結合と反応して、其を除去する。反応
してガス化した炭素は、ポンプによって排気される。

【００４０】また、酸素ガスに紫外線を照射すると大量
のオゾンを発生するために、プラズマ損傷を起こさず
に、水素ラジカルを基板表面まで運び、そこで炭素重結
合を除去することができる。

【００４１】活性水素ならびに活性酸素によって、基板
表面の炭素を除去するに際して、双方を用いることは非
常に有効である。まず、活性酸素を用いて主に炭素の一
重結合以外の炭素結合からなる炭素不純物を除去し、そ
の後に、活性水素によって主に炭素の一重結合からなる
炭素不純物を除去することも可能である。また、活性水
素と活性酸素を混在させて同時に除去することも可能で
ある。

【００４２】活性水素と活性酸素を混在させるために
は、プラズマの発生が可能な、平行平板型プラズマ装置
や電子サイクロトロンを利用したマイクロ波プラズマ装
置などに水素ガスと酸素ガスを同時に導入して、そこで
プラズマを発生することで水素イオン、水素ラジカル、
酸素イオン、酸素ラジカル、オゾンを同時に発生させ、
基板表面の炭素を除去し、除去された炭素は真空ポンプ
によって排気される。

【００４３】特に、加熱されたＰｄ／Ａｌ₂ Ｏ₃ やＰｄ
／ＣやＲｕ／Ｃなどの触媒があり、さらに紫外線が照射
されている処理室に水素と酸素を導入すると、水素は触
媒反応によって水素ラジカルを発生し、酸素は紫外線に
よってオゾンを発生し、基板にプラズマ損傷を与えずに
基板表面の炭素不純物を除去することができる。

【００４４】水素と酸素を用いて、活性水素、活性酸素
を発生させる以外に、Ｈ₂ Ｏを用いることもできる。プ
ラズマの発生が可能な平行平板型プラズマ装置や電子サ
イクロトロンを利用したマイクロ波プラズマ装置などに
Ｈ₂ Ｏを導入する。

【００４５】Ｈ₂ Ｏを導入するには、幾つかの方法があ
る。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリアガス
としてＨ₂ Ｏの入ったタンクをバブリングし、それによ
ってＨ₂ Ｏを気体として処理室へ運ぶ。また、Ｈ₂ Ｏの
入ったタンクから処理室までの全てを加熱して、Ｈ₂ Ｏ
の蒸気圧を大きくし気体のまま処理室にはこぶ方法もあ
る。

【００４６】導入されたＨ₂ Ｏはプラズマによって分解
され水素イオン、水素ラジカル、酸素イオン、酸素ラジ
カル、オゾンを同時に発生する。これによって基板表面
の炭素不純物を除去することができる。除去された炭素
は真空ポンプによって排気される。

【００４７】図１に、本発明によって得られた基板表面
のＸＰＳによる炭素不純物の除去程度を示すグラフを示
す。フォトレジスト塗布、プリベーク、露光、現像、ポ
ストベーク、レジスト剥離、その後１日クリーンルーム
内にて放置した後の基板表面１１（図１の中の破線グラ
フ）と、その基板をドライアッシングとウェットアッシ
ングを行なった後の基板の表面（図１の中の一点破線グ
ラフ）を、フォトレジスト塗布、プリベーク、露光、現
像、ポストベーク、レジスト剥離、その後１日クリーン
ルーム内にて放置した後に本発明を用いて炭素不純物を
除去した後の基板表面１３（図１の中の実線グラフ）
を、ＸＰＳを用いて測定したものである。測定条件とし
ては、出来るだけ表面の情報を得るためにディテクター
の角度を１５°にし、基板表面での１ｍｍΦのエリアを
測定した。横軸は、結合エネルギーを示しており単位は
ｅＶであり、縦軸はディテクターの強度であり単位は任
意単位である。

【００４８】図１のグラフを見ると、ドライアッシング
とウェットアッシングを行なう前１１と後１２で２８
４．８ｅＶ付近のピークが大きくなり、それ以外のピー
クは全て減少していることがわかる。また、本発明を用
いたグラフ１３では２８４．８ｅＶ付近のピークも大幅
に減少していることが判る。

【００４９】本発明を用いてもピークが完全にゼロにな
らない理由としては、測定がその場測定になっておらず
本発明を用いて炭素不純物を除去した後に、間が空いた
ために、付着した炭素不純物もあると思われる。しかし
ながら、本発明を用いない場合と比較して、大幅な効果
が見られる。本発明を用いることで、炭素の一重結合を
もつ炭素汚染物を減少させることができる。

【００５０】また、正珪酸四エチルを用いて、プラズマ
ＣＶＤ法によって酸化膜を形成する場合に、成膜中に炭
素を減少させる方法として、酸素と正珪酸四エチルを混
合して成膜していたが、水素ラジカルと水素イオンなど
の活性水素を成膜中に用いることにその効果のあること
を発見した。水素ラジカルと水素イオンなどの活性水素
は、炭素と反応してＣＨ_X を形成し炭素をガス化してし
まう。特に炭素の一重結合であるＣ−Ｃの結合を切りＣ
Ｈ₄ やＣ−ＯＨなどとして、ガス化することで成膜中の
炭素を除去することが可能である。

【００５１】水素は、酸素と比較して、炭素に対するい
わゆる脱炭素の効果があり、かつ原子が小さいために膜
および基板に対する水素イオンによるスパッタ効果は、
酸素と比較した場合にほとんど無視してよい程度しかな
い。そのため、正珪酸四エチル、酸素、水素を混合させ
てプラズマＣＶＤにより成膜をする場合に、正珪酸四エ
チルと酸素の混合比は、段差被覆性がよく生産性のよい
成膜速度となるように決定し、脱炭素のために水素を混
合させる系をとる。特に正珪酸四エチルの０．０１〜
０．５倍の量を導入した時に効果が大きい。

【００５２】それによって、プラズマによって発生した
正珪酸四エチルからの前駆体と酸素イオンやオゾンや酸
素ラジカルは、基板表面での成膜に関する表面反応を繰
り返しながら、前駆体はいろいろ種類の前駆体に変化し
ながら基板表面を流動して段差被覆性の良い酸化膜を形
成していく。そこで酸化膜を前駆体と酸素イオンやオゾ
ンや酸素ラジカルの反応によって形成させていく中で、
水素イオンや水素ラジカルが基板表面の炭素原子と反応
して炭素をガス化する。ガス化された炭素は、真空ポン
プによって排気される。

【００５３】常圧ＣＶＤを用いた成膜に対して本発明を
利用する場合は、水素の一部をを水素ラジカルにするた
めに触媒法を用いる。触媒としては、白金、パラジュー
ム、還元ニッケル、コバルト、チタン、パナジウム、タ
ンタル等の３ｄ−遷移金属またはアルミニウム、ニッケ
ル、白金・珪素、白金・塩素、白金・レニウム、ニッケ
ル・モリブデン、コバルト・モリブデン、等の金属化合
物、又は上記遷移金属とアルミナ、シリカゲル等の混合
または化合物あるいは、ラネーコバルト、ルテニウム、
パラジウム、ニッケル、等あるいはそれらと炭素の混合
または化合物が適当であるが、これを粒状、網状または
粉末状態で使用する。

【００５４】ただし、低融点で反応性物質の初期吸着速
度を著しく高める物質、および物質内に容易に気化し易
いナトリウムなどのアルカリ金属を含む物質、例えば
銅、タングステン、等は好ましくない。実験によると反
応性物質の分解温度以上では触媒に著しい劣化がみられ
た。触媒の量、密度に関しては反応性気体との有効接触
面積に関係するものであり、必要に応じて調整すればよ
い。水素を加熱した触媒中を通すことで、活性な水素ラ
ジカルを発生させる。酸素はオゾナイザーを通すこと
で、活性なオゾンを発生させる。

【００５５】水素ラジカルを発生させることに関して
は、プラズマＣＶＤ法では、プラズマによって水素ラジ
カルを発生させ、常圧ＣＶＤ法では、触媒法によって発
生させたがこれは逆にすることも可能である。あらかじ
め触媒法にて活性な水素ラジカルを発生させておいて、
それをプラズマＣＶＤ装置に導入することもできるし、
予め放電によって活性な水素ラジカルを形成してその後
に、常圧ＣＶＤ装置のガスノズルで混合することも可能
である。

【００５６】また、正珪酸四エチルをもちいて酸化膜を
形成する場合は、酸素ラジカルや酸素イオンやオゾンな
どの活性酸素を用いるためにソースとして酸素を使う。
しかしながら本発明では、それに活性な水素ラジカルあ
るいは水素イオンを用いるためにＨ₂ Ｏを用いることも
可能である。ただしＨ₂ Ｏと正珪酸四エチルは、反応性
が高いので、基板上で反応させる前に、配管内で混合を
する場合は、配管が詰まるようなことを起こしかねな
い。プラズマＣＶＤでは、正珪酸四エチルの導入配管と
Ｈ₂ Ｏの導入配管を分離することがよい。

【００５７】正珪酸四エチルの代わりに、ＦＳｉ（ＯＣ
₂ Ｈ₅ ）₄ などのＦを含む有機シランを用いることで、
炭素の含有量が少なく、しかもＳｉＯ_X よりも誘電率の
低いＦドープのＳｉＯ_X を作製することができるため
に、層間絶縁膜による配線間の横方向の容量を低減する
ことが可能である。また、炭素を含む有機シラン系をソ
ースとして用いる場合の、脱炭素および段差被覆性の向
上ならびに、成膜速度の確保を行うためにも本発明は非
常に有効である。

【００５８】本発明は、特にゲート電極、ゲート絶縁膜
を形成して、その後に半導体層を形成するボトムゲート
型の薄膜トランジスタ（ＴＦＴ）に関するものである。
基本的にボトムゲート型のＴＦＴは、連続成膜によって
作製される。このような連続成膜を行う場合、油を用い
た真空ポンプからの炭素汚染が特に問題となっている。
そのために、ゲート絶縁膜の表面における炭素の汚染が
激しく、それを除去せずに半導体層を成膜することは、
トランジスタ特性の不良好性とともに信頼性を落とす原
因にもなっている。このような炭素汚染において本発明
は特に有効である。また、連続成膜を用いずにボトムゲ
ート型のＴＦＴを作製する場合にも、一般的な通常の炭
素汚染に本発明が有効であることは言うまでもない。

【００５９】このように、ボトムゲート型のＴＦＴは連
続成膜、即ち、真空を破らずにゲート絶縁膜と半導体層
を形成することができる。そして、本発明を用いても真
空を破らずに作製することができるために、他の構造の
ＴＦＴと比較して、ボトムゲート型のＴＦＴはより良好
な界面（ゲート絶縁膜と半導体層との）を得ることが可
能である。

【００６０】また、ゲート絶縁膜に有機シラン系ソース
をもちいた酸化膜を成膜する、薄膜トランジスタの作製
に関しては、段差被覆性もよく炭素を減少させ、吸湿性
の少ない酸化膜を得ることは、非常に重要である。

【００６１】

【作用】本発明を用いることによって、ＭＯＳ構造を利
用した半導体装置製造において、従来のドライアッシン
グやウェットアッシングでは除去しきれなかった炭素不
純物を大幅に減少させることができ、成膜中の有機シラ
ン系ソースを用いた酸化膜中の炭素不純物を大幅に減少
させることができる。特に、Ｃ−Ｃで表せられる炭素の
一重結合を含む不純物や汚染物の除去に効果的であり、
そのために半導体の積層形成時の界面が清浄になり、ま
た、有機シラン系ソースを用いた酸化膜の炭素不純物を
減少させ薄膜半導体装置の電気的特性の向上、信頼性の
向上など、その効果は計り知れない。

【００６２】

【実施例】以下、本発明の実施例を説明するが、この実
施例に限定されないことは勿論である。 〔実施例１〕図３に実施例におけるトランジスタの形成
過程の断面を示す。本実施例では、チャネルストップ型
のボトムゲート型薄膜トランジスタを形成する場合に本
発明を用いている。

【００６３】まず、ガラス基板３００（または石英、シ
リコン基板）上に珪素を主成分とする絶縁膜でなる下地
膜を形成する。その上に導電性膜でなるゲート電極３０
１（第１配線）を形成する。ここで、一回目のパターニ
ング工程（ゲート電極形成）が行われる。

【００６４】ゲート電極３０１の膜厚としては、２００
〜５００ｎｍが好ましい。本実施例では、３００ｎｍ厚
のＴａ膜を用いて形成した。このゲート電極３０１とし
ては、少なくとも６００℃程度の温度に耐えうる耐熱性
を有する材料（タンタル、タングステン、チタン、クロ
ム、モリブデン、導電性シリコン、導電性ポリシリコン
等）を用いることが可能である。

【００６５】次に、窒化珪素膜、ＳｉＯｘＮｙで示され
る酸化窒化珪素膜または酸化珪素膜からなるゲート絶縁
層３０２（膜厚としては、１０〜２００ｎｍが好まし
く、本実施例では、有機シランであるＴＥＯＳと酸素を
混合してプラズマＣＶＤ法を利用して１２５ｎｍ厚の酸
化窒化珪素膜を用いる）を形成した。（図３（Ａ））

【００６６】ゲート絶縁層を形成した後、ゲート絶縁層
の表面には、少なくともその一部において炭素の一重結
合を含む炭素による汚染物が残存している。それを除去
するために本発明を用いる。（図３（Ｂ））特に、ゲー
ト電極上方のゲート絶縁層表面上には、ＴＦＴ特性で最
も重要なチャネル領域が形成される。そのため、ゲート
絶縁層と半導体層（特にチャネル形成領域）との界面に
おける炭素汚染物を除去することが重要である。除去の
方法として以下の方法１〜４のうち、１つの方法を用い
た。

【００６７】方法１として、プラズマ処理を行う方法と
して、平行平板型のプラズマ処理装置のアノード側に、
ゲート絶縁層が形成されている基板を配置した。平行平
板の電極であるアノードとカソードの電極間隔は、３０
〜１５０ｍｍの間で調整した。典型的には７０ｍｍで行
ったが、それより大きくても小さくても条件を選べば問
題は少ない。

【００６８】ガスは、カソード電極が、シャワーヘッド
になっておりそこからガスが反応空間に導入され、基板
の表面で均一に流れるように、シャワーヘッド内に拡散
板等の工夫が施されている。水素ガスと酸素ガスを同量
導入させた。量的には、処理室の大きさにもよるが、プ
ラズマ処理を行う圧力が５０ｍＴｏｒｒ〜１０Ｔｏｒｒ
の間であり、ガスのレジデンスタイムが５秒以下となる
ようにした。レジデンスタイムが１０秒を越えると、ガ
ス化した炭素の再付着が発生することが時折みられたた
めにできるだけ、除去した炭素は速やかに排気するため
にレジデンスタイムを５秒以下にしたが、大体１０秒以
下であれば問題ない。例えば４０リットルのチャンバー
で、圧力１Ｔｏｒｒで３１６ＳＣＣＭのガスを流せばレ
ジデンスタイムは、約１０秒になる。

【００６９】レジデンスタイムは、チャンバー容積とチ
ャンバー内圧力の積をガスの流量で割ったものになるた
めに、レジデンスタイムを小さくするためには、チャン
バー容積や圧力を小さくするか、ガス流量を増加するこ
とが必要になってくる。本実施例では、チャンバー容積
４０リットル、処理圧力１Ｔｏｒｒ、酸素４００ＳＣＣ
Ｍ、水素４００ＳＣＣＭでレジデンスタイムを約４秒と
した。

【００７０】プラズマ発生手段としては、高周波放電に
て行った。高周波の周波数としては、１０〜１００ＭＨ
ｚを用いたが、実施例では２０ＭＨｚを用いた。印加電
力としては、０．１〜２Ｗ／ｃｍ² を投入した。電力が
０．１Ｗ／ｃｍ² を下回ると、除去は可能だが、処理時
間がかかりすぎる。また、２Ｗ／ｃｍ² を越えると、電
極が加熱されるために其を冷却すること等が必要となり
装置の大型化、高価格化をまねいてしまう。本実施例で
は０．８Ｗ／ｃｍ² を投入した。

【００７１】基板は、加熱すると除去能力は増加する。
典型的には基板温度２００〜５００℃程度にすると除去
能力が増加する。しかし、室温〜２００℃でも充分な効
果があるために、本実施例では、室温にて行っている。
プラズマ処理時間としては、１〜１０分間程度である。
これは、各種の条件（ガスのレジデンスタイム、高周波
数、投入電力、基板温度）によって大きく変わってくる
が、あまり時間をかけることは製造プロセスとしては好
ましくない。本実施例では２分間行った。

【００７２】また、水素と酸素を用いて、水素ラジカル
等、酸素ラジカル等を発生させる以外に、Ｈ₂ Ｏを用い
ることもできる。Ｈ₂ Ｏを導入するには、幾つかの方法
がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリア
ガスとしてＨ₂ Ｏの入ったタンクをバブリングし、それ
によってＨ₂ Ｏを気体として処理室へ運ぶ。また、Ｈ₂
Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ
₂ Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法
もある。

【００７３】導入されたＨ₂ Ｏはプラズマによって分解
され水素イオン、水素ラジカル、酸素イオン、酸素ラジ
カル、オゾンを同時に発生する。発明者らの実験では、
キャリアガスとしてＨｅを５００〜１０００ＳＣＣＭで
Ｈ₂ Ｏの入ったタンクをバブリングしても同様の効果が
みられた。

【００７４】方法２として、プラズマ処理を行う方法と
して、電子サイクロトロン共鳴を利用したマイクロ波の
プラズマ処理装置に、ゲート絶縁層が形成されている基
板を配置する。マイクロ波２．４５ＧＨｚと磁場８７５
ガウスによる共鳴点で高密度なプラズマが発生する。共
鳴点から拡散磁場によってイオン、電子、ラジカルが基
板へ運ばれてくるように基板は、配置される。ガスは、
電子サイクロトロン共鳴点の基板から遠ざかる位置から
水素と酸素を導入した。

【００７５】水素ガスと酸素ガスを同量導入させた。量
的には、処理室の大きさにもよるが、プラズマ処理を行
う圧力が１×１０^-5〜１×１０^-3Ｔｏｒｒの間であり、
ほとんど分子流領域での圧力であるためガス流をあまり
考慮する必要はない。圧力が分子流領域で低いために除
去された炭素は速やかに排気される。

【００７６】低圧力でプラズマ処理を行うためにターボ
分子ポンプや複合ターボ分子ポンプ、拡散ポンプなどを
用いてガスおよび除去物を排気させるとよい。ガスの流
量としては、流量自体よりも電子サイクロトロン共鳴に
よってプラズマが発生する程度の圧力１×１０^-5〜１×
１０^-3Ｔｏｒｒになるようにガス流量を決定する必要が
ある。本実施例では、酸素５０ＳＣＣＭ、水素１５０Ｓ
ＣＣＭとした。印加電力としては１．０〜３ＫＷを投入
した。本実施例では１．５ＫＷを投入した。

【００７７】基板は、加熱すると除去能力は増加する。
典型的には基板温度２００〜５００℃程度にすると除去
能力が増加する。しかし、室温〜２００℃でも充分な効
果がある。本実施例では、基板温度２５０℃にて行って
いる。

【００７８】プラズマ処理時間としては、１〜１０分間
程度である。これは各種の条件（ガス流量、投入電力、
基板温度）によって大きく変わってくるが、あまり時間
をかけることは製造プロセスとしては好ましくない。本
実施例では１分間行った。また、水素と酸素を用いて、
水素ラジカル等、酸素ラジカル等を発生させる以外に、
Ｈ₂ Ｏを用いることもできる。Ｈ₂ Ｏを導入するには、
幾つかの方法がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガ
スをキャリアガスとしてＨ₂ Ｏの入ったタンクをバブリ
ングし、それによってＨ₂ Ｏを気体として処理室へ運
ぶ。また、Ｈ₂ Ｏの入ったタンクから処理室までの全て
を加熱して、Ｈ₂ Ｏの蒸気圧を大きくし気体のまま処理
室にはこぶ方法もある。導入されたＨ₂ Ｏはプラズマに
よって分解され水素イオン、水素ラジカル、酸素イオ
ン、酸素ラジカル、オゾンを同時に発生する。発明者ら
の実験では、Ｈ₂ Ｏの入ったタンクを８０℃に加熱し、
タンクから処理室までの全てを１２０℃で加熱してＨ₂
Ｏを２０〜１００ＳＣＣＭを導入しても同様の効果がみ
られた。

【００７９】方法３として、触媒法での処理を行う方法
として、横型加熱炉の熱処理装置の加熱ゾーン側に、ゲ
ート絶縁層が形成されている基板を配置した。触媒が配
置されている所も加熱ゾーンの中にある。

【００８０】触媒としては、白金、パラジューム、還元
ニッケル、コバルト、チタン、パナジウム、タンタル等
の３ｄー遷移金属またはアルミニウム、ニッケル、白金
・珪素、白金・塩素、白金・レニウム、ニッケル・モリ
ブデン、コバルト・モリブデン、等の金属化合物、又は
上記遷移金属とアルミナ、シリカゲル等の混合または化
合物あるいは、ラネーコバルト、ルテニウム、パラジウ
ム，ニッケル、等あるいはそれらと炭素の混合または化
合物が適当であるが、これを粒状、網状、綿状または粉
末状態で使用する。

【００８１】ただし、低融点で反応性物質の初期吸着速
度を著しく高める物質、および物質内に容易に気化し易
いナトリウムなどのアルカリ金属を含む物質、例えば
銅、タングステン、等は好ましくない。実験によると反
応性物質の分解温度以上では触媒に著しい劣化がみられ
た。

【００８２】触媒の量、密度に関しては反応性気体との
有効接触面積に関係するものであり、必要に応じて調整
すればよい。本実施例では、パラジウムを１０重量％と
してアルミナに混合したものを粒状にして表面積の大き
なものを触媒として用いた。また、加熱ゾーンの手前に
オゾン発生用の紫外線照射装置を備えてある。ガスは常
圧〜５００Ｔｏｒｒ程度の減圧で流せるようになってい
る。

【００８３】水素と酸素は導入されるとまず、紫外線照
射によって、酸素からオゾンが発生し、触媒に触れた水
素は活性な水素ラジカルとなり、オゾンと水素ラジカル
が基板へ到達する。紫外線照射ならびに触媒と、基板と
の距離は５０ｍｍ〜１ｍ程度が適当であった。この程度
の距離が基板の表面で均一に流れるようにでき、かつ水
素ラジカルとオゾンの寿命が充分にある距離でもある。

【００８４】加熱ゾーンは、３００〜７００℃に加熱す
ることで、触媒反応によって水素ラジカルを形成でき
る。温度を７００℃以上にすると触媒の劣化が顕著にな
った。しかし、用いる触媒によって温度も変化するの
で、その用いる触媒によって、調整する必要がある。本
実施例では、水素１５０ＳＣＣＭ 酸素２５０ＳＣＣＭ
で、加熱ゾーンの温度を５００℃にして行った。時間は
１〜３０分間程度でよく、本実施例では、１０分間行っ
た。

【００８５】また、水素と酸素を用いて、水素ラジカル
等、酸素ラジカル等を発生させる以外に、Ｈ₂ Ｏを用い
ることもできる。Ｈ₂ Ｏを導入するには、幾つかの方法
がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリア
ガスとしてＨ₂ Ｏの入ったタンクをバブリングし、それ
によってＨ₂ Ｏを気体として処理室へ運ぶ。また、Ｈ₂
Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ
₂ Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法
もある。導入されたＨ₂ Ｏはプラズマによって分解され
水素イオン、水素ラジカル、酸素イオン、酸素ラジカ
ル、オゾンを同時に発生する。発明者らの実験では、キ
ャリアガスとしてＮ₂ ５０ＳＣＣＭでＨ₂Ｏの入ったタ
ンクをバブリングしても同様の効果がみられた。

【００８６】方法４として比較のために、ゲート絶縁層
をもつ基板を、公知の硫酸：過酸化水素水＝１：１を８
０℃に加熱したもので１０分間洗浄した後に公知のプラ
ズマドライアッシングをおこなったものも作製した。

【００８７】次に、上記方法により炭素汚染物が除去さ
れたゲート絶縁層表面に、活性層としてアモルファスを
シリコン成膜した。アモルファスシリコンは、厚み５０
〜３０００Å程度であり、典型的には４００〜１０００
Åを成膜した。成膜方法としては、プラズマＣＶＤ法、
減圧熱ＣＶＤ法、スパッタ法等を用いることが可能であ
った。本実施例では、プラズマＣＶＤ法によって５００
Å成膜した。

【００８８】その後、このままアモルファスシリコンを
活性層として用いてもよいが、電界効果移動度（モビリ
ティ）の高い結晶性を有する珪素膜にすることが望まし
い。如何なる公知の方法（熱処理による固相成長等）を
用いてアモルファスシリコンを結晶化させてもよいが、
本実施例においては、アモルファスシリコンをレーザー
により結晶化させて、多結晶化（ポリシリコン化）させ
た。レーザの条件は、レーザ源としてＡｒＦ、ＡｒＣ
ｌ、ＫｒＦ、ＫｒＣｌ、ＸｅＦ、ＸｅＣｌなどのいわゆ
るエキシマレーザを用いる。照射エネルギーとしては、
レーザ本体からの出口エネルギーで４００〜１０００ｍ
Ｊで、レーザを光学系にて加工して、基板３０１表面に
て、１５０〜５００ｍＪ／ｃｍ² 程度にして照射する。
エネルギーはレーザの１回当たりのエネルギーである。
基板温度は、室温〜３００℃に加熱する。照射の繰り返
し周波数は、２０〜１００Ｈｚ程度であり、レーザの基
板３０１上での移動速度は１〜５ｍｍ／秒で、ビームを
スキャンさせるか、基板３０１を移動するステージに配
置してステージを移動させる。

【００８９】本実施例では、ＫｒＦエキシマレーザを用
いて、本体出口出力５５０〜６５０ｍＪで、基板上で、
１８０〜２３０ｍＪ／ｃｍ² で、照射の繰り返し周波数
３５〜４５ＨＺで、基板を乗せているステージを２．０
〜３．０ｍｍ／秒の速度で移動させた。

【００９０】また、結晶化する前に、アモルファスシリ
コン中の、水素をある程度取り除いておかなけば、加熱
によって、水素が急激にアモルファスの中から外にでる
ためひどい場合は、穴があくことがある。そのために、
結晶化する前に、４００〜５００℃で０．５〜５時間窒
素中での水素出し工程を入れることは有効である。典型
的には４００℃で１〜２時間、窒素中にて行った。

【００９１】その後、公知のフォトリソグラフィー法を
用いて、レジストをパターニングしてマスクを形成し、
ポリシリコンをＣＦ₄ ＋Ｏ₂ を用いたドライエッチング
を用いてエッチングし、その後レジストをアルカリ系の
剥離液を用いて剥離してアイランドを形成した。３０３
は、ポリシリコンアイランド（結晶性を有する珪素膜か
らなる）である。

【００９２】次に、ポリシリコンアイランド３０３を覆
って、酸化珪素膜（好ましくは膜厚１００〜３００ｎ
ｍ、本実施例では、膜厚１５０ｎｍとした）を成膜した
後、パターニングを行い、チャネル形成領域を保護する
チャネルストッパー３０９を形成した。（図３（Ｃ））

【００９３】チャネルストッパー形成後に、ソース・ド
レイン領域となる第１の導電性膜３０７としてＡｌ、ド
ープドポリシリコン、Ｃｒ、Ｔａ、等を積層し、その上
に、ドレイン電極３０５・ソース電極３０６となる第２
の導電性膜３０４としてＡｌ、Ｔｉ、Ｃｒ、Ｔａ等を連
続積層した。本実施例では第１の導電性膜３０７とし
て、アモルファスシリコンにドーピングが行われたドー
プドポリシリコンを用いた。このドーピングは、Ｐをイ
オン注入によって５×１０¹⁴ｃｍ^-2のドーズ量になるよ
うに、ソース・ドレイン領域を形成した。注入はイオン
注入に限らず、プラズマドープによってＰＨ_X を注入し
てもよい。また、第２の導電性膜３０４としてＴｉとＡ
ｌの積層膜を用いた。

【００９４】この後に、フォトリソグラフィー工程によ
ってレジストをパターニングして、これらの導電性膜を
所望の形にエッチングしてソース・ドレイン領域及びド
レイン電極３０５・ソース電極３０６を作製した。（図
３（Ｄ））

【００９５】その後、保護膜３０８（層間絶縁膜）を形
成し、ゲート電極の取り出し配線電極とソース・ドレイ
ンの取り出し配線電極を形成して、（Ｎチャネル型）ボ
トムゲート型ポリシリコン薄膜トランジスタが完成し
た。また、この保護膜４０８は窒化珪素膜、酸化珪素
膜、有機性樹脂膜、またはそれらの積層膜で構成しても
よい。（図３（Ｅ））

【００９６】本発明を用いていない方法４の場合と比較
して、方法１〜３での本発明を用いた本実施例のＴＦＴ
は、信頼性試験後もその劣化は確認できないぐらいの変
化であり良好なＴＦＴ特性を有していた。

【００９７】本発明をＴＦＴのゲート絶縁層形成前に用
いて、ゲート絶縁膜と活性層との界面を清浄にすること
で、初期特性が高く、信頼性の良いＴＦＴを形成するこ
とができた。

【００９８】また、本実施例においては、ゲート絶縁膜
形成前に、下地膜及びゲート電極表面の炭素汚染物を除
去する本発明の工程を加えて、清浄な（ゲイト電極とゲ
ート絶縁膜との）界面を得る構成としてもよい。加え
て、チャネルストッパー形成前に活性層表面の炭素汚染
物を除去する本発明の工程を加えて、さらに清浄な（活
性層とチャネルストッパーとの）界面を得る構成として
もよい。また、下地膜を成膜する直前に、本発明を用い
てもよい。

【００９９】また、本実施例においては、ゲート絶縁膜
を形成する装置と半導体層を形成する装置を真空を破ら
ずに連続して形成できるインライン型マルチチャンバ
ー、クラスター型マルチチャンバーあるいは成膜室と炭
素除去を同室で行うシングルチャンバーまたはロードロ
ックチャンバーを用いれば、炭素除去後に直ちに、半導
体層を形成することができるために、さらに清浄な（ゲ
ート絶縁膜と活性層との）界面を得ることができる。

【０１００】通常、ボトムゲート構造のＴＦＴは、連続
成膜で作製されることが多く、そのための真空装置の真
空ポンプには、いまだ油を用いているものもあり、特
に、本発明は、この炭素汚染物の除去に有効である。

【０１０１】〔実施例２〕図４に実施例におけるトラン
ジスタの形成過程の断面を示す。この実施例では、チャ
ネルエッチ型のボトムゲート型薄膜トランジスタを形成
する場合に本発明を用いている。実施例１との主な違い
は、チャネルストッパーを設けない点である。

【０１０２】まず、実施例１と同様に、ガラス基板４０
０（または石英、シリコン基板）上に、珪素を主成分と
する絶縁膜でなる下地膜、その上に導電性膜でなるゲー
ト電極４０１（第１配線）、その上に正珪酸四エチル
（ＴＥＯＳとも呼ぶ）と酸素と水素を用いてゲート絶縁
層４０２を積層した。（図４（Ａ））

【０１０３】その後、ゲート絶縁層４０２表面上の炭素
汚染物の除去を行った。ゲート絶縁膜表面上の炭素汚染
物の除去方法としては、実施例１記載の方法１〜４のう
ち、どれを用いてもよいが、本実施例においては、方法
１に従って、炭素の一重結合を少なくともその一部にお
いて含んでいる、炭素汚染物を除去するためのプラズマ
処置を行う。（図４（Ｂ））

【０１０４】平行平板型のプラズマ処理装置のアノード
側に、ゲート絶縁膜が形成されている基板を配置した。
平行平板の電極であるアノードとカソードの電極間隔
は、３０〜１５０ｍｍの間で調整した。典型的には７０
ｍｍで行った。

【０１０５】水素ガスと酸素ガスを同量導入させた。本
実施例では、チャンバー容積４０リットル、処理圧力１
Ｔｏｒｒ、酸素４００ＳＣＣＭ、水素４００ＳＣＣＭで
レジデンスタイムを約４秒とした。高周波放電にてプラ
ズマを発生するために、高周波の周波数としては、１０
〜１００ＭＨｚを用いたが、実施例では２０ＭＨｚを用
いた。印加電力としては、０．１〜２Ｗ／ｃｍ² を投入
した。本実施例では０．８Ｗ／ｃｍ² を投入した。

【０１０６】基板温度２００〜５００℃程度にすると除
去能力が増加する。本実施例では、その後にアモルファ
スシリコン（非晶質珪素膜とも呼ぶ）を形成する際の基
板温度を同様にするために、３００〜４００℃にて行っ
ている。

【０１０７】プラズマ処理時間としては、１〜１０分間
程度である。これは、各種の条件（ガスのレジデンスタ
イム、高周波数、投入電力、基板温度）によって大きく
変わってくるが、あまり時間をかけることは製造プロセ
スとしては好ましくない。本実施例では２分間行った。

【０１０８】炭素の一重結合をすくなくとその一部にお
いて含んでいる、ゲート絶縁膜上の炭素汚染物を除去す
るための工程の後に、非晶質珪素膜を形成する。本実施
例は、チャネルエッチ型のボトムゲート構造であるの
で、非晶質珪素膜の膜厚は、厚く形成しておく。膜厚範
囲は１００〜６００ｎｍ（典型的には、２００〜３００
ｎｍ）とする。本実施例では２００ｎｍとする。

【０１０９】なお、本実施例では減圧ＣＶＤ法により非
晶質珪素膜を成膜するが、成膜の際に炭素、酸素、窒素
といった不純物の濃度を徹底的に管理することは言うま
でもない。

【０１１０】その次に、本実施例では、レーザーを用い
て非晶質珪素膜を結晶化させた。結晶化させる方法は、
実施例１と同様に、特に限定されない。

【０１１１】次に、成膜またはドーピングにより高濃度
のリンを含むｎ⁺ 層（第１導電性膜４０７）を積層す
る。このｎ⁺ 層の厚さは３０〜１００ｎｍ（代表的には
３０〜５０ｎｍ）の範囲で決定する。この場合、ｎ⁺ 層
は後にソース・ドレイン電極の一部として機能する。本
実施例では、厚さ３０ｎｍのｎ⁺ 層を形成した。こうし
て得られた結晶性珪素膜及びｎ⁺ 層のパターニングを行
い、アイランドを形成する。４０３は、ポリシリコンア
イランドである。

【０１１２】ここで、図面上には図示されないが、露出
したゲート絶縁膜の一部をエッチングし、ゲート電極と
次に形成する電極との電気的接続をとるためのコンタク
トホールを開口する。

【０１１３】次に、導電性を有する金属膜を成膜し、パ
ターニングによりソース電極４０５、ドレイン電極４０
６を形成する。本実施例ではＴｉ（５０ｎｍ）／Ａｌ
（２００〜３００ｎｍ）／Ｔｉ（５０ｎｍ）の三層構造
からなる積層膜を用いる。また、上述のように、ゲート
電極と電気的に接続するための配線も同時に形成されて
いる。

【０１１４】ここで、ゲート電極４０１の真上の領域、
即ちソース電極４０５とドレイン電極４０６とで挟まれ
た領域（以下、チャネルエッチ領域と呼ぶ）が後にチャ
ネル形成領域とオフセット領域の長さにより決定され
る。

【０１１５】次に、ソース電極４０５およびドレイン電
極４０６をマスクとしてドライエッチングを行い、自己
整合的にアイランドをエッチングする。この時、本実施
例では最終的に１０〜１００ｎｍ（代表的には１０〜７
５ｎｍ、好ましくは１５〜４５ｎｍ）の半導体層のみ残
す。本実施例では、３０ｎｍ厚の半導体層を残した。

【０１１６】こうして、アイランド４０３のエッチング
（チャネルエッチ工程）が終了したら保護膜４０８とし
て酸化珪素膜または窒化珪素膜または有機性樹脂膜を形
成して、ＴＦＴを完成させた。また、この保護膜４０８
は積層膜で構成してもよい。

【０１１７】この状態において、チャネルエッチされた
アイランド４０３のうち、ゲート電極の真上に位置する
領域はチャネル形成領域となる。また、ゲート電極の端
部よりも外側に位置する領域はゲート電極からの電界が
及ばずオフセット領域となる。

【０１１８】本発明を用いていない場合と比較して、方
法１を用いた本実施例２のＴＦＴは、信頼性試験後もそ
の劣化は確認できないぐらいの変化であり良好なＴＦＴ
特性を有していた。

【０１１９】本発明をＴＦＴのゲート絶縁膜形成前に用
いて、ゲート絶縁膜と活性層との界面を清浄にすること
で、初期特性が高く、信頼性の良いＴＦＴを形成するこ
とができた。

【０１２０】また、本実施例においては、ゲート絶縁膜
形成前に、下地膜及びゲート電極表面の炭素汚染物を除
去する本発明の工程を加えて、さらに清浄な（ゲート絶
縁膜と活性層との）界面を得る構成としてもよい。加え
て、ｎ⁺ 層形成前に活性層表面の炭素汚染物を除去する
本発明の工程を加えて、さらに清浄な（活性層とｎ⁺層
との）界面を得る構成としてもよい。また、下地膜形成
前に、炭素汚染物を除去する本発明の工程を加えてもよ
い。

【０１２１】また、実施例１と同様に本実施例において
は、ゲート絶縁膜を形成する装置と半導体層を形成する
装置を真空を破らずに連続して形成できるインライン型
マルチチャンバー、クラスター型マルチチャンバーある
いは成膜室と炭素除去を同室で行うシングルチャンバー
またはロードロックチャンバーを用いれば、炭素除去後
に直ちに、半導体層を形成することができるために、さ
らに清浄な（ゲート絶縁膜と活性層との）界面を得るこ
とができる。

【０１２２】〔実施例３〕本実施例においては、固相成
長において、触媒元素を用いて結晶化を行った半導体層
を実施例１または実施例２の薄膜トランジスタ（ＴＦＴ
とも呼ぶ）構造に応用して本発明を用いた例を以下に示
す。

【０１２３】まず、用いる絶縁基板としては、ホウケイ
酸ガラス、石英などの可視光に対して透光性の大きいも
のを用いた。本実施例では、コーニング社のコーニング
７０５９ガラスを用いた。

【０１２４】次に、実施例１または実施例２と同様に、
基板上に、珪素を主成分とする絶縁膜でなる下地膜、そ
の上に導電性膜でなるゲート電極（第１配線）、その上
に正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸素と水素を
用いてゲート絶縁膜を積層した。

【０１２５】その後、ゲート絶縁膜表面上の炭素汚染物
の除去を行った。ゲート絶縁膜表面上の炭素汚染物の除
去方法としては、実施例１記載の方法１〜４のうち、ど
れを用いてもよいが、本実施例においては、方法１に従
って、炭素の一重結合を少なくともその一部において含
んでいる、炭素汚染物を除去するためのプラズマ処置を
行った。

【０１２６】平行平板型のプラズマ処理装置のアノード
側に、ゲート絶縁膜が形成されている基板を配置した。
平行平板の電極であるアノードとカソードの電極間隔
は、３０〜１５０ｍｍの間で調整した。典型的には７０
ｍｍで行った。

【０１２７】水素ガスと酸素ガスを同量導入させた。本
実施例では、チャンバー容積４０リットル、処理圧力１
Ｔｏｒｒ、酸素４００ＳＣＣＭ、水素４００ＳＣＣＭで
レジデンスタイムを約４秒とした。高周波放電にてプラ
ズマを発生するために、高周波の周波数としては、１０
〜１００ＭＨｚを用いたが、実施例では２０ＭＨｚを用
いた。印加電力としては、０．１〜２Ｗ／ｃｍ² を投入
した。本実施例では０．８Ｗ／ｃｍ² を投入した。

【０１２８】基板温度２００〜５００℃程度にすると除
去能力が増加する。本実施例では、その後にアモルファ
スシリコン（非晶質珪素膜とも呼ぶ）を形成する際の基
板温度を同様にするために、３００〜４００℃にて行っ
ている。

【０１２９】プラズマ処理時間としては、１〜１０分間
程度である。これは、各種の条件（ガスのレジデンスタ
イム、高周波数、投入電力、基板温度）によって大きく
変わってくるが、あまり時間をかけることは製造プロセ
スとしては好ましくない。本実施例では２分間行った。

【０１３０】炭素の一重結合をすくなくとその一部にお
いて含んでいる、ゲート絶縁膜上の炭素汚染物を除去す
るための工程の後に、アモルファスシリコンを形成す
る。

【０１３１】なお、本実施例では減圧ＣＶＤ法によりア
モルファスシリコンを成膜するが、成膜の際に炭素、酸
素、窒素といった不純物の濃度を徹底的に管理すること
は言うまでもない。

【０１３２】本実施例においては、アモルファスシリコ
ンをいわゆる固相成長させて、多結晶化（ポリシリコン
化）させる。その方法には、本出願人による特開平６−
２３２０５９、特開平６−２４４１０３、特開平６−２
４４１０４に記載された発明を用いることで、６００℃
以下で、固相成長させることができる。固相成長させる
前に、アモルファスシリコン中の、水素をある程度取り
除いておかなけば、固相成長させるときの加熱によっ
て、水素が急激にアモルファスの中から外にでるため、
ひどい場合は、穴があくことがある。そのために、固相
成長前に、４００〜５００℃で０．５〜５時間窒素中で
の水素出し工程を入れることは有効である。典型的には
４００℃で１〜２時間、窒素中にて行った。

【０１３３】固相成長を行うと、基板が石英のように歪
み点が高温のもの以外は、熱のサイクルによって、基板
が縮むいわゆるシュリンケージの問題が発生する。この
シュリンケージは、事前に一度高温にして、その後のプ
ロセスをその温度以下で行うことによって、ある程度回
避することが可能である。つまり、固相成長を行うとき
にこのシュリンケージの対策も同時に行うことになる。
本出願人による特開平６−２３２０５９、特開平６−２
４４１０３、特開平６−２４４１０４に記載された発明
を用いることで、６００℃以下で、固相成長させること
ができ、例えば５００℃による固相成長も可能である。
また、この方法を利用しないで固相成長させるために
は、６００℃で４〜２４時間の固相成長時間を必要とす
る。固相成長が終了して、活性層がアモルファスシリコ
ンからポリシリコンに変化するが、活性層が、ポリシリ
コンの中に微量のアモルファス成分をもつような場合
は、活性層に、レーザを照射してレーザ結晶化させるこ
とも有効である。

【０１３４】この後、リンを用いたゲッタリング手段
（特願平９−６５４０６号）で結晶化に利用した触媒元
素を低減させる工程を加えてもよい。また、ハロゲン元
素を含む雰囲気中で加熱処理（特願平８−３０１２４９
号）を行って触媒元素を低減させる工程を加え、さらに
良好なＴＦＴ特性を得る構成としてもよい。

【０１３５】本実施例においては、本出願人による特開
平７─７４３６６（特願平６─１３１４１６）に記載さ
れている、横方向への結晶成長を用いた活性層を利用し
た。

【０１３６】このようにして得られた結晶性を有する珪
素膜を用いて、実施例１または実施例２と同様に薄膜ト
ランジスタ（ボトムゲート型ＴＦＴ）を完成させた。

【０１３７】本発明を利用して、完成したＴＦＴは、移
動度が大きく良好なＴＦＴ特性を有していた。炭素が下
地膜、チャネルストッパー、層間絶縁膜のすべてで、本
発明を利用しない場合に比較して大幅に少ないために、
ＴＦＴ特性の向上ならびに、信頼性の向上が可能となっ
た。

【０１３８】〔実施例４〕本実施例においては、上記各
実施例における下地膜を形成する前に炭素汚染物除去を
行った場合の例を示す。

【０１３９】ＴＦＴが完成した後に、ゲート電圧をオン
方向に大きくしたときに、チャネルの下にチャネルを流
れるキャリア、例えばチャネルがＮチャネル型であれば
チャネルを流れるキャリアは電子であり、チャネルがＰ
チャネル型であればチャネルを流れるキャリアはホール
であるが、ゲート電圧をオン方向に大きくしていくと、
チャネルの下の基板側に、逆型のチャネルのようなもの
が発生することがある。

【０１４０】ゲート電圧を大きくした時のドレイン電流
が、本来はチャネルがオン状態になれば、ゲート電圧を
大きくしても飽和するが、チャネルの下の基板側に逆型
のチャネルが発生するとそのときにドレイン電流が急激
に上がり、ゲート電圧に対するドレイン電流が段をもっ
たようになる。いわゆるキンク効果が発生する。本発明
を、下地膜を成膜するときに用いることで、キンク効果
の発生を防止あるいは減少させる。下地膜の膜が、不純
物を含まない、ＳｉＯ_X であればキンク効果の発生は少
なくなる。

【０１４１】下地膜の成膜で、平行平板プラズマＣＶＤ
装置を用いて正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸
素と水素を用いる構成としてもよい。正珪酸四エチルの
代わりにＯＭＣＴＳ（Ｏｃｔａｍｅｔｈｙｌｃｙｃｌｏ
ｔｅｔｒａｓｉｌｏｘａｎｅ）やＨＭＤＳ（Ｈｅｘａｍ
ｅｔｈｙｌｄｉｓｉｌｏｘａｎｅ）などの有機シランを
用いることも有効である。

【０１４２】基板温度２００〜５００℃で、典型的には
４００℃に加熱して、成膜圧力０．１〜２Ｔｏｒｒで典
型的には１Ｔｏｒｒに設定するのが望ましい。プラズマ
電源としては５〜５０ＭＨｚの高周波を用いるが、典型
的には２０ＭＨｚを用いることが好ましい。プラズマ電
源の供給電力は、０．１〜２Ｗ／ｃｍ² を用いたが、典
型的には０．３Ｗ／ｃｍ² で行うのが望ましい。正珪酸
四エチルと酸素の比率は、正珪酸四エチル：酸素＝1:５
〜２０で典型的には、正珪酸四エチル：酸素＝1:５で行
うのが望ましい。水素の量は、正珪酸四エチル：水素＝
１：０．０１〜１の範囲で行ったが、典型的には、正珪
酸四エチル：水素＝１：０．５で行うことが望ましい。
下地膜は５００〜３０００Å成膜したが、典型的には２
０００Åを成膜することが好ましい。

【０１４３】下地膜の成膜は、平行平板プラズマＣＶＤ
以外にも、他のプラズマＣＶＤ法においても、有機シラ
ンを用いて酸化膜を形成する場合は、水素ラジカルと水
素イオンによって成膜中の炭素を除去することは非常に
効果が大きく、どの様なプラズマＣＶＤ法においても有
効である。

【０１４４】また、常圧ＣＶＤによって、下地膜を成膜
する場合も、触媒法によって水素ラジカルを発生させて
それを成膜中にも用いることで、やはり成膜中の炭素を
除去することが可能であり、有機シランを用いた常圧Ｃ
ＶＤ法においても本発明は有効である。常圧ＣＶＤを用
いた成膜に対して本発明を利用する場合は、水素を水素
ラジカルにするために触媒法を用いる構成としてもよ
い。

【０１４５】触媒としては、白金、パラジューム、還元
ニッケル、コバルト、チタン、パナジウム、タンタル等
の３ｄ−遷移金属またはアルミニウム、ニッケル、白金
・珪素、白金・塩素、白金・レニウム、ニッケル・モリ
ブデン、コバルト・モリブデン、等の金属化合物、又は
上記遷移金属とアルミナ、シリカゲル等の混合または化
合物あるいは、ラネーコバルト、ルテニウム、パラジウ
ム、ニッケル、等あるいはそれらと炭素の混合または化
合物が適当であるが、これを粒状、網状または粉末状態
で使用する。

【０１４６】ただし、低融点で反応性物質の初期吸着速
度を著しく高める物質、および物質内に容易に気化し易
いナトリウムなどのアルカリ金属を含む物質、例えば
銅、タングステン、等は好ましくない。実験によると反
応性物質の分解温度以上では触媒に著しい劣化がみられ
た。触媒の量、密度に関しては反応性気体との有効接触
面積に関係するものであり、必要に応じて調整すればよ
い。

【０１４７】水素を加熱した触媒中を通すことで、活性
な水素ラジカルを発生させる。酸素はオゾナイザーを通
すことで、活性なオゾンを発生させる。基板を加熱した
常圧ＣＶＤ装置において、正珪酸四エチルの入ったタン
クを窒素等のキャリアガスでバブリングして、オゾナイ
ザーを通して酸素を導入し、触媒を通して水素を導入す
る。

【０１４８】ガスは拡散機構を有するガスノズルから、
全て混合して基板上に供給される。常圧ＣＶＤにおいて
正珪酸四エチルとオゾンのみで成膜を行う場合に、表面
の親水性である場合と疎水性である場合とで、形成され
る酸化膜に大きな違いがある。疎水性の表面をもつ基板
上では、清浄な成膜が可能であるが、親水性をもつ表面
では成膜異常や成膜速度の低下などが発生しやすい。

【０１４９】水素ラジカルを伴う本発明では、脱炭素効
果とともに、基板表面を活性な水素がターミネートする
ことで疎水性の表面を形成し、成膜異常や成膜速度の低
下を防ぐことが可能である。特にＮ₂ キャリアガスの
０．０１〜０．２倍程度の水素を導入すると効果が大き
く、正珪酸四エチルを加熱して直接ガス化した場合は、
その０．１〜０．５倍程度が効果が大きい。

【０１５０】このようにして、良好な界面（基板と下地
膜との）を得る。この下地膜を用いて、実施例１または
実施例２と同様に薄膜トランジスタ（ボトムゲート型Ｔ
ＦＴ）を完成させた。

【０１５１】本発明を利用して完成したＴＦＴは、界面
（基板と下地膜との）が良好なため、初期特性が高く、
信頼性のよいＴＦＴを形成することができた。

【０１５２】〔実施例５〕本実施例においては、上記各
実施例におけるアイランドを形成した後、炭素汚染物除
去を行う場合の例を示す。

【０１５３】上記各実施例においては、アイランドの上
に、チャネルストッパー、層間絶縁膜等が積層される。
このアイランドと接する層とアイランドとの界面も、最
終的なＴＦＴの特性に影響を及ぼすために、アイランド
形成後のアイランド上のクリーニングが重要になってく
る。

【０１５４】アイランドの表面を清浄にするため、硫
酸：過酸化水素水＝１：１を８０℃に加熱して、その中
に５〜１０分間浸して、炭素汚染物をある程度除去し、
その後塩酸：過酸化水素水＝１：１を８０℃に加熱し
て、その中に５〜１０分間浸して、重金属を除去する。
このような洗浄は、基板等に、影響を与える場合には、
その洗浄を行わない。その後、アイランドの表面から、
炭素の一重結合を少なくともその一部において含んでい
る、炭素汚染物を除去するために、プラズマ処理装置に
基板を配置する。

【０１５５】本実施例では、平行平板型のプラズマＣＶ
Ｄ装置を用い、実施例１の〔方法１〕の条件に従って、
アイランド表面の炭素の一重結合を少なくともその一部
において含んでいる炭素汚染物を除去する。

【０１５６】本実施例での炭素汚染物を除去するための
工程の後に、チャネルストッパーを形成した場合を例に
とり以下に示す。チャネルストッパーは、正珪酸四エチ
ル（ＴＥＯＳとも呼ぶ）と酸素と水素を用いて、成膜を
行った。基板温度は、２００〜５００℃で、典型的には
３００〜４００℃で成膜する。成膜圧力０．１〜２Ｔｏ
ｒｒで典型的には０．５〜１Ｔｏｒｒに設定した。プラ
ズマ電源としては５〜５０ＭＨｚの高周波を用いるが、
典型的には２０ＭＨｚを用いた。プラズマ電源の供給電
力は、０．１〜２Ｗ／ｃｍ² を用いたが、典型的には
０．３〜０．５Ｗ／ｃｍ² で行った。正珪酸四エチルと
酸素の比率は、正珪酸四エチル：酸素＝1:５〜２０で典
型的には、正珪酸四エチル：酸素＝1:１０で行った。水
素の量は、正珪酸四エチル：水素＝１：０．１〜１０の
範囲で行ったが、典型的には、正珪酸四エチル：水素＝
１：５で行った。チャネルストッパーは２５０〜２００
０Å成膜したが、典型的には５００〜１２００Åを成膜
した。水素ラジカルと水素イオンによって、成膜中の炭
素は、ＣＨ_X あるいはＣＯＨのような形でガス化して、
チャンバーの外へ排気される。工程終了後に、チャネル
ストッパー中の炭素の量をＳＩＭＳで測定したところ、
水素を添加しないで成膜をしたチャネルストッパーとし
ての酸化膜中の、炭素の深さ方向のプロファイルの中
で、最も低い値が１×１０¹⁹ｃｍ^-3であったのに対し
て、水素を添加して成膜したチャネルストッパーとして
の酸化膜中の、炭素の深さ方向のプロファイルの中で、
最も低い値が２×１０¹⁸〜７×１０¹⁸ｃｍ^-3であった。

【０１５７】チャネルストッパーを成膜する際に、水素
あるいはＨ₂ Ｏを添加して、成膜しているために、ポリ
シリコンを用いたＴＦＴでは必須工程とされている水素
化をこの工程にて同時に行うこともできる。チャネルス
トッパーを、正珪酸四エチルと酸素に水素を添加して成
膜した酸化膜は、段差被覆性がよく、炭素含有量が少な
く、かつプラズマ水素化をも成している。この水素化さ
れたポリシリコンから、水素が抜けないようにするため
に、その上に、ＳｉＮ_X あるいはＳｉＯ_X Ｎ_Yなどの窒
素を含んだ膜を形成して、水素抜けを防ぐことによって
あとの工程での水素化をなくすことが可能である。

【０１５８】こうして得られたチャネルストッパーを用
いて、実施例１と同様に薄膜トランジスタ（ボトムゲー
ト型ＴＦＴ）を完成させた。

【０１５９】本発明を利用して、完成したＴＦＴは、移
動度が大きく、また、キンク効果は全く観測されなかっ
た。耐湿性に関しても、１５０℃ ６０％ＲＨ に１２
時間放置した後に、特性の変化は見られなかった。本来
このＴＦＴの上にＳｉＮ_X の保護膜があればさらに耐湿
性は向上する。炭素が下地膜、チャネルストッパー、層
間絶縁膜のすべてで、本発明を利用しない場合に比較し
て大幅に少ないために、ＴＦＴ特性の向上ならびに、信
頼性の向上が可能となった。

【０１６０】また、本発明は、上記各実施例のＴＦＴ構
造に限定されないことは言うまでもなく、ＭＯＳ構造を
有している素子を用いた装置全般に適用することができ
る。例えば、不揮発性半導体記憶装置のメモリトランジ
スタの製造に本発明を適用することも可能である。

【０１６１】〔実施例６〕本実施例では、上記各実施例
１〜５で説明したＴＦＴにおいて、保護膜３０８（図３
（Ｅ）参照）、または、４０８（図４（Ｅ）参照）に窒
化珪素膜または有機性樹脂膜を用いた場合、保護膜の上
にＤＬＣ（Diamond Like Corbon ）膜を積層する場合の
例について説明する。

【０１６２】ＤＬＣとは、ダイヤモンドの如き物性を示
す炭素または炭素を主成分とする硬度の高い材料であ
る。また、ｉ−カーボンとも呼ばれ、ｓｐ³ 結合を主体
として構成されている。

【０１６３】ダイヤモンドは室温において最も熱伝導率
の高い材料（室温で約10〜20Ｗ／cm・k ）であり、それ
と同等の物性を示すＤＬＣ膜も高い熱伝導率を示す。本
実施例ではその熱伝導率の高さを利用してヒートシンク
として機能させている。

【０１６４】また、ＤＬＣ膜は有機性樹脂膜との密着性
に優れているため、保護として有機性樹脂膜を用い、そ
の上にヒートシンクを設ける場合には非常に有効な材料
である。

【０１６５】なお、ＤＬＣ膜の成膜手段としてはプラズ
マＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法、イ
オンビームスパッタ法、イオン化蒸着法等の気相成膜法
を用いることができる。

【０１６６】また、ＤＬＣ膜を形成する際の原料ガスと
しては炭化水素が用いられる。炭化水素としてはメタ
ン、エタン、プロパン等の飽和炭化水素、エチレン、ア
セチレン等の不飽和炭化水素が挙げられる。また、炭化
水素分子の水素のうち１個若しくは複数個がハロゲン元
素に置換したハロゲン化炭化水素を用いても良い。

【０１６７】また、炭化水素の他に水素を添加すること
は有効である。水素を添加するとプラズマ中での水素ラ
ジカルが増加し、膜中の余分な水素を引き抜き、膜質を
向上させる効果が期待できる。この時、全ガス流量に対
する水素ガス流量の比は30〜90％、好ましくは50〜70％
が良い。この比が多すぎると成膜速度が減少し、少なす
ぎると余分な水素の引き抜き効果がなくなる。

【０１６８】さらに、原料ガスを希釈するキャリアガス
としてヘリウムを添加することもできるし、スパッタ法
の場合にはスパッタリングガスとしてアルゴンを添加す
る場合もある。また、特開平6-208721号公報に記載され
る様に１３〜１５族の元素を添加することも有効であ
る。

【０１６９】また、反応圧力は 5〜1000mTorr 、好まし
くは10〜100mTorrが良い。高周波電力は通常13.56MHzを
用いる。この時、印加するＲＦ電力は0.01〜1W/cm²、好
ましくは0.05〜0.5W/cm²とする。さらに、原料ガスの分
解を助長するために2.45GHzのマイクロ波による励起効
果を付加したり、その励起空間に対して875 ガウスの磁
場を形成し、電子スピン共鳴を利用することも有効であ
る。

【０１７０】本実施例ではプラズマＣＶＤ装置の反応空
間に原料ガスとしてメタンガスを50sccm、水素ガスを50
sccmを導入し、成膜圧力は10mTorr 、ＲＦ電力は100W、
反応空間の温度は室温とする。また、基板バイアスとし
て 200Ｖの直流バイアスを加え、プラズマ中の粒子（イ
オン）が被形成面上に入射する様な電界を形成すること
で膜質の緻密化と硬度の向上を図っている。

【０１７１】また、ＤＬＣ膜は膜厚が10nm程度でも非常
に高い耐摩耗性を持っている。そのため、保護膜および
ＴＦＴを機械的な衝撃から保護する効果が得られる。こ
れは、ラビング工程等による摩擦工程に対して非常に効
果的である。

【０１７２】なお、摩擦係数はＤＬＣ膜厚に依存性を有
し、ＤＬＣ膜厚が厚くなる程小さくなる。従って、ＤＬ
Ｃ膜の膜厚は10nm以上あれば良いことになるが、厚すぎ
ると液晶に印加される電界が弱くなるので10〜30nm程度
が良い。

【０１７３】なお、ＤＬＣ膜のさらに詳細な成膜方法お
よび成膜装置等については、本発明者らによる特公平3-
72711 号公報、同4-27690 号公報、同4-27691 号公報を
参考にすると良い。

【０１７４】以上の様な構成で得られた構造は、ＴＦＴ
で発生した熱が高い効率で逃がされるので、蓄熱による
動作不良を防ぐことができる。特に、プロジェクション
タイプの電子機器に用いる液晶表示装置には、この様な
耐熱構造を利用した方が好ましい。

【０１７５】〔実施例７〕実施例１〜６に示したＴＦＴ
を有するアクティブマトリクス基板を用い、液晶表示装
置を構成した例を図５に示す。図５は液晶表示装置の本
体に相当する部位であり、液晶モジュールとも呼ばれ
る。

【０１７６】図５において、５０１はアクティブマトリ
クス基板である。

【０１７７】そして、この基板上にシリコン薄膜でもっ
て複数のＴＦＴが形成されている。これらのＴＦＴは基
板上に画素マトリクス回路５０２、ゲイト側駆動回路５
０３、ソース側駆動回路５０４、ロジック回路５０５を
構成する。そして、その様なアクティブマトリクス基板
に対して対向基板５０６が貼り合わされる。アクティブ
マトリクス基板と対向基板５０６との間には液晶層（図
示せず）が挟持される。

【０１７８】また、図５に示す構成では、アクティブマ
トリクス基板の側面と対向基板の側面とをある一辺を除
いて全て揃えることが望ましい。こうすることで大版基
板からの多面取り数を効率良く増やすことができる。ま
た、前述の一辺では、対向基板の一部を除去してアクテ
ィブマトリクス基板の一部を露出させ、そこにＦＰＣ
（フレキシブル・プリント・サーキット）５０７を取り
付ける。ここには必要に応じてＩＣチップ（単結晶シリ
コン上に形成されたMOSFETで構成される半導体回路）を
搭載しても構わない。

【０１７９】本実施例の回路を構成するＴＦＴは極めて
高い動作速度を有しているため、数百ＭＨｚ〜数ＧＨｚ
の高周波数で駆動する信号処理回路を画素マトリクス回
路と同一の基板上に一体形成することが可能である。即
ち、図５に示す液晶モジュールはシステム・オン・パネ
ルを具現化したものである。

【０１８０】なお、本実施例では本願発明を液晶表示装
置に適用した場合について記載しているが、アクティブ
マトリクス型ＥＬ（エレクトロルミネッセンス）表示装
置などを構成することも可能である。また、光電変換層
を具備したイメージセンサ等を同一基板上に形成するこ
とも可能である。

【０１８１】なお、上述の液晶表示装置、ＥＬ表示装置
及びイメージセンサの様に光学信号を電気信号に変換す
る、又は電気信号を光学信号に変換する機能を有する装
置を電気光学装置と定義する。本願発明は絶縁表面を有
する基板上に半導体薄膜を利用して形成しうる電気光学
装置ならば全てに適用することができる。

【０１８２】〔実施例８〕本願発明は実施例７に示した
様な電気光学装置だけでなく、機能回路を集積化した薄
膜集積回路（または半導体回路）を構成することもでき
る。例えば、マイクロプロセッサ等の演算回路や携帯機
器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジ
ュール・ＩＣ）などを構成することもできる。

【０１８３】さらには、薄膜を用いるＴＦＴの利点を生
かして三次元構造の半導体回路を構成し、超高密度に集
積化されたＶＬＳＩ回路を構成することも可能である。
この様に、本願発明のＴＦＴを用いて非常に機能性に富
んだ半導体回路を構成することが可能である。なお、本
明細書中において、半導体回路とは半導体特性を利用し
て電気信号の制御、変換を行う電気回路と定義する。

【０１８４】〔実施例９〕本実施例では、実施例７や実
施例８に示された電気光学装置や半導体回路を搭載した
電子機器（応用製品）の一例を図６に示す。なお、電子
機器とは半導体回路および／または電気光学装置を搭載
した製品と定義する。

【０１８５】本願発明を適用しうる電子機器としてはビ
デオカメラ、電子スチルカメラ、プロジェクター、ヘッ
ドマウントディスプレイ、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話、ＰＨＳ等）などが挙げられる。

【０１８６】図６（Ａ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２００１、カメラ部２
００２、受像部２００３、操作スイッチ２００４、表示
装置２００５で構成される。本願発明はカメラ部２００
２、受像部２００３、表示装置２００５等に適用でき
る。

【０１８７】図６（Ｂ）はヘッドマウントディスプレイ
であり、本体２１０１、表示装置２１０２、バンド部２
１０３で構成される。本発明は表示装置２１０２に適用
することができる。

【０１８８】図６（Ｃ）は携帯電話であり、本体２２０
１、音声出力部２２０２、音声入力部２２０３、表示装
置２２０４、操作スイッチ２２０５、アンテナ２２０６
で構成される。本願発明は音声出力部２２０２、音声出
力部２２０３、表示装置２２０４等に適用することがで
きる。

【０１８９】図６（Ｄ）はビデオカメラであり、本体２
３０１、表示装置２３０２、音声入力部２３０３、操作
スイッチ２３０４、バッテリー２３０５、受像部２３０
６で構成される。本願発明は表示装置２３０２、音声入
力部２３０３、受像部２３０６等に適用することができ
る。

【０１９０】図６（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１９１】図６（Ｆ）はフロント型プロジェクターで
あり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。

【０１９２】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、電気光学装置や半導体回路を必要とする製
品であれば全てに適用できる。

【０１９３】

【発明の効果】以上説明してきたように、本発明は、半
導体装置製造方法における、炭素汚染物除去に関し、ス
パッタ損傷の影響を殆ど受けずに炭素の一重結合をも含
む全ての炭素汚染による基板表面の汚染を除去すること
で、半導体界面が特に重要になる、ＭＯＳ型、ＭＩＳ型
構造の半導体装置の特性ならびに信頼性の向上に大きな
効果がある。

【０１９４】特に、有機シラン系ソースを用いた酸化膜
中の炭素不純物も除去し、薄膜半導体装置のゲート絶縁
膜等を良好にすることができるため、特性の向上と信頼
性の向上に大きな効果がある。

【図面の簡単な説明】

【図１】 本発明による、基板表面のＸＰＳによる炭素
不純物の除去程度をしめすグラフ。

【図２】 従来の技術による、基板表面のＸＰＳによる
炭素不純物の除去程度をしめすグラフ。

【図３】 実施例１におけるトランジスタの形成過程の
断面を示す図。

【図４】 実施例２におけるトランジスタの形成過程の
断面を示す図。

【図５】 液晶モジュールの構成を示す図。

【図６】 電子機器の構成を示す図。

【符号の説明】

３００ ガラス基板 ３０１ ゲ─ト電極 ３０２ ゲート絶縁層 ３０３ ポリシリコンアイランド ３０４ 第２の導電性膜 ３０５ ソース電極 ３０６ ドレイン電極 ３０７ 第１の導電性膜 ３０８ 保護膜 ３０９ エッチングストッパー ４００ ガラス基板 ４０１ ゲ─ト電極 ４０２ ゲート絶縁層 ４０３ ポリシリコンアイランド ４０５ ソース電極 ４０６ ドレイン電極 ４０７ 第１の導電性膜 ４０８ 保護膜

Claims (10)

【特許請求の範囲】
1. 【請求項１】絶縁基板上に、ゲート電極、ゲート絶縁
   膜、半導体層があり、半導体層には、ソース・ドレイン
   領域をもつボトムゲート型の薄膜半導体装置の作製方法
   において、前記半導体層を成膜する前に、被膜形成面上
   を、活性水素によって炭素汚染物を減少させることを特
   徴とする薄膜半導体装置作製方法。
2. 【請求項２】絶縁基板上に、ゲート電極、ゲート絶縁
   膜、半導体層があり、半導体層には、ソース・ドレイン
   領域をもつボトムゲート型の薄膜半導体装置の作製方法
   において、前記半導体層を成膜する前に、被膜形成面上
   を、活性酸素に触れさせる工程を有し、その工程の後で
   活性水素によって被膜形成面上の炭素汚染物を減少させ
   ることを特徴とする薄膜半導体装置作製方法。
3. 【請求項３】絶縁基板上に、ゲート電極、ゲート絶縁
   膜、半導体層があり、半導体層には、ソース・ドレイン
   領域をもつボトムゲート型の薄膜半導体装置の作製方法
   において、前記半導体層を成膜する前に、被膜形成面上
   を、活性水素によって炭素汚染物を減少させ、その工程
   の後で活性化した酸素に被膜形成面を触れさせることを
   特徴とする薄膜半導体装置作製方法。
4. 【請求項４】絶縁基板上に、ゲート電極、ゲート絶縁
   膜、半導体層があり、半導体層には、ソース・ドレイン
   領域をもつボトムゲート型の薄膜半導体装置の作製方法
   において、前記半導体層を成膜する前に、前記半導体層
   の被膜形成面上を、活性水素と活性酸素の混合によって
   炭素汚染物を減少させることを特徴とする薄膜半導体装
   置作製方法。
5. 【請求項５】絶縁基板上に、半導体層、ゲート絶縁膜、
   ゲート電極があり、半導体層には、ソース・ドレイン領
   域をもつボトムゲート型の薄膜半導体装置の作製方法に
   おいて、前記ゲート絶縁膜の成膜工程において、少なく
   とも有機シラン系ソースと活性酸素と活性水素を用いて
   炭素不純物の少ない前記ゲート絶縁膜を形成することを
   特徴とする薄膜半導体装置作製方法。
6. 【請求項６】請求項１乃至５において、前記活性水素の
   発生をプラズマ法あるいは、触媒法によっておこなうこ
   とを特徴とした薄膜半導体装置作製方法。
7. 【請求項７】請求項１乃至５において、活性水素および
   ／または活性酸素によって半導体層の被膜形成面の炭素
   汚染物を減少させた後に、前記半導体層の被膜形成面を
   大気に触れさせることなく、半導体層を形成することを
   特徴とする薄膜半導体装置作製方法。
8. 【請求項８】請求項１乃至５において、Ｈ₂ Ｏを用いて
   前記半導体層の被膜形成面の炭素汚染物を減少させた後
   に、前記半導体層の被膜形成面を大気に触れさせること
   なく、半導体層を形成することを特徴とする薄膜半導体
   装置作製方法。
9. 【請求項９】請求項１乃至８において、前記半導体層を
   横方向に結晶化させたことを特徴とする薄膜半導体装置
   作製方法。
10. 【請求項１０】請求項１乃至９において、前記ゲート電
    極がポリシリコンであることを特徴とする薄膜半導体装
    置作製方法。