JP2001291872A

JP2001291872A - 半導体装置の作製方法

Info

Publication number: JP2001291872A
Application number: JP2001020139A
Authority: JP
Inventors: Mitsuhiro Ichijo; 充弘一條
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-02-03
Filing date: 2001-01-29
Publication date: 2001-10-19
Anticipated expiration: 2021-01-29
Also published as: JP4703862B2

Abstract

(57)【要約】（修正有）【課題】半導体装置において良好な絶縁膜下界面を作
製し、それによりTFTの電気特性の安定性と生産性を確
保する。【解決手段】基板１上に下地膜として酸化窒化珪素膜
２と、２とは別種の酸化窒化珪素膜３が形成され、その
上に島状半導体層４が形成されている。酸化窒化珪素膜
３を成膜する前に、酸化窒化珪素膜のソースガスである
亜酸化窒素（N₂O）ガスを用いてプラズマ前処理した。
これにより、被処理膜との界面中に含まれる炭素、リン
といったクリーンルーム環境からの汚染元素を削減で
き、良好な界面状態を得ることができた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クリーンルーム環
境からの汚染による薄膜界面の汚染を除去し清浄な薄膜
−絶縁膜界面を有する薄膜トランジスタ（以下TFTとい
う）で構成された回路を有する半導体装置およびその作
製方法に関する。例えば、画素部と駆動回路を同一の基
板に設けたアクティブマトリクス型の液晶表示装置に代
表される電気光学装置およびその様な電気光学装置を部
品として搭載した電子機器に関する。

【０００２】なお、本明細書中においてクリーンルーム
環境とは基板のキャリア、製造装置、クリーンルーム構
造物といったクリーンルーム内に存在するあらゆるもの
を指す。また、本明細書中において半導体装置とは、半
導体特性を利用することで機能しうる装置全般を指し、
薄膜トランジスタを用いて形成されるアクティブマトリ
クス型の液晶表示装置に代表される電気光学装置、その
ような電気光学装置を部品として搭載した電子機器、半
導体回路は全て半導体装置である。

【０００３】

【従来の技術】TFTを作製する過程で薄膜表面にクリー
ンルーム環境から汚染物が吸着し、TFTの電気的特性不
良や形状不良を引き起こすことがある。そのため、薄膜
表面の汚染物の除去ならびに汚染の防止として様々な方
法が確立されている。例えば、重金属の除去には過酸化
水素水に塩酸を加えた洗浄液を用いてウェット洗浄する
方法がよく知られている。また、物理吸着物の除去には
超音波のキャビテーションを利用して洗浄する方法やブ
ラシにより洗浄する方法がある。

【０００４】絶縁膜と半導体薄膜との界面に存在するこ
とによってTFTの電気的特性不良を引き起こす汚染元素
に、例えば炭素やリンがある。炭素の混入源には、フォ
トリソプロセスで任意のパターンを形成するために用い
る感光性有機物のフォトレジストがある。それ以外に
は、薄膜作製に使用する真空装置の真空ポンプ内の油
や、基板のキャリアに用いられるテフロン（登録商標）
（PFA）、ポリプロピレン（PP）、ポリフッ化ビニリデ
ン（PVDF）、3フッ化エチレン共有合樹脂（ECTFE）、4
フッ化エチレン共有合樹脂（ETFE）、ポリエチレン（P
E）などからの脱ガスや、クリーンルーム内の床材、壁
材フィルターなどからの汚染がある。

【０００５】炭素が不純物として絶縁膜と半導体薄膜と
の界面に存在した場合、界面で再結合中心となり電子捕
獲などを起こし、TFTの移動度などの電気的特性を低下
させる要因となっていた。また、結合状態が安定してい
ないため長時間電界がかかることで界面状態が変化し、
信頼性の低下にもつながっていた。さらに、クリーンル
ーム環境に由来する汚染であるため、膜表面に均一に存
在する訳ではなく、局所的あるいは全体的に分散して存
在する。そしてそれにより個々のTFTの電気特性にバラ
ツキが生じ、例えばLCDパネルではドライバー回路の動
作不良や点欠陥、ムラといったような表示不良などを引
き起こしてしまう。

【０００６】薄膜表面に吸着している炭素などの有機物
の除去法としては、過酸化水素水に硫酸を加えた溶液で
の洗浄やオゾンあるいは酸素プラズマによるドライアッ
シングなどが良く知られている。また、炭素を効果的に
除去する方法として本出願人による発明特願平8−25741
4号にCVD装置による薄膜成膜前に同装置で活性水素並び
に活性酸素を混在させたプラズマを用いる除去法が記載
されている。

【０００７】また、リンの薄膜界面への混入源には、製
造装置やクリーンルーム構造物からの脱ガスなどがあ
る。例えば、高性能フィルターの濾材と枠を接着するエ
ンドシール部に使われるポリウレタンシーラントには、
難燃剤として有機リンが含まれている。

【０００８】リンが不純物として絶縁膜と半導体薄膜と
の界面に存在した場合、半導体膜中にリンが拡散しドナ
ーとして作用するため閾値電圧（以下Vthと略す。）の
シフトなどTFT電気特性の変動が生じる。そして、当初
の設計値とは異なる値を示し、デバイス動作に影響を及
ぼす。また、炭素同様、膜表面に均一に存在するわけで
はないため同じく特性不良を生じ不具合を起こす。

【０００９】薄膜表面に吸着しているリンの除去には、
例えば次のような方法が行われている。酸化膜を対象と
した場合、バッファードフッ酸（BHF）により表面をエ
ッチングし酸化膜とともに除去する方法や、オゾン水や
過酸化水素水など活性酸素を含んだ溶液でリンを酸化さ
せ水洗して除去する方法がある。また、活性層を対象と
した場合、同じく活性酸素を含んだ溶液を利用して酸化
させるが同時に周辺の珪素も酸化され水洗で除去できな
くなるため、希フッ酸で酸化珪素ごと除去する方法がと
られている。

【００１０】また、下地膜や層間絶縁膜を積層していく
場合、界面中にNaといった可動イオン、重金属元素はも
とより、前記に示した炭素やリンなどの汚染元素の混入
は、熱処理工程での活性層近傍への拡散により、TFT電
気特性に影響を及ぼす他、信頼性にも影響を及ぼすこと
が予想される。

【００１１】

【発明が解決しようとする課題】クリーンルーム環境か
らの影響で薄膜表面に存在する汚染元素を取り除き、TF
Tの電気特性の低下や変動、信頼性の低下を低減する。
特に、半導体薄膜−ゲート絶縁膜界面の炭素、リンを減
少させる。また、汚染元素が薄膜表面に局所的あるいは
全体的に分散して存在することによるTFT電気特性のバ
ラツキを減少させる。さらに、汚染元素を除去して薄膜
表面を清浄化することによって前記薄膜上に形成する膜
の密着性を向上し、前記薄膜と性質の異なる薄膜の成膜
を可能にさせる。

【００１２】活性水素及び活性酸素を含むプラズマを表
面処理に用いた場合、炭素を効果的に除去できるもの
の、他の汚染元素を除去できる効果は見いだせていな
い。また、CVD装置にて絶縁膜を作製する前に前記のよ
うに絶縁膜作製に要するソースガス以外のガスをチャン
バー中に導入して表面処理を行う場合、ガスの入れ替え
が必要となるためこの入れ替えとして無駄にガスを排気
しなければならなくなる他、このガスの入れ替えに時間
を費やし、加えてチャンバー内を絶縁膜形成条件まで安
定化させる時間が必要となるため、処理時間の増大につ
ながっていた。

【００１３】本発明は、上記問題点を解決するための技
術でありTFT電気特性の安定性及び信頼性向上をもたら
す薄膜界面を提供すること、および生産性の向上を目的
とする。

【００１４】

【課題を解決するための手段】上記問題点を解決するた
めに本発明は、プラズマCVD法で絶縁膜を成膜する前処
理として同一チャンバー中で亜酸化窒素（N₂O）プラズ
マ処理をし、良好な界面状態をもつ絶縁膜を作製し、こ
れをTFTに適用する。

【００１５】プラズマCVD法により作製され絶縁膜に用
いられる膜には酸化珪素膜、窒化珪素膜、酸化窒化珪素
膜がある。本発明では後述する理由から、プラズマ処理
後に連続して成膜する膜には酸化窒化珪素膜を選んだ。

【００１６】酸化珪素膜は、例えば分解効率が高いTEOS
（オルトケイ酸テトラエチル：Tetraethyl Orthosilica
te、化学式：Si(OC₂H₅)₄）と酸素（O₂）の混合ガスによ
り作製される。この酸化珪素膜は、MOSによるBTS（バイ
アス・熱・ストレス）試験の結果からフラットバンド電
圧（以下Vfbと略す）の変動を実用に耐えうる程度に低
減できることが分かっている。しかし、TEOSをグロー放
電分解する過程で水分が生成されやすくこれが容易に膜
中に取り込まれるため、成膜後に400〜600℃の熱アニー
ル工程を施さなければならず、製造コストの増加につな
がってしまうという欠点がある。また、窒化珪素膜はシ
ラン（SiH₄）、アンモニア（NH₃）、窒素（N₂）などの
混合ガスから作製され緻密で硬い膜を作製できるが、欠
陥準位密度が大きく、また内部応力が大きいので活性層
に直接接して形成すると歪みを与えTFTの特性に対してV
thのシフトやサブスレッショルド定数を大きくするとい
う悪影響を及ぼす。酸化窒化珪素膜はSiH₄とN₂Oの混合
ガスから作製でき、膜中に数atomic％の窒素を含有させ
ることで緻密化させ、熱アニールが不要な膜を作製でき
る。作製条件によってはSi―N結合による欠陥準位が形
成され、BTS試験でVfbの変動が大きくなったり、TFT特
性でVthのシフトを引き起こしたりする場合があるが、
作製条件を的確に制御することにより、良質な膜を作製
することができる。

【００１７】薄膜界面中の炭素やリンを除去し、かつ、
処理後に連続して積層する絶縁膜のソースガスを使用し
処理時間の短縮化を図ったプラズマ処理の検討結果につ
いて以降に述べる。

【００１８】まず、各種プラズマ処理による炭素、リン
の除去効果を確かめるため、酸化珪素膜、窒化珪素膜、
酸化窒化珪素膜のソースガスとして用いられる表１に示
したガス、すなわち、N₂O、N₂、O₂、N₂＋O₂でプラズマ
処理を行った時の界面中に含まれる炭素、リン濃度につ
いてSIMSにより調べた。その結果の一例として酸化窒化
珪素膜表面に各プラズマ処理を行いさらに酸化窒化珪素
膜を成膜したとき、つまり酸化窒化珪素膜間界面を各種
プラズマ処理したときの結果を表２に示した。このとき
のプラズマ処理は表１に示した条件で行った。

【００１９】

【表１】

【００２０】

【表２】

【００２１】表２で値が記載されていない欄はバックグ
ラウンドレベルであったことを示している。このときの
炭素、リンのバックグラウンドレベルはそれぞれ2E+18
atoms／cm³、8E+14 atoms／cm³であり、また、界面以外
の膜中の炭素、リン濃度はバックグラウンドレベル以下
であった。表２からO₂及びN₂Oプラズマ処理を行った界
面中の炭素濃度はバックグラウンドレベルにまで低減さ
れており、炭素の除去にはO₂及びN₂Oプラズマ処理が有
効であることが分かった。リンについては除去効果が高
いものはN₂+O₂、O₂、N₂Oプラズマ処理と考えられる。以
上のことから、炭素及びリンの除去にはO2及びN2Oプラ
ズマ処理が有効であるといえる。

【００２２】O₂及びN₂Oプラズマ処理が目的としている
炭素及びリンの除去効果を発揮することは分かったが、
もう一つの検討課題である「プラズマ処理と絶縁膜成膜
の連続処理による処理時間の短縮化」という点でO₂プラ
ズマ処理は除外される。プラズマCVDで絶縁膜を形成す
る場合、O₂はTEOSと混合させるなどして酸化珪素膜を形
成する時にのみ利用されるガスであり、連続して成膜す
る絶縁膜が酸化珪素膜であればプラズマ処理用ガスとし
て使用できるが、酸化窒化珪素膜を連続成膜する絶縁膜
として用いる場合には使用できない。しかし、N₂Oは酸
化窒化珪素膜のソースガスであり、SiH₄さえ導入すれば
そのまま酸化窒化珪素膜の成膜に利用でき、処理時間の
削減を目的とした酸化窒化珪素膜成膜時のプラズマ前処
理に有効であるといえる。

【００２３】さらに、N₂Oプラズマ処理による酸化窒化
珪素膜表面の炭素、リンの除去効果を確認するため、例
えば、酸化窒化珪素膜表面にN₂Oプラズマ処理をそれぞ
れ0、10、30、60秒行った後、酸化窒化珪素膜を積層さ
せ、界面における炭素、リン濃度をSIMSにより測定し
た。処理条件については表１に示した。膜中の炭素、リ
ン濃度は全処理時間において測定時のバックグラウンド
レベル、つまり、炭素：1E+18 atoms／cm³、リン：8E+1
5 atoms／cm³以下であった。その結果であるが、N₂Oプ
ラズマ処理を10〜60秒行うことによって炭素及びリン濃
度はバックグラウンドレベル以下にまで低減できること
が分かった。

【００２４】炭素やリンが効果的に取り除かれる機構に
は、酸素ラジカルあるいはオゾンや酸素イオンといった
活性酸素が関与している。活性酸素が炭素及びリンの結
合に触れるとCO_x及びPO_xの形でそれらをガス化させるた
め、いわゆるアッシング処理をすることができる。酸素
ガスのみを用いたプラズマ処理でも炭素やリンが効果的
に除去されていることを考慮するとN₂Oの分解によって
生じる化学種のうち活性な酸素が炭素やリンの除去に直
接的に関与し、活性な酸素と同様な機構で生じる活性な
窒素はスパッタ効果による間接的な炭素、リンの除去に
関与しているものと考えられる。また、ここでは、一例
として酸化窒化珪素膜表面にN₂Oプラズマ処理を施した
例を示したが、活性な酸素による炭素及びリンの酸化と
活性な窒素によるスパッタ効果を利用して、活性層表面
にも同様に適用することができる。

【００２５】以上の結果、酸化窒化珪素膜成膜前のプラ
ズマ表面処理としてN2Oプラズマ処理を適用することに
より薄膜表面の炭素及びリンを効果的に除去することが
でき良好な界面が形成されることが分かった。適用され
るN₂Oプラズマ処理条件は表１に示した条件に限らず次
の範囲での適用が可能である。つまり、N₂Oガス流量；3
00〜1000［SCCM］、RFパワー；50〜300［W］、圧力；0.
3〜1.5［Torr］、基板温度；300〜450［℃］、処理時
間；5〜60［sec.］、RF電極と基板までの距離：10〜60
［mm］の範囲で適用が可能である。そのため、プラズマ
処理後、前記範囲内の条件下でSiH₄を加えることによ
り、プラズマ処理と連続してその時々に適した良質な酸
化窒化珪素膜を様々に作製することができる。この様に
して作製される酸化膜は、水素濃度が0.1〜2 atomic／
％で、窒素濃度が0.1〜2 atomic／％で、酸素濃度が60
〜65 atomic／％、また、珪素に対する酸素の組成比が
1.7〜2で、珪素に対する窒素の組成比が0.002〜0.06と
なる。

【００２６】また、プラズマ処理をしている間に圧力、
RFパワーなどといった成膜に要する各パラメータ値が安
定化することによってチャンバー内環境が安定化し、そ
の状態でSiH₄ガスを導入することにより酸化窒化珪素膜
の成膜を開始できるため、成膜速度が安定し、別の基板
と成膜速度の差が生じにくくなり、基板間バラツキが低
減できる。

【００２７】さらに、酸化窒化珪素膜を成膜する前処理
としてN₂Oプラズマ処理を行うことは、ガスの入れ替え
により無駄に排出しなければならないガスの量を削減で
き、また、入れ替えに要する時間も削減することが出来
る。例えば、酸化窒化珪素膜成膜前にN₂Oプラズマ処理
を行う場合、圧力、RFパワーなどSiH₄ガス流量を除く成
膜に要する各パラメータ値を成膜に適した条件にさせる
間、つまりチャンバー内環境を安定化させる間にこの処
理を行うことができる。

【００２８】

【発明の実施の形態】本実施形態でTFTに代表される半
導体装置に適した界面を膜下に有する酸化窒化珪素膜の
作製方法について説明する。

【００２９】本発明をTFTの積層下地膜に適用した例を
図１に示した。図１はトップゲート型TFTの構成につい
て示した。基板１上に下地膜として酸化窒化珪素膜２と
２とは別種の酸化窒化珪素膜３が形成され、その上に島
状半導体層４が形成されている。ここでは、酸化窒化珪
素膜２と３のうち３が本発明を適用して形成される酸化
窒化珪素膜とした。つまり、酸化窒化珪素膜２を形成
後、前記膜表面にN₂Oプラズマ処理を行い、前記プラズ
マ処理と連続処理で形成される酸化窒化珪素膜とした。

【００３０】図１に示した構成をもつTFT作製時に、酸
化窒化珪素膜２表面にN2Oプラズマ処理を行った場合と
行わなかった場合の酸化窒化珪素膜２と３界面中の炭素
及びリン濃度変化を図２に表２の結果をもとに模式的に
示した。このように、図１に示した下地膜は、酸化窒化
珪素膜２の表面にN₂Oプラズマ処理を行い連続して酸化
窒化珪素膜３を形成することによって界面中の炭素及び
リン濃度は減少し、図２に示したような濃度分布を示す
構成となる。また、ここでは一例として積層下地膜に適
用しているが、ゲート絶縁膜、層間絶縁膜にも類似した
炭素及びリン濃度の減少を伴う膜中濃度構成として適用
する。

【００３１】本発明の構成に適したプラズマCVD装置の
一例を図３に示した。図３に示すプラズマCVD装置は、
ロード／アンロード室１０１、搬送室１０２、反応室１
０３を備えた装置である。各部屋は仕切り弁１０４、１
０５で分離されている。各部屋には真空ポンプなどを備
えた減圧手段１１２ａ〜１１２ｃがそれぞれ接続してい
る。ロード／アンロード室１０１には基板１０７と該基
板を保持するカセット１０６があり、搬送室１０２に設
けた搬送手段１０８により反応室１０３へ移送される。
反応室１０３にはプラズマ発生手段（RF電源）１０９、
基板加熱手段１１０、ガス供給手段１１１が備えられ、
この部屋でグロー放電プラズマを利用したプラズマ処理
及び酸化窒化珪素膜の形成が行われる。ガス供給手段１
１１はSiH₄、N₂Oなどのガスが流量を制御して供給でき
るようになっている。

【００３２】成膜したいサンプル基板１０７を装置のロ
ード室１０１にセットし、真空引きをする。このとき、
サンプルはカセット１０６のアルミで構成された治具に
おさまっており、すでに絶縁膜あるいは半導体膜が成膜
された状態となっている。サンプルのセットされたロー
ド／アンロード室１０１と搬送室１０２、反応室１０３
の圧力が一定になったら、サンプル１０７を反応室１０
３へ搬送する。

【００３３】サンプル１０７が搬送された反応室１０３
は、まず、ドライポンプ及びターボ分子ポンプで高真空
に排気し、そこへN₂Oを導入し圧力を一定にコントロー
ルした後、13.56 MHzからなるRF電源１０９によってプ
ラズマを発生させる。処理時間5〜60［sec.］のプラズ
マ処理を行ってサンプル表面の炭素及びリンを除去して
清浄な状態をつくり、プラズマ処理と連続してN₂Oと共
にSiH₄をチャンバー中に導入し酸化窒化珪素膜を成膜す
る。成膜が終了したら、RFの発振と成膜ガスの導入を止
めた後反応室１０３を真空引きし、サンプルの反応室へ
の導入時と逆の手順でロード／アンロード室１０１にサ
ンプルを戻す。

【００３４】上記のようにして、酸化窒化珪素膜成膜前
にN₂Oプラズマ処理を行って、クリーンルーム環境から
薄膜表面に吸着した炭素、リンといった汚染元素を取り
除き、プラズマ処理と連続して酸化窒化珪素膜を成膜す
ることにより、良質な界面状態を得ることができる。そ
れにより、TFTの電気特性の低下や変動、基板内及び基
板間でのTFTの電気特性のバラツキ、信頼性の低下を低
減させることができる。さらに、汚染元素を除去して薄
膜表面を清浄化することによって酸化窒化珪素膜と被積
層薄膜との密着性が向上するため、酸化窒化珪素膜と性
質の異なる薄膜上に良質な界面状態を持たせた状態で酸
化窒化珪素膜を成膜することができる。また、処理時間
の短縮化が可能となる。

【００３５】

【実施例】[実施例１]本実施例では、CMOS回路を形成す
るのに必要なｎチャネル型TFTとpチャネル型TFTを同一
基板上に作製する方法について、工程に従って図４と図
５を用いて説明する。ここでは、本発明の下層に良好な
界面状態をもつ酸化窒化珪素膜から成る絶縁膜を、TFT
の下地膜、ゲート絶縁膜、および層間絶縁膜に適用し
た。

【００３６】図４（A）において、基板２０１にはコー
ニング社の#7059ガラスや#1737ガラス基板などに代表さ
れるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガ
ラスなどを用いる。このようなガラス基板には微量では
あるがナトリウムなどのアルカリ金属元素が含まれてい
た。このようなガラス基板は熱処理時の温度により数pp
m〜数十ppm程度収縮するので、ガラス歪み点よりも10〜
20℃程度低い温度であらかじめ熱処理しておいても良
い。この基板２０１のTFTを形成する表面には、基板２
０１から前記アルカリ金属元素やその他の不純物の汚染
を防ぐために下地膜２０２を形成する。下地膜２０２
は、SiH₄、NH₃、N₂Oから作製する酸化窒化珪素膜２０２
ａと、SiH₄、N₂Oから作製する酸化窒化珪素膜２０２ｂ
で形成する。酸化窒化珪素膜２０２ａは10〜100 nm（好
ましくは20〜60 nm）の厚さで形成し、酸化窒化珪素膜
２０２ｂは10〜200 nm（好ましくは20〜100 nm）の厚さ
で形成する。

【００３７】これらの膜は従来の平行平板型のプラズマ
CVD法を用いて形成する。酸化窒化珪素膜２０２ａは、S
iH₄を10 SCCM、NH3を100 SCCM、N2Oを20 SCCMとして反
応室に導入し、基板温度325℃、反応圧力0.3 Torr、放
電電力密度0.41 W／cm²、放電周波数13.56 MHzという条
件で成膜した。この酸化窒化珪素膜２０２ａを成膜した
あと、ゴミ対策など膜を安定して供給するためにチャン
バーをクリーニングしてもよい。その間、酸化窒化珪素
膜２０２ａを成膜した基板はチャンバー外に出されるた
め、クリーンルーム環境の影響を受け汚染元素である炭
素やリンなどが膜表面に吸着する。そこで、酸化窒化珪
素膜２０２ｂを成膜する前に汚染元素を除去するためN₂
Oを900 SCCM導入し、基板温度を325℃、反応圧力1.2 To
rr、放電電力密度0.10 W／cm²、放電周波数13.56 MHzと
いう条件でプラズマ処理を60 sec. 行った。その間、不
安定であったチャンバー中の基板温度、反応圧力、放電
電力密度などが安定する。そしてそのままプラズマ処理
と連続してSiH₄を27 SCCM導入し、酸化窒化珪素膜２０
２ｂを成膜した。酸化窒化珪素膜２０２ｂの基板温度、
反応圧力、放電電力密度、放電周波数はN₂Oプラズマ処
理と同条件となる。

【００３８】ここで作製した酸化窒化珪素膜２０２ａ
は、密度が9.28×10²²／cm³であり、フッ化水素アンモ
ニウム（NH₄HF₂）を7.13％とフッ化アンモニウム（NH
₄F）を15.4％含む混合溶液（ステラケミファ社製、商品
名LAL 500）の20℃におけるエッチング速度が63 nm／mi
nと遅く、緻密で硬い膜である。このような膜を下地膜
に用いると、この上に形成する半導体層にガラス基板か
らのアルカリ金属元素が拡散するのを防ぐのに有効であ
る。

【００３９】次に、25〜80 nm（好ましくは30〜60 nm）
の厚さで非晶質構造を有する半導体層２０３ａを、プラ
ズマCVD法やスパッタ法などの公知の方法で形成する。
本実施形態では、プラズマCVD法で非晶質珪素膜を55 nm
の厚さに形成した。非晶質構造を有する半導体膜として
は、非晶質半導体膜や微結晶半導体膜があり、非晶質珪
素ゲルマニウム膜などの非晶質構造を有する化合物半導
体膜を適用しても良い。また、下地膜２０２と非晶質半
導体層２０３ａとは両者を連続形成しても良い。例え
ば、前述のように酸化窒化珪素膜２０２ａと酸化窒化珪
素膜２０２ｂをプラズマCVD法で成膜後、反応ガスをSiH
₄、N₂OからSiH₄とH₂或いはSiH₄のみに切り替えれば、一
旦大気雰囲気に晒すことなく連続形成できる。その結
果、酸化窒化珪素膜２０２ｂの表面の汚染を防ぐことが
可能となり、作製するTFTの特性バラツキやVthの変動を
低減させることができる。

【００４０】そして、結晶化の工程を行い非晶質半導体
層２０３ａから結晶質半導体層２０３ｂを形成する。例
えば、レーザーアニール法や熱アニール法（固相成長
法）、またはラピットサーマルアニール法（RTA法）を
適用すれば良い。RTA法では、赤外線ランプ、ハロゲン
ランプ、メタルハライドランプ、キセノンランプなどを
光源に用いる。或いは特開平７−１３０６５２号公報で
開示された技術に従って、触媒元素を用いる結晶化法で
結晶質半導体層２０３ｂを形成することもできる。結晶
化の工程ではまず、非晶質半導体層が含有する水素を放
出させておくことが肝要であり、400〜500℃で1時間程
度の熱処理を行い、含有水素量を5 atomic％以下にして
から結晶化させることが望ましい。

【００４１】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数30 Hzとし、レーザーエネル
ギー密度を100〜500 mJ／cm²（代表的には300〜400 mJ
／cm²）とする。そして線状ビームを基板全面に渡って
照射し、この時の線状ビームの重ね合わせ率（オーバー
ラップ率）を80〜98％として行う。このようにして結晶
質半導体層を形成することができる。また、別な方法と
してパルス発振型のYAGレーザーを使用する方法があ
る。第２高調波（532 nm）〜第３高調波を使用し、例え
ばレーザーパルス発振周波数1〜20000Hz（好ましくは10
〜1000 Hz）、レーザーエネルギー密度を200〜600 mJ／
cm²（代表的には300〜500 mJ／cm2）とする。そして、
線状ビームを基板全面に渡って照射し、この時の線状ビ
ームの重ね合わせ率（オーバーラップ率）を80〜90％と
して行う。第２高調を使うと、半導体層の内部にも均一
に熱が伝わり、照射エネルギー範囲が多少ばらついても
結晶化が可能となる。それにより、加工マージンがとれ
るため、結晶化のバラツキが少なくなる。また、パルス
周波数が高いのでスループットが向上する。

【００４２】熱アニール法による場合にはファーネスア
ニール炉を用い、窒素雰囲気中で600〜660℃程度の温度
でアニールを行う。いずれにしても非晶質半導体層を結
晶化させると原子の再配列が起こり緻密化するので、作
製される結晶質半導体層の厚さは当初の非晶質半導体層
の厚さ（本実施例では55 nm）よりも1〜15％程度減少す
る。

【００４３】そして、結晶質半導体層２０３ｂ上にフォ
トレジストパターンを形成し、ドライエッチングによっ
て結晶質半導体層を島状に分割して島状半導体層２０
４、２０５ａを形成し活性層とする。ドライエッチング
にはCF₄とO₂の混合ガスを用いた。その後、プラズマCVD
法や減圧CVD法、またはスパッタ法により50〜100 nmの
厚さの酸化珪素膜によるマスク層２０６を形成する。例
えば、プラズマCVD法による場合、オルトケイ酸テトラ
エチル（Tetraethyl Orthosilicate：TEOS）とO ₂とを
混合し、反応圧力40 Pa、基板温度300〜400℃とし、高
周波（13.56 MHz）電力密度0.5〜0.8 W／cm²で放電さ
せ、100〜150 nm代表的には130 nmの厚さに形成する。

【００４４】そしてフォトレジストマスク２０７を設
け、nチャネル型TFTを形成する島状半導体層２０５ａに
Vthを制御する目的で1×10¹⁶〜5×10¹⁷atoms／cm3程度
の濃度でp型を付与する不純物元素を添加する。半導体
に対してp型を付与する不純物元素には、ホウ素（B）、
アルミニウム（Al）、ガリウム（Ga）など周期律表第13
族の元素が知られている。ここではイオンドープ法でジ
ボラン（B₂H₆）を用いホウ素（B）を添加した。ホウ素
（B）添加は必ずしも必要でなく省略しても差し支えな
いが、ホウ素（B）を添加した半導体層２０５ｂはnチャ
ネル型TFTのしきい値電圧を所定の範囲内に収めるため
に形成することができた。

【００４５】nチャネル型TFTのLDD領域を形成するため
に、n型を付与する不純物元素を島状半導体層２０５ｂ
に選択的に添加する。半導体に対してn型を付与する不
純物元素には、リン（P）、砒素（As）、アンチモン（S
b）など周期律表第１５族の元素が知られている。フォ
トレジストマスク２０８を形成し、ここではリン（P）
を添加すべく、フォスフィン（PH₃）を用いたイオンド
ープ法を適用した。形成される不純物領域２０９におけ
るリン（P）濃度は2×10¹⁶〜5×10¹⁹ atoms／cm³の範囲
とする。本明細書中では、不純物領域２０９に含まれる
n型を付与する不純物元素の濃度を（n^-）と表す。

【００４６】次に、マスク層２０６を純水で希釈したフ
ッ酸などのエッチング液により除去する。そして、図４
（D）と図４（E）で島状半導体層２０５ｂに添加した不
純物元素を活性化させる工程を行う。活性化は窒素雰囲
気中500〜600℃で1〜4時間の熱アニールや、レーザーア
ニールなどの方法により行うことができる。また、両方
の方法を併用して行っても良い。本実施例では、レーザ
ー活性化の方法を用い、KrFエキシマレーザー光（波長2
48 nm）を用い、線状ビームを形成して、発振周波数5〜
50 Hz、エネルギー密度100〜500 mJ／cm²として線状ビ
ームのオーバーラップ割合を80〜98％として走査して、
島状半導体層が形成された基板全面を処理した。尚、レ
ーザー光の照射条件には何ら限定される事項はなく、実
施者が適宣決定すれば良い。

【００４７】次に、ゲート絶縁膜２１０をプラズマCVD
法により40〜150 nmの厚さで珪素を含む絶縁膜で形成す
る。まず、ゲート絶縁膜の成膜に先立って、プラズマ処
理を行い、活性層表面の清浄化を行う。プラズマ処理
は、N₂Oを400 SCCM導入し、基板温度を400℃、反応圧力
0.3 Torr、放電電力密度0.4 W／cm²、放電周波数13.56M
Hzという条件でプラズマを生成して1分間処理した。こ
れにより、島状半導体層２０４、２０５ｂの表面に吸着
している炭素やリン汚染物を除去することができる。ま
た、N₂Oプラズマ処理により、被堆積表面の最表面およ
びその近傍が酸化され、ゲート絶縁膜との界面準位密度
を低減させるなどの好ましい作用がある。ゲート絶縁膜
２１０成膜はこのプラズマ処理と連続して、前述の酸化
窒化珪素膜２０２ｂと同様に、N₂Oを導入したまま SiH₄
を4 SCCM導入し、N₂Oプラズマ処理と同様の基板温度、
反応圧力、放電電力密度、放電周波数で行った。

【００４８】ゲート絶縁膜２１０上には、ゲート電極を
形成するために導電層を成膜する。この導電層は単層で
形成しても良いが、必要に応じて二層あるいは三層とい
った積層構造とすることもできる。本実施例では、導電
性の窒化物金属膜から成る導電層（A）２１１と金属膜
から成る導電層（B）２１２とを積層させた。導電層
（B）２１２はタンタル（Ta）、チタン（Ti）、モリブ
デン（Mo）、タングステン（W）から選ばれた元素、ま
たは前記元素を主成分とする合金か、前記元素を組み合
わせた合金膜（代表的にはMo−W合金膜、Mo−Ta合金
膜）で形成すれば良く、導電層（A）２１１は窒化タン
タル（TaN）、窒化タングステン（WN）、窒化チタン（T
iN）膜、窒化モリブデン（MoN）などで形成する。ま
た、導電層（A）２１１はタングステンシリサイド、チ
タンシリサイド、モリブデンシリサイドを適用しても良
い。導電層（B）２１２は低抵抗化を図るために含有す
る不純物濃度を低減させると良く、特に酸素濃度に関し
ては30 ppm以下とすると良かった。例えば、タングステ
ン（W）は酸素濃度を30 ppm以下とすることで20μΩcm
以下の比抵抗値を実現することができた。

【００４９】導電層（A）２１１は10〜50 nm（好ましく
は20〜30 nm）とし、導電層（B）２１２は200〜400 nm
（好ましくは250〜350 nm）とすれば良い。本実施例で
は、導電層（A）２１１に30 nmの厚さのTaN膜を、導電
層（B）２１２には350 nmのTa膜を用い、いずれもスパ
ッタ法で形成した。TaN膜はTaをターゲットとしてスパ
ッタガスにArと窒素との混合ガスを用いて成膜した。Ta
はスパッタガスにArを用いた。また、これらのスパッタ
ガス中に適量のXeやKrを加えておくと、膜の内部応力を
緩和して膜の剥離を防止することができる。α相のTa膜
の抵抗率は20μΩcm程度でありゲート電極に使用するの
に適しているが、β相のTa膜の抵抗率は180μΩcm程度
でありゲート電極とするには不向きであった。TaN膜は
α相に近い結晶構造を持つので、この上にTa膜を形成す
ればα相のTa膜が容易に得ることができる。尚、図示し
ないが、導電層（A）２１１の下に2〜20 nm程度の厚さ
でリン（P）をドープした珪素膜を形成しておくことは
有効である。これにより、その上に形成される導電膜の
密着性向上と酸化防止を図ると同時に、導電層（A）ま
たは導電層（B）が微量に含有するアルカリ金属元素が
ゲート絶縁膜２１０に拡散するのを防ぐことができる。
いずれにしても、導電層（B）は抵抗率を10〜500μΩcm
の範囲ですることが好ましい。

【００５０】次に、フォトレジストマスク２１３を形成
し、導電層（A）２１１と導電層（B）２１２とを一括で
エッチングしてゲート電極２１４、２１５を形成する。
例えば、ドライエッチング法によりCF₄とO₂の混合ガ
ス、またはCl₂を用いて1〜20 Paの反応圧力で行うこと
ができる。ゲート電極２１４、２１５は、導電層（A）
から成る２１４ａ、２１５ａと、導電層（B）から成る
２１４ｂ、２１５ｂとが一体として形成されている。こ
の時、nチャネル型TFTのゲート電極２１５は不純物領域
２０９の一部と、ゲート絶縁膜２１０を介して重なるよ
うに形成する。また、ゲート電極は導電層（B）のみで
形成することも可能である。

【００５１】次いで、pチャネル型TFTのソース領域およ
びドレイン領域とする不純物領域２１７を形成する。こ
こでは、ゲート電極２１４をマスクとしてp型を付与す
る不純物元素を添加し、自己整合的に不純物領域を形成
する。このとき、nチャネル型TFTを形成する島状半導体
層はフォトレジストマスク２１６で被覆しておく。そし
て、不純物領域２１７はジボラン（B₂H₆）を用いたイオ
ンドープ法で形成する。この領域のボロン（B）濃度は3
×10²⁰〜3×10²¹atoms／cm³となるようにする。本明細
書中では、ここで形成された不純物領域２１７に含まれ
るp型を付与する不純物元素の濃度を（p⁺）と表す。

【００５２】次に、nチャネル型TFTのソース領域または
ドレイン領域を形成する不純物領域２１８の形成を行っ
た。ここでは、フォスフィン（PH₃）を用いたイオンド
ープ法で行い、この領域のリン（P）濃度を1×10²⁰〜1
×10²¹ atoms／cm³とした。本明細書中では、ここで形
成された不純物領域２１８に含まれるn型を付与する不
純物元素の濃度を（n⁺）と表す。不純物領域２１７にも
同時にリン（P）が添加されるが、既に前の工程で添加
されたボロン（B）濃度と比較して不純物領域２１７に
添加されたリン（P）濃度はその1／2〜1／3程度なのでp
型の導電性が確保され、TFTの特性に何ら影響を与える
ことはなかった。

【００５３】その後、それぞれの濃度で添加されたn型
またはp型を付与する不純物元素を活性化する工程を熱
アニール法で行う。この工程はファーネスアニール炉を
用いれば良い。その他に、レーザーアニール法、または
ラピッドサーマルアニール法（RTA法）で行うことがで
きる。アニール処理は酸素濃度が1 ppm以下、好ましく
は0.1 ppm以下の窒素雰囲気中で400〜700℃、代表的に
は500〜600℃で行うものであり、本実施例では550℃で4
時間の熱処理を行った。また、アニール処理の前に、50
〜200 nmの厚さの保護絶縁層２１９を酸化窒化珪素膜や
酸化珪素膜などで形成すると良い。酸化窒化珪素膜２０
２ｂと同条件で成膜すると、密着性の向上や長期信頼性
の向上が図れるため良い。また、保護絶縁膜２１９を酸
化窒化珪素膜で形成する場合、本発明を適用してもよ
く、適用した場合ゲート電極外に露出したゲート絶縁膜
表面に付着した炭素やリンを除去することができる。

【００５４】活性化の工程の後、さらに、3〜100％の水
素を含む雰囲気中で、300〜500℃で1〜12時間の熱処理
を行い、島状半導体層を水素化する工程を行った。この
工程は熱的に励起された水素により半導体層のダングリ
ングボンドを終端する工程である。水素化の他の手段と
して、プラズマ水素化（プラズマにより励起された水素
を用いる）を行っても良い。

【００５５】その後、保護絶縁層２１９上にさらに酸化
窒化珪素膜２０２ｂと同条件で酸化窒化珪素膜を成膜し
て層間絶縁層２２０を形成する。この層間絶縁膜２２０
形成時にも本発明を適用することができる。つまり、N₂
Oを900 SCCM導入してプラズマ処理をした後、連続してS
iH₄を27 SCCM導入し、基板温度を325℃、反応圧力1.2 T
orr、放電電力密度0.10 W／cm²、放電周波数13.56 MHz
で、500〜1500nm（好ましくは600〜800 nm）の厚さで酸
化窒化珪素膜２２０を成膜した。

【００５６】そして、層間絶縁層２２０および保護絶縁
層２１９にTFTのソース領域またはドレイン領域に達す
るコンタクトホールを形成し、ソース配線２２１、２２
４と、ドレイン配線２２２、２２３を形成する。図示し
ていないが、本実施例ではこの電極を、Ti膜を100 nm、
Tiを含むアルミニウム膜300 nm、Ti膜150 nmをスパッタ
法で連続して形成した3層構造の積層膜とした。

【００５７】次に、パッシベーション膜２２５として、
窒化珪素膜または酸化窒化珪素膜を50〜50 nm（代表的
には100〜300 nm）の厚さで形成する。この状態で水素
化処理を行うとTFTの特性向上に対して好ましい結果が
得られる。例えば、3〜100％の水素を含む雰囲気中で、
300〜500℃で1〜12時間の熱処理を行うと良い。

【００５８】こうして基板２０１上に、nチャネル型TFT
２３４とpチャネル型TFT２３３とを完成させることがで
きた。pチャネル型TFT２３３には、島状半導体層２０４
にチャネル形成領域２２６、ソース領域２２７、ドレイ
ン領域２２８を有している。nチャネル型TFT２３４に
は、島状半導体層２０５にチャネル形成領域２２９、ゲ
ート電極２１５と重なるLDD領域２３０（以降、このよ
うなLDD領域をLovと記す）、ソース領域２３２、ドレイ
ン領域２３１を有している。このLov領域のチャネル長
方向の長さは、チャネル長3〜8μmに対して、0.5〜3.0
μm（好ましくは1.0〜1.5μm）とした。図５ではそれぞ
れのTFTをシングルゲート構造としたが、ダブルゲート
構造でも良いし、複数のゲート電極を設けたマルチゲー
ト構造としても差し支えない。

【００５９】上記の工程を経て、CMOS回路を形成するの
に必要なｎチャネル型TFTとpチャネル型TFTを同一基板
上に作製することができる。本実施例では本発明を適用
可能なTFTの下地膜、ゲート絶縁膜、および層間絶縁膜
全てに応用したが、下地膜のみ、ゲート絶縁膜のみ、層
間絶縁膜のみに適用しても良いし、それぞれ多様に組み
合わせて適用しても良い。また、本実施例では、ゲート
絶縁膜を半導体膜全面を覆うように形成しているが、半
導体膜の一部に重なるようにゲート絶縁膜が形成され、
このゲート絶縁膜の一部に重なるようにゲート電極が形
成されるTFTの構成において、ゲート電極形成後の絶縁
膜形成に本発明を適用しても良く、この時、N2Oプラズ
マ処理は半導体膜とゲート絶縁膜の双方に対して一度に
行われる。

【００６０】［実施例２］TFTの活性層とする結晶質半
導体膜の作製方法は、レーザーアニール法のみに限定さ
れるものでなく、レーザーアニール法と熱アニール法を
併用しても良い。また、熱アニール法による結晶化は、
特開平７−１３０６５２号公報で開示される触媒元素を
用いる結晶化法にも応用することができる。その方法に
ついて図６を用いて説明する。

【００６１】図６（A）で示すように、実施例１と同様
にして、基板２０１上に酸化窒化珪素膜２０２ａ、ま
た、別な組成の酸化窒化珪素膜２０２ｂを形成する。酸
化窒化珪素膜２０２ｂは、成膜前にN₂Oプラズマ処理を
しこのプラズマ処理と連続して成膜する本発明を適用し
ても良い。そしてプラズマCVD法やスパッタ法などで非
晶質半導体膜２０３ａを25〜80 nmの厚さで形成する。
例えば、非晶質珪素膜を55 nmの厚さで形成する。そし
て、重量換算で10 ppmの触媒元素を含む水溶液をスピン
コート法で塗布して触媒元素を含有する層２４０を形成
する。触媒元素にはニッケル（Ni）、ゲルマニウム（G
e）、鉄（Fe）、パラジウム（Pd）、スズ（Sn）、鉛（P
b）、コバルト（Co）、白金（Pt）、銅（Cu）、金（A
u）などである。この触媒元素を含有する層２４０は、
スピンコート法の他にスパッタ法や真空蒸着法によって
上記触媒元素の層を1〜5 nmの厚さに形成しても良い。

【００６２】そして、図６（B）に示す結晶化の工程で
は、まず400〜500℃で1時間程度の熱処理を行い、非晶
質珪素膜の含有水素量を5 atomic％以下にする。そし
て、ファーネスアニール炉を用い、窒素雰囲気中550〜6
00℃で1〜8時間の熱アニールを行う。以上の工程により
結晶質半導体膜（結晶質珪素膜）２０３ｃを得ることが
できる。しかし、ここまでの工程で熱アニールによって
作製された結晶質半導体膜２０３ｃは、透過型電子顕微
鏡などで微視的に観察すると複数の結晶粒から成り、そ
の結晶粒の大きさとその配置は一様ではなくランダムな
ものである。また、ラマン分光法からスペクトルや、光
学顕微鏡観察により巨視的に観察すると局所的に非晶質
領域が残存していることが観察されることがある。

【００６３】このような結晶質半導体膜２０３ｃの結晶
性をより高めるために、レーザーアニール法をこの段階
で実施すると有効である。レーザーアニール法では結晶
質半導体膜２０３ｃを一旦溶融状態にしてから再結晶化
させるため、上記目的を達成することができる。例え
ば、XeClエキシマレーザー（波長308 nm）を用い、光学
系で線状ビームを形成して、発振周波数5〜50Hz、エネ
ルギー密度100〜500 mJ／cm2として線状ビームのオーバ
ーラップ割合を80〜98％として照射する。このようにし
て、結晶質半導体膜２０３ｃの結晶性をより高めること
ができる。しかし、この状態で結晶質半導体膜２０３ｃ
の表面に残存する触媒元素の濃度は3×10¹ ⁰〜2×10¹¹ a
toms／cm2であった。

【００６４】そこで、特開平１０−２４７７３５号公報
で開示されているゲッタリングの工程を続いて行うこと
は有効な手段の一つである。このゲッタリングの工程に
より結晶質半導体膜２０３ｃの触媒元素の濃度を1×10
¹⁷ atoms／cm³以下、好ましくは1×10¹⁶ atoms／cm³に
まで低減させることができる。まず、図６（C）に示す
ように、結晶質半導体膜２０３ｃの表面にマスク絶縁膜
２６１を150 nmの厚さに形成し、パターニングにより開
口部２６２を形成し、結晶質半導体膜の一部を露出させ
る。そして、リンを添加する工程を実施して、結晶質半
導体膜２０３ｃにリン含有領域２６３を設ける。この状
態で、図６（D）に示すように、窒素雰囲気中で500〜80
0℃（好ましくは500〜550℃）、5〜24時間、例えば525
℃、12時間の熱処理を行うと、リン含有領域２６３がゲ
ッタリングサイトとして働き、結晶質珪素膜２０３ｃに
残存している触媒元素をリン含有領域２６３に偏析させ
ることができる。そして、マスク絶縁膜膜２６２とリン
含有領域２６３を除去し、図６（E）に示すように島状
半導体層２０４'、２０５'を形成することにより、結晶
化の工程で使用した触媒元素の濃度を1×10¹⁷ atoms／c
m³以下にまで低減された結晶質珪素膜を得ることができ
る。

【００６５】以降、実施例１における図４（C）からの
工程に従えば、このような島状半導体層２０４'、２０
５'を用いてTFTを完成させることができ、本発明を下地
膜のみならず、ゲート絶縁膜、層間絶縁膜に適用するこ
とにより、炭素やリンが除去された良好な界面を有する
絶縁膜を形成することができる。また、ゲッタリングの
工程は、本実施例の方法に限定されるものではなく、後
述するようにソース領域およびドレイン領域の活性化の
工程において同時に行う方法もある。

【００６６】［実施例３］図７〜図９を用いて逆スタガ
ー構造のTFTにおいて本発明の良好な界面を下端面にも
つ絶縁膜を保護絶縁膜、層間絶縁膜などに適用した本実
施例を説明する。

【００６７】まず、基板５０１としてガラス基板、例え
ばコーニング社の＃1737基板を用意した。そして、基板
５０１上にゲート電極５０２を形成した。ここでは、ス
パッタ法を用いて、タンタル（Ta）膜を200 nmの厚さに
形成した。また、ゲート電極５０２を、窒化タンタル
（TaN）膜（膜厚50 nm）とTa膜（膜厚250 nm）の2層構
造としても良い。Ta膜はスパッタ法でArガスを用い、Ta
をターゲットとして形成するが、ArガスにXeガスを加え
た混合ガスでスパッタすると内部応力の絶対値を2×10⁹
dyn／cm²以下にすることができる（図７（A））。

【００６８】そして、ゲート絶縁膜５０３、非晶質半導
体層５０４を順次大気開放しないで連続形成した。ゲー
ト絶縁膜５０３は、プラズマCVD法を用い窒素リッチな
酸化窒化珪素膜５０３ａを25 nmの厚さに形成し、その
上に５０３ａよりも酸素リッチな酸化窒化珪素膜５０３
ｂ、つまり、本発明のN₂Oプラズマ前処理を有する酸化
窒化珪素膜を125 nmの厚さに形成する。プラズマ処理条
件はここでは、N₂Oを400 SCCM、基板温度を400℃、反応
圧力0.3 Torr、放電電力密度0.40 W／cm²、放電周波数1
3.56 MHz、処理時間60 sec.で行った。酸化窒化珪素膜
は前記条件の下、SiH₄ 400 SCCMを連続導入して形成し
た。また、非晶質半導体層５０４もプラズマCVD法を用
い、20〜100 nm、好ましくは40〜75 nmの厚さに形成し
た（図７（B））。

【００６９】そして、ファーネスアニール炉を用い、45
0〜550℃で1時間の熱処理を行った。この熱処理により
非晶質半導体層５０４から水素を放出させ、残存する水
素量を5 atomic％以下とする。その後、非晶質半導体層
５０４を結晶化させる工程を行い、結晶質半導体層５０
５を形成する。ここでの結晶化の工程は、レーザーアニ
ール法や熱アニール法を用いれば良い。レーザーアニー
ル法では、例えばKrFエキシマレーザー光（波長248 n
m）を用い、線状ビームを形成して、発振パルス周波数3
0 Hz、レーザーエネルギー密度100〜500 mJ／cm²、線状
ビームのオーバーラップ率を96％として非晶質半導体層
の結晶化を行った（図７（C））。また、実施例２で説
明した結晶化の方法を適用することもできる。

【００７０】次に、こうして形成された結晶質半導体層
５０５に密接してチャネル保護絶縁膜をする酸化窒化珪
素膜５０６を200 nm形成した。成膜条件は実施例１の酸
化窒化珪素膜２０２ｂと同条件で行った。この酸化窒化
珪素膜５０６の成膜前にプラズマCVD装置の反応室内で
実施例１に記載したN2O処理を行うことにより、結晶質
半導体層５０５表面の炭素、リン汚染物が除去され、良
質な界面が得られた。その後、裏面からの露光を用いた
パターニング法により、酸化窒化珪素５０６に接したレ
ジストマスク５０７を形成する。ここでは、ゲート電極
５０２がマスクとなり、自己整合的にレジストマスク５
０７を形成することができる。これは図示したようにレ
ジストマスクの大きさは、光の回り込みによって、わず
かにゲート電極の幅より小さくなった（図７（D））。

【００７１】このレジストマスク５０７を用いて酸化窒
化珪素膜５０６をエッチングして、チャネル保護絶縁膜
５０８を形成した後、レジストマスク５０７は除去し
た。この工程により、チャネル保護絶縁膜５０８と接す
る領域以外の結晶質半導体層５０５の表面を露呈させ
た。このチャネル保護絶縁膜５０８は、後の不純物添加
の工程でチャネル領域に不純物が添加されることを防ぐ
役目を果すと共に、結晶質半導体層の界面準位密度を低
減する効果があった（図７（E））。

【００７２】次いで、フォトマスクを用いたパターニン
グによって、nチャネル型TFTの一部とpチャネル型TFTの
領域を覆うレジストマスク５０９を形成し、結晶質半導
体層５０５の表面が露呈している領域にn型を付与する
不純物元素を添加する工程を行った。そして、n+領域５
１０ａを形成した。ここではイオンドープ法でフォスフ
ィン（PH₃）を用い、ドーズ量5×1014 atoms／cm²、加
速電圧10 kVとしてリン（P）を添加した。また、上記レ
ジストマスク５０９のパターンは実施者が適宣設定する
ことによりn+領域の幅が決定され、所望の幅を有するn-
型領域、およびチャネル形成領域を形成することを可能
としている（図８（A））。

【００７３】レジストマスク５０９を除去した後、保護
絶縁膜５１１を形成した。この膜も良好な界面状態を持
たせるべく酸化窒化珪素膜５０６と同様N2Oプラズマ前
処理を行った後50 nmの厚さに形成した（図８（B））。
次いで、保護絶縁膜５１１が表面に設けられた結晶質半
導体層にn型を付与する不純物元素を添加する工程を行
い、n-型領域５１２を形成した。但し、保護絶縁膜５１
１を介してその下の結晶質半導体層に不純物を添加する
ために、保護絶縁膜５１１の厚さを考慮に入れ、適宣条
件を設定する必要があった。ここでは、ドーズ量3×10
¹³ atoms／cm²、加速電圧60 kVとした。こうして形成さ
れるn^-領域５１２はLDD領域として機能させる（図８
（C））。

【００７４】次いで、nチャネル型TFTを覆うレジストマ
スク５１４を形成し、pチャネル型TFTが形成される領域
にp型を付与する不純物元素を添加する工程を行った。
ここでは、イオンドープ法でジボラン（B2H6）を用い、
ボロン（B）を添加した。ドーズ量は4×10¹⁵ atoms／cm
²、加速電圧30 kVとしてp+領域を形成した（図８
（D））。そして、レーザーアニールまたは熱アニール
による不純物元素の活性化の工程を行った。（図８
（E））。その後、チャネル保護絶縁膜５０８と保護絶
縁膜５１１をそのまま残し、公知のパターニング技術に
より結晶性半導体層を所望の形状にエッチングした（図
９（A））。

【００７５】以上の工程を経て、nチャネル型TFTのソー
ス領域５１５、ドレイン領域５１６、LDD領域５１７、
５１８、チャネル形成領域５１９が形成され、pチャネ
ル型TFTのソース領域５２１、ドレイン領域５２２、チ
ャネル形成領域５２０が形成された。次いで、nチャネ
ル型TFTおよびpチャネル型TFTを覆って第１の層間絶縁
膜５２３を100〜500 nmの厚さに形成した（図９
（Ｂ））。第１の層間絶縁膜５２３も良好な界面状態を
持たせるべく酸化窒化珪素膜５０６と同様N₂Oプラズマ
前処理を伴って作製される酸化窒化珪素膜を用いても良
い。そして、さらに第２の層間絶縁膜５２４を100〜500
nmの厚さに形成した（図９（C））。第２の層間絶縁膜
５２４も良好な界面状態を持たせるべく酸化窒化珪素膜
５０６と同様N2Oプラズマ前処理を伴って作製される酸
化窒化珪素膜を用いても良い。

【００７６】この状態で１回目の水素化の工程を行っ
た。この工程は、例えば、3〜100％の水素雰囲気中で30
0〜550℃、好ましくは350〜500℃の熱処理を1〜12時間
行えば良い。または、プラズマ化された水素を含む雰囲
気中で同様の温度で10〜60分の処理を行っても良い。

【００７７】第１の層間絶縁膜５２３と第２の層間絶縁
膜５２４はその後、所定のレジストマスクを形成して、
エッチング処理によりそれぞれのTFTのソース領域と、
ドレイン領域に達するコンタクトホールが形成した。そ
して、ソース電極５２５、５２７とドレイン電極５２６
を形成した。図示していないが、本実施例ではこの電極
を、Ti膜を100 nm、Tiを含むAl膜300 nm、Ti膜150 nmを
スパッタ法で連続して形成した３層構造の電極として用
いた（図９（D））。

【００７８】さらに、パッシベーション膜５２８を形成
する工程を行った。パッシベーション膜はプラズマCVD
法でSiH₄、N₂O、NH₃から形成される酸化窒化珪素膜、ま
たはSiH₄、N₂、NH₃から作製される窒化珪素膜で形成す
る。まず、膜の形成に先立ってN₂O、N₂、NH₃等を導入し
てプラズマ水素化処理を実施した。ここでプラズマ化さ
れることにより気相中で生成された水素は第２の層間絶
縁膜中にも供給され、基板を200〜500℃に加熱しておけ
ば、水素を第１の層間絶縁膜やさらにその下層側にも拡
散させることができ、２回目の水素化の工程とすること
ができた。パッシベーション膜の作製条件は特に限定さ
れるものではないが、緻密な膜とすることが望ましい。
最後に３回目の水素化の工程を水素または窒素を含む雰
囲気中で300〜550℃の加熱処理を1〜12時間の加熱処理
により行うことにより行なった。このとき水素は、パッ
シベーション膜５２８から第２の層間絶縁膜５２４へ、
第２の層間絶縁膜５２４から第１の層間絶縁膜５２３
へ、そして第１の層間絶縁膜５２３から結晶質半導体層
へと水素が拡散して結晶質半導体層の水素化を効果的に
実現させることができる。水素は膜中から気相中へも放
出されるが、パッシベーション膜を緻密な膜で形成して
おけばある程度それを防止できたし、雰囲気中に水素を
供給しておけばそれを補うこともできた。

【００７９】以上の工程により、pチャネル型TFTとnチ
ャネル型TFTを同一基板上に逆スタガー型の構造で形成
することができる。本実施例では本発明を適用可能なTF
Tの保護絶縁膜、層間絶縁膜全てに応用したが、保護絶
縁膜のみ、層間絶縁膜のみに適用しても良いし、それぞ
れ組み合わせて適用しても良い。

【００８０】［実施例４］本実施例を図１０〜図１４に
て説明する。ここでは画素部の画素TFTと、画素部の周
辺に設けられる駆動回路のTFTを同一基板上に作製する
方法について工程に従って詳細に説明する。但し、説明
を簡単にするために、制御回路ではシフトレジスタ回
路、バッファ回路などの基本回路であるCMOS回路と、サ
ンプリング回路を形成するnチャネル型TFTとを図示する
ことにする。

【００８１】図１０（A）において、基板８０１にはバ
リウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラ
ス基板を用いる。本実施例ではアルミノホウケイ酸ガラ
ス基板を用いた。この基板８０１のTFTを形成する表面
に下地膜８０２を形成する。下地膜８０２は、基板８０
１からのアルカリ金属元素をはじめとする不純物拡散を
防ぐために、プラズマCVD法でSiH₄、N₂O、NH₃から作製
される酸化窒化珪素膜８０２ａを50 nmの厚さに形成し
た。さらにその上に、本発明のN2Oプラズマ前処理を有
するSiH₄、N₂Oから形成される酸化窒化珪素膜を100 nm
成膜して下地膜８０２とした。成膜条件は実施例１の酸
化窒化珪素膜２０２ｂと同条件で行った。

【００８２】次に、25〜80 nm（好ましくは30〜60 nm）
の厚さで非晶質構造を有する半導体層８０３ａを、プラ
ズマCVD法やスパッタ法などの公知の方法で形成する。
本実施例では、プラズマCVD法で非晶質珪素膜を55 nmの
厚さに形成した。また、下地膜８０２と非晶質構造を有
する半導体層８０３ａとは同じ成膜法で形成することが
可能であるので、両者を連続形成しても良い。下地膜８
０２を形成した後、一旦大気雰囲気に晒さないことでそ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやVthの変動を低減させることができる
（図１０（A））。

【００８３】そして、公知の結晶化技術を使用して非晶
質構造を有する半導体層８０３ａから結晶質半導体層８
０３ｂを形成する。ここでは、非晶質構造を有する半導
体層８０３ａに非晶質珪素膜を用いたので、この膜から
結晶質珪素膜を形成する。その方法は、レーザーアニー
ル法や熱アニール法（固相成長法）を適用すれば良い
が、ここでは実施例２で述べた特開平７−１３０６５２
号公報で開示された技術に従って、触媒元素を用いる結
晶化法で結晶質半導体層８０３ｂを形成した。まず、重
量換算で10 ppmの触媒元素を含む水溶液をスピンコート
法で塗布して触媒元素を含有する層を形成した（図示せ
ず）。触媒元素にはニッケル（Ni）、ゲルマニウム（G
e）、鉄（Fe）、パラジウム（Pd）、スズ（Sn）、鉛（P
b）、コバルト（Co）、白金（Pt）、銅（Cu）、金（A
u）などである。結晶化の工程では、まず400〜500℃で1
時間程度の熱処理を行い、非晶質珪素膜の含有水素量を
5 atomic％以下にする。そして、ファーネスアニール炉
を用い、窒素雰囲気中550〜600℃で1〜8時間の熱アニー
ルを行う以上の工程までで結晶質珪素膜を得ることがで
きる。この状態で表面に残存する触媒元素の濃度は3×1
0¹⁰〜2×10¹¹atoms／cm ²であった。その後、結晶化率
を高めるためにレーザーアニール法を併用しても良い。
例えば、XeClエキシマレーザー（波長308 nm）を用い、
光学系で線状ビームを形成して、発振周波数5〜50 Hz、
エネルギー密度100〜500 mJ/cm²として線状ビームのオ
ーバーラップ割合を80〜98％として照射する。このよう
にして、結晶性半導体層８０３ｂを得る（図１０
（B））。

【００８４】そして、結晶質半導体層８０３ｂをエッチ
ング処理して島状に分割し、島状半導体層８０４〜８０
７を形成し活性層とする。その後、プラズマCVD法や減
圧CVD法、またはスパッタ法により50〜100 nmの厚さの
酸化珪素膜によるマスク層８０８を形成する。例えば、
減圧CVD法でSiH₄とO₂との混合ガスを用い、266 Paにお
いて400℃に加熱して酸化珪素膜を形成する（図１０
（C））。

【００８５】そしてチャネルドープ工程を行う。まず、
フォトレジストマスク８０９を設け、nチャネル型TFTを
形成する島状半導体層８０５〜８０７の全面にVthを制
御する目的で1×10¹⁶〜5×10¹⁷atoms／cm³程度の濃度で
p型を付与する不純物元素としてボロン（B）を添加し
た。ボロン（B）の添加はイオンドープ法で実施しても
良いし、非晶質珪素膜を成膜するときに同時に添加して
おくこともできる。ここでのボロン（B）添加は必ずし
も必要でないが、ボロン（B）を添加した半導体層８１
０〜８１２はnチャネル型TFTのVthを所定の範囲内に収
めるために形成することが好ましかった。このチャネル
ドープ工程は、実施形態２または実施形態３で示した方
法で行っても良い（図１０（D））。

【００８６】駆動回路のnチャネル型TFTのLDD領域を形
成するために、n型を付与する不純物元素を島状半導体
層８１０、８１１に選択的に添加する。そのため、あら
かじめフォトレジストマスク８１３〜８１６を形成し
た。ここではリン（P）を添加すべく、フォスフィン（P
H₃）を用いたイオンドープ法を適用した。形成されたn-
不純物領域８１７、８１８のリン（P）濃度は1×10¹⁷〜
5 atoms／cm³のとする。また、不純物領域８１９は、画
素部の保持容量を形成するための半導体層であり、この
領域にも同じ濃度でリン（P）を添加した。（図１１
（A））

【００８７】次に、マスク層８０８をフッ酸などにより
除去して、図１０（D）と図１１（A）の工程で添加した
不純物元素を活性化させる工程を行う。活性化は、窒素
雰囲気中500〜600℃で1〜4時間の熱アニールや、レーザ
ーアニールの方法により行うことができる。また、両者
を併用して行っても良い。本実施例では、レーザー活性
化の方法を用い、KrFエキシマレーザー光（波長248 n
m）を用い、線状ビームを形成して、発振周波数5〜50 H
z、エネルギー密度100〜500 mJ／cm²として線状ビーム
のオーバーラップ割合を80〜98％として走査して、島状
半導体層が形成された基板全面を処理した。尚、レーザ
ー光の照射条件には何ら限定される事項はなく、実施者
が適宣決定すれば良い。

【００８８】そして、ゲート絶縁膜８２０をプラズマCV
D法で40〜150 nmの厚さで形成する。実施例１に示され
るゲート絶縁膜２１０と同様にN₂Oプラズマ前処理を有
する酸化窒化珪素膜をゲート絶縁膜として成膜した。こ
れにより、島状半導体層８０４、８１０〜８１２とゲー
ト絶縁膜８２０の界面はプラズマ処理の作用で、吸着し
ている炭素やリンといったの汚染物質が取り除かれ清浄
化される。また、N₂Oプラズマ処理を導入することによ
り活性酸素が被堆積表面の最表面およびその近傍に供給
され酸化し、ゲート絶縁膜との界面準位密度を低減させ
るなどの好ましい作用がある。（図１１（B））。

【００８９】次に、ゲート電極を形成するために第１の
導電層を成膜する。本実施例では導電性の窒化物金属膜
から成る導電層（A）８２１と金属膜から成る導電層
（B）８２２とを積層させた。ここでは、Taをターゲッ
トとしたスパッタ法で導電層（B）８２２をタンタル（T
a）で250 nmの厚さに形成し、導電層（A）８２１は窒化
タンタル（TaN）で50 nmの厚さに形成した（図１１
（C））。

【００９０】次に、フォトレジストマスク８２３〜８２
７を形成し、導電層（A）８２１と導電層（B）８２２と
を一括でエッチングしてゲート電極８２８〜８３１と容
量配線８３２を形成する。ゲート電極８２８〜８３１と
容量配線８３２は、導電層（A）から成る８２８ａ〜８
３２ａと、導電層（B）から成る８２８ｂ〜８３２ｂと
が一体として形成されている。この時、駆動回路に形成
するゲート電極８２９、８３０は不純物領域８１７、８
１８の一部と、ゲート絶縁膜８２０を介して重なるよう
に形成する（図１１（D））。

【００９１】次いで、駆動回路のpチャネル型TFTのソー
ス領域およびドレイン領域を形成するために、p型を付
与する不純物元素を添加する工程を行う。ここでは、ゲ
ート電極８２８をマスクとして、自己整合的に不純物領
域を形成する。nチャネル型TFTが形成される領域はフォ
トレジストマスク８３３で被覆しておく。そして、ジボ
ラン（B₂H₆）を用いたイオンドープ法でp+不純物領域８
３４を1×10²¹ atoms／cm³の濃度で形成した（図１２
（A））。

【００９２】次に、nチャネル型TFTにおいて、ソース領
域またはドレイン領域として機能する不純物領域の形成
を行った。レジストのマスク８３５〜８３７を形成し、
n型を付与する不純物元素が添加して不純物領域８３８
〜８４２を形成した。これは、フォスフィン（PH₃）を
用いたイオンドープ法で行い、n⁺不純物領域８３８〜８
４２の（P）濃度を5×10²⁰ atoms／cm³とした。不純物
領域８３８には、既に前工程で添加されたボロン（B）
が含まれているが、それに比して1／2〜1／3の濃度でリ
ン（P）が添加されるので、添加されたリン（P）の影響
は考えなくても良く、TFTの特性に何ら影響を与えるこ
とはなかった（図１２（B））。

【００９３】そして、画素部のnチャネル型TFTのLDD領
域を形成するために、n型を付与する不純物添加の工程
を行った。ここではゲート電極８３１をマスクとして自
己整合的にn型を付与する不純物元素をイオンドープ法
で添加した。添加するリン（P）の濃度は5×10¹⁶ atoms
／cm³とし、図１１（A）および図１２（A）と図１２
（B）で添加する不純物元素の濃度よりも低濃度で添加
することで、実質的にはn^--不純物領域８４３、８４４
のみが形成される。（図１２（C））

【００９４】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール炉を用
いた熱アニール法、レーザーアニール法、またはラピッ
ドサーマルアニール法（RTA法）で行うことができる。
ここではファーネスアニール法で活性化工程を行った。
熱処理は酸素濃度が1 ppm以下、好ましくは0.1 ppm以下
の窒素雰囲気中で400〜700℃、代表的には500〜600℃で
行うものであり、本実施例では550℃で4時間の熱処理を
行った。

【００９５】この熱アニールにおいて、ゲート電極８２
８〜８３１と容量配線８３２を形成するTa膜８２８ｂ〜
８３２ｂは、表面から5〜80 nmの厚さでTaNから成る導
電層（C）８２８ｃ〜８３２ｃが形成される。その他に
導電層（B）８２８ｂ〜８３２ｂがタングステン（W）の
場合には窒化タングステン（WN）が形成され、チタン
（Ti）の場合には窒化チタン（TiN）を形成することが
できる。また、窒素またはアンモニアなどを用いた窒素
を含むプラズマ雰囲気にゲート電極８２８〜８３２を晒
しても同様に形成することができる。さらに、3〜100％
の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱
アニールを行い、島状半導体層を水素化する工程を行っ
た。この工程は熱的に励起された水素により半導体層の
ダングリングボンドを終端する工程である。水素化の他
の手段として、プラズマ水素化（プラズマにより励起さ
れた水素を用いる）を行っても良い。

【００９６】本実施例のように、島状半導体層を非晶質
珪素膜から触媒元素を用いる結晶化の方法で作製した場
合、島状半導体層中には微量（1×10¹⁷〜1×10¹⁹atoms
／cm ³程度）の触媒元素が残留した。勿論、そのような
状態でもTFTを完成させることが可能であるが、残留す
る触媒元素を少なくともチャネル形成領域から除去する
方がより好ましかった。この触媒元素を除去する手段の
一つにリン（P）によるゲッタリング作用を利用する手
段があった。ゲッタリングに必要なリン（P）の濃度は
図１２（B）で形成したn+不純物領域と同程度であれば
良く、ここで実施される活性化工程の熱アニールによ
り、nチャネル型TFTおよびpチャネル型TFTのチャネル形
成領域から触媒元素を不純物領域８３８〜８４２に偏析
させゲッタリングをすることができた。その結果不純物
領域８３８〜８４２には1×10¹⁷〜1×10¹⁹ atoms／cm³
程度の触媒元素が偏析した（図１２（D））。

【００９７】図１５（A）および図１６（A）はここまで
の工程におけるTFTの上面図であり、A−A'断面およびC
−C'断面は図１２（D）のA−A'およびC−C'に対応して
いる。また、B−B'断面およびD−D'断面は図１７（A）
および図１８（A）の断面図に対応している。図１５お
よび図１６の上面図はゲート絶縁膜を省略しているが、
ここまでの工程で少なくとも島状半導体層８０４〜８０
７上にゲート電極８２８〜８３１と容量配線８３２が図
に示すように形成されている。

【００９８】活性化および水素化の工程が終了したら、
ゲート配線とする第２の導電層を形成する。この第２の
導電層は低抵抗材料であるアルミニウム（Al）や銅（C
u）を主成分とする導電層（D）で形成する。いずれにし
ても、第２の導電層の抵抗率は0.1〜10μΩcm程度とす
る。さらに、チタン（Ti）やタンタル（Ta）、タングス
テン（W）、モリブデン（Mo）から成る導電層（E）を積
層形成すると良い。本実施例では、チタン（Ti）を0.1
〜2重量％含むアルミニウム（Al）膜を導電層（D）８４
５とし、チタン（Ti）膜を導電層（E）８４６として形
成した。導電層（D）８４５は200〜400 nm（好ましくは
250〜350 nm）とすれば良く、導電層（E）８４６は50〜
200 nm（好ましくは100〜150 nm）で形成すれば良い
（図１３（A））。

【００９９】そして、ゲート電極に接続するゲート配線
を形成するために導電層（E）８４６と導電層（D）８４
５とをエッチング処理して、ゲート配線８４７、８４８
と容量配線８４９を形成した。エッチング処理は最初に
SiCl₄とCl₂とBCl₃との混合ガスを用いたドライエッチン
グ法で導電層（E）の表面から導電層（D）の途中まで除
去し、その後リン酸系のエッチング溶液によるウェット
エッチングで導電層（D）を除去することにより、下地
との選択加工性を保ってゲート配線を形成することがで
きた。

【０１００】図１５（B）および図１６（B）はこの状態
の上面図を示し、A−A'断面およびC−C'断面は図１３
（B）のA−A'およびC−C'に対応している。また、B−B'
断面およびD−D'断面は図１７（B）および図１８（B）
のB−B'およびD−D'に対応している。図１５（B）およ
び図１６（B）において、ゲート配線８４７、８４８の
一部は、ゲート電極８２８、８２９、８３１の一部と重
なり電気的に接触している。この様子はB−B'断面およ
びD−D'断面に対応した図１７（B）および図１８（B）
の断面構造図からも明らかで、第１の導電層を形成する
導電層（C）と第２の導電層を形成する導電層（D）とが
電気的に接触している。

【０１０１】第１の層間絶縁膜８５０は500〜1500 nmの
厚さで形成した。ここでは、本発明のN2Oプラズマ前処
理を有する酸化窒化珪素膜を実施例１の酸化窒化珪素膜
２０２ｂと同じ条件で成膜して形成し、良好な界面状態
を保有させた。その後、それぞれの島状半導体層に形成
されたソース領域またはドレイン領域に達するコンタク
トホールを形成し、ソース配線８５１〜８５４と、ドレ
イン配線８５５〜８５８を形成する。図示していない
が、本実施例ではこの電極を、Ti膜を100 nm、Tiを含む
アルミニウム膜300 nm、Ti膜150 nmをスパッタ法で連続
して形成した３層構造の積層膜とした。

【０１０２】次に、パッシベーション膜８５９として、
窒化珪素膜、酸化珪素膜、または酸化窒化珪素膜を50〜
500 nm代表的には100〜300 nm）の厚さで形成する。い
ずれにしてもパッシベーション膜は緻密な膜となるよう
に形成して外部からの水分を遮断し、また、この後行う
２回目の水素化の工程においてキャップ層としての機能
を付加させておく。例えば、パッシベーション膜８５９
を緻密な窒化珪素膜で200 nmの厚さに形成し、この状態
で水素化処理を行うとTFTの特性向上に対して好ましい
結果が得られる。これは、3〜100％の水素を含む雰囲気
中、或いは窒素雰囲気中で、300〜500℃で1〜12時間の
熱処理を行うと良い。勿論、水素化処理はこのような方
法の他に、前述の窒化珪素膜を成膜する前に行うあるい
はプラズマ水素化法を用いても同様の効果が得られる。
さらに、このプラズマ水素化と、上述の水素化を併用し
ても良い。なお、ここで後に画素電極とドレイン配線を
接続するためのコンタクトホールを形成する位置におい
て、パッシベーション膜８５９に開口部を形成しておい
ても良い。（図１３（C））

【０１０３】図１５（C）および図１６（C）のはこの状
態の上面図を示し、A−A'断面およびC−C'断面は図１３
（C）のA−A'およびC−C'に対応している。また、B−B'
断面およびD−D'断面は図１７（C）および図１８（C）
のB−B'およびD−D'に対応している。図１５（C）と図
１６（C）では第１の層間絶縁膜を省略して示すが、島
状半導体層８０４、８０５、８０７の図示されていない
ソースおよびドレイン領域にソース配線８５１、８５
２、８５４とドレイン配線８５５、８５６、８５８が第
１の層間絶縁膜に形成されたコンタクトホールを介して
接続している。

【０１０４】その後、有機樹脂からなる第２の層間絶縁
膜８６０を1.0〜1.5μmの厚さに形成する。有機樹脂と
しては、ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、BCB（ベンゾシクロブテン）等を使用するこ
とができる。ここでは、基板に塗布後、熱重合するタイ
プのポリイミドを用い、300℃で焼成して形成した。そ
して、第２の層間絶縁膜８６０にドレイン配線８５８に
達するコンタクトホールを形成し、画素電極８６１、８
６２を形成する。画素電極は、透過型液晶表示装置とす
る場合には透明導電膜を用いれば良く、反射型の液晶表
示装置とする場合には金属膜を用いれば良い。本実施例
では透過型の液晶表示装置とするために、酸化インジウ
ムスズ（ITO）膜を100 nmの厚さにスパッタ法で形成し
た。（図１４）

【０１０５】こうして同一基板上に、駆動回路のTFTと
画素部の画素TFTとを有した基板を完成させることがで
きた。駆動回路にはpチャネル型TFT１２０１、第１のn
チャネル型TFT１２０２、第２のnチャネル型TFT１２０
３、画素部には画素TFT１２０４、保持容量１２０５が
形成した。本明細書では便宜上このような基板をアクテ
ィブマトリクス基板と呼ぶ。

【０１０６】駆動回路のpチャネル型TFT１２０１には、
島状半導体層８０４にチャネル形成領域１２０６、ソー
ス領域１２０７ａ、１２０７ｂ、ドレイン領域１２０８
ａ，１２０８ｂを有している。第１のnチャネル型TFT１
２０２には、島状半導体層８０５にチャネル形成領域１
２０９、ゲート電極８２９と重なるLDD領域（Lov）１２
１０、ソース領域１２１１、ドレイン領域１２１２を有
している。このLov領域のチャネル長方向の長さは0.5〜
3.0μm、好ましくは1.0〜1.5μmとした。第２のnチャネ
ル型TFT１２０３には、島状半導体層８０６にチャネル
形成領域１２１３、Lov領域とLoff領域（ゲート電極と
重ならないLDD領域であり、以降Loff領域と記す）１２
１４、１２１５、ソース領域またはドレイン領域１２１
６、１２１７とが形成され、このLoff領域のチャネル長
方向の長さは0.3〜2.0μm、好ましくは0.5〜1.5μmであ
る。画素TFT１２０４には、島状半導体層８０７にチャ
ネル形成領域１２１８、１２１９、Loff領域１２２０〜
１２２３、ソースまたはドレイン領域１２２４〜１２２
６を有している。Loff領域のチャネル長方向の長さは0.
5〜3.0μm、好ましくは1.5〜2.5μmである。さらに、容
量配線８３２、８４９と、ゲート絶縁膜と同じ材料から
成る絶縁膜と、画素TFT１２０４のドレイン領域１２２
６に接続し、n型を付与する不純物元素が添加された半
導体層１２２７とから保持容量１２０５が形成されてい
る。図１４では画素TFT１２０４をダブルゲート構造と
したが、シングルゲート構造でも良いし、複数のゲート
電極を設けたマルチゲート構造としても差し支えない。

【０１０７】以上のような工程を経て、ここでは画素部
の画素TFTと、画素部の周辺に設けられる駆動回路のTFT
を同一基板上に作製することができる。

【０１０８】［実施例５］本実施例では、実施例４で作
製したアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を説明する。図２
０に示すように、図１４の状態のアクティブマトリクス
基板に対し、配向膜１８０１を形成する。通常液晶表示
素子の配向膜にはポリイミド樹脂が多く用いられてい
る。対向側の対向基板１８０２には、遮光膜１８０３、
透明導電膜１８０４および配向膜１８０５を形成した。
配向膜を形成した後、ラビング処理を施して液晶分子が
ある一定のプレチルト角を持って配向するようにした。
そして、画素部と、CMOS回路が形成されたアクティブマ
トリクス基板と対向基板とを、公知のセル組み工程によ
ってシール材やスペーサ（共に図示せず）などを介して
貼りあわせる。その後、両基板の間に液晶材料１８０６
を注入し、封止剤（図示せず）によって完全に封止し
た。液晶材料には公知の液晶材料を用いれば良い。この
ようにして図２０に示すアクティブマトリクス型液晶表
示装置が完成する。

【０１０９】次に、このアクティブマトリクス型液晶表
示装置の構成を、図２１の斜視図および図２２の上面図
を用いて説明する。尚、図２１と図２２は、図１０〜図
１４と図１９、図２０の断面構造図と対応付けるため、
共通の符号を用いている。また、図２２で示すE―E’に
沿った断面構造は、図１４に示す画素マトリクス回路の
断面図に対応している。

【０１１０】図２１においてアクティブマトリクス基板
は、ガラス基板８０１上に形成された、画素部１７０６
と、走査信号駆動回路１７０４と、画像信号駆動回路１
７０５で構成される。表示領域には画素TFT１２０４が
設けられ、周辺に設けられる駆動回路はCMOS回路を基本
として構成されている。走査信号駆動回路１７０４と、
画像信号駆動回路１７０５はそれぞれゲート配線８４８
とソース配線８５４で画素ＴＦＴ１２０４に接続してい
る。また、FPC（Flexible Print Circuit）１９３１
が外部入力端子１９３４に接続され、入力配線１７０
２、１７０３でそれぞれの駆動回路に接続している。

【０１１１】図２２は表示領域１７０６のほぼ一画素分
を示す上面図である。ゲート配線８３１は、図示されて
いないゲート絶縁膜を介してその下の半導体層８１２と
交差している。図示はしていないが、半導体層には、ソ
ース領域、ドレイン領域、n^- ^-領域でなるLoff領域が形
成されている。また、８６３はソース配線８５４とソー
ス領域１２２４とのコンタクト部、８６４はドレイン配
線８５８とドレイン領域１２２６とのコンタクト部、８
６５はドレイン配線８５８と画素電極８６１のコンタク
ト部である。保持容量１２０５は、画素TFT１２０４の
ドレイン領域１２２６から延在する半導体層１２２７と
ゲート絶縁膜を介して容量配線８３２、８４９が重なる
領域で形成されている。

【０１１２】なお、本実施例のアクティブマトリクス型
液晶表示装置は、実施例４で説明した構造と照らし合わ
せて説明したが、実施例４の構成に限定されるものでな
く、実施形態３で示した構成を実施例４に応用して完成
させたアクティブマトリクス基板を用いても良い。いず
れにしても、本発明の酸化窒化珪素膜による絶縁膜を用
いたＴＦＴにより完成したアクティブマトリクス基板で
あれば、TFTの構造や回路配置などは設計上の課題とし
て実施者が適宣設定すれば良い。

【０１１３】［実施例６］図１９は液晶表示装置の入出
力端子、表示領域、駆動回路の配置の一例を示す図であ
る。画素部１７０６にはm本のゲート配線とn本のソース
配線がマトリクス状に交差している。例えば、画素密度
がVGAの場合、480本のゲート配線と640本のソース配線
が形成され、XGAの場合には768本のゲート配線と1024本
のソース配線が形成される。表示領域の画面サイズは、
13インチクラスの場合対角線の長さは340 mmとなり、18
インチクラスの場合には460 mmとなる。このような液晶
表示装置を実現するには、ゲート配線を実施例３で示し
たような低抵抗材料で形成する必要がある。ゲート配線
の時定数（抵抗×容量）が大きくなると走査信号の応答
速度が遅くなり、液晶を高速で駆動できなくなる。例え
ば、ゲート配線を形成する材料の比抵抗が100μΩcmで
ある場合には6インチクラスの画面サイズがほぼ限界と
なるが、3μΩcmである場合には27インチクラスの画面
サイズまで対応できる。

【０１１４】表示領域１７０６の周辺には走査信号駆動
回路１７０４と画像信号駆動回路１７０５が設けられて
いる。これらの駆動回路におけるゲート配線の長さも表
示領域の画面サイズの大型化と共に必然的に長くなるの
で、大画面を実現するためには実施例４で示したような
アルミニウム（Al）や銅（Cu）などの低抵抗材料でゲー
ト配線を形成することが好ましい。また、本発明は入力
端子１７０１から各駆動回路までを接続する入力配線１
７０２、１７０３をゲート配線と同じ材料で形成するこ
とができ、配線抵抗の低抵抗化に寄与することができ
る。

【０１１５】一方、表示領域の画面サイズが2インチク
ラスの場合には、対角線の長さが45mm程度となり、TFT
を作製すると周辺に設ける駆動回路を含めても50×50mm
²以内に収まる。このような場合には、実施例４で示し
たような低抵抗材料でゲート配線を形成することは必ず
しも必要でなく、TaやWなどのゲート電極を形成する材
料と同じ材料でゲート配線を形成することも可能であ
る。

【０１１６】このような構成の液晶表示装置は、実施例
４で完成させたアクティブマトリクス基板を用いて完成
させることができる。また、実施例３で示した構成を実
施例４に応用しても実施することができる。ここで示し
た回路配置のレイアウトは一例であり、走査信号駆動回
路１７０４を表示領域１７０６の両側に設けても良い。
いずれにしても、本発明の酸化窒化珪素膜による絶縁膜
を用いたTFTで完成したアクティブマトリクス基板であ
れば、TFTの構造や回路配置などは設計上の課題として
実施者が適宣設定すれば良い。

【０１１７】［実施例７］実施例１〜４では、TFTの活
性層として非晶質半導体膜をレーザーアニール法や熱ア
ニール法で結晶化させた結晶質半導体膜を用いる例を示
した。しかし、活性層を非晶質珪素膜に代表される非晶
質半導体膜で代用して、本発明の酸化窒化珪素膜を下地
膜やゲート絶縁膜、または層間絶縁膜に適用することも
可能である。

【０１１８】［実施例８］本実施例では、本発明をアク
ティブマトリクス型有機エレクトロルミネッセンス（有
機EL）材料を用いた表示装置（有機EL表示装置）に適用
した例を図２３で説明する。図２３（A）はガラス基板
上に表示領域とその周辺に駆動回路を設けたアクティブ
マトリクス型有機EL表示装置の回路図を示す。この有機
EL表示装置は、基板上に設けられた表示領域１１、X方
向周辺駆動回路１２、Y方向周辺駆動回路１３から成
る。この表示領域１１は、スイッチ用TFT２１３０、保
持容量２１３２、電流制御用TFT２１３１、有機EL素子
２１３３、X方向信号線１８ａ、１８ｂ、電源線１９
ａ、１９ｂ、Y方向信号線２０ａ、２０ｂ、２０ｃなど
により構成される。

【０１１９】図２３（B）はほぼ一画素分の上面図を示
している。スイッチ用TFT２１３０は図１４に示すpチャ
ネル型TFT１２０１と同様にして形成し、電流制御用TFT
２１３１はnチャネル型TFT１２０３と同様にして形成す
ると良い。

【０１２０】ところで、TFTの上方に向かって光を発光
させる動作モードの有機EL表示装置の場合、画素電極を
Alなどの反射性の電極で形成することになる。いずれに
しても、実施例５で示した本発明により炭素、リンとい
った汚染物質を取り除いた良好な絶縁膜を有するアクテ
ィブマトリクス基板であれば自由な構成でアクティブマ
トリクス型有機ELを作製することができる。

【０１２１】［実施例９］本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置並びにEL
型表示装置は様々な電気光学装置に用いることができ
る。そして、そのような電気光学装置を表示媒体として
組み込んだ電子機器全てに本発明を適用することがでで
きる。電子機器としては、パーソナルコンピューター、
デジタルカメラ、ビデオカメラ、携帯情報端末（モバイ
ルコンピュータ、携帯電話、電子書籍など）、ナビゲー
ションシステムなどが上げられる。それらの一例を図２
４、２５に示す。

【０１２２】図２４（A）はパーソナルコンピューター
であり、マイクロプロセッサやメモリーなどを備えた本
体３００１、画像入力部３００２、表示装置３００３、
キーボード３００４で構成される。本発明の液晶表示装
置や有機EL表示装置は表示装置３００３に適用できる。

【０１２３】図２４（B）はビデオカメラであり、本体
３１０１、表示装置３１０２、音声入力部３１０３、操
作スイッチ３１０４、バッテリー３１０５、受像部３１
０６で構成される。本発明液晶表示装置や有機EL表示装
置は表示装置３１０２に適用することができる。

【０１２４】図２４（C）は携帯情報端末であり、本体
３２０１、画像入力部３２０２、受像部３２０３、操作
スイッチ３２０４、表示装置３２０５で構成される。本
発明液晶表示装置や有機EL表示装置は表示装置３２０５
に適用することができる。

【０１２５】図２４（D）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体３３０１、表示装置３３０２、スピーカー部３
３０３、記録媒体３３０４、操作スイッチ３３０５で構
成される。尚、記録媒体にはDVD（Digital Versatile
Disc）やコンパクトディスク（CD）などを用い、音楽
プログラムの再生や映像表示、ビデオゲーム（またはテ
レビゲーム）やインターネットを介した情報表示などを
行うことができる。本発明液晶表示装置や有機EL表示装
置は表示装置３３０２に好適に利用することができる。

【０１２６】図２５（A）はデジタルカメラであり、本
体３４０１、表示装置３４０２、接眼部３４０３、操作
スイッチ３４０４、受像部（図示しない）で構成され
る。本発明液晶表示装置や有機EL表示装置は表示装置３
４０２に適用することができる。

【０１２７】図２５（B）は携帯電話であり、本体３５
０１、音声出力部３５０２、音声入力部３５０３、表示
部３５０４、操作スイッチ３５０５、アンテナ３５０６
等を含む。本願発明を音声出力部３５０２、音声入力部
３５０３、表示部３５０４やその他の信号制御回路に適
用することができる。

【０１２８】図２５（C）はディスプレイであり、本体
３６１２、支持台３６１３、表示部３６１４等を含む。
本発明は表示部３６１４に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上（特に30インチ以上）のディ
スプレイには有利である。

【０１２９】図２６（A）はフロント型プロジェクター
であり、光源光学系および表示装置４６０１、スクリー
ン４６０２で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図２６（B）は
リア型プロジェクターであり、本体４７０１、光源光学
系および表示装置４７０２、ミラー４７０３、スクリー
ン４７０４で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。

【０１３０】なお、図２６（C）に、図２６（A）および
図２６（B）における光源光学系および表示装置４６０
１、４７０２の構造の一例を示す。光源光学系および表
示装置４６０１、４７０２は光源光学系４８０１、ミラ
ー４８０２、４８０４〜４８０６、ダイクロイックミラ
ー４８０３、ビームスプリッター４８０７、液晶表示装
置４８０８、位相差板４８０９、投射光学系４８１０で
構成される。投射光学系４８１０は複数の光学レンズで
構成される。図２６（C）では液晶表示装置４８０８を
三つ使用する三板式の例を示したが、このような方式に
限定されず、単板式の光学系で構成しても良い。また、
図２６（C）中、矢印で示した光路には適宣光学レンズ
や偏光機能を有するフィルムや位相を調節するためのフ
ィルムや、IRフィルムなどを設けても良い。また、図２
６（D）は図２６（C）における光源光学系４８０１の構
造の一例を示した図である。本実施例では、光源光学系
４８０１はリフレクター４８１１、光源４８１２、レン
ズアレイ４８１３、４８１４、偏光変換素子４８１５、
集光レンズ４８１６で構成される。尚、図２６（D）に
示した光源光学系は一例であって図示した構成に限定さ
れるものではない。

【０１３１】また、ここでは図示しなかったが、本発明
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施形態１〜３の結晶化技術を用
い、実施例１〜６のどのような組み合わせから成る構成
を用いても実現することができる。

【０１３２】

【発明の効果】上記のようにして、酸化窒化珪素膜成膜
前にN₂Oプラズマ処理を行ってクリーンルーム環境から
薄膜表面に吸着した炭素、リンといった汚染元素を除去
し、前記プラズマ処理と連続して酸化窒化珪素膜を成膜
することにより、良質な界面状態を得ることができる。
さらに、汚染元素を除去して薄膜表面を清浄化すること
によって酸化窒化珪素膜とプラズマ処理が行われる絶縁
膜と半導体膜との密着性が向上するため、酸化窒化珪素
膜と性質の異なる薄膜上に良質な界面状態を有する状態
で酸化窒化珪素膜を成膜することができる。それによ
り、TFTの電気特性の低下や変動、基板内及び基板間で
のTFTの電気特性のバラツキ、信頼性の低下を低減させ
ることができる。また、酸化窒化珪素膜のソースガスで
あるN₂Oを用いてプラズマ処理を行うため、ガス交換が
不要で、チャンバー内の環境を安定化させる間に処理を
行うことができ、それによって生産性が向上するととも
に無駄なガスの排出が削減され、製造コストを低減させ
ることができる。さらに、チャンバー内環境が安定化し
てから酸化窒化珪素膜を形成するため、基板間バラツキ
の低減につながる。

【図面の簡単な説明】

【図１】本発明の構成の一例を説明する図。

【図２】本発明の構成の一例を説明する図。

【図３】本発明に適用するプラズマCVD装置の構成の
一例を説明する図。

【図４】 TFTの作製工程を示す断面図。

【図５】 TFTの作製工程を示す断面図。

【図６】結晶質半導体膜の作製工程を示す図。

【図７】 TFTの作製工程を示す断面図。

【図８】 TFTの作製工程を示す断面図。

【図９】 TFTの作製工程を示す断面図。

【図１０】画素TFT、駆動回路のTFTの作製工程を示す
断面図。

【図１１】画素TFT、駆動回路のTFTの作製工程を示す
断面図。

【図１２】画素TFT、駆動回路のTFTの作製工程を示す
断面図。

【図１３】画素TFT、駆動回路のTFTの作製工程を示す
断面図。

【図１４】画素TFT、駆動回路のTFTの断面図。

【図１５】駆動回路のTFTの作製工程を示す上面図。

【図１６】画素TFTの作製工程を示す上面図。

【図１７】駆動回路のTFTの作製工程を示す断面図。

【図１８】画素TFTの作製工程を示す断面図。

【図１９】液晶表示装置の入出力端子、配線、回路配
置を示す上面図。

【図２０】液晶表示装置の構造を示す断面図。

【図２１】液晶表示装置の構造を示す斜視図。

【図２２】表示領域の画素を示す上面図。

【図２３】アクティブマトリクス型有機EL表示装置の
構造を示す図。

【図２４】半導体装置の一例を示す図。

【図２５】半導体装置の一例を示す図。

【図２６】プロジェクターの一例を示す図。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１７Ｖ６１９Ａ

Claims

【特許請求の範囲】

【請求項１】基板上に絶縁膜を形成し、前記絶縁膜の表面を亜酸化窒素を含む第１の雰囲気中で
プラズマ処理する、半導体装置の作製方法。
【請求項２】基板上に絶縁膜を形成し、前記絶縁膜上に半導体膜を形成し、前記半導体膜の表面を亜酸化窒素を含む第１の雰囲気中
でプラズマ処理する、半導体装置の作製方法。
【請求項３】基板上に第１の絶縁膜を形成し、前記第１の絶縁膜の表面を亜酸化窒素を含む第１の雰囲
気中でプラズマ処理した後、前記第１の絶縁膜上に亜酸
化窒素を含む第２の雰囲気中で第２の絶縁膜を形成し、前記第２の絶縁膜上に半導体膜を形成し、前記半導体膜上に第３の絶縁膜を形成し、前記第３の絶縁膜上にゲート電極を形成し、前記ゲート電極上に第４の絶縁膜を形成する、半導体装
置の作製方法。
【請求項４】基板上に第１の絶縁膜を形成し、前記第１の絶縁膜上に半導体膜を形成し、前記半導体膜の表面を亜酸化窒素を含む第１の雰囲気中
でプラズマ処理した後、前記半導体膜上に亜酸化窒素を
含む第２の雰囲気中で第２の絶縁膜を形成し、前記第２の絶縁膜上にゲート電極を形成し、前記ゲート電極上に第３の絶縁膜を形成する、半導体装置の作製方法。
【請求項５】基板上に第１の絶縁膜を形成し、前記第１の絶縁膜上に半導体膜を形成し、前記半導体膜上に第２の絶縁膜を形成し、前記第２の絶縁膜上にゲート電極を形成し、前記ゲート電極外に露出する前記半導体膜表面および前
記第２の絶縁膜表面を亜酸化窒素を含む第１の雰囲気中
でプラズマ処理した後、前記半導体膜および前記第２の
絶縁膜上に亜酸化窒素を含む第２の雰囲気中で第３の絶
縁膜を形成する、半導体装置の作製方法。
【請求項６】基板上に第１の絶縁膜を形成し、前記第１の絶縁膜上に半導体膜を形成し、前記半導体膜上に第２の絶縁膜を形成し、前記第２の絶縁膜上にゲート電極を形成し、前記ゲート電極外に露出する前記第２の絶縁膜表面を亜
酸化窒素を含む第１の雰囲気中でプラズマ処理した後、
前記第２の絶縁膜上に亜酸化窒素を含む第２の雰囲気中
で第３の絶縁膜を形成する、半導体装置の作製方法。
【請求項７】基板上に第１の絶縁膜を形成し、前記第１の絶縁膜上に半導体膜を形成し、前記半導体膜上に第２の絶縁膜を形成し、前記第２の絶縁膜上にゲート電極を形成し、前記ゲート電極上に第３の絶縁膜を形成し、前記第３の絶縁膜表面を亜酸化窒素を含む第１の雰囲気
中でプラズマ処理した後、前記第３の絶縁膜上に亜酸化
窒素を含む第２の雰囲気中で第４の絶縁膜を形成する、
半導体装置の作製方法。
【請求項８】基板上にゲート電極を形成し、前記ゲート電極上に第１の絶縁膜を形成し、前記第１の絶縁膜表面を亜酸化窒素を含む第１の雰囲気
中でプラズマ処理した後、前記第１の絶縁膜上に亜酸化
窒素を含む第２の雰囲気中で第２の絶縁膜を形成し、前記第２の絶縁膜上に半導体膜を形成し、前記半導体膜上に第３の絶縁膜を形成する、半導体装置
の作製方法。
【請求項９】基板上にゲート電極を形成し、前記ゲート電極上に第１の絶縁膜を形成し、前記第１の絶縁膜上に半導体膜を形成し、前記半導体膜表面を亜酸化窒素を含む第１の雰囲気中で
プラズマ処理した後、前記第１の絶縁膜上に亜酸化窒素
を含む第２の雰囲気中で第２の絶縁膜を形成する、半導
体装置の作製方法。
【請求項１０】基板上にゲート電極を形成し、前記ゲート電極上に第１の絶縁膜を形成し、前記第１の絶縁膜上に半導体膜を形成し、前記半導体膜上にチャネル保護絶縁膜を形成し、前記チャネル保護絶縁膜表面および前記チャネル保護絶
縁膜外に露出する前記半導体膜表面を亜酸化窒素を含む
第１の雰囲気中でプラズマ処理した後、前記第１の絶縁
膜上に亜酸化窒素を含む第２の雰囲気中で第２の絶縁膜
を形成する、半導体装置の作製方法。
【請求項１１】基板上にゲート電極を形成し、前記ゲート電極上に第１の絶縁膜を形成し、前記第１の絶縁膜上に半導体膜を形成し、前記半導体膜上に第２絶縁膜を形成し、前記第２の絶縁膜表面を亜酸化窒素を含む第１の雰囲気
中でプラズマ処理した後、前記第２の絶縁膜上に亜酸化
窒素を含む第２の雰囲気中で第３の絶縁膜を形成する、
半導体装置の作製方法。
【請求項１２】請求項３乃至１１のいずれか一項におい
て、前記亜酸化窒素を含む第１の雰囲気中で行われるプ
ラズマ処理と、前記亜酸化窒素を含む第２の雰囲気中で
行われる絶縁膜の形成は、プラズマＣＶＤ装置の同一の
反応室で連続して行われることを特徴とする半導体装置
の作製方法。
【請求項１３】請求項１乃至１２のいずれか一項におい
て、前記亜酸化窒素を含む第１の雰囲気中で行われるプ
ラズマ処理は、活性化した酸素によって被処理表面上の
少なくともその一部においてリンを成分とする汚染物を
酸化させ、活性化した窒素によって前記汚染物の酸化物
をスパッタにより除去する処理であることを特徴とする
半導体装置の作製方法。
【請求項１４】請求項１乃至１２のいずれか一項におい
て、前記亜酸化窒素を含む第１の雰囲気中で行われるプ
ラズマ処理は、活性化した酸素によって被処理表面上の
少なくともその一部において炭素およびリンを成分とす
る汚染物を酸化させ、活性化した窒素によって前記汚染
物の酸化物をスパッタにより除去する処理であることを
特徴とする半導体装置の作製方法。
【請求項１５】請求項３乃至１２のいずれか一項におい
て、前記亜酸化窒素を含む第１の雰囲気中でプラズマ処
理をうける絶縁膜と、前記亜酸化窒素を含む第２の雰囲
気中で形成される絶縁膜との界面中で、SIMSによって検
出されるリン濃度は2E+18atoms／cm³以下であることを
特徴とする半導体装置の作製方法。
【請求項１６】請求項３乃至１２のいずれか一項におい
て、前記亜酸化窒素を含む第１の雰囲気中でプラズマ処
理をうける絶縁膜と、前記亜酸化窒素を含む第２の雰囲
気中で形成される絶縁膜との界面中で、SIMSによって検
出される炭素濃度は8E+15atoms／cm³以下であることを
特徴とする半導体装置の作製方法。
【請求項１７】請求項３乃至１２のいずれか一項におい
て、前記亜酸化窒素を含む第１の雰囲気中でプラズマ処
理をうける半導体膜と、前記亜酸化窒素を含む第２の雰
囲気中で形成される絶縁膜との界面中で、SIMSによって
検出されるリン濃度は2E+18atoms／cm³以下であること
を特徴とする半導体装置の作製方法。
【請求項１８】請求項３乃至１２のいずれか一項におい
て、前記亜酸化窒素を含む第１の雰囲気中でプラズマ処
理をうける半導体膜と、前記亜酸化窒素を含む第２の雰
囲気中で形成される絶縁膜との界面中で、SIMSによって
検出される炭素濃度は8E+15atoms／cm³以下であること
を特徴とする半導体装置の作製方法。
【請求項１９】請求項１３、１４のいずれか一項におい
て、活性化した酸素の発生はプラズマ法によって行われ
ることを特徴とする半導体装置の作製方法。
【請求項２０】請求項１３、１４のいずれか一項におい
て、活性化した窒素の発生はプラズマ法によって行われ
ることを特徴とする半導体装置の作製方法。
【請求項２１】請求項３乃至１２のいずれか一項におい
て、前記亜酸化窒素を含む第２の雰囲気中で形成される
絶縁膜は酸化窒化珪素膜であることを特徴とする半導体
装置の作製方法。
【請求項２２】請求項２１において、前記酸化窒化珪素
膜は、シラン、亜酸化窒素から形成することを特徴とす
る半導体装置の作製方法。
【請求項２３】請求項２１において、前記酸化窒化珪素
膜は、水素濃度が0.1〜2atomic／％で、窒素濃度が0.1
〜2atomic／％で、酸素濃度が60〜65 atomic／％の酸化
窒化珪素膜であることを特徴とする半導体装置の作製方
法。
【請求項２４】請求項２１において、前記酸化窒化珪素
膜は、珪素に対する酸素の組成比が1.7〜2で、珪素に対
する窒素の組成比が0.002〜0.06であることを特徴とす
る半導体装置の作製方法。
【請求項２５】請求項１乃至２４のいずれか一項におい
て、前記半導体装置の作製方法により作製される半導体
装置は、ビデオカメラ、デジタルカメラ、プロジェクタ
ー、ゴーグル型ディスプレイ、カーナビゲーション、カ
ーステレオ、パーソナルコンピューター、または携帯情
報端末であることを特徴とする半導体装置の作製方法。