JP4439792B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4439792B2 JP4439792B2 JP2002199175A JP2002199175A JP4439792B2 JP 4439792 B2 JP4439792 B2 JP 4439792B2 JP 2002199175 A JP2002199175 A JP 2002199175A JP 2002199175 A JP2002199175 A JP 2002199175A JP 4439792 B2 JP4439792 B2 JP 4439792B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- oxide film
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は半導体特性を利用した素子、例えば、薄膜トランジスタ(Thin Film Transistor:TFT)のようなデバイスを作製する際に半導体膜中に含まれる不純物元素をゲッタリングする方法に関する。また、本発明を用いて形成された結晶性シリコン膜を用いて、信頼性及び特性が優れた半導体装置を作製する技術に関する。
【0002】
【従来技術】
半導体特性を利用したデバイスは日々、小型化、高性能化のための研究開発が続けられている。デバイスの小型化、軽量化が進むにつれ少量の重金属不純物元素でもその影響は大となり、デバイス特性を悪化させてしまう、デバイスのライフタイムを縮めてしまう等の問題が顕著化している。このような特性悪化や歩留まりに関する問題を解決するために、半導体中の不純物元素濃度を低減するためのゲッタリング技術に関する技術開発がさかんに進められている。
【0003】
ところで、本出願人らは、特開平7−161634号公報等において、アモルファス半導体膜(代表的にはアモルファスシリコン膜)に、Ni、Cu、Pdといった金属元素を添加して加熱処理を行う方法を良好な結晶性を有する半導体膜を得る方法として開示している。ここで、アモルファスシリコン膜に添加している金属元素は、結晶化を促進する役割を果たしているため、触媒元素とも称している。ここで、触媒元素として例にあげられた金属元素の一例であるNiは、上記した半導体において特性を悪化させる原因となる重金属不純物元素でもある。そこで、この結晶化方法を適用する際は、結晶化工程後に得られた結晶性半導体膜(結晶性シリコン膜)から速やかに金属元素を除去する(もしくは、結晶性シリコン膜に含まれる触媒元素の濃度を低減する)ことが望ましく、このための処理として様々なゲッタリング技術が考案されている。
【0004】
これまでに考案されたゲッタリング技術としては以下のようなものが挙げられる。(1)加熱により不純物元素を後のチャネル形成領域となる領域からゲッタリング作用を有する元素(例えば、周期表の15族に属する元素)を高濃度に含むソース領域またはドレイン領域に拡散させる方法、(2)加熱により不純物元素を後の活性層(特にチャネル形成領域となる領域)領域からゲッタリング作用を有する元素(例えば、周期表の15族に属する元素)を高濃度に含み、かつ活性層となる領域の外側に形成されたゲッタリング領域に拡散させる方法、(3)第1のシリコン膜(活性層を形成するための半導体膜)上に、極薄い(膜厚1〜5nm程度)酸化膜を介してゲッタリング領域となる第2の半導体膜(例えば、シリコン膜)を形成し、加熱処理することにより第1の半導体膜から第2の半導体膜に不純物元素を拡散させる方法、である。なかでも(3)のゲッタリング方法は、不純物元素を基板と概略垂直方向に移動させるゲッタリング(以下、縦方向ゲッタリングという)は、不純物元素の移動距離が短くてすむため半導体膜中の不純物元素濃度を十分に低減でき、不純物元素濃度が低い良好な半導体膜を得るための方法として有望視されている。
【0005】
【発明が解決しようとする課題】
上記(3)のゲッタリングで用いる半導体膜上に形成された酸化膜は、ゲッタリング処理後にゲッタリング領域をエッチングして除去する際のエッチングストッパー(エッチングブロック)膜として機能するため、「エッチングに十分耐えシリコン膜を保護することができるだけのエッチング液に対する耐性」、「ゲッタリング処理を問題なく行うために、ゲッタリングのための加熱処理の際に、酸化膜中を不純物が移動できる膜質」を持った膜が求められる。さらに、量産性を考えた場合には「簡便に作製でき、再現性がよいこと」が求められる。なお、この酸化膜は、ゲッタリング領域のエッチングの際に結晶性シリコン膜をエッチング液から守る(バリアする)機能を有するためバリア層とも称することとする。
【0006】
上記したようなバリア層は、オゾンを含む水(ヒドロ水という)を塗布することで簡便に形成することができるが、このようなウェットプロセスは、薬液の濃度制御や保管の際の条件を保つことが難しい。また、ヒドロ水を塗布して酸化膜を作製する際の膜厚分布の均一性や、基板端部への成膜にも難があるということで、本発明では上記した要求を満たす酸化膜(バリア層)をドライプロセスで形成する方法を提供し、歩留まりの向上させ、このようなバリア層を用いてシリコン膜に含まれる不純物元素をゲッタリングすることにより、含有不純物元素の少ない良好なシリコン膜を作製する方法を提供することを課題とする。
【0007】
【課題を解決するための手段】
本発明は、結晶性シリコン膜をN2Oを含む雰囲気中に曝し、プラズマ処理することによって酸化膜を形成し、前記酸化膜上にシリコン膜(例えば、アモルファスシリコン膜)を形成して加熱処理を行うことにより、結晶性シリコン膜中の不純物をシリコン膜に移動させる工程を含むことを特徴とする。
【0008】
また、本発明は、第1のシリコン膜をN2Oを含む雰囲気に曝しプラズマ処理することにより酸化膜を形成し、前記酸化膜上に第2のシリコン膜を形成し、加熱処理を行い前記第1のシリコン膜中の金属元素を前記第2のシリコン膜に移動することを特徴とする。
【0009】
また、本発明は、流入される気体中のN2Oの割合が10%以上含まれる雰囲気に第1のシリコン膜を曝しプラズマ処理することにより酸化膜を形成し、前記酸化膜上に第2のシリコン膜を形成し、加熱処理を行い前記第1のシリコン膜中の金属元素を前記第2のシリコン膜に移動させることを特徴とする。
【0010】
また、本発明は、アモルファスシリコン膜に金属元素を添加して第1の加熱処理を行って結晶性シリコン膜を形成し、前記結晶性シリコン膜をN2Oを含む雰囲気に曝しプラズマ処理して前記結晶性シリコン膜上に酸化膜を形成し、前記酸化膜上にシリコン膜を形成して第2の加熱処理を行うことにより、前記結晶性シリコン膜中の金属元素を前記シリコン膜に移動することを特徴とする。
【0011】
また、本発明は、アモルファスシリコン膜の一部に選択的に金属元素を添加し、第1の加熱処理を行って結晶性シリコン膜を形成し、前記結晶性シリコン膜をN2Oを含む雰囲気に曝しプラズマ処理して前記結晶性シリコン膜上に酸化膜を形成し、前記酸化膜上にシリコン膜を形成して第2の加熱処理を行うことにより、前記結晶性シリコン膜中の金属元素を前記シリコン膜に移動することを特徴とする。
【0012】
また、上記発明において、前記酸化膜上の前記シリコン膜はアモルファスシリコン膜であることを特徴とする。
【0013】
また、上記発明において、前記酸化膜上の前記第2のシリコン膜にはゲッタリング作用を有する元素が含まれていることを特徴とする。
【0014】
また、上記発明において、前記ゲッタリング作用を有する元素は、アルゴン、キセノン、ネオンまたはクリプトンの希ガス元素から選ばれた一種または複数種の元素であることを特徴とする。
【0015】
また、上記発明において、前記ゲッタリング作用を有する元素は周期表の15族に属する元素であることを特徴とする。
【0016】
また、上記発明において、前記ゲッタリング作用を有する元素は周期表の15族に属する元素および周期表の13族に属する元素であることを特徴とする。
【0017】
また、上記発明において、前記第1のシリコン膜をN2Oを含む雰囲気に曝しプラズマ処理して酸化膜を形成した後、大気雰囲気中に曝されることなく連続して前記酸化膜上に第2のシリコン膜を形成することを特徴とする。
【0018】
また、上記発明において、前記結晶性シリコン膜をN2Oを含む雰囲気に曝しプラズマ処理して酸化膜を形成した後、大気雰囲気中に曝されることなく連続して前記酸化膜上にシリコン膜を形成することを特徴とする。
【0019】
また、上記発明において、前記N2Oを含む雰囲気に曝しプラズマ処理して前記酸化膜を形成した後、同一のプラズマCVD装置内にて連続して前記酸化膜上に前記シリコン膜を形成することを特徴とする。
【0020】
また、上記発明において、前記金属元素は、Ni、Fe、Co、Sn、Pb、Ru、Rh、Pd、Os、Ir、Pt、CuまたはAuのいずれか一種または複数種であることを特徴とする。
【0021】
また、上記発明において、前記第2の加熱処理の後、前記酸化膜上の前記シリコン膜をエッチングにより除去した後に前記酸化膜を除去することを特徴とする。
【0022】
また、上記発明において、前記酸化膜は、前記酸化膜上の前記シリコン膜を除去する際に、エッチング液から前記結晶性シリコン膜を保護することを特徴とする。
【0023】
また、上記発明において、前記第1のシリコン膜にレーザ光を照射した後にN2Oを含む雰囲気に曝しプラズマ処理して、前記第1のシリコン膜上に酸化膜を形成することを特徴とする。
【0024】
また、上記発明において、前記結晶性シリコン膜にレーザ光を照射した後にN2Oを含む雰囲気に曝しプラズマ処理して、前記結晶性シリコン膜上に酸化膜を形成することを特徴とする。
【0025】
また、上記発明に記載された作製方法により作製されたことを特徴とする半導体装置である。
【0026】
また、本発明は、半導体層、ゲート絶縁膜およびゲート電極を含む半導体装置であって、前記半導体層は濃度分布を有して金属元素を含み、前記半導体層の表面側における金属元素の濃度は、前記半導体層のガラス基板側の金属元素の濃度より高く、前記半導体層には窒素が含まれていることを特徴とする。
【0027】
また、上記発明において、前記金属元素は、Ni、Fe、Co、Sn、Pb、Ru、Rh、Pd、Os、Ir、Pt、CuまたはAuのいずれか一種または複数種の元素であることを特徴とする。
【0028】
また、上記発明において、前記半導体層の表面における平均面粗さRaが4.7〜8.3nmであることを特徴とする。
【0029】
また、本発明は、少なくとも2つ以上の処理室を有する半導体製造装置であって、基板上に形成された第1のシリコン膜をN2Oを含む雰囲気に曝し、プラズマ処理して酸化膜を形成するための処理室と、前記酸化膜上に第2のシリコン膜を形成するための処理室と、を有し、前記基板は、前記酸化膜を形成するための処理室から前記第2のシリコン膜を形成するための処理室へ大気中に曝されることなく移送されることを特徴とする。
【0030】
また、本発明は、少なくとも2つ以上の処理チャンバーを有する半導体製造装置であって、基板上に形成された第1のシリコン膜をN2Oを含む雰囲気に曝し、プラズマ処理して酸化膜を形成するための処理室と、前記酸化膜上に第2のシリコン膜を形成するための処理室と、を有し、前記酸化膜を形成するための処理室と前記第2のシリコン膜を形成するための処理室とは、同一であることを特徴とする。
【0031】
また、上記発明において、少なくとも前記酸化膜上に第2のシリコン膜を形成するための処理室は、プラズマCVD法により前記第2のシリコン膜を形成する処理室であることを特徴とする。
【0032】
また、上記発明において、前記酸化膜上に第2のシリコン膜を形成するための処理室は、スパッタ法により前記第2のシリコン膜を形成する処理室であることを特徴とする。
【0033】
以上のように本発明を適用して得られる酸化膜は、薬液の濃度制御や保管等の条件が厳しいウェットプロセスと比較して、原料ガスの保管等が簡便なドライプロセスを用いて、結晶性シリコン膜上に酸化膜を形成し、この酸化膜上に第2のシリコン膜を形成し、加熱処理して結晶性シリコン膜中に含まれる不純物元素(代表的には、結晶性シリコン膜を形成する際に触媒元素として用いられるNi、Co、Fe等の金属元素)を第2のシリコン膜に移動させるゲッタリング処理を行い、その後、第2のシリコン膜をエッチングにより除去する際に、エッチング液(エッチャントともいう)から結晶性シリコン膜を保護する機能を有するバリア層として用いることができる。
【0034】
また、上述したようにプラズマ雰囲気において結晶性シリコン膜上に酸化膜を形成した後に大気解放することなく連続的にシリコン膜を形成するため、酸化膜と後に金属元素が移動するシリコン膜との界面の汚染を防止することができる。従来の工程では、図16(A)に示すように酸化膜上にゴミが付着したままゲッタリング領域となるシリコン膜を形成してしまい、図16(A)に示すように、ゴミによりゲッタリング領域16が完全に形成されない問題が生じるおそれがある。このような場合、ゲッタリング処理(図16(B))において形成されたゲッタリング領域上の酸化膜1601を除去すると、図16(C)に示すように、ゲッタリング領域が形成されなかった領域において、バリア層15も除去されてしまい、続くゲッタリング領域16の除去工程(図16(D))において、結晶性シリコン膜14が露出した状態になってしまい、エッチャントにより除去される領域1602ができてしまうという問題がある。これにより、TFTを形成したい領域の結晶性シリコン膜がなくなってしまう不良が生じる可能性がある。
しかし、本発明のように、酸化膜形成からゲッタリング領域となるシリコン膜を大気解放せずに連続的に形成することにより、ゴミによる上述したような不良を防止することができ、良好な半導体装置を作製する技術を提供することができる。
【0035】
【発明の実施の形態】
(実施形態1)
本発明を適用して半導体膜から結晶化に用いた金属元素(以下、触媒元素ともいう)を除去する方法について説明する。また、本発明は、図15に示すような製造装置を用いて行うことができるため、工程に併せて製造装置についても説明する。なお、図15に示す半導体製造装置は、第1の処理室1501、第2の処理室1503、第3の処理室1507、第4の処理室1509、第5の処理室1511を有しており、それぞれの処理室は、基板搬送室1514にゲートバルブ1502、1506、1508、1510、1513を介して設けられている。また、基板搬送室1514には、基板搬送手段1515が設けられている。
【0036】
ガラス基板10上に膜厚100nmの窒化シリコン膜からなる下地絶縁膜11を形成し、続けて膜厚20〜100nmのアモルファスシリコン膜12を形成する。なお、下地絶縁膜11は積層構造としてもよい。また、下地絶縁膜11及びアモルファスシリコン膜12は、図15に示す第1の処理室1501において、大気解放せずに連続成膜することができる。
【0037】
続いて、アモルファスシリコン膜12に触媒元素を添加し、触媒元素含有層13を形成して加熱処理を行う。ここでは、アモルファスシリコン膜12に対して、重量換算で10ppmの触媒元素(本実施形態ではニッケル)を含む水溶液(酢酸ニッケル水溶液)をスピンコート法で塗布して、触媒元素含有層13を形成する。ここで使用可能な触媒元素は、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、スズ(Sn)、鉛(Pb)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)、金(Au)から選ばれた一種または複数種の元素である(図4(A))。このような触媒元素の塗布は、例えば、図15に示す第2の処理室1503で行えばよい。第2の処理室1503に設けられたスピナー1504は基板を支持するためのチャック機構を有し、指定された回転数(本発明では、10〜3000rpmの指定された回転数)で回転させることができるようになっている。また、触媒元素を含む水溶液を吐出し基板に噴射するための複数の薬液ノズル1505を有しており、基板を回転させながら、触媒元素を塗布することができる。なお、上記したスピンコート法でニッケルを添加する方法以外に、蒸着法やスパッタ法などにより触媒元素でなる薄膜(ここではニッケル膜)をアモルファスシリコン膜12上に形成する手段をとっても良い。さらに、アモルファスシリコン膜12全面に触媒元素を添加する以外に、絶縁膜によるマスク等を用いて、選択された領域に触媒元素を添加してもよい。
【0038】
次いで、結晶化の工程に先立って400〜500℃で1時間程度の加熱処理工程を行い(図15の第5の処理室1511である加熱処理室にて行えばよい)、水素を膜中から脱離させた後、500〜650℃(好ましくは550〜570℃)で4〜12時間(好ましくは4〜6時間)の第1の加熱処理を行う。本実施形態では、550℃で4時間の加熱処理(第1の加熱処理)を行い、結晶性半導体膜(本実施形態では結晶性シリコン膜)14を形成する。なお、ここでは炉を用いた加熱処理により結晶化を行ったが、ランプ等を熱源として用いるRTA(Rapid Thermal Annealing)装置で結晶化を行ってもよい。なお、加熱処理後に結晶性シリコン膜14にレーザ光を照射して、結晶性を向上させた結晶性シリコン膜を形成してもよい。このレーザ光照射により結晶性シリコン膜の結晶性は大幅に改善される。レーザ光は、パルス発振型のKrFエキシマレーザ(波長248nm)を適応すればよい。
【0039】
続いて、結晶性シリコン膜14上に酸化膜(バリア層)15を形成する。本実施形態では、表1に示すような条件で作製される(1)〜(13)までの13種のバリア層を形成する。(1)〜(13)のバリア層は4種類の処理方法(N2O/O2プラズマ処理(1)〜(4)、N2O/NH3プラズマ処理(5)〜(7)、N2/O2プラズマ処理(8)〜(10)、N2/O2/H2プラズマ処理(11)〜(13))を用いて、流入するガスの流量比を変化させて形成した酸化膜である。このようなプラズマ処理は、図15に示す第3の処理室1507にて行えばよい。
【0040】
【表1】
【0041】
以上のようにバリア層15を形成した後、バリア層15上にゲッタリング領域として第2の半導体膜16を形成する。第2の半導体膜16は、スパッタ法により形成されたアモルファスシリコン膜を用い、希ガス元素としてアルゴンを1×1019〜1×1022/cm3の濃度で含んでいる。なお、この工程は、第3の処理室1507にてバリア層15を形成した後、第4の処理室1509にて第2の半導体膜16を形成するというように、大気解放せずに連続的に行うことが重要である。これは、酸化膜上にゴミが付着したままゲッタリング領域となるシリコン膜を形成してしまうと、図16に示すように、ゴミによりゲッタリング領域が形成されない領域が生じてしまい、ゲッタリング処理後のゲッタリング領域の除去の際に結晶性シリコン膜がエッチャントにより除去されてしまう可能性があるからである。なお、第4の処理室1509は、プラズマCVD法による成膜処理室であっても、スパッタ法による成膜処理室であってもどちらでもよい。また、第4の処理室1509がプラズマCVD法による成膜処理室である場合、第3の処理室1507で行うプラズマ処理と第4の処理室1509で行う成膜処理とを同一の処理室で行うこともできる。
【0042】
続いて、加熱処理(第2の加熱処理)を行い、結晶性シリコン膜14中に含まれる触媒元素を第2の半導体膜16へ拡散させてゲッタリングを行った。この加熱処理は、図15の第5の処理室1511にて行えばよい。なお、加熱処理は、550℃で4時間、炉を用いた加熱処理を行っているが、その他、熱源に光(光源としては、赤外光、)の輻射熱を用い、瞬間的に加熱処理する方法や、熱源に加熱された不活性ガス(窒素、希ガス等)を用い、瞬間的に加熱処理を行う方法を用いれば、ゲッタリングのための加熱処理にかかる時間を短縮することができる。
【0043】
ここで、13種類のバリア層15を用いた場合のそれぞれのゲッタリングに関する評価を行った結果を示す。また、比較のために、すでにゲッタリング可能なことがわかっているオゾンを含む水(ヒドロ水)を塗布することにより得られるバリア層を用いたゲッタリングも行った。
【0044】
なお、結晶性シリコン膜14から第2の半導体膜(ゲッタリング領域)16に不純物元素(ここでは、触媒元素)の移動の可否でゲッタリングに関する評価を行い、ゲッタリング工程後に結晶性シリコン膜14に残留している触媒元素の濃度を測定することにより行う。具体的には、加熱処理による拡散を行った後、結晶性シリコン膜14に残留している触媒元素の濃度を全反射蛍光X線により測定し、面内の6点を測定することによりその平均値をとっている。なお、全反射蛍光X線のNiの測定加減は、2.0×109/cm2である。その結果を図1に示す。
【0045】
図1の結果から、▲1▼〜▲5▼のバリア層(N2Oを含む雰囲気に曝してプラズマ処理して作製された酸化膜)を用いた場合に触媒元素の濃度が1×1019atoms/cm2以下と十分に低減されている。したがって「ゲッタリングのための加熱処理の際に、酸化膜中を不純物が移動できる」能力があることがわかる。
【0046】
また、N2Oを含む雰囲気に曝してプラズマ処理して作製された酸化膜▲1▼、▲5▼を用いてゲッタリングを行った結晶性シリコン膜の表面をESCA(Electron Spectroscopy for Chemical Analysis)分析を行ったところ、図2、3に示すように窒素のピークが確認された。なお、ESCA分析とは、励起に軟X線を用いた光電子分光法であり、試料に軟X線を照射したときに放出される光電子の運動エネルギーを測定することにより、原子に固有の結合エネルギーを測定して、このわずかな変化により電子状態を解明するものである。
【0047】
(実施形態2)
本発明を適用して、半導体装置を作製する方法について、図4〜7を用いて説明する。なお、以下に示す結晶性シリコン膜の作製工程は、実施形態1で示す製造装置を用いて実施することができる。
【0048】
基板10には低アルカリガラス基板や石英基板を用いることができる。本実施形態では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。この基板10のTFTを形成する表面には、基板10からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地絶縁膜11を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を下地絶縁膜11aとして100nm、同様にSiH4、N2Oから作製される酸化窒化シリコン膜を下地絶縁膜11bとして膜厚200nmの厚さに積層形成する。
【0049】
次に、20〜150nm(好ましくは30〜80nm)の厚さでアモルファス構造を有する半導体膜(アモルファス半導体膜、代表的にはアモルファスシリコン膜)12を、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマCVD法でアモルファスシリコン膜12を55nmの厚さに形成した。アモルファス構造を有する半導体膜としては、アモルファス半導体膜や微結晶半導体膜がある。また、下地絶縁膜11とアモルファスシリコン膜12とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地絶縁膜11を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる(図4(A))。
【0050】
そして、結晶構造を含む半導体膜(本実施形態では、結晶性シリコン膜)を形成する。アモルファスシリコン膜12の結晶化に際して、結晶化を助長する触媒元素(Ni、Co、Su、Pb、Pd、Fe、Cuから選ばれた一種または複数種の元素、代表的にはNi)を用い、加熱処理を行って結晶性シリコン膜14を形成する結晶化手段である。
【0051】
具体的には、アモルファスシリコン膜12の表面に触媒元素含有層13を形成し、この状態で加熱処理を行い、アモルファスシリコン膜12を結晶性シリコン膜14に変化させるものである。なお、結晶性シリコン膜14にはいわゆる単結晶シリコン膜もポリシリコン膜も含まれるが、本実施形態で形成される結晶性シリコン膜14は結晶粒界を有するシリコン膜である。
【0052】
また、触媒元素をアモルファスシリコン膜に添加する方法としては、プラズマドーピング法、蒸着法もしくはスパッタ法等の気相法、もしくは触媒元素を含有する溶液を塗布する方法が採用できる。溶液を用いる方法は、触媒元素の添加量の制御が容易であり、ごく微量な添加を行うのも容易である。
【0053】
また、上述した結晶化法とレーザ結晶化法とを組み合わせることにより、結晶性半導体膜(結晶性シリコン膜)の結晶性をさらに高めることができる。この時使用するレーザとしては、パルス発振型KrFエキシマレーザ、XeClエキシマレーザを用いることができる。これらのレーザを用いる場合には、レーザ発振器から放出されたレーザ光を光学系で線状に集光し、半導体膜に照射する方法を用いるとよい。このようにレーザ光を照射すると、その表面には凹凸が形成される。この凹凸の様子を原子間力顕微鏡(AFM:Atomic Force Microscope)を用いてスキャンエリアを50μm×50μmとして観察すると、その表面粗さRaは、4.7〜8.3nmであった。ここで、結晶化のためのレーザ光照射条件は、実施者が適宜選択すればよい。なお、図15には図示していないが、さらに、レーザ照射の処理室を設けてもよい。
【0054】
次いで、結晶性シリコン膜14上にバリア層15を形成する。本実施形態では、成膜温度400℃、ガス流量N2O:O2を50/50sccm、圧力0.3Torr、RFパワー密度10/600W/cm2、成膜時間30秒として、結晶性シリコン膜14上に酸化膜(バリア層ともいう)を形成する。
【0055】
続いて、バリア層15上にゲッタリング領域となる第2の半導体膜16を形成する。第2の半導体膜16には、シリコン膜を用いればよい。また、ゲッタリングが十分に行われるように、第2の半導体膜16には希ガス元素が添加される。なお、希ガス元素を含む半導体膜の形成方法の一例としては、希ガス元素を含む雰囲気でシリコンからなるターゲットを用い、アモルファスシリコン膜からなるゲッタリング領域16を形成すればよい。また、希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用い、中でも安価なガスであるアルゴン(Ar)が好ましい。
【0056】
また、ゲッタリング作用を有する周期表第15族に属する元素(代表的にはリン、ヒ素等)または周期表第13族に属する元素(代表的にはボロン等)を含むターゲットを用いてゲッタリング領域を形成してゲッタリングを行うことも可能である。さらに、ゲッタリング領域に周期表第15族に属する元素(代表的にはリン、ヒ素等)および周期表第13族に属する元素(代表的にはボロン等)が含まれていてもよい。
【0057】
さらに、第2の半導体膜(ゲッタリング領域)16は、ゲッタリング工程後、エッチングにより除去するため、除去しやすい、例えば、第1の半導体膜(結晶性シリコン膜14とエッチングの選択比が大きい膜としてアモルファス半導体膜を用いるとよい。
【0058】
加熱処理を行い、結晶性シリコン膜14中に残留する触媒元素(ニッケル)をゲッタリング領域16に移動させ、濃度を低減、あるいは除去するゲッタリングを行う。ゲッタリングを行う加熱処理としては、強光を照射する処理または加熱処理を行い、結晶性シリコン膜14に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が1×1018/cm3以下、望ましくは1×1017/cm3以下になるように十分ゲッタリングする。
【0059】
次いで、バリア層15をエッチングストッパーとして、ゲッタリング領域16のみをエッチングして選択的に除去した後、フッ酸等を用いてバリア層15を除去する。なお、ここまでで示したような結晶性シリコン膜の作製工程は、実施形態1において図15で示した半導体製造装置を用いて実施することができる。
【0060】
以上のようにして触媒元素濃度が低減された結晶性シリコン膜を所定の形状に分割して、半導体層102〜105を形成する。
【0061】
ここで、nチャネル型TFTを形成する半導体層102〜105の全面にしきい値電圧を制御する目的で1×1016〜5×1017/cm3程度の濃度でp型を付与する不純物元素としてボロン(B)を添加してもよい。ボロン(B)の添加はイオンドープ法で実施しても良いし、アモルファスシリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン(B)添加は必ずしも必要でないが、ボロン(B)を添加した半導体層102〜105はnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。
【0062】
次いで、ゲート絶縁膜106をプラズマCVD法またはスパッタ法を用いて10〜150nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜106には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【0063】
次に、ゲート電極を形成するために導電膜(A)107および導電膜(B)108を成膜する。本実施形態では、導電性の窒化物金属膜から成る導電層(A)107と金属膜から成る導電層(B)108とを積層させた。導電層(B)108はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo−W合金膜、Mo−Ta合金膜)で形成すれば良く、導電層(A)107は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)で形成する。また、導電層(A)107は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層(B)は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppm以下とすると良かった。例えば、タングステン(W)は酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができた。
【0064】
導電層(A)107は10〜50nm(好ましくは20〜30nm)とし、導電層(B)108は200〜400nm(好ましくは250〜350nm)とすれば良い。本実施形態では、導電層(A)107に30nmの厚さの窒化タンタル膜を、導電層(B)108には350nmのTa膜を用い、いずれもスパッタ法で形成した。このスパッタ法による成膜では、スパッタ用のガスのArに適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる(図5(A))。
【0065】
次いで、レジストからなるマスク109〜113を形成し、それぞれのTFTのゲート電極および容量配線を形成するための第1のエッチング処理を行う。本実施形態では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10sccmとし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパ状とする。
【0066】
この後、マスク109〜113を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30sccmとし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側にも20WのRF(13.56MHz)電力を投入して、実質的に負の自己バイアス電圧を印加する。CF4とCl2とを混合した第2のエッチング条件ではW膜およびTaN膜とも同程度にエッチングされる。ここまでの工程で、端部がテーパ状の導電膜(A)および導電膜(B)からなる第1の形状のゲート電極114〜116、容量配線117、ソース線118が形成される。
【0067】
さらに、マスク109〜113を除去せずに第2のエッチング処理を行う。ここでは、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を20/20/20sccmとし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入して、実質的に負の自己バイアス電圧を印加する。第2のエッチング条件によると、W膜が選択的にエッチングされる。
【0068】
この第2のエッチング処理により、導電膜(A)114a〜118aおよび導電膜(B)114b〜118bがエッチングされ、第2の形状のゲート電極119〜121、容量配線122、ソース線123が形成される。
【0069】
次いで、レジストマスク109〜113を除去し、半導体層にn型不純物元素を添加する処理を行う。第2のエッチング処理により形成されたゲート電極119〜122をマスクとして用い、n型不純物領域124〜127が形成される。このとき形成される不純物領域124〜127の不純物元素(リン)の濃度は、1×1016〜1×1017/cm3となるようにすればよい。(図6(A))。
【0070】
次いで、半導体層103、105の全体を覆う第1のマスク128、130と半導体層104上の第2の形状の導電層121と半導体層104の一部の領域を覆う第2のマスク129を形成し、第2のドーピング処理を行う。第2のドーピング処理では、半導体層102上の第2の形状の導電層119aを通して半導体層102に第2の濃度のn型不純物元素を含むn型不純物領域132、第3の濃度のn型不純物元素を含むn型不純物領域131、半導体層104に第3の濃度のn型不純物元素を含むn型不純物領域133を形成する。このドーピングにより形成する第2の濃度のn型不純物元素を含むn型不純物領域132のリン濃度は1×1017〜1×1019/cm3、第3の濃度のn型不純物元素を含むn型不純物領域131、133のリン濃度は1×1020〜1×1021/cm3となるようにする(図6(B))。
【0071】
なお、本実施形態では、以上のように1回のドーピング工程で、第2の濃度のn型不純物元素を含むn型不純物領域および第3の濃度のn型不純物元素を含むn型不純物領域を形成しているが、ドーピング工程を2回にわけて不純物元素を添加してもよい。
【0072】
次いで、半導体層102、104の全体を覆うマスク134、135を形成し第3のドーピング処理を行う。ドーピングは水素希釈のジボラン(B2H6)ガスまたは希ガスで希釈したジボランガスを用い、半導体層103、105に第1の濃度のp型不純物元素を含むp型不純物領域136、138及び第2の濃度のp型不純物元素を含むp型不純物領域137、139を形成する。第1の濃度のp型不純物元素を含むp型不純物領域136、138は2×1020〜3×1021/cm3の濃度範囲でボロンが含まれ、第2の濃度のp型不純物元素を含むp型不純物領域137、139は、第2のテーパ形状の導電層120a、122aと重なる領域に形成されるものであり、1×1018〜1×1020/cm3の濃度範囲でボロンを含む。
【0073】
ここまでの工程により、それぞれの半導体領域にn型不純物領域およびp型不純物領域が形成される(図4(D))。
【0074】
次いで、マスク134、135を除去して、無機層間絶縁膜140を形成する。窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を50〜500nm(代表的には100〜300nm)の厚さで形成する。本実施形態では、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。もちろん、無機層間絶縁膜としては、酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造としてよい。
【0075】
次いで、半導体層に添加された不純物元素を活性化する工程を行う。この活性化工程は、ファーネスアニール炉を用いて行う。熱アニール法としては、400〜700℃、代表的には500〜550℃で行えばよく、本実施形態では、550℃、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他にも、レーザアニール法、またはラピッドサーマルアニール(RTA)法を適用することができる。
【0076】
また、無機絶縁膜140を形成する前に活性化処理を行ってもよい。ただし、ゲート電極に用いた材料が熱に弱い場合には、本実施形態のように配線等を保護する目的で層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが望ましい。
【0077】
さらに、3〜100%の水素を含む雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。本実施形態では、水素を約3%含む窒素雰囲気下で410℃、1時間の熱処理を行う。この工程は、層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行ってもよい。
【0078】
また、活性化処理としてレーザアニール法を用いる場合には、上記水素化を行った後、エキシマレーザやYAGレーザ等のレーザ光を照射することが望ましい。
【0079】
次いで、無機層間絶縁膜140上に、有機絶縁物材料からなる有機層間絶縁膜141を形成する。本実施形態では、膜厚1.6μmのアクリル樹脂膜を形成した。次いで、各不純物領域に達するコンタクトホールを形成するためのパターニングを行う。
【0080】
この後、透明導電膜を80〜120nmの厚さで形成し、パターニングすることによって画素電極142を形成する。透明導電膜には、酸化インジウム酸化亜鉛合金(In2O3−ZnO)、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛(ZnO:Ga)等を適用することもできる。
【0081】
そして、駆動回路部205において、不純物領域と電気的に接続する配線143〜146を形成する。なお、これらの電極は、膜厚50nmのTi膜と膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。
【0082】
また、画素部206においては、不純物領域と接する配線146〜150を形成する。
【0083】
画素電極142は、配線149により半導体層105と電気的に接続されている(図7(B))。
【0084】
なお、本実施形態では画素電極142として、透明導電膜を用いた例を示したが、反射性を有する導電性材料を用いて画素電極を形成すれば、反射型の表示装置を作製することができる。その場合、電極を作製する工程で画素電極を同時に形成でき、その画素電極の材料としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性がすぐれた材料を用いることが望ましい。
【0085】
こうして同一基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができた。駆動回路にはnチャネル型TFT201、pチャネル型TFT202、画素部には画素TFT203、保持容量204を形成した。なお、本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【0086】
ここまでの工程により作製されたアクティブマトリクス基板の上面図を図9に示す。なお、図9のA−A'線が、図7(B)のA−A'線に対応し、半導体層104、ゲート電極121、配線147、ゲート線149、ソース線123が形成されている。同様に図9のB−B'線は、図7(B)のB−B'線に対応し、半導体層105、画素電極142、配線150が形成されている。
【0087】
駆動回路のnチャネル型TFT201は、島状半導体層102にチャネル形成領域、ソース領域またはドレイン領域131、第2の形状のゲート電極119と重なる低濃度不純物領域132(このような不純物領域をLovともいう)を有している。このLov領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜1.5μmとしている。また、導電膜(A)119aおよび導電膜(B)119bの積層からなるゲート電極119を有している。
【0088】
駆動回路のpチャネル型TFT202は、島状半導体層103にチャネル形成領域、ソース領域またはドレイン領域136、不純物領域137を有している。また、導電膜(A)120aおよび導電膜(B)120bの積層からなるゲート電極120を有している。
【0089】
画素部の画素TFT203には、島状半導体層104にチャネル形成領域、ソース領域またはドレイン領域133、不純物領域126を有している。また、導電膜(A)121aおよび導電膜(B)121bの積層からなるゲート電極121を有している。
【0090】
さらに、容量配線122と、ゲート絶縁膜と同じ材料から成る絶縁膜と、p型不純物元素が添加された半導体層105とから保持容量205が形成されている。図7では画素TFT204をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【0091】
以上の様に本発明は、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができる。
【0092】
(実施形態3)
本実施形態では、実施形態2で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置(液晶表示パネルともいう)を作製する工程を以下に説明する。説明には図8を用いる。
【0093】
まず、実施形態2に従い、図7(B)の状態のアクティブマトリクス基板を得た後、図7(B)のアクティブマトリクス基板上に配向膜180を形成しラビング処理を行う。なお、本実施形態では配向膜180を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ181を所定の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【0094】
次いで、対向基板182を用意する。この対向基板には、着色層183、184、平坦化膜185を形成する。赤色の着色層183と青色の着色層184とを一部重ねて、第2遮光部を形成する。なお、図8では図示しないが、赤色の着色層と緑色の着色層とを一部重ねて第1遮光部を形成する。
【0095】
ついで、対向電極186を画素部に形成し、対向基板の全面に配向膜187を形成し、ラビング処理を施した。
【0096】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材188で貼り合わせる。シール材188にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料189を注入し、封止剤(図示せず)によって完全に封止する。液晶材料189には公知の液晶材料を用いれば良い。このようにして図6に示すアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所定の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてFPCを貼りつければよい。
【0097】
以上のようにして作製される液晶表示パネルは各種電気器具の表示部として用いることができる。
【0098】
(実施形態4)
本実施形態では、ボトムゲート型TFTの作製工程に本発明を適応することも可能である。図10〜11を用いてボトムゲート型TFTの作製工程について簡単に説明する。
【0099】
基板50上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形成し(図示せず)、ゲート電極を形成するために導電膜を形成し、パターニングしてゲート電極51を得る。導電膜には、Ta、Ti、W、Mo、CrまたはAlから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい(図10(a))。
【0100】
次いで、ゲート絶縁膜52を形成する。ゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にしてもよい(図10(b))。
【0101】
次いで、アモルファス半導体膜としてアモルファスシリコン膜53を熱CVD法、プラズマCVD法、減圧CVD法、蒸着法またはスパッタリング法により10〜1150nm厚に形成する。なお、ゲート絶縁膜52とアモルファスシリコン膜53とは、同じ成膜法で形成することが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に曝すことがなくなり、表面の汚染を防ぐことができ、作製するTFTの特性バラツキやしきい値電圧の変動を低減することができる(図10(c))。
【0102】
次いで、アモルファスシリコン膜53に結晶化を促進する触媒元素を塗布して、触媒元素含有層54を形成する。続いて、加熱処理を行い、結晶性シリコン膜55を形成する。
【0103】
結晶化工程が終わったら、結晶性シリコン膜55上にバリア層56を形成する。バリア層56は、結晶性シリコン膜55表面に形成されてしまった自然酸化膜を除去した後、N2Oを含む雰囲気に曝しプラズマ処理することにより酸化膜を形成してバリア層とする。ここでは、N2O/NH3=90/10sccmの雰囲気において、成膜温度400℃、パワー100/600W/cm2、圧力0.3Torr、電極間距離25mmとして形成する。
【0104】
次いで、ゲッタリング領域となる希ガス元素を含む第2の半導体膜57を形成する。本実施形態では、Arの流量を50sccm、成膜圧力を0.2Pa、パワー3kW、基板温度150℃として希ガス元素を1×1019〜1×1022/cm3、好ましくは1×1020〜1×1021/cm3、より好ましくは5×1020/cm3の濃度で含む半導体膜57を成膜する。
【0105】
次いで、結晶性シリコン膜55から触媒元素をゲッタリングサイト57に移動させる(ゲッタリングする)ための加熱処理を行う。加熱処理は、RTA法、ファーネスアニール法のいずれを用いてもよい。この加熱処理により、結晶性シリコン膜55の触媒元素濃度を1×1017/cm3以下にまで減少させることができる(図10(d))。そして、ゲッタリング工程終了したら、ゲッタリング領域(第2の半導体膜)57をエッチングにより除去し、その後、バリア層56をフッ酸等で除去する。なお、ここまでで示したような結晶性シリコン膜の作製工程は、実施形態1において図15で示した半導体製造装置を用いて実施することができる。
【0106】
次いで、後の不純物添加工程において後のチャネル形成領域となる領域に不純物元素が添加されないように、絶縁膜からなるマスク58を形成する。この絶縁膜は、酸化シリコンで形成すればよい。続いて、結晶性シリコン膜を保護し、添加される不純物の濃度を制御するための絶縁膜59を100〜400nm厚で形成する。この絶縁膜は、不純物元素を添加する時に結晶性シリコン膜が直接プラズマに曝されないようにするためと、さらに、微妙な濃度制御を可能にするという役割を果たしている。
【0107】
次いで、レジストからなるマスクを用いて、後のnチャネル型TFTの活性層となる結晶性シリコン膜にn型を付与する不純物元素、後のpチャネル型TFTの活性層となる結晶性シリコン膜にp型不純物元素を添加して、ソース領域、ドレイン領域、LDD領域を形成する(図10(e))。
【0108】
次いで、結晶性シリコン膜に添加された不純物元素を活性化する工程を行う(図11(a))。続いて、結晶性シリコン膜上のマスク58および絶縁膜59を除去し、結晶性シリコン膜を例えば、図9で示す半導体層(104)のような形状にパターニングした後、層間絶縁膜60を形成する。層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜から500〜1500nm厚で形成する(図11(b))。
【0109】
その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールを形成して、各TFTを電気的に接続するための配線61〜66を形成する(図11(c))。
【0110】
以上のように本発明を適用して、同一基板上にnチャネル型TFT80(ゲート51、ゲート絶縁膜52、チャネル形成領域69、LDD領域68、ソース領域又はドレイン領域67、配線61〜63を有する)およびpチャネル型TFT81(ゲート51、ゲート絶縁膜52、チャネル形成領域71、ソース領域又はドレイン領域70、配線64〜66を有する)を形成することができる。本発明は、TFTの形状に関わることなく適応することができる。
【0111】
(実施形態5)
本発明を実施して形成されたCMOS回路や画素部はアクティブマトリクス型液晶ディスプレイ(液晶表示装置)に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
【0112】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図12、図13及び図14に示す。
【0113】
図12(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。
【0114】
図12(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。
【0115】
図12(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。
【0116】
図12(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。
【0117】
図12(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【0118】
図12(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。
【0119】
図13(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。
【0120】
図13(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。
【0121】
なお、図13(C)は、図13(A)及び図13(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施形態は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図13(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0122】
また、図13(D)は、図13(C)中における光源光学系2801の構造の一例を示した図である。本実施形態では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図13(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0123】
ただし、図13に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【0124】
図14(A)は携帯電話であり、3001は表示用パネル、3002は操作用パネルである。表示用パネル3001と操作用パネル3002とは接続部3003において接続されている。接続部3003における、表示用パネル3001の表示部3004が設けられている面と操作用パネル3002の操作キー3006が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部3005、操作キー3006、電源スイッチ3007、音声入力部3008を有している。
【0125】
図14(B)は携帯書籍(電子書籍)であり、本体3101、表示部3102、3103、記憶媒体3104、操作スイッチ3105、アンテナ3106等を含む。
【0126】
図14(C)はディスプレイであり、本体3201、支持台3202、表示部3203等を含む。
【0127】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。
【0128】
【発明の効果】
本発明で開示したドライプロセスであるN2Oを含む雰囲気に曝しプラズマ処理して得られた酸化膜を用いてゲッタリング処理を行うと不純物が酸化膜中を移動してゲッタリングが十分に行うことができ、さらに、ゲッタリング処理の後にゲッタリング領域である第2のアモルファス半導体膜を除去する際のエッチング液に対する耐性が十分であるため、結晶性半導体膜(結晶性シリコン膜)を保護することができる。
【0129】
また、ドライプロセスで結晶性シリコン膜上に酸化膜を形成することができるため、得られた結晶性シリコン膜が酸化膜形成の際に薄剥がれ等の不良を起こすこともないため、歩留まりの向上という課題を解決することもできる。
【0130】
このようなバリア層を用いて半導体膜に含まれる不純物元素をゲッタリングすることにより、含有不純物元素の少ない良好な半導体膜を作製することができる。また、このような良好な半導体膜を用いて、半導体装置を作製することにより、信頼性や特性の高い半導体装置を実現することができる。
【図面の簡単な説明】
【図1】 14種のバリア層を用いてゲッタリングの可否を比較した結果を示す図。
【図2】 本発明の酸化膜を適用してゲッタリング処理した結晶性シリコン膜をESCA分析した結果を示す図。
【図3】 本発明の酸化膜を適用してゲッタリング処理した結晶性シリコン膜をESCA分析した結果を示す図。
【図4】 本発明の実施の一形態である工程を示す図(その1)。
【図5】 本発明の実施の一形態である工程を示す図(その2)。
【図6】 本発明の実施の一形態である工程を示す図(その3)。
【図7】 本発明の実施の一形態である工程を示す図(その4)。
【図8】 本発明の実施の一形態である工程を示す図(その5)。
【図9】 本発明を適用して形成した表示装置画素部の上面図。
【図10】 本発明の実施の一形態を示す図(その1)。
【図11】 本発明の実施の一形態を示す図(その2)。
【図12】 本発明を用いて作製された表示装置を表示部に用いた電気器具の一例を示す図。
【図13】 本発明を用いて作製された表示装置を表示部に用いた電気器具の一例を示す図。
【図14】 本発明を用いて作製された表示装置を表示部に用いた電気器具の一例を示す図。
【図15】 本発明の半導体製造装置を示す図。
【図16】 バリア層上にゴミが付着していた場合に生じる問題を説明する図。
Claims (22)
- 第1のシリコン膜をN2Oを含む雰囲気に曝しプラズマ処理することにより酸化膜を形成した後、前記酸化膜上に第2のシリコン膜を同一のプラズマCVD装置内にて連続して形成し、
加熱処理を行うことにより、前記第1のシリコン膜中の結晶化を促進する役割を果たす金属元素を前記第2のシリコン膜に移動させることを特徴とする半導体装置の作製方法。 - 流入される気体中にN2Oを10%以上の割合で含む雰囲気に第1のシリコン膜を曝しプラズマ処理することにより酸化膜を形成した後、前記酸化膜上に第2のシリコン膜を同一のプラズマCVD装置内にて連続して形成し、
加熱処理を行うことにより、前記第1のシリコン膜中の結晶化を促進する役割を果たす金属元素を前記第2のシリコン膜に移動させることを特徴とする半導体装置の作製方法。 - 請求項1または請求項2において、前記酸化膜を大気雰囲気中に曝すことなく、前記酸化膜上に前記第2のシリコン膜を形成することを特徴とする半導体装置の作製方法。
- 請求項1乃至3のいずれか一項において、前記加熱処理の後、前記酸化膜及び前記酸化膜上の前記第2のシリコン膜を除去することを特徴とする半導体装置の作製方法。
- 請求項4において、前記酸化膜上の前記第2のシリコン膜を除去するとき、前記酸化膜はエッチング液から前記第1のシリコン膜を保護していることを特徴とする半導体装置の作製方法。
- 請求項1乃至5のいずれか一項において、前記第1のシリコン膜をN2Oを含む雰囲気に曝しプラズマ処理する前に、前記第1のシリコン膜にレーザ光を照射することを特徴とする半導体装置の作製方法。
- 請求項1乃至6のいずれか一項において、前記酸化膜上の前記第2のシリコン膜はアモルファスシリコン膜であることを特徴とする半導体装置の作製方法。
- 請求項1乃至7のいずれか一項において、前記酸化膜上の前記第2のシリコン膜には、アルゴン、キセノン、ネオンもしくはクリプトンの希ガス元素から選ばれた一種または複数種の元素が含まれていることを特徴とする半導体装置の作製方法。
- 請求項1乃至7のいずれか一項において、前記酸化膜上の前記第2のシリコン膜には、周期表の15族に属する元素が含まれていることを特徴とする半導体装置の作製方法。
- 請求項1乃至7のいずれか一項において、前記酸化膜上の前記第2のシリコン膜には、周期表の15族に属する元素および周期表の13族に属する元素が含まれていることを特徴とする半導体装置の作製方法。
- アモルファスシリコン膜に結晶化を促進する役割を果たす金属元素を添加して結晶化させ、結晶性シリコン膜を形成し、
前記結晶性シリコン膜をN2Oを含む雰囲気に曝しプラズマ処理して前記結晶性シリコン膜上に酸化膜を形成し、
前記酸化膜上にシリコン膜を形成し、
加熱処理を行うことにより、前記結晶性シリコン膜中の前記金属元素を前記シリコン膜に移動させることを特徴とする半導体装置の作製方法。 - アモルファスシリコン膜の一部に結晶化を促進する役割を果たす金属元素を選択的に添加して結晶化させ、結晶性シリコン膜を形成し、
前記結晶性シリコン膜をN2Oを含む雰囲気に曝しプラズマ処理して前記結晶性シリコン膜上に酸化膜を形成し、
前記酸化膜上にシリコン膜を形成し、
加熱処理を行うことにより、前記結晶性シリコン膜中の前記金属元素を前記シリコン膜に移動させることを特徴とする半導体装置の作製方法。 - 請求項11または請求項12において、前記酸化膜を大気雰囲気中に曝すことなく、前記酸化膜上に前記シリコン膜を形成することを特徴とする半導体装置の作製方法。
- 請求項11または請求項12において、同一のプラズマCVD装置内にて前記酸化膜及び前記酸化膜上の前記シリコン膜を連続して形成することを特徴とする半導体装置の作製方法。
- 請求項11乃至14のいずれか一項において、前記加熱処理の後、前記酸化膜及び前記酸化膜上の前記シリコン膜を除去することを特徴とする半導体装置の作製方法。
- 請求項15において、前記酸化膜上の前記シリコン膜を除去するとき、前記酸化膜はエッチング液から前記結晶性シリコン膜を保護していることを特徴とする半導体装置の作製方法。
- 請求項11乃至16のいずれか一項において、前記結晶性シリコン膜をN2Oを含む雰囲気に曝しプラズマ処理する前に、前記結晶性シリコン膜にレーザ光を照射することを特徴とする半導体装置の作製方法。
- 請求項11乃至17のいずれか一項において、前記酸化膜上の前記シリコン膜はアモルファスシリコン膜であることを特徴とする半導体装置の作製方法。
- 請求項11乃至18のいずれか一項において、前記酸化膜上の前記シリコン膜には、アルゴン、キセノン、ネオンもしくはクリプトンの希ガス元素から選ばれた一種または複数種の元素が含まれていることを特徴とする半導体装置の作製方法。
- 請求項11乃至18のいずれか一項において、前記酸化膜上の前記シリコン膜には、周期表の15族に属する元素が含まれていることを特徴とする半導体装置の作製方法。
- 請求項11乃至18のいずれか一項において、前記酸化膜上の前記シリコン膜には、周期表の15族に属する元素および周期表の13族に属する元素が含まれていることを特徴とする半導体装置の作製方法。
- 請求項1乃至21のいずれか一項において、前記金属元素は、Ni、Fe、Co、Sn、Pb、Ru、Rh、Pd、Os、Ir、Pt、CuもしくはAuのいずれか一種または複数種であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002199175A JP4439792B2 (ja) | 2002-07-08 | 2002-07-08 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002199175A JP4439792B2 (ja) | 2002-07-08 | 2002-07-08 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004047514A JP2004047514A (ja) | 2004-02-12 |
JP2004047514A5 JP2004047514A5 (ja) | 2005-10-13 |
JP4439792B2 true JP4439792B2 (ja) | 2010-03-24 |
Family
ID=31706424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002199175A Expired - Fee Related JP4439792B2 (ja) | 2002-07-08 | 2002-07-08 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4439792B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4574261B2 (ja) * | 2004-07-16 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5235051B2 (ja) * | 2005-08-31 | 2013-07-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2002
- 2002-07-08 JP JP2002199175A patent/JP4439792B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004047514A (ja) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5393726B2 (ja) | 半導体装置の作製方法 | |
US6913956B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2003051446A (ja) | 半導体装置の作製方法 | |
US20050151132A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2003124114A (ja) | 半導体膜、半導体装置およびそれらの作製方法 | |
US20070010047A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4683761B2 (ja) | 半導体装置の作製方法 | |
JP4011304B2 (ja) | 半導体装置およびその作製方法 | |
US6756608B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4056720B2 (ja) | 結晶質半導体膜の作製方法 | |
JP4115153B2 (ja) | 半導体装置の製造方法 | |
JP2001326364A (ja) | 半導体装置及びその作製方法 | |
JP4558140B2 (ja) | 半導体装置の作製方法 | |
JP4439792B2 (ja) | 半導体装置の作製方法 | |
JP5063461B2 (ja) | El表示装置 | |
JP2003142402A (ja) | 半導体装置の作製方法 | |
JP4018432B2 (ja) | 半導体装置の作製方法 | |
JP4256087B2 (ja) | 半導体装置の作製方法 | |
JP2003173969A (ja) | 半導体膜、半導体装置及びこれらの作製方法 | |
JP4326734B2 (ja) | 半導体装置の作製方法 | |
JP4573953B2 (ja) | 半導体装置の作製方法 | |
JP4137555B2 (ja) | 半導体装置の作製方法 | |
JP4674937B2 (ja) | 半導体装置の作製方法 | |
JP4053256B2 (ja) | 半導体装置の作製方法並びに半導体製造装置 | |
JP4766758B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |