JP4703862B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4703862B2 JP4703862B2 JP2001020139A JP2001020139A JP4703862B2 JP 4703862 B2 JP4703862 B2 JP 4703862B2 JP 2001020139 A JP2001020139 A JP 2001020139A JP 2001020139 A JP2001020139 A JP 2001020139A JP 4703862 B2 JP4703862 B2 JP 4703862B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- tft
- silicon oxynitride
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、クリーンルーム環境からの汚染による薄膜界面の汚染を除去し清浄な薄膜−絶縁膜界面を有する薄膜トランジスタ（以下TFTという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、画素部と駆動回路を同一の基板に設けたアクティブマトリクス型の液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中においてクリーンルーム環境とは基板のキャリア、製造装置、クリーンルーム構造物といったクリーンルーム内に存在するあらゆるものを指す。また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス型の液晶表示装置に代表される電気光学装置、そのような電気光学装置を部品として搭載した電子機器、半導体回路は全て半導体装置である。
【０００３】
【従来の技術】
TFTを作製する過程で薄膜表面にクリーンルーム環境から汚染物が吸着し、TFTの電気的特性不良や形状不良を引き起こすことがある。そのため、薄膜表面の汚染物の除去ならびに汚染の防止として様々な方法が確立されている。例えば、重金属の除去には過酸化水素水に塩酸を加えた洗浄液を用いてウェット洗浄する方法がよく知られている。また、物理吸着物の除去には超音波のキャビテーションを利用して洗浄する方法やブラシにより洗浄する方法がある。
【０００４】
絶縁膜と半導体薄膜との界面に存在することによってTFTの電気的特性不良を引き起こす汚染元素に、例えば炭素やリンがある。炭素の混入源には、フォトリソプロセスで任意のパターンを形成するために用いる感光性有機物のフォトレジストがある。それ以外には、薄膜作製に使用する真空装置の真空ポンプ内の油や、基板のキャリアに用いられるテフロン（PFA）、ポリプロピレン（PP）、ポリフッ化ビニリデン（PVDF）、3フッ化エチレン共有合樹脂（ECTFE）、4フッ化エチレン共有合樹脂（ETFE）、ポリエチレン（PE）などからの脱ガスや、クリーンルーム内の床材、壁材フィルターなどからの汚染がある。
【０００５】
炭素が不純物として絶縁膜と半導体薄膜との界面に存在した場合、界面で再結合中心となり電子捕獲などを起こし、TFTの移動度などの電気的特性を低下させる要因となっていた。また、結合状態が安定していないため長時間電界がかかることで界面状態が変化し、信頼性の低下にもつながっていた。さらに、クリーンルーム環境に由来する汚染であるため、膜表面に均一に存在する訳ではなく、局所的あるいは全体的に分散して存在する。そしてそれにより個々のTFTの電気特性にバラツキが生じ、例えばLCDパネルではドライバー回路の動作不良や点欠陥、ムラといったような表示不良などを引き起こしてしまう。
【０００６】
薄膜表面に吸着している炭素などの有機物の除去法としては、過酸化水素水に硫酸を加えた溶液での洗浄やオゾンあるいは酸素プラズマによるドライアッシングなどが良く知られている。また、炭素を効果的に除去する方法として本出願人による発明特願平8−257414号にCVD装置による薄膜成膜前に同装置で活性水素並びに活性酸素を混在させたプラズマを用いる除去法が記載されている。
【０００７】
また、リンの薄膜界面への混入源には、製造装置やクリーンルーム構造物からの脱ガスなどがある。例えば、高性能フィルターの濾材と枠を接着するエンドシール部に使われるポリウレタンシーラントには、難燃剤として有機リンが含まれている。
【０００８】
リンが不純物として絶縁膜と半導体薄膜との界面に存在した場合、半導体膜中にリンが拡散しドナーとして作用するため閾値電圧（以下Vthと略す。）のシフトなどTFT電気特性の変動が生じる。そして、当初の設計値とは異なる値を示し、デバイス動作に影響を及ぼす。また、炭素同様、膜表面に均一に存在するわけではないため同じく特性不良を生じ不具合を起こす。
【０００９】
薄膜表面に吸着しているリンの除去には、例えば次のような方法が行われている。酸化膜を対象とした場合、バッファードフッ酸（BHF）により表面をエッチングし酸化膜とともに除去する方法や、オゾン水や過酸化水素水など活性酸素を含んだ溶液でリンを酸化させ水洗して除去する方法がある。また、活性層を対象とした場合、同じく活性酸素を含んだ溶液を利用して酸化させるが同時に周辺の珪素も酸化され水洗で除去できなくなるため、希フッ酸で酸化珪素ごと除去する方法がとられている。
【００１０】
また、下地膜や層間絶縁膜を積層していく場合、界面中にNaといった可動イオン、重金属元素はもとより、前記に示した炭素やリンなどの汚染元素の混入は、熱処理工程での活性層近傍への拡散により、TFT電気特性に影響を及ぼす他、信頼性にも影響を及ぼすことが予想される。
【００１１】
【発明が解決しようとする課題】
クリーンルーム環境からの影響で薄膜表面に存在する汚染元素を取り除き、TFTの電気特性の低下や変動、信頼性の低下を低減する。特に、半導体薄膜−ゲート絶縁膜界面の炭素、リンを減少させる。また、汚染元素が薄膜表面に局所的あるいは全体的に分散して存在することによるTFT電気特性のバラツキを減少させる。さらに、汚染元素を除去して薄膜表面を清浄化することによって前記薄膜上に形成する膜の密着性を向上し、前記薄膜と性質の異なる薄膜の成膜を可能にさせる。
【００１２】
活性水素及び活性酸素を含むプラズマを表面処理に用いた場合、炭素を効果的に除去できるものの、他の汚染元素を除去できる効果は見いだせていない。また、CVD装置にて絶縁膜を作製する前に前記のように絶縁膜作製に要するソースガス以外のガスをチャンバー中に導入して表面処理を行う場合、ガスの入れ替えが必要となるためこの入れ替えとして無駄にガスを排気しなければならなくなる他、このガスの入れ替えに時間を費やし、加えてチャンバー内を絶縁膜形成条件まで安定化させる時間が必要となるため、処理時間の増大につながっていた。
【００１３】
本発明は、上記問題点を解決するための技術でありTFT電気特性の安定性及び信頼性向上をもたらす薄膜界面を提供すること、および生産性の向上を目的とする。
【００１４】
【課題を解決するための手段】
上記問題点を解決するために本発明は、プラズマCVD法で絶縁膜を成膜する前処理として同一チャンバー中で亜酸化窒素（N2O）プラズマ処理をし、良好な界面状態をもつ絶縁膜を作製し、これをTFTに適用する。
【００１５】
プラズマCVD法により作製され絶縁膜に用いられる膜には酸化珪素膜、窒化珪素膜、酸化窒化珪素膜がある。本発明では後述する理由から、プラズマ処理後に連続して成膜する膜には酸化窒化珪素膜を選んだ。
【００１６】
酸化珪素膜は、例えば分解効率が高いTEOS（オルトケイ酸テトラエチル：Tetraethyl Orthosilicate、化学式：Si(OC2H5)4）と酸素（O2）の混合ガスにより作製される。この酸化珪素膜は、MOSによるBTS（バイアス・熱・ストレス）試験の結果からフラットバンド電圧（以下Vfbと略す）の変動を実用に耐えうる程度に低減できることが分かっている。しかし、TEOSをグロー放電分解する過程で水分が生成されやすくこれが容易に膜中に取り込まれるため、成膜後に400〜600℃の熱アニール工程を施さなければならず、製造コストの増加につながってしまうという欠点がある。また、窒化珪素膜はシラン（SiH4）、アンモニア（NH3）、窒素（N2）などの混合ガスから作製され緻密で硬い膜を作製できるが、欠陥準位密度が大きく、また内部応力が大きいので活性層に直接接して形成すると歪みを与えTFTの特性に対してVthのシフトやサブスレッショルド定数を大きくするという悪影響を及ぼす。酸化窒化珪素膜はSiH4とN2Oの混合ガスから作製でき、膜中に数atomic％の窒素を含有させることで緻密化させ、熱アニールが不要な膜を作製できる。作製条件によってはSi―N結合による欠陥準位が形成され、BTS試験でVfbの変動が大きくなったり、TFT特性でVthのシフトを引き起こしたりする場合があるが、作製条件を的確に制御することにより、良質な膜を作製することができる。
【００１７】
薄膜界面中の炭素やリンを除去し、かつ、処理後に連続して積層する絶縁膜のソースガスを使用し処理時間の短縮化を図ったプラズマ処理の検討結果について以降に述べる。
【００１８】
まず、各種プラズマ処理による炭素、リンの除去効果を確かめるため、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜のソースガスとして用いられる表１に示したガス、すなわち、N2O、N2、O2、N2＋O2でプラズマ処理を行った時の界面中に含まれる炭素、リン濃度についてSIMSにより調べた。その結果の一例として酸化窒化珪素膜表面に各プラズマ処理を行いさらに酸化窒化珪素膜を成膜したとき、つまり酸化窒化珪素膜間界面を各種プラズマ処理したときの結果を表２に示した。このときのプラズマ処理は表１に示した条件で行った。
【００１９】
【表１】
【００２０】
【表２】
【００２１】
表２で値が記載されていない欄はバックグラウンドレベルであったことを示している。このときの炭素、リンのバックグラウンドレベルはそれぞれ２Ｅ＋１８ａｔｏｍｓ／ｃｍ３、８Ｅ＋１４ａｔｏｍｓ／ｃｍ３であり、また、界面以外の膜中の炭素、リン濃度はバックグラウンドレベル以下であった。表２からＯ２及びＮ２Ｏプラズマ処理を行った界面中の炭素濃度はバックグラウンドレベルにまで低減されており、炭素の除去にはＯ２及びＮ２Ｏプラズマ処理が有効であることが分かった。リンについては除去効果が高いものはＮ２＋Ｏ２、Ｏ２、Ｎ２Ｏプラズマ処理と考えられる。以上のことから、炭素及びリンの除去にはＯ ２ 及びＮ ２ Ｏプラズマ処理が有効であるといえる。
【００２２】
O2及びN2Oプラズマ処理が目的としている炭素及びリンの除去効果を発揮することは分かったが、もう一つの検討課題である「プラズマ処理と絶縁膜成膜の連続処理による処理時間の短縮化」という点でO2プラズマ処理は除外される。プラズマCVDで絶縁膜を形成する場合、O2はTEOSと混合させるなどして酸化珪素膜を形成する時にのみ利用されるガスであり、連続して成膜する絶縁膜が酸化珪素膜であればプラズマ処理用ガスとして使用できるが、酸化窒化珪素膜を連続成膜する絶縁膜として用いる場合には使用できない。しかし、N2Oは酸化窒化珪素膜のソースガスであり、SiH4さえ導入すればそのまま酸化窒化珪素膜の成膜に利用でき、処理時間の削減を目的とした酸化窒化珪素膜成膜時のプラズマ前処理に有効であるといえる。
【００２３】
さらに、N2Oプラズマ処理による酸化窒化珪素膜表面の炭素、リンの除去効果を確認するため、例えば、酸化窒化珪素膜表面にN2Oプラズマ処理をそれぞれ0、10、30、60秒行った後、酸化窒化珪素膜を積層させ、界面における炭素、リン濃度をSIMSにより測定した。処理条件については表１に示した。膜中の炭素、リン濃度は全処理時間において測定時のバックグラウンドレベル、つまり、炭素：1E+18 atoms／cm3、リン：8E+15 atoms／cm3以下であった。その結果であるが、N2Oプラズマ処理を10〜60秒行うことによって炭素及びリン濃度はバックグラウンドレベル以下にまで低減できることが分かった。
【００２４】
炭素やリンが効果的に取り除かれる機構には、酸素ラジカルあるいはオゾンや酸素イオンといった活性酸素が関与している。活性酸素が炭素及びリンの結合に触れるとCOx及びPOxの形でそれらをガス化させるため、いわゆるアッシング処理をすることができる。酸素ガスのみを用いたプラズマ処理でも炭素やリンが効果的に除去されていることを考慮するとN2Oの分解によって生じる化学種のうち活性な酸素が炭素やリンの除去に直接的に関与し、活性な酸素と同様な機構で生じる活性な窒素はスパッタ効果による間接的な炭素、リンの除去に関与しているものと考えられる。また、ここでは、一例として酸化窒化珪素膜表面にN2Oプラズマ処理を施した例を示したが、活性な酸素による炭素及びリンの酸化と活性な窒素によるスパッタ効果を利用して、活性層表面にも同様に適用することができる。
【００２５】
以上の結果、酸化窒化珪素膜成膜前のプラズマ表面処理としてＮ ２ Ｏプラズマ処理を適用することにより薄膜表面の炭素及びリンを効果的に除去することができ良好な界面が形成されることが分かった。適用されるＮ２Ｏプラズマ処理条件は表１に示した条件に限らず次の範囲での適用が可能である。つまり、Ｎ２Ｏガス流量；３００〜１０００［ＳＣＣＭ］、ＲＦパワー；５０〜３００［Ｗ］、圧力；０．３〜１．５［Ｔｏｒｒ］、基板温度；３００〜４５０［℃］、処理時間；５〜６０［ｓｅｃ．］、ＲＦ電極と基板までの距離：１０〜６０［ｍｍ］の範囲で適用が可能である。そのため、プラズマ処理後、前記範囲内の条件下でＳｉＨ４を加えることにより、プラズマ処理と連続してその時々に適した良質な酸化窒化珪素膜を様々に作製することができる。この様にして作製される酸化膜は、水素濃度が０．１〜２ａｔｏｍｉｃ％で、窒素濃度が０．１〜２ａｔｏｍｉｃ％で、酸素濃度が６０〜６５ａｔｏｍｉｃ％、また、珪素に対する酸素の組成比が１．７〜２で、珪素に対する窒素の組成比が０．００２〜０．０６となる。
【００２６】
また、プラズマ処理をしている間に圧力、RFパワーなどといった成膜に要する各パラメータ値が安定化することによってチャンバー内環境が安定化し、その状態でSiH4ガスを導入することにより酸化窒化珪素膜の成膜を開始できるため、成膜速度が安定し、別の基板と成膜速度の差が生じにくくなり、基板間バラツキが低減できる。
【００２７】
さらに、酸化窒化珪素膜を成膜する前処理としてN2Oプラズマ処理を行うことは、ガスの入れ替えにより無駄に排出しなければならないガスの量を削減でき、また、入れ替えに要する時間も削減することが出来る。例えば、酸化窒化珪素膜成膜前にN2Oプラズマ処理を行う場合、圧力、RFパワーなどSiH4ガス流量を除く成膜に要する各パラメータ値を成膜に適した条件にさせる間、つまりチャンバー内環境を安定化させる間にこの処理を行うことができる。
【００２８】
【発明の実施の形態】
本実施形態でTFTに代表される半導体装置に適した界面を膜下に有する酸化窒化珪素膜の作製方法について説明する。
【００２９】
本発明をTFTの積層下地膜に適用した例を図１に示した。図１はトップゲート型TFTの構成について示した。基板１上に下地膜として酸化窒化珪素膜２と２とは別種の酸化窒化珪素膜３が形成され、その上に島状半導体層４が形成されている。ここでは、酸化窒化珪素膜２と３のうち３が本発明を適用して形成される酸化窒化珪素膜とした。つまり、酸化窒化珪素膜２を形成後、前記膜表面にN2Oプラズマ処理を行い、前記プラズマ処理と連続処理で形成される酸化窒化珪素膜とした。
【００３０】
図１に示した構成をもつＴＦＴ作製時に、酸化窒化珪素膜２表面にＮ ２ Ｏプラズマ処理を行った場合と行わなかった場合の酸化窒化珪素膜２と３界面中の炭素及びリン濃度変化を図２に表２の結果をもとに模式的に示した。このように、図１に示した下地膜は、酸化窒化珪素膜２の表面にＮ２Ｏプラズマ処理を行い連続して酸化窒化珪素膜３を形成することによって界面中の炭素及びリン濃度は減少し、図２に示したような濃度分布を示す構成となる。また、ここでは一例として積層下地膜に適用しているが、ゲート絶縁膜、層間絶縁膜にも類似した炭素及びリン濃度の減少を伴う膜中濃度構成として適用する。
【００３１】
本発明の構成に適したプラズマCVD装置の一例を図３に示した。図３に示すプラズマCVD装置は、ロード／アンロード室１０１、搬送室１０２、反応室１０３を備えた装置である。各部屋は仕切り弁１０４、１０５で分離されている。各部屋には真空ポンプなどを備えた減圧手段１１２ａ〜１１２ｃがそれぞれ接続している。ロード／アンロード室１０１には基板１０７と該基板を保持するカセット１０６があり、搬送室１０２に設けた搬送手段１０８により反応室１０３へ移送される。反応室１０３にはプラズマ発生手段（RF電源）１０９、基板加熱手段１１０、ガス供給手段１１１が備えられ、この部屋でグロー放電プラズマを利用したプラズマ処理及び酸化窒化珪素膜の形成が行われる。ガス供給手段１１１はSiH4、N2Oなどのガスが流量を制御して供給できるようになっている。
【００３２】
成膜したいサンプル基板１０７を装置のロード室１０１にセットし、真空引きをする。このとき、サンプルはカセット１０６のアルミで構成された治具におさまっており、すでに絶縁膜あるいは半導体膜が成膜された状態となっている。サンプルのセットされたロード／アンロード室１０１と搬送室１０２、反応室１０３の圧力が一定になったら、サンプル１０７を反応室１０３へ搬送する。
【００３３】
サンプル１０７が搬送された反応室１０３は、まず、ドライポンプ及びターボ分子ポンプで高真空に排気し、そこへN2Oを導入し圧力を一定にコントロールした後、13.56 MHzからなるRF電源１０９によってプラズマを発生させる。処理時間5〜60［sec.］のプラズマ処理を行ってサンプル表面の炭素及びリンを除去して清浄な状態をつくり、プラズマ処理と連続してN2Oと共にSiH4をチャンバー中に導入し酸化窒化珪素膜を成膜する。成膜が終了したら、RFの発振と成膜ガスの導入を止めた後反応室１０３を真空引きし、サンプルの反応室への導入時と逆の手順でロード／アンロード室１０１にサンプルを戻す。
【００３４】
上記のようにして、酸化窒化珪素膜成膜前にN2Oプラズマ処理を行って、クリーンルーム環境から薄膜表面に吸着した炭素、リンといった汚染元素を取り除き、プラズマ処理と連続して酸化窒化珪素膜を成膜することにより、良質な界面状態を得ることができる。それにより、TFTの電気特性の低下や変動、基板内及び基板間でのTFTの電気特性のバラツキ、信頼性の低下を低減させることができる。さらに、汚染元素を除去して薄膜表面を清浄化することによって酸化窒化珪素膜と被積層薄膜との密着性が向上するため、酸化窒化珪素膜と性質の異なる薄膜上に良質な界面状態を持たせた状態で酸化窒化珪素膜を成膜することができる。また、処理時間の短縮化が可能となる。
【００３５】
【実施例】
[実施例１]
本実施例では、CMOS回路を形成するのに必要なｎチャネル型TFTとpチャネル型TFTを同一基板上に作製する方法について、工程に従って図４と図５を用いて説明する。ここでは、本発明の下層に良好な界面状態をもつ酸化窒化珪素膜から成る絶縁膜を、TFTの下地膜、ゲート絶縁膜、および層間絶縁膜に適用した。
【００３６】
図４（A）において、基板２０１にはコーニング社の#7059ガラスや#1737ガラス基板などに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる。このようなガラス基板には微量ではあるがナトリウムなどのアルカリ金属元素が含まれていた。このようなガラス基板は熱処理時の温度により数ppm〜数十ppm程度収縮するので、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。この基板２０１のTFTを形成する表面には、基板２０１から前記アルカリ金属元素やその他の不純物の汚染を防ぐために下地膜２０２を形成する。下地膜２０２は、SiH4、NH3、N2Oから作製する酸化窒化珪素膜２０２ａと、SiH4、N2Oから作製する酸化窒化珪素膜２０２ｂで形成する。酸化窒化珪素膜２０２ａは10〜100 nm（好ましくは20〜60 nm）の厚さで形成し、酸化窒化珪素膜２０２ｂは10〜200 nm（好ましくは20〜100 nm）の厚さで形成する。
【００３７】
これらの膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化珪素膜２０２ａは、ＳｉＨ４を１０ＳＣＣＭ、ＮＨ ３ を１００ＳＣＣＭ、Ｎ ２ Ｏを２０ＳＣＣＭとして反応室に導入し、基板温度３２５℃、反応圧力０．３Ｔｏｒｒ、放電電力密度０．４１Ｗ／ｃｍ２、放電周波数１３．５６ＭＨｚという条件で成膜した。この酸化窒化珪素膜２０２ａを成膜したあと、ゴミ対策など膜を安定して供給するためにチャンバーをクリーニングしてもよい。その間、酸化窒化珪素膜２０２ａを成膜した基板はチャンバー外に出されるため、クリーンルーム環境の影響を受け汚染元素である炭素やリンなどが膜表面に吸着する。そこで、酸化窒化珪素膜２０２ｂを成膜する前に汚染元素を除去するためＮ２Ｏを９００ＳＣＣＭ導入し、基板温度を３２５℃、反応圧力１．２Ｔｏｒｒ、放電電力密度０．１０Ｗ／ｃｍ２、放電周波数１３．５６ＭＨｚという条件でプラズマ処理を６０ｓｅｃ．行った。その間、不安定であったチャンバー中の基板温度、反応圧力、放電電力密度などが安定する。そしてそのままプラズマ処理と連続してＳｉＨ４を２７ＳＣＣＭ導入し、酸化窒化珪素膜２０２ｂを成膜した。酸化窒化珪素膜２０２ｂの基板温度、反応圧力、放電電力密度、放電周波数はＮ２Ｏプラズマ処理と同条件となる。
【００３８】
ここで作製した酸化窒化珪素膜２０２ａは、密度が9.28×1022／cm3であり、フッ化水素アンモニウム（NH4HF2）を7.13％とフッ化アンモニウム（NH4F）を15.4％含む混合溶液（ステラケミファ社製、商品名LAL 500）の20℃におけるエッチング速度が63 nm／minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００３９】
次に、25〜80 nm（好ましくは30〜60 nm）の厚さで非晶質構造を有する半導体層２０３ａを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマCVD法で非晶質珪素膜を55 nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜２０２と非晶質半導体層２０３ａとは両者を連続形成しても良い。例えば、前述のように酸化窒化珪素膜２０２ａと酸化窒化珪素膜２０２ｂをプラズマCVD法で成膜後、反応ガスをSiH4、N2OからSiH4とH2或いはSiH4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化珪素膜２０２ｂの表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやVthの変動を低減させることができる。
【００４０】
そして、結晶化の工程を行い非晶質半導体層２０３ａから結晶質半導体層２０３ｂを形成する。例えば、レーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（RTA法）を適用すれば良い。RTA法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層２０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが肝要であり、400〜500℃で1時間程度の熱処理を行い、含有水素量を5 atomic％以下にしてから結晶化させることが望ましい。
【００４１】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００ｍＪ／ｃｍ２（代表的には３００〜４００ｍＪ／ｃｍ２）とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして結晶質半導体層を形成することができる。また、別な方法としてパルス発振型のＹＡＧレーザーを使用する方法がある。第２高調波（５３２ｎｍ）〜第３高調波を使用し、例えばレーザーパルス発振周波数１〜２００００Ｈｚ（好ましくは１０〜１０００Ｈｚ）、レーザーエネルギー密度を２００〜６００ｍＪ／ｃｍ２（代表的には３００〜５００ｍＪ／ｃｍ ２ ）とする。そして、線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９０％として行う。第２高調を使うと、半導体層の内部にも均一に熱が伝わり、照射エネルギー範囲が多少ばらついても結晶化が可能となる。それにより、加工マージンがとれるため、結晶化のバラツキが少なくなる。また、パルス周波数が高いのでスループットが向上する。
【００４２】
熱アニール法による場合にはファーネスアニール炉を用い、窒素雰囲気中で600〜660℃程度の温度でアニールを行う。いずれにしても非晶質半導体層を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質半導体層の厚さは当初の非晶質半導体層の厚さ（本実施例では55 nm）よりも1〜15％程度減少する。
【００４３】
そして、結晶質半導体層２０３ｂ上にフォトレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割して島状半導体層２０４、２０５ａを形成し活性層とする。ドライエッチングにはCF4とO2の混合ガスを用いた。その後、プラズマCVD法や減圧CVD法、またはスパッタ法により50〜100 nmの厚さの酸化珪素膜によるマスク層２０６を形成する。例えば、プラズマCVD法による場合、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：TEOS）とO2とを混合し、反応圧力40 Pa、基板温度300〜400℃とし、高周波（13.56 MHz）電力密度0.5〜0.8 W／cm2で放電させ、100〜150 nm代表的には130 nmの厚さに形成する。
【００４４】
そしてフォトレジストマスク２０７を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２０５ａにＶｔｈを制御する目的で１×１０１６〜５×１０１７ａｔｏｍｓ／ｃｍ ３ 程度の濃度でｐ型を付与する不純物元素を添加する。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。ここではイオンドープ法でジボラン（Ｂ２Ｈ６）を用いホウ素（Ｂ）を添加した。ホウ素（Ｂ）添加は必ずしも必要でなく省略しても差し支えないが、ホウ素（Ｂ）を添加した半導体層２０５ｂはｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することができた。
【００４５】
nチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層２０５ｂに選択的に添加する。半導体に対してn型を付与する不純物元素には、リン（P）、砒素（As）、アンチモン（Sb）など周期律表第１５族の元素が知られている。フォトレジストマスク２０８を形成し、ここではリン（P）を添加すべく、フォスフィン（PH3）を用いたイオンドープ法を適用した。形成される不純物領域２０９におけるリン（P）濃度は2×1016〜5×1019 atoms／cm3の範囲とする。本明細書中では、不純物領域２０９に含まれるn型を付与する不純物元素の濃度を（n-）と表す。
【００４６】
次に、マスク層２０６を純水で希釈したフッ酸などのエッチング液により除去する。そして、図４（D）と図４（E）で島状半導体層２０５ｂに添加した不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中500〜600℃で1〜4時間の熱アニールや、レーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光（波長248 nm）を用い、線状ビームを形成して、発振周波数5〜50 Hz、エネルギー密度100〜500 mJ／cm2として線状ビームのオーバーラップ割合を80〜98％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００４７】
次に、ゲート絶縁膜２１０をプラズマCVD法により40〜150 nmの厚さで珪素を含む絶縁膜で形成する。まず、ゲート絶縁膜の成膜に先立って、プラズマ処理を行い、活性層表面の清浄化を行う。プラズマ処理は、N2Oを400 SCCM導入し、基板温度を400℃、反応圧力0.3 Torr、放電電力密度0.4 W／cm2、放電周波数13.56 MHzという条件でプラズマを生成して1分間処理した。これにより、島状半導体層２０４、２０５ｂの表面に吸着している炭素やリン汚染物を除去することができる。また、N2Oプラズマ処理により、被堆積表面の最表面およびその近傍が酸化され、ゲート絶縁膜との界面準位密度を低減させるなどの好ましい作用がある。ゲート絶縁膜２１０成膜はこのプラズマ処理と連続して、前述の酸化窒化珪素膜２０２ｂと同様に、N2Oを導入したまま SiH4を4 SCCM導入し、N2Oプラズマ処理と同様の基板温度、反応圧力、放電電力密度、放電周波数で行った。
【００４８】
ゲート絶縁膜２１０上には、ゲート電極を形成するために導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施例では、導電性の窒化物金属膜から成る導電層（A）２１１と金属膜から成る導電層（B）２１２とを積層させた。導電層（B）２１２はタンタル（Ta）、チタン（Ti）、モリブデン（Mo）、タングステン（W）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはMo−W合金膜、Mo−Ta合金膜）で形成すれば良く、導電層（A）２１１は窒化タンタル（TaN）、窒化タングステン（WN）、窒化チタン（TiN）膜、窒化モリブデン（MoN）などで形成する。また、導電層（A）２１１はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（B）２１２は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30 ppm以下とすると良かった。例えば、タングステン（W）は酸素濃度を30 ppm以下とすることで20μΩcm以下の比抵抗値を実現することができた。
【００４９】
導電層（A）２１１は10〜50 nm（好ましくは20〜30 nm）とし、導電層（B）２１２は200〜400 nm（好ましくは250〜350 nm）とすれば良い。本実施例では、導電層（A）２１１に30 nmの厚さのTaN膜を、導電層（B）２１２には350 nmのTa膜を用い、いずれもスパッタ法で形成した。TaN膜はTaをターゲットとしてスパッタガスにArと窒素との混合ガスを用いて成膜した。TaはスパッタガスにArを用いた。また、これらのスパッタガス中に適量のXeやKrを加えておくと、膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用するのに適しているが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。TaN膜はα相に近い結晶構造を持つので、この上にTa膜を形成すればα相のTa膜が容易に得ることができる。尚、図示しないが、導電層（A）２１１の下に2〜20 nm程度の厚さでリン（P）をドープした珪素膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（A）または導電層（B）が微量に含有するアルカリ金属元素がゲート絶縁膜２１０に拡散するのを防ぐことができる。いずれにしても、導電層（B）は抵抗率を10〜500μΩcmの範囲ですることが好ましい。
【００５０】
次に、フォトレジストマスク２１３を形成し、導電層（A）２１１と導電層（B）２１２とを一括でエッチングしてゲート電極２１４、２１５を形成する。例えば、ドライエッチング法によりCF4とO2の混合ガス、またはCl2を用いて1〜20 Paの反応圧力で行うことができる。ゲート電極２１４、２１５は、導電層（A）から成る２１４ａ、２１５ａと、導電層（B）から成る２１４ｂ、２１５ｂとが一体として形成されている。この時、nチャネル型TFTのゲート電極２１５は不純物領域２０９の一部と、ゲート絶縁膜２１０を介して重なるように形成する。また、ゲート電極は導電層（B）のみで形成することも可能である。
【００５１】
次いで、pチャネル型TFTのソース領域およびドレイン領域とする不純物領域２１７を形成する。ここでは、ゲート電極２１４をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTを形成する島状半導体層はフォトレジストマスク２１６で被覆しておく。そして、不純物領域２１７はジボラン（B2H6）を用いたイオンドープ法で形成する。この領域のボロン（B）濃度は3×1020〜3×1021 atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域２１７に含まれるp型を付与する不純物元素の濃度を（p+）と表す。
【００５２】
次に、nチャネル型TFTのソース領域またはドレイン領域を形成する不純物領域２１８の形成を行った。ここでは、フォスフィン（PH3）を用いたイオンドープ法で行い、この領域のリン（P）濃度を1×1020〜1×1021 atoms／cm3とした。本明細書中では、ここで形成された不純物領域２１８に含まれるn型を付与する不純物元素の濃度を（n+）と表す。不純物領域２１７にも同時にリン（P）が添加されるが、既に前の工程で添加されたボロン（B）濃度と比較して不純物領域２１７に添加されたリン（P）濃度はその1／2〜1／3程度なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはなかった。
【００５３】
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に、レーザーアニール法、またはラピッドサーマルアニール法（RTA法）で行うことができる。アニール処理は酸素濃度が1 ppm以下、好ましくは0.1 ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。また、アニール処理の前に、50〜200 nmの厚さの保護絶縁層２１９を酸化窒化珪素膜や酸化珪素膜などで形成すると良い。酸化窒化珪素膜２０２ｂと同条件で成膜すると、密着性の向上や長期信頼性の向上が図れるため良い。また、保護絶縁膜２１９を酸化窒化珪素膜で形成する場合、本発明を適用してもよく、適用した場合ゲート電極外に露出したゲート絶縁膜表面に付着した炭素やリンを除去することができる。
【００５４】
活性化の工程の後、さらに、3〜100％の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００５５】
その後、保護絶縁層２１９上にさらに酸化窒化珪素膜２０２ｂと同条件で酸化窒化珪素膜を成膜して層間絶縁層２２０を形成する。この層間絶縁膜２２０形成時にも本発明を適用することができる。つまり、N2Oを900 SCCM導入してプラズマ処理をした後、連続してSiH4を27 SCCM導入し、基板温度を325℃、反応圧力1.2 Torr、放電電力密度0.10 W／cm2、放電周波数13.56 MHzで、500〜1500nm（好ましくは600〜800 nm）の厚さで酸化窒化珪素膜２２０を成膜した。
【００５６】
そして、層間絶縁層２２０および保護絶縁層２１９にTFTのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２２１、２２４と、ドレイン配線２２２、２２３を形成する。図示していないが、本実施例ではこの電極を、Ti膜を100 nm、Tiを含むアルミニウム膜300 nm、Ti膜150 nmをスパッタ法で連続して形成した3層構造の積層膜とした。
【００５７】
次に、パッシベーション膜２２５として、窒化珪素膜または酸化窒化珪素膜を50〜50 nm（代表的には100〜300 nm）の厚さで形成する。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られる。例えば、3〜100％の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱処理を行うと良い。
【００５８】
こうして基板２０１上に、nチャネル型TFT２３４とpチャネル型TFT２３３とを完成させることができた。pチャネル型TFT２３３には、島状半導体層２０４にチャネル形成領域２２６、ソース領域２２７、ドレイン領域２２８を有している。nチャネル型TFT２３４には、島状半導体層２０５にチャネル形成領域２２９、ゲート電極２１５と重なるLDD領域２３０（以降、このようなLDD領域をLovと記す）、ソース領域２３２、ドレイン領域２３１を有している。このLov領域のチャネル長方向の長さは、チャネル長3〜8μmに対して、0.5〜3.0μm（好ましくは1.0〜1.5μm）とした。図５ではそれぞれのTFTをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５９】
上記の工程を経て、ＣＭＯＳ回路を形成するのに必要なｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを同一基板上に作製することができる。本実施例では本発明を適用可能なＴＦＴの下地膜、ゲート絶縁膜、および層間絶縁膜全てに応用したが、下地膜のみ、ゲート絶縁膜のみ、層間絶縁膜のみに適用しても良いし、それぞれ多様に組み合わせて適用しても良い。また、本実施例では、ゲート絶縁膜を半導体膜全面を覆うように形成しているが、半導体膜の一部に重なるようにゲート絶縁膜が形成され、このゲート絶縁膜の一部に重なるようにゲート電極が形成されるＴＦＴの構成において、ゲート電極形成後の絶縁膜形成に本発明を適用しても良く、この時、Ｎ ２ Ｏプラズマ処理は半導体膜とゲート絶縁膜の双方に対して一度に行われる。
【００６０】
［実施例２］
TFTの活性層とする結晶質半導体膜の作製方法は、レーザーアニール法のみに限定されるものでなく、レーザーアニール法と熱アニール法を併用しても良い。また、熱アニール法による結晶化は、特開平７−１３０６５２号公報で開示される触媒元素を用いる結晶化法にも応用することができる。その方法について図６を用いて説明する。
【００６１】
図６（Ａ）で示すように、実施例１と同様にして、基板２０１上に酸化窒化珪素膜２０２ａ、また、別な組成の酸化窒化珪素膜２０２ｂを形成する。酸化窒化珪素膜２０２ｂは、成膜前にＮ２Ｏプラズマ処理をしこのプラズマ処理と連続して成膜する本発明を適用しても良い。そしてプラズマＣＶＤ法やスパッタ法などで非晶質半導体膜２０３ａを２５〜８０ｎｍの厚さで形成する。例えば、非晶質珪素膜を５５ｎｍの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層２５０を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層２５０は、スピンコート法の他にスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５ｎｍの厚さに形成しても良い。
【００６２】
そして、図６（B）に示す結晶化の工程では、まず400〜500℃で1時間程度の熱処理を行い、非晶質珪素膜の含有水素量を5 atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中550〜600℃で1〜8時間の熱アニールを行う。以上の工程により結晶質半導体膜（結晶質珪素膜）２０３ｃを得ることができる。しかし、ここまでの工程で熱アニールによって作製された結晶質半導体膜２０３ｃは、透過型電子顕微鏡などで微視的に観察すると複数の結晶粒から成り、その結晶粒の大きさとその配置は一様ではなくランダムなものである。また、ラマン分光法からスペクトルや、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがある。
【００６３】
このような結晶質半導体膜２０３ｃの結晶性をより高めるために、レーザーアニール法をこの段階で実施すると有効である。レーザーアニール法では結晶質半導体膜２０３ｃを一旦溶融状態にしてから再結晶化させるため、上記目的を達成することができる。例えば、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を用い、光学系で線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ ２ として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして、結晶質半導体膜２０３ｃの結晶性をより高めることができる。しかし、この状態で結晶質半導体膜２０３ｃの表面に残存する触媒元素の濃度は３×１０１０〜２×１０１１ａｔｏｍｓ／ｃｍ ２ であった。
【００６４】
そこで、特開平１０−２４７７３５号公報で開示されているゲッタリングの工程を続いて行うことは有効な手段の一つである。このゲッタリングの工程により結晶質半導体膜２０３ｃの触媒元素の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３にまで低減させることができる。まず、図６（Ｃ）に示すように、結晶質半導体膜２０３ｃの表面にマスク絶縁膜２５１を１５０ｎｍの厚さに形成し、パターニングにより開口部２５２を形成し、結晶質半導体膜の一部を露出させる。そして、リンを添加する工程を実施して、結晶質半導体膜２０３ｃにリン含有領域２５３を設ける。この状態で、図６（Ｄ）に示すように、窒素雰囲気中で５００〜８００℃（好ましくは５００〜５５０℃）、５〜２４時間、例えば５２５℃、１２時間の熱処理を行うと、リン含有領域２５３がゲッタリングサイトとして働き、結晶質珪素膜２０３ｃに残存している触媒元素をリン含有領域２５３に偏析させることができる。そして、マスク絶縁膜２５１とリン含有領域２５３を除去し、図６（Ｅ）に示すように島状半導体層２０４’、２０５’を形成することにより、結晶化の工程で使用した触媒元素の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以下にまで低減された結晶質珪素膜を得ることができる。
【００６５】
以降、実施例１における図４（C）からの工程に従えば、このような島状半導体層２０４'、２０５'を用いてTFTを完成させることができ、本発明を下地膜のみならず、ゲート絶縁膜、層間絶縁膜に適用することにより、炭素やリンが除去された良好な界面を有する絶縁膜を形成することができる。また、ゲッタリングの工程は、本実施例の方法に限定されるものではなく、後述するようにソース領域およびドレイン領域の活性化の工程において同時に行う方法もある。
【００６６】
［実施例３］
図７〜図９を用いて逆スタガー構造のTFTにおいて本発明の良好な界面を下端面にもつ絶縁膜を保護絶縁膜、層間絶縁膜などに適用した本実施例を説明する。
【００６７】
まず、基板５０１としてガラス基板、例えばコーニング社の＃1737基板を用意した。そして、基板５０１上にゲート電極５０２を形成した。ここでは、スパッタ法を用いて、タンタル（Ta）膜を200 nmの厚さに形成した。また、ゲート電極５０２を、窒化タンタル（TaN）膜（膜厚50 nm）とTa膜（膜厚250 nm）の2層構造としても良い。Ta膜はスパッタ法でArガスを用い、Taをターゲットとして形成するが、ArガスにXeガスを加えた混合ガスでスパッタすると内部応力の絶対値を2×109 dyn／cm2以下にすることができる（図７（A））。
【００６８】
そして、ゲート絶縁膜５０３、非晶質半導体層５０４を順次大気開放しないで連続形成した。ゲート絶縁膜５０３は、プラズマCVD法を用い窒素リッチな酸化窒化珪素膜５０３ａを25 nmの厚さに形成し、その上に５０３ａよりも酸素リッチな酸化窒化珪素膜５０３ｂ、つまり、本発明のN2Oプラズマ前処理を有する酸化窒化珪素膜を125 nmの厚さに形成する。プラズマ処理条件はここでは、N2Oを400 SCCM、基板温度を400℃、反応圧力0.3 Torr、放電電力密度0.40 W／cm2、放電周波数13.56 MHz、処理時間60 sec.で行った。酸化窒化珪素膜は前記条件の下、SiH4 400 SCCMを連続導入して形成した。また、非晶質半導体層５０４もプラズマCVD法を用い、20〜100 nm、好ましくは40〜75 nmの厚さに形成した（図７（B））。
【００６９】
そして、ファーネスアニール炉を用い、450〜550℃で1時間の熱処理を行った。この熱処理により非晶質半導体層５０４から水素を放出させ、残存する水素量を5 atomic％以下とする。その後、非晶質半導体層５０４を結晶化させる工程を行い、結晶質半導体層５０５を形成する。ここでの結晶化の工程は、レーザーアニール法や熱アニール法を用いれば良い。レーザーアニール法では、例えばKrFエキシマレーザー光（波長248 nm）を用い、線状ビームを形成して、発振パルス周波数30 Hz、レーザーエネルギー密度100〜500 mJ／cm2、線状ビームのオーバーラップ率を96％として非晶質半導体層の結晶化を行った（図７（C））。また、実施例２で説明した結晶化の方法を適用することもできる。
【００７０】
次に、こうして形成された結晶質半導体層５０５に密接してチャネル保護絶縁膜をする酸化窒化珪素膜５０６を２００ｎｍ形成した。成膜条件は実施例１の酸化窒化珪素膜２０２ｂと同条件で行った。この酸化窒化珪素膜５０６の成膜前にプラズマＣＶＤ装置の反応室内で実施例１に記載したＮ ２ Ｏ処理を行うことにより、結晶質半導体層５０５表面の炭素、リン汚染物が除去され、良質な界面が得られた。その後、裏面からの露光を用いたパターニング法により、酸化窒化珪素５０６に接したレジストマスク５０７を形成する。ここでは、ゲート電極５０２がマスクとなり、自己整合的にレジストマスク５０７を形成することができる。これは図示したようにレジストマスクの大きさは、光の回り込みによって、わずかにゲート電極の幅より小さくなった（図７（Ｄ））。
【００７１】
このレジストマスク５０７を用いて酸化窒化珪素膜５０６をエッチングして、チャネル保護絶縁膜５０８を形成した後、レジストマスク５０７は除去した。この工程により、チャネル保護絶縁膜５０８と接する領域以外の結晶質半導体層５０５の表面を露呈させた。このチャネル保護絶縁膜５０８は、後の不純物添加の工程でチャネル領域に不純物が添加されることを防ぐ役目を果すと共に、結晶質半導体層の界面準位密度を低減する効果があった（図７（E））。
【００７２】
次いで、フォトマスクを用いたパターニングによって、ｎチャネル型ＴＦＴの一部とｐチャネル型ＴＦＴの領域を覆うレジストマスク５０９を形成し、結晶質半導体層５０５の表面が露呈している領域にｎ型を付与する不純物元素を添加する工程を行った。そして、ｎ＋領域５１０ａを形成した。ここではイオンドープ法でフォスフィン（ＰＨ３）を用い、ドーズ量５×１０ １４ ａｔｏｍｓ／ｃｍ２、加速電圧１０ｋＶとしてリン（Ｐ）を添加した。また、上記レジストマスク５０９のパターンは実施者が適宣設定することによりｎ＋領域の幅が決定され、所望の幅を有するｎ−型領域、およびチャネル形成領域を形成することを可能としている（図８（Ａ））。
【００７３】
レジストマスク５０９を除去した後、保護絶縁膜５１１を形成した。この膜も良好な界面状態を持たせるべく酸化窒化珪素膜５０６と同様Ｎ ２ Ｏプラズマ前処理を行った後５０ｎｍの厚さに形成した（図８（Ｂ））。次いで、保護絶縁膜５１１が表面に設けられた結晶質半導体層にｎ型を付与する不純物元素を添加する工程を行い、ｎ−型領域５１２を形成した。但し、保護絶縁膜５１１を介してその下の結晶質半導体層に不純物を添加するために、保護絶縁膜５１１の厚さを考慮に入れ、適宣条件を設定する必要があった。ここでは、ドーズ量３×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧６０ｋＶとした。こうして形成されるｎ−領域５１２はＬＤＤ領域として機能させる（図８（Ｃ））。
【００７４】
次いで、ｎチャネル型ＴＦＴを覆うレジストマスク５１４を形成し、ｐチャネル型ＴＦＴが形成される領域にｐ型を付与する不純物元素を添加する工程を行った。ここでは、イオンドープ法でジボラン（Ｂ ２ Ｈ ６ ）を用い、ボロン（Ｂ）を添加した。ドーズ量は４×１０１５ａｔｏｍｓ／ｃｍ２、加速電圧３０ｋＶとしてｐ＋領域を形成した（図８（Ｄ））。そして、レーザーアニールまたは熱アニールによる不純物元素の活性化の工程を行った。（図８（Ｅ））。その後、チャネル保護絶縁膜５０８と保護絶縁膜５１１をそのまま残し、公知のパターニング技術により結晶性半導体層を所望の形状にエッチングした（図９（Ａ））。
【００７５】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域５１５、ドレイン領域５１６、ＬＤＤ領域５１７、５１８、チャネル形成領域５１９が形成され、ｐチャネル型ＴＦＴのソース領域５２１、ドレイン領域５２２、チャネル形成領域５２０が形成された。次いで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って第１の層間絶縁膜５２３を１００〜５００ｎｍの厚さに形成した（図９（Ｂ））。第１の層間絶縁膜５２３も良好な界面状態を持たせるべく酸化窒化珪素膜５０６と同様Ｎ２Ｏプラズマ前処理を伴って作製される酸化窒化珪素膜を用いても良い。そして、さらに第２の層間絶縁膜５２４を１００〜５００ｎｍの厚さに形成した（図９（Ｃ））。第２の層間絶縁膜５２４も良好な界面状態を持たせるべく酸化窒化珪素膜５０６と同様Ｎ ２ Ｏプラズマ前処理を伴って作製される酸化窒化珪素膜を用いても良い。
【００７６】
この状態で１回目の水素化の工程を行った。この工程は、例えば、3〜100％の水素雰囲気中で300〜550℃、好ましくは350〜500℃の熱処理を1〜12時間行えば良い。または、プラズマ化された水素を含む雰囲気中で同様の温度で10〜60分の処理を行っても良い。
【００７７】
第１の層間絶縁膜５２３と第２の層間絶縁膜５２４はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのTFTのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極５２５、５２７とドレイン電極５２６を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100 nm、Tiを含むAl膜300 nm、Ti膜150 nmをスパッタ法で連続して形成した３層構造の電極として用いた（図９（D））。
【００７８】
さらに、パッシベーション膜５２８を形成する工程を行った。パッシベーション膜はプラズマCVD法でSiH4、N2O、NH3から形成される酸化窒化珪素膜、またはSiH4、N2、NH3から作製される窒化珪素膜で形成する。まず、膜の形成に先立ってN2O、N2、NH3等を導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第２の層間絶縁膜中にも供給され、基板を200〜500℃に加熱しておけば、水素を第１の層間絶縁膜やさらにその下層側にも拡散させることができ、２回目の水素化の工程とすることができた。パッシベーション膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で300〜550℃の加熱処理を1〜12時間の加熱処理により行うことにより行なった。このとき水素は、パッシベーション膜５２８から第２の層間絶縁膜５２４へ、第２の層間絶縁膜５２４から第１の層間絶縁膜５２３へ、そして第１の層間絶縁膜５２３から結晶質半導体層へと水素が拡散して結晶質半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、パッシベーション膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００７９】
以上の工程により、pチャネル型TFTとnチャネル型TFTを同一基板上に逆スタガー型の構造で形成することができる。本実施例では本発明を適用可能なTFTの保護絶縁膜、層間絶縁膜全てに応用したが、保護絶縁膜のみ、層間絶縁膜のみに適用しても良いし、それぞれ組み合わせて適用しても良い。
【００８０】
［実施例４］
本実施例を図１０〜図１４にて説明する。ここでは画素部の画素TFTと、画素部の周辺に設けられる駆動回路のTFTを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるCMOS回路と、サンプリング回路を形成するnチャネル型TFTとを図示することにする。
【００８１】
図１０（Ａ）において、基板８０１にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この基板８０１のＴＦＴを形成する表面に下地膜８０２を形成する。下地膜８０２は、基板８０１からのアルカリ金属元素をはじめとする不純物拡散を防ぐために、プラズマＣＶＤ法でＳｉＨ４、Ｎ２Ｏ、ＮＨ３から作製される酸化窒化珪素膜８０２ａを５０ｎｍの厚さに形成した。さらにその上に、本発明のＮ ２ Ｏプラズマ前処理を有するＳｉＨ４、Ｎ２Ｏから形成される酸化窒化珪素膜を１００ｎｍ成膜して下地膜８０２とした。成膜条件は実施例１の酸化窒化珪素膜２０２ｂと同条件で行った。
【００８２】
次に、25〜80 nm（好ましくは30〜60 nm）の厚さで非晶質構造を有する半導体層８０３ａを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質珪素膜を55 nmの厚さに形成した。また、下地膜８０２と非晶質構造を有する半導体層８０３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜８０２を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやVthの変動を低減させることができる（図１０（A））。
【００８３】
そして、公知の結晶化技術を使用して非晶質構造を有する半導体層８０３ａから結晶質半導体層８０３ｂを形成する。ここでは、非晶質構造を有する半導体層８０３ａに非晶質珪素膜を用いたので、この膜から結晶質珪素膜を形成する。その方法は、レーザーアニール法や熱アニール法（固相成長法）を適用すれば良いが、ここでは実施例２で述べた特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層８０３ｂを形成した。まず、重量換算で10 ppmの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層を形成した（図示せず）。触媒元素にはニッケル（Ni）、ゲルマニウム（Ge）、鉄（Fe）、パラジウム（Pd）、スズ（Sn）、鉛（Pb）、コバルト（Co）、白金（Pt）、銅（Cu）、金（Au）などである。結晶化の工程では、まず400〜500℃で1時間程度の熱処理を行い、非晶質珪素膜の含有水素量を5 atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中550〜600℃で1〜8時間の熱アニールを行う以上の工程までで結晶質珪素膜を得ることができる。この状態で表面に残存する触媒元素の濃度は3×1010〜2×1011 atoms／cm2であった。その後、結晶化率を高めるためにレーザーアニール法を併用しても良い。例えば、XeClエキシマレーザー（波長308 nm）を用い、光学系で線状ビームを形成して、発振周波数5〜50 Hz、エネルギー密度100〜500 mJ/cm2として線状ビームのオーバーラップ割合を80〜98％として照射する。このようにして、結晶性半導体層８０３ｂを得る（図１０（B））。
【００８４】
そして、結晶質半導体層８０３ｂをエッチング処理して島状に分割し、島状半導体層８０４〜８０７を形成し活性層とする。その後、プラズマCVD法や減圧CVD法、またはスパッタ法により50〜100 nmの厚さの酸化珪素膜によるマスク層８０８を形成する。例えば、減圧CVD法でSiH4とO2との混合ガスを用い、266 Paにおいて400℃に加熱して酸化珪素膜を形成する（図１０（C））。
【００８５】
そしてチャネルドープ工程を行う。まず、フォトレジストマスク８０９を設け、nチャネル型TFTを形成する島状半導体層８０５〜８０７の全面にVthを制御する目的で1×1016〜5×1017atoms／cm3程度の濃度でp型を付与する不純物元素としてボロン（B）を添加した。ボロン（B）の添加はイオンドープ法で実施しても良いし、非晶質珪素膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（B）添加は必ずしも必要でないが、ボロン（B）を添加した半導体層８１０〜８１２はnチャネル型TFTのVthを所定の範囲内に収めるために形成することが好ましかった。このチャネルドープ工程は、実施形態２または実施形態３で示した方法で行っても良い（図１０（D））。
【００８６】
駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層８１０、８１１に選択的に添加する。そのため、あらかじめフォトレジストマスク８１３〜８１６を形成した。ここではリン（P）を添加すべく、フォスフィン（PH3）を用いたイオンドープ法を適用した。形成されたn-不純物領域８１７、８１８のリン（P）濃度は1×1017〜5 atoms／cm3のとする。また、不純物領域８１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（P）を添加した。（図１１（A））
【００８７】
次に、マスク層８０８をフッ酸などにより除去して、図１０（D）と図１１（A）の工程で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中500〜600℃で1〜4時間の熱アニールや、レーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光（波長248 nm）を用い、線状ビームを形成して、発振周波数5〜50 Hz、エネルギー密度100〜500 mJ／cm2として線状ビームのオーバーラップ割合を80〜98％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００８８】
そして、ゲート絶縁膜８２０をプラズマCVD法で40〜150 nmの厚さで形成する。実施例１に示されるゲート絶縁膜２１０と同様にN2Oプラズマ前処理を有する酸化窒化珪素膜をゲート絶縁膜として成膜した。これにより、島状半導体層８０４、８１０〜８１２とゲート絶縁膜８２０の界面はプラズマ処理の作用で、吸着している炭素やリンといったの汚染物質が取り除かれ清浄化される。また、N2Oプラズマ処理を導入することにより活性酸素が被堆積表面の最表面およびその近傍に供給され酸化し、ゲート絶縁膜との界面準位密度を低減させるなどの好ましい作用がある。（図１１（B））。
【００８９】
次に、ゲート電極を形成するために第１の導電層を成膜する。本実施例では導電性の窒化物金属膜から成る導電層（A）８２１と金属膜から成る導電層（B）８２２とを積層させた。ここでは、Taをターゲットとしたスパッタ法で導電層（B）８２２をタンタル（Ta）で250 nmの厚さに形成し、導電層（A）８２１は窒化タンタル（TaN）で50 nmの厚さに形成した（図１１（C））。
【００９０】
次に、フォトレジストマスク８２３〜８２７を形成し、導電層（A）８２１と導電層（B）８２２とを一括でエッチングしてゲート電極８２８〜８３１と容量配線８３２を形成する。ゲート電極８２８〜８３１と容量配線８３２は、導電層（A）から成る８２８ａ〜８３２ａと、導電層（B）から成る８２８ｂ〜８３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極８２９、８３０は不純物領域８１７、８１８の一部と、ゲート絶縁膜８２０を介して重なるように形成する（図１１（D））。
【００９１】
次いで、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極８２８をマスクとして、自己整合的に不純物領域を形成する。nチャネル型TFTが形成される領域はフォトレジストマスク８３３で被覆しておく。そして、ジボラン（B2H6）を用いたイオンドープ法でp+不純物領域８３４を1×1021 atoms／cm3の濃度で形成した（図１２（A））。
【００９２】
次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク８３５〜８３７を形成し、n型を付与する不純物元素が添加して不純物領域８３８〜８４２を形成した。これは、フォスフィン（PH3）を用いたイオンドープ法で行い、n+不純物領域８３８〜８４２の（P）濃度を5×1020 atoms／cm3とした。不純物領域８３８には、既に前工程で添加されたボロン（B）が含まれているが、それに比して1／2〜1／3の濃度でリン（P）が添加されるので、添加されたリン（P）の影響は考えなくても良く、TFTの特性に何ら影響を与えることはなかった（図１２（B））。
【００９３】
そして、画素部のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物添加の工程を行った。ここではゲート電極８３１をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加した。添加するリン（P）の濃度は5×1016 atoms／cm3とし、図１１（A）および図１２（A）と図１２（B）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的にはn--不純物領域８４３、８４４のみが形成される。（図１２（C））
【００９４】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（RTA法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が1 ppm以下、好ましくは0.1 ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。
【００９５】
この熱アニールにおいて、ゲート電極８２８〜８３１と容量配線８３２を形成するTa膜８２８ｂ〜８３２ｂは、表面から5〜80 nmの厚さでTaNから成る導電層（C）８２８ｃ〜８３２ｃが形成される。その他に導電層（B）８２８ｂ〜８３２ｂがタングステン（W）の場合には窒化タングステン（WN）が形成され、チタン（Ti）の場合には窒化チタン（TiN）を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極８２８〜８３２を晒しても同様に形成することができる。さらに、3〜100％の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱アニールを行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９６】
本実施例のように、島状半導体層を非晶質珪素膜から触媒元素を用いる結晶化の方法で作製した場合、島状半導体層中には微量（1×1017〜1×1019 atoms／cm3程度）の触媒元素が残留した。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（P）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（P）の濃度は図１２（B）で形成したn+不純物領域と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素を不純物領域８３８〜８４２に偏析させゲッタリングをすることができた。その結果不純物領域８３８〜８４２には1×1017〜1×1019 atoms／cm3程度の触媒元素が偏析した（図１２（D））。
【００９７】
図１５（A）および図１６（A）はここまでの工程におけるTFTの上面図であり、A−A'断面およびC−C'断面は図１２（D）のA−A'およびC−C'に対応している。また、B−B'断面およびD−D'断面は図１７（A）および図１８（A）の断面図に対応している。図１５および図１６の上面図はゲート絶縁膜を省略しているが、ここまでの工程で少なくとも島状半導体層８０４〜８０７上にゲート電極８２８〜８３１と容量配線８３２が図に示すように形成されている。
【００９８】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Al）や銅（Cu）を主成分とする導電層（D）で形成する。いずれにしても、第２の導電層の抵抗率は0.1〜10μΩcm程度とする。さらに、チタン（Ti）やタンタル（Ta）、タングステン（W）、モリブデン（Mo）から成る導電層（E）を積層形成すると良い。本実施例では、チタン（Ti）を0.1〜2重量％含むアルミニウム（Al）膜を導電層（D）８４５とし、チタン（Ti）膜を導電層（E）８４６として形成した。導電層（D）８４５は200〜400 nm（好ましくは250〜350 nm）とすれば良く、導電層（E）８４６は50〜200 nm（好ましくは100〜150 nm）で形成すれば良い（図１３（A））。
【００９９】
そして、ゲート電極に接続するゲート配線を形成するために導電層（E）８４６と導電層（D）８４５とをエッチング処理して、ゲート配線８４７、８４８と容量配線８４９を形成した。エッチング処理は最初にSiCl4とCl2とBCl3との混合ガスを用いたドライエッチング法で導電層（E）の表面から導電層（D）の途中まで除去し、その後リン酸系のエッチング溶液によるウェットエッチングで導電層（D）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【０１００】
図１５（B）および図１６（B）はこの状態の上面図を示し、A−A'断面およびC−C'断面は図１３（B）のA−A'およびC−C'に対応している。また、B−B'断面およびD−D'断面は図１７（B）および図１８（B）のB−B'およびD−D'に対応している。図１５（B）および図１６（B）において、ゲート配線８４７、８４８の一部は、ゲート電極８２８、８２９、８３１の一部と重なり電気的に接触している。この様子はB−B'断面およびD−D'断面に対応した図１７（B）および図１８（B）の断面構造図からも明らかで、第１の導電層を形成する導電層（C）と第２の導電層を形成する導電層（D）とが電気的に接触している。
【０１０１】
第１の層間絶縁膜８５０は５００〜１５００ｎｍの厚さで形成した。ここでは、本発明のＮ ２ Ｏプラズマ前処理を有する酸化窒化珪素膜を実施例１の酸化窒化珪素膜２０２ｂと同じ条件で成膜して形成し、良好な界面状態を保有させた。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線８５１〜８５４と、ドレイン配線８５５〜８５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【０１０２】
次に、パッシベーション膜８５９として、窒化珪素膜、酸化珪素膜、または酸化窒化珪素膜を50〜500 nm代表的には100〜300 nm）の厚さで形成する。いずれにしてもパッシベーション膜は緻密な膜となるように形成して外部からの水分を遮断し、また、この後行う２回目の水素化の工程においてキャップ層としての機能を付加させておく。例えば、パッシベーション膜８５９を緻密な窒化珪素膜で200 nmの厚さに形成し、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られる。これは、3〜100％の水素を含む雰囲気中、或いは窒素雰囲気中で、300〜500℃で1〜12時間の熱処理を行うと良い。勿論、水素化処理はこのような方法の他に、前述の窒化珪素膜を成膜する前に行うあるいはプラズマ水素化法を用いても同様の効果が得られる。さらに、このプラズマ水素化と、上述の水素化を併用しても良い。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜８５９に開口部を形成しておいても良い。（図１３（C））
【０１０３】
図１５（C）および図１６（C）のはこの状態の上面図を示し、A−A'断面およびC−C'断面は図１３（C）のA−A'およびC−C'に対応している。また、B−B'断面およびD−D'断面は図１７（C）および図１８（C）のB−B'およびD−D'に対応している。図１５（C）と図１６（C）では第１の層間絶縁膜を省略して示すが、島状半導体層８０４、８０５、８０７の図示されていないソースおよびドレイン領域にソース配線８５１、８５２、８５４とドレイン配線８５５、８５６、８５８が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
【０１０４】
その後、有機樹脂からなる第２の層間絶縁膜８６０を1.0〜1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。そして、第２の層間絶縁膜８６０にドレイン配線８５８に達するコンタクトホールを形成し、画素電極８６１、８６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウムスズ（ITO）膜を100 nmの厚さにスパッタ法で形成した。（図１４）
【０１０５】
こうして同一基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができた。駆動回路にはpチャネル型TFT１２０１、第１のnチャネル型TFT１２０２、第２のnチャネル型TFT１２０３、画素部には画素TFT１２０４、保持容量１２０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１０６】
駆動回路のpチャネル型TFT１２０１には、島状半導体層８０４にチャネル形成領域１２０６、ソース領域１２０７ａ、１２０７ｂ、ドレイン領域１２０８ａ，１２０８ｂを有している。第１のnチャネル型TFT１２０２には、島状半導体層８０５にチャネル形成領域１２０９、ゲート電極８２９と重なるLDD領域（Lov）１２１０、ソース領域１２１１、ドレイン領域１２１２を有している。このLov領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜1.5μmとした。第２のnチャネル型TFT１２０３には、島状半導体層８０６にチャネル形成領域１２１３、Lov領域とLoff領域（ゲート電極と重ならないLDD領域であり、以降Loff領域と記す）１２１４、１２１５、ソース領域またはドレイン領域１２１６、１２１７とが形成され、このLoff領域のチャネル長方向の長さは0.3〜2.0μm、好ましくは0.5〜1.5μmである。画素TFT１２０４には、島状半導体層８０７にチャネル形成領域１２１８、１２１９、Loff領域１２２０〜１２２３、ソースまたはドレイン領域１２２４〜１２２６を有している。Loff領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.5〜2.5μmである。さらに、容量配線８３２、８４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT１２０４のドレイン領域１２２６に接続し、n型を付与する不純物元素が添加された半導体層１２２７とから保持容量１２０５が形成されている。図１４では画素TFT１２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【０１０７】
以上のような工程を経て、ここでは画素部の画素TFTと、画素部の周辺に設けられる駆動回路のTFTを同一基板上に作製することができる。
【０１０８】
［実施例５］
本実施例では、実施例４で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図２０に示すように、図１４の状態のアクティブマトリクス基板に対し、配向膜１８０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板１８０２には、遮光膜１８０３、透明導電膜１８０４および配向膜１８０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料１８０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図２０に示すアクティブマトリクス型液晶表示装置が完成する。
【０１０９】
次に、このアクティブマトリクス型液晶表示装置の構成を、図２１の斜視図および図２２の上面図を用いて説明する。尚、図２１と図２２は、図１０〜図１４と図１９、図２０の断面構造図と対応付けるため、共通の符号を用いている。また、図２２で示すE―E’に沿った断面構造は、図１４に示す画素マトリクス回路の断面図に対応している。
【０１１０】
図２１においてアクティブマトリクス基板は、ガラス基板８０１上に形成された、画素部１７０６と、走査信号駆動回路１７０４と、画像信号駆動回路１７０５で構成される。表示領域には画素TFT１２０４が設けられ、周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査信号駆動回路１７０４と、画像信号駆動回路１７０５はそれぞれゲート配線８４８とソース配線８５４で画素ＴＦＴ１２０４に接続している。また、FPC（Flexible Print Circuit）１９３１が外部入力端子１９３４に接続され、入力配線１７０２、１７０３でそれぞれの駆動回路に接続している。
【０１１１】
図２２は表示領域１７０６のほぼ一画素分を示す上面図である。ゲート配線８３１は、図示されていないゲート絶縁膜を介してその下の半導体層８１２と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、n--領域でなるLoff領域が形成されている。また、８６３はソース配線８５４とソース領域１２２４とのコンタクト部、８６４はドレイン配線８５８とドレイン領域１２２６とのコンタクト部、８６５はドレイン配線８５８と画素電極８６１のコンタクト部である。保持容量１２０５は、画素TFT１２０４のドレイン領域１２２６から延在する半導体層１２２７とゲート絶縁膜を介して容量配線８３２、８４９が重なる領域で形成されている。
【０１１２】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例４で説明した構造と照らし合わせて説明したが、実施例４の構成に限定されるものでなく、実施形態３で示した構成を実施例４に応用して完成させたアクティブマトリクス基板を用いても良い。いずれにしても、本発明の酸化窒化珪素膜による絶縁膜を用いたＴＦＴにより完成したアクティブマトリクス基板であれば、TFTの構造や回路配置などは設計上の課題として実施者が適宣設定すれば良い。
【０１１３】
［実施例６］
図１９は液晶表示装置の入出力端子、表示領域、駆動回路の配置の一例を示す図である。画素部１７０６にはm本のゲート配線とn本のソース配線がマトリクス状に交差している。例えば、画素密度がVGAの場合、480本のゲート配線と640本のソース配線が形成され、XGAの場合には768本のゲート配線と1024本のソース配線が形成される。表示領域の画面サイズは、13インチクラスの場合対角線の長さは340 mmとなり、18インチクラスの場合には460 mmとなる。このような液晶表示装置を実現するには、ゲート配線を実施例３で示したような低抵抗材料で形成する必要がある。ゲート配線の時定数（抵抗×容量）が大きくなると走査信号の応答速度が遅くなり、液晶を高速で駆動できなくなる。例えば、ゲート配線を形成する材料の比抵抗が100μΩcmである場合には6インチクラスの画面サイズがほぼ限界となるが、3μΩcmである場合には27インチクラスの画面サイズまで対応できる。
【０１１４】
表示領域１７０６の周辺には走査信号駆動回路１７０４と画像信号駆動回路１７０５が設けられている。これらの駆動回路におけるゲート配線の長さも表示領域の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例４で示したようなアルミニウム（Al）や銅（Cu）などの低抵抗材料でゲート配線を形成することが好ましい。また、本発明は入力端子１７０１から各駆動回路までを接続する入力配線１７０２、１７０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。
【０１１５】
一方、表示領域の画面サイズが2インチクラスの場合には、対角線の長さが45 mm程度となり、TFTを作製すると周辺に設ける駆動回路を含めても50×50mm2以内に収まる。このような場合には、実施例４で示したような低抵抗材料でゲート配線を形成することは必ずしも必要でなく、TaやWなどのゲート電極を形成する材料と同じ材料でゲート配線を形成することも可能である。
【０１１６】
このような構成の液晶表示装置は、実施例４で完成させたアクティブマトリクス基板を用いて完成させることができる。また、実施例３で示した構成を実施例４に応用しても実施することができる。ここで示した回路配置のレイアウトは一例であり、走査信号駆動回路１７０４を表示領域１７０６の両側に設けても良い。いずれにしても、本発明の酸化窒化珪素膜による絶縁膜を用いたTFTで完成したアクティブマトリクス基板であれば、TFTの構造や回路配置などは設計上の課題として実施者が適宣設定すれば良い。
【０１１７】
［実施例７］
実施例１〜４では、TFTの活性層として非晶質半導体膜をレーザーアニール法や熱アニール法で結晶化させた結晶質半導体膜を用いる例を示した。しかし、活性層を非晶質珪素膜に代表される非晶質半導体膜で代用して、本発明の酸化窒化珪素膜を下地膜やゲート絶縁膜、または層間絶縁膜に適用することも可能である。
【０１１８】
［実施例８］
本実施例では、本発明をアクティブマトリクス型有機エレクトロルミネッセンス（有機EL）材料を用いた表示装置（有機EL表示装置）に適用した例を図２３で説明する。図２３（A）はガラス基板上に表示領域とその周辺に駆動回路を設けたアクティブマトリクス型有機EL表示装置の回路図を示す。この有機EL表示装置は、基板上に設けられた表示領域１１、X方向周辺駆動回路１２、Y方向周辺駆動回路１３から成る。この表示領域１１は、スイッチ用TFT２１３０、保持容量２１３２、電流制御用TFT２１３１、有機EL素子２１３３、X方向信号線１８ａ、１８ｂ、電源線１９ａ、１９ｂ、Y方向信号線２０ａ、２０ｂ、２０ｃなどにより構成される。
【０１１９】
図２３（B）はほぼ一画素分の上面図を示している。スイッチ用TFT２１３０は図１４に示すpチャネル型TFT１２０１と同様にして形成し、電流制御用TFT２１３１はnチャネル型TFT１２０３と同様にして形成すると良い。
【０１２０】
ところで、TFTの上方に向かって光を発光させる動作モードの有機EL表示装置の場合、画素電極をAlなどの反射性の電極で形成することになる。いずれにしても、実施例５で示した本発明により炭素、リンといった汚染物質を取り除いた良好な絶縁膜を有するアクティブマトリクス基板であれば自由な構成でアクティブマトリクス型有機ELを作製することができる。
【０１２１】
［実施例９］
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにEL型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピューター、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。それらの一例を図２４、２５に示す。
【０１２２】
図２４（A）はパーソナルコンピューターであり、マイクロプロセッサやメモリーなどを備えた本体３００１、画像入力部３００２、表示装置３００３、キーボード３００４で構成される。本発明の液晶表示装置や有機EL表示装置は表示装置３００３に適用できる。
【０１２３】
図２４（B）はビデオカメラであり、本体３１０１、表示装置３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６で構成される。本発明液晶表示装置や有機EL表示装置は表示装置３１０２に適用することができる。
【０１２４】
図２４（C）は携帯情報端末であり、本体３２０１、画像入力部３２０２、受像部３２０３、操作スイッチ３２０４、表示装置３２０５で構成される。本発明液晶表示装置や有機EL表示装置は表示装置３２０５に適用することができる。
【０１２５】
図２４（D）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３３０１、表示装置３３０２、スピーカー部３３０３、記録媒体３３０４、操作スイッチ３３０５で構成される。尚、記録媒体にはDVD（Digital Versatile Disc）やコンパクトディスク（CD）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明液晶表示装置や有機EL表示装置は表示装置３３０２に好適に利用することができる。
【０１２６】
図２５（A）はデジタルカメラであり、本体３４０１、表示装置３４０２、接眼部３４０３、操作スイッチ３４０４、受像部（図示しない）で構成される。本発明液晶表示装置や有機EL表示装置は表示装置３４０２に適用することができる。
【０１２７】
図２５（B）は携帯電話であり、本体３５０１、音声出力部３５０２、音声入力部３５０３、表示部３５０４、操作スイッチ３５０５、アンテナ３５０６等を含む。本願発明を音声出力部３５０２、音声入力部３５０３、表示部３５０４やその他の信号制御回路に適用することができる。
【０１２８】
図２５（C）はディスプレイであり、本体３６１２、支持台３６１３、表示部３６１４等を含む。本発明は表示部３６１４に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上（特に30インチ以上）のディスプレイには有利である。
【０１２９】
図２６（A）はフロント型プロジェクターであり、光源光学系および表示装置４６０１、スクリーン４６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図２６（B）はリア型プロジェクターであり、本体４７０１、光源光学系および表示装置４７０２、ミラー４７０３、スクリーン４７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１３０】
なお、図２６（C）に、図２６（A）および図２６（B）における光源光学系および表示装置４６０１、４７０２の構造の一例を示す。光源光学系および表示装置４６０１、４７０２は光源光学系４８０１、ミラー４８０２、４８０４〜４８０６、ダイクロイックミラー４８０３、ビームスプリッター４８０７、液晶表示装置４８０８、位相差板４８０９、投射光学系４８１０で構成される。投射光学系４８１０は複数の光学レンズで構成される。図２６（C）では液晶表示装置４８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２６（C）中、矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、IRフィルムなどを設けても良い。また、図２６（D）は図２６（C）における光源光学系４８０１の構造の一例を示した図である。本実施例では、光源光学系４８０１はリフレクター４８１１、光源４８１２、レンズアレイ４８１３、４８１４、偏光変換素子４８１５、集光レンズ４８１６で構成される。尚、図２６（D）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１３１】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１〜３の結晶化技術を用い、実施例１〜６のどのような組み合わせから成る構成を用いても実現することができる。
【０１３２】
【発明の効果】
上記のようにして、酸化窒化珪素膜成膜前にN2Oプラズマ処理を行ってクリーンルーム環境から薄膜表面に吸着した炭素、リンといった汚染元素を除去し、前記プラズマ処理と連続して酸化窒化珪素膜を成膜することにより、良質な界面状態を得ることができる。さらに、汚染元素を除去して薄膜表面を清浄化することによって酸化窒化珪素膜とプラズマ処理が行われる絶縁膜と半導体膜との密着性が向上するため、酸化窒化珪素膜と性質の異なる薄膜上に良質な界面状態を有する状態で酸化窒化珪素膜を成膜することができる。それにより、TFTの電気特性の低下や変動、基板内及び基板間でのTFTの電気特性のバラツキ、信頼性の低下を低減させることができる。また、酸化窒化珪素膜のソースガスであるN2Oを用いてプラズマ処理を行うため、ガス交換が不要で、チャンバー内の環境を安定化させる間に処理を行うことができ、それによって生産性が向上するとともに無駄なガスの排出が削減され、製造コストを低減させることができる。さらに、チャンバー内環境が安定化してから酸化窒化珪素膜を形成するため、基板間バラツキの低減につながる。
【図面の簡単な説明】
【図１】 本発明の構成の一例を説明する図。
【図２】 本発明の構成の一例を説明する図。
【図３】 本発明に適用するプラズマCVD装置の構成の一例を説明する図。
【図４】 TFTの作製工程を示す断面図。
【図５】 TFTの作製工程を示す断面図。
【図６】 結晶質半導体膜の作製工程を示す図。
【図７】 TFTの作製工程を示す断面図。
【図８】 TFTの作製工程を示す断面図。
【図９】 TFTの作製工程を示す断面図。
【図１０】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図１１】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図１２】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図１３】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図１４】 画素TFT、駆動回路のTFTの断面図。
【図１５】 駆動回路のTFTの作製工程を示す上面図。
【図１６】 画素TFTの作製工程を示す上面図。
【図１７】 駆動回路のTFTの作製工程を示す断面図。
【図１８】 画素TFTの作製工程を示す断面図。
【図１９】 液晶表示装置の入出力端子、配線、回路配置を示す上面図。
【図２０】 液晶表示装置の構造を示す断面図。
【図２１】 液晶表示装置の構造を示す斜視図。
【図２２】 表示領域の画素を示す上面図。
【図２３】 アクティブマトリクス型有機EL表示装置の構造を示す図。
【図２４】 半導体装置の一例を示す図。
【図２５】 半導体装置の一例を示す図。
【図２６】 プロジェクターの一例を示す図。
【発明の属する技術分野】
本発明は、クリーンルーム環境からの汚染による薄膜界面の汚染を除去し清浄な薄膜−絶縁膜界面を有する薄膜トランジスタ（以下TFTという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、画素部と駆動回路を同一の基板に設けたアクティブマトリクス型の液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中においてクリーンルーム環境とは基板のキャリア、製造装置、クリーンルーム構造物といったクリーンルーム内に存在するあらゆるものを指す。また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス型の液晶表示装置に代表される電気光学装置、そのような電気光学装置を部品として搭載した電子機器、半導体回路は全て半導体装置である。
【０００３】
【従来の技術】
TFTを作製する過程で薄膜表面にクリーンルーム環境から汚染物が吸着し、TFTの電気的特性不良や形状不良を引き起こすことがある。そのため、薄膜表面の汚染物の除去ならびに汚染の防止として様々な方法が確立されている。例えば、重金属の除去には過酸化水素水に塩酸を加えた洗浄液を用いてウェット洗浄する方法がよく知られている。また、物理吸着物の除去には超音波のキャビテーションを利用して洗浄する方法やブラシにより洗浄する方法がある。
【０００４】
絶縁膜と半導体薄膜との界面に存在することによってTFTの電気的特性不良を引き起こす汚染元素に、例えば炭素やリンがある。炭素の混入源には、フォトリソプロセスで任意のパターンを形成するために用いる感光性有機物のフォトレジストがある。それ以外には、薄膜作製に使用する真空装置の真空ポンプ内の油や、基板のキャリアに用いられるテフロン（PFA）、ポリプロピレン（PP）、ポリフッ化ビニリデン（PVDF）、3フッ化エチレン共有合樹脂（ECTFE）、4フッ化エチレン共有合樹脂（ETFE）、ポリエチレン（PE）などからの脱ガスや、クリーンルーム内の床材、壁材フィルターなどからの汚染がある。
【０００５】
炭素が不純物として絶縁膜と半導体薄膜との界面に存在した場合、界面で再結合中心となり電子捕獲などを起こし、TFTの移動度などの電気的特性を低下させる要因となっていた。また、結合状態が安定していないため長時間電界がかかることで界面状態が変化し、信頼性の低下にもつながっていた。さらに、クリーンルーム環境に由来する汚染であるため、膜表面に均一に存在する訳ではなく、局所的あるいは全体的に分散して存在する。そしてそれにより個々のTFTの電気特性にバラツキが生じ、例えばLCDパネルではドライバー回路の動作不良や点欠陥、ムラといったような表示不良などを引き起こしてしまう。
【０００６】
薄膜表面に吸着している炭素などの有機物の除去法としては、過酸化水素水に硫酸を加えた溶液での洗浄やオゾンあるいは酸素プラズマによるドライアッシングなどが良く知られている。また、炭素を効果的に除去する方法として本出願人による発明特願平8−257414号にCVD装置による薄膜成膜前に同装置で活性水素並びに活性酸素を混在させたプラズマを用いる除去法が記載されている。
【０００７】
また、リンの薄膜界面への混入源には、製造装置やクリーンルーム構造物からの脱ガスなどがある。例えば、高性能フィルターの濾材と枠を接着するエンドシール部に使われるポリウレタンシーラントには、難燃剤として有機リンが含まれている。
【０００８】
リンが不純物として絶縁膜と半導体薄膜との界面に存在した場合、半導体膜中にリンが拡散しドナーとして作用するため閾値電圧（以下Vthと略す。）のシフトなどTFT電気特性の変動が生じる。そして、当初の設計値とは異なる値を示し、デバイス動作に影響を及ぼす。また、炭素同様、膜表面に均一に存在するわけではないため同じく特性不良を生じ不具合を起こす。
【０００９】
薄膜表面に吸着しているリンの除去には、例えば次のような方法が行われている。酸化膜を対象とした場合、バッファードフッ酸（BHF）により表面をエッチングし酸化膜とともに除去する方法や、オゾン水や過酸化水素水など活性酸素を含んだ溶液でリンを酸化させ水洗して除去する方法がある。また、活性層を対象とした場合、同じく活性酸素を含んだ溶液を利用して酸化させるが同時に周辺の珪素も酸化され水洗で除去できなくなるため、希フッ酸で酸化珪素ごと除去する方法がとられている。
【００１０】
また、下地膜や層間絶縁膜を積層していく場合、界面中にNaといった可動イオン、重金属元素はもとより、前記に示した炭素やリンなどの汚染元素の混入は、熱処理工程での活性層近傍への拡散により、TFT電気特性に影響を及ぼす他、信頼性にも影響を及ぼすことが予想される。
【００１１】
【発明が解決しようとする課題】
クリーンルーム環境からの影響で薄膜表面に存在する汚染元素を取り除き、TFTの電気特性の低下や変動、信頼性の低下を低減する。特に、半導体薄膜−ゲート絶縁膜界面の炭素、リンを減少させる。また、汚染元素が薄膜表面に局所的あるいは全体的に分散して存在することによるTFT電気特性のバラツキを減少させる。さらに、汚染元素を除去して薄膜表面を清浄化することによって前記薄膜上に形成する膜の密着性を向上し、前記薄膜と性質の異なる薄膜の成膜を可能にさせる。
【００１２】
活性水素及び活性酸素を含むプラズマを表面処理に用いた場合、炭素を効果的に除去できるものの、他の汚染元素を除去できる効果は見いだせていない。また、CVD装置にて絶縁膜を作製する前に前記のように絶縁膜作製に要するソースガス以外のガスをチャンバー中に導入して表面処理を行う場合、ガスの入れ替えが必要となるためこの入れ替えとして無駄にガスを排気しなければならなくなる他、このガスの入れ替えに時間を費やし、加えてチャンバー内を絶縁膜形成条件まで安定化させる時間が必要となるため、処理時間の増大につながっていた。
【００１３】
本発明は、上記問題点を解決するための技術でありTFT電気特性の安定性及び信頼性向上をもたらす薄膜界面を提供すること、および生産性の向上を目的とする。
【００１４】
【課題を解決するための手段】
上記問題点を解決するために本発明は、プラズマCVD法で絶縁膜を成膜する前処理として同一チャンバー中で亜酸化窒素（N2O）プラズマ処理をし、良好な界面状態をもつ絶縁膜を作製し、これをTFTに適用する。
【００１５】
プラズマCVD法により作製され絶縁膜に用いられる膜には酸化珪素膜、窒化珪素膜、酸化窒化珪素膜がある。本発明では後述する理由から、プラズマ処理後に連続して成膜する膜には酸化窒化珪素膜を選んだ。
【００１６】
酸化珪素膜は、例えば分解効率が高いTEOS（オルトケイ酸テトラエチル：Tetraethyl Orthosilicate、化学式：Si(OC2H5)4）と酸素（O2）の混合ガスにより作製される。この酸化珪素膜は、MOSによるBTS（バイアス・熱・ストレス）試験の結果からフラットバンド電圧（以下Vfbと略す）の変動を実用に耐えうる程度に低減できることが分かっている。しかし、TEOSをグロー放電分解する過程で水分が生成されやすくこれが容易に膜中に取り込まれるため、成膜後に400〜600℃の熱アニール工程を施さなければならず、製造コストの増加につながってしまうという欠点がある。また、窒化珪素膜はシラン（SiH4）、アンモニア（NH3）、窒素（N2）などの混合ガスから作製され緻密で硬い膜を作製できるが、欠陥準位密度が大きく、また内部応力が大きいので活性層に直接接して形成すると歪みを与えTFTの特性に対してVthのシフトやサブスレッショルド定数を大きくするという悪影響を及ぼす。酸化窒化珪素膜はSiH4とN2Oの混合ガスから作製でき、膜中に数atomic％の窒素を含有させることで緻密化させ、熱アニールが不要な膜を作製できる。作製条件によってはSi―N結合による欠陥準位が形成され、BTS試験でVfbの変動が大きくなったり、TFT特性でVthのシフトを引き起こしたりする場合があるが、作製条件を的確に制御することにより、良質な膜を作製することができる。
【００１７】
薄膜界面中の炭素やリンを除去し、かつ、処理後に連続して積層する絶縁膜のソースガスを使用し処理時間の短縮化を図ったプラズマ処理の検討結果について以降に述べる。
【００１８】
まず、各種プラズマ処理による炭素、リンの除去効果を確かめるため、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜のソースガスとして用いられる表１に示したガス、すなわち、N2O、N2、O2、N2＋O2でプラズマ処理を行った時の界面中に含まれる炭素、リン濃度についてSIMSにより調べた。その結果の一例として酸化窒化珪素膜表面に各プラズマ処理を行いさらに酸化窒化珪素膜を成膜したとき、つまり酸化窒化珪素膜間界面を各種プラズマ処理したときの結果を表２に示した。このときのプラズマ処理は表１に示した条件で行った。
【００１９】
【表１】
【表２】
表２で値が記載されていない欄はバックグラウンドレベルであったことを示している。このときの炭素、リンのバックグラウンドレベルはそれぞれ２Ｅ＋１８ａｔｏｍｓ／ｃｍ３、８Ｅ＋１４ａｔｏｍｓ／ｃｍ３であり、また、界面以外の膜中の炭素、リン濃度はバックグラウンドレベル以下であった。表２からＯ２及びＮ２Ｏプラズマ処理を行った界面中の炭素濃度はバックグラウンドレベルにまで低減されており、炭素の除去にはＯ２及びＮ２Ｏプラズマ処理が有効であることが分かった。リンについては除去効果が高いものはＮ２＋Ｏ２、Ｏ２、Ｎ２Ｏプラズマ処理と考えられる。以上のことから、炭素及びリンの除去にはＯ ２ 及びＮ ２ Ｏプラズマ処理が有効であるといえる。
【００２２】
O2及びN2Oプラズマ処理が目的としている炭素及びリンの除去効果を発揮することは分かったが、もう一つの検討課題である「プラズマ処理と絶縁膜成膜の連続処理による処理時間の短縮化」という点でO2プラズマ処理は除外される。プラズマCVDで絶縁膜を形成する場合、O2はTEOSと混合させるなどして酸化珪素膜を形成する時にのみ利用されるガスであり、連続して成膜する絶縁膜が酸化珪素膜であればプラズマ処理用ガスとして使用できるが、酸化窒化珪素膜を連続成膜する絶縁膜として用いる場合には使用できない。しかし、N2Oは酸化窒化珪素膜のソースガスであり、SiH4さえ導入すればそのまま酸化窒化珪素膜の成膜に利用でき、処理時間の削減を目的とした酸化窒化珪素膜成膜時のプラズマ前処理に有効であるといえる。
【００２３】
さらに、N2Oプラズマ処理による酸化窒化珪素膜表面の炭素、リンの除去効果を確認するため、例えば、酸化窒化珪素膜表面にN2Oプラズマ処理をそれぞれ0、10、30、60秒行った後、酸化窒化珪素膜を積層させ、界面における炭素、リン濃度をSIMSにより測定した。処理条件については表１に示した。膜中の炭素、リン濃度は全処理時間において測定時のバックグラウンドレベル、つまり、炭素：1E+18 atoms／cm3、リン：8E+15 atoms／cm3以下であった。その結果であるが、N2Oプラズマ処理を10〜60秒行うことによって炭素及びリン濃度はバックグラウンドレベル以下にまで低減できることが分かった。
【００２４】
炭素やリンが効果的に取り除かれる機構には、酸素ラジカルあるいはオゾンや酸素イオンといった活性酸素が関与している。活性酸素が炭素及びリンの結合に触れるとCOx及びPOxの形でそれらをガス化させるため、いわゆるアッシング処理をすることができる。酸素ガスのみを用いたプラズマ処理でも炭素やリンが効果的に除去されていることを考慮するとN2Oの分解によって生じる化学種のうち活性な酸素が炭素やリンの除去に直接的に関与し、活性な酸素と同様な機構で生じる活性な窒素はスパッタ効果による間接的な炭素、リンの除去に関与しているものと考えられる。また、ここでは、一例として酸化窒化珪素膜表面にN2Oプラズマ処理を施した例を示したが、活性な酸素による炭素及びリンの酸化と活性な窒素によるスパッタ効果を利用して、活性層表面にも同様に適用することができる。
【００２５】
以上の結果、酸化窒化珪素膜成膜前のプラズマ表面処理としてＮ ２ Ｏプラズマ処理を適用することにより薄膜表面の炭素及びリンを効果的に除去することができ良好な界面が形成されることが分かった。適用されるＮ２Ｏプラズマ処理条件は表１に示した条件に限らず次の範囲での適用が可能である。つまり、Ｎ２Ｏガス流量；３００〜１０００［ＳＣＣＭ］、ＲＦパワー；５０〜３００［Ｗ］、圧力；０．３〜１．５［Ｔｏｒｒ］、基板温度；３００〜４５０［℃］、処理時間；５〜６０［ｓｅｃ．］、ＲＦ電極と基板までの距離：１０〜６０［ｍｍ］の範囲で適用が可能である。そのため、プラズマ処理後、前記範囲内の条件下でＳｉＨ４を加えることにより、プラズマ処理と連続してその時々に適した良質な酸化窒化珪素膜を様々に作製することができる。この様にして作製される酸化膜は、水素濃度が０．１〜２ａｔｏｍｉｃ％で、窒素濃度が０．１〜２ａｔｏｍｉｃ％で、酸素濃度が６０〜６５ａｔｏｍｉｃ％、また、珪素に対する酸素の組成比が１．７〜２で、珪素に対する窒素の組成比が０．００２〜０．０６となる。
【００２６】
また、プラズマ処理をしている間に圧力、RFパワーなどといった成膜に要する各パラメータ値が安定化することによってチャンバー内環境が安定化し、その状態でSiH4ガスを導入することにより酸化窒化珪素膜の成膜を開始できるため、成膜速度が安定し、別の基板と成膜速度の差が生じにくくなり、基板間バラツキが低減できる。
【００２７】
さらに、酸化窒化珪素膜を成膜する前処理としてN2Oプラズマ処理を行うことは、ガスの入れ替えにより無駄に排出しなければならないガスの量を削減でき、また、入れ替えに要する時間も削減することが出来る。例えば、酸化窒化珪素膜成膜前にN2Oプラズマ処理を行う場合、圧力、RFパワーなどSiH4ガス流量を除く成膜に要する各パラメータ値を成膜に適した条件にさせる間、つまりチャンバー内環境を安定化させる間にこの処理を行うことができる。
【００２８】
【発明の実施の形態】
本実施形態でTFTに代表される半導体装置に適した界面を膜下に有する酸化窒化珪素膜の作製方法について説明する。
【００２９】
本発明をTFTの積層下地膜に適用した例を図１に示した。図１はトップゲート型TFTの構成について示した。基板１上に下地膜として酸化窒化珪素膜２と２とは別種の酸化窒化珪素膜３が形成され、その上に島状半導体層４が形成されている。ここでは、酸化窒化珪素膜２と３のうち３が本発明を適用して形成される酸化窒化珪素膜とした。つまり、酸化窒化珪素膜２を形成後、前記膜表面にN2Oプラズマ処理を行い、前記プラズマ処理と連続処理で形成される酸化窒化珪素膜とした。
【００３０】
図１に示した構成をもつＴＦＴ作製時に、酸化窒化珪素膜２表面にＮ ２ Ｏプラズマ処理を行った場合と行わなかった場合の酸化窒化珪素膜２と３界面中の炭素及びリン濃度変化を図２に表２の結果をもとに模式的に示した。このように、図１に示した下地膜は、酸化窒化珪素膜２の表面にＮ２Ｏプラズマ処理を行い連続して酸化窒化珪素膜３を形成することによって界面中の炭素及びリン濃度は減少し、図２に示したような濃度分布を示す構成となる。また、ここでは一例として積層下地膜に適用しているが、ゲート絶縁膜、層間絶縁膜にも類似した炭素及びリン濃度の減少を伴う膜中濃度構成として適用する。
【００３１】
本発明の構成に適したプラズマCVD装置の一例を図３に示した。図３に示すプラズマCVD装置は、ロード／アンロード室１０１、搬送室１０２、反応室１０３を備えた装置である。各部屋は仕切り弁１０４、１０５で分離されている。各部屋には真空ポンプなどを備えた減圧手段１１２ａ〜１１２ｃがそれぞれ接続している。ロード／アンロード室１０１には基板１０７と該基板を保持するカセット１０６があり、搬送室１０２に設けた搬送手段１０８により反応室１０３へ移送される。反応室１０３にはプラズマ発生手段（RF電源）１０９、基板加熱手段１１０、ガス供給手段１１１が備えられ、この部屋でグロー放電プラズマを利用したプラズマ処理及び酸化窒化珪素膜の形成が行われる。ガス供給手段１１１はSiH4、N2Oなどのガスが流量を制御して供給できるようになっている。
【００３２】
成膜したいサンプル基板１０７を装置のロード室１０１にセットし、真空引きをする。このとき、サンプルはカセット１０６のアルミで構成された治具におさまっており、すでに絶縁膜あるいは半導体膜が成膜された状態となっている。サンプルのセットされたロード／アンロード室１０１と搬送室１０２、反応室１０３の圧力が一定になったら、サンプル１０７を反応室１０３へ搬送する。
【００３３】
サンプル１０７が搬送された反応室１０３は、まず、ドライポンプ及びターボ分子ポンプで高真空に排気し、そこへN2Oを導入し圧力を一定にコントロールした後、13.56 MHzからなるRF電源１０９によってプラズマを発生させる。処理時間5〜60［sec.］のプラズマ処理を行ってサンプル表面の炭素及びリンを除去して清浄な状態をつくり、プラズマ処理と連続してN2Oと共にSiH4をチャンバー中に導入し酸化窒化珪素膜を成膜する。成膜が終了したら、RFの発振と成膜ガスの導入を止めた後反応室１０３を真空引きし、サンプルの反応室への導入時と逆の手順でロード／アンロード室１０１にサンプルを戻す。
【００３４】
上記のようにして、酸化窒化珪素膜成膜前にN2Oプラズマ処理を行って、クリーンルーム環境から薄膜表面に吸着した炭素、リンといった汚染元素を取り除き、プラズマ処理と連続して酸化窒化珪素膜を成膜することにより、良質な界面状態を得ることができる。それにより、TFTの電気特性の低下や変動、基板内及び基板間でのTFTの電気特性のバラツキ、信頼性の低下を低減させることができる。さらに、汚染元素を除去して薄膜表面を清浄化することによって酸化窒化珪素膜と被積層薄膜との密着性が向上するため、酸化窒化珪素膜と性質の異なる薄膜上に良質な界面状態を持たせた状態で酸化窒化珪素膜を成膜することができる。また、処理時間の短縮化が可能となる。
【００３５】
【実施例】
[実施例１]
本実施例では、CMOS回路を形成するのに必要なｎチャネル型TFTとpチャネル型TFTを同一基板上に作製する方法について、工程に従って図４と図５を用いて説明する。ここでは、本発明の下層に良好な界面状態をもつ酸化窒化珪素膜から成る絶縁膜を、TFTの下地膜、ゲート絶縁膜、および層間絶縁膜に適用した。
【００３６】
図４（A）において、基板２０１にはコーニング社の#7059ガラスや#1737ガラス基板などに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる。このようなガラス基板には微量ではあるがナトリウムなどのアルカリ金属元素が含まれていた。このようなガラス基板は熱処理時の温度により数ppm〜数十ppm程度収縮するので、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。この基板２０１のTFTを形成する表面には、基板２０１から前記アルカリ金属元素やその他の不純物の汚染を防ぐために下地膜２０２を形成する。下地膜２０２は、SiH4、NH3、N2Oから作製する酸化窒化珪素膜２０２ａと、SiH4、N2Oから作製する酸化窒化珪素膜２０２ｂで形成する。酸化窒化珪素膜２０２ａは10〜100 nm（好ましくは20〜60 nm）の厚さで形成し、酸化窒化珪素膜２０２ｂは10〜200 nm（好ましくは20〜100 nm）の厚さで形成する。
【００３７】
これらの膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化珪素膜２０２ａは、ＳｉＨ４を１０ＳＣＣＭ、ＮＨ ３ を１００ＳＣＣＭ、Ｎ ２ Ｏを２０ＳＣＣＭとして反応室に導入し、基板温度３２５℃、反応圧力０．３Ｔｏｒｒ、放電電力密度０．４１Ｗ／ｃｍ２、放電周波数１３．５６ＭＨｚという条件で成膜した。この酸化窒化珪素膜２０２ａを成膜したあと、ゴミ対策など膜を安定して供給するためにチャンバーをクリーニングしてもよい。その間、酸化窒化珪素膜２０２ａを成膜した基板はチャンバー外に出されるため、クリーンルーム環境の影響を受け汚染元素である炭素やリンなどが膜表面に吸着する。そこで、酸化窒化珪素膜２０２ｂを成膜する前に汚染元素を除去するためＮ２Ｏを９００ＳＣＣＭ導入し、基板温度を３２５℃、反応圧力１．２Ｔｏｒｒ、放電電力密度０．１０Ｗ／ｃｍ２、放電周波数１３．５６ＭＨｚという条件でプラズマ処理を６０ｓｅｃ．行った。その間、不安定であったチャンバー中の基板温度、反応圧力、放電電力密度などが安定する。そしてそのままプラズマ処理と連続してＳｉＨ４を２７ＳＣＣＭ導入し、酸化窒化珪素膜２０２ｂを成膜した。酸化窒化珪素膜２０２ｂの基板温度、反応圧力、放電電力密度、放電周波数はＮ２Ｏプラズマ処理と同条件となる。
【００３８】
ここで作製した酸化窒化珪素膜２０２ａは、密度が9.28×1022／cm3であり、フッ化水素アンモニウム（NH4HF2）を7.13％とフッ化アンモニウム（NH4F）を15.4％含む混合溶液（ステラケミファ社製、商品名LAL 500）の20℃におけるエッチング速度が63 nm／minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００３９】
次に、25〜80 nm（好ましくは30〜60 nm）の厚さで非晶質構造を有する半導体層２０３ａを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマCVD法で非晶質珪素膜を55 nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜２０２と非晶質半導体層２０３ａとは両者を連続形成しても良い。例えば、前述のように酸化窒化珪素膜２０２ａと酸化窒化珪素膜２０２ｂをプラズマCVD法で成膜後、反応ガスをSiH4、N2OからSiH4とH2或いはSiH4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化珪素膜２０２ｂの表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやVthの変動を低減させることができる。
【００４０】
そして、結晶化の工程を行い非晶質半導体層２０３ａから結晶質半導体層２０３ｂを形成する。例えば、レーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（RTA法）を適用すれば良い。RTA法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層２０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが肝要であり、400〜500℃で1時間程度の熱処理を行い、含有水素量を5 atomic％以下にしてから結晶化させることが望ましい。
【００４１】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００ｍＪ／ｃｍ２（代表的には３００〜４００ｍＪ／ｃｍ２）とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして結晶質半導体層を形成することができる。また、別な方法としてパルス発振型のＹＡＧレーザーを使用する方法がある。第２高調波（５３２ｎｍ）〜第３高調波を使用し、例えばレーザーパルス発振周波数１〜２００００Ｈｚ（好ましくは１０〜１０００Ｈｚ）、レーザーエネルギー密度を２００〜６００ｍＪ／ｃｍ２（代表的には３００〜５００ｍＪ／ｃｍ ２ ）とする。そして、線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９０％として行う。第２高調を使うと、半導体層の内部にも均一に熱が伝わり、照射エネルギー範囲が多少ばらついても結晶化が可能となる。それにより、加工マージンがとれるため、結晶化のバラツキが少なくなる。また、パルス周波数が高いのでスループットが向上する。
【００４２】
熱アニール法による場合にはファーネスアニール炉を用い、窒素雰囲気中で600〜660℃程度の温度でアニールを行う。いずれにしても非晶質半導体層を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質半導体層の厚さは当初の非晶質半導体層の厚さ（本実施例では55 nm）よりも1〜15％程度減少する。
【００４３】
そして、結晶質半導体層２０３ｂ上にフォトレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割して島状半導体層２０４、２０５ａを形成し活性層とする。ドライエッチングにはCF4とO2の混合ガスを用いた。その後、プラズマCVD法や減圧CVD法、またはスパッタ法により50〜100 nmの厚さの酸化珪素膜によるマスク層２０６を形成する。例えば、プラズマCVD法による場合、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：TEOS）とO2とを混合し、反応圧力40 Pa、基板温度300〜400℃とし、高周波（13.56 MHz）電力密度0.5〜0.8 W／cm2で放電させ、100〜150 nm代表的には130 nmの厚さに形成する。
【００４４】
そしてフォトレジストマスク２０７を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２０５ａにＶｔｈを制御する目的で１×１０１６〜５×１０１７ａｔｏｍｓ／ｃｍ ３ 程度の濃度でｐ型を付与する不純物元素を添加する。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。ここではイオンドープ法でジボラン（Ｂ２Ｈ６）を用いホウ素（Ｂ）を添加した。ホウ素（Ｂ）添加は必ずしも必要でなく省略しても差し支えないが、ホウ素（Ｂ）を添加した半導体層２０５ｂはｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することができた。
【００４５】
nチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層２０５ｂに選択的に添加する。半導体に対してn型を付与する不純物元素には、リン（P）、砒素（As）、アンチモン（Sb）など周期律表第１５族の元素が知られている。フォトレジストマスク２０８を形成し、ここではリン（P）を添加すべく、フォスフィン（PH3）を用いたイオンドープ法を適用した。形成される不純物領域２０９におけるリン（P）濃度は2×1016〜5×1019 atoms／cm3の範囲とする。本明細書中では、不純物領域２０９に含まれるn型を付与する不純物元素の濃度を（n-）と表す。
【００４６】
次に、マスク層２０６を純水で希釈したフッ酸などのエッチング液により除去する。そして、図４（D）と図４（E）で島状半導体層２０５ｂに添加した不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中500〜600℃で1〜4時間の熱アニールや、レーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光（波長248 nm）を用い、線状ビームを形成して、発振周波数5〜50 Hz、エネルギー密度100〜500 mJ／cm2として線状ビームのオーバーラップ割合を80〜98％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００４７】
次に、ゲート絶縁膜２１０をプラズマCVD法により40〜150 nmの厚さで珪素を含む絶縁膜で形成する。まず、ゲート絶縁膜の成膜に先立って、プラズマ処理を行い、活性層表面の清浄化を行う。プラズマ処理は、N2Oを400 SCCM導入し、基板温度を400℃、反応圧力0.3 Torr、放電電力密度0.4 W／cm2、放電周波数13.56 MHzという条件でプラズマを生成して1分間処理した。これにより、島状半導体層２０４、２０５ｂの表面に吸着している炭素やリン汚染物を除去することができる。また、N2Oプラズマ処理により、被堆積表面の最表面およびその近傍が酸化され、ゲート絶縁膜との界面準位密度を低減させるなどの好ましい作用がある。ゲート絶縁膜２１０成膜はこのプラズマ処理と連続して、前述の酸化窒化珪素膜２０２ｂと同様に、N2Oを導入したまま SiH4を4 SCCM導入し、N2Oプラズマ処理と同様の基板温度、反応圧力、放電電力密度、放電周波数で行った。
【００４８】
ゲート絶縁膜２１０上には、ゲート電極を形成するために導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施例では、導電性の窒化物金属膜から成る導電層（A）２１１と金属膜から成る導電層（B）２１２とを積層させた。導電層（B）２１２はタンタル（Ta）、チタン（Ti）、モリブデン（Mo）、タングステン（W）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはMo−W合金膜、Mo−Ta合金膜）で形成すれば良く、導電層（A）２１１は窒化タンタル（TaN）、窒化タングステン（WN）、窒化チタン（TiN）膜、窒化モリブデン（MoN）などで形成する。また、導電層（A）２１１はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（B）２１２は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30 ppm以下とすると良かった。例えば、タングステン（W）は酸素濃度を30 ppm以下とすることで20μΩcm以下の比抵抗値を実現することができた。
【００４９】
導電層（A）２１１は10〜50 nm（好ましくは20〜30 nm）とし、導電層（B）２１２は200〜400 nm（好ましくは250〜350 nm）とすれば良い。本実施例では、導電層（A）２１１に30 nmの厚さのTaN膜を、導電層（B）２１２には350 nmのTa膜を用い、いずれもスパッタ法で形成した。TaN膜はTaをターゲットとしてスパッタガスにArと窒素との混合ガスを用いて成膜した。TaはスパッタガスにArを用いた。また、これらのスパッタガス中に適量のXeやKrを加えておくと、膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用するのに適しているが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。TaN膜はα相に近い結晶構造を持つので、この上にTa膜を形成すればα相のTa膜が容易に得ることができる。尚、図示しないが、導電層（A）２１１の下に2〜20 nm程度の厚さでリン（P）をドープした珪素膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（A）または導電層（B）が微量に含有するアルカリ金属元素がゲート絶縁膜２１０に拡散するのを防ぐことができる。いずれにしても、導電層（B）は抵抗率を10〜500μΩcmの範囲ですることが好ましい。
【００５０】
次に、フォトレジストマスク２１３を形成し、導電層（A）２１１と導電層（B）２１２とを一括でエッチングしてゲート電極２１４、２１５を形成する。例えば、ドライエッチング法によりCF4とO2の混合ガス、またはCl2を用いて1〜20 Paの反応圧力で行うことができる。ゲート電極２１４、２１５は、導電層（A）から成る２１４ａ、２１５ａと、導電層（B）から成る２１４ｂ、２１５ｂとが一体として形成されている。この時、nチャネル型TFTのゲート電極２１５は不純物領域２０９の一部と、ゲート絶縁膜２１０を介して重なるように形成する。また、ゲート電極は導電層（B）のみで形成することも可能である。
【００５１】
次いで、pチャネル型TFTのソース領域およびドレイン領域とする不純物領域２１７を形成する。ここでは、ゲート電極２１４をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTを形成する島状半導体層はフォトレジストマスク２１６で被覆しておく。そして、不純物領域２１７はジボラン（B2H6）を用いたイオンドープ法で形成する。この領域のボロン（B）濃度は3×1020〜3×1021 atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域２１７に含まれるp型を付与する不純物元素の濃度を（p+）と表す。
【００５２】
次に、nチャネル型TFTのソース領域またはドレイン領域を形成する不純物領域２１８の形成を行った。ここでは、フォスフィン（PH3）を用いたイオンドープ法で行い、この領域のリン（P）濃度を1×1020〜1×1021 atoms／cm3とした。本明細書中では、ここで形成された不純物領域２１８に含まれるn型を付与する不純物元素の濃度を（n+）と表す。不純物領域２１７にも同時にリン（P）が添加されるが、既に前の工程で添加されたボロン（B）濃度と比較して不純物領域２１７に添加されたリン（P）濃度はその1／2〜1／3程度なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはなかった。
【００５３】
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に、レーザーアニール法、またはラピッドサーマルアニール法（RTA法）で行うことができる。アニール処理は酸素濃度が1 ppm以下、好ましくは0.1 ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。また、アニール処理の前に、50〜200 nmの厚さの保護絶縁層２１９を酸化窒化珪素膜や酸化珪素膜などで形成すると良い。酸化窒化珪素膜２０２ｂと同条件で成膜すると、密着性の向上や長期信頼性の向上が図れるため良い。また、保護絶縁膜２１９を酸化窒化珪素膜で形成する場合、本発明を適用してもよく、適用した場合ゲート電極外に露出したゲート絶縁膜表面に付着した炭素やリンを除去することができる。
【００５４】
活性化の工程の後、さらに、3〜100％の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００５５】
その後、保護絶縁層２１９上にさらに酸化窒化珪素膜２０２ｂと同条件で酸化窒化珪素膜を成膜して層間絶縁層２２０を形成する。この層間絶縁膜２２０形成時にも本発明を適用することができる。つまり、N2Oを900 SCCM導入してプラズマ処理をした後、連続してSiH4を27 SCCM導入し、基板温度を325℃、反応圧力1.2 Torr、放電電力密度0.10 W／cm2、放電周波数13.56 MHzで、500〜1500nm（好ましくは600〜800 nm）の厚さで酸化窒化珪素膜２２０を成膜した。
【００５６】
そして、層間絶縁層２２０および保護絶縁層２１９にTFTのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２２１、２２４と、ドレイン配線２２２、２２３を形成する。図示していないが、本実施例ではこの電極を、Ti膜を100 nm、Tiを含むアルミニウム膜300 nm、Ti膜150 nmをスパッタ法で連続して形成した3層構造の積層膜とした。
【００５７】
次に、パッシベーション膜２２５として、窒化珪素膜または酸化窒化珪素膜を50〜50 nm（代表的には100〜300 nm）の厚さで形成する。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られる。例えば、3〜100％の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱処理を行うと良い。
【００５８】
こうして基板２０１上に、nチャネル型TFT２３４とpチャネル型TFT２３３とを完成させることができた。pチャネル型TFT２３３には、島状半導体層２０４にチャネル形成領域２２６、ソース領域２２７、ドレイン領域２２８を有している。nチャネル型TFT２３４には、島状半導体層２０５にチャネル形成領域２２９、ゲート電極２１５と重なるLDD領域２３０（以降、このようなLDD領域をLovと記す）、ソース領域２３２、ドレイン領域２３１を有している。このLov領域のチャネル長方向の長さは、チャネル長3〜8μmに対して、0.5〜3.0μm（好ましくは1.0〜1.5μm）とした。図５ではそれぞれのTFTをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５９】
上記の工程を経て、ＣＭＯＳ回路を形成するのに必要なｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを同一基板上に作製することができる。本実施例では本発明を適用可能なＴＦＴの下地膜、ゲート絶縁膜、および層間絶縁膜全てに応用したが、下地膜のみ、ゲート絶縁膜のみ、層間絶縁膜のみに適用しても良いし、それぞれ多様に組み合わせて適用しても良い。また、本実施例では、ゲート絶縁膜を半導体膜全面を覆うように形成しているが、半導体膜の一部に重なるようにゲート絶縁膜が形成され、このゲート絶縁膜の一部に重なるようにゲート電極が形成されるＴＦＴの構成において、ゲート電極形成後の絶縁膜形成に本発明を適用しても良く、この時、Ｎ ２ Ｏプラズマ処理は半導体膜とゲート絶縁膜の双方に対して一度に行われる。
【００６０】
［実施例２］
TFTの活性層とする結晶質半導体膜の作製方法は、レーザーアニール法のみに限定されるものでなく、レーザーアニール法と熱アニール法を併用しても良い。また、熱アニール法による結晶化は、特開平７−１３０６５２号公報で開示される触媒元素を用いる結晶化法にも応用することができる。その方法について図６を用いて説明する。
【００６１】
図６（Ａ）で示すように、実施例１と同様にして、基板２０１上に酸化窒化珪素膜２０２ａ、また、別な組成の酸化窒化珪素膜２０２ｂを形成する。酸化窒化珪素膜２０２ｂは、成膜前にＮ２Ｏプラズマ処理をしこのプラズマ処理と連続して成膜する本発明を適用しても良い。そしてプラズマＣＶＤ法やスパッタ法などで非晶質半導体膜２０３ａを２５〜８０ｎｍの厚さで形成する。例えば、非晶質珪素膜を５５ｎｍの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層２５０を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層２５０は、スピンコート法の他にスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５ｎｍの厚さに形成しても良い。
【００６２】
そして、図６（B）に示す結晶化の工程では、まず400〜500℃で1時間程度の熱処理を行い、非晶質珪素膜の含有水素量を5 atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中550〜600℃で1〜8時間の熱アニールを行う。以上の工程により結晶質半導体膜（結晶質珪素膜）２０３ｃを得ることができる。しかし、ここまでの工程で熱アニールによって作製された結晶質半導体膜２０３ｃは、透過型電子顕微鏡などで微視的に観察すると複数の結晶粒から成り、その結晶粒の大きさとその配置は一様ではなくランダムなものである。また、ラマン分光法からスペクトルや、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがある。
【００６３】
このような結晶質半導体膜２０３ｃの結晶性をより高めるために、レーザーアニール法をこの段階で実施すると有効である。レーザーアニール法では結晶質半導体膜２０３ｃを一旦溶融状態にしてから再結晶化させるため、上記目的を達成することができる。例えば、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を用い、光学系で線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ ２ として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして、結晶質半導体膜２０３ｃの結晶性をより高めることができる。しかし、この状態で結晶質半導体膜２０３ｃの表面に残存する触媒元素の濃度は３×１０１０〜２×１０１１ａｔｏｍｓ／ｃｍ ２ であった。
【００６４】
そこで、特開平１０−２４７７３５号公報で開示されているゲッタリングの工程を続いて行うことは有効な手段の一つである。このゲッタリングの工程により結晶質半導体膜２０３ｃの触媒元素の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３にまで低減させることができる。まず、図６（Ｃ）に示すように、結晶質半導体膜２０３ｃの表面にマスク絶縁膜２５１を１５０ｎｍの厚さに形成し、パターニングにより開口部２５２を形成し、結晶質半導体膜の一部を露出させる。そして、リンを添加する工程を実施して、結晶質半導体膜２０３ｃにリン含有領域２５３を設ける。この状態で、図６（Ｄ）に示すように、窒素雰囲気中で５００〜８００℃（好ましくは５００〜５５０℃）、５〜２４時間、例えば５２５℃、１２時間の熱処理を行うと、リン含有領域２５３がゲッタリングサイトとして働き、結晶質珪素膜２０３ｃに残存している触媒元素をリン含有領域２５３に偏析させることができる。そして、マスク絶縁膜２５１とリン含有領域２５３を除去し、図６（Ｅ）に示すように島状半導体層２０４’、２０５’を形成することにより、結晶化の工程で使用した触媒元素の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以下にまで低減された結晶質珪素膜を得ることができる。
【００６５】
以降、実施例１における図４（C）からの工程に従えば、このような島状半導体層２０４'、２０５'を用いてTFTを完成させることができ、本発明を下地膜のみならず、ゲート絶縁膜、層間絶縁膜に適用することにより、炭素やリンが除去された良好な界面を有する絶縁膜を形成することができる。また、ゲッタリングの工程は、本実施例の方法に限定されるものではなく、後述するようにソース領域およびドレイン領域の活性化の工程において同時に行う方法もある。
【００６６】
［実施例３］
図７〜図９を用いて逆スタガー構造のTFTにおいて本発明の良好な界面を下端面にもつ絶縁膜を保護絶縁膜、層間絶縁膜などに適用した本実施例を説明する。
【００６７】
まず、基板５０１としてガラス基板、例えばコーニング社の＃1737基板を用意した。そして、基板５０１上にゲート電極５０２を形成した。ここでは、スパッタ法を用いて、タンタル（Ta）膜を200 nmの厚さに形成した。また、ゲート電極５０２を、窒化タンタル（TaN）膜（膜厚50 nm）とTa膜（膜厚250 nm）の2層構造としても良い。Ta膜はスパッタ法でArガスを用い、Taをターゲットとして形成するが、ArガスにXeガスを加えた混合ガスでスパッタすると内部応力の絶対値を2×109 dyn／cm2以下にすることができる（図７（A））。
【００６８】
そして、ゲート絶縁膜５０３、非晶質半導体層５０４を順次大気開放しないで連続形成した。ゲート絶縁膜５０３は、プラズマCVD法を用い窒素リッチな酸化窒化珪素膜５０３ａを25 nmの厚さに形成し、その上に５０３ａよりも酸素リッチな酸化窒化珪素膜５０３ｂ、つまり、本発明のN2Oプラズマ前処理を有する酸化窒化珪素膜を125 nmの厚さに形成する。プラズマ処理条件はここでは、N2Oを400 SCCM、基板温度を400℃、反応圧力0.3 Torr、放電電力密度0.40 W／cm2、放電周波数13.56 MHz、処理時間60 sec.で行った。酸化窒化珪素膜は前記条件の下、SiH4 400 SCCMを連続導入して形成した。また、非晶質半導体層５０４もプラズマCVD法を用い、20〜100 nm、好ましくは40〜75 nmの厚さに形成した（図７（B））。
【００６９】
そして、ファーネスアニール炉を用い、450〜550℃で1時間の熱処理を行った。この熱処理により非晶質半導体層５０４から水素を放出させ、残存する水素量を5 atomic％以下とする。その後、非晶質半導体層５０４を結晶化させる工程を行い、結晶質半導体層５０５を形成する。ここでの結晶化の工程は、レーザーアニール法や熱アニール法を用いれば良い。レーザーアニール法では、例えばKrFエキシマレーザー光（波長248 nm）を用い、線状ビームを形成して、発振パルス周波数30 Hz、レーザーエネルギー密度100〜500 mJ／cm2、線状ビームのオーバーラップ率を96％として非晶質半導体層の結晶化を行った（図７（C））。また、実施例２で説明した結晶化の方法を適用することもできる。
【００７０】
次に、こうして形成された結晶質半導体層５０５に密接してチャネル保護絶縁膜をする酸化窒化珪素膜５０６を２００ｎｍ形成した。成膜条件は実施例１の酸化窒化珪素膜２０２ｂと同条件で行った。この酸化窒化珪素膜５０６の成膜前にプラズマＣＶＤ装置の反応室内で実施例１に記載したＮ ２ Ｏ処理を行うことにより、結晶質半導体層５０５表面の炭素、リン汚染物が除去され、良質な界面が得られた。その後、裏面からの露光を用いたパターニング法により、酸化窒化珪素５０６に接したレジストマスク５０７を形成する。ここでは、ゲート電極５０２がマスクとなり、自己整合的にレジストマスク５０７を形成することができる。これは図示したようにレジストマスクの大きさは、光の回り込みによって、わずかにゲート電極の幅より小さくなった（図７（Ｄ））。
【００７１】
このレジストマスク５０７を用いて酸化窒化珪素膜５０６をエッチングして、チャネル保護絶縁膜５０８を形成した後、レジストマスク５０７は除去した。この工程により、チャネル保護絶縁膜５０８と接する領域以外の結晶質半導体層５０５の表面を露呈させた。このチャネル保護絶縁膜５０８は、後の不純物添加の工程でチャネル領域に不純物が添加されることを防ぐ役目を果すと共に、結晶質半導体層の界面準位密度を低減する効果があった（図７（E））。
【００７２】
次いで、フォトマスクを用いたパターニングによって、ｎチャネル型ＴＦＴの一部とｐチャネル型ＴＦＴの領域を覆うレジストマスク５０９を形成し、結晶質半導体層５０５の表面が露呈している領域にｎ型を付与する不純物元素を添加する工程を行った。そして、ｎ＋領域５１０ａを形成した。ここではイオンドープ法でフォスフィン（ＰＨ３）を用い、ドーズ量５×１０ １４ ａｔｏｍｓ／ｃｍ２、加速電圧１０ｋＶとしてリン（Ｐ）を添加した。また、上記レジストマスク５０９のパターンは実施者が適宣設定することによりｎ＋領域の幅が決定され、所望の幅を有するｎ−型領域、およびチャネル形成領域を形成することを可能としている（図８（Ａ））。
【００７３】
レジストマスク５０９を除去した後、保護絶縁膜５１１を形成した。この膜も良好な界面状態を持たせるべく酸化窒化珪素膜５０６と同様Ｎ ２ Ｏプラズマ前処理を行った後５０ｎｍの厚さに形成した（図８（Ｂ））。次いで、保護絶縁膜５１１が表面に設けられた結晶質半導体層にｎ型を付与する不純物元素を添加する工程を行い、ｎ−型領域５１２を形成した。但し、保護絶縁膜５１１を介してその下の結晶質半導体層に不純物を添加するために、保護絶縁膜５１１の厚さを考慮に入れ、適宣条件を設定する必要があった。ここでは、ドーズ量３×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧６０ｋＶとした。こうして形成されるｎ−領域５１２はＬＤＤ領域として機能させる（図８（Ｃ））。
【００７４】
次いで、ｎチャネル型ＴＦＴを覆うレジストマスク５１４を形成し、ｐチャネル型ＴＦＴが形成される領域にｐ型を付与する不純物元素を添加する工程を行った。ここでは、イオンドープ法でジボラン（Ｂ ２ Ｈ ６ ）を用い、ボロン（Ｂ）を添加した。ドーズ量は４×１０１５ａｔｏｍｓ／ｃｍ２、加速電圧３０ｋＶとしてｐ＋領域を形成した（図８（Ｄ））。そして、レーザーアニールまたは熱アニールによる不純物元素の活性化の工程を行った。（図８（Ｅ））。その後、チャネル保護絶縁膜５０８と保護絶縁膜５１１をそのまま残し、公知のパターニング技術により結晶性半導体層を所望の形状にエッチングした（図９（Ａ））。
【００７５】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域５１５、ドレイン領域５１６、ＬＤＤ領域５１７、５１８、チャネル形成領域５１９が形成され、ｐチャネル型ＴＦＴのソース領域５２１、ドレイン領域５２２、チャネル形成領域５２０が形成された。次いで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って第１の層間絶縁膜５２３を１００〜５００ｎｍの厚さに形成した（図９（Ｂ））。第１の層間絶縁膜５２３も良好な界面状態を持たせるべく酸化窒化珪素膜５０６と同様Ｎ２Ｏプラズマ前処理を伴って作製される酸化窒化珪素膜を用いても良い。そして、さらに第２の層間絶縁膜５２４を１００〜５００ｎｍの厚さに形成した（図９（Ｃ））。第２の層間絶縁膜５２４も良好な界面状態を持たせるべく酸化窒化珪素膜５０６と同様Ｎ ２ Ｏプラズマ前処理を伴って作製される酸化窒化珪素膜を用いても良い。
【００７６】
この状態で１回目の水素化の工程を行った。この工程は、例えば、3〜100％の水素雰囲気中で300〜550℃、好ましくは350〜500℃の熱処理を1〜12時間行えば良い。または、プラズマ化された水素を含む雰囲気中で同様の温度で10〜60分の処理を行っても良い。
【００７７】
第１の層間絶縁膜５２３と第２の層間絶縁膜５２４はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのTFTのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極５２５、５２７とドレイン電極５２６を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100 nm、Tiを含むAl膜300 nm、Ti膜150 nmをスパッタ法で連続して形成した３層構造の電極として用いた（図９（D））。
【００７８】
さらに、パッシベーション膜５２８を形成する工程を行った。パッシベーション膜はプラズマCVD法でSiH4、N2O、NH3から形成される酸化窒化珪素膜、またはSiH4、N2、NH3から作製される窒化珪素膜で形成する。まず、膜の形成に先立ってN2O、N2、NH3等を導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第２の層間絶縁膜中にも供給され、基板を200〜500℃に加熱しておけば、水素を第１の層間絶縁膜やさらにその下層側にも拡散させることができ、２回目の水素化の工程とすることができた。パッシベーション膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で300〜550℃の加熱処理を1〜12時間の加熱処理により行うことにより行なった。このとき水素は、パッシベーション膜５２８から第２の層間絶縁膜５２４へ、第２の層間絶縁膜５２４から第１の層間絶縁膜５２３へ、そして第１の層間絶縁膜５２３から結晶質半導体層へと水素が拡散して結晶質半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、パッシベーション膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００７９】
以上の工程により、pチャネル型TFTとnチャネル型TFTを同一基板上に逆スタガー型の構造で形成することができる。本実施例では本発明を適用可能なTFTの保護絶縁膜、層間絶縁膜全てに応用したが、保護絶縁膜のみ、層間絶縁膜のみに適用しても良いし、それぞれ組み合わせて適用しても良い。
【００８０】
［実施例４］
本実施例を図１０〜図１４にて説明する。ここでは画素部の画素TFTと、画素部の周辺に設けられる駆動回路のTFTを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるCMOS回路と、サンプリング回路を形成するnチャネル型TFTとを図示することにする。
【００８１】
図１０（Ａ）において、基板８０１にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この基板８０１のＴＦＴを形成する表面に下地膜８０２を形成する。下地膜８０２は、基板８０１からのアルカリ金属元素をはじめとする不純物拡散を防ぐために、プラズマＣＶＤ法でＳｉＨ４、Ｎ２Ｏ、ＮＨ３から作製される酸化窒化珪素膜８０２ａを５０ｎｍの厚さに形成した。さらにその上に、本発明のＮ ２ Ｏプラズマ前処理を有するＳｉＨ４、Ｎ２Ｏから形成される酸化窒化珪素膜を１００ｎｍ成膜して下地膜８０２とした。成膜条件は実施例１の酸化窒化珪素膜２０２ｂと同条件で行った。
【００８２】
次に、25〜80 nm（好ましくは30〜60 nm）の厚さで非晶質構造を有する半導体層８０３ａを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質珪素膜を55 nmの厚さに形成した。また、下地膜８０２と非晶質構造を有する半導体層８０３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜８０２を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやVthの変動を低減させることができる（図１０（A））。
【００８３】
そして、公知の結晶化技術を使用して非晶質構造を有する半導体層８０３ａから結晶質半導体層８０３ｂを形成する。ここでは、非晶質構造を有する半導体層８０３ａに非晶質珪素膜を用いたので、この膜から結晶質珪素膜を形成する。その方法は、レーザーアニール法や熱アニール法（固相成長法）を適用すれば良いが、ここでは実施例２で述べた特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層８０３ｂを形成した。まず、重量換算で10 ppmの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層を形成した（図示せず）。触媒元素にはニッケル（Ni）、ゲルマニウム（Ge）、鉄（Fe）、パラジウム（Pd）、スズ（Sn）、鉛（Pb）、コバルト（Co）、白金（Pt）、銅（Cu）、金（Au）などである。結晶化の工程では、まず400〜500℃で1時間程度の熱処理を行い、非晶質珪素膜の含有水素量を5 atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中550〜600℃で1〜8時間の熱アニールを行う以上の工程までで結晶質珪素膜を得ることができる。この状態で表面に残存する触媒元素の濃度は3×1010〜2×1011 atoms／cm2であった。その後、結晶化率を高めるためにレーザーアニール法を併用しても良い。例えば、XeClエキシマレーザー（波長308 nm）を用い、光学系で線状ビームを形成して、発振周波数5〜50 Hz、エネルギー密度100〜500 mJ/cm2として線状ビームのオーバーラップ割合を80〜98％として照射する。このようにして、結晶性半導体層８０３ｂを得る（図１０（B））。
【００８４】
そして、結晶質半導体層８０３ｂをエッチング処理して島状に分割し、島状半導体層８０４〜８０７を形成し活性層とする。その後、プラズマCVD法や減圧CVD法、またはスパッタ法により50〜100 nmの厚さの酸化珪素膜によるマスク層８０８を形成する。例えば、減圧CVD法でSiH4とO2との混合ガスを用い、266 Paにおいて400℃に加熱して酸化珪素膜を形成する（図１０（C））。
【００８５】
そしてチャネルドープ工程を行う。まず、フォトレジストマスク８０９を設け、nチャネル型TFTを形成する島状半導体層８０５〜８０７の全面にVthを制御する目的で1×1016〜5×1017atoms／cm3程度の濃度でp型を付与する不純物元素としてボロン（B）を添加した。ボロン（B）の添加はイオンドープ法で実施しても良いし、非晶質珪素膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（B）添加は必ずしも必要でないが、ボロン（B）を添加した半導体層８１０〜８１２はnチャネル型TFTのVthを所定の範囲内に収めるために形成することが好ましかった。このチャネルドープ工程は、実施形態２または実施形態３で示した方法で行っても良い（図１０（D））。
【００８６】
駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層８１０、８１１に選択的に添加する。そのため、あらかじめフォトレジストマスク８１３〜８１６を形成した。ここではリン（P）を添加すべく、フォスフィン（PH3）を用いたイオンドープ法を適用した。形成されたn-不純物領域８１７、８１８のリン（P）濃度は1×1017〜5 atoms／cm3のとする。また、不純物領域８１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（P）を添加した。（図１１（A））
【００８７】
次に、マスク層８０８をフッ酸などにより除去して、図１０（D）と図１１（A）の工程で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中500〜600℃で1〜4時間の熱アニールや、レーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光（波長248 nm）を用い、線状ビームを形成して、発振周波数5〜50 Hz、エネルギー密度100〜500 mJ／cm2として線状ビームのオーバーラップ割合を80〜98％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００８８】
そして、ゲート絶縁膜８２０をプラズマCVD法で40〜150 nmの厚さで形成する。実施例１に示されるゲート絶縁膜２１０と同様にN2Oプラズマ前処理を有する酸化窒化珪素膜をゲート絶縁膜として成膜した。これにより、島状半導体層８０４、８１０〜８１２とゲート絶縁膜８２０の界面はプラズマ処理の作用で、吸着している炭素やリンといったの汚染物質が取り除かれ清浄化される。また、N2Oプラズマ処理を導入することにより活性酸素が被堆積表面の最表面およびその近傍に供給され酸化し、ゲート絶縁膜との界面準位密度を低減させるなどの好ましい作用がある。（図１１（B））。
【００８９】
次に、ゲート電極を形成するために第１の導電層を成膜する。本実施例では導電性の窒化物金属膜から成る導電層（A）８２１と金属膜から成る導電層（B）８２２とを積層させた。ここでは、Taをターゲットとしたスパッタ法で導電層（B）８２２をタンタル（Ta）で250 nmの厚さに形成し、導電層（A）８２１は窒化タンタル（TaN）で50 nmの厚さに形成した（図１１（C））。
【００９０】
次に、フォトレジストマスク８２３〜８２７を形成し、導電層（A）８２１と導電層（B）８２２とを一括でエッチングしてゲート電極８２８〜８３１と容量配線８３２を形成する。ゲート電極８２８〜８３１と容量配線８３２は、導電層（A）から成る８２８ａ〜８３２ａと、導電層（B）から成る８２８ｂ〜８３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極８２９、８３０は不純物領域８１７、８１８の一部と、ゲート絶縁膜８２０を介して重なるように形成する（図１１（D））。
【００９１】
次いで、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極８２８をマスクとして、自己整合的に不純物領域を形成する。nチャネル型TFTが形成される領域はフォトレジストマスク８３３で被覆しておく。そして、ジボラン（B2H6）を用いたイオンドープ法でp+不純物領域８３４を1×1021 atoms／cm3の濃度で形成した（図１２（A））。
【００９２】
次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク８３５〜８３７を形成し、n型を付与する不純物元素が添加して不純物領域８３８〜８４２を形成した。これは、フォスフィン（PH3）を用いたイオンドープ法で行い、n+不純物領域８３８〜８４２の（P）濃度を5×1020 atoms／cm3とした。不純物領域８３８には、既に前工程で添加されたボロン（B）が含まれているが、それに比して1／2〜1／3の濃度でリン（P）が添加されるので、添加されたリン（P）の影響は考えなくても良く、TFTの特性に何ら影響を与えることはなかった（図１２（B））。
【００９３】
そして、画素部のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物添加の工程を行った。ここではゲート電極８３１をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加した。添加するリン（P）の濃度は5×1016 atoms／cm3とし、図１１（A）および図１２（A）と図１２（B）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的にはn--不純物領域８４３、８４４のみが形成される。（図１２（C））
【００９４】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（RTA法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が1 ppm以下、好ましくは0.1 ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。
【００９５】
この熱アニールにおいて、ゲート電極８２８〜８３１と容量配線８３２を形成するTa膜８２８ｂ〜８３２ｂは、表面から5〜80 nmの厚さでTaNから成る導電層（C）８２８ｃ〜８３２ｃが形成される。その他に導電層（B）８２８ｂ〜８３２ｂがタングステン（W）の場合には窒化タングステン（WN）が形成され、チタン（Ti）の場合には窒化チタン（TiN）を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極８２８〜８３２を晒しても同様に形成することができる。さらに、3〜100％の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱アニールを行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９６】
本実施例のように、島状半導体層を非晶質珪素膜から触媒元素を用いる結晶化の方法で作製した場合、島状半導体層中には微量（1×1017〜1×1019 atoms／cm3程度）の触媒元素が残留した。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（P）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（P）の濃度は図１２（B）で形成したn+不純物領域と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素を不純物領域８３８〜８４２に偏析させゲッタリングをすることができた。その結果不純物領域８３８〜８４２には1×1017〜1×1019 atoms／cm3程度の触媒元素が偏析した（図１２（D））。
【００９７】
図１５（A）および図１６（A）はここまでの工程におけるTFTの上面図であり、A−A'断面およびC−C'断面は図１２（D）のA−A'およびC−C'に対応している。また、B−B'断面およびD−D'断面は図１７（A）および図１８（A）の断面図に対応している。図１５および図１６の上面図はゲート絶縁膜を省略しているが、ここまでの工程で少なくとも島状半導体層８０４〜８０７上にゲート電極８２８〜８３１と容量配線８３２が図に示すように形成されている。
【００９８】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Al）や銅（Cu）を主成分とする導電層（D）で形成する。いずれにしても、第２の導電層の抵抗率は0.1〜10μΩcm程度とする。さらに、チタン（Ti）やタンタル（Ta）、タングステン（W）、モリブデン（Mo）から成る導電層（E）を積層形成すると良い。本実施例では、チタン（Ti）を0.1〜2重量％含むアルミニウム（Al）膜を導電層（D）８４５とし、チタン（Ti）膜を導電層（E）８４６として形成した。導電層（D）８４５は200〜400 nm（好ましくは250〜350 nm）とすれば良く、導電層（E）８４６は50〜200 nm（好ましくは100〜150 nm）で形成すれば良い（図１３（A））。
【００９９】
そして、ゲート電極に接続するゲート配線を形成するために導電層（E）８４６と導電層（D）８４５とをエッチング処理して、ゲート配線８４７、８４８と容量配線８４９を形成した。エッチング処理は最初にSiCl4とCl2とBCl3との混合ガスを用いたドライエッチング法で導電層（E）の表面から導電層（D）の途中まで除去し、その後リン酸系のエッチング溶液によるウェットエッチングで導電層（D）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【０１００】
図１５（B）および図１６（B）はこの状態の上面図を示し、A−A'断面およびC−C'断面は図１３（B）のA−A'およびC−C'に対応している。また、B−B'断面およびD−D'断面は図１７（B）および図１８（B）のB−B'およびD−D'に対応している。図１５（B）および図１６（B）において、ゲート配線８４７、８４８の一部は、ゲート電極８２８、８２９、８３１の一部と重なり電気的に接触している。この様子はB−B'断面およびD−D'断面に対応した図１７（B）および図１８（B）の断面構造図からも明らかで、第１の導電層を形成する導電層（C）と第２の導電層を形成する導電層（D）とが電気的に接触している。
【０１０１】
第１の層間絶縁膜８５０は５００〜１５００ｎｍの厚さで形成した。ここでは、本発明のＮ ２ Ｏプラズマ前処理を有する酸化窒化珪素膜を実施例１の酸化窒化珪素膜２０２ｂと同じ条件で成膜して形成し、良好な界面状態を保有させた。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線８５１〜８５４と、ドレイン配線８５５〜８５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【０１０２】
次に、パッシベーション膜８５９として、窒化珪素膜、酸化珪素膜、または酸化窒化珪素膜を50〜500 nm代表的には100〜300 nm）の厚さで形成する。いずれにしてもパッシベーション膜は緻密な膜となるように形成して外部からの水分を遮断し、また、この後行う２回目の水素化の工程においてキャップ層としての機能を付加させておく。例えば、パッシベーション膜８５９を緻密な窒化珪素膜で200 nmの厚さに形成し、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られる。これは、3〜100％の水素を含む雰囲気中、或いは窒素雰囲気中で、300〜500℃で1〜12時間の熱処理を行うと良い。勿論、水素化処理はこのような方法の他に、前述の窒化珪素膜を成膜する前に行うあるいはプラズマ水素化法を用いても同様の効果が得られる。さらに、このプラズマ水素化と、上述の水素化を併用しても良い。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜８５９に開口部を形成しておいても良い。（図１３（C））
【０１０３】
図１５（C）および図１６（C）のはこの状態の上面図を示し、A−A'断面およびC−C'断面は図１３（C）のA−A'およびC−C'に対応している。また、B−B'断面およびD−D'断面は図１７（C）および図１８（C）のB−B'およびD−D'に対応している。図１５（C）と図１６（C）では第１の層間絶縁膜を省略して示すが、島状半導体層８０４、８０５、８０７の図示されていないソースおよびドレイン領域にソース配線８５１、８５２、８５４とドレイン配線８５５、８５６、８５８が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
【０１０４】
その後、有機樹脂からなる第２の層間絶縁膜８６０を1.0〜1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。そして、第２の層間絶縁膜８６０にドレイン配線８５８に達するコンタクトホールを形成し、画素電極８６１、８６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウムスズ（ITO）膜を100 nmの厚さにスパッタ法で形成した。（図１４）
【０１０５】
こうして同一基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができた。駆動回路にはpチャネル型TFT１２０１、第１のnチャネル型TFT１２０２、第２のnチャネル型TFT１２０３、画素部には画素TFT１２０４、保持容量１２０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１０６】
駆動回路のpチャネル型TFT１２０１には、島状半導体層８０４にチャネル形成領域１２０６、ソース領域１２０７ａ、１２０７ｂ、ドレイン領域１２０８ａ，１２０８ｂを有している。第１のnチャネル型TFT１２０２には、島状半導体層８０５にチャネル形成領域１２０９、ゲート電極８２９と重なるLDD領域（Lov）１２１０、ソース領域１２１１、ドレイン領域１２１２を有している。このLov領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜1.5μmとした。第２のnチャネル型TFT１２０３には、島状半導体層８０６にチャネル形成領域１２１３、Lov領域とLoff領域（ゲート電極と重ならないLDD領域であり、以降Loff領域と記す）１２１４、１２１５、ソース領域またはドレイン領域１２１６、１２１７とが形成され、このLoff領域のチャネル長方向の長さは0.3〜2.0μm、好ましくは0.5〜1.5μmである。画素TFT１２０４には、島状半導体層８０７にチャネル形成領域１２１８、１２１９、Loff領域１２２０〜１２２３、ソースまたはドレイン領域１２２４〜１２２６を有している。Loff領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.5〜2.5μmである。さらに、容量配線８３２、８４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT１２０４のドレイン領域１２２６に接続し、n型を付与する不純物元素が添加された半導体層１２２７とから保持容量１２０５が形成されている。図１４では画素TFT１２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【０１０７】
以上のような工程を経て、ここでは画素部の画素TFTと、画素部の周辺に設けられる駆動回路のTFTを同一基板上に作製することができる。
【０１０８】
［実施例５］
本実施例では、実施例４で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図２０に示すように、図１４の状態のアクティブマトリクス基板に対し、配向膜１８０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板１８０２には、遮光膜１８０３、透明導電膜１８０４および配向膜１８０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料１８０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図２０に示すアクティブマトリクス型液晶表示装置が完成する。
【０１０９】
次に、このアクティブマトリクス型液晶表示装置の構成を、図２１の斜視図および図２２の上面図を用いて説明する。尚、図２１と図２２は、図１０〜図１４と図１９、図２０の断面構造図と対応付けるため、共通の符号を用いている。また、図２２で示すE―E’に沿った断面構造は、図１４に示す画素マトリクス回路の断面図に対応している。
【０１１０】
図２１においてアクティブマトリクス基板は、ガラス基板８０１上に形成された、画素部１７０６と、走査信号駆動回路１７０４と、画像信号駆動回路１７０５で構成される。表示領域には画素TFT１２０４が設けられ、周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査信号駆動回路１７０４と、画像信号駆動回路１７０５はそれぞれゲート配線８４８とソース配線８５４で画素ＴＦＴ１２０４に接続している。また、FPC（Flexible Print Circuit）１９３１が外部入力端子１９３４に接続され、入力配線１７０２、１７０３でそれぞれの駆動回路に接続している。
【０１１１】
図２２は表示領域１７０６のほぼ一画素分を示す上面図である。ゲート配線８３１は、図示されていないゲート絶縁膜を介してその下の半導体層８１２と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、n--領域でなるLoff領域が形成されている。また、８６３はソース配線８５４とソース領域１２２４とのコンタクト部、８６４はドレイン配線８５８とドレイン領域１２２６とのコンタクト部、８６５はドレイン配線８５８と画素電極８６１のコンタクト部である。保持容量１２０５は、画素TFT１２０４のドレイン領域１２２６から延在する半導体層１２２７とゲート絶縁膜を介して容量配線８３２、８４９が重なる領域で形成されている。
【０１１２】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例４で説明した構造と照らし合わせて説明したが、実施例４の構成に限定されるものでなく、実施形態３で示した構成を実施例４に応用して完成させたアクティブマトリクス基板を用いても良い。いずれにしても、本発明の酸化窒化珪素膜による絶縁膜を用いたＴＦＴにより完成したアクティブマトリクス基板であれば、TFTの構造や回路配置などは設計上の課題として実施者が適宣設定すれば良い。
【０１１３】
［実施例６］
図１９は液晶表示装置の入出力端子、表示領域、駆動回路の配置の一例を示す図である。画素部１７０６にはm本のゲート配線とn本のソース配線がマトリクス状に交差している。例えば、画素密度がVGAの場合、480本のゲート配線と640本のソース配線が形成され、XGAの場合には768本のゲート配線と1024本のソース配線が形成される。表示領域の画面サイズは、13インチクラスの場合対角線の長さは340 mmとなり、18インチクラスの場合には460 mmとなる。このような液晶表示装置を実現するには、ゲート配線を実施例３で示したような低抵抗材料で形成する必要がある。ゲート配線の時定数（抵抗×容量）が大きくなると走査信号の応答速度が遅くなり、液晶を高速で駆動できなくなる。例えば、ゲート配線を形成する材料の比抵抗が100μΩcmである場合には6インチクラスの画面サイズがほぼ限界となるが、3μΩcmである場合には27インチクラスの画面サイズまで対応できる。
【０１１４】
表示領域１７０６の周辺には走査信号駆動回路１７０４と画像信号駆動回路１７０５が設けられている。これらの駆動回路におけるゲート配線の長さも表示領域の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例４で示したようなアルミニウム（Al）や銅（Cu）などの低抵抗材料でゲート配線を形成することが好ましい。また、本発明は入力端子１７０１から各駆動回路までを接続する入力配線１７０２、１７０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。
【０１１５】
一方、表示領域の画面サイズが2インチクラスの場合には、対角線の長さが45 mm程度となり、TFTを作製すると周辺に設ける駆動回路を含めても50×50mm2以内に収まる。このような場合には、実施例４で示したような低抵抗材料でゲート配線を形成することは必ずしも必要でなく、TaやWなどのゲート電極を形成する材料と同じ材料でゲート配線を形成することも可能である。
【０１１６】
このような構成の液晶表示装置は、実施例４で完成させたアクティブマトリクス基板を用いて完成させることができる。また、実施例３で示した構成を実施例４に応用しても実施することができる。ここで示した回路配置のレイアウトは一例であり、走査信号駆動回路１７０４を表示領域１７０６の両側に設けても良い。いずれにしても、本発明の酸化窒化珪素膜による絶縁膜を用いたTFTで完成したアクティブマトリクス基板であれば、TFTの構造や回路配置などは設計上の課題として実施者が適宣設定すれば良い。
【０１１７】
［実施例７］
実施例１〜４では、TFTの活性層として非晶質半導体膜をレーザーアニール法や熱アニール法で結晶化させた結晶質半導体膜を用いる例を示した。しかし、活性層を非晶質珪素膜に代表される非晶質半導体膜で代用して、本発明の酸化窒化珪素膜を下地膜やゲート絶縁膜、または層間絶縁膜に適用することも可能である。
【０１１８】
［実施例８］
本実施例では、本発明をアクティブマトリクス型有機エレクトロルミネッセンス（有機EL）材料を用いた表示装置（有機EL表示装置）に適用した例を図２３で説明する。図２３（A）はガラス基板上に表示領域とその周辺に駆動回路を設けたアクティブマトリクス型有機EL表示装置の回路図を示す。この有機EL表示装置は、基板上に設けられた表示領域１１、X方向周辺駆動回路１２、Y方向周辺駆動回路１３から成る。この表示領域１１は、スイッチ用TFT２１３０、保持容量２１３２、電流制御用TFT２１３１、有機EL素子２１３３、X方向信号線１８ａ、１８ｂ、電源線１９ａ、１９ｂ、Y方向信号線２０ａ、２０ｂ、２０ｃなどにより構成される。
【０１１９】
図２３（B）はほぼ一画素分の上面図を示している。スイッチ用TFT２１３０は図１４に示すpチャネル型TFT１２０１と同様にして形成し、電流制御用TFT２１３１はnチャネル型TFT１２０３と同様にして形成すると良い。
【０１２０】
ところで、TFTの上方に向かって光を発光させる動作モードの有機EL表示装置の場合、画素電極をAlなどの反射性の電極で形成することになる。いずれにしても、実施例５で示した本発明により炭素、リンといった汚染物質を取り除いた良好な絶縁膜を有するアクティブマトリクス基板であれば自由な構成でアクティブマトリクス型有機ELを作製することができる。
【０１２１】
［実施例９］
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにEL型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピューター、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。それらの一例を図２４、２５に示す。
【０１２２】
図２４（A）はパーソナルコンピューターであり、マイクロプロセッサやメモリーなどを備えた本体３００１、画像入力部３００２、表示装置３００３、キーボード３００４で構成される。本発明の液晶表示装置や有機EL表示装置は表示装置３００３に適用できる。
【０１２３】
図２４（B）はビデオカメラであり、本体３１０１、表示装置３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６で構成される。本発明液晶表示装置や有機EL表示装置は表示装置３１０２に適用することができる。
【０１２４】
図２４（C）は携帯情報端末であり、本体３２０１、画像入力部３２０２、受像部３２０３、操作スイッチ３２０４、表示装置３２０５で構成される。本発明液晶表示装置や有機EL表示装置は表示装置３２０５に適用することができる。
【０１２５】
図２４（D）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３３０１、表示装置３３０２、スピーカー部３３０３、記録媒体３３０４、操作スイッチ３３０５で構成される。尚、記録媒体にはDVD（Digital Versatile Disc）やコンパクトディスク（CD）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明液晶表示装置や有機EL表示装置は表示装置３３０２に好適に利用することができる。
【０１２６】
図２５（A）はデジタルカメラであり、本体３４０１、表示装置３４０２、接眼部３４０３、操作スイッチ３４０４、受像部（図示しない）で構成される。本発明液晶表示装置や有機EL表示装置は表示装置３４０２に適用することができる。
【０１２７】
図２５（B）は携帯電話であり、本体３５０１、音声出力部３５０２、音声入力部３５０３、表示部３５０４、操作スイッチ３５０５、アンテナ３５０６等を含む。本願発明を音声出力部３５０２、音声入力部３５０３、表示部３５０４やその他の信号制御回路に適用することができる。
【０１２８】
図２５（C）はディスプレイであり、本体３６１２、支持台３６１３、表示部３６１４等を含む。本発明は表示部３６１４に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上（特に30インチ以上）のディスプレイには有利である。
【０１２９】
図２６（A）はフロント型プロジェクターであり、光源光学系および表示装置４６０１、スクリーン４６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図２６（B）はリア型プロジェクターであり、本体４７０１、光源光学系および表示装置４７０２、ミラー４７０３、スクリーン４７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１３０】
なお、図２６（C）に、図２６（A）および図２６（B）における光源光学系および表示装置４６０１、４７０２の構造の一例を示す。光源光学系および表示装置４６０１、４７０２は光源光学系４８０１、ミラー４８０２、４８０４〜４８０６、ダイクロイックミラー４８０３、ビームスプリッター４８０７、液晶表示装置４８０８、位相差板４８０９、投射光学系４８１０で構成される。投射光学系４８１０は複数の光学レンズで構成される。図２６（C）では液晶表示装置４８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２６（C）中、矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、IRフィルムなどを設けても良い。また、図２６（D）は図２６（C）における光源光学系４８０１の構造の一例を示した図である。本実施例では、光源光学系４８０１はリフレクター４８１１、光源４８１２、レンズアレイ４８１３、４８１４、偏光変換素子４８１５、集光レンズ４８１６で構成される。尚、図２６（D）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１３１】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１〜３の結晶化技術を用い、実施例１〜６のどのような組み合わせから成る構成を用いても実現することができる。
【０１３２】
【発明の効果】
上記のようにして、酸化窒化珪素膜成膜前にN2Oプラズマ処理を行ってクリーンルーム環境から薄膜表面に吸着した炭素、リンといった汚染元素を除去し、前記プラズマ処理と連続して酸化窒化珪素膜を成膜することにより、良質な界面状態を得ることができる。さらに、汚染元素を除去して薄膜表面を清浄化することによって酸化窒化珪素膜とプラズマ処理が行われる絶縁膜と半導体膜との密着性が向上するため、酸化窒化珪素膜と性質の異なる薄膜上に良質な界面状態を有する状態で酸化窒化珪素膜を成膜することができる。それにより、TFTの電気特性の低下や変動、基板内及び基板間でのTFTの電気特性のバラツキ、信頼性の低下を低減させることができる。また、酸化窒化珪素膜のソースガスであるN2Oを用いてプラズマ処理を行うため、ガス交換が不要で、チャンバー内の環境を安定化させる間に処理を行うことができ、それによって生産性が向上するとともに無駄なガスの排出が削減され、製造コストを低減させることができる。さらに、チャンバー内環境が安定化してから酸化窒化珪素膜を形成するため、基板間バラツキの低減につながる。
【図面の簡単な説明】
【図１】 本発明の構成の一例を説明する図。
【図２】 本発明の構成の一例を説明する図。
【図３】 本発明に適用するプラズマCVD装置の構成の一例を説明する図。
【図４】 TFTの作製工程を示す断面図。
【図５】 TFTの作製工程を示す断面図。
【図６】 結晶質半導体膜の作製工程を示す図。
【図７】 TFTの作製工程を示す断面図。
【図８】 TFTの作製工程を示す断面図。
【図９】 TFTの作製工程を示す断面図。
【図１０】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図１１】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図１２】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図１３】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図１４】 画素TFT、駆動回路のTFTの断面図。
【図１５】 駆動回路のTFTの作製工程を示す上面図。
【図１６】 画素TFTの作製工程を示す上面図。
【図１７】 駆動回路のTFTの作製工程を示す断面図。
【図１８】 画素TFTの作製工程を示す断面図。
【図１９】 液晶表示装置の入出力端子、配線、回路配置を示す上面図。
【図２０】 液晶表示装置の構造を示す断面図。
【図２１】 液晶表示装置の構造を示す斜視図。
【図２２】 表示領域の画素を示す上面図。
【図２３】 アクティブマトリクス型有機EL表示装置の構造を示す図。
【図２４】 半導体装置の一例を示す図。
【図２５】 半導体装置の一例を示す図。
【図２６】 プロジェクターの一例を示す図。
Claims (8)
- 亜酸化窒素を含む第１の雰囲気中でガラス基板上に第１の絶縁膜を形成する第１の工程と、
前記第１の絶縁膜表面を亜酸化窒素を含む第２の雰囲気中でプラズマ処理した後、亜酸化窒素を含む第３の雰囲気中で前記第１の絶縁膜上に第２の絶縁膜を形成する第２の工程と、
前記第２の絶縁膜上に、半導体膜を形成する第３の工程と、を有し、
前記第１乃至第３の工程は、大気開放せずに同一チャンバー内で連続して行われること特徴とする半導体装置の作製方法。 - ガラス基板上にゲート電極を形成する第１の工程と、
前記ゲート電極上に亜酸化窒素を含む第１の雰囲気中で第１の絶縁膜を形成する第２の工程と、
前記第１の絶縁膜表面を亜酸化窒素を含む第２の雰囲気中でプラズマ処理した後、亜酸化窒素を含む第３の雰囲気中で前記第１の絶縁膜上に第２の絶縁膜を形成する第３の工程と、
前記第２の絶縁膜上に、半導体膜を形成する第４の工程と、を有し、
前記第２乃至第４の工程は、大気開放せずに同一チャンバー内で連続して行われること特徴とする半導体装置の作製方法。 - 請求項２において、
前記半導体膜表面を前記第２の雰囲気中でプラズマ処理した後、亜酸化窒素を含む第３の雰囲気中で前記半導体膜上に密接してチャネル保護層を形成する第５の工程を有することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項３のいずれか一項において、
前記第１の絶縁膜及び前記第２の絶縁膜は、プラズマＣＶＤ法によって成膜することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一項において、
前記プラズマ処理により、前記第１の絶縁膜表面の炭素またはリンを低減することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一項において、
前記第１の絶縁膜はシラン、アンモニア、亜酸化窒素の混合ガスから形成された酸化窒化珪素膜であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項６のいずれか一項において、
前記第２の絶縁膜は水素濃度が０．１〜２ａｔｏｍｉｃ％、窒素濃度が０．１〜２ａｔｏｍｉｃ％、酸素濃度が６０〜６５ａｔｏｍｉｃ％の酸化窒化珪素膜であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項７のいずれか一項において、
前記第２の絶縁膜は珪素に対する酸素の組成比が１．７〜２、珪素に対する窒素の組成比が０．００２〜０．０６であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020139A JP4703862B2 (ja) | 2000-02-03 | 2001-01-29 | 半導体装置の作製方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-26878 | 2000-02-03 | ||
| JP2000026878 | 2000-02-03 | ||
| JP2000026878 | 2000-02-03 | ||
| JP2001020139A JP4703862B2 (ja) | 2000-02-03 | 2001-01-29 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001291872A JP2001291872A (ja) | 2001-10-19 |
| JP2001291872A5 JP2001291872A5 (ja) | 2008-01-31 |
| JP4703862B2 true JP4703862B2 (ja) | 2011-06-15 |
Family
ID=26584833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001020139A Expired - Fee Related JP4703862B2 (ja) | 2000-02-03 | 2001-01-29 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4703862B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200428470A (en) | 2003-06-05 | 2004-12-16 | Semiconductor Leading Edge Tec | Method for manufacturing semiconductor device |
| US7855153B2 (en) | 2008-02-08 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2506539B2 (ja) * | 1992-02-27 | 1996-06-12 | 株式会社ジーティシー | 絶縁膜の形成方法 |
-
2001
- 2001-01-29 JP JP2001020139A patent/JP4703862B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001291872A (ja) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9786787B2 (en) | Semiconductor device and fabrication method thereof | |
| US7588981B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9236400B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100736400B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP5668155B2 (ja) | 半導体装置 | |
| JP5244885B2 (ja) | 半導体装置の作製方法 | |
| US6673659B2 (en) | Semiconductor device and method of producing the same | |
| JP4785258B2 (ja) | 半導体装置及びその作製方法 | |
| JP4578618B2 (ja) | 半導体装置及びその作製方法 | |
| JP4703862B2 (ja) | 半導体装置の作製方法 | |
| JP4656685B2 (ja) | 半導体装置 | |
| JP2000133590A (ja) | 半導体装置およびその製造方法 | |
| JP5153921B2 (ja) | 表示装置、及び携帯情報端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |