KR20220114617A - 선택적 산화 및 단순화된 사전-세정 - Google Patents

선택적 산화 및 단순화된 사전-세정 Download PDF

Info

Publication number
KR20220114617A
KR20220114617A KR1020227024377A KR20227024377A KR20220114617A KR 20220114617 A KR20220114617 A KR 20220114617A KR 1020227024377 A KR1020227024377 A KR 1020227024377A KR 20227024377 A KR20227024377 A KR 20227024377A KR 20220114617 A KR20220114617 A KR 20220114617A
Authority
KR
South Korea
Prior art keywords
plasma
gas
substrate
dielectric
oxygen
Prior art date
Application number
KR1020227024377A
Other languages
English (en)
Other versions
KR102586610B1 (ko
Inventor
벤처키 메바키
정 지 리
이 쑤
유 레이
시안민 탕
켈빈 찬
알렉산더 얀센
필립 에이. 크라우스
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220114617A publication Critical patent/KR20220114617A/ko
Application granted granted Critical
Publication of KR102586610B1 publication Critical patent/KR102586610B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

유전체 표면 및 금속 표면을 포함하는 기판 표면의 유전체 표면을 선택적으로 산화시키기 위한 방법이 논의된다. 유전체 표면 및 금속 표면을 포함하는 기판 표면을 세정하기 위한 방법이 또한 논의된다. 개시된 방법들은 수소 가스 및 산소 가스로부터 생성된 플라즈마를 사용하여 유전체 표면을 산화시키고, 그리고/또는 기판 표면을 세정한다. 개시된 방법은 별도의 상충되는 산화 및 환원 반응들을 사용하지 않고 단일 단계에서 수행될 수 있다. 개시된 방법들은 일정한 온도에서 그리고/또는 단일 프로세싱 챔버 내에서 수행될 수 있다.

Description

선택적 산화 및 단순화된 사전-세정
[0001] 본 개시내용의 실시예들은 일반적으로 기판 표면의 선택적 산화 및/또는 세정 방법들에 관한 것이다. 보다 구체적으로, 본 개시내용의 실시예들은 금속 재료를 실질적으로 산화시키지 않으면서 유전체 또는 반도체 재료를 산화시키기 위한 방법들에 관한 것이다. 본 개시내용의 추가 실시예들은 단일 챔버 내에서 그리고/또는 단일 온도에서 유전체 및 금속 표면들을 갖는 기판 표면을 사전-세정하기 위한 방법들에 관한 것이다.
[0002] 재료 표면들의 산화 및 환원은 반도체 디바이스들의 제조에서 중요한 프로세스들이다. 이러한 반응들은 막 특성들을 변경하고, 다양한 증착 방식들로 표면들을 부동태화시키거나 활성화시키고, 그리고/또는 막 조성들을 변경하는 데 사용될 수 있다.
[0003] 많은 반도체 디바이스들은 금속 및 유전체 표면들을 모두 포함한다. 유전체 또는 반도체 재료들의 산화에 대한 현재의 접근법들은 금속들에 대해 선택적이지 않다. 금속 재료들의 불필요한 산화는 라인(line), 비아(via) 또는 접촉 저항의 증가들을 초래할 수 있다. 그리고, 금속 재료들에 대한 원치 않는 산화를 감소시키기 위한 프로세스들은 종종 유전체들을 손상시킬 수 있는 수소-기반 프로세스들을 사용한다. 따라서, 금속 및 유전체 표면들 모두를 갖는 기판들을 프로세싱하기 위한 현재 방법들은 교번하는 산화 및 환원 반응들에 의존하여 유전체/반도체를 산화시키고 금속 표면에 야기된 임의의 산화를 원상 회복시킨다.
[0004] 따라서, 금속 재료들에 비해 유전체 및 반도체 재료들에 선택적인 산화 프로세스에 대한 요구가 존재한다.
[0005] 많은 최신 반도체 제조 프로세스들은 기판 표면 상에 오염물들을 남길 수 있다. 또한, 장기 보관 또는 프로세싱 툴들(processing tools) 사이의 이송들은 기판 표면들을 오염물들에 노출시킬 수 있다. 많은 기판 프로세싱 방법들은 주어진 표면 화학적 성질에 매우 특정적이다. 따라서, 프로세싱 이전에 오염물들을 제거하기 위한 기판 표면들의 세정은 대부분의 반도체 제조 프로세스 흐름들에서 필수적인 부분이다.
[0006] 많은 반도체 디바이스들은 금속 및 유전체 표면들을 모두 포함한다. 이러한 표면들 각각은 프로세싱 이전에 제거될 필요가 있는 오염물을 포함할 수 있다. 불행하게도, 하나의 표면으로부터 오염물들을 제거하기 위한 프로세스는 다른 표면들을 손상시키거나 다른 방식으로 불리하게 변경시킬 수 있다.
[0007] 금속 및 유전체 표면들 모두를 갖는 기판들을 세정하는 현재 방법들은 교번하는 산화 및 환원 반응들에 의존하여 오염물들을 제거하고 다른 반응에 의해 야기된 임의의 손상을 원상 회복시킨다. 대부분의 세정 프로세스들은 기판 표면들을 충분히 세정하기 위해 적어도 3 번의 산화 또는 환원 반응 프로세스들을 필요로 한다. 그러나, 산화 및 환원 반응들은 전형적으로 상이한 온도들에서 수행된다. 따라서, 기판은 종종 프로세스들 사이에서 가열되거나 냉각되어야 한다. 또한, 산화 및 환원 반응들에 사용되는 프로세스 가스들은 종종 양립할 수 없다. 따라서, 기판은 종종 상이한 프로세스들을 위해 하나의 프로세싱 챔버(processing chamber)로부터 다른 프로세싱 챔버로 이송되어야 한다.
[0008] 따라서, 하나의 온도에서 수행되는 세정 프로세스에 대한 요구가 존재한다. 또한, 하나의 프로세싱 챔버 내에서 수행되는 세정 프로세스에 대한 요구가 존재한다.
[0009] 본 개시내용의 하나 이상의 실시예는 손상된 유전체 표면 및 환원된 금속 표면을 포함하는 기판 표면을 수소 가스 및 산소 가스를 포함하는 플라즈마 가스(plasma gas)로부터 형성된 플라즈마에 노출시켜서 환원된 금속 표면을 실질적으로 산화시키지 않으면서 손상된 유전체 표면을 산화시키는 단계를 포함하는 방법에 관한 것이다.
[0010] 본 개시내용의 추가 실시예들은 유전체 표면을 선택적으로 산화시키는 방법에 관한 것이다. 상기 방법은 실리콘 질화물 표면 및 텅스텐 표면을 포함하는 기판 표면을 수소 가스, 산소 가스 및 아르곤을 포함하는 플라즈마 가스로부터 형성된 마이크로파 플라즈마에 노출시켜서 텅스텐 표면을 산화시키지 않으면서 실리콘 질화물 표면을 선택적으로 산화시키는 단계를 포함한다. 마이크로파 플라즈마는 약 2500 W 내지 약 3000 W 범위의 전력을 갖는다. 플라즈마 가스는 몰 기준으로 약 95% 이상의 아르곤 농도를 갖고, 수소 가스 대 산소 가스의 비율은 약 1:1 내지 약 1:10 범위이다. 기판 표면은 약 400 ℃의 온도로 유지된다. 텅스텐 표면의 특성은 마이크로파 플라즈마에 대한 노출 이전 및 이후에 유사하다. 이 특성은 반사율, 저항률 및 면 저항 중 하나 이상으로부터 선택된다.
[0011] 본 개시내용의 추가 실시예들은 기판을 세정하는 방법에 관한 것이다. 상기 방법은 오염된 유전체 표면 및 오염된 금속 표면을 갖는 기판 표면을 수소 가스 및 산소 가스를 포함하는 플라즈마 가스로부터 형성된 플라즈마에 노출시켜서 오염물들을 제거하고 청정한 유전체 표면 및 청정한 금속 표면을 형성하는 단계를 포함한다.
[0012] 본 개시내용의 상기에 기재된 특징들이 상세하게 이해될 수 있도록, 상기에서 간략하게 요약된 본 개시내용의 보다 특정한 설명이 실시예들을 참조하여 이루어질 수 있으며, 이 실시예들의 일부가 첨부된 도면들에 도시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 전형적인 실시예들만을 도시한 것이며, 따라서 본 개시내용의 범위를 제한하는 것으로 간주되어서는 안 된다는 것에 주목해야 하며, 이는 본 개시내용이 다른 동등하게 효과적인 실시예들을 인정할 수 있기 때문이다.
[0013] 도 1은 본 개시내용의 하나 이상의 실시예에 따른 피쳐를 갖는 예시적인 기판을 도시하고;
[0014] 도 2는 당업계에 알려진 방법들에 따른 2-단계 산화/환원 프로세스 동안의 예시적인 기판을 도시하고;
[0015] 도 3은 본 개시내용의 하나 이상의 실시예에 따른 1-단계 선택적 산화 프로세스 동안의 예시적인 기판을 도시하고;
[0016] 도 4는 당업계에 알려진 방법들에 따른 3-단계 세정 프로세스 동안의 예시적인 기판을 도시하며;
[0017] 도 5는 본 개시내용의 하나 이상의 실시예에 따른 1-단계 세정 프로세스 동안의 예시적인 기판을 도시한다.
[0018] 본 개시내용의 몇몇 예시적인 실시예들을 설명하기 전에, 본 개시내용은 하기의 설명에 기재된 구성 또는 프로세스 단계들의 세부사항들에 제한되지 않는다는 것이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하고, 다양한 방식들로 실시되거나 수행될 수 있다.
[0019] 본원에 사용되는 바와 같은 "기판"은 제조 프로세스 동안에 막 프로세싱이 수행되는 임의의 기판 또는 기판 상에 형성된 재료 표면을 지칭한다. 예를 들어, 프로세싱이 수행될 수 있는 기판 표면은, 응용에 따라, 실리콘, 실리콘 산화물, 응력가해진 실리콘, 실리콘 온 인슐레이터(silicon on insulator; SOI), 탄소 도핑된 실리콘 산화물들, 비정질 실리콘, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료들, 및 금속들, 금속 질화물들, 금속 합금들 및 다른 전도성 재료들과 같은 임의의 다른 재료들을 포함한다. 기판은 반도체 웨이퍼들을 포함하지만 이에 제한되지 않는다.
[0020] 본 명세서 및 첨부된 청구범위에서 사용되는 바와 같이, 용어 "기판 표면"은 프로세스가 작용하는 표면 또는 표면의 일부를 지칭한다. 또한, 당업자라면, 기판에 대한 언급은, 문맥상 명백하게 달리 지시되지 않는 한, 기판의 일부만을 또한 지칭할 수 있다는 것이 이해될 것이다. 추가적으로, 기판 상에 증착하는 것에 대한 언급은 베어 기판(bare substrate), 및 베어 기판 상에 증착되거나 형성된 하나 이상의 막들(films) 또는 피쳐들(features)을 갖는 기판 모두를 의미할 수 있다.
[0021] 기판들은 기판 표면을 폴리싱(polishing), 에칭(etching), 환원, 산화, 하이드록실화(hydroxylating), 어닐링(annealing), UV 경화, e-빔 경화 및/또는 베이킹(baking)하기 위한 전처리 프로세스에 노출될 수 있다. 기판 자체의 표면 상에의 직접적인 프로세싱에 부가하여, 본 개시내용에서, 개시된 프로세싱 단계들 중 임의의 단계는 또한 하기에서 보다 상세하게 개시되는 바와 같이 기판 상에 형성된 하지 층 상에 수행될 수 있으며, 용어 "기판 표면"은 문맥상 나타내는 바와 같은 그러한 하지 층을 포함하는 것으로 의도된다. 따라서, 예를 들어 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다.
[0022] 본 개시내용의 일부 실시예들은 기판을 선택적으로 산화시키는 방법들에 관한 것이다. 본 개시내용의 일부 실시예들은 유전체 및 금속 표면들 모두를 갖는 기판 표면을 선택적으로 산화시키기 위한 방법들에 관한 것이다.
[0023] 본 개시내용의 일부 실시예들은 유리하게는 금속 재료/표면들에 비해 유전체 또는 반도체 재료들/표면들에 선택적인 산화 방법들을 제공한다. 이와 관련하여, 금속 표면 상에서 관찰되는 산화의 양은 거의 또는 전혀 없다.
[0024] 본 개시내용의 이점들은 알려진 방법과 대비하여 가장 잘 이해될 수 있다. 도 2는 당업계에 알려진 방법(100)을 도시한다. 방법(100)은 유전체 재료(12) 및 금속 재료(14)를 포함하는 기판(20)으로 시작한다.
[0025] 도 1에 도시된 바와 같이, 일부 실시예들에서, 기판(20)은 내부에 형성된 피쳐(16)(또는 구조물)를 갖는다. 피쳐(16)는 임의의 적합한 형상일 수 있고, 임의의 적합한 치수들(예를 들어, 폭, 깊이, 종횡비)을 가질 수 있다. 예를 들어, 일부 실시예들의 피쳐(16)는 트렌치(trench) 또는 비아 중 하나 이상을 포함한다. 일부 실시예들에서, 피쳐(16)는 상부면(17), 측벽들(18) 및 하부면(19)을 갖는다. 숙련된 기술자는 도 1이 2 개의 측벽들(18)을 도시하지만, 본 개시내용이 2 개의 측벽들에 제한되지 않는다는 것을 인식할 것이다. 예를 들어, 원형 비아는 하나의 연속적인 측벽(18)을 갖지만, 도시된 단면도는 2 개의 측벽들로서 나타날 것이다.
[0026] 일부 실시예들에서, 피쳐(16)의 상부면(17)은 손상된 유전체 표면(23)을 포함한다. 일부 실시예들에서, 하부면(19)은 환원된 금속 표면(25)을 포함한다. 일부 실시예들에서, 피쳐(16)의 측벽들(18)은 환원된 금속 표면(25)을 포함하고, 피쳐의 하부면(19)은 손상된 유전체 표면(23)을 포함한다.
[0027] 일부 실시예들에서, 기판(10)은 반도체 접점을 포함한다. 일부 실시예들의 반도체 접점은 금속 재료(14)를 포함한다. 일부 실시예들에서, 반도체 접점은 피쳐(16) 내에 형성될 재료를 포함한다. 일부 실시예들에서, 기판(10)은 메모리 홀(memory hole) 또는 스트링(string), 또는 3D NAND 디바이스의 다른 부분을 포함한다. 일부 실시예들에서, 기판은 로직 디바이스(logic device)를 포함한다.
[0028] 일부 실시예들에서, 유전체 재료(12)는 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물, 탄소계 유전체, 실리콘 산탄화물, 실리콘 산탄질화물, 알루미늄 산화물, 또는 알루미늄 산질화물 중 하나 이상을 포함하거나 이로 본질적으로 구성된다. 이와 관련하여 사용되는 바와 같이, 언급된 재료로 본질적으로 구성된 재료는 원자 기준으로 언급된 재료의 약 95%, 98%, 99% 또는 99.5% 이상이다.
[0029] 금속 재료(14)는 임의의 적합한 금속 또는 금속들의 조합을 포함할 수 있다. 일부 실시예들에서, 금속 재료(14)는 구리, 텅스텐, 코발트, 몰리브덴, 루테늄, 이리듐, 및 로듐 중 하나 이상을 포함한다. 일부 실시예들에서, 금속 재료는 구리, 텅스텐 또는 코발트로 본질적으로 구성된다.
[0030] 방법(100)은 손상된 기판(20)으로 시작한다. 손상된 기판(20)은 손상된 유전체 표면(23)을 갖는 유전체 재료(12) 및 환원된 금속 표면(25)을 갖는 금속 재료(14)를 갖는다. 이러한 방식으로 사용되는 바와 같이, 용어 "환원된 금속 표면"은 전기화학적으로 환원된 재료 또는 환원된 산화 상태를 갖는 금속 표면을 지칭한다. 일부 실시예들에서, 환원된 금속 표면의 환원된 산화 상태는 약 0(zero)이다. 일부 실시예들에서, 환원된 금속 표면(25)은 어떠한 금속 산화물들도 존재하지 않는 금속 표면이다. 환원된 금속 표면은 금속 재료(14)의 두께의 감소 또는 다른 부정적인 변화를 지칭하지 않는다.
[0031] 손상된 유전체 표면(23)은 유전체 재료(12)의 표면에서 감소된 농도의 산소를 함유한다. 단지 예시의 목적으로, 손상된 유전체 표면(23)에 대한 손상은 도 2에서 부분 별 모양 표시들로서 표시되어 있다.
[0032] 방법(100)은 산화 프로세스(120)로 계속된다. 산화 프로세스(120)는 산화된 기판(30)을 형성한다. 산화된 기판(30)은 산화된 유전체 표면(33)을 갖는 유전체 재료(12) 및 산화된 금속 표면(35)을 갖는 금속 재료(14)를 갖는다. 예시의 목적으로, 산화된 금속 표면(35)은 산소 원자들로 도시되어 있는 반면, 산화된 유전체 표면(33) 내의 유전체 재료(12)는 산화 프로세스(120) 이전에 도시된 마킹된 선과 대비하여 깨끗한 선으로 도시되어 있다.
[0033] 산화된 유전체 표면(33)은 손상된 유전체 표면(23)에서의 산소 농도에 비해 유전체 재료(12)의 표면에서 증가된 농도의 산소를 함유한다. 산화된 금속 표면(35)은 환원된 금속 표면(25)에 비해 추가적인 산소 오염물들(예를 들어, 금속 산화물들)을 포함한다.
[0034] 일부 실시예들에서, 산화 프로세스(120)는 플라즈마 프로세스를 포함한다. 일부 실시예들에서, 산화 프로세스(120)는 산화 플라즈마에 대한 노출을 포함한다. 일부 실시예들에서, 산화 플라즈마는 산소-함유 가스를 사용하여 형성된다. 일부 실시예들에서, 산소-함유 가스는 산소 가스(O2)를 포함한다. 산화 프로세스(120)는, 기판이 산화 온도로 유지되고 기판(10)에 인가된 산화 바이어스(oxidation bias)를 갖는 상태로, 산화 압력에서 수행된다. 하기에서 식별되는 바와 같이, 다른 프로세스 조건들도 또한 제어될 수 있다.
[0035] 산화 온도는 상대적으로 낮다. 일부 실시예들에서, 산화 온도는 약 50 ℃ 내지 약 200 ℃ 범위, 약 50 ℃ 내지 약 250 ℃ 범위, 또는 약 50 ℃ 내지 약 150 ℃ 범위이다. 일부 실시예들에서, 산화 온도는 약 50 ℃, 약 75 ℃, 약 100 ℃, 약 125 ℃ 또는 약 150 ℃이다.
[0036] 방법(100)은 환원 프로세스(130)로 계속된다. 환원 프로세스(130)는 청정한 기판(40)을 형성한다. 청정한 기판(40)은 청정한 유전체 표면(43)을 갖는 유전체 재료(12) 및 청정한 금속 표면(45)을 갖는 금속 재료(14)를 갖는다.
[0037] 일부 실시예들의 청정한 유전체 표면(43)은 산화된 유전체 표면(33)에서의 산소 농도에 비해 유전체 재료(12)의 표면에서 감소된 농도의 산소를 함유한다. 산화된 유전체 표면(33)이 다른 원소들에 대한 산소의 예상된 화학량론적 비율에 비해 과잉의 산소를 함유한 실시예들의 경우에, 환원 프로세스(130)는 산소 농도를 예상된 화학량론적 비율 또는 대략 예상된 화학량론적 비율로 감소시킨다. 예를 들어, 산소로 오염된 실리콘 산화물 표면은 실리콘 산화물에 대한 예상된 화학량론적 양보다 많은 산소 함량을 갖는다. 산화된 유전체 표면(33)이 다른 원소들에 대한 산소의 예상된 화학량론적 비율 또는 대략 예상된 화학량론적 비율을 함유한 실시예들의 경우에, 환원 프로세스(130)는 청정한 유전체 표면(43)을 형성할 때 산화된 유전체 표면(33)에 거의 또는 전혀 영향을 미치지 않을 수 있다.
[0038] 청정한 금속 표면(45)은 산화된 금속 표면(35)에서의 산소 농도에 비해 금속 재료(14)의 표면에서 감소된 농도의 산소(또는 산소 오염물들)를 함유한다. 일부 실시예들에서, 청정한 금속 표면(45)은 산소를 거의 또는 전혀 함유하지 않는다. 요컨대, 청정한 금속 표면(45)은 "베어(bare)" 금속 표면으로 설명될 수 있다. 일부 실시예들에서, 청정한 금속 표면(45)은 산소 원자들을 실질적으로 포함하지 않는다. 이와 관련하여 사용되는 바와 같이, 산소 원자들을 "실질적으로 포함하지 않는" 표면은 언급된 재료의 표면에서 약 95% 이하, 약 98% 이하, 약 99% 이하 또는 약 99.5% 이하의 산소 원자들을 함유한다.
[0039] 일부 실시예들에서, 환원 프로세스(130)는 플라즈마 프로세스를 포함한다. 일부 실시예들에서, 환원 프로세스(130)는 환원 플라즈마에 대한 노출을 포함한다. 일부 실시예들에서, 환원 프로세스(130)는 수소-함유 가스로부터 형성된 환원 플라즈마에 대한 노출을 포함한다. 일부 실시예들에서, 수소-함유 가스는 수소 가스(H2)를 포함한다.
[0040] 산화 프로세스(120) 및 환원 프로세스(130)의 조건들 중 적어도 일부는 상이하다. 환원 온도는 상대적으로 높다. 일부 실시예들에서, 환원 온도는 약 250 ℃ 내지 약 550 ℃ 범위, 약 300 ℃ 내지 약 500 ℃ 범위, 또는 약 350 ℃ 내지 약 450 ℃ 범위이다. 일부 실시예들에서, 환원 온도는 약 350 ℃, 약 400 ℃ 또는 약 450 ℃이다.
[0041] 산화 프로세스(120) 이후에 환원 프로세스(130)를 수행하기 위해 추가적인 프로세스 조건들이 또한 변경될 필요가 있을 수 있다. 예를 들어, 산화 압력과 환원 압력이 상이할 수 있거나, 산화 바이어스와 환원 바이어스가 상이할 수 있다.
[0042] 동일한 프로세싱 챔버 내에서의 산화 프로세스(120)와 환원 프로세스(130) 사이의 프로세스 조건들의 변경은 상당한 시간이 걸린다. 예를 들어, 챔버는 적절한 온도로 가열되거나 냉각되어야 하고, 가스 소스들은 상이한 프로세스 가스들로 전환되어야 한다.
[0043] 산화 프로세스(120)와 환원 프로세스(130) 사이의 프로세스 조건들의 변경은 기판을 하나의 프로세싱 챔버로부터 다른 프로세싱 챔버로 전이함으로써 수행될 수 있다. 프로세싱 챔버들 사이의 이러한 전이는 단일 프로세싱 챔버를 산화 프로세스(120)에 대한 조건들로부터 환원 프로세스(130)에 대한 조건들로 전이하는 것보다 빠를 수 있다. 그러나, 전이 프로세스는 추가 시간을 필요로 하며, 이에 의해 전체 스루풋(throughput)이 감소되고 다중 챔버 프로세싱 툴이 요구된다.
[0044] 본 개시내용의 실시예들은 전술한 방법(100)을 개선한다. 본 개시내용의 일부 실시예들은 단일 프로세싱 온도에서 수행된다. 본 발명자들은 놀랍게도 종래 기술의 상충되는 산화 및 환원 프로세스들이 단일 플라즈마 노출과 함께 단일 온도에서 수행될 수 있음을 발견했다. 본 개시내용의 일부 실시예들은 단일 프로세싱 챔버 내에서 수행된다. 이러한 개선들은 프로세싱 시간의 감소 및 스루풋의 증가와 직접적으로 상관된다.
[0045] 도 3을 참조하면, 본 개시내용의 하나 이상의 실시예는 기판(10)을 선택적으로 산화시키기 위한 방법(200)에 관한 것이다. 기판(10)은 유전체 재료(12) 및 금속 재료(14)를 포함한다. 기판(10)의 표면은 또한 기판 표면으로 지칭된다. 유전체 재료(12)는 손상된 유전체 표면(23)을 갖고, 금속 재료(14)는 환원된 금속 표면(25)을 갖는다. 단지 설명의 목적으로, 손상된 유전체 표면(23)에 대한 손상이 도 3에서 부분 별 모양 표시들로서 표시되어 있다. 본 개시내용 전체에 걸쳐 사용되는 바와 같이, 유전체 재료(12)는 또한 반도체 재료를 지칭할 수 있다.
[0046] 도 3은 유전체 재료(12)가 제1 유전체 재료(12a) 및 제2 유전체 재료(12b)를 포함하는 일 실시예를 도시한다. 일부 실시예들에서, 도시된 바와 같이, 제1 유전체 재료(12a) 및 제2 유전체 재료(12b)는 교대 층들로 배열된다. 일부 실시예들에서, 제1 유전체 재료(12a)는 실리콘 산화물을 포함하거나 이로 본질적으로 구성되고, 제2 유전체 재료(12b)는 실리콘 질화물을 포함하거나 이로 본질적으로 구성된다. 일부 실시예들에서, 유전체 재료(12)는 단 하나의 유전체 재료만을 포함한다.
[0047] 재료들의 특정 구조 및 패터닝(patterning)을 갖는 기판(20)이 도 3에 도시되어 있지만, 도시된 예시는 제한하는 것으로 의도되지 않는다.
[0048] 방법(200)은 동작(210)에서 기판 표면(즉, 손상된 유전체 표면(23) 및 환원된 금속 표면(25))을 플라즈마에 노출시켜서 청정한 유전체 표면(43) 및 청정한 금속 표면(45)을 갖는 청정한 기판(40)을 형성한다. 방법(200)은 유리하게는 방법(100)의 2 개 이상의 동작들이 아니라 단일 동작에 의해 수행된다. 단일 동작 방법(200)은 프로세싱 챔버를 변경하거나 클러스터 툴(cluster tool) 상의 다수의 챔버들 사이에서 기판을 이송할 필요성을 제거한다.
[0049] 플라즈마는 수소 가스(H2) 및 산소 가스(O2)를 포함하는 플라즈마 가스로부터 형성된다. 일부 실시예들에서, 플라즈마 가스는 수소 가스(H2) 및 산소 가스(O2)로 본질적으로 구성된다. 이와 관련하여 사용되는 바와 같이, 수소 가스 및 산소 가스로 "본질적으로 구성된" 플라즈마 가스는 임의의 불활성 희석 가스 또는 가스들을 제외하고, 수소 가스 및 산소 가스의 약 95% 이상, 약 98% 이상, 약 99% 이상 또는 약 99.5% 이상의 몰 농도를 갖는다.
[0050] 일부 실시예들에서, 플라즈마 가스는 불활성 희석 가스를 더 포함한다. 이와 관련하여 사용되는 바와 같이, 불활성 가스는 기판 표면의 산화 상태를 변경(즉, 산화 또는 환원)시키지 않는다. 일부 실시예들에서, 희석 가스는 아르곤을 포함하거나 이로 본질적으로 구성된다. 이와 관련하여 사용되는 바와 같이, 아르곤으로 본질적으로 구성된 희석 가스는 모든 불활성 가스들의 몰 기준으로 약 95% 이상, 약 98% 이상, 약 99% 이상 또는 약 99.5% 이상을 포함한다.
[0051] 일부 실시예들에서, 플라즈마 가스는 수소 가스, 산소 가스 및 선택적인 희석 가스를 사전설정된 유량들로 제공함으로써 형성된다. 일부 실시예들에서, 플라즈마 가스는 소정 수소 유량을 갖는 수소 가스, 소정 산소 유량을 갖는 산소 가스, 및 소정 유량을 갖는 희석 가스를 프로세싱 챔버에 전달함으로써 형성된다.
[0052] 일부 실시예들에서, 수소 유량은 약 0 내지 약 30 sccm 범위, 또는 약 0 sccm 내지 약 15 sccm 범위이다. 일부 실시예들에서, 수소 유량은 약 30 sccm 이하, 약 15 sccm 이하 또는 약 10 sccm 이하이다. 일부 실시예들에서, 산소 유량은 약 10 sccm 내지 약 50 sccm 범위, 또는 약 10 sccm 내지 약 20 sccm 범위이다. 일부 실시예들에서, 산소 유량은 약 10 sccm, 약 15 sccm 또는 약 30 sccm이다. 일부 실시예들에서, 희석제 유량은 약 3000 sccm 내지 약 6000 sccm 범위, 약 4000 sccm 내지 약 5000 sccm 범위, 또는 약 4900 sccm 내지 약 5000 sccm 범위이다. 일부 실시예들에서, 희석제 유량은 약 5000 sccm이다.
[0053] 일부 실시예들에서, 산소 유량 대 수소 유량의 비율은 약 1:2 내지 약 20:1 범위, 1:1 내지 약 10:1 범위, 약 1:1 내지 약 5:1 범위, 약 5:1 내지 약 10:1 범위, 약 5:1 내지 약 15:1 범위, 또는 약 10:1 내지 약 15:1 범위이다. 이러한 비율은 또한 유량비로 지칭될 수 있다. 일부 실시예들에서, 플라즈마 가스 내의 수소 가스 대 산소 가스의 몰비는 약 1:2 내지 약 20:1 범위, 1:1 내지 약 10:1 범위, 약 1:1 내지 약 5:1 범위, 약 5:1 내지 약 10:1 범위, 약 5:1 내지 약 15:1 범위, 또는 약 10:1 내지 약 15:1 범위이다.
[0054] 일부 실시예들에서, 플라즈마는 전도성 결합 플라즈마(conductively coupled plasma; CCP)이다. 플라즈마의 주파수는 임의의 적합한 주파수일 수 있다. 일부 실시예들에서, 플라즈마 주파수는 50 Hz 내지 100 MHz 범위, 또는 100 kHz 내지 60 MHz 범위, 또는 500 kHz 내지 40 MHz 범위, 또는 약 13.56 MHz이다.
[0055] 플라즈마의 전력은 임의의 적합한 전력일 수 있다. 일부 실시예들에서, 플라즈마 전력은 약 100 W 내지 약 500 W 범위, 약 100 W 내지 약 300 W 범위, 또는 약 300 W 내지 약 500 W 범위이다. 일부 실시예들에서, 플라즈마 전력은 약 200 W 또는 약 400 W이다. 일부 실시예들에서, 플라즈마는 약 2500 W 내지 약 3000 W 범위, 또는 약 2800 W 내지 약 2900 W 범위의 전력을 갖는 마이크로파 플라즈마(microwave plasma)이다. 일부 실시예들에서, 기판 또는 기판 지지체에 인가되는 바이어스 전력(bias power)이 없다.
[0056] 기판 표면은 임의의 적합한 기간 동안에 플라즈마에 노출될 수 있다. 일부 실시예들에서, 기판 표면은 약 15 분 내지 약 30 분 범위의 기간 동안에 플라즈마에 노출된다.
[0057] 일부 실시예들에서, 방법(200)은 기판(10)을 수소 가스로부터 형성된 플라즈마에 노출시키는 단계를 더 포함한다. 일부 실시예들에서, 이러한 플라즈마 노출들은 동작(210)과 관련하여 전술한 플라즈마에 기판을 노출시키기 전에 수행된다.
[0058] 기판 표면은 동작(210) 동안에 적합한 프로세스 온도로 유지될 수 있다. 일부 실시예들에서, 기판 표면은 약 100 ℃ 내지 약 400 ℃ 범위의 온도로 유지된다. 일부 실시예들에서, 기판 표면은 약 400 ℃로 유지된다.
[0059] 방법(200)은 임의의 적합한 압력에서 수행될 수 있다. 일부 실시예들에서, 방법(200)을 위한 프로세싱 챔버의 압력은 약 5 Torr 내지 약 50 Torr 범위의 압력으로 유지된다.
[0060] 동작(210)에서의 단일 플라즈마 노출은 전술한 바와 같이, 환원된 금속 표면(25)을 산화시키지 않으면서 손상된 유전체 표면(23)을 산화시켜서 청정한 유전체 표면(43) 및 청정한 금속 표면(45)을 형성할 수 있다. 그러나, 방법(100)과 대조적으로, 방법(200)은 단일 프로세싱 챔버에서 단일 프로세싱 온도에서 수행된다.
[0061] 환원된 금속 표면(25)을 산화시키지 않으면서 손상된 유전체 표면(23)을 산화시키는 것은 손상된 유전체 표면(23)을 선택적으로 산화시키는 것으로 설명될 수 있다. 일부 실시예들에서, 손상된 유전체 표면(23)을 선택적으로 산화시키는 것은 동작(210)에서 플라즈마에 노출되기 이전 및 이후에 환원된 금속 표면의 특성이 유사하다는 것을 의미한다. 일부 실시예들에서, 이 특성은 반사율(reflectivity), 저항률(resistivity) 및 면 저항(sheet resistance) 중 하나 이상으로부터 선택된다. 이와 관련하여 사용되는 바와 같이, 청정한 금속 표면의 반사율은 ±5% 이내이면 환원된 금속 표면과 유사하다. 이와 관련하여 사용되는 바와 같이, 청정한 금속 표면의 저항률은 ±10% 이내이면 환원된 금속 표면과 유사하다. 이와 관련하여 사용되는 바와 같이, 청정한 금속 표면의 면 저항은 ±10% 이내이면 환원된 금속 표면과 유사하다.
[0062] 일부 실시예들에서, 손상된 유전체 표면(23)은 상대적으로 낮은 농도의 산소를 함유한다. 일부 실시예들에서, 손상된 유전체 표면(23)의 산소 함량은 20 원자%(atomic percent) 미만일 수 있다. 이러한 실시예들에서, 방법(200)은 청정한 유전체 표면(43)을 제공하기 위해 산소 농도를 증가시킨다. 일부 실시예들에서, 청정한 유전체 표면(43)은 약 45 원자% 이상의 산소 함량을 갖는다. 일부 실시예들에서, 방법(200)은 손상된 유전체 표면(23)의 산소 함량을 약 40 원자% 내지 약 50 원자% 범위로 증가시킨다.
[0063] 일부 실시예들에서, 방법(200)은 청정한 금속 표면(45) 상에 벌크 금속 층(bulk metal layer)을 선택적으로 증착하는 단계를 더 포함한다. 일부 실시예들에서, 벌크 금속 층은 피쳐를 완전히 충전한다. 일부 실시예들에서, 벌크 금속 층은 피쳐의 하부면(19)에 증착되어 하부로부터 위로 성장한다. 일부 실시예들에서, 상부면(17) 또는 측벽들(18) 상에서는 증착이 관찰되지 않는다. 일부 실시예들에서, 벌크 금속 층은 피쳐(16)를 부분적으로 충전한다. 일부 실시예들에서, 벌크 금속 층은 상부면(17)과 동일 평면 상에 있다. 일부 실시예들에서, 금속 재료는 텅스텐을 포함하고, 벌크 금속 층은 텅스텐을 포함한다.
[0064] 본 개시내용에서 사용되는 바와 같이, 다른 표면 "위"의 하나의 표면 상에 막을 "선택적으로 증착"한다라는 용어 등은 제1 양의 막이 제1 표면 상에 증착되고 제2 양의 막이 제2 표면 상에 증착된다는 것을 의미하며, 여기서 막의 제2 양은 막의 제1 양보다 적거나, 제2 표면 상에는 막이 증착되지 않는다.
[0065] 용어 "위"는 다른 표면 위에의 하나의 표면의 물리적 배향을 의미하는 것이 아니라, 다른 표면에 대한 하나의 표면과의 화학 반응의 열역학적 또는 동역학적 특성들의 관계를 의미한다. 예를 들어, 유전체 표면 위의 금속 표면 상에 막을 선택적으로 증착하는 것은 막이 금속 표면 상에 증착되고 막이 유전체 표면 상에 덜 증착되거나 전혀 증착되지 않는다는 것; 또는 금속 표면 상에의 막의 형성이 유전체 표면 상에의 막의 형성에 비해 열역학적으로 또는 동역학적으로 호적하다는 것을 의미한다.
[0066] 증착 프로세스의 선택비(selectivity)는 성장 속도의 배수로서 표현될 수 있다. 예를 들어, 하나의 표면이 상이한 표면보다 25 배 빠르게 성장(또는 증착)되면, 프로세스는 25:1의 선택비(selectivity)를 갖는 것으로 설명될 것이다. 이와 관련하여, 비율들이 높을수록 보다 선택적인 프로세스를 나타낸다. 증착 프로세스의 선택비는 또한 막이 제2 표면 상에 증착되기 전에 제1 표면 상에 증착될 수 있는 막의 양을 언급함으로써 표현될 수 있다.
[0067] 본 개시내용의 일부 실시예들은 기판을 세정하는 방법들에 관한 것이다. 본 개시내용의 일부 실시예들은 유전체 및 금속 표면들 모두를 갖는 기판 표면을 세정하기 위한 방법들에 관한 것이다. 본 개시내용의 일부 실시예들은 반도체 접점을 세정하는 방법들에 관한 것이다.
[0068] 본 개시내용의 일부 실시예들은 유리하게는 단일 프로세스 온도에서 수행되는 세정 방법들을 제공한다. 본 개시내용의 일부 실시예들은 단일 프로세싱 챔버에서 수행되는 방법들을 제공한다. 이와 관련하여, 본 개시내용의 일부 실시예들은 보다 짧은 프로세스 시간들 및/또는 보다 높은 스루풋을 갖는 세정 방법들을 제공한다.
[0069] 본 개시내용의 이점들은 알려진 세정 방법들과 대비하여 가장 잘 이해된다. 도 4는 당업계에 알려진 예시적인 방법을 도시한다. 방법(400)은 유전체 재료(512) 및 금속 재료(514)를 포함하는 기판(510)으로 시작한다.
[0070] 일부 실시예들에서, 기판(510)은 내부에 형성된 피쳐(516)를 갖는다. 피쳐(516)는 임의의 적합한 형상일 수 있다. 예를 들어, 일부 실시예들의 피쳐(516)는 트렌치 또는 비아 중 하나 이상을 포함한다. 일부 실시예들에서, 피쳐(516)는 상부면(517), 측벽들(518) 및 하부면(519)을 갖는다. 숙련된 기술자는 도 4가 2 개의 측벽들(518)을 도시하지만, 본 개시내용이 2 개의 측벽들에 제한되지 않는다는 것을 인식할 것이다. 예를 들어, 원형 비아는 기술적으로 하나의 연속적인 측벽들(518)을 갖지만, 도시된 단면도는 2 개의 측벽들로서 나타날 수 있다.
[0071] 일부 실시예들에서, 상부면(517)은 오염된 유전체 표면(513)을 포함한다. 일부 실시예들에서, 측벽들(518)은 오염된 유전체 표면(513) 또는 오염된 금속 표면(515)(도시되지 않음)을 포함한다. 일부 실시예들에서, 하부면(519)은 오염된 금속 표면(515)을 포함한다. 일부 실시예들에서, 기판(510)은 반도체 접점을 포함한다. 일부 실시예들의 반도체 접점은 금속 재료(514)를 포함한다. 일부 실시예들에서, 반도체 접점은 피쳐(516) 내에 형성될 재료를 포함한다.
[0072] 일부 실시예들에서, 유전체 재료(512)는 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물 중 하나 이상을 포함하거나 이로 본질적으로 구성된다. 이와 관련하여 사용되는 바와 같이, 언급된 재료로 본질적으로 구성된 재료는 원자 기준으로 언급된 재료의 약 95%, 98%, 99% 또는 99.5% 이상이다.
[0073] 금속 재료(514)는 임의의 적합한 금속 또는 금속들의 조합을 포함할 수 있다. 일부 실시예들에서, 금속 재료(514)는 텅스텐, 코발트, 몰리브덴, 루테늄, 이리듐 및 로듐 중 하나 이상을 포함한다. 일부 실시예들에서, 금속 재료는 텅스텐 또는 코발트로 본질적으로 구성된다.
[0074] 기판 표면으로도 지칭되는 기판(510)의 표면이 오염된다. 일부 실시예들에서, 오염된 기판 표면은 오염된 유전체 표면(513) 및 오염된 금속 표면(515)을 포함한다. 일부 실시예들에서, 기판 표면은 탄소, 질소, 산소, 유기 잔류물들(-CHx) 또는 퍼플루오로 유기 잔류물들(-CFx) 중 하나 이상으로 오염된다.
[0075] 유전체 재료(512)는 오염된 유전체 표면(513)을 갖고, 금속 재료(514)는 오염된 금속 표면(515)을 갖는다. 일부 실시예들에서, 오염된 유전체 표면(513) 상의 오염물들은 탄소, 질소, 유기 잔류물들(-CHx) 또는 퍼플루오로 유기 잔류물들(-CFx) 중 하나 이상을 포함한다. 일부 실시예들에서, 오염된 금속 표면(515) 상의 오염물들은 질소, 산소, 유기 잔류물들(-CHx) 또는 퍼플루오로 유기 잔류물들(-CFx) 중 하나 이상을 포함한다. 일부 실시예들에서, 금속 표면(515) 상의 오염물들은 유전체 표면(513) 상의 오염물들과 상이하다. 일부 실시예들에서, 금속 표면(515) 상의 오염물들은 유전체 표면(513) 상의 오염물들과 동일하다. 일부 실시예들에서, 유전체 표면(513) 상의 오염물들의 단위 면적당 농도는 금속 표면(515) 상의 오염물들의 단위 면적당 농도와 상이하다. 일부 실시예들에서, 유전체 표면(513) 상의 오염물들의 단위 면적당 농도는 금속 표면(515) 상의 오염물들의 단위 면적당 농도와 동일하다.
[0076] 방법(400)은 제1 환원 프로세스(410)로 시작한다. 제1 환원 프로세스(410)는 손상된 기판(520)을 형성한다. 손상된 기판(520)은 손상된 유전체 표면(523)을 갖는 유전체 재료(512) 및 환원된 금속 표면(525)을 갖는 금속 재료(514)를 갖는다. 이러한 방식으로 사용되는 바와 같이, 용어 "환원된 금속 표면"은 환원된 산화 상태를 갖는 금속 표면을 지칭한다. 금속 표면을 산화시키는 것은 금속 재료의 두께 차이 또는 변화를 지칭하지 않는다.
[0077] 손상된 유전체 표면(523)은 감소된 농도의 오염물들을 함유한다. 일부 실시예들에서, 손상된 유전체 표면(523)은 오염물들을 실질적으로 포함하지 않는다. 이와 관련하여, 유전체 재료(512)의 표면은 세정되었다. 그러나, 제1 환원 프로세스(410)로 인해, 손상된 유전체 재료는 유전체 재료(512)의 표면에서 감소된 농도의 산소를 함유한다. 환원된 금속 표면(525)은 오염된 금속 표면(515) 상에 존재하는 감소된 농도의 오염물들을 함유한다.
[0078] 일부 실시예들에서, 제1 환원 프로세스(410)는 플라즈마 세정 프로세스를 포함한다. 일부 실시예들에서, 제1 환원 프로세스(410)는 수소-함유 플라즈마에 대한 노출을 포함한다. 일부 실시예들에서, 제1 환원 프로세스(110)는 수소 플라즈마에 대한 노출을 포함한다. 숙련된 기술자는 "수소 플라즈마"가 분자 수소(H2)를 사용하여 형성된 플라즈마이고, 수소-함유 플라즈마가 H2를 포함할 수 있다는 것을 인식할 것이다.
[0079] 제1 환원 프로세스(410)는, 기판이 제1 온도로 유지되고 제1 바이어스를 갖는 상태로, 제1 압력에서 수행된다. 다른 프로세스 조건들도 또한 제어될 수 있다. 제1 온도는 상대적으로 높다. 일부 실시예들에서, 제1 온도는 약 250 ℃ 내지 약 550 ℃ 범위, 약 300 ℃ 내지 약 500 ℃ 범위, 또는 약 350 ℃ 내지 약 450 ℃ 범위이다. 일부 실시예들에서, 제1 온도는 약 350 ℃, 약 400 ℃ 또는 약 450 ℃이다.
[0080] 방법(400)은 제2 산화 프로세스(420)로 지칭되는 제2 프로세스로 계속된다. 숙련된 기술자는 이러한 문맥에서 사용되는 서수들 제1, 제2 등이 개별 프로세스 단계들의 명명(naming)을 구별하는 방식을 제공하는 것일 뿐이며, 방법을 특정 순서 또는 수의 반응들 또는 반응성 화학종들에 제한하는 것으로 취해져서는 안 된다는 것을 인식할 것이다. 제2 산화 프로세스(420)는 산화된 기판(530)을 형성한다. 산화된 기판(530)은 산화된 유전체 표면(533)을 갖는 유전체 재료(512) 및 산화된 금속 표면(535)을 갖는 금속 재료(514)를 갖는다.
[0081] 산화된 유전체 표면(533)은 손상된 유전체 표면(523)에서의 산소 농도에 비해 유전체 재료(512)의 표면에서 증가된 농도의 산소를 함유한다. 오염된 금속 표면이 질소를 함유한 실시예들의 경우에, 산화된 금속 표면(535)은 질소를 거의 또는 전혀 함유하지 않는다. 일부 실시예들에서, "질소를 거의 또는 전혀 함유하지 않음"은 질소(원자 기준)가 10%, 9%, 8%, 7.5% 또는 7% 미만인 질소 함량을 의미한다. 그러나, 산화된 금속 표면(535)은 환원된 금속 표면(525)에 비해 추가적인 산소 오염물들을 함유한다.
[0082] 일부 실시예들에서, 제2 산화 프로세스(420)는 플라즈마 프로세스를 포함한다. 일부 실시예들에서, 제2 산화 프로세스(420)는 산소-함유 플라즈마에 대한 노출을 포함한다. 일부 실시예들에서, 산소-함유 플라즈마는 산소 가스(O2)를 사용하여 형성된다. 제2 산화 프로세스(420)는, 기판이 제2 온도로 유지되고 제2 바이어스를 갖는 상태로, 제2 압력에서 수행된다. 다른 프로세스 조건들도 또한 제어될 수 있다.
[0083] 제1 환원 프로세스(410) 및 제2 산화 프로세스(420)의 조건들 중 적어도 일부는 상이하다. 예를 들어, 제2 온도는 상대적으로 낮다. 일부 실시예들에서, 제2 온도는 약 50 ℃ 내지 약 200 ℃ 범위, 약 50 ℃ 내지 약 250 ℃ 범위, 또는 약 50 ℃ 내지 약 150 ℃ 범위이다. 일부 실시예들에서, 제2 온도는 약 50 ℃, 약 75 ℃, 약 100 ℃, 약 125 ℃ 또는 약 150 ℃이다. 제1 환원 프로세스(410) 이후에 제2 산화 프로세스(420)를 수행하기 위해 추가적인 프로세스 조건들이 또한 변경될 필요가 있을 수 있다. 예를 들어, 제1 압력과 제2 압력이 상이할 수 있거나, 제1 바이어스와 제2 바이어스가 상이할 수 있다.
[0084] 방법(400)은 제3 환원 프로세스(430)로 계속된다. 제3 환원 프로세스(430)는 청정한 기판(540)을 형성한다. 청정한 기판(540)은 청정한 유전체 표면(543)을 갖는 유전체 재료(512) 및 청정한 금속 표면(545)을 갖는 금속 재료(514)를 갖는다.
[0085] 일부 실시예들의 청정한 유전체 표면(543)은 산화된 유전체 표면(533)에서의 산소 농도에 비해 유전체 재료(512)의 표면에서 감소된 농도의 산소를 함유한다. 산화된 유전체 표면(533)이 다른 원소들에 대한 산소의 예상된 화학량론적 비율에 비해 과잉의 산소를 함유한 실시예들의 경우에, 제3 환원 프로세스(430)는 산소 농도를 예상된 화학량론적 비율 또는 대략 예상된 화학량론적 비율로 감소시킨다. 예를 들어, 산소로 오염된 실리콘 산화물 표면은 실리콘 산화물에 대한 화학량론적 양보다 많은 산소 함량을 갖는다. 산화된 유전체 표면이 다른 원소들에 대한 산소의 예상된 화학량론적 비율 또는 대략 예상된 화학량론적 비율을 함유한 실시예들의 경우에, 제3 환원 프로세스(430)는 청정한 유전체 표면(543)을 형성할 때 산화된 유전체 표면(533)에 거의 또는 전혀 영향을 미치지 않을 수 있다. 요컨대, 청정한 유전체 표면(543)은 오염된 유전체 표면(513)보다 적은 오염물들을 함유한다.
[0086] 청정한 금속 표면(545)은 산화된 금속 표면(535)에서의 산소 농도에 비해 금속 재료(514)의 표면에서 감소된 농도의 산소를 함유한다. 일부 실시예들에서, 청정한 금속 표면(545)은 산소를 거의 또는 전혀 함유하지 않는다. 청정한 금속 표면(545)은 또한 질소 오염물들을 거의 또는 전혀 함유하지 않는다. 요컨대, 청정한 금속 표면(545)은 오염된 금속 표면(515)보다 적은 오염물들을 함유하고, 다르게는 베어 금속 표면으로서 설명될 수 있다.
[0087] 일부 실시예들에서, 제3 환원 프로세스(430)는 플라즈마 프로세스를 포함한다. 일부 실시예들에서, 제3 환원 프로세스(430)는 수소-함유 플라즈마에 대한 노출을 포함한다. 일부 실시예들에서, 제3 환원 프로세스(430)는 수소 플라즈마에 대한 노출을 포함한다.
[0088] 제2 산화 프로세스(420) 및 제3 환원 프로세스(430)의 조건들 중 적어도 일부는 상이하다. 예를 들어, 제3 온도는 상대적으로 높다. 일부 실시예들에서, 제3 온도는 약 250 ℃ 내지 약 550 ℃ 범위, 약 300 ℃ 내지 약 500 ℃ 범위, 또는 약 350 ℃ 내지 약 450 ℃ 범위이다. 일부 실시예들에서, 제3 온도는 약 350 ℃, 약 400 ℃ 또는 약 450 ℃이다.
[0089] 제2 산화 프로세스(420) 이후에 제3 환원 프로세스(430)를 수행하기 위해 추가적인 프로세스 조건들이 또한 변경될 필요가 있을 수 있다. 예를 들어, 제2 압력과 제3 압력이 상이할 수 있거나, 제2 바이어스와 제3 바이어스가 상이할 수 있다.
[0090] 일부 실시예들에서, 제1 환원 프로세스(410) 및 제3 환원 프로세스(430)에 대한 프로세스 조건들은 동일하다. 일부 실시예들에서, 제1 환원 프로세스(410) 및 제3 환원 프로세스(430)에 대한 프로세스 조건들은 상이하다.
[0091] 동일한 프로세싱 챔버 내에서의 제1 환원 프로세스(410), 제2 산화 프로세스(420) 및 제3 환원 프로세스(430) 사이의 프로세스 조건들의 변경은 상당한 시간이 걸린다. 예를 들어, 챔버는 적절한 온도로 가열되거나 냉각되어야 하며, 가스 소스들은 상이한 프로세스 가스들로 전환되어야 한다.
[0092] 제1 환원 프로세스(410), 제2 산화 프로세스(420) 및 제3 환원 프로세스(430) 사이의 프로세스 조건들의 변경은 기판을 하나의 프로세싱 챔버로부터 다른 프로세싱 챔버로 전이함으로써 수행될 수 있다. 프로세싱 챔버들 사이의 이러한 전이는 단일 프로세싱 챔버를 제1 환원 프로세스(410)에 대한 조건들로부터 제2 산화 프로세스(420)에 대한 조건들로, 그리고/또는 제2 산화 프로세스(420)에 대한 조건들로부터 제3 환원 프로세스(430)에 대한 조건들로 전이하는 것보다 빠를 수 있다. 그러나, 전이 프로세스는 추가 시간을 필요로 하며, 이에 의해 전체 스루풋이 감소되고 다중 챔버 프로세싱 툴이 요구된다.
[0093] 본 개시내용의 일부 실시예들은 전술한 알려진 프로세스를 개선한다. 본 개시내용의 일부 실시예들은 단일 프로세싱 온도에서 수행된다. 본 개시내용의 일부 실시예들은 단일 프로세싱 챔버 내에서 수행된다. 이러한 개선들은 프로세싱 시간의 감소 및 스루풋의 증가와 직접적으로 상관된다.
[0094] 도 5를 참조하면, 하나 이상의 실시예는 기판(510)을 세정하기 위한 방법(600)에 관한 것이다. 기판(510)은 전술한 바와 같다. 기판(510)은 유전체 재료(512) 및 금속 재료(514)를 포함한다. 기판 표면으로도 지칭되는 기판(510)의 표면이 오염된다. 따라서, 유전체 재료(512)는 오염된 유전체 표면(513)을 갖고, 금속 재료(514)는 오염된 금속 표면(515)을 갖는다. 오염물들은 상기에 설명되어 있다.
[0095] 도 5는 제1 유전체 재료(512a) 및 제2 유전체 재료(512b)를 포함하는 유전체 재료(512)를 도시한다. 일부 실시예들에서, 도시된 바와 같이, 제1 유전체 재료(512a) 및 제2 유전체 재료(512b)는 교대 층들로 배열된다. 일부 실시예들에서, 제1 유전체 재료(512a)는 실리콘 산화물을 포함하거나 이로 본질적으로 구성되고, 제2 유전체 재료(512b)는 실리콘 질화물을 포함하거나 이로 본질적으로 구성된다.
[0096] 방법(600)은 세정 동작(610)에서 기판 표면(즉, 오염된 유전체 표면(513) 및 오염된 금속 표면(515))을 플라즈마에 노출시켜서 청정한 유전체 표면(543) 및 청정한 금속 표면(545)을 갖는 청정한 기판(540)을 형성한다. 플라즈마는 수소 가스(H2) 및 산소 가스(O2)를 포함하는 플라즈마 가스로부터 형성된다. 일부 실시예들에서, 플라즈마는 수소 가스(H2) 및 산소 가스(O2)로 본질적으로 구성된다. 일부 실시예들에서, 플라즈마 가스는 불활성 희석 가스를 더 포함한다. 일부 실시예들에서, 희석 가스는 아르곤을 포함하거나 이로 본질적으로 구성된다.
[0097] 일부 실시예들에서, 플라즈마 가스는 수소 가스, 산소 가스 및 선택적인 희석 가스를 사전설정된 유량들로 제공함으로써 형성된다. 일부 실시예들에서, 플라즈마 가스는 소정 수소 유량을 갖는 수소 가스, 소정 산소 유량을 갖는 산소 가스, 및 소정 유량을 갖는 희석 가스를 프로세싱 챔버에 전달함으로써 형성된다.
[0098] 일부 실시예들에서, 수소 유량은 약 50 내지 약 750 sccm 범위이다. 일부 실시예들에서, 수소 유량은 약 60 sccm 또는 약 600 sccm이다. 일부 실시예들에서, 산소 유량은 약 50 sccm 내지 약 75 sccm 범위이다. 일부 실시예들에서, 산소 유량은 약 60 sccm이다. 일부 실시예들에서, 희석제 유량은 약 2500 sccm 내지 약 5000 sccm 범위이다. 일부 실시예들에서, 희석제 유량은 약 3000 sccm이다.
[0099] 일부 실시예들에서, 수소 유량 대 산소 유량의 비율은 약 1:2 내지 약 20:1 범위, 1:1 내지 약 10:1 범위, 약 1:1 내지 약 5:1 범위, 약 5:1 내지 약 10:1 범위, 약 5:1 내지 약 15:1 범위, 또는 약 10:1 내지 약 15:1 범위이다. 이러한 비율은 또한 유량비로 지칭될 수 있다. 일부 실시예들에서, 플라즈마 가스 내의 수소 가스 대 산소 가스의 몰비는 약 1:2 내지 약 20:1 범위, 1:1 내지 약 10:1 범위, 약 1:1 내지 약 5:1 범위, 약 5:1 내지 약 10:1 범위, 약 5:1 내지 약 15:1 범위, 또는 약 10:1 내지 약 15:1 범위이다.
[00100] 일부 실시예들에서, 플라즈마는 전도성 결합 플라즈마(CCP)이다. 플라즈마의 주파수는 임의의 적합한 주파수일 수 있다. 일부 실시예들에서, 플라즈마 주파수는 50 Hz 내지 100 MHz 범위, 또는 100 kHz 내지 60 MHz 범위, 또는 500 kHz 내지 40 MHz 범위, 또는 약 13.56 MHz이다. 플라즈마의 전력은 임의의 적합한 전력일 수 있다. 일부 실시예들에서, 플라즈마 전력은 약 100 W 내지 약 500 W 범위, 약 100 W 내지 약 300 W 범위, 또는 약 300 W 내지 약 500 W 범위이다. 일부 실시예들에서, 플라즈마 전력은 약 200 W 또는 약 400 W이다. 일부 실시예들에서, 기판 또는 기판 지지체에 인가되는 바이어스 전력이 없다.
[00101] 일부 실시예들에서, 방법(600)은 수소 가스로부터 형성된 플라즈마 및/또는 산소 가스로부터 형성된 플라즈마에 기판(510)을 노출시키는 단계를 더 포함한다. 일부 실시예들에서, 이러한 플라즈마 노출들은 동작(610)과 관련하여 전술한 플라즈마에 기판을 노출시키기 전에 수행된다.
[00102] 기판 표면은 동작(610) 동안에 적합한 프로세스 온도로 유지될 수 있다. 일부 실시예들에서, 기판 표면은 동작(610) 동안뿐만 아니라 임의의 추가적인 플라즈마 노출 동안에 동일한 프로세스 온도로 유지된다. 일부 실시예들에서, 기판 표면은 약 400 ℃의 온도로 유지된다.
[00103] 방법(600)은 임의의 적합한 압력에서 수행될 수 있다. 일부 실시예들에서, 방법(600)을 위한 프로세싱 챔버의 압력은 약 5 Torr로 유지된다.
[00104] 동작(610)에서의 단일 플라즈마 노출은 전술한 바와 같이, 오염된 유전체 표면(513) 및 오염된 금속 표면(515)으로부터 오염물들을 제거하여 청정한 유전체 표면(543) 및 청정한 금속 표면(545)을 형성할 수 있다. 그러나, 방법(400)과 대조적으로, 방법(600)은 단일 프로세싱 챔버에서 단일 프로세싱 온도에서 수행된다.
[00105] 일부 실시예들에서, 오염된 유전체 표면(513)은 상대적으로 낮은 농도의 산소를 함유한다. 일부 실시예들에서, 오염된 유전체 표면(513)의 산소 함량은 20 원자% 미만일 수 있다. 이러한 실시예들에서, 방법(600)은 청정한 유전체 표면(543)을 제공하기 위해 산소의 농도를 증가시킨다. 일부 실시예들에서, 청정한 유전체 표면(543)은 약 45 원자% 이상의 산소 함량을 갖는다.
[00106] 일부 실시예들에서, 오염된 유전체 표면(513)은 실리콘 산질화물을 포함하고, 상대적으로 낮은 산소 대 실리콘 비율을 포함한다. 일부 실시예들에서, 오염된 유전체 표면(513)의 산소 대 실리콘 비율은 약 1.5 이하일 수 있다. 이러한 실시예들에서, 방법(600)은 청정한 유전체 표면(543)을 제공하기 위해 산소 대 실리콘 비율을 증가시킨다. 일부 실시예들에서, 청정한 유전체 표면(543)은 약 3.9 이상의 산소 대 실리콘 비율을 갖는다.
[00107] 전술한 바와 같이, 일부 실시예들에서, 오염된 금속 표면(515)은 질소로 오염된다. 일부 실시예들에서, 오염된 금속 표면(515)의 질소 함량은 약 15 원자% 이상일 수 있다. 이러한 실시예들에서, 방법(600)은 청정한 금속 표면(545)을 제공하기 위해 질소의 농도를 감소시킨다. 일부 실시예들에서, 청정한 금속 표면(545)은 약 7.5 원자% 이하의 질소 함량을 갖는다.
[00108] 오염된 금속 표면(515)은 오염물들이 없는 동일한 금속(들)을 포함하는 순수한 금속 재료의 표면보다 실리콘에 대해 감소된 반사율을 갖는다. 이론에 얽매이지 않고, 반사율의 이러한 감소는 금속 재료의 표면의 산화 또는 금속 재료의 표면 상의 산소 오염물들의 존재로 인한 것으로 믿어진다. 예를 들어, 순수한 텅스텐 재료는 190 ㎚에서 약 0.85의 실리콘에 대한 반사율을 가지며, 텅스텐 금속 재료(514)의 오염된 금속 표면(515)은 약 0.8 이하의 반사율을 갖는다. 일부 실시예들에서, 방법(600)은 청정한 금속 표면(545)을 제공하기 위해 반사율을 증가시킨다. 일부 실시예들에서, 금속 재료(514)는 텅스텐을 포함하고, 청정한 금속 표면(545)은 약 0.85 이상의 190 ㎚에서의 실리콘에 대한 반사율을 갖는다.
[00109] 이론에 얽매이지 않고, 오염된 금속 표면의 감소된 반사율은 오염된 금속 표면 상의 오염물들(구체적으로는 산소)의 결과인 것으로 믿어진다. 따라서, 반사율의 개선은 오염된 금속 표면(515)으로부터의 산소 오염물들의 제거를 입증한다.
[00110] 일부 실시예들에서, 방법(600)은 청정한 금속 표면(545) 상에 벌크 금속 층을 선택적으로 증착하는 단계를 더 포함한다. 일부 실시예들에서, 벌크 금속 층은 피쳐를 완전히 충전한다. 일부 실시예들에서, 벌크 금속 층은 피쳐의 하부면(519) 상에 증착되어 하부로부터 위로 성장한다. 일부 실시예들에서, 상부면(517) 또는 측벽들(518) 상에서는 증착이 관찰되지 않는다. 일부 실시예들에서, 벌크 금속 층은 피쳐(516)를 부분적으로 충전한다. 일부 실시예들에서, 벌크 금속 층은 상부면(517)과 동일 평면 상에 있다. 일부 실시예들에서, 금속 재료(514)는 텅스텐을 포함하고, 벌크 금속 층은 텅스텐을 포함한다.
[00111] 예들
[00112] 예 1 - 산소 플라즈마 가스에 수소 첨가
[00113] SiN을 포함하는 유전체 재료(12) 및 텅스텐을 포함하는 금속 재료(14)를 갖는 도 1에 도시된 바와 같은 일련의 기판들이 프로세싱 챔버에 제공된다. 기판은 400 ℃로 유지되고, 프로세싱 챔버는 5 torr로 유지되었다. 기판은 플라즈마 가스로부터 형성된 플라즈마에 노출되었다. 플라즈마 가스의 조성은 표 1에 나타낸 바와 같이 기판들 사이에서 변경되었다. 플라즈마의 전력도 또한 기판들 사이에서 변경되었다. SiN 재료의 산소 함량 및 텅스텐 재료의 190 ㎚에서의 실리콘에 대한 반사율은 플라즈마에 대한 노출 이전 및 이후에 각각의 기판에 대해 평가되었다. 산소 함량 및 반사율 결과들이 표 1에 나타나 있다.
표 1
Figure pct00001
[00114] 예 2 - 금속 표면 상의 질소 오염물들의 감소
[00115] 예 1에 설명된 것들과 유사한 일련의 기판들이 준비되었다. 기판은 다양한 비율들로 H2 및 O2를 포함하는 플라즈마 가스로부터 형성된 플라즈마에 노출되었다. 플라즈마 전력도 또한 변경되었다. 기준 기판에 대한 원소 조성뿐만 아니라, 다양한 플라즈마 가스 조성들 및 플라즈마 전력들이 표 2에 나타나 있다.
표 2
Figure pct00002
[00116] 예 3 - 추가 플라즈마들과의 병행류(CoFlow)
[00117] 예 1에 설명된 것들과 유사한 일련의 기판들이 준비되었다. 기판들은 10:1 비율로 H2 및 O2(H2O2)를 포함하는 플라즈마 가스로부터 형성된 플라즈마뿐만 아니라, 수소 플라즈마(H2) 및/또는 산소 플라즈마(O2)에 노출되었다. 플라즈마 전력은 400 W로 일정하게 유지되었다. 텅스텐 표면의 실리콘에 대한 반사율, 텅스텐 표면의 질소 함량 및 유전체 표면의 산소 대 실리콘 비율이 표 3에 나타나 있다.
표 3
Figure pct00003
[00118] 본 명세서 전체에 걸쳐 "하나의 실시예", "특정 실시예들", "하나 이상의 실시예들" 또는 "일 실시예"에 대한 언급은 실시예와 관련하여 설명된 특정 특징, 구조, 재료 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전체에 걸쳐 다양한 위치들에서 "하나 이상의 실시예들에서", "특정 실시예들에서", "하나의 실시예에서" 또는 "일 실시예에서"와 같은 문구들의 출현들은 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 특징들, 구조들, 재료들 또는 특성들은 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다.
[00119] 본원의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 당업자는 설명된 실시예들이 단지 본 개시내용의 원리들 및 응용들을 나타낸다는 것을 이해할 것이다. 당업자에게는, 본 개시내용의 사상 및 범위로부터 벗어남이 없이, 본 개시내용의 방법 및 장치에 대한 다양한 수정들 및 변형들이 이루어질 수 있다는 것이 명백할 것이다. 따라서, 본 개시내용은 첨부된 청구범위 및 그 등가물의 범위 내에 있는 수정들 및 변형들을 포함할 수 있다.

Claims (20)

  1. 방법으로서,
    손상된 유전체 표면 및 환원된 금속 표면을 포함하는 기판 표면을 수소 가스 및 산소 가스를 포함하는 플라즈마 가스(plasma gas)로부터 형성된 플라즈마에 노출시켜서 상기 환원된 금속 표면을 실질적으로 산화시키지 않으면서 상기 손상된 유전체 표면을 산화시키는 단계를 포함하는, 방법.
  2. 제1 항에 있어서,
    상기 플라즈마 가스는 희석 가스를 더 포함하는, 방법.
  3. 제2 항에 있어서,
    상기 희석 가스는 상기 플라즈마 가스의 약 95% 이상을 형성하는, 방법.
  4. 제3 항에 있어서,
    상기 플라즈마 가스는 약 0 내지 약 15 sccm 범위의 유량을 갖는 수소 가스, 약 10 sccm 내지 약 20 sccm 범위의 유량을 갖는 산소 가스, 및 약 4900 sccm 내지 약 5000 sccm 범위의 유량을 갖는 희석 가스를 프로세싱 챔버(processing chamber)에 전달함으로써 형성되는, 방법.
  5. 제2 항에 있어서,
    상기 희석 가스는 아르곤을 포함하는, 방법.
  6. 제1 항에 있어서,
    수소 가스 대 산소 가스의 비율은 약 1:1 내지 약 1:10 범위인, 방법.
  7. 제1 항에 있어서,
    상기 유전체 표면은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물 중 하나 이상을 포함하는, 방법.
  8. 제1 항에 있어서,
    상기 금속 표면은 텅스텐 또는 코발트 중 하나 이상을 포함하는, 방법.
  9. 제1 항에 있어서,
    상기 플라즈마는 약 2500 W 내지 약 3000 W 범위의 전력을 갖는 마이크로파 플라즈마(microwave plasma)인, 방법.
  10. 제1 항에 있어서,
    상기 기판 표면은 약 15 분 내지 약 30 분 범위의 기간 동안에 상기 플라즈마에 노출되는, 방법.
  11. 제1 항에 있어서,
    상기 기판 표면은 약 400 ℃의 온도로 유지되는, 방법.
  12. 제1 항에 있어서,
    상기 방법은 상기 손상된 유전체 표면의 산소 함량을 약 40 내지 약 50 원자% 범위로 증가시키는, 방법.
  13. 제1 항에 있어서,
    상기 플라즈마에 대한 노출 이후의 상기 금속 표면의 반사율(reflectivity)은 상기 플라즈마에 대한 노출 이전의 상기 금속 표면의 반사율의 ±5% 이내인, 방법.
  14. 제1 항에 있어서,
    상기 플라즈마에 대한 노출 이후의 상기 금속 표면의 저항률(resistivity)은 상기 플라즈마에 대한 노출 이전의 상기 금속 표면의 저항률의 ±10% 이내인, 방법.
  15. 제1 항에 있어서,
    상기 플라즈마에 대한 노출 이후의 상기 금속 표면의 면 저항(sheet resistance)은 상기 플라즈마에 대한 노출 이전의 상기 금속 표면의 면 저항의 ±10% 이내인, 방법.
  16. 제1 항에 있어서,
    상기 기판 표면을 수소 플라즈마에 노출시켜서 상기 손상된 유전체 표면을 형성하는 단계를 더 포함하는, 방법.
  17. 유전체 표면을 선택적으로 산화시키는 방법으로서,
    실리콘 질화물 표면 및 텅스텐 표면을 포함하는 기판 표면을 수소 가스, 산소 가스 및 아르곤을 포함하는 플라즈마 가스로부터 형성된 마이크로파 플라즈마에 노출시켜서 상기 텅스텐 표면을 산화시키지 않으면서 상기 실리콘 질화물 표면을 선택적으로 산화시키는 단계를 포함하며, 상기 마이크로파 플라즈마는 약 2500 W 내지 약 3000 W 범위의 전력을 갖고, 상기 플라즈마 가스는 몰 기준으로 약 95% 이상의 아르곤 농도를 갖고, 수소 가스 대 산소 가스의 비율은 약 1:1 내지 약 1:10 범위이며, 상기 기판 표면은 약 400 ℃의 온도로 유지되고,
    상기 텅스텐 표면의 특성은 상기 마이크로파 플라즈마에 대한 노출 이전 및 이후에 유사하고, 상기 특성은 반사율, 저항률 및 면 저항 중 하나 이상으로부터 선택되는, 방법.
  18. 기판을 세정하는 방법으로서,
    오염된 유전체 표면 및 오염된 금속 표면을 갖는 기판 표면을 수소 가스 및 산소 가스를 포함하는 플라즈마 가스로부터 형성된 플라즈마에 노출시켜서 오염물들을 제거하고 청정한 유전체 표면 및 청정한 금속 표면을 형성하는 단계를 포함하는, 방법.
  19. 제18 항에 있어서,
    상기 플라즈마 가스는 희석 가스를 더 포함하고, 상기 플라즈마 가스는 약 50 내지 약 750 sccm 범위의 유량을 갖는 수소 가스, 약 50 sccm 내지 약 75 sccm 범위의 유량을 갖는 산소 가스, 및 약 2500 sccm 내지 약 5000 sccm 범위의 유량을 갖는 희석 가스를 프로세싱 챔버에 전달함으로써 형성되는, 방법.
  20. 제18 항에 있어서,
    수소 가스의 유량 대 산소 가스의 유량의 비율은 약 1:1 내지 약 10:1 범위인, 방법.
KR1020227024377A 2020-03-10 2021-03-10 선택적 산화 및 단순화된 사전-세정 KR102586610B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062987859P 2020-03-10 2020-03-10
US62/987,859 2020-03-10
US202063036980P 2020-06-09 2020-06-09
US63/036,980 2020-06-09
PCT/US2021/021668 WO2021183621A1 (en) 2020-03-10 2021-03-10 Selective oxidation and simplified pre-clean

Publications (2)

Publication Number Publication Date
KR20220114617A true KR20220114617A (ko) 2022-08-17
KR102586610B1 KR102586610B1 (ko) 2023-10-06

Family

ID=77663763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227024377A KR102586610B1 (ko) 2020-03-10 2021-03-10 선택적 산화 및 단순화된 사전-세정

Country Status (6)

Country Link
US (1) US11776805B2 (ko)
JP (1) JP7465979B2 (ko)
KR (1) KR102586610B1 (ko)
CN (1) CN115053336A (ko)
TW (1) TW202141693A (ko)
WO (1) WO2021183621A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006183A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 금속 배선 방법
JPH11177104A (ja) * 1997-12-12 1999-07-02 Semiconductor Energy Lab Co Ltd 薄膜半導体装置作製方法
KR20050091790A (ko) * 2003-02-13 2005-09-15 동경 엘렉트론 주식회사 반도체 장치의 제조방법 및 반도체 제조장치
KR20070083509A (ko) * 2005-02-01 2007-08-24 동경 엘렉트론 주식회사 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법
KR20090101592A (ko) * 2008-03-24 2009-09-29 삼성전자주식회사 산화막 형성 방법 및 이를 이용한 게이트 형성 방법
US20100184267A1 (en) * 2009-01-21 2010-07-22 Tokyo Electron Limited Method of forming silicon oxide film and method of production of semiconductor memory device using this method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027951B2 (ja) * 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US6992011B2 (en) 2003-01-15 2006-01-31 Tokyo Electron Limited Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma
JP2005166783A (ja) 2003-12-01 2005-06-23 Ulvac Japan Ltd 半導体基板表面のクリーニング方法
US7521316B2 (en) 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices
KR20060026836A (ko) * 2004-09-21 2006-03-24 삼성전자주식회사 반도체 소자의 게이트 패턴 형성방법
JP4621888B2 (ja) 2005-02-02 2011-01-26 独立行政法人産業技術総合研究所 半導体装置の製造方法
US8021514B2 (en) * 2007-07-11 2011-09-20 Applied Materials, Inc. Remote plasma source for pre-treatment of substrates prior to deposition
JP2010232240A (ja) 2009-03-26 2010-10-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、及び半導体製造装置
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
US20140034632A1 (en) * 2012-08-01 2014-02-06 Heng Pan Apparatus and method for selective oxidation at lower temperature using remote plasma source
US9508561B2 (en) * 2014-03-11 2016-11-29 Applied Materials, Inc. Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006183A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 금속 배선 방법
JPH11177104A (ja) * 1997-12-12 1999-07-02 Semiconductor Energy Lab Co Ltd 薄膜半導体装置作製方法
KR20050091790A (ko) * 2003-02-13 2005-09-15 동경 엘렉트론 주식회사 반도체 장치의 제조방법 및 반도체 제조장치
KR20070083509A (ko) * 2005-02-01 2007-08-24 동경 엘렉트론 주식회사 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법
KR20090101592A (ko) * 2008-03-24 2009-09-29 삼성전자주식회사 산화막 형성 방법 및 이를 이용한 게이트 형성 방법
US20100184267A1 (en) * 2009-01-21 2010-07-22 Tokyo Electron Limited Method of forming silicon oxide film and method of production of semiconductor memory device using this method

Also Published As

Publication number Publication date
US20210287898A1 (en) 2021-09-16
US11776805B2 (en) 2023-10-03
TW202141693A (zh) 2021-11-01
CN115053336A (zh) 2022-09-13
JP2023516863A (ja) 2023-04-21
WO2021183621A1 (en) 2021-09-16
JP7465979B2 (ja) 2024-04-11
KR102586610B1 (ko) 2023-10-06

Similar Documents

Publication Publication Date Title
US10319604B2 (en) Methods for self-aligned patterning
KR20210148444A (ko) 비-금속성 표면들 상의 선택적 증착
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
US11776806B2 (en) Multi-step pre-clean for selective metal gap fill
EP2031644B1 (en) Method for improving germanide growth
US20180240706A1 (en) Critical Dimension Control For Self-Aligned Contact Patterning
WO2018094329A1 (en) Methods to selectively deposit corrosion-free metal contacts
KR102586610B1 (ko) 선택적 산화 및 단순화된 사전-세정
US20240038859A1 (en) Metal cap for contact resistance reduction
US6333251B1 (en) Method of fabricating gate structure of semiconductor device for repairing damage to gate oxide layer
KR100414746B1 (ko) 반도체소자의금속배선형성방법
US20230420295A1 (en) Treatment of tungsten surface for tungsten gap-fill
US10854511B2 (en) Methods of lowering wordline resistance
CN111512429A (zh) 金属膜的高压氧化
CN115004336A (zh) 沟槽结构内的选择性钨沉积
US20230420232A1 (en) Integrated method and tool for high quality selective silicon nitride deposition
US20240249934A1 (en) Integrated method and tool for high quality selective silicon nitride deposition
TW201825699A (zh) 金屬膜之沉積
KR20240014529A (ko) 그래핀 형성을 위한 통합된 방법들
TW202437476A (zh) 具有封蓋層的半導體元件
CN117242586A (zh) 用于成长含镓和氮的区域的成核层
CN115064485A (zh) 半导体结构的制备方法
KR19990070631A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant