JP2005166783A - 半導体基板表面のクリーニング方法 - Google Patents

半導体基板表面のクリーニング方法 Download PDF

Info

Publication number
JP2005166783A
JP2005166783A JP2003401195A JP2003401195A JP2005166783A JP 2005166783 A JP2005166783 A JP 2005166783A JP 2003401195 A JP2003401195 A JP 2003401195A JP 2003401195 A JP2003401195 A JP 2003401195A JP 2005166783 A JP2005166783 A JP 2005166783A
Authority
JP
Japan
Prior art keywords
gas
thin film
processing
cleaning
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003401195A
Other languages
English (en)
Inventor
Masamichi Harada
雅通 原田
Shigefumi Itsudo
成史 五戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2003401195A priority Critical patent/JP2005166783A/ja
Priority to TW093132621A priority patent/TW200524018A/zh
Priority to KR1020040092234A priority patent/KR101233525B1/ko
Priority to US10/989,541 priority patent/US20050118810A1/en
Priority to CN2004100957620A priority patent/CN1638052B/zh
Priority to CN200810125094XA priority patent/CN101330044B/zh
Publication of JP2005166783A publication Critical patent/JP2005166783A/ja
Priority to US11/710,918 priority patent/US8216642B2/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract


【課題】低温で半導体基板表面や金属膜表面の酸化物、フッ化物、炭化物、窒化物除去ができる技術を提供する。
【解決手段】真空雰囲気中に触媒体21を置き、それを加熱しながら化学構造中に水素原子を有する処理ガスを接触させ、ラジカルを生成する。処理対象物表面を前記ラジカルに曝すことで、酸化物やフッ化物等を除去する。生成されるラジカルは反応性に富んでいるので、処理対象物が低温でも高いクリーニング効果が得られる。
【選択図】 図1

Description

本発明は、半導体装置における金属膜の成膜方法に関し、メタル表面あるいはSi表面への金属膜の成膜前におけるクリーニング技術に関するものである。
例えば、半導体基板上に露出したCu膜表面上には、酸化銅や前のエッチング工程において付着したフッ素(F)成分、カーボン(C)成分等が残っているため、その状態で、Cu膜表面にバリアメタルを形成しようとすると、バリアメタルとCuの間でオーミックコンタクトが取れなくなってしまう。
そこで、従来技術では、Cu膜表面の清浄化処理工程で、真空チャンバー内に水素ガスイオンを導入し、RFなどの高周波を印加することによってプラズマ化し、励起された水素イオンによってCu表面の酸化物及び、F成分、C成分等を含有する絶縁性物質を取り除いた。
この方法の利点は、基板温度を比較的低温(200〜300℃)で処理できるため、近年の半導体デバイスの低温化に対する要求に対しては有望ではある。
しかし、処理対象となるCu膜表面は微細なホール(Via Hole)の底にあり、近年の典型的な例においては、穴の径0.13μm、穴の深さ0.85μm程度であり、アスペクトレシオが5以上である。
このような高アスペクトレシオの場合、一般にRIE(Reactive Ion Etching)などの、ホールや溝に対するイオンの指向性の高い方式においても、イオンの衝突による基板表面のチャージアップによって水素イオンは穴中への進入を阻害されることが知られている。
その効率を高めようとする場合、高周波電力を強めるか、プラズマ密度を高くしなければならない。しかし、前者においては、パターニング形状を削ってしまうし、後者においては、ICP(Inductively Coupled Plasma)やECRプラズマといった複雑かつ高価な方式を導入せざるを得ない。
他方、プラズマを使わない方法としては、水素の還元反応によって酸化銅の酸素を取り除く清浄化処理方法がある。
しかし、この方法の場合、効率よく還元反応を行うためには、基板温度350℃以上が必要であるため、近年のプロセス低温化の要求には答えられない。また、今日のアルミ配線プロセスにおけるVia底部のクリーニングや、トランジスタのサリサイドプロセスにおけるCo、Niスパッター前のSi表面クリーニングなどにこの技術の適用が期待されている。
特開2000−323571号公報 特開2000−269163号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、処理対象の基板を高温に加熱しなくても、Si、Al、TiNその他金属表面、Cu膜等のメタル膜の清浄化を行うことができる技術を提供することにある。
上記課題を解決するため、請求項1記載の発明は、化学構造中に水素原子を有する処理ガスを加熱した触媒体に接触させてラジカルを生成する工程と、処理対象物表面を前記ラジカルに接触させ、前記処理対象物の少なくとも一部表面に位置する不純物を還元する工程を有する半導体基板表面のクリーニング方法である。
請求項2記載の発明は、前記処理ガスは、H2ガス、NH3ガス、SiH4ガス、NH2NH2ガス、又はH2Oガスから成る群から選ばれる一種以上のガスであることを特徴とする請求項1に記載のクリーニング方法である。
請求項3記載の発明は、前記処理対象物表面には、導電性物質が露出していることを特徴とする請求項1に記載のクリーニング方法である。
請求項4記載の発明は、前記処理ガスがH2ガス、NH3ガス、SiH4ガス、NH2NH2ガス、又はH2Oガスから成る群より一種が選ばれたガス、又は二種以上が選ばれて成る混合ガスであることを特徴とする請求項1乃至請求項3のいずれか1項記載のクリーニング方法である。
請求項5記載の発明は、化学構造中に水素原子を有する処理ガスを加熱した触媒体に接触させてラジカルを生成する工程と、半導体基板表面を前記ラジカルに接触させ、前記半導体基板表面の少なくとも一部表面に位置する不純物を還元する工程と、導電性物質を、少なくとも前記不純物が還元された面に形成する工程と、を有することを特徴とする半導体装置の製造方法である。
請求項6記載の発明は、前記処理ガスがH2ガス、NH3ガス、SiH4ガス、NH2NH2ガス、又はH2Oガスから成る群より一種が選ばれたガス、又は二種以上が選ばれて成る混合ガスであることを特徴とする請求項5記載の半導体装置の製造方法である。
請求項7記載の発明は、前記半導体基板表面の少なくとも一部には、所定形状にパターニングされた導電性物質が露出された請求項5又は請求項6のいずれか1項記載の半導体装置の製造方法である。
請求項8記載の発明は、前記導電性物質の上には絶縁膜が配置され、前記絶縁膜に形成された孔の底面は、前記導電性物質が露出された請求項7記載の半導体装置の製造方法である。
請求項9記載の発明は、前記導電性物質は、銅薄膜、TiN薄膜、Al薄膜、又はSi結晶のいずれか一種である請求項5乃至請求項8のいずれか1項記載の半導体装置の製造方法である。
本発明は上記のように構成されており、WやTa等から成る触媒体が位置する雰囲気を真空排気し、その触媒体を真空雰囲気中に置き、触媒体を1500〜2000℃に加熱し、化学構造中に水素原子を有する処理ガスを触媒体に接触させると処理ガスが分解し、ラジカルが生成される。触媒体は、通常は直径0.5mm程度の細線であり、一本乃至複数本を平行に配置したり、網状に配置しすることができる。
例えば、処理ガスがH2ガスやH2Oガスである場合はH原子が生成され、処理ガスがNH3ガスである場合は、NHとNH2(一般式NHX)が生成される。H原子やNH、NH2はラジカルである。
これらのラジカルは非常に反応性に富んでいて還元性が高く、基板温度が200℃以下であっても、金属薄膜表面や半導体表面の金属酸化物、フッ化物、又は炭化物等の不純物を容易に還元し、金属薄膜や半導体の清浄な表面を露出させることができる。
半導体装置の絶縁膜に形成された微細な溝又は孔の底面には、半導体表面又は金属薄膜表面が露出しているが、ラジカルは拡散によって容易に微細な溝や孔の底面に到達できる。そして、処理対象物が200℃以下という低い温度であっても、微細な溝又は孔の底部の表面を清浄化することができる。
それに対し、RIEのようにプラズマを用いる場合は加速された電子と原料ガスの3次元空間での衝突によってイオンが生成され、そのイオンによって酸化物等を分解する。
H原子やNHX等のラジカルは、電気的に中性であり、処理対象物がチャージアップすることがないのに対し、イオンは電荷を有しているため、処理対象物にイオンが照射されるとチャージアップが生じ、半導体基板内部の素子がダメージを受ける場合がある。
また、イオンは絶縁膜も削るため、絶縁膜のパターン形状がだれてしまう。更に、RIEの酸化物等の分解効率は本発明方法に比べて低く、1/10〜1/100程度である。
処理対象物を高温にしなくてもクリーニングが行える。
高アスペクト比の溝又は孔の底面もクリーニングできる。
絶縁膜のパターンがくずれない。
本発明方法は、半導体基板表面や銅薄膜表面のクリーニングに適しているが、銅以外のTiN、Al、Si等の表面のクリーニングにも用いることができる。
半導体デバイスのCu配線工程における、バリアメタル形成前の銅薄膜表面の清浄化工程の実施例について説明する。
図1の符号10は、本発明方法に用いることができる真空処理装置であり、真空チャンバー11を有している。真空チャンバー11の底壁には、ホットプレート13が配置されている。ホットプレート13の周囲には、クランプ15が設けられており、ホットプレート13上に処理対象物が乗せられた場合に、クランプ15によって処理対象物を保持するように構成されている。
真空チャンバー11内のホットプレート13の真上位置には、触媒体21が配置されている。この触媒体21は電源22に接続されており、電源22を動作させ、触媒体21に直流電流や交流電流を流すと触媒体21が高温に発熱するようになっている。ここでは触媒体21はタングステン(W)等の金属の細線であり、タンタル(Ta)の細線も用いることができる。
真空チャンバー11には真空排気系36が接続されており、真空チャンバー11内は高真空雰囲気にできるように構成されている。触媒体21は真空チャンバー11内部が真空雰囲気にされた状態で通電され、高温に発熱する。
真空チャンバー11の壁面(天井)の触媒体21の真上位置にはガス導入口34が配置されている。真空チャンバー11の外部には、第1〜第3のガス導入系31〜33が配置されており、第1〜第3のガス導入系31〜33は、ガス導入口34にそれぞれ接続されている。
第1〜第3のガス導入系31〜33は、異なる種類の処理ガスが充填されたガスボンベを有している。ここでは第1〜第3のガス導入系31〜33のガスボンベには、処理ガスとして、H2ガス、NH3ガス、SiH4ガスがそれぞれ充填されている。
この真空処理装置10では、ガス導入口34から真空チャンバー11内に、第1〜第3のガス導入系31〜33のいずれか一系統又は複数系統から、処理ガスを流量制御しながら導入できるように構成されている。
図2は、本発明方法が適用される処理対象物40の模式的な断面図である。この処理対象物40は、半導体工程が途中まで行われた半導体基板であり、シリコン基板41上に、第1の絶縁膜42と金属薄膜43と第2の絶縁膜44とがこの順序で形成されている。第2の絶縁膜44には溝や孔45が形成されており、溝や孔45の底面には、金属薄膜43が露出している。金属薄膜43は、典型的には銅薄膜であり、所定の平面形状にパターニングされている。金属薄膜43の一部は、シリコン基板41に形成された電気素子に接続されている。
真空チャンバー11の内部を真空雰囲気にし、真空状態を維持しながら上記のような処理対象物40を真空チャンバー11内に搬入し、溝又は孔45が位置する面を触媒体21に向け、ホットプレート13上に配置する。
予めホットプレート13に通電しておき、処理対象物40を乗せ、170〜270℃に昇温させる。
そして触媒体21に通電して発熱させ、所定温度まで昇温させた状態で、第1〜第3のガス導入系31〜33から処理ガスを導入する。ここでは処理ガスとして、第1のガス導入系31からH2ガスだけを導入した。
その導入量(流量)は200sccmであり、真空排気速度の制御により、真空チャンバー11内の圧力は0.8Pa以上65Pa以下の範囲にした。
触媒体21には、直径0.5mm、長さ300mmのタングステンワイヤーが用いられており、電源22から電圧11.0Vの直流電圧を出力したところ、通電量は11.0Aになった。この条件では、触媒体21の温度は1700℃になる。
触媒体21に接触した処理ガスは、水素ラジカルを生成し、その水素ラジカルが、処理対象物40の溝や孔45の底面に露出する金属薄膜43表面の酸化物を還元し、清浄な銅薄膜表面を露出させる。
ここでは、触媒体21を高温にした状態で処理ガス(H2ガス)を60秒間導入したところ、溝や孔45底面の金属薄膜43表面の酸化物は除去された。
上記とは異なり、NH3ガス単独、SiH4ガス、又はH2Oガスの一種を単独に処理ガスとして用いた場合の他、H2ガスとNH3ガスとSiH4ガスとH2Oガスのうち、二種以上のガスを処理ガスとして用いてもH2ガスの場合と同様に、溝や孔45底面の金属薄膜43表面の酸化物を除去することができる。
図1の真空処理装置10において、符号35は金属薄膜の原料ガス導入系であり、金属薄膜43表面の酸化物を除去した後、真空雰囲気を維持したまま、原料ガス導入系35から原料ガスを導入すると、処理対象物40の表面に金属薄膜が成長する。
図3の符号46はその金属薄膜であり、溝又は孔45は、この金属薄膜によって充填されている。ここで、金属薄膜としてタンタル薄膜を成長させる場合、原料ガスとしては、有機系金属ソースであるTIMATA(Ta[NC(CH3225][N(CH323)やPDMAT(Ta[N(CH325])等を使用することができる。
TIMATAやPDMATは、80℃に加熱された容器に入れ、流量制御したArガスを容器内に導入しバブリングすることで、Arともに真空チャンバー11内に導入することができる。
その導入経路は、TIMATAやPDMATが液化しないように、配管およびチャンバーを80〜90℃に加熱しておくとよい。
上記は銅薄膜の清浄化処理と金属薄膜の形成を同一の真空チャンバー11内で行い、処理対象物を大気に曝さず、真空雰囲気を維持しながらクリーニングと金属薄膜の形成を連続して行ったが、別々の真空チャンバー内で行うこともできる。その場合も、本発明方法によるクリーニングと金属薄膜の形成の間、処理対象物周囲の真空雰囲気を維持する必要がある。
銅薄膜の表面の清浄度を示す指標として反射率を使うことができる。反射率とは、ある波長の光を基板表面に照射したときに、入射したときの強度に対する反射したときの光の強度の割合を示すものであり、反射率が大きいほど、その基板が鏡面に近いことを示す。
Siウェハの鏡面での反射率を100%として規格化すると、酸化物のない清浄な銅薄膜表面の場合、波長436nmで、その反射率は約120%となる。
本発明の効果を測定するため、処理対象物40に換え、銅薄膜表面が全部露出した基板を用い、銅薄膜表面の酸化物の除去状態を反射率の変化として求めた。
通常の半導体デバイスの基板ではその銅薄膜表面は、ほとんど酸化されていることはなく、反射率は、ほぼ120%程度であるが、本発明方法を適用した基板の銅薄膜は、反射率が15〜20%のものを使った。
<実施例1>
処理ガスはH2ガス、流量は200SCCM、チャンバー圧力65Pa、処理ガスの導入時間は60秒間である。基板の温度は170、230、270℃の三種類で行った。
<比較例1>
比較のため、触媒体21に通電せず、基板の温度は170、230、270、350℃に加熱して処理ガスを導入し、銅薄膜表面の酸化物を還元した。他の条件は、実施例1と同じである。
<測定結果1>
図4に、反射率の測定結果を示す。横軸は基板温度、縦軸は反射率である。
この図2をみると、本発明方法を用いた場合は、基板温度が170℃でも反射率は125%と高くなっているのに対し、比較例では基板温度を350℃にしても反射率は120%に達していない。
このことから、本発明方法によれば、低温でも同薄膜銅薄膜表面の酸化膜は取り除かれ、清浄な銅薄膜表面が露出されるのに対し、比較例では、銅薄膜表面は清浄化されていないことを示す。
実際、半導体製造工程において、H2ガスと基板加熱だけによる銅薄膜清浄工程においては、処理対象物を300℃前後まで昇温させているが、本発明方法によれば、200℃程度の低温化が可能である。
逆に、本発明方法を用い、処理対象物を300℃程度まで昇温させた場合、低温の場合よりもより清浄な銅薄膜表面が得られるようになる。
<実施例2>
次に、実施例1で用いたのと同じ反射率の基板を真空チャンバー11内に搬入し、圧力を変化させて基板を処理し、反射率を測定した。
基板温度230℃、H2ガス流量200SCCM、真空チャンバー11内の圧力0.8Pa、10Pa、65Pa、処理時間60秒である。
<測定結果2>
測定結果は図5に示す。同図の横軸は処理圧力、縦軸は反射率である。
この結果から本発明方法による銅薄膜表面の清浄化は、圧力依存性が小さいことが分かる。
プラズマによって表面処理をするような場合は、プラズマの密度は、処理圧力が減少すればその分低下するため、その効率も大幅に低下する。例えば、圧力が2桁減少すればプラズマ密度は2桁低下する。
それに対し、本発明の場合、図5に示したように、圧力が2桁変化しても、表面の清浄化の効率が変化しないということは、ラジカルの密度がプラズマに比べ10〜100倍多いことためと考えられる。
以上は、主として銅薄膜表面を清浄化(クリーニング)する場合について説明したが、本発明の清浄化対象は銅薄膜に限定されるものではなく、TiN、Al、又はSi結晶等の導電性物質の表面、又はそれらの薄膜の表面の清浄化に広く用いることができる。特に、絶縁膜に設けられた微細の孔や溝の底面下に露出する導電性物質又はそれの薄膜表面の清浄化に適している。
本発明に用いることができる真空装置 本発明の処理対象物 その処理対象物に金属薄膜を形成した状態の図 本発明における基板温度と反射率の関係を示すグラフ 本発明における圧力と反射率の関係を示すグラフ
符号の説明
10……真空処理装置
11……真空チャンバー
21……触媒体

Claims (9)

  1. 化学構造中に水素原子を有する処理ガスを加熱した触媒体に接触させてラジカルを生成する工程と、
    処理対象物表面を前記ラジカルに接触させ、前記処理対象物の少なくとも一部表面に位置する不純物を還元する工程を有する半導体基板表面のクリーニング方法。
  2. 前記処理ガスは、H2ガス、NH3ガス、SiH4ガス、NH2NH2ガス、又はH2Oガスから成る群から選ばれる一種以上のガスであることを特徴とする請求項1に記載のクリーニング方法。
  3. 前記処理対象物表面には、導電性物質が露出していることを特徴とする請求項1に記載のクリーニング方法。
  4. 前記処理ガスがH2ガス、NH3ガス、SiH4ガス、NH2NH2ガス、又はH2Oガスから成る群より一種が選ばれたガス、又は二種以上が選ばれて成る混合ガスであることを特徴とする請求項1乃至請求項3のいずれか1項記載のクリーニング方法。
  5. 化学構造中に水素原子を有する処理ガスを加熱した触媒体に接触させてラジカルを生成する工程と、
    半導体基板表面を前記ラジカルに接触させ、前記半導体基板表面の少なくとも一部表面に位置する不純物を還元する工程と、
    導電性物質を、少なくとも前記不純物が還元された面に形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 前記処理ガスがH2ガス、NH3ガス、SiH4ガス、NH2NH2ガス、又はH2Oガスから成る群より一種が選ばれたガス、又は二種以上が選ばれて成る混合ガスであることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記半導体基板表面の少なくとも一部には、所定形状にパターニングされた導電性物質が露出された請求項5又は請求項6のいずれか1項記載の半導体装置の製造方法。
  8. 前記導電性物質の上には絶縁膜が配置され、前記絶縁膜に形成された孔の底面は、前記導電性物質が露出された請求項7記載の半導体装置の製造方法。
  9. 前記導電性物質は、銅薄膜、TiN薄膜、Al薄膜、又はSi結晶のいずれか一種である請求項5乃至請求項8のいずれか1項記載の半導体装置の製造方法。
JP2003401195A 2003-11-20 2003-12-01 半導体基板表面のクリーニング方法 Pending JP2005166783A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003401195A JP2005166783A (ja) 2003-12-01 2003-12-01 半導体基板表面のクリーニング方法
TW093132621A TW200524018A (en) 2003-11-20 2004-10-27 Method of cleaning surface of semiconductor substrate, method of manufacturing film, method of manufacturing semiconductor device and semiconductor device
KR1020040092234A KR101233525B1 (ko) 2003-11-20 2004-11-12 반도체기판 표면의 클리닝 방법, 박막 제조방법,반도체장치의 제조방법 및 반도체장치
US10/989,541 US20050118810A1 (en) 2003-11-20 2004-11-17 Method of cleaning surface of semiconductor substrate, method of manufacturing thin film, method of manufacturing semiconductor device, and semiconductor device
CN2004100957620A CN1638052B (zh) 2003-11-20 2004-11-19 薄膜制造方法
CN200810125094XA CN101330044B (zh) 2003-11-20 2004-11-19 薄膜制造方法
US11/710,918 US8216642B2 (en) 2003-11-20 2007-02-27 Method of manufacturing film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003401195A JP2005166783A (ja) 2003-12-01 2003-12-01 半導体基板表面のクリーニング方法

Publications (1)

Publication Number Publication Date
JP2005166783A true JP2005166783A (ja) 2005-06-23

Family

ID=34725200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003401195A Pending JP2005166783A (ja) 2003-11-20 2003-12-01 半導体基板表面のクリーニング方法

Country Status (1)

Country Link
JP (1) JP2005166783A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011162255A1 (ja) * 2010-06-22 2011-12-29 株式会社アルバック バリア膜の形成方法及び金属配線膜の形成方法
JP2012117109A (ja) * 2010-11-30 2012-06-21 Ulvac Japan Ltd 成膜装置
JP7465979B2 (ja) 2020-03-10 2024-04-11 アプライド マテリアルズ インコーポレイテッド 選択的な酸化および簡略化された前洗浄

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011162255A1 (ja) * 2010-06-22 2011-12-29 株式会社アルバック バリア膜の形成方法及び金属配線膜の形成方法
JPWO2011162255A1 (ja) * 2010-06-22 2013-08-22 株式会社アルバック バリア膜の形成方法及び金属配線膜の形成方法
JP2012117109A (ja) * 2010-11-30 2012-06-21 Ulvac Japan Ltd 成膜装置
JP7465979B2 (ja) 2020-03-10 2024-04-11 アプライド マテリアルズ インコーポレイテッド 選択的な酸化および簡略化された前洗浄

Similar Documents

Publication Publication Date Title
TWI556305B (zh) 透過介穩氫終止之矽的選擇性蝕刻
US10163696B2 (en) Selective cobalt removal for bottom up gapfill
JP6009520B2 (ja) シリコン含有膜の平滑SiConiエッチング
US10465294B2 (en) Oxide and metal removal
US9659791B2 (en) Metal removal with reduced surface roughness
US9275834B1 (en) Selective titanium nitride etch
TWI624870B (zh) 用於蝕刻速率一致性的方法
EP1135545B1 (en) Removing oxides or other reducible contaminants from a substrate by plasma treatment
US6946401B2 (en) Plasma treatment for copper oxide reduction
KR20160102356A (ko) 10nm 이하의 패터닝을 달성하기 위한 물질 처리
KR20130066636A (ko) 실리콘 막들에 대한 선택적인 식각
KR102192281B1 (ko) 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법
TWI768789B (zh) 半導體製造方法
US8216642B2 (en) Method of manufacturing film
KR20190008227A (ko) 에칭 방법
US20050224456A1 (en) Anisotropic dry etching of cu-containing layers
JP2005166783A (ja) 半導体基板表面のクリーニング方法
JP2005158761A (ja) 薄膜製造方法、半導体装置の製造方法、及び半導体装置
US11769671B2 (en) Systems and methods for selective metal compound removal
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
US10256112B1 (en) Selective tungsten removal
JP2013048127A (ja) アッシュ後の側壁の回復
TW201903885A (zh) 含矽間隔物的選擇性形成
TW202335032A (zh) 高深寬比電漿蝕刻中的含金屬表面之改質
JP4448807B2 (ja) エッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A131 Notification of reasons for refusal

Effective date: 20090203

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20090630

Free format text: JAPANESE INTERMEDIATE CODE: A02