TWI768789B - 半導體製造方法 - Google Patents

半導體製造方法 Download PDF

Info

Publication number
TWI768789B
TWI768789B TW110110817A TW110110817A TWI768789B TW I768789 B TWI768789 B TW I768789B TW 110110817 A TW110110817 A TW 110110817A TW 110110817 A TW110110817 A TW 110110817A TW I768789 B TWI768789 B TW I768789B
Authority
TW
Taiwan
Prior art keywords
temperature
wafer
film
gas
complex
Prior art date
Application number
TW110110817A
Other languages
English (en)
Other versions
TW202205426A (zh
Inventor
山口欣秀
藤崎寿美子
Original Assignee
日商日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立全球先端科技股份有限公司 filed Critical 日商日立全球先端科技股份有限公司
Publication of TW202205426A publication Critical patent/TW202205426A/zh
Application granted granted Critical
Publication of TWI768789B publication Critical patent/TWI768789B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

為了提供良品率高的半導體製造方法，對處理室內供給用以將遷移金屬錯合物化的氣體而蝕刻被配置於容器內部的處理室內之半導體晶圓的上面的含遷移金屬的處理對象的膜者，進行下述第1工程及第2工程來蝕刻前述處理對象的膜， 第1工程，其係一面供給前述錯合物化氣體，一面使該氣體吸附於前述膜之後提高前述晶圓的溫度，在前述膜表面形成有機金屬錯合物而氣化使脫離；及 第2工程，其係一面供給前述錯合物化氣體，一面以低的溫度來使前述錯合物化氣體吸附於前述膜表面之後，停止前述錯合物化氣體的供給之後階段性地提高前述晶圓的溫度，將被形成於前述膜表面的有機金屬錯合物氣化而使脫離。

Description

半導體製造方法
本發明是有關處理被配置於半導體晶圓等的基板狀的試料上的包含遷移金屬膜或遷移金屬的氧化膜的膜構造而製造半導體裝置之半導體製造方法。
對於最尖端的半導體裝置的小型化、高速•高性能化、省電力化的要求越來越加速，在半導體裝置的內部採用各種新的材料。例如，Cu(銅)配線的電遷移或W(鎢)配線的高電阻率成為半導體配線的更進一步的微細化的障礙的說法成為有影響力，Co(鈷)或Ru(釕)等的遷移金屬也成為次世代的配線材料的候補。為了利用含有該等的遷移金屬元素的導體膜作為次世代半導體微細配線，奈米級的超高精度的加工(成膜及蝕刻)是不可缺少。
在專利文獻1中，揭示利用添加了β-二酮及NO、N2 O、O2 、O3 等的氧化性氣體的蝕刻氣體來蝕刻以β-二酮及可形成錯合物的金屬元素所成膜的金屬膜之乾蝕刻方法。就專利文獻1的技術而言，為了抑制蝕刻速度的偏差，提案相對於β-二酮，將蝕刻氣體中所含的水分含量設為30質量ppm以下。在專利文獻2中，揭示利用添加了β-二酮與氧化性氣體的第1添加氣體及H2 O或H2 O2 的第2添加氣體的蝕刻氣體之乾蝕刻方法。就專利文獻2的技術而言，為了實現蝕刻高速化，提案將蝕刻氣體的β-二酮的量或第2添加氣體的量適當化。
在非專利文獻1中，提案在將遷移金屬膜(Co膜)的表面變換成氧化膜之後，藉由使六氟乙醯丙酮等的β-二酮氣體作用來蝕刻遷移金屬膜。 先前技術文獻 專利文獻
專利文獻1：日本特開2018-110230號公報 專利文獻2：日本特開2018-110229號公報 非專利文獻
「非專利文獻1」Jing Zhao, Mahsa Konh, Andrew Teplyakov “Surface Chemistry of thermal dry etching of cobalt thin films using hexafluoroacetylacetone” Applied Surface Science 455(2018), pp. 438-445.
(發明所欲解決的課題)
由於上述以往技術針對其次般的點考慮不夠充分，因此發生問題。
亦即，若根據專利文獻1揭示的技術，則可抑制蝕刻處理的開始時與結束時的蝕刻速度的偏差，使蝕刻速度安定化。又，若根據專利文獻2揭示的技術，則可使蝕刻速度高速化而實現高的生產能力。然而，在專利文獻1及專利文獻2是未考慮有關隨著蝕刻處理的進展，被蝕刻面的表面的凹凸增大而粗度變大的點。
有關如此伴隨蝕刻處理的被蝕刻面的粗度的增大是被記載於非專利文獻1。在本非專利文獻中詳細記載有關含遷移金屬膜的蝕刻進展的期間的反應機構，明確記載：蝕刻進展中的主現象是在被蝕刻材表面的β-二酮氣體分子的分解，蝕刻終究只是次要的反應。而且，記載起因於β-二酮氣體分子的分解反應，蝕刻處理後的被蝕刻面粗面化的情形。
即使如此藉由適用專利文獻1或專利文獻2的技術來實現高速化蝕刻速度或抑制蝕刻速度的偏差，也會因為有關蝕刻處理後的被蝕刻面粗面化的情形考慮不夠充分，產生處理的良品率受損的問題。
本發明的目的是在於提供一種使良品率提升的半導體製造方法。 (用以解決課題的手段)
上述目的是藉由下述半導體製造方法達成，該半導體製造方法係對處理室內供給用以將遷移金屬錯合物化的氣體而蝕刻被配置於容器內部的處理室內之半導體晶圓的上面的含遷移金屬的處理對象的膜者，進行下述第1工程及第2工程來蝕刻前述處理對象的膜， 第1工程，其係一面供給前述錯合物化氣體，一面使該氣體吸附於前述膜之後提高前述晶圓的溫度，在前述膜表面形成有機金屬錯合物而氣化使脫離；及 第2工程，其係一面供給前述錯合物化氣體，一面以低的溫度來使前述錯合物化氣體吸附於前述膜表面之後，停止前述錯合物化氣體的供給之後階段性地提高前述晶圓的溫度，將被形成於前述膜表面的有機金屬錯合物氣而使脫離。 [發明的效果]
邊抑制遷移金屬膜的表面的粗糙或凹凸的大小的增大，邊實現高精度且高速的蝕刻，提升蝕刻處理的良品率。
發明者們是由各種的觀點來重新研究有關含有遷移金屬的膜的蝕刻進展的期間的反應機構，藉由被蝕刻膜與β-二酮氣體的反應來使有機金屬錯合物生成時，發現在高溫下使有機金屬錯合物生成時與在低溫~中溫域使有機金屬錯合物生成時取得的有機金屬錯合物的安定性有差，而想出本發明。依有機金屬錯合物生成時的溫度而分解性不同的理由是因為在特定的溫度區域，有機金屬錯合物形成反應會顯示反應飽和性，所以在該溫度區域生成的有機金屬錯合物是成為配向成長成緻密的膜狀而被安定化的膜組成。
另一方面，在更高的溫度的條件下，由於有機金屬錯合物的生成反應會高速進展，因此有機金屬錯合物分子的配向整列會趕不上而成為不規則地疊起的狀態，相對地若與使在低溫乃至中位的溫度域生成的膜狀配向性的有機金屬錯合物層作比較，則估計在高溫被形成的膜安定性會降低。亦即，在低溫乃至中溫的溫度域被緻密地形成的膜的最表分子層會取得保護膜之類的機能，另一方面，在高溫域被形成不規則的膜是如此的機能小。
以下說明的本發明的實施形態，是在被配置於容器內部且藉由排氣裝置來減壓的處理室內的平台上保持具有含遷移金屬的膜的處理對象的半導體晶圓等的試料，對該處理室內供給錯合物化氣體來處理晶圓上面的膜之半導體製造裝置或半導體製造方法，具備在處理中一面將晶圓的溫度維持於複數的值，一面與該溫度聯動來調節錯合物化氣體的供給之構成。
另，是將具有含遷移金屬的膜之半導體晶圓等的基板上的試料配置於真空容器內部的處理室內，加工此試料上面的含有遷移金屬的膜而形成電路構造之半導體製造裝置或半導體製造方法，具備可實施以下的處理的工程或可切換該等的處理的工程來進行之構成： 在前述加工的開始前使被吸附於前述試料的表面的氣體或異物脫離之後，在前述試料的溫度低於預定的第1溫度的狀態下將錯合物化氣體供給至前述處理室，一面供給此錯合物化氣體，一面使前述晶圓昇溫至第2溫度而使含有前述遷移金屬的膜與錯合物化氣體反應，進一步停止錯合物化氣體的供給，使前述試料依序階段性地昇溫至包含第3及第4溫度的複數的溫度的值，維持該等的溫度來進行前述試料的處理之處理的工程；及 昇溫至前述試料第2溫度後，一面供給前述錯合物化氣體，一面使連續性地昇溫至前述第4溫度以上的預定的溫度之處理的工程。
以下，參照圖面說明本發明的實施形態。 實施例1
以下，參照圖1乃至圖4說明本發明的實施例。另外，在本說明書及圖面中，有關實質上具有同一機能的構成要素是附上同一符號，省略重複說明。
圖1是模式性地表示本發明的實施例的半導體製造裝置的全體的構成的概略的縱剖面圖。
處理室1是藉由具有圓筒形的金屬製的容器的底部腔室11所構成，在其中是設有用以載置被處理試料的晶圓(以下記載為晶圓或半導體基板或基板)2的晶圓平台4(以下記載為平台4)。電漿源是使用ICP(Inductively Coupled Plasma：感應耦合電漿)放電方式，在處理室1的上方是設置有石英腔室12與ICP線圈34及具備高頻電源20的電漿源。在此，ICP線圈34是被設置於石英腔室12的外側。
在ICP線圈34是電漿生成用的高頻電源20會經由匹配器22來連接。高頻電力的頻率是使用13.56MHz等的數十MHz的頻帶者。在石英腔室12的上部是設置有頂板6。在頂板6是設置有淋浴板5，在其下部是設置有氣體分散板17。在處理室1內為了晶圓2的處理而被供給的氣體(處理氣體)是從氣體分散板17的外周導入至處理室1內。
本實施例的處理氣體是藉由被配置於質量流控制器控制部51內按每個氣體種類設置的質量流控制器50來調整供給的流量。在圖1中，至少Ar、O2 、H2 會作為處理氣體被供給至處理室1，分別對應於該等氣體的種類而具備質量流控制器50-1，50-2，50-3。又，被供給的氣體是不被限於該等。另外，在質量流控制器控制部51是也包含配置如後述般用以調節被供給至晶圓2背面與予以載置的平台4的介電質膜上面之間的He氣體的流量之質量流控制器50-4。
本實施例是使用從液體原料生成的錯合物化氣體作為處理氣體的至少一部分。此錯合物化氣體是利用錯合物化氣體供給器47來使氣化而使用。在錯合物化氣體供給器47內部是有用以收納液體原料的藥液44的槽45，藉由覆蓋周圍的加熱器46來加熱藥液44，在槽45上部充滿原料的蒸氣。藥液44是用以將預先被形成於半導體基板2上的含有遷移金屬的膜變換成揮發性的有機金屬錯合物的成分的錯合物化氣體的原料液，生成的原料蒸氣是以質量流控制器50-5來控制流量，以適於處理的所期的流量、速度來導入至處理室1內，在處理室1內成為所望的濃度的氣體。原料蒸氣不被導入至處理室1內的期間是關閉閥53，54，從處理室1遮斷液體原料。而且，最好流動原料蒸氣的配管是以在配管內原料蒸氣不會凝縮的方式加熱配管。
為了將處理室減壓，處理室1的下部是藉由真空排氣配管16來連接至排氣手段15。排氣手段15是例如以渦輪分子幫浦或機械升壓幫浦或乾式幫浦所構成。又，為了使與真空排氣配管16的軸方向垂直的面的剖面積的流路剖面積增減來調節藉由排氣手段15的動作從處理室1內排出的內部的氣體或電漿10的粒子的流量而調整處理室1或放電區域3的壓力，而在排氣手段15的上游側設置有調壓手段14，該調壓手段14是由在橫穿於流路內的方向具有軸而配置繞著軸旋轉的複數片的板狀的襟翼(flap)或橫穿過該軸方向來移動於流路內部的板構件所構成。
在平台4與構成ICP電漿源的石英腔室12之間是設置有用以加熱晶圓2的IR(Infrared：紅外線)燈單元。IR燈單元是具備：在平台4的上面上方被配置成環狀的IR燈62、覆蓋IR燈62的上方而配置將IR光反射的反射板63、IR光透過窗74。本實施例的IR燈62是使用繞著底部腔室11或具有圓筒形的平台4的上下方向的中心軸配置成同心狀或螺旋狀的多重的圓形狀的燈。另外，從IR燈62放射的光是從可視光放出以紅外光區域的光為主的光。在此是將如此的光稱為IR光。就圖1所示的構成而言，是設置3周份的IR燈62-1、62-2、62-3作為IR燈62，但亦可設為2周、4周等。在IR燈62的上方是設置有用以將IR光朝向下方反射的反射板63。
IR燈62是連接IR燈用電源64，在其途中設置有用以使在高頻電源20產生的電漿生成用的高頻電力的雜訊不會流入至IR燈用電源64的高頻截止濾波器25。並且，在IR燈用電源64是附有可彼此獨立地控制供給至IR燈62-1、62-2、62-3的電力之類的機能，可調節晶圓的加熱量的徑方向分布。
在IR燈單元的中央是形成有用以將從質量流控制器50供給至石英腔室12的內部的氣體流動至處理室1側的氣體的流路75。而且，在此氣體的流路75是配置有用以遮蔽在石英腔室12的內部產生的電漿中生成的離子或電子，只使中性的氣體或中性的自由基透過而照射至晶圓2之開鑿複數的孔的縫隙板(離子遮蔽板)78。
在平台4中，用以冷卻平台4的冷媒的流路39會被形成於內部，冷媒會藉由冷卻器38來循環供給。又，為了藉由靜電吸附來將晶圓2固定於平台4，板狀的電極板的靜電吸附用電極30會被埋入於平台4，分別連接靜電吸附用的DC(Direct Current：直流)電源31。
又，為了效率佳地冷卻晶圓2，在被載置於平台4的晶圓2的背面與平台4之間，可經由開閉的閥被配置於其上的供給路徑來供給流量、速度藉由質量流控制器50-4適當地調節的He氣體。He氣體是通過與供給路徑連通而連結的平台4內部的通路，從被配置於載置晶圓2的平台4上面的開口導入至晶圓2背面與平台4上面之間的間隙，促進晶圓2與平台4及流動於內部的冷媒的流路39的冷媒之間的熱傳達。
又，為了即使使靜電吸附用電極30作動，靜電吸附晶圓2下進行加熱或冷卻，也不會傷及晶圓2的背面，平台4的晶圓戴置面是以聚醯亞胺等的樹脂來表面塗層。並且，在平台4的內部是設置有用以測定平台4的溫度的熱電偶70，此熱電偶是被連接至熱電偶溫度計71。
又，用以測定晶圓2的溫度的光纖92-1，92-2會被設置於在平台4上所載置的晶圓2的中心部附近、晶圓2的徑方向中間附近、晶圓2的外周附近的3處。光纖92-1是將來自外部IR光源93的IR光引導至晶圓2的背面而照射至晶圓2的背面。另一方面，光纖92-2是將藉由光纖92-1所照射的IR光之中透過•反射晶圓2後的IR光集合而傳送至分光器96。
在外部IR光源93產生的外部IR光是被傳送至用以使光路ON/OFF的光路開關94。然後，以光分配器95來將光路分歧成複數(圖1的情況是分歧成3個)，經由3系統的光纖92-1來照射至晶圓2的背面側的各個的位置。
在晶圓2被吸收•反射的IR光是藉由光纖92-2來傳送至分光器96，以檢測器97來取得光譜強度的波長相關性的資料。然後將取得的光譜強度的波長相關性的資料是被傳送至控制部40的運算部41，算出吸收波長，可以此為基準求取晶圓2的溫度。並且，在光纖92-2的途中設置有光多工器98，有關分光計測的光，可切換分光計測晶圓中心、晶圓中間、晶圓外周的哪個計測點。藉此，在運算部中可求取晶圓中心、晶圓中間、晶圓外周的各個的溫度。
在圖1中，60是覆蓋石英腔室12的容器，81是用以在平台4與底部腔室11的底面之間真空密封的O型環。
控制部40是控制從高頻電源20往ICP線圈34之高頻電力供給的ON/OFF。又，控制質量流控制器控制部51，而調整從各個的質量流控制器50往石英腔室12的內部供給之氣體的種類及流量。在此狀態下，控制部40更使排氣手段15作動，且控制調壓手段14，調整處理室1的內部成為所望的壓力。
進一步，控制部40是使靜電吸附用的DC電源31作動，使晶圓2靜電吸附於平台4，在使將He氣體供給至晶圓2與平台4之間的質量流控制器50-6作動的狀態下，根據在熱電偶溫度計71測定的平台4的內部的溫度、及在檢測器97計測的晶圓2的中心部附近、半徑方向中間部附近、外周附近的光譜強度資訊，來根據在運算部41求得的晶圓2的溫度分布資訊，控制IR燈用電源64、冷卻器38，使晶圓2的溫度成為預定的溫度範圍。
其次，利用圖2乃至圖4來說明有關本實施例的半導體製造裝置處理晶圓2的流程。圖2是表示圖1所示的實施例的半導體製造裝置處理預先被配置於晶圓上的處理對象的膜層的動作的流程的流程圖。尤其本例是說明有關蝕刻含有遷移金屬的膜作為處理對象的膜層之處理。另外，在涉及該處理的電漿處理裝置100的各工程所實施的往處理室1內的處理氣體的導入或藉由IR燈62的IR光的照射之晶圓2的加熱等的動作是被控制部40控制。
以下，說明有關各工程。 晶圓2被保持於在圖1未圖示的被連接至底部腔室11的圓筒形的側壁的別的真空容器的真空搬送容器內部的空間內所配置的具備複數的臂的搬送用機械手臂的該臂前端的手上的晶圓2會被搬送於真空搬送容器內的該搬送用的空間內而配置，通過貫通內外而晶圓2被搬出入於內側的通路的開口之閘門，導入至處理室1內。在平台4上面上方被支撐的晶圓2是被交接至平台4。
被交接至平台4且被保持於在平台4上面所配置構成晶圓2的載置面的含氧化鋁或氧化釔的介電質製的膜上的晶圓2是利用藉由被供給至被配置於介電質製的膜內的鎢等金屬製的膜的直流電力所產生的靜電力之膜上面的把持力來吸附固定。在晶圓2的上面是在包含預先被加工成構成半導體裝置的電路的構造的圖案形狀的含有遷移金屬的膜的上下形成有複數的膜層的膜構造，成為處理對象的膜的表面的一部分露出的狀態。
本實施例的含有遷移金屬的膜是例如氧化鑭(La203)膜或鈷膜等，但本實施例的技術是在該等以外的種類的材料的膜也可適用。包含處理對象的膜的膜構造是使用眾所周知的濺射法、PVD(物理的氣相成長：Physical Vapor Deposition)法、ALD(原子層堆積：Atomic Layer Deposition)法、CVD(化學的氣相成長：Chemical Vapor Deposition)法等來成膜為可構成所望的電路的膜厚。又，亦可使用光微影蝕刻技術來加工成為按照電路的圖案的形狀。
另外，鈷膜等金屬單體膜的情況，在實施圖2所示的流程圖時，最好預先形成氧化物或氯化物等的化合物。例如，將鈷膜氧化的情況，首先，邊使用電漿處理裝置100內的IR燈或平台的加熱機構來加熱晶圓2，邊供給氧氣體，或藉由產生氧電漿來使鈷表面氧化而成為氧化鈷層。
本實施例的電漿處理裝置100是藉由選擇性的蝕刻來除去處理對象的膜層的表面的露出的部分。此選擇蝕刻時，以適用以下說明般的不使用電漿的乾蝕刻技術為特徵。
在晶圓2被吸附於平台4上面上保持的狀態下，在晶圓2與平台4之間的間隙，藉由質量流控制器50-4來調節流量或速度的He氣體會從平台4上面的開口導入，兩者之間的熱傳達會被促進而調節晶圓2的溫度。在此狀態下，開始用以加工預先被配置於晶圓2的表面的含遷移金屬的處理對象的膜層而形成半導體裝置的電路構造之蝕刻處理。
首先，開始後的步驟S101是判定預先被形成於試料(例如晶圓2)的上面的含有遷移金屬的處理對象的膜的應被蝕刻的剩餘膜厚度的步驟。在本步驟中，對於處理對象的膜，在晶圓2被搬入之後初次實施蝕刻處理的情況及已經被實施蝕刻處理的情況的雙方的情況，適當參照使用該晶圓2來製造的半導體裝置的設計、規格的值，在控制部40中判定處理對象的膜的剩餘膜厚度(以下稱加工餘量)。控制部40的運算部41是讀出在被配置於內部的記憶裝置中所儲存的軟體，按照被記載於此的算法，檢測出在被搬入至處理室1之前的晶圓2所實施的處理的累積的加工的量(累積加工量)的值及在被搬入至處理室1之後被實施的處理的累積的加工的量，根據晶圓2的設計、規格的值來判定是否需要追加的加工。
亦即，當被判定成加工餘量為0時，結束處理對象的膜的處理，當被判定成加工餘量不是0時，轉移至步驟S102。在步驟S102中，判定加工餘量與預定的臨界值作比較，較多或少(大或小)。被判定成比臨界值多時，轉移至步驟S103B，被判定成少時，轉移至步驟S103A。
作為在本實施例的電漿處理裝置100中對於被搬送至處理室1的晶圓2至少實施1次在圖2所示流程的處理的結果的累積加工量是可由：由步驟S102~步驟S109所成的1集合的處理循環的累積次數、及預先被取得的該處理循環每一次的加工量(加工率)，來簡易地求取。在控制部40中，亦可由晶圓2的表面分析的結果或藉由來自未圖示的剩餘膜厚度的檢測器的輸出所取得的結果或該等的組合來判定加工量。
在步驟S102被判定成加工餘量比預定的臨界值大時，轉移至步驟S103B，實施之後到步驟105B的工程(工程B)。在步驟S102被判定成加工餘量比預定的臨界值小時，轉移至步驟S103A，實施之後到步驟107A的工程(工程A)。在該等的步驟是處理對象的膜的蝕刻處理會被實施，剩餘膜厚度會被減低。
其次，與圖2一起參照圖3或圖4，與工程A及B的動作的流程一起說明本實施例的電漿處理裝置100所實施的晶圓2的處理的流程。圖3及4是模式性地表示相對於圖1所示的半導體製造裝置所實施的晶圓上的處理對象的膜的蝕刻處理的時間的推移之動作的流程的時間圖。
特別是圖3，4所示者為以電漿處理裝置100來蝕刻含遷移金屬元素的膜時的時間圖，圖3是表示對應於步驟S103B乃至S106B及S108(該等步驟S103B乃至S106B及S108是對應於在步驟102中被實施於「加工餘量＞臨界值」的情況的工程B)的氣體供給200的時間變化、IR燈的電力220的時間變化、靜電吸附及背面He壓230的時間變化、基板溫度240的時間變化的圖表。另外，基板溫度240是相當於晶圓2的溫度。
另一方面，圖4是表示顯示對應於步驟S103A乃至S107A及S108(該等步驟S103A乃至S107A及S108是對應於被實施於「加工餘量≦臨界值」的情況的工程A的典型的例子)的氣體供給201的時間變化、IR燈的電力221的時間變化、靜電吸附及背面He壓231的時間變化、基板溫度241的時間變化的圖表。基板溫度241是相當於晶圓2的溫度。
該等的圖是模式性地表示本實施例的蝕刻處理中的晶圓2的溫度、氣體供給及排氣的動作者，實際產生的溫度、溫度梯度或必要的控制時間是依被蝕刻材、錯合物化材的種類、半導體裝置的構造等而異。
當步驟S102的判定結果成為「加工餘量＞臨界值」時，轉移至步驟S103B，圖3的氣體供給200成為ON，被儲存於槽45的藥液44的蒸氣會作為用以將被載置於處理室1內部的晶圓2上面的含有遷移金屬的膜變換成具有揮發性的有機金屬錯合物的處理氣體，藉由錯合物化氣體供給用的質量流控制器50-5來調節流量或速度成為適於處理的範圍內的值而供給。如此的錯合物化氣體的供給條件(供給量、供給壓力、供給時間)或錯合物化氣體的種類是考慮含有該遷移金屬的膜的元素組成、形狀、膜厚而決定者，控制部40會按照被儲存於記憶裝置內的軟體所記載的算法來選擇而作為指令訊號發送。
步驟S103B是使錯合物化氣體的粒子的物理吸附層形成於預先被形成於晶圓2上面的含有遷移金屬的膜的表面之工程。此工程是在圖3的基板溫度240如第1溫度251所示般，將晶圓2的溫度維持於與錯合物化氣體的沸點同等或更低的溫度範圍而實施。又，本實施例是當被判定為形成考慮所望的精度及量而選擇的蝕刻的必要最小限度的層數的物理吸附層時，本工程結束，不需要長時間進行。
在步驟S103B中進行預定的錯合物化氣體供給之後，轉移至步驟S104B，在錯合物化氣體的供給繼續的狀態下，如圖3的IR燈的電力220所示般，從IR燈用電源64供給電力至IR燈62而使IR光放射，藉由IR光被照射至晶圓2，如圖3的基板溫度240所示般，晶圓2會被加熱而迅速地昇溫至第2溫度252。在此步驟中，藉由加熱晶圓2昇溫至比第1溫度251高的預定的第2溫度252而維持，含有遷移金屬的膜表面的材料的反應性會被活化，吸附於此的錯合物化氣體的粒子的吸附的狀態會從物理吸附變化成化學吸附。
而且，在其次的步驟S105B中，如圖3的氣體供給200所示般，對處理室1內的晶圓2維持錯合物化氣體的供給，如圖3的IR燈的電力220所示般，藉由IR燈62繼續晶圓2的加熱，如圖3的基板溫度240所示般，使晶圓2的溫度昇溫至比第2溫度252高的第4溫度254。在此步驟中，並行進展(1)在含有遷移金屬的膜表面所產生的有機金屬錯合物會揮發而從該膜表面脫離除去的第1現象，及(2)繼續被供給的錯合物化氣體會與含有遷移金屬的膜表面反應而變換成揮發性的有機金屬錯合物的第2現象。若微視地看在此步驟的處理對象的膜表面的特定的小的區域，則在該區域的膜表面以(1)→(2)→(1)→(2)的順序，膜表面的錯合物的藉由揮發(脫離)的除去及新的錯合物的變換和形成雖斷續性或階段性地現象進展，但全體看膜的表面時，可實質地掌握連續性的蝕刻進展。
在步驟S105B中，預定的時間，如圖3的氣體供給200所示般錯合物化氣體往晶圓2的供給及如基板溫度240所示般晶圓2被維持於在前面的步驟被形成的有機金屬錯合物揮發脫離的第4溫度254而繼續上述實質連續性的蝕刻之後，被轉移至步驟S106B，將氣體供給200設為OFF而停止錯合物化氣體的供給。上述步驟S101~S105B的工程被實施的期間是經由被連通至處理室1的真空排氣配管16的包含排氣幫浦的排氣手段15連續驅動持續將處理室1內排氣，在步驟S106B停止錯合物化氣體的供給之後被實施的包含晶圓2的冷卻的複數的工程中繼續進行排氣，藉此處理室1內的氣體或生成物的粒子會被排出至處理室1外部且壓力會被減低。
另一方面，當步驟S102的判定結果成為「加工餘量≦臨界值」時，轉移至步驟S103A，開始用以將被配置於電漿處理裝置100的處理室1內的晶圓2上的含有遷移金屬的膜變換成揮發性的有機金屬錯合物之錯合物化氣體的供給。在控制部40中，在步驟S103A中必要最小限度的層數的物理吸附層被形成的情形被檢測出之後，轉移至步驟S104A，如圖4的IR燈的電力221所示般，藉由來自IR燈62的IR光的照射來加熱晶圓2而使溫度如圖4的基板溫度241所示般迅速地昇溫至第2溫度252。
與工程B同樣地圖4的氣體供給201的錯合物化氣體的供給條件(供給量、供給壓力、供給時間、溫度)或錯合物化氣體的種類是考慮含有該遷移金屬的膜的元素組成、形狀、膜厚、錯合物化氣體的沸點來選擇，按照來自控制部40的指令訊號而被調節、設定的點是與工程B的步驟S103B同樣。並且，在步驟S104A中，與步驟S104B同樣，如基板溫度241所示般藉由利用晶圓2的加熱之往第2溫度252的昇溫及被維持於第2溫度252，含有遷移金屬的膜的表面的反應性會被活化，其結果，錯合物化氣體的吸附狀態會從物理吸附變化成化學吸附。
藉由步驟S104A或步驟S104B的處理，錯合物化氣體是成為化學吸附於含遷移金屬膜的狀態，但在此狀態中，錯合物化氣體的分子與在含遷移金屬膜中所含的遷移金屬原子之間，以化學性的結合來牢固地固定。換言之，錯合物化氣體分子是亦可謂被“釘住”於含遷移金屬膜的表面，其結果，錯合物化氣體分子的擴散速度慢。
在其次的步驟S105A中，將圖4的氣體供給201設為OFF，停止錯合物化氣體供給，而將處理室1的內部排氣。藉由將處理室1的內部排氣，除了留下化學吸附於含遷移金屬膜的表面的狀態的錯合物化氣體以外，成為未吸附狀態或物理吸附狀態的錯合物化氣體是全部被排氣•除去至處理室1之外。
其次，按照來自控制部40的指令訊號，從步驟S104A繼續照射的來自IR燈62的IR光的照射量會如圖4的IR燈的電力221所示般隨著變大而使晶圓2的溫度往第3溫度253昇溫(步驟S106A)。晶圓2是僅預定的期間被維持於第3溫度253，在此工程中，化學吸附於含有遷移金屬的膜表面的狀態的錯合物化氣體的粒子是藉由往第3溫度253的昇溫及該溫度被維持預定期間，利用與膜表面的材料的反應來慢慢地往揮發性的有機金屬錯合物變換。在此步驟中，如上述般，除了化學吸附固定化以外，錯合物化氣體是不存在，因此生成的有機金屬錯合物層的厚度是與化學吸附層的厚度同等或以下。
而且，在本實施例中，如圖4的IR燈的電力221所示般，更繼續被照射的來自IR燈62的IR光的照射量會增大，加熱晶圓2而使溫度往第4溫度254昇溫，將晶圓2的溫度予以預定的期間維持於第4溫度254(步驟S107A)。在此工程中，在前面的步驟被形成的有機金屬錯合物揮發脫離的溫度會被維持，從處理對象的膜表面除去。
由步驟S103A→步驟S104A→步驟S105A→步驟S106A→步驟S107A的一連串的複數工程所構成的工程A與由步驟S103B→步驟S104B→步驟S105B→步驟S106B的一連串的複數工程所構成的工程B是使晶圓2昇溫至第2溫度而在含有遷移金屬的膜的表面生成化學吸附層的點是相同。但，該化學吸附層往有機金屬錯合物變換之後的步驟以後兩者是具有完全不同的動作或動作的流程。
亦即，如圖4所示般，若將氣體供給201設為OFF而停止錯合物化氣體的供給的狀態下有機金屬錯合物或在表面具有該有機金屬錯合物的膜的溫度上昇至該有機金屬錯合物揮發而被除去的第4溫度254，則從化學吸附層變換的1層乃至數層程度的有機金屬錯合物的揮發除去結束，在位於其正下面的含有遷移金屬的膜露出於處理室1內的時間點結束反應。
另一方面，如圖3所示般，若將氣體供給200設為ON繼續錯合物化氣體的供給下昇溫至有機金屬錯合物揮發除去的第4溫度254，則從化學吸附層變換的1層~數層程度的有機金屬錯合物的揮發除去結束，一旦位於其正下面的未反應的含遷移金屬膜露出，則由於該露出的含遷移金屬膜是被加溫至第4溫度254而活性度增加，因此藉由與錯合物化氣體的接觸來直接地變換成有機金屬錯合物。而且，生成後的有機金屬錯合物是被迅速地揮發除去，全體連續性的處理對象的膜的蝕刻進展。
由步驟S103B→步驟S104B→步驟S105B→步驟S106B的一連串的複數工程所構成的工程B是從含有遷移金屬的膜直接地變換成有機金屬錯合物，進一步地被揮發除去的反應，因此含有遷移金屬的膜的高活性的微小的區域，例如金屬結晶粒界或特定的結晶方位等呈現優先地被變換成有機金屬錯合物而除去的現象。並且，在化學吸附層生成時不經自我組織性地進展的面配向成長過程下生成的有機金屬錯合物層是幾乎不持有配向性，耐熱安定性也降低。其結果，含有處理後的遷移金屬的膜的表面是不被平坦化，凹凸增大而粗面化進展。
換言之，由步驟S103A→步驟S104A→步驟S105A→步驟S106A→步驟S107A所成的一連串的製程是藉由化學吸附層被形成時的自我組織性配向的作用，處理後的含有遷移金屬的膜的表面是平坦化會進展。
另外，在工程A、工程B的哪個的情況中皆本例的第4溫度254是以比錯合物化氣體分子分解開始溫度或有機金屬錯合物分子的分解開始溫度更低，且比有機金屬錯合物分子的氣散開始溫度更高的方式，被設定於晶圓2的處理前。又，有機金屬錯合物分子的分解開始溫度與氣散開始溫度的溫度差小，鑑於電漿處理裝置100的規格例如關於平台4上面的面方向的溫度的均一性的特性時，該溫度差不足時，亦可適用為了使有機金屬錯合物分子的氣散開始溫度降低的既存的方法，例如為了擴大平均自由工程而將處理室1內減壓等的方法。
接收來自熱電偶70及熱電偶溫度計71的輸出的控制部40檢測出工程A，B的哪個的流程皆轉移至其次步驟S108而晶圓2的冷卻開始，在步驟S109中晶圓2的溫度到達預定的第1溫度為止進行根據步驟S108的晶圓2的冷卻。
到達預定的蝕刻量之後，停止錯合物化氣體供給，將處理室1的內部排氣(步驟S106B)，進行基板冷卻(步驟S108)。在基板冷卻步驟S108中，如圖3的靜電吸附及背面He壓230或圖4的靜電吸附及背面He壓231所示般，最好在將靜電吸附設為ON的狀態下將冷卻氣體供給至晶圓平台4與半導體基板2之間。冷卻氣體是例如He或Ar等為合適，若供給He氣體，則可短時間冷卻，因此加工生產性提高。另外，由於在晶圓平台4的內部是設有被連接至冷卻器38的冷卻用循環配管的冷媒的流路39，因此只要靜電吸附於晶圓平台4上，即使是不使冷卻氣體流動的狀態也可冷卻基板2。
在平台4的內部是配置有用以測定平台4的溫度的熱電偶70，而且此熱電偶70是被連接至可與控制部40通訊連接的熱電偶溫度計71。進一步，在本例中，為了檢測出晶圓2的溫度的分布，針對平台4的上面的面內方向，在複數處配置使用光纖的溫度檢測器。平台4的中心部附近、外周附近及兩者的中間附近適合作為複數的配置處。若接收來自該等使用光纖的溫度檢測器的輸出之控制部40檢測出具有該等檢測器的平台4之處的溫度到達預先被設定的預定的溫度例如第1溫度，則蝕刻晶圓2的處理對象的膜之處理的1個循環結束。另外，亦可替換具有光纖的溫度檢測器，使用熱電偶70及熱電偶溫度計71的輸出。
控制部40判定晶圓2的溫度到達第1溫度251時，回到步驟S101，判定加工餘量是否到達0。如上述般，若控制部40判定加工餘量到達0，則晶圓2的處理對象的膜的蝕刻處理結束，若判定成比0大時，再度轉移至步驟S102，實施工程A或工程B的任一個的處理。
結束晶圓2的處理時，按照來自控制部40的指令訊號，由質量流控制器50-4停止經由He氣體的供給路徑來從平台4上面的開口供給至該上面與晶圓2的背面之間的間隙的He氣體的供給。而且，被配置於連通He氣體供給路徑與真空排氣配管16之間的捨去氣體路徑上的閥52會從閉塞的狀態開放而從該間隙將He氣體排出至處理室1外，將間隙內的壓力形成與處理室內的壓力同程度，且實施包含靜電的除去之晶圓2的靜電吸附的解除的工程。之後，底部腔室11的閘門會被開放，晶圓2會被交接至從真空搬送室進入的搬送機械手臂的臂前端，當有其次應被處理的晶圓2時，再度搬送機械手臂的臂會保持未處理的晶圓2而進入，當無應被處理的晶圓2時，閘門會被閉塞，停止電漿處理裝置100製造半導體裝置的運轉。
在本例中，在上述的工程A、工程B的各者被設定的第2乃至第4溫度是在工程A，B之間可為同值或亦可為相異。而且，第1乃至第4溫度251~254是在循環的期間可為相同或亦可為相異。該等的溫度是同樣地在晶圓2的處理前事前慎重地檢討設定適當的該溫度的範圍。控制部40是讀出被儲存於可通訊的記憶裝置的該被選擇的溫度的範圍的資訊，按照電漿處理裝置100所要求的性能或對象的晶圓2的規格來設定各步驟的溫度作為各循環的工程A、工程B的晶圓2的處理的條件。
其次，說明有關在本實施例的半導體製造裝置所實施的半導體製造方法。在本實施例中，作為開始晶圓2的蝕刻處理之前的階段，是將晶圓2吸附保持於平台4上之後，將處理室1的內部減壓而加熱晶圓2。藉由晶圓2被加熱而溫度上昇，使被吸附於晶圓2的表面的氣體(水蒸氣等)或異物脫離。一旦確認被吸附於晶圓2的表面的氣體成分充分地脫離，則維持處理室1內部被減壓的狀態，停止晶圓2的加熱，開始晶圓2的冷卻。該等加熱•冷卻是可使用眾所周知的手段。
一旦在控制部40檢測出晶圓2的溫度降低而到達預定的第1溫度251或以下，則按照圖2所示的流程圖來進行晶圓2的處理。另外，晶圓2在處理的開始前，例如被搬入至處理室1內之前，處理晶圓2的處理對象的膜時的氣體的種類或流量、處理室1內的壓力等的處理的條件、所謂處理的處方會在控制部40中被檢測出。例如，利用晶圓2的刻印等來取得各晶圓2的ID號碼，經由被連接至控制部40的未圖示的網路等通訊用的設備，從生產管理資料庫，參照資料來取得對應於該號碼的晶圓2的處理的來歷或蝕刻處理的對象的膜的組成或厚度、蝕刻該對象的膜的量(作為目標的剩餘膜厚度、蝕刻的深度)或蝕刻的終點的條件等的資料。
例如，藉由控制部40檢測出實施於晶圓2的處理是除去初期的厚度比預定的臨界值小的0.3nm的氧化鑭膜的蝕刻處理時，由於鑭(3+)及氧(2-)的離子半徑是分別約1.0埃、約1.3埃，因此判定為除去大略原子或分子層1層份的氧化鑭的處理，以能按照被判定成圖2的步驟S102的「加工餘量≦臨界值」之後轉移的工程A的流程(S103A→ S104A→S105A→S106A→S107A)來實施膜的處理之方式，從控制部40發送調節其動作的指令訊號至構成半導體製造裝置的各部。
另一方面，在控制部40中，對於晶圓2的處理是被判定成除去例如超過預定的臨界值3nm的膜厚的氧化鑭膜的處理時，必須除去約10層份或以上的氧化鑭層。蝕刻上述的各1層時是重複10次以上該處理，處理的時間n倍大，恐有生產性受損之虞。於是，首先統一除去複數層(例如5~6層)，然後進行一層一層地除去剩下的膜層之處理。 本實施例是按照在如此的情況被判定成圖2的「加工餘量＞臨界值」之後轉移的工程B的流程(S103B→S104B→ S105B→S106B)來處理處理對象的膜之後，至少實施1次工程A的流程(S103A→S104A→S105A→S106A→S107A)而處理。
圖2所示的本例的工程A的流程及工程B的流程的最初的工程的處理S103A或S103B是使錯合物化氣體的物理吸附層形成於含有遷移金屬的膜的表面之處理，將晶圓2維持於與錯合物化氣體的沸點同等或更低的溫度而實施。例如，使用乙醯丙酮(沸點=約140℃)作為錯合物化氣體時，大概至120℃程度的範圍的溫度實施該等的工程。
在本例中，使用乙醯丙酮作為錯合物化氣體時的理想的第1溫度是最高80℃乃至100℃的範圍內的值，最好儘可能不超過80℃的值。作為別的錯合物化氣體的例子，使用六氟乙醯丙酮(沸點約70℃)時的理想的第1溫度是30℃乃至50℃。
如此，在步驟S103A或S103B中形成物理吸附層之後，在步驟S104A，S104B中將圖3的IR燈的電力220或圖4的IR燈的電力221設為ON，藉由從IR燈用電源64供給電力至IR燈62而照射的IR光來加熱晶圓2，如圖3的基板溫度240或圖4的基板溫度241所示般迅速地使昇溫至第2溫度252，使含遷移金屬的膜的表面的錯合物化氣體的吸附狀態從物理吸附狀態變化成化學吸附狀態。藉由此工程的昇溫，給予用以對吸附於膜的表面的錯合物化氣體的粒子的吸附狀態引起變化的活化能量。
第2溫度252是考慮含有遷移金屬的膜的表面的狀態及錯合物化材的特性(反應性)的兩者的影響來決定。對於氧化鑭膜作為處理對象膜供給以六氟乙醯丙酮作為主成分的錯合物化氣體時，第2溫度252的合適的範圍是成為80℃乃至160℃。若比80℃更低，則往化學吸附層的變換所要的時間變長，若超過160℃，則不停留於化學吸附狀態，被變換至有機金屬錯合物之虞變高。
其次，作為藉由控制部40所取得的資訊中含的處理的條件，被施於晶圓2的蝕刻處理的對象的膜的量大時，例如，蝕刻除去氧化鑭膜超過作為臨界值的3nm的厚度份時，如圖3所示般將氣體供給200設為ON的狀態下維持六氟乙醯丙酮等的錯合物化氣體的供給，如IR燈的電力220所示般更持續使用IR燈62的紅外線加熱，使基板溫度240昇溫至第4溫度254(步驟S105B)。第4溫度254是被設定成比含有遷移金屬的處理對象的膜表面的材料與錯合物化氣體反應而生成的揮發性有機金屬錯合物的熱分解所產生的溫更低，且與昇華或氣散開始的溫度相同或以上的溫度。在本例的工程B中，如圖3所示般，在步驟S105B中使晶圓2的溫度增大至第4溫度254之後，至少在步驟S106B將氣體供給200設為OFF而至錯合物化氣體的供給被停止的期間，晶圓2的溫度會被維持於第4溫度254以上的溫度。藉由如此的流程，在工程B中，晶圓2上面的含有遷移金屬的膜的表面會實質地連續被蝕刻。
蝕刻的量少的情況，例如，將氧化鑭膜只除去0.3nm的厚度份的處理的情況，是進行以下的一連串的工程。亦即，步驟103A及104A是與上述的步驟103B及步驟104B同樣地處理之後，如圖4所示般，將氣體供給201設為OFF，停止六氟乙醯丙酮等的錯合物化氣體的供給，將處理室1的內部排氣而排出影響內部的處理的粒子(步驟S105A)後，將IR燈的電力221設為ON，使用IR燈62來將晶圓2加熱至第3溫度253而使昇溫(步驟S106A)。藉由含有遷移金屬的膜的溫度設為第3溫度且維持預定期間，被生成於該膜表面的化學吸附層會被變換成有機金屬錯合物。
本實施例的第3溫度253是被設定成比第2溫度252高且比有機金屬錯合物分子的氣散開始溫度更低的範圍內的溫度。使用氧化鑭膜作為含有遷移金屬的膜，且使用以六氟乙醯丙酮作為主成分的混合氣體作為錯合物化氣體的蝕刻處理的情況，由於有機金屬錯合物分子的氣散開始溫度是約200℃，因此可知第3溫度253是160乃至190℃之間的值為合適。
將IR燈的電力231設為ON，來自IR燈62的IR光往晶圓2的照射繼續，晶圓2預定的期間維持於在步驟S106A被設定的第3溫度253之後，在步驟S107A中使IR燈的電力231增加，更擴大IR燈62的IR光照射至晶圓2的強度，使晶圓2的溫度昇溫至第4溫度254。藉由晶圓2的溫度維持於第4溫度254，從化學吸附層變換的1乃至數層程度的有機金屬錯合物會被揮發除去。
而且，在有機金屬錯合物被去除而位於其正下面的含有遷移金屬的膜或被配置於含遷移金屬膜下的矽化合物等的層露出的時間點，反應結束。另外，使用氧化鑭膜作為含遷移金屬膜，且使用以六氟乙醯丙酮作為主成分的混合氣體作為錯合物化氣體的處理的情況，合適的第4溫度254是200乃至280℃的範圍內的值。這是因為若比200℃更低，則昇華•氣散不會開始，若超過280℃，則有機金屬錯合物的分解之虞變高。
另一方面，晶圓2預先在電漿處理裝置100中將表面氧化處理後的鈷膜的情況，由於連續進行氧化處理與圖2所示的流程，因此不需要藉由流程所示的蝕刻處理前的加熱之脫離氣體(水蒸氣等)或異物的處理。
在圖2所示的流程中，加工餘量是表示鈷膜表面的氧化鈷膜厚。藉由控制部40檢測出實施於晶圓2的處理為除去初期的厚度比預定的臨界值小的0.3nm的氧化子鈷膜的蝕刻處理時，以能按照在被判定成圖2的步驟S102的「加工餘量≦臨界值」之後轉移的工程A的流程(S103A→S104A→S105A→S106A→S107A)來實施膜的處理之方式，從控制部40發送調節其動作的指令訊號至構成半導體製造裝置的各部。
另一方面，在控制部40中，對於晶圓2的處理是被判定成除去例如超過預定的臨界值3nm的膜厚的氧化鈷膜的處理時，必須除去約10層份或以上的氧化鈷層。蝕刻上述的各1層是重複10次以上該處理，處理的時間n倍大，恐有生產性受損之虞。於是，首先統一除去複數層(例如5~6層)，然後進行一層一層地除去剩下的膜層之處理。本實施例是按照在如此的情況被判定成圖2的「加工餘量＞臨界值」之後轉移的工程B的流程(S103B→S104B→ S105B→S106B)來處理處理對象的膜之後，至少實施1次工程A的流程(S103A→S104A→S105A→S106A→S107A)而處理。
圖2所示的本例的工程A的流程及工程B的流程的最初的工程的處理S103A或S103B是使錯合物化氣體的物理吸附層形成於含有遷移金屬的膜的表面之處理，將晶圓2維持於與錯合物化氣體的沸點同等或更低的溫度而實施。例如，使用乙醯丙酮(沸點=約140℃)作為錯合物化氣體時，大概至120℃程度的範圍的溫度實施該等的工程。
在本例中，使用乙醯丙酮作為錯合物化氣體時的理想的第1溫度是最高80℃乃至100℃的範圍內的值，最好儘可能不超過80℃的值。作為別的錯合物化氣體的例子，使用六氟乙醯丙酮(沸點約70℃)時的理想的第1溫度是30℃乃至50℃。
如此，在步驟S103A或S103B中形成物理吸附層之後，在步驟S104A，S104B中，藉由從IR燈用電源64供給電力至IR燈62而照射的IR光來加熱晶圓2迅速地使昇溫至第2溫度，使含遷移金屬的膜的表面的錯合物化氣體的吸附狀態從物理吸附狀態變化成化學吸附狀態。藉由此工程的昇溫，給予用以對吸附於膜的表面的錯合物化氣體的粒子的吸附狀態引起變化的活化能量。
第2溫度是考慮含有遷移金屬的膜的表面的狀態及錯合物化材的特性(反應性)的兩者的影響來決定。對於氧化鈷膜作為處理對象膜供給以乙醯丙酮作為主成分的錯合物化氣體時，第2溫度的合適的範圍是成為80℃乃至190℃。若比80℃更低，則往化學吸附層的變換所要的時間變長，若超過190℃，則不停留於化學吸附狀態，被變換至有機金屬錯合物之虞變高。
其次，作為藉由控制部40所取得的資訊中含的處理的條件，被施於晶圓2的蝕刻處理的對象的膜的量大時，例如，蝕刻除去氧化鈷膜超過作為臨界值的3nm的厚度份時，維持乙醯丙酮等的錯合物化氣體的供給，更持續使用IR燈62的紅外線加熱而使昇溫至第4溫度(步驟S105B)。第4溫度是被設定成比含有遷移金屬的處理對象的膜表面的材料與錯合物化氣體反應而生成的揮發性有機金屬錯合物的熱分解所產生的溫更低，且與昇華或氣散開始的溫度相同或以上的溫度。在本例的工程B中，在步驟S105B中使晶圓2的溫度增大至第4溫度之後，至少在步驟S106B至錯合物化氣體的供給被停止的期間，晶圓2的溫度會被維持於第4溫度以上的溫度。藉由如此的流程，在工程B中，晶圓2上面的含有遷移金屬的膜的表面會實質地連續被蝕刻。
蝕刻的量少的情況，例如，將氧化鈷層只除去0.3nm的厚度份的處理的情況，是進行以下的一連串的工程。亦即，停止乙醯丙酮等的錯合物化氣體的供給，將處理室1的內部排氣而排出影響內部的處理的粒子(步驟S105A)後，使用IR燈62來將晶圓2加熱至第3溫度而使昇溫(步驟S106A)。藉由含有遷移金屬的膜的溫度設為第3溫度且維持預定期間，被生成於該膜表面的化學吸附層會被變換成有機金屬錯合物。
本實施例的第3溫度是被設定成比第2溫度高且比有機金屬錯合物分子的氣散開始溫度更低的範圍內的溫度。使用以乙醯丙酮作為主成分的氣體作為錯合物化氣體，蝕刻處理鈷膜表面的氧化鈷層的情況，由於有機金屬錯合物分子的氣散開始溫度是約190℃，因此可知第3溫度是160乃至190℃之間的值為合適。
來自IR燈62的IR光往晶圓2的照射繼續，晶圓2預定的期間維持於在步驟S106A被設定的第3溫度之後，在步驟S107A中更擴大IR燈62的IR光照射至晶圓2的強度，使晶圓2的溫度昇溫至第4溫度。藉由晶圓2的溫度維持於第4溫度，從化學吸附層變換的1乃至數層程度的有機金屬錯合物會被揮發除去。
而且，在有機金屬錯合物被去除而位於其正下面的含有遷移金屬的膜或被配置於含遷移金屬膜下的矽化合物等的層露出的時間點，反應結束。另外，使用氧化鈷膜作為含遷移金屬膜形成於鈷膜表面，且使用以乙醯丙酮作為主成分的混合氣體作為錯合物化氣體的處理的情況，合適的第4溫度是200乃至300℃的範圍內的值。這是因為若比200℃更低，則昇華•氣散不會開始，若超過300℃，則有機金屬錯合物的分解之虞變高。
另外，在本實施例使用的錯合物化氣體是對於遷移金屬原子形成至少2個以上的配位鍵的有機化合物，所謂的多牙配位子分子。可舉二酮類或酮酯(包含2個的C=O鍵)、酮亞胺(包含C=O鍵及C=N鍵)作為理想的例子。具體而言，可舉乙醯丙酮、三氟乙醯丙酮、三氟苯基丁二酮、六氟乙醯丙酮、二叔戊醯甲烷、烯醯基三氟丙烷、三氟芳基丁二酮、二甲基七氟辛二酮等。
又，因應所需，亦可在錯合物化氣體中混合錯合物安定化氣體的狀態下使用。錯合物安定化氣體是持有2個以上在其分子骨架內具有氧原子或氮原子、硫磺原子等的非共有電子對的元素，最好是除了氫原子及氟原子，持有5個以上的原子的有機化合物，理想是乙醚類。
乙醚類是由先前舉的不與錯合物化氣體引起化學反應的觀點也適合作為錯合物安定化氣體。有關如此的物質的一部分，若具體地舉例表示物質名，則為乙二醇二甲醚、二乙二醇二甲醚、丙二乙二醇二甲醚等的直鍵醚、四氫呋喃、12-冠-4、二氮雜-12-冠-4等的環狀醚、己二腈、丁二腈等。
若根據發明者們的檢討，則可知使用六氟乙醯丙酮(液狀二酮化合物)作為錯合物化氣體，使用二乙二醇二甲醚(液狀鍵醚化合物)作為錯合物安定化氣體，作為處理用的氣體使用時，處理氣體是與矽氧化膜(SiO2 )、矽(Si)、不鏽鋼(SUS)、銅(Cu)、鎢(W)等的金屬、氮化鈦膜(TiN)或氮化矽膜(SiN)等的氮化膜、氟化釔(YF3 )等的金屬氟化物的反應不發生或其量相對地充分小，與含鑭(La)或釔(Y)的3A族金屬的金屬氧化物(含稀土族元素的金屬氧化物)是顯示高的反應性。
如以上般，在本實施例的電漿處理裝置100中，可高精度且高生產能力處理預先被形成於晶圓2上的含有遷移金屬的處理對象的膜。
特別是切換處理： 包含：對於晶圓2上的處理對象的膜，按照預先被設定的處理的量，因應被要求的工程，停止處理氣體的供給，依序階段性地提高處理中的對象膜的溫度，使增加至預先被設定的預定的值，一面抑制表面的凹凸的增大，一面蝕刻的工程之處理的循環；及 包含：一面供給處理氣體，一面使該膜的溫度增加至高的溫度，實質地連續性蝕刻的工程之處理的循環， 藉此，該膜會以高的蝕刻速度處理。 另一方面，可抑制加工後的形狀偏離所期者。藉由如此的半導體製造裝置或半導體製造方法，可達成高的處理的良品率。 [產業上的利用可能性]
本發明是在半導體裝置的製造領域，可利用在半導體基板上形成圖案的工程中。
1:處理室 2:晶圓 3:放電區域 4:平台 5:淋浴板 6:頂板 10:電漿 11:底部腔室 12:石英腔室 14:調壓手段 15:排氣手段 16:真空排氣配管 17:氣體分散板 20:高頻電源 22:匹配器 25:高頻截止濾波器 30:靜電吸附用電極 31:DC電源 34:ICP線圈 38:冷卻器 39:冷媒的流路 40:控制部 41:運算部 44:藥液 45:槽 46:加熱器 47:錯合物化氣體供給器 50:質量流控制器 51:質量流控制器控制部 52,53,54:閥 60:容器 62:IR燈 63:反射板 64:IR燈用電源 70:熱電偶 71:熱電偶溫度計 74:IR光透過窗 75:氣體的流路 78:縫隙板 81:O型環 92:光纖 93:外部IR光源 94:光路開關 95:光分配器 96:分光器 97:檢測器 98:光多工器 100:電漿處理裝置
[圖1]是模式性地表示本發明的實施例的半導體製造裝置的構成的概略的縱剖面圖。 [圖2]是表示圖1所示的實施例的半導體製造裝置的蝕刻處理的動作的流程的流程圖。 [圖3]是表示沿著圖2所示的流程圖的一部分的工程的流程之圖1所示的實施例的半導體製造裝置的蝕刻處理的動作的流程之一例的時間圖。 [圖4]是表示沿著圖2所示的流程圖的別的部分的工程的流程之圖1所示的實施例的半導體製造裝置的蝕刻處理的動作的流程的別的例的時間圖。
1:處理室
2:晶圓
3:放電區域
4:平台
5:淋浴板
6:頂板
11:底部腔室
12:石英腔室
14:調壓手段
15:排氣手段
16:真空排氣配管
17:氣體分散板
20:高頻電源
22:匹配器
30:靜電吸附用電極
31:DC電源
34:ICP線圈
38:冷卻器
39:冷媒的流路
40:控制部
41:運算部
44:藥液
45:槽
46:加熱器
47:錯合物化氣體供給器
50-1~50-5:質量流控制器
51:質量流控制器控制部
52,53,54:閥
60:容器
62:IR燈
62-1~62-3:IR燈
63:反射板
64:IR燈用電源
70:熱電偶
71:熱電偶溫度計
74:IR光透過窗
75:氣體的流路
78:縫隙板
81:O型環
92-1,92-2:光纖
93:外部IR光源
94:光路開關
95:光分配器
96:分光器
97:檢測器
98:光多工器
100:電漿處理裝置

Claims (10)

  1. 一種半導體製造方法，其係對處理室內供給用以將遷移金屬錯合物化的錯合物化氣體而蝕刻被配置於容器內部的處理室內之半導體晶圓的上面的含遷移金屬的處理對象的膜者， 其特徵為：進行下述第1工程及第2工程來蝕刻前述膜， 第1工程，其係一面供給前述錯合物化氣體，一面使該錯合物化氣體吸附於前述膜之後提高前述晶圓的溫度，在前述膜的表面形成有機金屬錯合物而氣化使脫離；及 第2工程，其係一面供給前述錯合物化氣體，一面以低的溫度來使前述錯合物化氣體吸附於前述膜的前述表面而形成有機金屬錯合物之後，停止前述錯合物化氣體的供給之後階段性地提高前述晶圓的溫度，將被形成於前述膜的前述表面之前述有機金屬錯合物氣化而使脫離。
  2. 如請求項1記載的半導體製造方法，其中，將前述第1工程重複1次或複數次之後，將前述第2工程重複1次或複數次。
  3. 如請求項1或2記載的半導體製造方法，其中，在前述第1工程中，在供給前述錯合物化氣體的狀態下，將前述晶圓的溫度加熱至比用以使前述有機金屬錯合物脫離的溫度低的溫度，維持預定的期間，使物理性地吸附於前述膜的前述錯合物化氣體的粒子化學性地吸附之後，加熱前述晶圓來形成前述高的溫度而使前述有機金屬錯合物脫離。
  4. 如請求項1或2記載的半導體製造方法，其中，在前述第2工程中，一面供給前述錯合物化氣體，一面將前述晶圓加熱至前述低的溫度而維持預定的期間，使物理性地吸附於前述膜的前述錯合物化氣體的粒子化學性地吸附之後停止前述錯合物化氣體的供給。
  5. 如請求項3記載的半導體製造方法，其中，在前述第2工程中，一面供給前述錯合物化氣體，一面將前述晶圓加熱至前述低的溫度而維持預定的期間，使前述錯合物化氣體的粒子吸附於前述膜之後，停止前述錯合物化氣體的供給。
  6. 如請求項1或2記載的半導體製造方法，其中，在前述第2工程中，停止前述錯合物化氣體的供給之後提高前述晶圓的溫度，在前述膜的前述表面形成前述有機金屬錯合物之後，更提高前述晶圓的溫度，將前述有機金屬錯合物氣化而使脫離。
  7. 如請求項1或2記載的半導體製造方法，其中，在前述第1工程及前述第2工程中，以比前述有機金屬錯合物的分子的氣散開始溫度高，比分解開始溫度低的溫度，將被形成於前述膜的前述表面的前述有機金屬錯合物氣化而使脫離。
  8. 如請求項1或2記載的半導體製造方法，其中，在前述第1工程及前述第2工程的至少任一個中，一面供給前述錯合物化氣體，一面將前述晶圓形成前述錯合物化氣體的沸點的溫度以下的溫度，使前述錯合物化氣體吸附於前述膜。
  9. 如請求項1或2記載的半導體製造方法，其中，在前述第1工程或前述第2工程的開始前，加熱被配置於前述處理室內的前述晶圓而使水蒸氣脫離之後冷卻。
  10. 如請求項1或2記載的半導體製造方法，其中，在前述第1工程或前述第2工程中，與前述錯合物化氣體一起供給錯合物安定化氣體。
TW110110817A 2020-03-27 2021-03-25 半導體製造方法 TWI768789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2020/013952 2020-03-27
PCT/JP2020/013952 WO2021192210A1 (ja) 2020-03-27 2020-03-27 半導体製造方法

Publications (2)

Publication Number Publication Date
TW202205426A TW202205426A (zh) 2022-02-01
TWI768789B true TWI768789B (zh) 2022-06-21

Family

ID=77889983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110817A TWI768789B (zh) 2020-03-27 2021-03-25 半導體製造方法

Country Status (6)

Country Link
US (1) US11915939B2 (zh)
JP (1) JP7055235B2 (zh)
KR (1) KR102606563B1 (zh)
CN (1) CN113767454B (zh)
TW (1) TWI768789B (zh)
WO (2) WO2021192210A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
JP7380062B2 (ja) * 2019-10-18 2023-11-15 富士電機株式会社 半導体モジュール
US12014898B2 (en) * 2021-09-27 2024-06-18 Applied Materials, Inc. Active temperature control for RF window in immersed antenna source
WO2023175766A1 (ja) * 2022-03-16 2023-09-21 株式会社日立ハイテク 温度検出装置および半導体処理装置
KR20240028972A (ko) * 2022-08-23 2024-03-05 주식회사 히타치하이테크 반도체 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201739962A (zh) * 2016-02-02 2017-11-16 Central Glass Co Ltd 蝕刻方法及蝕刻裝置
TW201919126A (zh) * 2017-10-31 2019-05-16 日商日立全球先端科技股份有限公司 半導體製造裝置及半導體裝置的製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562677A (en) 1968-11-22 1971-02-09 Corning Glass Works Cylindrical band-pass interdigital and comb-line filters
US5728253A (en) 1993-03-04 1998-03-17 Tokyo Electron Limited Method and devices for detecting the end point of plasma process
AU3084101A (en) 2000-01-05 2001-07-16 Tokyo Electron Limited A method of wafer band-edge measurement using transmission spectroscopy and a process for controlling the temperature uniformity of a wafer
US6831742B1 (en) 2000-10-23 2004-12-14 Applied Materials, Inc Monitoring substrate processing using reflected radiation
JPWO2002054460A1 (ja) 2000-12-27 2004-05-13 株式会社ニコン 露光装置
KR20030074817A (ko) 2001-02-15 2003-09-19 알타나 파마 아게 Ｐｄｅ4 억제제로서의 프탈라지논-피페리디노-유도체
JP2004091829A (ja) * 2002-08-30 2004-03-25 Tokyo Electron Ltd エッチング方法及びエッチング装置
EP1670041A4 (en) 2003-08-28 2007-10-17 Nikon Corp METHOD AND APPARATUS FOR EXPOSURE, AND METHOD FOR MANUFACTURING ASSOCIATED DEVICE
US20050106876A1 (en) 2003-10-09 2005-05-19 Taylor Charles A.Ii Apparatus and method for real time measurement of substrate temperatures for use in semiconductor growth and wafer processing
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
JP2005345649A (ja) * 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 導電性パターン材料及び導電性パターンの形成方法
US20080093315A1 (en) 2004-10-29 2008-04-24 Epicrew Corporation Support for Semiconductor Substrate
JP4943716B2 (ja) 2006-03-01 2012-05-30 株式会社日立ハイテクノロジーズ プラズマ処理装置
DE102006009460A1 (de) 2006-03-01 2007-09-06 Infineon Technologies Ag Prozessgerät und Verfahren zur Bestimmung der Temperatur eines Substrats in dem Prozessgerät
JP5006560B2 (ja) 2006-03-27 2012-08-22 大阪瓦斯株式会社 温度検出方法、温度検出装置及び温度検出装置を備えた加熱調理器
US8025811B2 (en) * 2006-03-29 2011-09-27 Intel Corporation Composition for etching a metal hard mask material in semiconductor processing
JP5259125B2 (ja) * 2006-08-24 2013-08-07 富士通セミコンダクター株式会社 基板処理方法、半導体装置の製造方法、基板処理装置および記録媒体
US7582491B2 (en) 2006-10-27 2009-09-01 Tokyo Electron Limited Method for diagnosing electrostatic chuck, vacuum processing apparatus, and storage medium
US9218944B2 (en) 2006-10-30 2015-12-22 Applied Materials, Inc. Mask etch plasma reactor having an array of optical sensors viewing the workpiece backside and a tunable element controlled in response to the optical sensors
US20090316749A1 (en) 2008-06-23 2009-12-24 Matthew Fenton Davis Substrate temperature measurement by infrared transmission in an etch process
JP2012208050A (ja) 2011-03-30 2012-10-25 Tokyo Electron Ltd 測定装置及びプラズマ処理装置
US10085017B2 (en) 2012-11-29 2018-09-25 Advanced Micro Devices, Inc. Bandwidth saving architecture for scalable video coding spatial mode
JP5887366B2 (ja) * 2013-03-26 2016-03-16 東京エレクトロン株式会社 遷移金属を含む膜をエッチングする方法
JP6142676B2 (ja) * 2013-05-31 2017-06-07 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス
JP2015185594A (ja) 2014-03-20 2015-10-22 株式会社日立ハイテクノロジーズ エッチング装置
JP6529371B2 (ja) * 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP6777851B2 (ja) * 2015-09-15 2020-10-28 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
JP6882053B2 (ja) 2016-12-05 2021-06-02 キヤノン株式会社 カタディオプトリック光学系、照明光学系、露光装置および物品製造方法
JP2018107202A (ja) 2016-12-22 2018-07-05 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ制御方法
KR102308032B1 (ko) 2017-01-04 2021-10-05 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법 및 에칭 장치
US11335573B2 (en) 2017-01-04 2022-05-17 Cental Glass Company, Limited Dry etching method and β-diketone-filled container
JP6730941B2 (ja) 2017-01-10 2020-07-29 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6980406B2 (ja) * 2017-04-25 2021-12-15 株式会社日立ハイテク 半導体製造装置及び半導体装置の製造方法
JP2019161157A (ja) 2018-03-16 2019-09-19 株式会社日立ハイテクノロジーズ プラズマ処理方法及びプラズマ処理装置
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
JP7418173B2 (ja) 2019-09-24 2024-01-19 東芝テック株式会社 顧客モニタリングシステム、及び顧客モニタリング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201739962A (zh) * 2016-02-02 2017-11-16 Central Glass Co Ltd 蝕刻方法及蝕刻裝置
TW201919126A (zh) * 2017-10-31 2019-05-16 日商日立全球先端科技股份有限公司 半導體製造裝置及半導體裝置的製造方法

Also Published As

Publication number Publication date
CN113767454B (zh) 2024-09-10
US11915939B2 (en) 2024-02-27
WO2021192210A1 (ja) 2021-09-30
KR102606563B1 (ko) 2023-11-29
JPWO2021192352A1 (zh) 2021-09-30
CN113767454A (zh) 2021-12-07
TW202205426A (zh) 2022-02-01
US20230005749A1 (en) 2023-01-05
WO2021192352A1 (ja) 2021-09-30
JP7055235B2 (ja) 2022-04-15
KR20210120974A (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI768789B (zh) 半導體製造方法
JP6963097B2 (ja) プラズマ処理方法
JP7225318B2 (ja) 試料の処理方法およびプラズマ処理装置
US11295960B1 (en) Etching method
TWI789900B (zh) 半導體製造方法及半導體製造裝置
TW201903966A (zh) 自對準通孔處理流程
JP7307861B2 (ja) 半導体製造方法及び半導体製造装置
JP7568870B2 (ja) 半導体装置の製造方法
TW202318507A (zh) 蝕刻方法和蝕刻設備
KR20220086610A (ko) 드라이 에칭 방법, 반도체 디바이스의 제조 방법 및 에칭 장치