KR102606563B1 - 반도체 제조 방법 - Google Patents

반도체 제조 방법 Download PDF

Info

Publication number
KR102606563B1
KR102606563B1 KR1020217006753A KR20217006753A KR102606563B1 KR 102606563 B1 KR102606563 B1 KR 102606563B1 KR 1020217006753 A KR1020217006753 A KR 1020217006753A KR 20217006753 A KR20217006753 A KR 20217006753A KR 102606563 B1 KR102606563 B1 KR 102606563B1
Authority
KR
South Korea
Prior art keywords
temperature
wafer
film
gas
complexing
Prior art date
Application number
KR1020217006753A
Other languages
English (en)
Other versions
KR20210120974A (ko
Inventor
요시히데 야마구치
스미코 후지사키
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20210120974A publication Critical patent/KR20210120974A/ko
Application granted granted Critical
Publication of KR102606563B1 publication Critical patent/KR102606563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

수율이 높은 반도체 제조 방법을 제공하기 위하여, 용기 내부의 처리실 내에 배치된 반도체 웨이퍼의 상면의 천이 금속을 포함하는 처리 대상의 막을 처리실 내에 상기 천이 금속을 착체화하는 가스를 공급해서 에칭하는 것에 있어서, 상기 착체화 가스를 공급하면서 당해 가스를 상기 막에 흡착시킨 후에 상기 웨이퍼의 온도를 높게 해서 상기 막 표면에 유기 금속 착체를 형성하여 기화해서 탈리시키는 제1 공정과, 상기 착체화 가스를 공급하면서 낮은 온도에서 상기 착체화 가스를 상기 막 표면에 흡착시킨 후에 상기 착체화 가스의 공급을 정지하고 나서 상기 웨이퍼의 온도를 단계적으로 높게 해서 상기 막 표면에 형성된 유기 금속 착체를 기화해서 탈리시키는 제2 공정을 행해서 상기 처리 대상의 막을 에칭한다.

Description

반도체 제조 방법
본 발명은, 반도체 웨이퍼 등의 기판 형상의 시료 상에 배치된 천이 금속막 혹은 천이 금속의 산화막을 포함하는 막 구조를 처리해서 반도체 장치를 제조하는 반도체 제조 방법에 관한 것이다.
최첨단의 반도체 디바이스에 대한 소형화, 고속·고성능화, 전력 절약화의 요구는 점점 가속되고 있고, 반도체 디바이스의 내부에서는 다양한 새로운 재료의 채용이 진행되고 있다. 예를 들면, Cu(구리) 배선의 일렉트로마이그레이션이나 W(텅스텐) 배선의 높은 저항률이 반도체 배선의 추가적인 미세화의 장벽으로 된다는 설이 유력해져서, Co(코발트)나 Ru(루테늄) 등의 천이 금속도 차세대의 배선 재료의 후보로 되고 있다. 이들 천이 금속 원소를 포함하는 도체막을 차세대 반도체 미세 배선으로서 이용하기 위해서는, 나노미터 레벨의 초고정밀도의 가공(성막 및 에칭)이 불가결하다.
특허문헌 1에서는, β-디케톤과 착체를 형성 가능한 금속 원소로 성막된 금속막을, β-디케톤과 NO, N2O, O2, O3와 같은 산화성 가스를 첨가한 에칭 가스에 의한 드라이에칭 방법을 개시한다. 특허문헌 1의 기술에서는, 에칭 속도의 불균일을 억제하기 위하여, 에칭 가스에 포함되는 수분 함유량을 β-디케톤에 대해서 30질량ppm 이하로 하는 것이 제안되어 있다. 특허문헌 2에서는, β-디케톤과 산화성 가스인 제1 첨가 가스와 H2O 혹은 H2O2인 제2 첨가 가스를 첨가한 에칭 가스에 의한 드라이에칭 방법을 개시한다. 특허문헌 2의 기술에서는, 에칭 고속화를 실현하기 위하여 에칭 가스에 있어서의 β-디케톤의 양이나 제2 첨가 가스의 양을 적정화하는 것이 제안되어 있다.
비특허문헌 1에서는, 천이 금속막(Co막)의 표면을 산화막으로 변환한 후에 헥사플루오로아세틸아세톤 등의 β-디케톤 가스와 작용시킴에 의해서 천이 금속막을 에칭하는 것이 제안되어 있다.
일본 특개2018-110230호 공보 일본 특개2018-110229호 공보
Jing Zhao, Mahsa Konh, Andrew Teplyakov "Surface Chemistry of thermal dry etching of cobalt thin films using hexafl uoroacetylacetone" Applied Surface Science 455(2018), pp.438-445.
상기 종래 기술은 다음과 같은 점에 대하여 고려가 불충분했기 때문에 문제가 발생하고 있었다.
즉, 특허문헌 1 개시의 기술에 의하면 에칭 처리의 개시 시와 종료 시의 에칭 속도의 불균일이 억제되어 에칭 속도를 안정화할 수 있다. 또한, 특허문헌 2 개시의 기술에 의하면 에칭 속도를 고속화해서 높은 스루풋을 실현할 수 있다. 그러나, 특허문헌 1 및 특허문헌 2에는, 에칭 처리의 진행에 수반해서 피에칭면의 표면의 요철이 증대해서 거칠기가 커져 버리는 점에 대하여 고려되어 있지 않았다.
이와 같은 에칭 처리에 수반하는 피에칭면의 거칠기의 증대에 대해서는, 비특허문헌 1에 기재되어 있다. 본 비특허문헌에는, 천이 금속 함유막의 에칭이 진행되고 있는 동안의 반응 기구에 대하여 상세히 기재되어 있고, 에칭 진행 중의 주(主)현상은 피에칭재 표면에서의 β-디케톤 가스 분자의 분해이며, 에칭은 어디까지나 부차적인 반응에 지나지 않는 것이 명확하게 기재되어 있다. 또한, β-디케톤 가스 분자의 분해 반응에 기인해서, 에칭 처리 후의 피에칭면은 조면화(粗面化)되는 것이 기재되어 있다.
이와 같이, 특허문헌 1 혹은 특허문헌 2의 기술을 적용함에 의해서, 에칭 속도를 고속화하거나, 혹은 에칭 속도의 불균일을 억제하는 것을 실현할 수 있었다고 해도, 에칭 처리 후의 피에칭면이 조면화되어 버리는 것에 대해서는 고려가 불충분했기 때문에, 처리의 수율이 손상되어 있었다는 문제가 발생하고 있었다.
본 발명의 목적은, 수율을 향상시킨 반도체 제조 방법을 제공하는 것에 있다.
상기 목적은, 용기 내부의 처리실 내에 배치된 반도체의 웨이퍼의 상면의 천이 금속을 포함하는 처리 대상의 막을 처리실 내에 상기 천이 금속을 착체화하는 착체화 가스를 공급해서 에칭하는 반도체 제조 방법으로서, 상기 착체화 가스를 공급하면서, 당해 착체화 가스를 상기 막에 흡착시킴과 함께, 더욱 그 후에 상기 웨이퍼의 온도를 높게 해서 상기 막의 표면에 유기 금속 착체를 형성하여 기화해서 탈리시키는 제1 공정과, 상기 착체화 가스를 공급하면서 낮은 온도에서 상기 착체화 가스를 상기 막의 상기 표면에 흡착시켜서 유기 금속 착체를 형성한 후에, 상기 착체화 가스의 공급을 정지하고 나서 상기 웨이퍼의 온도를 단계적으로 높게 해서 상기 막의 상기 표면에 형성된 상기 유기 금속 착체를 기화해서 탈리시키는 제2 공정을 갖고, 상기 제1 공정 및 상기 제2 공정에 있어서, 상기 유기 금속 착체의 분자의 기산(氣散) 개시 온도보다 높고 분해 개시 온도보다 낮은 온도에서 상기 막의 상기 표면에 형성된 상기 유기 금속 착체를 기화해서 탈리시켜 상기 막을 에칭함에 의해 달성된다.
천이 금속막의 표면의 거침이나 요철의 크기의 증대를 억제하면서 고정밀도 또한 고속의 에칭을 실현해서, 에칭 처리의 수율이 향상된다.
도 1은 본 발명의 실시예에 따른 반도체 제조 장치의 구성의 개략을 모식적으로 나타내는 종단면도.
도 2는 도 1에 나타내는 실시예에 따른 반도체 제조 장치의 에칭 처리의 동작의 흐름을 나타내는 플로차트.
도 3은 도 2에 나타내는 플로차트의 일부의 공정의 흐름을 따른 도 1에 나타내는 실시예에 따른 반도체 제조 장치의 에칭 처리의 동작의 흐름의 일례를 나타내는 타임차트.
도 4는 도 2에 나타내는 플로차트의 다른 부분의 공정의 흐름을 따른 도 1에 나타내는 실시예에 따른 반도체 제조 장치의 에칭 처리의 동작의 흐름의 다른 예를 나타내는 타임차트.
발명자들은, 천이 금속을 함유하는 막의 에칭이 진행되고 있는 동안의 반응 기구에 대하여 다양한 관점에서 재검토를 행하여, 피에칭막과 β-디케톤 가스의 반응에 의해서 유기 금속 착체를 생성시킬 때에, 고온 하에서 유기 금속 착체를 생성시키는 경우와 저온∼중온역에서 유기 금속 착체를 생성시키는 경우에서 얻어지는 유기 금속 착체의 안정성에 차가 있는 것을 알아내서 본 발명을 생각해냈다. 유기 금속 착체 생성 시의 온도에 따라서 분해성이 서로 다른 이유는, 특정의 온도 영역에서는 유기 금속 착체 형성 반응이 반응포화성을 나타내므로 당해 온도 영역에서 생성하는 유기 금속 착체는 치밀한 막 형상으로 배향 성장해서 안정화된 막 조성으로 되어 있다.
한편, 이보다 높은 온도의 조건 하에서는 유기 금속 착체의 생성 반응이 고속으로 진행되므로, 유기 금속 착체 분자의 배향 정렬이 늦어져서 불규칙하게 쌓인 상태로 되고, 상대적으로 저온 내지 중위의 온도역에서 생성시킨 막 형상 배향성의 유기 금속 착체층과 비교하면 고온에서 형성된 막은 안정성이 저하한다고 상정된다. 즉, 저온 내지 중온의 온도역에서 치밀하게 형성된 막의 최표(最表) 분자층이 보호막과 같은 기능을 나타내는 한편, 고온역에서 불규칙하게 형성된 막에서는 이와 같은 기능이 작아진다.
이하에 설명하는 본 발명의 실시형태에서는, 용기 내부에 배치되고 배기 장치에 의해 감압된 처리실 내의 스테이지 상에 천이 금속을 함유하는 막을 갖는 처리 대상의 반도체 웨이퍼 등의 시료를 유지하고, 당해 처리실 내에 착체화 가스를 공급해서 웨이퍼 상면의 막을 처리하는 반도체 제조 장치 또는 반도체 제조 방법으로서, 처리 중에 웨이퍼의 온도를 복수의 값으로 유지하면서 당해 온도와 연동해서 착체화 가스의 공급을 조절하는 구성을 구비하고 있다.
또한, 천이 금속을 함유하는 막을 가진 반도체 웨이퍼 등의 기판 상의 시료를 진공 용기 내부의 처리실 내에 배치하고 이 시료 상면의 천이 금속을 갖는 막을 가공해서 회로 구조를 형성하는 반도체 제조 장치 또는 반도체 제조 방법으로서, 상기 가공의 개시 전에 상기 시료의 표면에 흡착되어 있는 기체나 이물을 탈리시킨 후, 상기 시료의 온도가 소정의 제1 온도를 밑돈 상태에서 상기 처리실에 착체화 가스를 공급하고, 이 착체화 가스를 공급하면서 상기 웨이퍼를 제2 온도로 승온시켜서 상기 천이 금속을 함유하는 막과 착체화 가스를 반응시키고, 착체화 가스의 공급을 정지해서 상기 시료를 제3 및 제4 온도를 포함하는 복수의 온도의 값으로 순차 단계적으로 더 승온시키고 이들 온도를 유지해서 상기 시료의 처리를 행하는 처리의 공정과, 상기 시료를 제2 온도로 승온시킨 후에 상기 착체화 가스를 공급하면서 상기 제4 온도 이상의 소정의 온도까지 연속적으로 승온시키는 처리의 공정을 실시 가능하거나, 또는 이들 처리의 공정을 전환해서 행하는 것이 가능한 구성을 구비하고 있다.
이하, 본 발명의 실시형태를 도면을 참조해서 설명한다.
(실시예 1)
이하, 본 발명의 실시예를 도 1 내지 도 4를 참조해서 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능을 갖는 구성 요소에 대해서는, 동일한 부호를 부여함에 의해 중복 설명을 생략하는 것으로 한다.
도 1은, 본 발명의 실시예에 따른 반도체 제조 장치의 전체의 구성의 개략을 모식적으로 나타내는 종단면도이다.
처리실(1)은 원통형을 가진 금속제의 용기인 베이스 챔버(11)에 의해 구성되고, 그 중에는 피처리 시료인 웨이퍼(이하 웨이퍼 또는 반도체 기판, 또는 기판으로 기재한다)(2)를 재치(載置)하기 위한 웨이퍼 스테이지(4)(이하, 스테이지(4)로 기재한다)가 설치되어 있다. 플라스마원에는 ICP(Inductively Coupled Plasma : 유도 결합 플라스마) 방전 방식을 이용하고 있고, 처리실(1)의 위쪽에는, 석영 챔버(12)와 ICP 코일(34) 및 고주파 전원(20)을 구비한 플라스마원이 설치되어 있다. 여기에서, ICP 코일(34)은, 석영 챔버(12)의 외측에 설치되어 있다.
ICP 코일(34)에는 플라스마 생성을 위한 고주파 전원(20)이 정합기(22)를 통해서 접속되어 있다. 고주파 전력의 주파수는 13.56MHz 등의, 수십 MHz의 주파수대를 이용하는 것으로 한다. 석영 챔버(12)의 상부에는 천판(天板)(6)이 설치되어 있다. 천판(6)에는 샤워플레이트(5)가 설치되어 있고, 그 하부에는 가스 분산판(17)이 설치되어 있다. 처리실(1) 내에 웨이퍼(2)의 처리를 위하여 공급되는 가스(처리 가스)는 가스 분산판(17)의 외주로부터 처리실(1) 내에 도입된다.
본 실시예의 처리 가스는, 매스 플로 컨트롤러 제어부(51) 내에 배치되고 가스종마다 설치된 매스 플로 컨트롤러(50)에 의해서 공급하는 유량이 조정된다. 도 1에서는, 적어도 Ar, O2, H2가 처리 가스로서 처리실(1)에 공급되고, 이들 가스의 종류 각각에 대응해서 매스 플로 컨트롤러(50-1, 50-2, 50-3)가 구비되어 있다. 또한, 공급되는 가스는 이들로 한정되지 않는다. 또, 매스 플로 컨트롤러 제어부(51)에는, 후술과 같이 웨이퍼(2) 이면과 이것이 재치되는 스테이지(4)의 유전체막 상면 사이에 공급되는 He 가스의 유량을 조절하는 매스 플로 컨트롤러(50-4)도 포함되어 배치되어 있다.
본 실시예에서는 처리 가스의 적어도 일부로서 액체 원료로부터 생성된 착체화 가스가 이용된다. 이 착체화 가스는, 착체화 가스 공급기(47)를 이용해서 기화시켜서 이용한다. 착체화 가스 공급기(47) 내부에는 액체 원료인 약액(44)을 수납하는 탱크(45)가 있고, 주위를 덮는 히터(46)에 의해서 약액(44)이 가열되고, 탱크(45) 상부에 원료의 증기가 충만하다. 약액(44)은, 반도체 기판(2) 상에 미리 형성되어 있는 천이 금속을 함유하는 막을 휘발성의 유기 금속 착체로 변환하기 위한 성분인 착체화 가스의 원료액이고, 생성한 원료 증기는 매스 플로 컨트롤러(50-5)로 유량이 제어되어 처리실(1) 내에 처리에 적합한 소기의 유량, 속도로 도입되어 처리실(1) 내에서 원하는 농도의 가스로 된다. 원료 증기가 처리실(1) 내에 도입되지 않는 동안은, 밸브(53, 54)를 닫고, 액체 원료를 처리실(1)로부터 차단한다. 또한 원료 증기를 흘려보내는 배관은, 배관 내에서 원료 증기가 응축하지 않도록 배관을 가열하는 것이 바람직하다.
처리실(1)의 하부는 처리실을 감압하기 위하여, 진공 배기 배관(16)에 의해서, 배기 수단(15)에 접속되어 있다. 배기 수단(15)은, 예를 들면, 터보 분자 펌프나 메커니컬 부스터 펌프나 드라이 펌프로 구성되는 것으로 한다. 또한, 배기 수단(15)의 동작에 의해 처리실(1) 내로부터 배출되는 내부의 가스나 플라스마(10)의 입자의 유량을 진공 배기 배관(16)의 축방향에 수직인 면에서의 단면적인 유로 단면적을 증감시켜서 조절해서 처리실(1)이나 방전 영역(3)의 압력을 조정하기 위하여, 유로 내를 가로지르는 방향으로 축을 가져서 배치되고 축 둘레로 회전하는 복수 매의 판 형상의 플랩이나 유로 내부를 그 축방향을 가로질러 이동하는 판 부재로 구성되었지만 조압(調壓) 수단(14)이 배기 수단(15)의 상류측에 설치되어 있다.
스테이지(4)와 ICP 플라스마원을 구성하는 석영 챔버(12) 사이에는, 웨이퍼(2)를 가열하기 위한 IR(Infrared : 적외선) 램프 유닛이 설치되어 있다. IR 램프 유닛은, 스테이지(4)의 상면 위쪽에서 링 형상으로 배치된 IR 램프(62), IR 램프(62)의 위쪽에서 이것을 덮어서 배치되고 IR광을 반사하는 반사판(63), IR광 투과창(74)을 구비하고 있다. 본 실시예의 IR 램프(62)는, 베이스 챔버(11) 또는 원통형을 가진 스테이지(4)의 상하 방향의 중심축의 둘레에 동심(同心) 형상 또는 나선 형상으로 배치된 다중의 원 형상의 램프가 이용된다. 또, IR 램프(62)로부터 방사되는 광은, 가시광으로부터 적외광 영역의 광을 주로 하는 광을 방출하는 것으로 한다. 여기에서는 이와 같은 광을 IR광이라 한다. 도 1에 나타낸 구성에서는, IR 램프(62)로서 3주(周)분의 IR 램프(62-1, 62-2, 62-3)가 설치되어 있는 것으로 했지만, 2주, 4주 등으로 해도 된다. IR 램프(62)의 위쪽에는 IR광을 아래쪽을 향해서 반사하기 위한 반사판(63)이 설치되어 있다.
IR 램프(62)에는 IR 램프용 전원(64)이 접속되어 있고, 그 도중에는, 고주파 전원(20)에서 발생하는 플라스마 생성용의 고주파 전력의 노이즈가 IR 램프용 전원(64)에 유입하지 않도록 하기 위한 고주파 컷 필터(25)가 설치되어 있다. 또한, IR 램프(62-1, 62-2, 62-3)에 공급하는 전력을, 서로 독립적으로 제어할 수 있는 기능이 IR 램프용 전원(64)에는 구비되어 있고, 웨이퍼의 가열량의 직경 방향 분포를 조절할 수 있도록 되어 있다.
IR 램프 유닛의 중앙에는, 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급된 가스를 처리실(1)의 측에 흘려보내기 위한, 가스의 유로(75)가 형성되어 있다. 그리고, 이 가스의 유로(75)에는, 석영 챔버(12)의 내부에서 발생시킨 플라스마 중에서 생성된 이온이나 전자를 차폐하고, 중성의 가스나 중성의 라디칼만을 투과시켜서 웨이퍼(2)에 조사하기 위한, 복수의 구멍이 뚫린 슬릿판(이온 차폐판)(78)이 배치되어 있다.
스테이지(4)에는, 스테이지(4)를 냉각하기 위한 냉매의 유로(39)가 내부에 형성되어 있고, 칠러(38)에 의해서 냉매가 순환 공급되도록 되어 있다. 또한, 웨이퍼(2)를 정전 흡착에 의해서 스테이지(4)에 고정하기 위하여, 판 형상의 전극판인 정전 흡착용 전극(30)이 스테이지(4)에 메워넣어져 있고, 각각에 정전 흡착용의 DC(Direct Current : 직류) 전원(31)이 접속되어 있다.
또한, 웨이퍼(2)를 효율적으로 냉각하기 위하여, 스테이지(4)에 재치된 웨이퍼(2)의 이면과 스테이지(4) 사이에, 개폐하는 밸브가 그 위에 배치된 공급 경로를 통해서 매스 플로 컨트롤러(50-4)에 의해서 유량, 속도가 적절하게 조절된 He 가스를 공급할 수 있도록 되어 있다. He 가스는, 공급 경로와 연통(連通)해서 연결된 스테이지(4) 내부의 통로를 지나 웨이퍼(2)가 놓이는 스테이지(4) 상면에 배치된 개구로부터 웨이퍼(2) 이면과 스테이지(4) 상면 사이의 극간에 도입되고, 웨이퍼(2)와 스테이지(4) 및 내부의 냉매의 유로(39)를 흐르는 냉매 사이의 열전달을 촉진한다.
또한, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 정전 흡착한 채로 가열이나 냉각을 행해도, 웨이퍼(2)의 이면에 흠집이 나지 않도록 하기 위하여, 스테이지(4)의 웨이퍼 재치면은 폴리이미드 등의 수지로 코팅되어 있다. 또한 스테이지(4)의 내부에는, 스테이지(4)의 온도를 측정하기 위한 열전쌍(70)이 설치되어 있고, 이 열전쌍은 열전쌍 온도계(71)에 접속되어 있다.
또한, 웨이퍼(2)의 온도를 측정하기 위한 광파이버(92-1, 92-2)가, 스테이지(4)에 재치된 웨이퍼(2)의 중심부 부근, 웨이퍼(2)의 직경 방향 미들 부근, 웨이퍼(2)의 외주 부근의 3개소에 설치되어 있다. 광파이버(92-1)는, 외부 IR광원(93)으로부터의 IR광을 웨이퍼(2)의 이면까지 인도해서 웨이퍼(2)의 이면에 조사한다. 한편, 광파이버(92-2)는, 광파이버(92-1)에 의해 조사된 IR광 중 웨이퍼(2)를 투과·반사한 IR광을 모아서 분광기(96)에 전송한다.
외부 IR광원(93)에서 생성된 외부 IR광은, 광로를 온/오프시키기 위한 광로 스위치(94)에 전송된다. 그 후, 광분배기(95)로 광로를 복수로 분기하고(도 1의 경우는 3개로 분기), 3계통의 광파이버(92-1)를 통해서 웨이퍼(2)의 이면측의 각각의 위치에 조사된다.
웨이퍼(2)에서 흡수·반사된 IR광은 광파이버(92-2)에 의해서 분광기(96)에 전송되고, 검출기(97)에서 스펙트럼 강도의 파장의존성의 데이터를 얻는다. 그리고 얻어진 스펙트럼 강도의 파장의존성의 데이터는 제어부(40)의 연산부(41)에 보내져서, 흡수 파장이 산출되고, 이것을 기준으로 웨이퍼(2)의 온도를 구할 수 있다. 또한, 광파이버(92-2)의 도중에는 광멀티플렉서(98)가 설치되어 있고, 분광 계측하는 광에 대하여, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주의 어느 계측점에 있어서의 광을 분광 계측할지를 전환할 수 있도록 되어 있다. 이에 의해 연산부에서는, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주마다의 각각의 온도를 구할 수 있다.
도 1에 있어서, 60은 석영 챔버(12)를 덮는 용기이고, 81은 스테이지(4)와 베이스 챔버(11)의 저면 사이에서 진공 봉지(封止)하기 위한 O링이다.
제어부(40)는, 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력 공급의 온/오프를 제어한다. 또한, 매스 플로 컨트롤러 제어부(51)를 제어해서, 각각의 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급하는 가스의 종류 및 유량을 조정한다. 이 상태에서 제어부(40)는 배기 수단(15)을 더 작동시킴과 함께 조압 수단(14)을 제어해서, 처리실(1)의 내부가 원하는 압력으로 되도록 조정한다.
또한, 제어부(40)는, 정전 흡착용의 DC 전원(31)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착시키고, He 가스를 웨이퍼(2)와 스테이지(4) 사이에 공급하는 매스 플로 컨트롤러(50-6)를 작동시킨 상태에서, 열전쌍 온도계(71)로 측정한 스테이지(4)의 내부의 온도, 및 검출기(97)로 계측한 웨이퍼(2)의 중심부 부근, 반경 방향 미들부 부근, 외주 부근의 스펙트럼 강도 정보에 의거해서 연산부(41)에서 구한 웨이퍼(2)의 온도 분포 정보에 의거해서, 웨이퍼(2)의 온도가 소정의 온도 범위로 되도록 IR 램프용 전원(64), 칠러(38)를 제어한다.
다음으로, 도 2 내지 도 4를 이용해서, 본 실시예의 반도체 제조 장치가 웨이퍼(2)를 처리하는 흐름에 대하여 설명한다. 도 2는, 도 1에 나타내는 실시예에 따른 반도체 제조 장치가 웨이퍼 상에 미리 배치된 처리 대상의 막층을 처리하는 동작의 흐름을 나타내는 플로차트이다. 특히 본 예에서는, 처리 대상의 막층으로서 천이 금속을 함유하는 막을 에칭하는 처리에 대하여 설명한다. 또, 당해 처리에 따른 플라스마 처리 장치(100)의 각 공정에서 실시되는 처리실(1) 내에의 처리 가스의 도입이나 IR 램프(62)의 IR광의 조사에 의한 웨이퍼(2)의 가열 등의 동작은 제어부(40)로 제어된다.
이하, 각 공정에 대하여 설명한다.
웨이퍼(2)가 도 1에는 도시하고 있지 않은 베이스 챔버(11)의 원통형의 측벽에 연결된 다른 진공 용기인 진공 반송 용기 내부의 공간 내에 배치된 복수의 암(arm)을 구비한 반송용 로봇의 당해 암 선단의 핸드 상에 유지된 웨이퍼(2)가, 진공 반송 용기 내의 당해 반송용의 공간 내를 반송되어 배치되고 내외를 관통해서 웨이퍼(2)가 내측을 반입출되는 통로의 개구인 게이트를 지나, 처리실(1) 내에 도입된다. 스테이지(4) 상면 위쪽에서 지지되어 있는 웨이퍼(2)는 스테이지(4)에 넘겨받아진다.
스테이지(4)에 넘겨받아지고 그 상면에 배치되어 웨이퍼(2)의 재치면을 구성하는 산화알루미늄이나 산화이트륨을 포함하는 유전체제의 막 상에 유지된 웨이퍼(2)는, 유전체제의 막 내에 배치된 텅스텐 등 금속제의 막에 공급된 직류 전력에 의해 일어난 정전기력에 의한 막 상면의 파지(把持)력에 의해서 흡착 고정된다. 웨이퍼(2)의 상면에는, 미리 반도체 디바이스의 회로의 구조를 구성하는 패턴 형상으로 가공된 천이 금속을 함유하는 막을 포함하는 상하에 복수의 막층에 의한 막 구조가 형성되어 있고, 처리 대상의 막의 표면의 일부가 노출된 상태로 되어 있다.
본 실시예의 천이 금속을 함유하는 막은, 예를 들면, 산화란탄(La203)막 혹은 코발트막 등이지만, 본 실시예의 기술은 이들 이외의 종류의 재료의 막에도 적용할 수 있다. 처리 대상의 막을 포함하는 막 구조는, 공지의 스퍼터법, PVD(물리적 기상 성장 : Physical Vapor Deposition)법, ALD(원자층 퇴적 : Atomic Layer Deposition)법, CVD(화학적 기상 성장 : Chemical Vapor Deposition)법 등을 이용해서 원하는 회로를 구성할 수 있는 막두께로 되도록 성막된다. 또한, 회로의 패턴을 따른 형상으로 되도록 포토리소 기술을 사용해서 가공되어 있는 경우도 있다.
또, 코발트막 등 금속 단체(單體)막의 경우에는, 도 2에 나타내는 플로차트를 실시함에 있어서, 미리 산화물이나 염화물 등의 화합물로 해두는 것이 바람직하다. 예를 들면, 코발트막을 산화하는 경우에는, 우선, 플라스마 처리 장치(100) 내의 IR 램프나 스테이지의 가열 기구를 이용해서 웨이퍼(2)를 가열하면서 산소 가스를 공급하거나, 또는 산소 플라스마를 생성함에 의해서 코발트 표면을 산화시켜서 산화코발트층으로 한다.
본 실시예의 플라스마 처리 장치(100)에서는, 처리 대상의 막층의 표면의 노출된 부분을 선택적인 에칭에 의해서 제거한다. 이 선택 에칭 시에, 이하에 설명하는 바와 같은 플라스마를 이용하지 않은 드라이에칭 기술을 적용하는 것을 특징으로 한다.
스테이지(4) 상면 상에서 웨이퍼(2)가 흡착되어 유지된 상태에서, 웨이퍼(2)와 스테이지(4) 사이의 극간에 매스 플로 컨트롤러(50-4)에 의해 유량 또는 속도가 조절된 He 가스가 스테이지(4) 상면의 개구로부터 도입되고, 양자 사이의 열전달이 촉진되어 웨이퍼(2)의 온도가 조절된다. 이 상태에서, 웨이퍼(2)의 표면에 미리 배치된 천이 금속을 포함하는 처리 대상의 막층을 가공해서 반도체 디바이스의 회로 구조를 형성하기 위한 에칭 처리가 개시된다.
우선, 개시 후의 스텝S101은, 시료(예를 들면, 웨이퍼(2))의 상면에 미리 형성된 천이 금속을 함유하는 처리 대상의 막의 에칭되어야 할 나머지 막두께를 판정하는 스텝이다. 본 스텝에서는, 처리 대상의 막에 대하여 웨이퍼(2)가 반입되고 나서 처음으로 에칭 처리를 실시하는 경우 및 이미 에칭 처리가 실시되어 있는 경우의 양쪽의 경우에 있어서, 당해 웨이퍼(2)를 이용해서 제조되는 반도체 디바이스의 설계, 사양의 값을 적의(適宜) 참조해서, 처리 대상의 막의 나머지 막두께(이하, 가공 잔량)가 제어부(40)에 있어서 판정된다. 제어부(40)의 연산부(41)는, 내부에 배치된 기억 장치에 저장된 소프트웨어를 판독하고 이것에 기재된 알고리즘을 따라, 처리실(1)에 반입되기 전의 웨이퍼(2)에 실시된 처리에 의한 누적의 가공의 양(누적 가공량)의 값과 처리실(1)에 반입된 후에 실시된 처리에 의한 누적의 가공의 양을 검출하고, 웨이퍼(2)의 설계, 사양의 값에 의거해서 추가의 가공이 필요한지의 여부를 판정한다.
즉, 가공 잔량이 0이라고 판정된 경우에는, 처리 대상의 막의 처리를 종료하고, 가공 잔량이 0이 아니라고 판정된 경우에는, 스텝S102로 이행한다. 스텝S102에서는, 가공 잔량이 소정의 문턱값과 비교되어 이보다 많은지 적은지(큰지 작은지)가 판정된다. 문턱값보다 많다고 판정된 경우에는 스텝S103B로 이행하고, 적다고 판정된 경우에는 스텝S103A로 이행한다.
본 실시예에 따른 플라스마 처리 장치(100)에 있어서 처리실(1)에 반송된 웨이퍼(2)에 대해서 도 2에 흐름이 나타난 처리가 적어도 1회 실시된 결과로서의 누적 가공량은, 스텝S102∼스텝S109로 이루어지는 한 그룹의 처리 사이클의 누적 횟수와, 미리 취득된 당해 처리 사이클 1회당의 가공량(가공 레이트)으로부터 간이적으로 구할 수 있다. 제어부(40)에 있어서, 웨이퍼(2)의 표면 분석의 결과나 도시하지 않은 나머지 막두께의 검출기로부터의 출력에 의해 얻어진 결과 혹은 이들의 조합으로부터 가공량이 판정되어도 된다.
스텝S102에서 가공 잔량이 소정의 문턱값보다 크다고 판정된 경우에는, 스텝S103B로 이행해서, 이후 스텝105B까지의 공정(공정 B)이 실시된다. 스텝S102에서 가공 잔량이 소정의 문턱값보다 작다고 판정된 경우에는, 스텝S103A로 이행해서, 이후 스텝107A까지의 공정(공정 A)이 실시된다. 이들 스텝에서는, 처리 대상의 막의 에칭 처리가 실시되어 나머지 막두께가 저감된다.
다음으로, 도 2와 함께 도 3 또는 도 4를 참조해서, 본 실시예의 플라스마 처리 장치(100)가 실시하는 웨이퍼(2)의 처리의 흐름을, 공정 A 및 B의 동작의 흐름과 함께 설명한다. 도 3 및 4는, 도 1에 나타내는 반도체 제조 장치가 실시하는 웨이퍼 상의 처리 대상의 막의 에칭 처리의 시간의 추이에 대한 동작의 흐름을 모식적으로 나타내는 타임차트이다.
특히, 도 3, 4에 나타난 것은, 천이 금속 원소를 포함하는 막을 플라스마 처리 장치(100)에서 에칭할 때의 타임차트이고, 도 3은 스텝102에 있어서 「가공 잔량>문턱값」의 경우에 실시되는 공정 B에 대응하는 스텝S103B 내지 S106B 및 S108에 대응하는 가스 공급(200)의 시간 변화, IR 램프의 전력(220)의 시간 변화, 정전 흡착 및 이면 He압(230)의 시간 변화, 기판 온도(240)의 시간 변화를 나타내는 그래프를 나타낸다. 또, 기판 온도(240)는, 웨이퍼(2)의 온도에 상당한다.
한편, 도 4는 「가공 잔량≤문턱값」의 경우에 실시되는 공정 A의 전형적인 예에 대응하는 스텝S103A 내지 S107A 및 S108에 대응하는 가스 공급(201)의 시간 변화, IR 램프의 전력(221)의 시간 변화, 정전 흡착 및 이면 He압(231)의 시간 변화, 기판 온도(241)의 시간 변화를 나타내는 그래프를 나타낸다. 기판 온도(241)는, 웨이퍼(2)의 온도에 상당한다.
이들 도면은, 본 실시예의 에칭 처리 중의 웨이퍼(2)의 온도, 가스 공급 및 배기의 동작을 모식적으로 나타낸 것이고, 실제로 발생하는 온도, 온도 구배나 필요한 제어 시간은 피에칭재, 착체화재의 종류, 반도체 디바이스의 구조 등에 의존해서 서로 다른 것으로 된다.
스텝S102의 판정 결과가 「가공 잔량>문턱값」으로 된 경우에는, 스텝S103B로 이행해서 도 3의 가스 공급(200)이 ON으로 되고, 처리실(1) 내부에 재치된 웨이퍼(2) 상면의 천이 금속을 함유하는 막을, 휘발성을 갖는 유기 금속 착체로 변환하기 위한 처리 가스로서, 탱크(45)에 모인 약액(44)의 증기가 착체화 가스 공급용의 매스 플로 컨트롤러(50-5)에 의해 유량 또는 속도가 처리에 적합한 범위 내의 값으로 되도록 조절되어 공급된다. 이와 같은 착체화 가스의 공급 조건(공급량, 공급 압력, 공급 시간)이나 착체화 가스의 종류는, 당해 천이 금속을 함유하는 막의 원소 조성, 형상, 막두께를 고려해서 결정된 것이고, 제어부(40)가 기억 장치 내에 저장된 소프트웨어에 기재된 알고리즘을 따라 선택해서 지령 신호로서 발신한다.
스텝S103B는, 웨이퍼(2) 상면에 미리 형성된 천이 금속을 함유하는 막의 표면에 착체화 가스의 입자의 물리 흡착층을 형성시키는 공정이다. 이 공정은, 도 3의 기판 온도(240)에 있어서 제1 온도(251)에 나타내는 바와 같이, 웨이퍼(2)의 온도를 착체화 가스의 비점과 동등하거나 그보다도 낮은 온도 범위로 유지해서 실시된다. 또한, 본 실시예에서는, 원하는 정밀도와 양을 고려해서 선택된 에칭할 필요최소한의 층수의 물리 흡착층이 형성되었다고 판정된 경우에는 본 공정은 종료되는 것이며, 장시간 행할 필요는 없다.
스텝S103B에 있어서 소정의 착체화 가스 공급을 한 후, 스텝S104B로 이행해서, 착체화 가스의 공급은 계속되고 있는 상태에서, 도 3의 IR 램프의 전력(220)에 나타내는 바와 같이, IR 램프(62)에 IR 램프용 전원(64)으로부터 전력을 공급해서 IR광을 방사시키고, 웨이퍼(2)에 IR광이 조사됨으로써, 도 3의 기판 온도(240)에 나타내는 바와 같이 웨이퍼(2)가 가열되어 신속하게 제2 온도(252)로 승온한다. 이 스텝에서는, 웨이퍼(2)를 가열해서 제1 온도(251)보다 높은 소정의 제2 온도(252)까지 승온시켜서 유지함에 의해서, 천이 금속을 함유하는 막 표면의 재료의 반응성이 활성화되고, 이에 흡착하고 있는 착체화 가스의 입자의 흡착의 상태가 물리 흡착으로부터 화학 흡착으로 변화한다.
또한, 다음의 스텝S105B에 있어서, 도 3의 가스 공급(200)에 나타내는 바와 같이 처리실(1) 내의 웨이퍼(2)에 착체화 가스의 공급을 유지한 채로, 도 3의 IR 램프의 전력(220)에 나타내는 바와 같이, IR 램프(62)에 의해 웨이퍼(2)의 가열을 계속하고, 도 3의 기판 온도(240)에 나타내는 바와 같이 웨이퍼(2)의 온도를 제2 온도(252)보다 높은 제4 온도(254)로 승온시킨다. 이 스텝에서는, (1) 천이 금속을 함유하는 막 표면에 생성한 유기 금속 착체가 휘발해서 당해 막 표면으로부터 탈리하여 제거되는 제1 현상과, (2) 계속적으로 공급되고 있는 착체화 가스가 천이 금속을 함유하는 막 표면과 반응해서 휘발성의 유기 금속 착체로 변환되는 제2 현상이 병행해서 진행된다. 이 스텝에서의 처리 대상의 막 표면의 특정의 작은 영역을 미시적으로 보면, 당해 영역의 막 표면에서 (1)→(2)→(1)→(2)와 같은 순서로 막 표면의 착체의 휘발(탈리)에 의한 제거와 새로운 착체의 변환 및 형성이 단속적 혹은 단계적으로 현상이 진행되지만, 막의 표면을 전체적으로 본 경우에는, 실질적으로는 연속적인 에칭이 진행된다고 파악할 수 있다.
스텝S105B에 있어서, 소정의 시간, 도 3의 가스 공급(200)에 나타내는 바와 같이 착체화 가스의 웨이퍼(2)에의 공급과 기판 온도(240)에 나타내는 바와 같이 웨이퍼(2)가 이전 스텝에서 형성된 유기 금속 착체가 휘발하여 탈리하는 제4 온도(254)로 유지되어 상기 실질 연속적인 에칭이 계속된 후, 스텝S106B로 이행해서, 가스 공급(200)을 OFF로 해서 착체화 가스의 공급이 정지된다. 상기 스텝S101 내지 S105B의 공정이 실시되고 있는 동안은 처리실(1)에 연통된 진공 배기 배관(16)을 통한 배기 펌프를 포함하는 배기 수단(15)은 연속해서 구동되어 처리실(1) 내를 계속 배기하고 있고, 스텝S106B에서 착체화 가스의 공급이 정지된 후에 실시되는 웨이퍼(2)의 냉각을 포함하는 복수의 공정에 있어서 배기가 계속해서 행해짐으로써, 처리실(1) 내의 가스나 생성물의 입자가 처리실(1) 외부에 배출됨과 함께 압력이 저감된다.
한편, 스텝S102의 판정 결과가 「가공 잔량≤문턱값」으로 된 경우에는, 스텝S103A로 이행해서, 플라스마 처리 장치(100)의 처리실(1) 내에 배치된 웨이퍼(2) 상의 천이 금속을 함유하는 막을 휘발성의 유기 금속 착체로 변환하기 위한 착체화 가스의 공급이 개시된다. 제어부(40)에 있어서, 스텝S103A에 있어서 필요최소한의 층수의 물리 흡착층이 형성된 것이 검출된 후, 스텝S104A로 이행해서, 도 4의 IR 램프의 전력(221)에 나타내는 바와 같이, IR 램프(62)로부터의 IR광의 조사에 의해 웨이퍼(2)를 가열해서 온도를 도 4의 기판 온도(241)에 나타내는 바와 같이 신속하게 제2 온도(252)로 승온시킨다.
공정 B와 마찬가지로 도 4의 가스 공급(201)에 있어서의 착체화 가스의 공급 조건(공급량, 공급 압력, 공급 시간, 온도)이나 착체화 가스의 종류는, 당해 천이 금속을 함유하는 막의 원소 조성, 형상, 막두께, 착체화 가스의 비점을 고려해서 선택되고, 제어부(40)로부터의 지령 신호에 따라서 조절, 설정되는 점은, 공정 B의 스텝S103B와 마찬가지이다. 또한, 스텝S104A에서는, 스텝S104B와 마찬가지로, 기판 온도(241)에 나타내는 바와 같이 웨이퍼(2)의 가열에 의한 제2 온도(252)에의 승온과 제2 온도(252)로 유지됨에 의해서, 천이 금속을 함유하는 막의 표면의 반응성이 활성화되고, 결과적으로, 착체화 가스의 흡착 상태가 물리 흡착으로부터 화학 흡착으로 변화한다.
스텝S104A 혹은 스텝S104B의 처리에 의해서 착체화 가스는 천이 금속 함유막에 화학 흡착한 상태로 되지만, 이 상태에서는, 착체화 가스의 분자와 천이 금속 함유막에 포함되는 천이 금속 원자 사이에서 화학적인 결합으로 강고하게 고정되어 있다. 환언하면, 착체화 가스 분자는, 천이 금속 함유막의 표면에 "핀 고정"되어 있다고도 할 수 있고, 결과적으로, 착체화 가스 분자의 확산 속도는 느리다.
다음의 스텝S105A에서는 도 4의 가스 공급(201)을 OFF로 해서 착체화 가스 공급을 정지하고, 처리실(1)의 내부를 배기한다. 처리실(1)의 내부를 배기함에 의해, 천이 금속 함유막의 표면에 화학 흡착하고 있는 상태의 착체화 가스를 남기는 것 외에는, 미흡착 상태나 물리 흡착 상태로 되어 있는 착체화 가스는 모두 처리실(1) 외로 배기·제거된다.
다음으로, 제어부(40)로부터의 지령 신호에 따라서, 스텝S104A로부터 계속해서 조사되는 IR 램프(62)로부터의 IR광의 조사량이 도 4의 IR 램프의 전력(221)에 나타내는 바와 같이 크게 되어 웨이퍼(2)의 온도를 제3 온도(253)로 승온시킨다(스텝S106A). 웨이퍼(2)는 제3 온도(253)로 소정의 기간만큼 유지되고, 이 공정에 있어서, 천이 금속을 함유하는 막 표면에 화학 흡착하고 있는 상태의 착체화 가스의 입자는 제3 온도(253)에의 승온 및 당해 온도가 소정 기간 유지됨으로써, 막 표면의 재료와의 반응에 의해 휘발성의 유기 금속 착체로 서서히 변환된다. 이 스텝에서는, 전술과 같이, 화학 흡착 고정화되어 있는 것 이외에는 착체화 가스는 존재하고 있지 않으므로, 생성하는 유기 금속 착체층의 두께는, 화학 흡착층의 두께와 동등 혹은 그 이하로 된다.
또한, 본 실시예에서는, 도 4의 IR 램프의 전력(221)에 나타내는 바와 같이 계속해서 더 조사되는 IR 램프(62)로부터의 IR광의 조사량이 증대되어 웨이퍼(2)를 가열해서 온도를 제4 온도(254)로 승온시키고, 웨이퍼(2)의 온도를 제4 온도(254)로 미리 정해진 기간 유지한다(스텝S107A). 이 공정에 있어서, 이전 스텝에서 형성된 유기 금속 착체가 휘발하여 탈리하는 온도가 유지되고, 처리 대상의 막 표면으로부터 제거된다.
스텝S103A→스텝S104A→스텝S105A→스텝S106A→스텝S107A의 일련의 복수 공정으로 구성되는 공정 A와, 스텝S103B→스텝S104B→스텝S105B→스텝S106B의 일련의 복수 공정으로 구성되는 공정 B는, 웨이퍼(2)를 제2 온도로 승온시켜서 천이 금속을 함유하는 막의 표면에 화학 흡착층을 생성하는 점은 같다. 그러나, 당해 화학 흡착층이 유기 금속 착체로 변환되는 그 후의 스텝 이후는 양자는 전혀 서로 다른 동작 또는 동작의 흐름을 갖고 있다.
즉, 도 4에 나타내는 바와 같이 가스 공급(201)을 OFF로 해서 착체화 가스의 공급을 정지한 상태에서 유기 금속 착체가 휘발해서 제거되는 제4 온도(254)까지 당해 유기 금속 착체 또는 이것을 표면에 갖는 막의 온도가 상승하면, 화학 흡착층으로부터 변환된 1층 내지 수층 정도의 유기 금속 착체의 휘발 제거가 종료되고, 그 바로 아래에 있는 천이 금속을 함유하는 막이 처리실(1) 내에 노출된 시점에서 반응은 종식된다.
한편, 도 3에 나타내는 바와 같이 가스 공급(200)을 ON으로 해서 착체화 가스의 공급을 계속한 채로 유기 금속 착체가 휘발해서 제거되는 제4 온도(254)까지 승온하면, 화학 흡착층으로부터 변환된 1층∼수층 정도의 유기 금속 착체의 휘발 제거가 종료되고, 그 바로 아래에 있는 미반응의 천이 금속 함유막이 노출되면, 그 노출된 천이 금속 함유막은 제4 온도(254)로 가온되어 활성도가 증가하고 있으므로, 착체화 가스와의 접촉에 의해서 직접적으로 유기 금속 착체로 변환된다. 또한, 생성한 유기 금속 착체는 신속하게 휘발하여 제거되게 되고, 전체적으로 연속적인 처리 대상의 막의 에칭이 진행된다.
스텝S103B→스텝S104B→스텝S105B→스텝S106B의 일련의 복수 공정으로 구성되는 공정 B는, 천이 금속을 함유하는 막으로부터 직접적으로 유기 금속 착체로 변환되고, 더 휘발하여 제거된다는 반응이기 때문에, 천이 금속을 함유하는 막의 고활성의 미소의 영역, 예를 들면, 금속 결정 입계나 특정의 결정 방위 등이 우선적으로 유기 금속 착체로 변환되어 제거된다는 현상을 나타낸다. 또한, 화학 흡착층이 생성될 때에 자기조직적으로 진행되는 면 배향 성장 과정을 거치지 않은 채로 생성하는 유기 금속 착체층은 배향성을 거의 갖지 않고, 내열안정성도 저하하고 있다. 결과적으로, 처리 후의 천이 금속을 함유하는 막의 표면은 평탄화되지 않고, 요철이 증대해서 조면화가 진행된다.
환언하면, 스텝S103A→스텝S104A→스텝S105A→스텝S106A→스텝S107A로 이루어지는 일련의 프로세스에서는, 화학 흡착층이 형성될 때의 자기조직적 배향의 작용에 의해, 처리 후의 천이 금속을 함유하는 막의 표면은 평탄화가 진행되게 된다.
또, 공정 A, 공정 B의 어느 경우에 있어서도, 본 예의 제4 온도(254)는, 착체화 가스 분자 분해 개시 온도나 유기 금속 착체 분자의 분해 개시 온도보다도 낮으며, 또한, 유기 금속 착체 분자의 기산(氣散) 개시 온도보다도 높아지도록, 웨이퍼(2)의 처리 전에 설정된다. 또한, 유기 금속 착체 분자의 분해 개시 온도와 기산 개시 온도의 온도차가 작고, 플라스마 처리 장치(100)의 사양, 예를 들면, 스테이지(4) 상면의 면 방향에 대한 온도의 균일성의 특성을 감안했을 경우에 당해 온도차가 불충분한 경우에는, 유기 금속 착체 분자의 기산 개시 온도를 저하시키기 위한 기존의 방법, 예를 들면, 평균 자유 행정을 넓히기 위해서 처리실(1) 내를 감압하는 것 등의 방법을 적용해도 된다.
공정 A, B의 어느 플로도, 다음으로 스텝S108로 이행해서 웨이퍼(2)의 냉각이 개시되고, 스텝S109에 있어서 소정의 제1 온도에 웨이퍼(2)의 온도가 도달한 것이 열전쌍(70) 및 열전쌍 온도계(71)로부터의 출력을 수신한 제어부(40)가 검출할 때까지 스텝S108에 의한 웨이퍼(2)의 냉각이 행해진다.
소정의 에칭양에 달한 후, 착체화 가스 공급을 정지하고, 처리실(1)의 내부를 배기(스텝S106B)하고, 기판 냉각을 행한다(스텝S108). 기판 냉각 스텝S108에서는, 도 3의 정전 흡착 및 이면 He압(230) 또는 도 4의 정전 흡착 및 이면 He압(231)에 나타내는 바와 같이 정전 흡착을 ON으로 한 상태에서 웨이퍼 스테이지(4)와 반도체 기판(2) 사이에 냉각 가스를 공급하는 것이 바람직하다. 냉각 가스로서는, 예를 들면 He나 Ar 등이 바람직하고, He 가스를 공급하면 짧은 시간에 냉각할 수 있으므로 가공생산성이 높아진다. 또, 웨이퍼 스테이지(4)의 내부에는 칠러(38)에 접속된 냉각용 순환 배관인 냉매의 유로(39)가 마련되어 있으므로, 웨이퍼 스테이지(4)의 위에 정전 흡착하고 있으면, 냉각 가스를 흘려보내지 않은 상태에서도 기판(2)은 냉각될 수 있다.
스테이지(4)의 내부에는, 스테이지(4)의 온도를 측정하기 위한 열전쌍(70)이 배치되어 있고, 또한 이 열전쌍(70)은, 제어부(40)와 통신 가능하게 접속된 열전쌍 온도계(71)에 접속되어 있다. 또한 본 예에서는, 웨이퍼(2)의 온도의 분포를 검출하기 위하여, 스테이지(4)의 상면의 면내 방향에 대하여 복수의 개소에 광파이버를 이용한 온도 검지기가 배치되어 있다. 복수의 배치의 개소로서, 스테이지(4)의 중심부 부근, 외주 부근, 및 양자의 중간 부근이 바람직하다. 이들 광파이버를 이용한 온도 검지기로부터의 출력을 받은 제어부(40)가, 이들 검지기를 갖는 스테이지(4)의 개소의 온도가 미리 정해진 소정의 온도, 예를 들면 제1 온도에 도달한 것이 제어부(40)에 의해 검출되면, 웨이퍼(2)의 처리 대상의 막을 에칭하는 처리의 하나의 사이클이 종료된다. 또, 광파이버를 갖는 온도 검지기 대신에 열전쌍(70) 및 열전쌍 온도계(71)의 출력이 이용되어도 된다.
웨이퍼(2)의 온도가 제1 온도(251)에 도달한 것이 제어부(40)로 판정되었을 경우, 스텝S101로 되돌아가서 가공 잔량이 0에 도달했는지의 여부가 판정된다. 상기와 같이, 가공 잔량이 0에 도달한 것이 제어부(40)로 판정되면 웨이퍼(2)의 처리 대상의 막의 에칭 처리가 종료되고, 0보다 크다고 판정된 경우에는 다시 스텝S102로 이행해서 공정 A 또는 공정 B의 어느 하나의 처리가 실시된다.
웨이퍼(2)의 처리를 종료하는 경우는, 제어부(40)로부터의 지령 신호에 따라서, 매스 플로 컨트롤러(50-4)로부터 He 가스의 공급 경로를 통해서 스테이지(4) 상면의 개구로부터 당해 상면과 웨이퍼(2)의 이면 사이의 극간에 공급되고 있던 He 가스의 공급이 정지된다. 또한, He 가스 공급 경로와 진공 배기 배관(16) 사이를 연통하는 폐기 가스 경로 상에 배치된 밸브(52)가 폐색의 상태로부터 개방되어 당해 극간으로부터 He 가스를 처리실(1) 외로 배출해서 극간 내의 압력을 처리실 내의 압력과 동(同)정도로 함과 함께, 정전기의 제거를 포함하는 웨이퍼(2)의 정전 흡착의 해제의 공정이 실시된다. 이후, 베이스 챔버(11)의 게이트가 개방되어 진공 반송실로부터 진입한 반송 로봇의 암 선단에 웨이퍼(2)가 넘겨받아지고, 다음으로 처리되어야 할 웨이퍼(2)가 있는 경우에는 다시 반송 로봇의 암이 미처리의 웨이퍼(2)를 유지해서 진입하고, 처리되어야 할 웨이퍼(2)가 없는 경우에는 게이트가 폐색되고, 플라스마 처리 장치(100)에 의한 반도체 디바이스를 제조하는 운전이 정지된다.
본 예에서는, 상기한 공정 A, 공정 B의 각각에서 설정되는 제2 내지 제4 온도는, 공정 A, B 사이에서 같은 값이어도 되고 서로 달라도 된다. 또한, 제1 내지 제4 온도(251∼254)는 사이클 사이에서 같아도 되고 서로 달라도 된다. 이들 온도는 마찬가지로, 웨이퍼(2)의 처리 전에 사전에 신중하게 검토되어 적절한 당해 온도의 범위가 설정된다. 제어부(40)는 통신 가능한 기억 장치에 저장된 당해 선택된 온도의 범위의 정보를 판독하고, 플라스마 처리 장치(100)에 요구되는 성능이나 대상의 웨이퍼(2)의 사양에 따라서 각 사이클의 공정 A, 공정 B의 웨이퍼(2)의 처리의 조건으로서 각 스텝의 온도를 설정한다.
다음으로, 본 실시예의 반도체 제조 장치에서 실시되는 반도체 제조 방법에 대하여 설명한다.
본 실시예에서는, 웨이퍼(2)의 에칭 처리를 개시하기 전의 단계로서, 웨이퍼(2)를 스테이지(4) 상에 흡착하여 유지한 후, 처리실(1)의 내부를 감압해서 웨이퍼(2)를 가열한다. 웨이퍼(2)가 가열되어 온도를 상승함에 의해, 웨이퍼(2)의 표면에 흡착되어 있는 기체(수증기 등)나 이물을 탈리시킨다. 웨이퍼(2)의 표면에 흡착되어 있는 가스 성분이 충분히 탈리한 것이 확인되면, 처리실(1) 내부가 감압된 상태가 유지된 채로, 웨이퍼(2)의 가열이 정지되어 웨이퍼(2)의 냉각이 개시된다. 이들 가열·냉각에는 공지의 수단을 사용할 수 있다.
웨이퍼(2)의 온도가 저하해서 미리 정해진 제1 온도(251) 혹은 그 이하에 도달한 것이 제어부(40)에서 검출되면, 도 2에 나타난 플로차트를 따라 웨이퍼(2)의 처리가 행해진다. 또, 웨이퍼(2)가 처리의 개시 전, 예를 들면 처리실(1) 내에 반입되기 전에, 웨이퍼(2)의 처리 대상의 막을 처리할 때의 가스의 종류나 유량, 처리실(1) 내의 압력 등의 처리의 조건, 소위 처리의 레시피가 제어부(40)에 있어서 검출된다. 예를 들면, 웨이퍼(2)의 각인 등을 이용해서 각 웨이퍼(2)의 ID 번호를 취득하고, 제어부(40)에 접속된 도시하지 않은 네트워크 등 통신용의 설비를 통해서 생산 관리 데이터베이스로부터 데이터를 참조해서 당해 번호에 대응하는 웨이퍼(2)의 처리의 내력이나 에칭 처리의 대상의 막의 조성이나 두께, 당해 대상의 막을 에칭하는 양(목표로 하는 나머지 막두께, 에칭하는 깊이)이나 에칭의 종점의 조건 등의 데이터를 취득한다.
예를 들면, 웨이퍼(2)에 실시하는 처리는, 초기의 두께가 소정의 문턱값보다 작은 0.3㎚의 산화란탄막을 제거하는 에칭 처리인 것이 제어부(40)에 의해 검출된 경우에는, 란탄(3+) 및 산소(2-)의 이온 반경은 각각 약 1.0옹스트롬, 약 1.3옹스트롬이므로, 거의 원자 또는 분자층 1층분의 산화란탄을 제거하는 처리인 것이 판정되고, 도 2의 스텝S102에 있어서의 「가공 잔량≤문턱값」으로 판정된 후에 이행하는 공정 A의 플로(S103A→S104A→S105A→S106A→S107A)를 따라서, 막의 처리를 실시하도록 제어부(40)로부터 반도체 제조 장치를 구성하는 각부에 그 동작을 조절하는 지령 신호가 발신된다.
한편, 제어부(40)에 있어서, 웨이퍼(2)에 대한 처리는, 예를 들면 소정의 문턱값 3㎚를 초과하는 막두께의 산화란탄막을 제거하는 처리라고 판정된 경우에는, 약 10층분 혹은 그 이상의 산화란탄층을 제거해야만 한다. 상기한 1층씩을 에칭하는 경우에는 당해 처리를 10회 이상 반복하게 되고, 처리의 시간이 n배로 커져서 생산성이 손상되어 버릴 우려가 있다. 그래서, 우선, 복수 층(예를 들면 5∼6층)을 함께 제거하고, 그 후에 남는 막층을 1층씩 제거하는 처리를 행한다. 본 실시예에서는, 이와 같은 경우에 도 2의 「가공 잔량>문턱값」으로 판정된 후에 이행하는 공정 B의 플로(S103B→S104B→S105B→S106B)에 따라서 처리 대상의 막을 처리한 후, 공정 A의 플로(S103A→S104A→S105A→S106A→S107A)를 적어도 1회 실시해서 처리한다.
도 2에 나타나는 본 예의 공정 A의 플로 및 공정 B의 플로의 최초의 공정인 처리 S103A 또는 S103B는, 천이 금속을 함유하는 막의 표면에 착체화 가스의 물리 흡착층을 형성시키는 처리이고, 착체화 가스의 비점과 동등하거나 그보다도 낮은 온도로 웨이퍼(2)를 유지해서 실시된다. 예를 들면, 착체화 가스로서 아세틸아세톤(비점=약 140℃)이 이용되는 경우에는, 대략 120℃ 정도까지의 범위의 온도에서 이들 공정이 실시된다.
본 예에 있어서, 착체화 가스로서 아세틸아세톤을 사용하는 경우의 바람직한 제1 온도는 최고 80℃ 내지 100℃의 범위 내의 값이고, 가능한 한 80℃를 초과하지 않는 값이 바람직하다. 다른 착체화 가스의 예로서, 헥사플루오로아세틸아세톤(비점 약 70℃)을 이용하는 경우의 바람직한 제1 온도는 30℃ 내지 50℃이다.
이와 같이, 스텝S103A 또는 S103B에 있어서 물리 흡착층이 형성된 후, 스텝S104A, S104B에 있어서 도 3의 IR 램프의 전력(220) 또는 도 4의 IR 램프의 전력(221)을 ON으로 해서, IR 램프(62)에 IR 램프용 전원(64)으로부터 전력이 공급되어 조사된 IR광에 의해 웨이퍼(2)가 가열되고, 도 3의 기판 온도(240) 또는 도 4의 기판 온도(241)에 나타내는 바와 같이 신속하게 제2 온도(252)로 승온시켜서, 천이 금속을 포함하는 막의 표면의 착체화 가스의 흡착 상태를 물리 흡착 상태로부터 화학 흡착 상태로 변화시킨다. 이 공정에 있어서의 승온에 의해, 막의 표면에 흡착한 착체화 가스의 입자의 흡착 상태로 변화를 일으키기 위한 활성화 에너지가 부여된다.
제2 온도(252)는, 천이 금속을 함유하는 막의 표면의 상태와 착체화재의 특성(반응성)의 양자의 영향을 고려해서 결정된다. 처리 대상막으로서 산화란탄막에 대해서 헥사플루오로아세틸아세톤을 주성분으로 하는 착체화 가스가 공급된 경우에는, 제2 온도(252)의 바람직한 범위는 80℃ 내지 160℃로 된다. 80℃보다도 낮으면 화학 흡착층에의 변환에 요하는 시간이 길어지고, 160℃를 초과하면 화학 흡착 상태에서 머물지 않고 유기 금속 착체로 까지 변환되어 버릴 우려가 높아진다.
다음으로, 제어부(40)에 의해 취득된 정보에 포함되는 처리의 조건으로서 웨이퍼(2)에 실시되는 처리의 대상의 막을 에칭하는 양이 클 경우, 예를 들면, 산화란탄막을, 문턱값으로서 3㎚를 초과하는 두께분을 에칭으로 제거하는 경우에는, 도 3에 나타내는 바와 같이 가스 공급(200)을 ON으로 한 상태에서 헥사플루오로아세틸아세톤 등의 착체화 가스의 공급을 유지한 채로, IR 램프의 전력(220)에 나타내는 바와 같이 IR 램프(62)를 사용한 적외선 가열을 더 계속해서 기판 온도(240)를 제4 온도(254)까지 승온시킨다(스텝S105B). 제4 온도(254)는, 천이 금속을 함유하는 처리 대상의 막 표면의 재료와 착체화 가스가 반응해서 생성하는 휘발성 유기 금속 착체의 열분해가 발생하는 온도보다도 낮으며, 또한 승화 혹은 기산이 개시하는 온도와 같거나 또는 그 이상의 온도로 설정된다. 본 예의 공정 B에서는, 도 3에 나타내는 바와 같이, 스텝S105B에 있어서 웨이퍼(2)의 온도를 제4 온도(254)로 증대시킨 후, 적어도 스텝S106B에서 가스 공급(200)을 OFF로 해서 착체화 가스의 공급이 정지될 때까지의 기간, 웨이퍼(2)의 온도가 제4 온도(254) 이상의 온도로 유지된다. 이와 같은 플로에 의해, 공정 B에 있어서 웨이퍼(2) 상면의 천이 금속을 함유하는 막의 표면이 실질적으로 연속해서 에칭된다.
에칭하는 양이 적을 경우, 예를 들면, 산화란탄막을 0.3㎚의 두께분만큼 제거하는 처리의 경우에는, 이하의 일련의 공정이 행해진다. 즉, 스텝103A와 104A는 전술한 스텝103B 및 스텝104B와 마찬가지로 처리한 후, 도 4에 나타내는 바와 같이 가스 공급(201)을 OFF로 해서 헥사플루오로아세틸아세톤 등의 착체화 가스의 공급을 정지하고, 처리실(1)의 내부를 배기해서 내부의 처리에 영향을 미치는 입자를 배출한(스텝S105A) 후에, IR 램프의 전력(221)을 ON으로 해서 IR 램프(62)를 이용해서 웨이퍼(2)를 제3 온도(253)까지 가열해서 승온시킨다(스텝S106A). 천이 금속을 함유하는 막의 온도가 제3 온도로 되어 소정 기간 유지됨에 의해 당해 막 표면에 생성된 화학 흡착층이 유기 금속 착체로 변환된다.
본 실시예의 제3 온도(253)는, 제2 온도(252)보다 높으며 또한 유기 금속 착체 분자의 기산 개시 온도보다도 낮은 범위 내의 온도로 설정된다. 천이 금속을 함유하는 막으로서 산화란탄막, 착체화 가스로서 헥사플루오로아세틸아세톤을 주성분으로 하는 혼합 가스를 이용하는 에칭 처리의 경우에는, 유기 금속 착체 분자의 기산 개시 온도는 약 200℃이므로, 제3 온도(253)는 160 내지 190℃ 사이의 값이 바람직한 것을 알 수 있다.
IR 램프의 전력(231)을 ON으로 해서 IR 램프(62)로부터의 IR광의 웨이퍼(2)에의 조사가 계속되고, 스텝S106A에서 설정되는 제3 온도(253)로 웨이퍼(2)가 소정의 기간 유지된 후에, 스텝S107A에 있어서 IR 램프의 전력(231)을 증가시켜서 웨이퍼(2)에 IR 램프(62)에 의한 IR광의 조사의 강도를 더 크게 하여 웨이퍼(2)의 온도를 제4 온도(254)로 승온시킨다. 웨이퍼(2)의 온도가 제4 온도(254)로 유지됨에 의해, 화학 흡착층으로부터 변환된 1 내지 수층 정도의 유기 금속 착체가 휘발하여 제거된다.
또한, 유기 금속 착체가 제거되어 그 바로 아래에 있는 천이 금속을 함유하는 막 혹은 천이 금속 함유막의 밑에 배치되어 있는 실리콘 화합물 등의 층이 노출된 시점에서, 반응은 종식한다. 또, 천이 금속 함유막으로서 산화란탄막, 착체화 가스로서 헥사플루오로아세틸아세톤을 주성분으로 하는 혼합 가스를 이용한 처리의 경우에는, 바람직한 제4 온도(254)는 200 내지 280℃의 범위 내의 값이다. 이는 200℃보다도 낮으면 승화·기산이 개시되지 않고, 280℃를 초과하면 유기 금속 착체가 분해될 우려가 높아지기 때문이다.
한편, 웨이퍼(2)가 미리 플라스마 처리 장치(100)에 있어서 표면을 산화 처리한 코발트막의 경우에는, 산화 처리와 도 2에 나타내는 플로를 연속으로 행하므로, 플로에 나타내는 에칭 처리 전의 가열에 의한 기체(수증기 등)나 이물을 탈리하는 처리를 필요로 하지 않는다.
도 2에 나타내는 플로에 있어서, 가공 잔량은 코발트막 표면의 산화코발트막 두께를 나타낸다. 웨이퍼(2)에 실시하는 처리가, 초기의 두께가 소정의 문턱값보다 작은 0.3㎚인 산화코발트막을 제거하는 에칭 처리인 것이 제어부(40)에 의해 검출된 경우에는, 도 2의 스텝S102에 있어서의 「가공 잔량≤문턱값」으로 판정된 후에 이행하는 공정 A의 플로(S103A→S104A→S105A→S106A→S107A)를 따라서, 막의 처리를 실시하도록 제어부(40)로부터 반도체 제조 장치를 구성하는 각부에 그 동작을 조절하는 지령 신호가 발신된다.
한편, 제어부(40)에 있어서, 웨이퍼(2)에 대한 처리는, 예를 들면 소정의 문턱값 3㎚를 초과하는 막두께의 산화코발트막을 제거하는 처리라고 판정된 경우에는, 약 10층분 혹은 그 이상의 산화코발트층을 제거해야만 한다. 상기한 1층씩을 에칭하는 경우에는 당해 처리를 10회 이상 반복하게 되고, 처리의 시간이 n배로 커져서 생산성이 손상되어 버릴 우려가 있다. 그래서, 우선, 복수 층(예를 들면 5∼6층)을 함께 제거하고, 그 후에 남는 막층을 1층씩 제거하는 처리를 행한다. 본 실시예에서는, 이와 같은 경우에 도 2의 「가공 잔량>문턱값」으로 판정된 후에 이행하는 공정 B의 플로(S103B→S104B→S105B→S106B)에 따라서 처리 대상의 막을 처리한 후, 공정 A의 플로(S103A→S104A→S105A→S106A→S107A)를 적어도 1회 실시해서 처리한다.
도 2에 나타나는 본 예의 공정 A의 플로 및 공정 B의 플로의 최초의 공정인 처리 S103A 또는 S103B는, 천이 금속을 함유하는 막의 표면에 착체화 가스의 물리 흡착층을 형성시키는 처리이고, 착체화 가스의 비점과 동등하거나 그보다도 낮은 온도로 웨이퍼(2)를 유지해서 실시된다. 예를 들면, 착체화 가스로서 아세틸아세톤(비점=약 140℃)이 이용되는 경우에는, 대략 120℃ 정도까지의 범위의 온도에서 이들 공정이 실시된다.
본 예에 있어서, 착체화 가스로서 아세틸아세톤을 사용하는 경우의 바람직한 제1 온도는 최고 80℃ 내지 100℃의 범위 내의 값이고, 가능한 한 80℃를 초과하지 않는 값이 바람직하다. 다른 착체화 가스의 예로서, 헥사플루오로아세틸아세톤(비점 약 70℃)을 이용하는 경우의 바람직한 제1 온도는 30℃ 내지 50℃이다.
이와 같이, 스텝S103A 또는 S103B에 있어서 물리 흡착층이 형성된 후, 스텝S104A, S104B에 있어서 IR 램프(62)에 IR 램프용 전원(64)으로부터 전력이 공급되어 조사된 IR광에 의해 웨이퍼(2)가 가열되어 신속하게 제2 온도로 승온시켜서, 천이 금속을 포함하는 막의 표면의 착체화 가스의 흡착 상태를 물리 흡착 상태로부터 화학 흡착 상태로 변화시킨다. 이 공정에 있어서의 승온에 의해, 막의 표면에 흡착한 착체화 가스의 입자의 흡착 상태에 변화를 일으키기 위한 활성화 에너지가 부여된다.
제2 온도는, 천이 금속을 함유하는 막의 표면의 상태와 착체화재의 특성(반응성)의 양자의 영향을 고려해서 결정된다. 처리 대상막으로서 산화코발트막에 대해서 아세틸아세톤을 주성분으로 하는 착체화 가스가 공급된 경우에는, 제2 온도의 바람직한 범위는 80℃ 내지 190℃로 된다. 80℃보다도 낮으면 화학 흡착층에의 변환에 요하는 시간이 길어지고, 190℃를 초과하면 화학 흡착 상태에서 머물지 않고 유기 금속 착체로 까지 변환되어 버릴 우려가 높아진다.
다음으로, 제어부(40)에 의해 취득된 정보에 포함되는 처리의 조건으로서 웨이퍼(2)에 실시되는 처리의 대상의 막을 에칭하는 양이 클 경우, 예를 들면, 산화코발트막을, 문턱값으로서 3㎚를 초과하는 두께분을 에칭으로 제거하는 경우에는, 아세틸아세톤 등의 착체화 가스의 공급을 유지한 채로, IR 램프(62)를 사용한 적외선 가열을 더 계속해서 제4 온도까지 승온시킨다(스텝S105B). 제4 온도는, 천이 금속을 함유하는 처리 대상의 막 표면의 재료와 착체화 가스가 반응해서 생성하는 휘발성 유기 금속 착체의 열분해가 발생하는 온도보다도 낮으며, 또한 승화 혹은 기산이 개시하는 온도와 같거나 또는 그 이상의 온도로 설정된다. 본 예의 공정 B에서는, 스텝S105B에 있어서 웨이퍼(2)의 온도를 제4 온도로 증대시킨 후, 적어도 스텝S106B에서 착체화 가스의 공급이 정지될 때까지의 기간, 웨이퍼(2)의 온도가 제4 온도 이상의 온도로 유지된다. 이와 같은 플로에 의해, 공정 B에 있어서 웨이퍼(2) 상면의 천이 금속을 함유하는 막의 표면이 실질적으로 연속해서 에칭된다.
에칭하는 양이 적을 경우, 예를 들면, 산화코발트층을 0.3㎚의 두께분만큼 제거하는 처리의 경우에는, 이하의 일련의 공정이 행해진다. 즉, 아세틸아세톤 등의 착체화 가스의 공급을 정지하고, 처리실(1)의 내부를 배기해서 내부의 처리에 영향을 미치는 입자를 배출한(스텝S105A) 후에, IR 램프(62)를 이용해서 웨이퍼(2)를 제3 온도까지 가열해서 승온시킨다(스텝S106A). 천이 금속을 함유하는 막의 온도가 제3 온도로 되어 소정 기간 유지됨으로써 당해 막 표면에 생성된 화학 흡착층이 유기 금속 착체로 변환된다.
본 실시예의 제3 온도는, 제2 온도보다 높으며 또한 유기 금속 착체 분자의 기산 개시 온도보다도 낮은 범위 내의 온도로 설정된다. 코발트막 표면의 산화코발트층을, 착체화 가스로서 아세틸아세톤을 주성분으로 하는 가스를 이용하는 에칭 처리의 경우에는, 유기 금속 착체 분자의 기산 개시 온도는 약 190℃이므로, 제3 온도는 160 내지 190℃ 사이의 값이 바람직한 것을 알 수 있다.
IR 램프(62)로부터의 IR광의 웨이퍼(2)에의 조사가 계속되고, 스텝S106A에서 설정되는 제2 온도로 웨이퍼(2)가 소정의 기간 유지된 후에, 스텝S107A에 있어서 웨이퍼(2)에 IR 램프(62)에 의한 IR광의 조사의 강도를 더 크게 하여 웨이퍼(2)의 온도를 제4 온도로 승온시킨다. 웨이퍼(2)의 온도가 제4 온도로 유지됨에 의해, 화학 흡착층으로부터 변환된 1 내지 수층 정도의 유기 금속 착체가 휘발하여 제거된다.
또한, 유기 금속 착체가 제거되어 그 바로 아래에 있는 천이 금속을 함유하는 막 혹은 천이 금속 함유막의 밑에 배치되어 있는 실리콘 화합물 등의 층이 노출된 시점에서, 반응은 종식한다. 또, 천이 금속 함유막으로서 코발트막 표면에 형성된 산화코발트막, 착체화 가스로서 아세틸아세톤을 주성분으로 하는 혼합 가스를 이용한 처리의 경우에는, 바람직한 제4 온도는 200 내지 300℃의 범위 내의 값이다. 이는 200℃보다도 낮으면 승화·기산이 개시되지 않고, 300℃를 초과하면 유기 금속 착체가 분해될 우려가 높아지기 때문이다.
또, 본 실시예에서 이용되는 착체화 가스는, 천이 금속 원자에 대해서 적어도 2좌(座) 이상의 배위 결합을 형성할 수 있는 유기 화합물, 소위 다좌 배위자 분자이다. 디케톤류나 케토에스테르(2개의 C=O 결합을 포함한다), 케토이민(C=O 결합 및 C=N 결합을 포함한다)을 바람직한 예로서 들 수 있다. 구체적으로는, 아세틸아세톤, 트리플루오로아세틸아세톤, 트리플루오로페닐부타디온, 헥사플루오로아세틸아세톤, 디피발로일메탄, 테노일트리플루오로아세톤, 트리플루오로퓨릴부타디온, 디메틸헵타플루오로옥타디온 등을 들 수 있다.
또한, 필요에 따라서, 착체화 가스에 착체 안정화 가스를 혼합한 상태에서 사용해도 된다. 착체 안정화 가스는, 그 분자 골격 내에 산소 원자나 질소 원자, 황 원자 등의 비공유 전자쌍을 갖는 원소를 2개 이상 갖고, 바람직하게는 수소 원자 및 불소 원자를 제외한 5개 이상의 원자를 갖는 유기 화합물이고, 바람직하게는 에테르류이다.
에테르류는 앞서 언급한 착체화 가스와 화학 반응을 일으키지 않는다는 관점에서도 착체 안정화 가스로서 적합하다. 이와 같은 물질의 일부에 대하여 구체적으로 물질명을 예시하면, 디메톡시에탄, 디에틸렌글리콜디메틸에테르, 프로필렌글리콜디메틸에테르 등의 직쇄 에테르, 테트라히드로퓨란, 12-크라운-4, 디아자-12-크라운-4 등의 환상 에테르, 아디포니트릴, 숙시노니트릴 등이다.
발명자들의 검토에 따르면, 착체화 가스로서 헥사플루오로아세틸아세톤(액상 디케톤 화합물), 착체 안정화 가스로서 디에틸렌글리콜디메틸에테르(액상 직쇄 에테르 화합물)를 처리용의 가스로서 이용한 경우에는, 처리 가스는 실리콘산화막(SiO2), 실리콘(Si), 스테인리스(SUS), 구리(Cu), 텅스텐(W) 등의 금속, 질화티타늄막(TiN)이나 질화실리콘막(SiN) 등의 질화막, 불화이트륨(YF3) 등의 금속 불화물과의 반응은 일어나지 않거나 그 양은 상대적으로 충분히 작고, 란탄(La)이나 이트륨(Y)의 3A족 금속을 포함하는 금속 산화물(희토류 원소를 포함하는 금속 산화물)과는 높은 반응성을 나타내는 것을 알 수 있었다.
이상과 같이, 본 실시예에 따른 플라스마 처리 장치(100)에 있어서, 웨이퍼(2) 상에 미리 형성된 천이 금속을 함유하는 처리 대상의 막을, 높은 정밀도와 함께 높은 스루풋으로 처리할 수 있다.
특히, 웨이퍼(2) 상의 처리 대상의 막에 대해서 미리 정해진 처리의 양에 따라서, 요구되는 공정에 따라서 처리 가스의 공급을 정지하고 처리 중의 대상막의 온도를 순차 단계적으로 높게 해서 미리 정해진 소정의 값까지 증가시켜 표면의 요철의 증대를 억제하면서 에칭하는 공정을 포함하는 처리의 사이클과, 처리 가스를 공급하면서 당해 막의 온도를 높은 온도로 증가시키고 실질적으로 연속적으로 에칭하는 공정을 포함하는 처리의 사이클을 전환해서 처리함으로써, 당해 막이 높은 에칭 속도로 처리된다. 한편, 가공 후의 형상의 소기의 것으로부터의 어긋남이 억제된다. 이와 같은 반도체 제조 장치 또는 반도체 제조 방법에 의해서, 높은 처리의 수율이 달성된다.
본 발명은, 반도체 장치의 제조 분야에서, 반도체 기판 상에 패턴을 형성하는 공정에 있어서 이용할 수 있다.
1 : 처리실
2 : 웨이퍼
3 : 방전 영역
4 : 스테이지
5 : 샤워플레이트
6 : 천판
10 : 플라스마
11 : 베이스 챔버
12 : 석영 챔버
14 : 조압 수단
15 : 배기 수단
16 : 진공 배기 배관
17 : 가스 분산판
20 : 고주파 전원
22 : 정합기
25 : 고주파 컷 필터
30 : 정전 흡착용 전극
31 : DC 전원
34 : ICP 코일
38 : 칠러
39 : 냉매의 유로
40 : 제어부
41 : 연산부
44 : 약액
45 : 탱크
46 : 히터
47 : 착체화 가스 공급기
50 : 매스 플로 컨트롤러
51 : 매스 플로 컨트롤러 제어부
52, 53, 54 : 밸브
60 : 용기
62 : IR 램프
63 : 반사판
64 : IR 램프용 전원
70 : 열전쌍
71 : 열전쌍 온도계
74 : IR광 투과창
75 : 가스의 유로
78 : 슬릿판
81 : O링
92 : 광파이버
93 : 외부 IR광원
94 : 광로 스위치
95 : 광분배기
96 : 분광기
97 : 검출기
98 : 광멀티플렉서
100 : 플라스마 처리 장치

Claims (10)

  1. 용기 내부의 처리실 내에 배치된 반도체의 웨이퍼의 상면의 천이 금속을 포함하는 처리 대상의 막을 처리실 내에 상기 천이 금속을 착체화하는 착체화 가스를 공급해서 에칭하는 반도체 제조 방법으로서,
    상기 착체화 가스를 공급하면서, 당해 착체화 가스를 상기 막에 흡착시킴과 함께, 더욱 그 후에 상기 웨이퍼의 온도를 높게 해서 상기 막의 표면에 유기 금속 착체를 형성하여 기화해서 탈리시키는 제1 공정과,
    상기 착체화 가스를 공급하면서 낮은 온도에서 상기 착체화 가스를 상기 막의 상기 표면에 흡착시켜서 유기 금속 착체를 형성한 후에, 상기 착체화 가스의 공급을 정지하고 나서 상기 웨이퍼의 온도를 단계적으로 높게 해서 상기 막의 상기 표면에 형성된 상기 유기 금속 착체를 기화해서 탈리시키는 제2 공정을 갖고,
    검출된 상기 처리 대상의 막의 나머지 막두께와 소정의 값을 비교한 결과에 의거해서 상기 제1 공정 및 제2 공정의 어느 하나를 선택하여 상기 막을 에칭하는 반도체 제조 방법.
  2. 제1항에 있어서,
    상기 제1 공정을 1회 또는 복수 회 반복한 후에 상기 제2 공정을 1회 또는 복수 회 반복하는 반도체 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 공정에 있어서, 상기 착체화 가스를 공급한 상태에서 상기 웨이퍼의 온도를 상기 유기 금속 착체를 탈리시키기 위한 온도보다 낮은 온도로 가열해서 소정의 기간 유지하여, 상기 막에 물리적으로 흡착한 상기 착체화 가스의 입자를 화학적으로 흡착시킨 후에, 상기 웨이퍼를 가열해서 상기 높은 온도로 해서 상기 유기 금속 착체를 탈리시키는 반도체 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제2 공정에 있어서, 상기 착체화 가스를 공급하면서 상기 웨이퍼를 상기 낮은 온도로 가열해서 소정의 기간 유지하여, 상기 막에 물리적으로 흡착한 상기 착체화 가스의 입자를 화학적으로 흡착시킨 후에 상기 착체화 가스의 공급을 정지하는 반도체 제조 방법.
  5. 제3항에 있어서,
    상기 제2 공정에 있어서, 상기 착체화 가스를 공급하면서 상기 웨이퍼를 상기 낮은 온도로 가열해서 소정의 기간 유지하여 상기 착체화 가스의 입자를 상기 막에 흡착시킨 후에, 상기 착체화 가스의 공급을 정지하는 반도체 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제2 공정에 있어서, 상기 착체화 가스의 공급을 정지하고 나서 상기 웨이퍼의 온도를 높게 해서 상기 막의 상기 표면에 상기 유기 금속 착체를 형성한 후에, 상기 웨이퍼의 온도를 더 높게 해서 상기 유기 금속 착체를 기화해서 탈리시키는 반도체 제조 방법.
  7. 용기 내부의 처리실 내에 배치된 반도체의 웨이퍼의 상면의 천이 금속을 포함하는 처리 대상의 막을 처리실 내에 상기 천이 금속을 착체화하는 착체화 가스를 공급해서 에칭하는 반도체 제조 방법으로서,
    상기 착체화 가스를 공급하면서, 당해 착체화 가스를 상기 막에 흡착시킴과 함께, 더욱 그 후에 상기 웨이퍼의 온도를 높게 해서 상기 막의 표면에 유기 금속 착체를 형성하여 기화해서 탈리시키는 제1 공정과,
    상기 착체화 가스를 공급하면서 낮은 온도에서 상기 착체화 가스를 상기 막의 상기 표면에 흡착시켜서 유기 금속 착체를 형성한 후에, 상기 착체화 가스의 공급을 정지하고 나서 상기 웨이퍼의 온도를 단계적으로 높게 해서 상기 막의 상기 표면에 형성된 상기 유기 금속 착체를 기화해서 탈리시키는 제2 공정을 갖고,
    상기 제1 공정 및 상기 제2 공정에 있어서, 상기 유기 금속 착체의 분자의 기산(氣散) 개시 온도보다 높고 분해 개시 온도보다 낮은 온도에서 상기 막의 상기 표면에 형성된 상기 유기 금속 착체를 기화해서 탈리시켜 상기 막을 에칭하는 반도체 제조 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 제1 공정 및 상기 제2 공정의 적어도 어느 하나에 있어서, 상기 착체화 가스를 공급하면서 상기 웨이퍼를 상기 착체화 가스의 비점의 온도 이하의 온도로 해서 상기 착체화 가스를 상기 막에 흡착시키는 반도체 제조 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 제1 공정 또는 상기 제2 공정의 개시 전에, 상기 처리실 내에 배치된 상기 웨이퍼를 가열해서 수증기를 탈리시킨 후에 냉각하는 반도체 제조 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 제1 공정 또는 상기 제2 공정에 있어서, 상기 착체화 가스와 함께 착체 안정화 가스를 공급하는 반도체 제조 방법.
KR1020217006753A 2020-03-27 2020-09-01 반도체 제조 방법 KR102606563B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2020/013952 WO2021192210A1 (ja) 2020-03-27 2020-03-27 半導体製造方法
JPPCT/JP2020/013952 2020-03-27
PCT/JP2020/032992 WO2021192352A1 (ja) 2020-03-27 2020-09-01 半導体製造方法

Publications (2)

Publication Number Publication Date
KR20210120974A KR20210120974A (ko) 2021-10-07
KR102606563B1 true KR102606563B1 (ko) 2023-11-29

Family

ID=77889983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217006753A KR102606563B1 (ko) 2020-03-27 2020-09-01 반도체 제조 방법

Country Status (6)

Country Link
US (1) US11915939B2 (ko)
JP (1) JP7055235B2 (ko)
KR (1) KR102606563B1 (ko)
CN (1) CN113767454B (ko)
TW (1) TWI768789B (ko)
WO (2) WO2021192210A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
JP7380062B2 (ja) * 2019-10-18 2023-11-15 富士電機株式会社 半導体モジュール
US12014898B2 (en) * 2021-09-27 2024-06-18 Applied Materials, Inc. Active temperature control for RF window in immersed antenna source
WO2023175766A1 (ja) * 2022-03-16 2023-09-21 株式会社日立ハイテク 温度検出装置および半導体処理装置
WO2024042597A1 (ja) * 2022-08-23 2024-02-29 株式会社日立ハイテク 半導体装置の製造方法および半導体製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345649A (ja) 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 導電性パターン材料及び導電性パターンの形成方法
US20070235684A1 (en) 2006-03-29 2007-10-11 Mistkawi Nabil G Composition for etching a metal hard mask material in semiconductor processing

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562677A (en) 1968-11-22 1971-02-09 Corning Glass Works Cylindrical band-pass interdigital and comb-line filters
US5728253A (en) 1993-03-04 1998-03-17 Tokyo Electron Limited Method and devices for detecting the end point of plasma process
US6891124B2 (en) 2000-01-05 2005-05-10 Tokyo Electron Limited Method of wafer band-edge measurement using transmission spectroscopy and a process for controlling the temperature uniformity of a wafer
US6831742B1 (en) 2000-10-23 2004-12-14 Applied Materials, Inc Monitoring substrate processing using reflected radiation
WO2002054460A1 (fr) 2000-12-27 2002-07-11 Nikon Corporation Dispositif d'exposition
PL363391A1 (en) 2001-02-15 2004-11-15 Altana Pharma Ag Phthalayinone-piperidino-derivatives as pde4 inhibitors
JP2004091829A (ja) * 2002-08-30 2004-03-25 Tokyo Electron Ltd エッチング方法及びエッチング装置
KR20060120629A (ko) 2003-08-28 2006-11-27 가부시키가이샤 니콘 노광방법 및 장치, 그리고 디바이스 제조방법
US20050106876A1 (en) 2003-10-09 2005-05-19 Taylor Charles A.Ii Apparatus and method for real time measurement of substrate temperatures for use in semiconductor growth and wafer processing
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
JPWO2006046308A1 (ja) 2004-10-29 2008-05-22 エピクルー株式会社 半導体基板の支持体
DE102006009460A1 (de) 2006-03-01 2007-09-06 Infineon Technologies Ag Prozessgerät und Verfahren zur Bestimmung der Temperatur eines Substrats in dem Prozessgerät
JP4943716B2 (ja) 2006-03-01 2012-05-30 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP5006560B2 (ja) 2006-03-27 2012-08-22 大阪瓦斯株式会社 温度検出方法、温度検出装置及び温度検出装置を備えた加熱調理器
JP5259125B2 (ja) * 2006-08-24 2013-08-07 富士通セミコンダクター株式会社 基板処理方法、半導体装置の製造方法、基板処理装置および記録媒体
US7582491B2 (en) 2006-10-27 2009-09-01 Tokyo Electron Limited Method for diagnosing electrostatic chuck, vacuum processing apparatus, and storage medium
US9218944B2 (en) 2006-10-30 2015-12-22 Applied Materials, Inc. Mask etch plasma reactor having an array of optical sensors viewing the workpiece backside and a tunable element controlled in response to the optical sensors
US20090316749A1 (en) 2008-06-23 2009-12-24 Matthew Fenton Davis Substrate temperature measurement by infrared transmission in an etch process
JP2012208050A (ja) 2011-03-30 2012-10-25 Tokyo Electron Ltd 測定装置及びプラズマ処理装置
US10085017B2 (en) 2012-11-29 2018-09-25 Advanced Micro Devices, Inc. Bandwidth saving architecture for scalable video coding spatial mode
JP5887366B2 (ja) * 2013-03-26 2016-03-16 東京エレクトロン株式会社 遷移金属を含む膜をエッチングする方法
JP6142676B2 (ja) * 2013-05-31 2017-06-07 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス
JP2015185594A (ja) 2014-03-20 2015-10-22 株式会社日立ハイテクノロジーズ エッチング装置
JP6529371B2 (ja) * 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP6777851B2 (ja) * 2015-09-15 2020-10-28 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
JP2019054014A (ja) * 2016-02-02 2019-04-04 セントラル硝子株式会社 エッチング方法及びエッチング装置
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
JP6882053B2 (ja) 2016-12-05 2021-06-02 キヤノン株式会社 カタディオプトリック光学系、照明光学系、露光装置および物品製造方法
JP2018107202A (ja) 2016-12-22 2018-07-05 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ制御方法
KR102308032B1 (ko) * 2017-01-04 2021-10-05 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법 및 에칭 장치
WO2018128079A1 (ja) 2017-01-04 2018-07-12 セントラル硝子株式会社 ドライエッチング方法及びβ－ジケトン充填済み容器
JP6730941B2 (ja) 2017-01-10 2020-07-29 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6980406B2 (ja) * 2017-04-25 2021-12-15 株式会社日立ハイテク 半導体製造装置及び半導体装置の製造方法
JP6936700B2 (ja) * 2017-10-31 2021-09-22 株式会社日立ハイテク 半導体製造装置及び半導体装置の製造方法
JP2019161157A (ja) 2018-03-16 2019-09-19 株式会社日立ハイテクノロジーズ プラズマ処理方法及びプラズマ処理装置
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
JP7418173B2 (ja) 2019-09-24 2024-01-19 東芝テック株式会社 顧客モニタリングシステム、及び顧客モニタリング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345649A (ja) 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 導電性パターン材料及び導電性パターンの形成方法
US20070235684A1 (en) 2006-03-29 2007-10-11 Mistkawi Nabil G Composition for etching a metal hard mask material in semiconductor processing

Also Published As

Publication number Publication date
US20230005749A1 (en) 2023-01-05
WO2021192210A1 (ja) 2021-09-30
JP7055235B2 (ja) 2022-04-15
CN113767454A (zh) 2021-12-07
JPWO2021192352A1 (ko) 2021-09-30
TW202205426A (zh) 2022-02-01
CN113767454B (zh) 2024-09-10
KR20210120974A (ko) 2021-10-07
TWI768789B (zh) 2022-06-21
WO2021192352A1 (ja) 2021-09-30
US11915939B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
KR102606563B1 (ko) 반도체 제조 방법
TWI556305B (zh) 透過介穩氫終止之矽的選擇性蝕刻
KR100770916B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
WO2020217266A1 (ja) プラズマ処理方法およびプラズマ処理装置
KR102445181B1 (ko) 에칭 방법 및 플라스마 처리 장치
KR102575369B1 (ko) 반도체 제조 방법 및 반도체 제조 장치
TW201903966A (zh) 自對準通孔處理流程
JP7307861B2 (ja) 半導体製造方法及び半導体製造装置
JP7523553B2 (ja) エッチング方法およびエッチング装置
KR20240028972A (ko) 반도체 장치의 제조 방법
TW201903885A (zh) 含矽間隔物的選擇性形成
KR20220086610A (ko) 드라이 에칭 방법, 반도체 디바이스의 제조 방법 및 에칭 장치
KR20230154175A (ko) 에칭 방법
JPWO2024042597A5 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant