KR102445181B1 - 에칭 방법 및 플라스마 처리 장치 - Google Patents

에칭 방법 및 플라스마 처리 장치 Download PDF

Info

Publication number
KR102445181B1
KR102445181B1 KR1020217031441A KR20217031441A KR102445181B1 KR 102445181 B1 KR102445181 B1 KR 102445181B1 KR 1020217031441 A KR1020217031441 A KR 1020217031441A KR 20217031441 A KR20217031441 A KR 20217031441A KR 102445181 B1 KR102445181 B1 KR 102445181B1
Authority
KR
South Korea
Prior art keywords
transition metal
sample
metal film
temperature
etching
Prior art date
Application number
KR1020217031441A
Other languages
English (en)
Other versions
KR20210125096A (ko
Inventor
스미코 후지사키
요시히데 야마구치
히로유키 고바야시
가즈노리 시노다
고헤이 가와무라
유타카 고우즈마
마사루 이자와
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20210125096A publication Critical patent/KR20210125096A/ko
Application granted granted Critical
Publication of KR102445181B1 publication Critical patent/KR102445181B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C23F4/02—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00 by evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24571—Measurements of non-electric or non-magnetic variables
    • H01J2237/24585—Other variables, e.g. energy, mass, velocity, time, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3344—Problems associated with etching isotropy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

천이 금속막의 표면 러프니스를 억제, 감소하면서 고정밀도로 에칭 가능하게 한다. 시료에 형성된 천이 금속 원소를 포함하는 천이 금속막에 대하여, 시료의 온도를 100℃ 이하로 유지하면서, 천이 금속막의 표면에 천이 금속 산화물층을 등방적으로 생성하는 제1 공정과, 천이 금속 산화물층에 착화 가스를 공급하면서, 시료의 온도를 150℃ 이상 250℃ 이하의 소정의 온도까지 승온시키는 제2 공정과, 시료의 온도를 150℃ 이상 250℃ 이하로 유지하면서, 착화 가스와 제1 공정에서 형성된 천이 금속 산화물의 반응에 의해 발생한 반응물을 승화시켜서 제거하는 제3 공정과, 시료를 냉각하는 제4 공정에 의해 에칭한다.

Description

에칭 방법 및 플라스마 처리 장치{ETCHING METHOD AND PLASMA TREATMENT DEVICE}
본 발명은, 착화(錯化) 가스를 이용해서 천이 금속 원소를 포함하는 천이 금속막을 에칭하는 에칭 방법 및 플라스마 처리 장치에 관한 것이다.
전자기기의 소형화·고성능화는, 그것을 구성하는 반도체 디바이스의 미세화·고집적화에 의해 진행되어 오고 있다. 반도체 디바이스의 회로를 형성하는 배선의 미세화에 있어서, Cu(구리) 배선에서는, 주위에의 확산을 방지하기 위한 배리어층이 필요하기 때문에 미세화에는 불리한 것, 또한 일렉트로마이그레이션이 더 현저해지는 것이 우려된다. 또한, W(텅스텐) 배선은 비교적 높은 저항률을 갖는다. 이 때문에, 다른 금속 재료를 이용한 배선의 검토가 진행되고 있다.
Cu나 W를 대신하는 배선 재료로서 기대되는 금속 재료로서, Co(코발트)나 Ru(루테늄) 등의 천이 금속이 있다. 미세 배선에 적용하기 위해서는, 이와 같은 천이 금속 원소를 포함하는 천이 금속막을 나노미터 레벨의 고도의 제어성을 갖고 가공하는 것이 필요하다. 이와 같이 고정밀도의 에칭을 행하기 위해서는, 약액을 이용해서 금속막을 가공하는 웨트 에칭은 곤란하고, 가스를 이용한 드라이 에칭이 유력시된다.
예를 들면, 특허문헌 1에서는, β-디케톤과 착체를 형성 가능한 금속 원소로 성막된 금속막을, β-디케톤과 NO, N2O, O2, O3와 같은 산화성 가스를 첨가한 에칭 가스에 의한 드라이 에칭 방법을 개시한다. 특히 에칭 속도의 불균일을 억제하기 위하여, 에칭 가스에 포함되는 수분 함유량을 β-디케톤에 대해서 30질량ppm 이하로 하는 것이 개시되어 있다.
특허문헌 2도 β-디케톤을 이용한 드라이 에칭 방법이며, β-디케톤과 산화성 가스인 제1 첨가 가스와 H2O 혹은 H2O2인 제2 첨가 가스를 첨가한 에칭 가스에 의한 드라이 에칭 방법을 개시한다. 특히 에칭 속도를 고속화하기 위하여, 에칭 가스에 있어서의 β-디케톤의 양, 제2 첨가 가스의 양을 적정화하는 것이 개시되어 있다.
특허문헌 3은, 천이 금속막의 에칭에 있어서, 산소 이온을 포함하는 제1 가스에 의해 이방적(異方的)으로 금속 산화층을 형성하는 산화 공정과, 금속 산화층을 착화시키기 위한 제2 가스를 도입하고, 금속 산화층에 있어서 금속 착체를 형성시켜서 에칭을 행하는 착화 에칭 공정을 구비한 천이 금속막의 에칭 방법이 개시되어 있다. 제2 가스로서는 β-디케톤계 가스가 예시된다.
일본 특개2018-110230호 공보 일본 특개2018-110229호 공보 일본 특개2017-84965호 공보
박막을 가공해서 미세한 반도체 디바이스로 하기 위하여, 박막을 가공하는 에칭에는 높은 요구가 부과된다. 구체적으로는, 웨이퍼 전면(全面)에 있어서 균일한 가공이 이루어지도록 에칭량의 웨이퍼 면내의 불균일이 소정의 값, 예를 들면 1㎚ 이하로 억제될 필요가 있다. 또한, 가공 후의 박막 계면은 디바이스 특성에 큰 영향을 끼치기 때문에, 에칭 후의 박막의 표면 러프니스에 대해서도, 전술한 에칭량의 웨이퍼 면내의 불균일 정도 이하로는 억제될 필요가 있다.
예를 들면, Co를 포함하는 금속막의 경우, 발명자들은, Co 산화물은 약 100℃ 이상의 온도에서는 입상(粒狀)이나 주상(柱狀)으로 형상이 변화하기 쉬운 것을 알아냈다. 구체적으로는, 산화 가스로서 산소 가스를 이용했을 경우, 100℃ 이상의 온도에 있어서는, 플라스마원을 이용해서 산소 플라스마를 생성해서 산소 이온을 막 표면에 조사한 경우, 이온 차폐판에 의해 산소 이온이나 전자를 차단하고 산소 라디칼을 막 표면에 조사한 경우, 플라스마원을 이용하지 않고 산소 가스를 그대로 막 표면에 조사한 경우의 어느 것에 있어서도, 생성되는 Co 산화막은 입상화 혹은 주상화하는 것을 알 수 있었다. 특허문헌 1이나 특허문헌 2와 같이 β-디케톤에 산화성 가스를 첨가한 에칭 가스에 의해 에칭을 행할 경우, β-디케톤과 Co가 반응해서 생기는 착체가 기화 가능한 온도 범위에서 처리해야만 하게 되기 때문에, 기판 온도는 100℃ 이상으로 할 필요가 있다. 이 때문에, Co 산화막의 생성과 착화에 의한 에칭이 동시에 진행함과 함께, 이때 생성되는 Co 산화물은 입상화나 주상화하는 결과, 에칭량을 고정밀도로 제어하거나, 에칭 후의 금속막의 표면 거칠기를 억제하는 것이 곤란하다.
따라서, 천이 금속을 산화시켜서 금속 산화물층을 생성하는 산화 공정과, 금속 산화물층을 착화해서 금속 착체를 형성하는 착화 공정을 분리해서, 각각 적절한 조건에서 처리를 행하는 것이 바람직하다. 특허문헌 3은 산화 공정과 착화 공정을 분리한 에칭 방법을 개시하지만, 에칭에 방향성을 갖게 하기 위하여, 산화 공정을 이방적으로 행하고 있다. 이 경우에는, 에칭 후의 천이 금속을 포함하는 금속막에 있어서 표면 거칠기가 남는 것, 오히려 에칭 중에 표면 거칠기를 증대시켜 버릴 우려가 있는 것을 알 수 있었다.
본 발명의 일 실시의 태양인, 미리 시료에 형성된 천이 금속 원소를 포함하는 천이 금속막을 등방적으로 에칭하는 에칭 공정으로서, 당해 천이 금속막을 에칭하는 에칭 공정이 종료된 시점에서 소정의 막두께까지 당해 천이 금속막이 남아 있는 에칭 방법에 있어서, 상기 에칭 공정은, 시료의 온도를 100℃ 이하로 유지하면서, 천이 금속막의 표면에 천이 금속 산화물층을 등방적으로 생성하는 제1 공정과, 천이 금속 산화물층에 착화 가스를 공급하면서, 시료의 온도를 150℃ 이상 250℃ 이하의 소정의 온도까지 승온시키는 제2 공정과, 시료의 온도를 150℃ 이상 250℃ 이하로 유지하면서, 착화 가스와 제1 공정에서 형성된 천이 금속 산화물의 반응에 의해 발생한 반응물을 승화시켜서 상기 천이 금속 산화물층을 제거하는 제3 공정과, 시료를 냉각하는 제4 공정을 갖는다. 상기 착화 가스는 β-디케톤을 포함하는 것이고, 상기 제3 공정의 종료 후에 남은 상기 천이 금속막의 표면의 거칠기가 상기 제1 공정의 개시 전의 상기 천이 금속막의 표면의 거칠기보다 작게 된다.
또한, 본 발명의 다른 실시의 태양인 플라스마 처리 장치는, 플라스마원과, 천이 금속 원소를 포함하는 천이 금속막이 형성된 시료가 재치(載置)되는 스테이지가 설치된 처리실과, 플라스마원에 산화 가스를 공급하는 가스 공급부와, 착화 가스를 처리실에 공급하는 착화 가스 공급기와, 플라스마원과 스테이지 사이에 설치되는 슬릿판과, 처리실을 배기하는 배기 기구와, 제어부를 갖고, 제어부는, 천이 금속막을 등방적으로 에칭하는 에칭 공정으로서, 당해 천이 금속막을 에칭하는 에칭 공정이 종료된 시점에서 소정의 막두께까지 당해 천이 금속막이 남아 있는 상기 에칭 공정에 있어서, 시료의 온도를 100℃ 이하로 유지하면서, 가스 공급부로부터 산화 가스를 플라스마원에 공급하면서 플라스마를 발생시키고, 슬릿판을 통과한 중성의 산화 가스와 라디칼을 시료에 조사함에 의해 천이 금속막의 표면에 천이 금속 산화물층을 생성하고, 그 후 배기 기구에 의해 처리실을 배기하는 제1 공정과, 착화 가스 공급기로부터 처리실에 착화 가스를 공급시키면서 시료의 온도를 150℃ 이상 250℃ 이하의 소정의 온도까지 승온시키는 제2 공정과, 시료의 온도를 150℃ 이상 250℃ 이하로 유지함에 의해, 착화 가스와 제1 공정에서 형성된 천이 금속 산화물의 반응에 의해 발생한 반응물을 승화시켜 천이 금속 산화물층을 제거하고, 그 후 배기 기구에 의해 처리실을 배기하는 제3 공정과, 시료를 냉각하는 제4 공정을 실행한다. 상기 착화 가스는 β-디케톤을 포함하는 것이고, 상기 제3 공정의 종료 후에 남은 상기 천이 금속막의 표면의 거칠기가 상기 제1 공정의 개시 전의 상기 천이 금속막의 표면의 거칠기보다 작게 된다.
천이 금속막의 표면 러프니스를 억제, 감소하면서 고정밀도로 에칭 가능하게 한다.
그 밖의 과제와 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
도 1은 천이 금속막의 에칭의 모습을 나타내는 모식도.
도 2는 천이 금속막의 에칭을 행하는 프로세스 플로도.
도 3은 플라스마 처리 장치의 개략 구성을 나타내는 단면도.
도 4는 에칭 공정(1사이클)의 타임차트.
도 5는 에칭 공정(1사이클)에 있어서의 Co를 포함하는 막의 표면 부근의 상태의 변화를 나타내는 모식도.
도 6은 에칭량의 사이클수 의존성을 나타내는 도면.
도 7은 에칭에 의한 표면 러프니스의 산화온도 의존성을 나타내는 도면.
이하, 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능을 갖는 구성 요소에 대해서는, 동일한 부호를 부여함에 의해 중복 설명을 생략하는 것으로 한다.
본 발명자들이 Co의 산화 과정을 상세히 검토한 결과, Co의 산화 과정은, (1) Co 이온이나 산소 이온이 Co 산화물층 중을 확산하는 확산 현상과, (2) 산화 분위기 중의 산소의 Co 표면에서의 계면 반응, 및 Co 금속층으로부터 Co 금속 원자가 Co 산화물층 중에 들어가는 Co 금속-Co 산화물층 간의 계면 반응이 동시에 진행하고 있고, 그 밸런스는 온도에 따라서 바뀌는 것, 이것에 관계해서 Co 산화물이 3차원적으로 성장하는지의 여부의 임계 온도가 100℃인 것을 알아냈다. 100℃ 이하의 저온도에 있어서 생성되는 산화층의 두께는, 예를 들면 5㎚ 정도로 얇아지고, 3차원적인 성장이 억제되어 입상화, 주상화가 일어나기 어렵다.
특히, 본 발명의 실시형태에서는, 산화 공정을 등방적으로 행함에 의해서 표면 러프니스의 증대를 억제하고, 또한 감소시킬 수 있다. 도 1은, 본 실시형태에 의해, 표면 거칠기에 의한 요철 형상을 막 표면에 갖는 천이 금속 원소를 포함하는 금속막(이하, 「천이 금속막」이라 한다)의 에칭의 모습을 나타내는 모식도이다. 또, 천이 금속막이란 천이 금속 단체(單體)막 외에, 천이 금속 원소를 포함하는 복수의 원소에 의해 구성되는 금속막을 포함한다. 또, 도면에서는 알기 쉽게 하기 위하여 표면의 요철을 강조하고 있다.
전술한 바와 같이, 산화 과정의 온도를 제어함에 의해서, 산화는 등방적으로 진행하고, 금속층-산화물층 계면은 일정 속도로 이동한다. 여기에서, 도 1에 나타내는 바와 같이, 에칭 전의 천이 금속막의 표면(110)에 볼록부(111), 오목부(112)가 존재하는 것으로 한다. 볼록부(111)에 있어서는, 다른 부분보다도 확산해서 도달하는 산소의 양이 많아지기 때문에 보다 국소적으로 산화가 진행하여, 형성되는 산화물층의 두께가 증가한다. 한편, 오목부(112)에 있어서는, 다른 부분보다도 확산해서 도달하는 산소의 양이 적어지기 때문에 국소적으로 산화가 진행하지 않는다. 이와 같이, 볼록부(111)에서는 보다 두꺼운 산화물층이, 오목부(112)에서는 보다 얇은 산화물층이 형성되게 된다.
생성된 산화물층(120)을, 착화 가스를 이용한 에칭 공정에서 모두 제거함에 의해, 금속층-산화물층 계면(130)이 에칭 후의 천이 금속막의 표면(140)으로서 나타난다. 에칭 전의 천이 금속막의 표면(110)의 표면 러프니스 L1, 에칭 후의 천이 금속막의 표면(140)의 표면 러프니스 L2로 하면, L1>L2의 관계가 성립하고, 천이 금속막의 요철이 감소한다. 도 1에 나타낸 공정을 1사이클로서 반복해서 행함에 의해, 천이 금속막의 표면의 요철은 감소해 가고, 표면 형상은 평탄화되어 간다. 산화 조건이 적절하게 제어되는 한, 등방적으로 산화가 진행하여 평탄한 금속층-산화물층 계면이 흐트러지는 경우는 없다. 또한, 등방적으로 산화가 진행함에 의해, 천이 금속막의 표면에 있던 요철은 감소된다. 이 결과, 에칭 전의 천이 금속막의 표면 거칠기의 상태에 상관없이, 에칭 종료 후의 천이 금속막의 막 표면은 평탄화할 수 있고, 양호한 디바이스 특성을 얻을 수 있다.
도 2는, 천이 금속막의 에칭을 행하는 프로세스 플로도이다. 이하, 각 스텝에 대하여 설명한다.
스텝S101에서는, 천이 금속막이 형성된 시료(예를 들면, 웨이퍼)가 재치된 플라스마 처리 장치의 처리실 내에 산화 가스를 도입한다. 예를 들면, 산화 금속 원소가 Co라고 하면, 천이 금속막은 Co를 포함하는 금속막이고, Co 단체막 외에, FeCo막, NiCo막, CoPt막 등이 포함된다. 산화 가스로서는, 산소 외에, 오존이나 일산화질소 등이어도 된다. 본 스텝에서의 시료의 온도는 100℃ 이하로 조정되어 있다.
스텝S102에서는, 플라스마원에 의해 생성된 플라스마에 의해서 산화 가스가 활성화되어, Co를 포함하는 금속막의 표면에 산화물층이 생성된다. 생성되는 산화물층의 두께는 산화 조건에 따라서 결정된다. 이때, 산화물층의 표면 러프니스를 증대시키지 않기 위하여, 시료의 온도를 100℃ 이하로 유지하면서 플라스마 처리한다. 단, 시료의 온도가 너무 낮으면, 1사이클 내의 처리 온도의 차가 커져서 승온(스텝S105) 혹은 냉각(스텝S108)을 신속히 행할 수 없어, 에칭의 스루풋을 저하시킬 우려가 있다. 이 때문에, 플라스마 처리할 때의 시료의 온도는 -20℃ 이상인 것이 바람직하다. 그 후, 신속히 산화 가스를 배기하고, 산화 처리를 종료한다(스텝S103). 스텝S101∼S103에 의한 천이 금속막의 산화 공정을 제1 공정이라 한다.
스텝S104에서는, Co를 포함하는 금속막의 산화물층과 반응해서 Co 착체를 생성하는 착화 가스를 처리실 내에 도입한다. 착화 가스로서는 β-디케톤이 바람직하고, 이하, 착화 가스로서는 β-디케톤을 이용하는 예를 나타낸다. 본 스텝에서는 시료의 온도는 제1 공정의 온도 그대로이면 된다. β-디케톤을 우선 저온에서 Co를 포함하는 금속막의 표면에 생성된 산화물층 표면에 물리 흡착시킨다. β-디케톤을 처리실 내에 도입하면서, 시료가 150℃∼250℃의 온도로 될 때까지 승온한다(스텝S105). 승온의 과정에서, Co를 포함하는 금속막의 산화물층 표면에 물리 흡착한 β-디케톤은 점차 화학 흡착이 우세하게 되어, 활성화된다. 스텝S104∼S105의 착화 가스의 도입과 승온 공정을 제2 공정이라 한다.
승온 후, 150∼250℃의 온도 범위로 시료의 온도를 유지함에 의해, 착체화 및 반응물인 착체가 승화함에 의해서 제거되어, 에칭이 진행한다(스텝S106). 이 착체화 반응이 진행하고, 생성된 반응물이 승화하기 위해서는 150℃ 이상의 온도가 필요하다. 그러나, 250℃를 초과하면 β-디케톤의 중합이 시작된다. 분자량이 큰 중합체가 발생하면 에칭의 진행이 곤란해진다. 또한 300℃를 초과하면 β-디케톤 자체의 분해가 시작된다. 착화 가스의 분해나 중합 반응을 피하기 위하여, 250℃ 이하의 온도로 하는 것이 바람직하다. 즉, 스텝S106의 처리 온도는 150∼300℃의 온도 범위인 것을 요하고, 150℃∼250℃로 하는 것이 더 바람직하다. 제1 공정에서 생성된 산화물층이 승화 제거된 후, 착화 가스를 배기한다(스텝S107). 스텝S106∼S107의 산화물층의 제거와 착화 가스의 배기 공정을 제3 공정이라 한다.
또, 사용하는 착화 가스로서는, β-디케톤 중에서도 불소나 염소 등의 할로겐 원소를 포함하지 않는 재료이면 된다. 할로겐 원소를 포함하는 β-디케톤, 예를 들면 트리플루오로아세틸아세톤, 헥사플루오로아세틸아세톤 등을 이용했을 경우, 전술한 처리 온도 범위에서는, Co 착체를 형성하는 것 외에, 부생성물로서 Co의 할로겐화물도 생성된다. Co의 할로겐화물이 승화 제거되기 위해서는 300℃ 이상의 고온이 필요해지기 때문에, 전술한 처리 온도 범위에서는 제거되지 않고, Co를 포함하는 금속막의 표면에 퇴적하여, 착체 형성 및 그 승화 제거의 반응을 저해함에 의해, 에칭의 안정성을 저하시키거나, 에칭 후의 표면 러프니스의 증대를 일으킬 우려가 있기 때문이다.
착화 가스를 배기한 후, 신속히 스텝S101의 처리 온도까지 냉각한다(스텝S108). 스텝S108의 냉각 공정을 제4 공정이라 한다.
이상의 스텝S101∼S108에서 구성되는 제1∼제4 공정을 순환적으로 반복해서 행하고, 종료 조건을 충족시키는지의 여부를 판정하고(스텝S109), 종료 조건을 충족시키는 경우에는, 에칭을 종료한다. 종료 조건으로서는, 예를 들면, 원하는 에칭량을 얻었는지의 여부의 판정을 행한다.
이상 설명한 Co를 포함하는 막의 에칭을 실시하는 플라스마 처리 장치에 대하여 설명한다. 도 3에 플라스마 처리 장치(100)의 개략 구성을 나타내는 단면도이다.
처리실(1)은 베이스 챔버(11)에 의해 구성되고, 그 중에는 피처리 시료인 웨이퍼(2)를 재치하는 웨이퍼 스테이지(4)(이하, 스테이지(4)로 기재한다)가 설치되어 있다. 베이스 챔버(11)의 위쪽에 배치된 용기(60)에, 석영 챔버(12), ICP 코일(34) 및 고주파 전원(20)을 구비한 플라스마원이 설치되어 있다. 이 예에서는, 플라스마원에 ICP(Inductively Coupled Plasma : 유도 결합 플라스마) 방전 방식을 이용하고 있다. 원통형의 석영 챔버(12)의 외측에 설치된 ICP 코일(34)에는, 플라스마 생성을 위한 고주파 전원(20)이 정합(整合)기(22)를 통해서 접속되어 있다. 고주파 전력의 주파수는 13.56MHz 등, 수십 MHz의 주파수대를 이용하는 것으로 한다.
석영 챔버(12)의 상부에는 천판(天板)(6)이 설치되어 있다. 천판(6)에는 샤워 플레이트(5)가 설치되고, 천판(6)의 하측에 가스 분산판(17)이 설치되어 있다. 처리 가스는 가스 분산판(17)의 외주로부터 처리실(1) 내에 도입된다.
처리 가스는 가스종마다 설치된 매스 플로 컨트롤러(50)에 의해서 공급 유량이 조정된다. 도 3에서는, 처리 가스로서 H2, O2, Ar을 사용하는 예를 나타내고 있지만, 가스종은 이들에 한정되지는 않는다.
한편, 착화 가스로서 β-디케톤을 이용하는 경우에는, 액체 원료(액체착화제)를 사용하게 된다. 이 때문에, 착화 가스 공급기(47)에 의해 액체착화제를 기화시킨다. 착화 가스 공급기(47)는 액체착화제를 수납하는 탱크(45)를 갖고, 탱크(45)의 주위를 덮는 히터(46)에 의해서 액체착화제가 가열됨에 의해, 탱크(45) 상부에 액체착화제의 증기가 충만한다. 생성한 착화 가스는 매스 플로 컨트롤러(50-5)로 유량이 제어되어 처리실(1) 내에 도입된다. 착화 가스가 처리실(1) 내에 도입되지 않는 동안은, 밸브(53, 54)를 닫고, 액체착화제를 처리실(1)로부터 차단한다.
처리실(1)의 하부에는 처리실을 감압하기 위하여, 진공 배기 배관(16)에 의해서, 펌프(15)에 접속되어 있다. 펌프(15)는, 예를 들면, 터보 분자 펌프나 메커니컬 부스터 펌프나 드라이 펌프로 구성된다. 또한, 처리실(1)이나 석영 챔버(12) 내의 방전 영역(3)의 압력을 조정하기 위하여, 조압(調壓) 기구(14)가 펌프(15)의 상류측에 설치되어 있다. 조압 기구(14), 펌프(15), 진공 배기 배관(16)을 총칭해서 배기 기구라 한다. 또, 스테이지(4)에는 스테이지(4)와 베이스 챔버(11)의 저면 사이에서 진공 봉지(封止)하기 위한 O링(81)이 설치되어 있다.
스테이지(4)와 ICP 플라스마원을 구성하는 석영 챔버(12) 사이에는, 웨이퍼(2)를 가열하기 위한 IR(Infrared) 램프 유닛이 설치되어 있다. IR 램프 유닛은, 주로 IR 램프(62), IR광을 반사하는 반사판(63), IR광 투과창(74)을 구비하고 있다. IR 램프(62)에는 서클형(원 형상)의 램프를 이용한다. 또, IR 램프(62)로부터 방사되는 광(전자파)은, 가시광으로부터 적외광 영역의 광을 주로 하는 광(여기에서는 IR광이라 한다)을 방출하는 것으로 한다. 이 예에서는, IR 램프(62)로서 3주(周)분의 IR 램프(62-1, 62-2, 62-3)가 설치되어 있는 것으로 했지만, 2주, 4주 등으로 해도 된다. IR 램프(62)의 위쪽에는 IR광을 아래쪽(웨이퍼(2)의 재치 방향)을 향해서 반사하기 위한 반사판(63)이 설치되어 있다.
IR 램프(62)에는 IR 램프용 전원(64)이 접속되어 있고, 그 도중에는, 고주파 전원(20)에서 발생하는 플라스마 생성용의 고주파 전력의 노이즈가 IR 램프용 전원(64)에 유입하지 않도록 하기 위한 고주파컷 필터(25)가 설치되어 있다. 또한, IR 램프용 전원(64)은 IR 램프(62-1, 62-2, 62-3)에 공급하는 전력을 서로 독립적으로 제어하는 기능을 갖고 있고, 웨이퍼(2)의 가열량의 직경 방향 분포를 조절할 수 있도록 되어 있다.
이 예에서는 IR 램프 유닛의 중앙에, 석영 챔버(12) 내에 공급된 가스를 처리실(1)에 흘려보내기 위하여, 가스 유로(75)가 형성되어 있다. 이 가스 유로(75)에는, 석영 챔버(12)의 내부에서 발생시킨 플라스마 중에서 생성된 이온이나 전자를 차폐하고, 중성의 가스나 중성의 라디칼만을 투과시켜서 웨이퍼(2)에 조사하기 위한 복수의 구멍이 뚫린 슬릿판(이온 차폐판)(78)이 설치되어 있다.
한편, 스테이지(4)에는, 스테이지(4)를 냉각하기 위한 냉매 유로(39)가 내부에 형성되어 있고, 칠러(38)에 의해서 냉매가 순환 공급되도록 되어 있다. 또한, 웨이퍼(2)를 정전 흡착에 의해서 스테이지(4)에 고정하기 위하여, 판 형상의 전극판인 정전 흡착용 전극(30)이 스테이지(4)에 매입되어 있고, 각각에 정전 흡착용의 DC 전원(31)이 접속되어 있다.
또한, 웨이퍼(2)를 효율적으로 냉각하기 위하여, 스테이지(4)에 재치된 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스(냉각 가스)를 공급할 수 있도록 되어 있다. 또한, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 정전 흡착한 채로 가열·냉각을 행해도, 웨이퍼(2)의 이면에 흠집이 생기지 않도록 하기 위하여, 스테이지(4)의 표면(웨이퍼 재치면)은 폴리이미드 등의 수지로 코팅되어 있는 것으로 한다. 또한, 스테이지(4)의 내부에는, 스테이지(4)의 온도를 측정하기 위한 열전대(70)가 설치되어 있고, 이 열전대는 열전대 온도계(71)에 접속되어 있다.
또한, 웨이퍼(2)의 온도를 측정하기 위한 광파이버(92-1, 92-2)가, 스테이지(4)에 재치된 웨이퍼(2)의 중심부 부근, 웨이퍼(2)의 직경 방향 미들부 부근, 웨이퍼(2)의 외주 부근의 3개소에 설치되어 있다. 광파이버(92-1)는, 외부 IR광원(93)으로부터의 IR광을 웨이퍼(2)의 이면까지 유도해서 웨이퍼(2)의 이면에 조사한다. 한편, 광파이버(92-2)는, 광파이버(92-1)에 의해 조사된 IR광 중 웨이퍼(2)를 투과·반사한 IR광을 모아서 분광기(96)에 전송한다.
즉, 외부 IR광원(93)에서 생성된 외부 IR광은, 광로를 ON/OFF시키기 위한 광로 스위치(94)에 전송된다. 그 후, 광분배기(95)에서 복수로 분기하고(이 경우는 3개로 분기), 3계통의 광파이버(92-1)를 통해서 웨이퍼(2)의 이면측의 각각의 위치에 조사된다. 웨이퍼(2)에서 흡수·반사된 IR광은 광파이버(92-2)에 의해서 분광기(96)에 전송되고, 검출기(97)에서 스펙트럼 강도의 파장 의존성의 데이터를 얻는다. 검출기(97)에서 얻어진 스펙트럼 강도의 파장 의존성의 데이터는, 제어부(40)의 연산부(41)에 보내져서 흡수 파장이 산출되고, 이것을 기준으로 웨이퍼(2)의 온도를 구할 수 있다. 또, 광파이버(92-2)의 도중에는 광멀티플렉서(98)가 설치되어 있고, 분광 계측할 광을, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주의 어느 계측점에 있어서의 광으로 할지를 전환할 수 있도록 되어 있다. 이것에 의해 연산부(41)에서는, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주마다의 각각의 온도를 구할 수 있다.
제어부(40)는, 플라스마 처리 장치(100)를 구성하는 각 기구를 제어한다. 구체적으로는, 고주파 전원(20)을 제어하여, ICP 코일(34)에의 고주파 전력 공급의 ON-OFF를 제어한다. 또한, 가스 공급부(51)를 제어해서, 각각의 매스 플로 컨트롤러(50-1∼3)로부터 석영 챔버(12)의 내부에 공급하는 가스의 종류 및 유량을 조정한다. 혹은, 착화 가스 공급기(47)를 제어해서, 매스 플로 컨트롤러(50-5)로부터 석영 챔버(12)의 내부에 공급하는 착화 가스의 유량을 조정한다. 에칭 가스를 공급하고 있는 상태에 있어서, 제어부(40)는 펌프(15)를 작동시킴과 함께 조압 기구(14)를 제어해서, 처리실(1)의 내부가 원하는 압력(진공도)으로 되도록 조정한다.
또한, 제어부(40)는, 정전 흡착용의 DC 전원(31)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착시키고, He 가스를 웨이퍼(2)와 스테이지(4) 사이에 공급하는 매스 플로 컨트롤러(50-4)를 작동시킨 상태에서, 열전대 온도계(71)로 측정한 스테이지(4)의 내부의 온도, 및 검출기(97)로 계측한 웨이퍼(2)의 중심부 부근, 반경 방향 미들부 부근, 외주 부근의 스펙트럼 강도 정보에 의거해서 연산부(41)에서 구한 웨이퍼(2)의 온도 분포 정보에 의거해서, 웨이퍼(2)의 온도가 소정의 온도 범위로 되도록, IR 램프용 전원(64) 및 칠러(38)를 제어한다.
도 4는, 천이 금속 원소로서 Co를 포함하는 금속막을 플라스마 처리 장치(100)에 의해, 도 2의 플로차트에 따라서, 산화 가스로서 산소를, 착화 가스로서 β-디케톤의 대표적인 물질인 아세틸아세톤을 이용해서 에칭하는 경우의 1사이클(S101∼S108)에 있어서의 타임차트이다. 또한, 도 5에 1사이클에 있어서의 Co를 포함하는 금속막의 표면 부근의 상태의 변화를 모식적으로 나타낸다. 이 도면에서도 금속막 표면의 요철을 강조해서 나타내고 있다.
우선, 처리실(1)에 설치된 반송구(도시 생략)를 통해, 에칭해야 할 Co를 포함하는 금속막이 형성된 웨이퍼(2)를 처리실(1)에 반입하고, 스테이지(4)에 탑재한다. 제어부(40)는, DC 전원(31)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착해서 웨이퍼(2)를 스테이지(4)에 고정함과 함께, 가스 공급부(51)를 제어해서 He 가스 대응의 매스 플로 컨트롤러(50-4)로부터 웨이퍼(2)의 이면과 스테이지(4) 사이에 웨이퍼 냉각용의 He 가스를 공급하고, 웨이퍼(2)의 이면과 스테이지(4) 사이의 He 가스의 압력(230)을 소정의 압력(231)으로 설정함과 함께, 웨이퍼의 온도(240)를 온도(241)로 한다. 이 예에서는 웨이퍼 온도(241)를 20℃로 했지만, -20℃ 내지 100℃의 범위에서 설정하면 된다.
계속해서, 제어부(40)는, 매스 플로 컨트롤러(50-2)에 의해서 처리실(1) 내에 공급하는 산화 가스인 산소의 유량을 조정함과 함께, 조압 기구(14)의 개도(開度)를 조정해서 처리실(1)의 내부와 석영 챔버(12)의 내부의 압력을 목표 압력으로 설정한다. 이 상태에서, 제어부(40)는 고주파 전원(20)을 ON으로 해서 방전 전력(211)을 투입함에 의해, 석영 챔버(12)의 내부에 있어서 플라스마 방전을 개시하여, 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다. 이때, 웨이퍼(2)의 온도를 20℃로 유지하므로, IR 램프(62)에의 인가 전력(220)은, 제로의 상태(전력(221))이다.
이 상태에서, 플라스마(10)에서 산소 가스의 일부가 이온화, 해리된다. 이 플라스마(10)가 발생한 영역에 있어서 이온화하지 않은 중성의 가스와 라디칼은 슬릿판(78)을 통과해서 웨이퍼(2)에 조사된다. 이 라디칼은 웨이퍼(2)의 표면에 흡착해서 Co막과 반응하여, Co 산화물층이 생성된다. 이 과정은, 도 5에 나타내는 상태 (a)로부터 상태 (b)에의 변화에 상당한다. 슬릿판(78)의 효과에 의해 플라스마(10) 중에 생성하는 이온은 웨이퍼(2)에는 거의 입사하지 않는다. 따라서, Co막의 산화는 주로 라디칼에 의해서 등방적으로 진행하여, 금속막(300)의 표면에 Co 산화물층(302)이 생성된다. 생성되는 Co 산화물층(302)의 두께는, 산소 가스를 이용한 플라스마 처리 시간이나 처리 온도에 의존해서 증가하지만, 이 경우의 온도에서는 60초를 경과하면 산화량은 포화했다. 이 때문에, 산소 가스를 이용한 플라스마 처리 시간을 60초로 했다.
Co 산화물층을 형성하기 위하여 필요한 플라스마 처리 시간이 경과한 후, 제어부(40)는 고주파 전원(20)을 OFF(방전 전력(212))로 해서, 플라스마 방전을 멈춘다. 또한, 처리실(1)에 잔류하는 가스를, 배기 기구에 의해 배기한다. 그리고, 웨이퍼 이면에의 He 가스의 공급을 정지하고, 밸브(52)를 열어서 웨이퍼(2)의 이면의 압력을 처리실(1) 내의 압력과 동(同) 정도로 한다. 웨이퍼 이면의 He 가스가 빠짐에 의해, 도 4의 웨이퍼 이면 He 압력(230)이 압력(232)으로 된다. 이상이 제1 공정이다.
또, 제1 공정에 있어서의 산화 처리 전, 또는 처리 후, 혹은 처리 전후에, 수소 가스에 의한 플라스마 처리를 행해서 피처리체 표면을 환원하여, Co를 포함하는 막의 산화물층의 산화 상태를 조정해도 된다.
계속해서, 착화 가스인 아세틸아세톤의 처리실(1)에의 공급을 개시한다. 제어부(40)는, 착화 가스 공급기(47)의 히터(46)에 의해 탱크(45) 내의 아세틸아세톤을 기화시키고, 매스 플로 컨트롤러(50-5)로부터, 아세틸아세톤 가스의 처리실(1)에의 공급을 개시한다. 이때, 착화 가스 공급기(47)로부터 처리실(1)에 기화한 아세틸아세톤을 공급하는 배관에 있어서, 아세틸아세톤이 응집하지 않도록, 배관을 가열해 둔다.
또한, 제어부(40)는 IR 램프용 전원(64)의 출력을 ON으로 해서, IR 램프(62)를 점등시킨다(전력(222)). IR 램프(62)로부터 방사된 IR광은 IR광 투과창(74)을 투과하여 웨이퍼(2)를 가열한다. 이것에 의해 웨이퍼 온도는 온도(242)로서 나타내는 바와 같이 상승한다(도 4에 나타내는 웨이퍼의 온도(240)를 참조). 이 가열 승온의 과정에서 아세틸아세톤은 웨이퍼(2) 표면에 물리 흡착으로부터 화학 흡착으로 변화한다. 승온을 개시하고 나서 35초 후에 웨이퍼 온도(240)는 200℃에 도달하고, 제2 공정을 종료한다. 이 예에서는, 도달하는 웨이퍼 온도를 200℃로 했지만, 도달하는 웨이퍼 온도(243)는 150℃ 내지 250℃의 범위에서 설정하면 된다.
웨이퍼의 온도(240)가 200℃(웨이퍼 온도(243))에 도달하면, 제어부(40)는 IR 램프용 전원(64)의 출력을 전력(223)으로 저감함에 의해, 일정한 시간, 웨이퍼(2)의 온도를 온도(243)로 일정하게 유지한다. 이와 같이, 웨이퍼(2)의 온도를 200℃로 유지한 상태에서 아세틸아세톤의 공급을 계속한다. 압력은 100Pa, 아세틸아세톤의 유량은 250ccm으로 했다. Co 산화물층과 그 표면에 흡착한 아세틸아세톤이 반응함으로써, 코발트아세틸아세토네이트를 주로 한 반응 생성물의 생성 및 승화 제거가 반복되어 Co 산화물층의 두께가 줄어간다. 이 과정은, 도 5에 나타내는 상태 (b)로부터 상태 (c)에의 변화에 상당한다. Co 산화물층(302)이 모두 제거됨에 의해 에칭은 정지하고, Co 금속층(303)이 노출된다.
제2 공정 및 본 공정(제3 공정)에 있어서, IR 램프(62)로부터의 전자파에 의해 웨이퍼(2)를 가열함에 의해, 가열이 필요한 웨이퍼 표면을 효율적으로 따뜻하게 할 수 있고, 예를 들면 175℃ 정도의 온도차가 있어도, 신속히 가열을 완료할 수 있다. 또, 웨이퍼(2)를 스테이지(4) 상에 재치한 상태에서 가열하는 것으로서 설명했지만, 리프트핀 등을 이용해서 웨이퍼(2)를 스테이지(4)로부터 상승시키고, 열적으로 접촉하여 있지 않은 상태에서 IR광(전자파)을 조사해도 된다. 이것에 의해, 웨이퍼(2)로부터 스테이지(4)에의 전열을 억제할 수 있기 때문에, 더 단시간에 웨이퍼(2)를 원하는 온도까지 상승시킬 수 있다. 이 경우, IR 램프(62)로부터 방사되고, 웨이퍼(2)를 투과해서 광파이버(92-2)에 도달한 광을 이용해서, 웨이퍼(2)의 온도를 측정하면 된다. 또한, 웨이퍼(2)의 면내의 직경 방향의 온도 분포에 의거해, IR 램프(62-1, 62-2, 62-3)의 전력비를 제어하면 된다.
그 후, 제어부(40)는, IR 램프용 전원(64)의 출력을 OFF로 해서(전력(224)), 웨이퍼(2)의 가열을 정지한다. 또한, 처리실(1)에 잔류하는 가스는, 배기 기구에 의해 신속히 배기한다. 이상에서, 제3 공정을 종료한다.
계속해서, 제어부(40)는 Ar 가스 공급용의 매스 플로 컨트롤러(50-1)와 He 가스 공급용의 매스 플로 컨트롤러(50-4)를 제어해서, 처리실(1)의 내부에 Ar 가스를 공급하면서 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 공급하고, 웨이퍼(2)의 이면의 스테이지(4)와의 사이의 He 가스의 압력(230)을 소정의 압력(233)으로 설정함과 함께, 웨이퍼(2)의 냉각을 개시한다(온도(244)). 웨이퍼 온도는, 20℃까지 냉각되고, 냉각에 요한 시간은 30초였다. 이상에서 제4 공정을 종료한다.
이와 같이, 본 실시예에 있어서는 제1 공정에 있어서의 산화 처리, 제3 공정에 있어서의 착화·승화 제거 처리 모두 등방적으로 진행됨에 의해, 도 5에 나타나는 바와 같이, 금속막(300) 표면의 요철의 높이는, 당초의 Co 금속층(301)에 있어서의 L1로부터, 처리 후의 Co 금속층(303)에 있어서의 L2로 감소한다. 제1∼제4 공정으로 이루어지는 사이클을 반복함에 의해, 금속막(300)의 에칭을 행함과 함께, 그 표면의 요철을 평탄화할 수 있다.
도 6에 도 2에 나타낸 프로세스 플로에 따라서 Co를 포함하는 금속막의 에칭 처리를 행한 결과를 나타낸다. 횡축에 실시한 사이클수, 종축에 에칭량을 나타내고 있다. 14사이클 반복해서, 합계 14.7㎚의 에칭량을 얻었을 때 에칭을 종료했다. 도 6에는, 1, 3, 6, 9, 12, 14사이클 종료 시에 에칭량을 계측한 결과를 나타내고 있다. 사이클수에 따라서 거의 선형으로 에칭량이 변화하고 있는 것을 알 수 있다. 이 경우의 1사이클당의 Co막의 에칭량, 즉 에칭 레이트는 0.94㎚/사이클이었다.
도 7에 제1 공정의 온도(산화 온도)를 각각 서로 다르게 하고, 도 2에 나타낸 프로세스 플로에 따라서 Co를 포함하는 금속막의 에칭 처리를 행한 결과를 나타낸다. 횡축에 제1 공정에 있어서의 산화 온도, 종축에 표면 거칠기를 나타내고 있다. 제1 공정에 있어서의 산화 온도를, -20℃, 0℃, 25℃, 50℃, 75℃, 100℃, 125℃, 150℃, 175℃로 했다. 사이클 처리수는 10으로 하고, 제1 공정에 있어서의 산화 온도 이외의 설정 조건 및 처리 방법은 같게 하고 있다. 단, 제3 공정의 온도는 200℃로 설정하고 있기 때문에, 제1 공정에 있어서의 산화 온도에 따라서, 제2 공정에 있어서 승온하는 온도폭 및 제4 공정에 있어서 냉각하는 온도폭이 서로 다르게 되어 있고, 그것에 수반해서 승온 및 냉각에 요하는 시간은 서로 다르게 되어 있다.
원자간력 현미경(AFM : Atomic Force Microscope)을 이용해서, 이와 같이 해서 제작한 9개의 에칭 시료의 표면 거칠기를 평가했다. 평가한 영역은 1㎛×1㎛의 정방형의 영역이다. 평가 영역 내에 있어서의 측정점의 요철값의 이승 평균 평방근을 표면 거칠기의 값으로 했다. 이와 같이, Co 산화물층을 100℃ 이하의 온도에서 형성한 경우에는, 10사이클 에칭 처리 후의 표면 거칠기는 1㎚ 미만으로 작다. 한편, Co 산화물층 형성 온도가 100℃를 초과하면 에칭 처리 후의 표면 거칠기는 1㎚를 초과하고, 온도에 따라서 급격히 거칠기가 증가해 간다. 본 평가 결과로부터, 제1 공정의 온도, 즉 Co 산화물층의 형성 온도를 100℃ 이하로 함에 의해서, 에칭 후의 표면 거칠기를 억제할 수 있는 것이 나타났다.
1 : 처리실 2 : 웨이퍼
3 : 방전 영역 4 : 웨이퍼 스테이지
5 : 샤워 플레이트 6 : 천판
10 : 플라스마 11 : 베이스 챔버
12 : 석영 챔버 14 : 조압 기구
15 : 펌프 16 : 진공 배기 배관
17 : 가스 분산판 20 : 고주파 전원
22 : 정합기 25 : 고주파 컷 필터
30 : 정전 흡착용 전극 31 : 정전 흡착용의 DC 전원
34 : ICP 코일 38 : 칠러
40 : 제어부 41 : 연산부
45 : 탱크 46 : 히터
47 : 착화 가스 공급기 50 : 매스 플로 컨트롤러
51 : 가스 공급부 52, 53, 54 : 밸브
60 : 용기 62 : IR 램프
63 : 반사판 64 : IR 램프용 전원
70 : 열전대 71 : 열전대 온도계
74 : IR광 투과창 75 : 가스 유로
78 : 슬릿판 81 : O링
92 : 광파이버 93 : 외부 IR광원
94 : 광로 스위치 95 : 광분배기
96 : 분광기 97 : 검출기
98 : 광멀티플렉서 100 : 플라스마 처리 장치
110 : 천이 금속막의 표면(에칭 전)
111 : 볼록부 112 : 오목부
120 : 산화물층 130 : 천이 금속층-산화물층 계면
140 : 천이 금속막의 표면(에칭 후)

Claims (14)

  1. 미리 시료에 형성된, 천이 금속 원소를 포함하는 천이 금속막을 등방적으로 에칭하는 에칭 공정으로서, 당해 천이 금속막을 에칭하는 에칭 공정이 종료된 시점에서 소정의 막두께까지 당해 천이 금속막이 남아 있는 에칭 방법으로서,
    상기 에칭 공정은,
    상기 시료의 온도를 100℃ 이하로 유지하면서, 상기 천이 금속막의 표면에 천이 금속 산화물층을 등방적으로 생성하는 제1 공정과,
    상기 천이 금속 산화물층에 착화(錯化) 가스를 공급하면서, 상기 시료의 온도를 150℃ 이상 250℃ 이하의 소정의 온도까지 승온시키는 제2 공정과,
    상기 시료의 온도를 150℃ 이상 250℃ 이하로 유지하면서, 상기 착화 가스와 상기 제1 공정에서 형성된 천이 금속 산화물의 반응에 의해 발생한 반응물을 승화시켜서 상기 천이 금속 산화물층을 제거하는 제3 공정과,
    상기 시료를 냉각하는 제4 공정을 갖고,
    상기 착화 가스는 β-디케톤을 포함하는 것이고, 상기 제3 공정의 종료 후에 남은 상기 천이 금속막의 표면의 거칠기가 상기 제1 공정의 개시 전의 상기 천이 금속막의 표면의 거칠기보다 작게 되는, 에칭 방법.
  2. 제1항에 있어서,
    상기 제1∼제4 공정을 반복해서 행하는 에칭 방법.
  3. 제1항에 있어서,
    상기 제1 공정에 있어서, 산소 라디칼을 상기 천이 금속막에 조사함에 의해, 상기 천이 금속 산화물층을 생성하는 에칭 방법.
  4. 제1항에 있어서,
    상기 착화 가스는 할로겐 원소를 포함하지 않는 β-디케톤을 포함하는 에칭 방법.
  5. 제1항에 있어서,
    상기 제2 공정에 있어서, 전자파에 의해 상기 시료의 온도를 승온시키는 에칭 방법.
  6. 제1항에 있어서,
    상기 천이 금속막은, Co(코발트)를 포함하는 금속막인 에칭 방법.
  7. 제1항에 있어서,
    상기 제3 공정의 종료 후에 남은 상기 천이 금속막의 표면의 거칠기의 평균이 2 ㎚ 이하인, 에칭 방법.
  8. 플라스마원과,
    천이 금속 원소를 포함하는 천이 금속막이 형성된 시료가 재치(載置)되는 스테이지가 설치된 처리실과,
    상기 플라스마원에 산화 가스를 공급하는 가스 공급부와,
    착화 가스를 상기 처리실에 공급하는 착화 가스 공급기와,
    상기 플라스마원과 상기 스테이지 사이에 설치되는 슬릿판과,
    상기 처리실을 배기하는 배기 기구와,
    제어부를 갖고,
    상기 제어부는, 상기 천이 금속막을 등방적으로 에칭하는 에칭 공정으로서, 당해 천이 금속막을 에칭하는 에칭 공정이 종료된 시점에서 소정의 막두께까지 당해 천이 금속막이 남아 있는 상기 에칭 공정에 있어서, 시료의 온도를 100℃ 이하로 유지하면서, 상기 가스 공급부로부터 산화 가스를 상기 플라스마원에 공급하면서 플라스마를 발생시키고, 상기 슬릿판을 통과한 중성의 상기 산화 가스와 라디칼을 상기 시료에 조사함에 의해 상기 천이 금속막의 표면에 천이 금속 산화물층을 생성하고, 그 후 상기 배기 기구에 의해 상기 처리실을 배기하는 제1 공정과, 상기 착화 가스 공급기로부터 상기 처리실에 상기 착화 가스를 공급시키면서 상기 시료의 온도를 150℃ 이상 250℃ 이하의 소정의 온도까지 승온시키는 제2 공정과, 상기 시료의 온도를 150℃ 이상 250℃ 이하로 유지함에 의해, 상기 착화 가스와 상기 제1 공정에서 형성된 천이 금속 산화물의 반응에 의해 발생한 반응물을 승화시켜 상기 천이 금속 산화물층을 제거하고, 그 후 상기 배기 기구에 의해 상기 처리실을 배기하는 제3 공정과, 상기 시료를 냉각하는 제4 공정을 실행하고,
    상기 착화 가스는 β-디케톤을 포함하는 것이고, 상기 제3 공정의 종료 후에 남은 상기 천이 금속막의 표면의 거칠기가 상기 제1 공정의 개시 전의 상기 천이 금속막의 표면의 거칠기보다 작게 되는, 플라스마 처리 장치.
  9. 제8항에 있어서,
    상기 제어부는, 상기 제1∼제4 공정을 반복해서 실행하는 플라스마 처리 장치.
  10. 제8항에 있어서,
    상기 시료를 가열하는 램프 유닛을 갖고,
    상기 제어부는, 상기 램프 유닛이 발생하는 전자파에 의해 상기 시료의 온도를 승온시키는 플라스마 처리 장치.
  11. 제10항에 있어서,
    상기 스테이지의 내부에 형성되는 냉매 유로에 냉매를 순환 공급하는 칠러를 갖고,
    상기 제어부는, 상기 칠러를 제어해서 상기 시료를 냉각하는 플라스마 처리 장치.
  12. 제11항에 있어서,
    상기 스테이지의 온도를 측정하는 온도계와,
    상기 제어부는, 상기 온도계에 의해 측정된 상기 스테이지의 온도, 및 상기 시료에 조사된 전자파가 상기 시료에 흡수된 전자파의 스펙트럼 강도의 파장 의존성 데이터에 의거해서 구한 상기 시료의 온도 분포 정보에 의거해, 상기 램프 유닛 및 상기 칠러를 제어하는 플라스마 처리 장치.
  13. 제11항에 있어서,
    상기 가스 공급부는, 상기 시료를 냉각하는 냉각 가스를 상기 시료와 상기 스테이지 사이에 공급 가능하고,
    상기 제어부는, 상기 제1 공정과 상기 제4 공정에 있어서, 상기 가스 공급부에 상기 냉각 가스를 공급시키는 플라스마 처리 장치.
  14. 제8항에 있어서,
    상기 제3 공정의 종료 후에 남은 상기 천이 금속막의 표면의 거칠기의 평균이 2 ㎚ 이하인, 플라스마 처리 장치.
KR1020217031441A 2019-02-01 2019-02-01 에칭 방법 및 플라스마 처리 장치 KR102445181B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/003601 WO2020157954A1 (ja) 2019-02-01 2019-02-01 エッチング方法およびプラズマ処理装置
KR1020197023587A KR20200096406A (ko) 2019-02-01 2019-02-01 에칭 방법 및 플라스마 처리 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197023587A Division KR20200096406A (ko) 2019-02-01 2019-02-01 에칭 방법 및 플라스마 처리 장치

Publications (2)

Publication Number Publication Date
KR20210125096A KR20210125096A (ko) 2021-10-15
KR102445181B1 true KR102445181B1 (ko) 2022-09-20

Family

ID=71840193

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197023587A KR20200096406A (ko) 2019-02-01 2019-02-01 에칭 방법 및 플라스마 처리 장치
KR1020217031441A KR102445181B1 (ko) 2019-02-01 2019-02-01 에칭 방법 및 플라스마 처리 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197023587A KR20200096406A (ko) 2019-02-01 2019-02-01 에칭 방법 및 플라스마 처리 장치

Country Status (6)

Country Link
US (1) US11515167B2 (ko)
JP (2) JPWO2020157954A1 (ko)
KR (2) KR20200096406A (ko)
CN (1) CN111771262B (ko)
TW (1) TWI758640B (ko)
WO (1) WO2020157954A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022123725A1 (ja) * 2020-12-10 2022-06-16 株式会社日立ハイテク 半導体製造方法及び半導体製造装置
US20240055272A1 (en) 2020-12-25 2024-02-15 Tokuyama Corporation Method for processing semiconductor containing transition metal, method for producing semiconductor containing transition metal, and processing liquid for semiconductors
JP7307861B2 (ja) * 2021-06-09 2023-07-12 株式会社日立ハイテク 半導体製造方法及び半導体製造装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562677A (en) 1968-11-22 1971-02-09 Corning Glass Works Cylindrical band-pass interdigital and comb-line filters
US5728253A (en) 1993-03-04 1998-03-17 Tokyo Electron Limited Method and devices for detecting the end point of plasma process
JP2000208524A (ja) 1999-01-13 2000-07-28 Tokyo Electron Ltd 温度モニタ用半導体ウエハの温度測定方法
EP1352415A2 (en) 2000-10-23 2003-10-15 Applied Materials, Inc. Monitoring substrate processing using reflected radiation
US6831742B1 (en) 2000-10-23 2004-12-14 Applied Materials, Inc Monitoring substrate processing using reflected radiation
JP2003347278A (ja) 2002-05-23 2003-12-05 Hitachi Kokusai Electric Inc 基板処理装置、及び半導体装置の製造方法
US7029536B2 (en) 2003-03-17 2006-04-18 Tokyo Electron Limited Processing system and method for treating a substrate
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
JPWO2006046308A1 (ja) 2004-10-29 2008-05-22 エピクルー株式会社 半導体基板の支持体
JP4943716B2 (ja) 2006-03-01 2012-05-30 株式会社日立ハイテクノロジーズ プラズマ処理装置
US7582491B2 (en) 2006-10-27 2009-09-01 Tokyo Electron Limited Method for diagnosing electrostatic chuck, vacuum processing apparatus, and storage medium
US9218944B2 (en) 2006-10-30 2015-12-22 Applied Materials, Inc. Mask etch plasma reactor having an array of optical sensors viewing the workpiece backside and a tunable element controlled in response to the optical sensors
JP2010209410A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd Ｃｕ膜の成膜方法および記憶媒体
CN102282099A (zh) * 2009-03-26 2011-12-14 琳得科株式会社 金属氧化膜的形成方法和金属氧化膜
JP5811540B2 (ja) * 2011-01-25 2015-11-11 東京エレクトロン株式会社 金属膜の加工方法及び加工装置
JP2013235912A (ja) 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
US9200965B2 (en) * 2012-06-26 2015-12-01 Veeco Instruments Inc. Temperature control for GaN based materials
US10085017B2 (en) 2012-11-29 2018-09-25 Advanced Micro Devices, Inc. Bandwidth saving architecture for scalable video coding spatial mode
JP6041709B2 (ja) * 2013-03-05 2016-12-14 東京エレクトロン株式会社 金属層をエッチングする方法
JP6142676B2 (ja) * 2013-05-31 2017-06-07 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス
JP2015012243A (ja) * 2013-07-01 2015-01-19 東京エレクトロン株式会社 被処理体の処理方法
US10163656B2 (en) * 2013-11-16 2018-12-25 Applied Materials, Inc. Methods for dry etching cobalt metal using fluorine radicals
JP2015185594A (ja) 2014-03-20 2015-10-22 株式会社日立ハイテクノロジーズ エッチング装置
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
JP6199250B2 (ja) * 2014-07-25 2017-09-20 東京エレクトロン株式会社 被処理体を処理する方法
US10381227B2 (en) * 2014-12-18 2019-08-13 The Regents Of The University Of Colorado, A Body Corporate Methods of atomic layer etching (ALE) using sequential, self-limiting thermal reactions
JP6488164B2 (ja) * 2015-03-23 2019-03-20 株式会社日立ハイテクノロジーズ プラズマ処理装置
CN107980170B (zh) * 2015-06-17 2022-02-18 英特尔公司 用于器件制造的通过对氧化物层的原子层去除的过渡金属干法蚀刻
JP6529371B2 (ja) * 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP2017084965A (ja) 2015-10-28 2017-05-18 東京エレクトロン株式会社 遷移金属膜のエッチング方法及び基板処理装置
JP2017084966A (ja) * 2015-10-28 2017-05-18 東京エレクトロン株式会社 遷移金属を含む膜をエッチングする方法及び基板処理装置
JP2017092116A (ja) 2015-11-04 2017-05-25 株式会社日立ハイテクノロジーズ プラズマ処理装置及び処理状態検出方法
JP6625891B2 (ja) 2016-02-10 2019-12-25 株式会社日立ハイテクノロジーズ 真空処理装置
WO2017213842A2 (en) * 2016-05-23 2017-12-14 The Regents Of The University Of Colorado, A Body Corporate Enhancement of thermal atomic layer etching
WO2017205658A1 (en) * 2016-05-25 2017-11-30 The Regents Of The University Of Colorado, A Body Corporate Atomic layer etching on microdevices and nanodevices
JP6827287B2 (ja) * 2016-09-28 2021-02-10 株式会社日立ハイテク プラズマ処理装置の運転方法
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
JP6698241B2 (ja) * 2016-11-25 2020-05-27 小林　博 触媒作用をもたらす塗料の製造方法と触媒作用を発揮する微粒子の集まりが積み重なった積層体の基材ないしは部品への形成方法
CN116779435A (zh) * 2016-12-09 2023-09-19 Asm Ip 控股有限公司 热原子层蚀刻工艺
JP2018107202A (ja) 2016-12-22 2018-07-05 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ制御方法
US10957554B2 (en) 2017-01-04 2021-03-23 Central Glass Company, Limited Etching method and etching device
KR102308031B1 (ko) 2017-01-04 2021-10-05 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법 및 β-디케톤 충전 완료 용기
JP6730941B2 (ja) 2017-01-10 2020-07-29 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP2019161157A (ja) 2018-03-16 2019-09-19 株式会社日立ハイテクノロジーズ プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
JP7225318B2 (ja) 2023-02-20
CN111771262B (zh) 2023-12-08
KR20200096406A (ko) 2020-08-12
JP2021145153A (ja) 2021-09-24
JPWO2020157954A1 (ja) 2021-02-18
US11515167B2 (en) 2022-11-29
US20210358760A1 (en) 2021-11-18
TW202030793A (zh) 2020-08-16
KR20210125096A (ko) 2021-10-15
WO2020157954A1 (ja) 2020-08-06
TWI758640B (zh) 2022-03-21
CN111771262A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
JP7225318B2 (ja) 試料の処理方法およびプラズマ処理装置
JP7055235B2 (ja) 半導体製造方法
JP6963097B2 (ja) プラズマ処理方法
KR102306371B1 (ko) 플라스마 처리 장치 및 그것을 이용한 시료의 처리 방법
KR102286359B1 (ko) 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법
JP7307175B2 (ja) 半導体製造方法
JP7307861B2 (ja) 半導体製造方法及び半導体製造装置
WO2023067767A1 (en) Etching method and etching apparatus
KR20230154175A (ko) 에칭 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant