KR102286359B1 - 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법 - Google Patents

플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법 Download PDF

Info

Publication number
KR102286359B1
KR102286359B1 KR1020197022980A KR20197022980A KR102286359B1 KR 102286359 B1 KR102286359 B1 KR 102286359B1 KR 1020197022980 A KR1020197022980 A KR 1020197022980A KR 20197022980 A KR20197022980 A KR 20197022980A KR 102286359 B1 KR102286359 B1 KR 102286359B1
Authority
KR
South Korea
Prior art keywords
processing
etched
plasma
film
gas
Prior art date
Application number
KR1020197022980A
Other languages
English (en)
Other versions
KR20200060294A (ko
Inventor
히로유키 고바야시
노부야 미요시
가즈노리 시노다
유타카 고우즈마
마사루 이자와
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20200060294A publication Critical patent/KR20200060294A/ko
Application granted granted Critical
Publication of KR102286359B1 publication Critical patent/KR102286359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

피에칭층의 표면에 라디칼을 흡착시켜서 반응층을 형성하고, 이것을 제거할 경우에, 피에칭층 이외의 표면에 부착·퇴적한 라디칼에 의한 피에칭층 이외의 표면의 거칠어짐을 발생시키지 않도록 해서 반응층을 제거할 수 있도록 하기 위하여, 피처리 시료 상에 미리 배치된 하층의 막 및 그 위쪽에 배치된 처리 대상의 상층의 막을 구비한 막 구조를 처리하는 방법에 있어서, 처리실의 내부에 활성화된 입자를 공급해서 상층의 막의 표면에 상기 활성화된 입자를 흡착시키고 상층의 막의 재료와 화합시켜서 반응 생성물층을 형성하는 흡착 공정과, 처리실의 내부에 공급한 활성화된 입자 중 하층의 막의 표면에 부착한 입자를 포함하는 부착물을 처리실 내에 산소를 공급해서 형성한 플라스마를 이용해서 제거하는 제거 공정과, 흡착 공정과 제거 공정을 거친 피처리 시료를 가열해서 상층의 막의 반응 생성물층을 탈리시켜서 제거하는 탈리 공정을 반복해서 막 구조를 처리하도록 했다.

Description

플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법
본 발명은, 플라스마 조사와 피처리 시료인 웨이퍼의 가열에 의해서 에칭을 행하는 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법에 관한 것이다.
반도체 디바이스에서는, 저소비전력화나 기억 용량 증대의 요구때문에, 추가적인 미세화, 및, 디바이스 구조의 3차원화가 진행되고 있다. 3차원 구조의 디바이스의 제조에서는, 구조가 입체적이며 복잡하기 때문에, 종래의 웨이퍼면에 대해서 수직 방향으로 에칭을 행하는「수직성 에칭」에 더하여, 횡방향으로도 에칭이 가능한 「등방성 에칭」이 다용되게 된다. 종래, 등방성의 에칭은 약액을 이용한 웨트 처리에 의해 행하여 왔지만, 미세화의 진전에 의해, 약액의 표면 장력에 의한 패턴 무너짐이나 가공제어성의 문제가 현재화(顯在化)되고 있다. 그 때문에, 등방성 에칭에서는, 종래의 약액을 이용한 웨트 처리로부터 약액을 이용하지 않는 드라이 처리로 치환할 필요가 발생하고 있다.
등방성 에칭을 드라이 처리로 고정밀도로 행하는 방법으로서는, 특허문헌 1에 기재되어 있는 바와 같은, 흡착·탈리 방식의 에칭 방법이 알려져 있다. 이 방법에서는, 최초에 플라스마에서 생성된 라디칼을 웨이퍼 상의 피에칭층의 표면에 흡착시키고, 화학 반응에 의해서 반응층을 형성시킨다(흡착 공정). 다음으로, 웨이퍼에 열에너지를 부여해서 이 반응층을 탈리시켜 제거한다(탈리 공정). 그 후 웨이퍼를 냉각한다(냉각 공정). 이 흡착 공정, 탈리 공정, 냉각 공정을 순환적으로 반복함에 의해 에칭을 행한다.
이 방법에서는, 흡착 공정에 있어서, 표면에 형성된 반응층이 일정한 두께에 도달하면, 반응층이 피에칭층과 반응층의 계면에 라디칼이 도달하는 것을 저해하게 되기 때문에, 반응층의 성장이 급속히 감속한다. 그 때문에, 복잡한 패턴 형상의 내부에 있어서, 라디칼의 입사량에 불균일이 있어도, 적당히 충분한 흡착 시간을 설정함에 의해서 균일한 두께의 반응층을 형성할 수 있고, 에칭량을 패턴 형상에 의존하지 않고 균일하게 할 수 있는 메리트가 있다.
또한, 1사이클당의 에칭량을 수 ㎚ 레벨 이하로 제어할 수 있기 때문에, 수 ㎚의 치수 정밀도로 가공량을 조정할 수 있는 메리트가 있다. 또한, 피에칭층의 표면에 반응층을 형성하는데 필요한 라디칼종과, 선택비를 취하고 싶은(깎고 싶지 않은) 막을 에칭해 버리는 라디칼종이 서로 다른 것을 이용해서 고선택적인 에칭이 가능하게 되는 메리트도 있다.
일본 특개2017-143186호 공보
흡착·탈리 방식의 에칭에 있어서는, 피에칭층의 표면에 라디칼을 흡착시켜서 반응층을 형성시키지만, 이와 동시에 피에칭층 이외(에칭하고 싶지 않은 층)의 표면에 라디칼이 부착·퇴적하는 경우가 있다. 이 상태에서 피에칭층의 표면에 형성된 반응층을 제거하기 위하여 가열을 행하면, 피에칭층 이외의 표면과, 이 표면에 부착·퇴적한 데포(deposition)물이 화학적으로 반응하여, 표면 거칠어짐 등의 문제를 일으키는 경우가 있다.
그러나, 특허문헌 1에 기재되어 있는 바와 같은 흡착·탈리 방식의 에칭에 있어서는, 이 피에칭층 이외의 표면과, 이 표면에 부착·퇴적한 데포물이 화학적으로 반응해서, 표면 거칠어짐 등의 문제를 일으키는 것에 대해서는 배려되어 있지 않다.
본 발명은, 상기한 종래 기술의 과제를 해결해서, 피에칭층의 표면에 라디칼을 흡착시켜서 반응층을 형성하고, 이것을 제거할 경우에, 피에칭층 이외의 표면에 부착·퇴적한 라디칼에 의한 피에칭층 이외의 표면의 거칠어짐을 발생시키지 않도록 해서 반응층을 제거할 수 있도록 하는 플라스마 에칭 장치 및 그것을 이용한 피처리 시료의 처리 방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명에서는, 진공 용기 내부의 처리실 내에 배치된 피처리 시료 상에 미리 배치된 적어도 2종류 이상의 복수의 막을 구비한 막 구조를 처리하는 피처리 시료의 처리 방법에 있어서, 처리실의 내부에 활성화된 입자를 공급해서 복수의 막 중, 에칭하고 싶은 막의 표면에 활성화된 입자를 흡착시키고 당해 상층의 막의 재료와 화합시켜서 반응층을 형성하는 흡착 공정과, 처리실의 내부에 공급한 활성화된 입자 중 복수의 막 중 에칭하고 싶지 않은 막의 표면에 부착한 입자를 포함하는 부착물을 처리실 내에 산소를 공급해서 형성한 플라스마를 이용해서 제거하는 제거 공정과, 흡착 공정과 제거 공정을 거친 피처리 시료를 가열해서 에칭하고 싶은 막의 반응층을 탈리시켜서 제거하는 탈리 공정을 반복해서 막 구조를 처리하도록 했다.
또한, 상기 과제를 해결하기 위하여, 본 발명에서는, 플라스마 처리 장치를, 플라스마 발생실과 플라스마 발생실과 접속해서 내부에 피처리 시료를 재치(載置)하는 재치대를 구비한 처리실과, 플라스마 발생실에 처리 가스를 공급하는 처리 가스 공급부와, 처리 가스 공급부에 의해 처리 가스가 공급된 처리실의 내부에 플라스마를 발생시키는 플라스마 발생부와, 처리실의 재치대에 재치된 피처리 시료를 가열하는 램프를 구비한 가열부와, 플라스마 발생부와 재치대 사이에 마련된 이온을 차폐하고 라디칼이나 가스를 통과시키기 위한 복수의 구멍을 설치한 슬릿판(이온 차폐판)과, 처리실의 재치대에 재치된 피처리 시료를 냉각하는 가스를 피처리 시료와 재치대 사이에 공급하는 냉각 가스 공급부와, 처리 가스 공급부와 플라스마 발생부와 가열부와 냉각 가스 공급부를 제어하는 제어부를 구비해서 구성하고, 제어부는, 처리 가스 공급부를 제어해서 제1 처리 가스를 상기 플라스마 발생실에 공급한 상태에서 플라스마 발생부를 제어해서 플라스마 발생실의 내부에 제1 처리 가스에 의한 플라스마를 발생시켜서 반응종을 생성하고, 플라스마 발생실로부터 처리실의 내부에 공급된 반응종을, 냉각 가스 공급부를 제어해서 냉각된 피처리 시료 상에 미리 배치된 복수의 막에 부착시키고, 에칭하고 싶은 막의 표면의 재료와 반응시켜서 반응층을 형성하는 처리와, 처리 가스 공급부를 제어해서 플라스마 발생실에 공급하는 가스를 제1 처리 가스로부터 제2 처리 가스로 전환한 상태에서 플라스마 발생부를 제어해서 플라스마 발생실의 내부에 제2 처리 가스에 의한 플라스마를 발생시켜서 제2 처리 가스를 활성화하고, 플라스마 발생실로부터 처리실의 내부에 공급된 활성화된 제2 처리 가스를 이용해서, 냉각 가스 공급부를 제어해서 냉각된 피처리 시료 상에서 복수의 막 중, 에칭하고 싶지 않은 막의 표면에 부착한 반응종을 제거하는 처리와, 가열부를 제어해서 피처리 시료를 가열함에 의해, 에칭하고 싶은 막 이외의 부분에 부착한 반응종이 제거되고, 에칭하고 싶은 막의 표면에 생성된 반응층을 기화시켜서 에칭하고 싶은 막으로부터 탈리시키는 처리를 반복해서 실행하도록 구성했다.
본 발명에 따르면, 라디칼 조사에 의한 반응층 생성, 가열 탈리, 냉각의 사이클 처리에 의해 피에칭층을 제거하는 방법에 있어서, 피에칭층 이외의 층의 표면의 면 거칠어짐이나 깎임을 억제해서 피에칭층을 확실히 제거할 수 있다.
도 1은 본 발명에 있어서의 에칭 장치의 전체의 개략 구성을 나타내는 블록도.
도 2는 본 발명의 제1 실시예에 관련된 주요한 구성 요소의 기본적인 처리의 타임차트.
도 3은 본 발명의 제1 실시예에 관련된 도 2의 타임차트에 있어서, 피처리 시료인 웨이퍼 상의 미세 패턴의 상태의 변화를 나타내는 도면.
도 4는 본 발명의 제1 실시예에 있어서의 과제를 설명하기 위한 피처리 시료인 웨이퍼 상의 미세 패턴의 상태의 변화를 나타내는 도면.
도 5는 본 발명의 제1 실시예에 있어서의 주요한 구성 요소의 기본적인 처리의 타임차트.
도 6은 본 발명의 제1 실시예에 있어서의 피처리 시료인 웨이퍼 상의 미세 패턴의 상태의 변화를 나타내는 도면.
도 7은 본 발명의 제1 실시예에 있어서의 처리의 흐름을 나타내는 플로도.
도 8은 본 발명의 제2 실시예에 있어서의 주요한 구성 요소의 기본적인 처리의 타임차트.
도 9는 본 발명의 제2 실시예에 있어서의 피처리 시료인 웨이퍼 상의 미세 패턴의 상태의 변화를 나타내는 도면.
도 10은 본 발명의 제2 실시예에 있어서의 처리의 흐름을 나타내는 플로도.
도 11은 본 발명의 제3 실시예에 있어서의 주요한 구성 요소의 기본적인 처리의 타임차트를 나타내는 도면.
도 12는 본 발명의 제3 실시예에 있어서의 피처리 시료인 웨이퍼 상의 미세 패턴의 상태의 변화를 나타내는 도면.
도 13은 본 발명의 제3 실시예에 있어서의 처리의 흐름을 나타내는 플로도.
본 발명에서는, 플라스마원과 피처리 시료인 웨이퍼 가열용의 IR 램프를 갖는 플라스마 처리 장치에 있어서, 제1 라디칼을 조사해서 피에칭층의 표면에 반응을 형성하고, 그 후, 제2 라디칼을 조사해서, 제1 라디칼 조사 시에 피에칭층 이외의 층의 표면에 부착·퇴적해서 형성된 데포물 중 저온에서 제거 가능한 성분을 제거하고, 그 후, 반응층을 제거하기 위하여 IR 램프로 피처리 시료인 웨이퍼를 가열할 때, 제3 라디칼을 조사해서, 제2 라디칼 조사 시에 완벽히 제거하지 못한 피에칭층 이외의 층의 표면에 부착하여 있는 데포물을 제거하도록 해서, 라디칼 조사에 의한 반응층 생성, 가열 탈리, 냉각의 사이클 처리에 있어서, 피에칭층 이외의 층의 표면의 면 거칠어짐이나 에칭을 억제할 수 있도록 한 것이다.
이하, 본 발명의 실시예를 도면에 의거해서 상세히 설명한다.
(실시예 1)
우선, 도 1을 이용해서 본 발명의 실시예에 따른 플라스마 처리 장치(100)의 전체 구성을 포함해서 개략을 설명한다.
처리실(1)은 베이스 챔버(11)에 의해 구성되고, 그 중에는 피처리 시료인 웨이퍼(2)(이하 웨이퍼(2)로 기재한다)를 재치하기 위한 웨이퍼 스테이지(4)(이하, 스테이지(4)로 기재한다)가 설치되어 있다. 처리실(1)의 위쪽에는, 석영 챔버(12)와 ICP 코일(34) 및 고주파 전원(20)을 구비한 플라스마원이 설치되어 있고, 플라스마원에는 ICP(Inductively Coupled Plasma : 유도 결합 플라스마) 방전 방식을 이용하고 있다. ICP 플라스마원을 구성하는 원통형의 석영 챔버(12)가 처리실(1)의 위쪽에 설치되어 있고, 석영 챔버(12)의 외측에는 ICP 코일(34)이 설치되어 있다.
ICP 코일(34)에는 플라스마 생성을 위한 고주파 전원(20)이 정합(整合)기(22)를 통해서 접속되어 있다. 고주파 전력의 주파수는 13.56MHz 등, 수십 MHz의 주파수대를 이용하는 것으로 한다. 석영 챔버(12)의 상부에는 천판(天板)(6)이 설치되어 있다. 천판(6)에는 샤워 플레이트(5)가 설치되어 있고, 그 하부에는 가스 분산판(17)이 설치되어 있다. 처리 가스는 가스 분산판(17)의 외주로부터 처리실(1) 내에 도입된다.
처리 가스는 가스종마다 설치된 매스 플로 컨트롤러(50)에 의해서 공급 유량이 조정된다. 도 1에서는 NH3, H2, CH2F2, CH3F, CH3OH, O2, NF3, Ar, N2, CHF3, CF4, HF를 처리 가스로서 도면에 기재하고 있지만, 다른 가스를 이용해도 된다.
처리실(1)의 하부에는 처리실을 감압하기 위하여, 진공 배기 배관(16)에 의해서, 배기 수단(15)에 접속되어 있다. 배기 수단(15)에는, 예를 들면, 터보 분자 펌프나 메커니컬 부스터 펌프나 드라이 펌프로 구성되는 것으로 한다. 또한, 처리실(1)이나 방전 영역(3)의 압력을 조정하기 위하여, 조압(調壓) 수단(14)이 배기 수단(15)의 상류측에 설치되어 있다.
스테이지(4)와 ICP 플라스마원을 구성하는 석영 챔버(12) 사이에는, 웨이퍼(2)를 가열하기 위한 IR 램프 유닛이 설치되어 있다. IR 램프 유닛은, 주로 IR 램프(62), IR광을 반사하는 반사판(63), IR광 투과창(74)을 구비하고 있다. IR 램프(62)에는 서클형(원 형상)의 램프를 이용한다. 또, IR 램프(62)로부터 방사되는 광은, 가시광 내지 적외광 영역의 광을 주로 하는 광(여기에서는 IR광이라 한다)을 방출하는 것으로 한다. 도 1에 나타낸 구성에서는, IR 램프(62)로서 3주(周)분의 IR 램프(62-1, 62-2, 62-3)가 설치되어 있는 것으로 했지만, 2주, 4주 등으로 해도 된다. IR 램프(62)의 위쪽에는 IR광을 아래쪽(웨이퍼(2)의 설치 방향)을 향해서 반사하기 위한 반사판(63)이 설치되어 있다.
IR 램프(62)에는 IR 램프용 전원(64)이 접속되어 있고, 그 도중에는, 고주파 전원(20)에서 발생하는 플라스마 생성용의 고주파 전력의 노이즈가 IR 램프용 전원(64)에 유입하지 않도록 하기 위한 고주파 컷 필터(25)가 설치되어 있다. 또한, IR 램프(62-1, 62-2, 62-3)에 공급하는 전력을 서로 독립적으로 제어할 수 있는 기능이 IR 램프용 전원(64)에는 설치되어 있고, 웨이퍼의 가열량의 직경 방향 분포를 조절할 수 있도록 되어 있다.
IR 램프 유닛의 중앙에는, 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급된 가스를 처리실(1)의 측에 흘려보내기 위한, 가스의 유로(75)가 형성되어 있다. 그리고, 이 가스의 유로(75)에는, 석영 챔버(12)의 내부에서 발생시킨 플라스마 중에서 생성된 이온이나 전자를 차폐하고, 중성의 가스나 중성의 라디칼만을 투과시켜서 웨이퍼(2)에 조사하기 위한 복수의 구멍이 뚫린 슬릿판(이온 차폐판)(78)이 설치되어 있다.
스테이지(4)에는, 스테이지(4)를 냉각하기 위한 냉매의 유로(39)가 내부에 형성되어 있고, 칠러(38)에 의해서 냉매가 순환 공급되도록 되어 있다. 또한, 웨이퍼(2)를 정전 흡착에 의해서 스테이지(4)에 고정하기 위하여, 판 형상의 전극판인 정전 흡착용 전극(30)이 스테이지(4)에 매입되어 있고, 각각에 정전 흡착용의 DC 전원(31)이 접속되어 있다.
또한, 웨이퍼(2)를 효율적으로 냉각하기 위하여, 스테이지(4)에 재치된 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 공급할 수 있도록 되어 있다. 또한, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 정전 흡착한 채로, 가열·냉각을 행해도, 웨이퍼(2)의 이면에 흠집이 생기지 않도록 하기 위하여, 스테이지(4)의 표면(웨이퍼 재치면)은 폴리이미드 등의 수지로 코팅되어 있는 것으로 한다. 또한 스테이지(4)의 내부에는, 스테이지(4)의 온도를 측정하기 위한 열전대(70)가 설치되어 있고, 이 열전대는 열전대 온도계(71)에 접속되어 있다.
또한, 웨이퍼(2)의 온도를 측정하기 위한 광파이버(92-1, 92-2)가, 스테이지(4)에 재치된 웨이퍼(2)의 중심부 부근, 웨이퍼(2)의 직경 방향 미들부 부근, 웨이퍼(2)의 외주 부근의 3개소에 설치되어 있다. 광파이버(92-1)는, 외부 IR광원(93)으로부터의 IR광을 웨이퍼(2)의 이면까지 유도해서 웨이퍼(2)의 이면에 조사한다. 한편, 광파이버(92-2)는, 광파이버(92-1)에 의해 조사된 IR광 중 웨이퍼(2)를 투과·반사한 IR광을 모아서 분광기(96)에 전송한다.
외부 IR광원(93)에서 생성된 외부 IR광은, 광로를 ON/OFF시키기 위한 광로 스위치(94)에 전송된다. 그 후, 광분배기(95)에서 복수로 분기하고(도 1의 경우는 3개로 분기), 3계통의 광파이버(92-1)를 통해서 웨이퍼(2)의 이면측의 각각의 위치에 조사된다.
웨이퍼(2)에서 흡수·반사된 IR광은 광파이버(92-2)에 의해서 분광기(96)에 전송되고, 검출기(97)에서 스펙트럼 강도의 파장의존성의 데이터를 얻는다. 그리고 이 얻어진 스펙트럼 강도의 파장의존성의 데이터는 제어부(40)의 연산부(41)에 보내지고, 흡수 파장이 산출되고, 이것을 기준으로 웨이퍼(2)의 온도를 구할 수 있다. 또한, 광파이버(92-2)의 도중에는 광멀티플렉서(98)가 설치되어 있고, 분광 계측할 광에 대하여, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주의 어느 계측점에 있어서의 광을 분광 계측할지를 전환할 수 있도록 되어 있다. 이것에 의해 연산부에서는, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주마다의 각각의 온도를 구할 수 있다.
도 1에 있어서, 60은 석영 챔버(12)를 덮는 용기이고, 81은 스테이지(4)와 베이스 챔버(11)의 저면 사이에서 진공 봉지(封止)하기 위한 O링이다.
제어부(40)는, 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력 공급의 ON-OFF를 제어한다. 또한, 매스 플로 컨트롤러 제어부(51)를 제어해서, 각각의 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급하는 가스의 종류 및 유량을 조정한다. 이 상태에서 제어부(40)는 추가로 배기 수단(15)를 작동시킴과 함께 조압 수단(14)을 제어해서, 처리실(1)의 내부가 원하는 압력(진공도)으로 되도록 조정한다.
또한, 제어부(40)는, 정전 흡착용의 DC 전원(31)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착시키고, He 가스를 웨이퍼(2)와 스테이지(4) 사이에 공급하는 매스 플로 컨트롤러(50)를 작동시킨 상태에서, 열전대 온도계(71)로 측정한 스테이지(4)의 내부의 온도, 및 검출기(97)로 계측한 웨이퍼(2)의 중심부 부근, 반경 방향 미들부 부근, 외주 부근의 스펙트럼 강도 정보에 의거해서 연산부(41)에서 구한 웨이퍼(2)의 온도 분포 정보에 의거해서, 웨이퍼(2)의 온도가 소정의 온도 범위로 되도록 IR 램프용 전원(64), 칠러(38)를 제어한다.
다음으로, 도 1에서 설명한 플라스마 처리 장치(100)를 이용해서 기본적인 에칭 처리를 행하는 방법에 대하여 도 2, 3을 이용해서 설명한다. 도 2에 타임차트, 도 3에 웨이퍼 상의 미세 패턴의 상태의 예를 나타낸다. 도 3에 있어서, 피에칭층이 막(101), 피에칭층 이외의 층(에칭하고 싶지 않은 층)이 막(102)(도 3의 경우는, 층(102-1)과 층(102-2))이다. 도 3의 예에서는, 재료는 예를 들면 피에칭층의 막(101)(이하, 피에칭층(101)으로 기재한다)에서는 SiN이나 TiN 등의 질화막, 막(102)(층(102-1) 및 층(102))은 SiO2, p-Si, SiOC, SiGe, TiO, Al2O3 등의 질화막 이외의 막으로 한다.
우선, 처리실(1)에 설치된 반송구(도시 생략)를 통해 웨이퍼(2)를 처리실(1)에 반입하고, 스테이지(4)에 탑재한 후, 제어부(40)에서 정전 흡착용의 DC 전원(31)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착해서 웨이퍼(2)를 스테이지(4)에 고정함과 함께, 매스 플로 컨트롤러 제어부(51)를 제어해서 He 가스 대응의 매스 플로 컨트롤러(50)로부터 웨이퍼(2)의 이면과 스테이지(4) 사이에 웨이퍼 냉각용의 He 가스를 공급하고, 웨이퍼(2)의 이면과 스테이지(4) 사이의 He 가스의 압력(220)을 소정의 압력(221의 상태)으로 설정하고, 웨이퍼(2)를 냉각해서 웨이퍼의 온도(230)를 231의 상태로 한다. 예를 들면 웨이퍼 온도(231)는 -20℃ 내지 +20℃, 웨이퍼 온도(233)는 80∼300℃이다. 이 상태에 있어서, 패턴의 단면(斷面) 형상은, 도 3의 (a)에 나타내는 바와 같이, 피에칭층(101)이 에칭하고 싶지 않은 층인 층(102-1)의 상면을 덮도록 해서 형성된 상태로 되어 있다.
또한, 복수의 매스 플로 컨트롤러(50)에 의해서 처리실(1) 내에 공급하는 처리 가스(A)의 유량을 조정하고, 조압 수단(14)의 개도(開度)를 조정해서 처리실(1)의 내부와 석영 챔버(12)의 내부의 압력을 목표 압력으로 설정한다. 이 상태에서, 제어부(40)에서 고주파 전원(20)을 ON으로 해서 방전 전력을 투입함(방전 전력(200)이, 201의 상태)에 의해, 석영 챔버(12)의 내부에 있어서 플라스마 방전을 개시하고, 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다. 이때 IR 램프(62)에의 인가 전력(IR 램프의 전력)(210)은, 제로의 상태(211의 상태)이다.
이 상태에서, 처리 가스의 일부를 플라스마(10)로 이온화, 해리시킨다. 이 플라스마(10)가 발생한 영역에 있어서 이온화하지 않은 중성의 가스와 라디칼은 슬릿판(78)을 통과해서 웨이퍼(2)에 조사된다. 이것에 의해 라디칼(105)을 웨이퍼의 표면에 흡착시켜서 피에칭층(101)의 표면에 반응층(104)을 생성한다(도 2의 1사이클째의 기간 (a)에 상당, 또한, 도 3의 (b)의 상태).
반응층(104)의 생성이 완료되면 제어부(40)에서 고주파 전원(20)을 OFF로 해서(방전 전력(200)이 202의 상태), 플라스마 방전을 멈춘다. 그리고, 웨이퍼 이면의 He 가스의 공급을 정지함과 함께, 밸브(52)를 열어서 웨이퍼의 이면의 압력을 처리실 내의 압력과 동(同) 정도로 한다(웨이퍼 이면의 He 가스를 뺀다(웨이퍼 이면 HE 압력(220)이 222의 상태)).
다음으로, 제어부(40)에서 제어해서 IR 램프용 전원(64)의 출력을 ON으로 해서 IR 램프(62)를 점등시킨다(IR 램프의 전력(210)이 212의 상태). IR 램프(62)로부터 방사된 IR광은 IR광 투과창(74)을 투과하여 웨이퍼(2)를 가열한다(웨이퍼의 온도(230)가 232의 상태). 웨이퍼의 온도(230)가 일정값에 도달하면(233의 상태), 제어부(40)에서 제어해서 IR 램프용 전원(64)의 출력을 저감하고(IR 램프의 전력(210)이 213의 상태), 일정한 시간 웨이퍼(2)의 온도를 일정하게 유지한다. 이와 같이 웨이퍼(2)의 온도를 일정하게 유지함에 의해, 피에칭층(101)의 표면에 생성한 반응층(104)은 열반응에 의해 여기(勵起)되어 피에칭층(101)의 표면으로부터 휘발하고, 반응층으로부터의 기화물(휘발물)(107)로서 탈리한다. 그 결과, 피에칭층(101)이 노출한다(탈리 공정)(도 2의 1사이클째의 기간 (b)에 상당, 또한, 도 3의 (c)의 상태).
웨이퍼(2)의 온도를 233의 상태로 일정한 시간 유지한 후, IR 램프용 전원(64)의 출력을 OFF로 해서(214의 상태), 웨이퍼(2)의 가열을 정지한다. 다음으로, 제어부(40)에서 Ar 가스 공급용의 매스 플로 컨트롤러(50)와 He 가스 공급용의 매스 플로 컨트롤러(50)를 제어해서, 처리실(1)의 내부에 Ar 가스를 공급하면서 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 공급하여(223의 상태), 웨이퍼(2)의 냉각을 개시한다(234의 상태, 도 2의 1사이클째의 기간 (c)에 상당).
웨이퍼(2)의 냉각이 종료되면 다시(다음의 사이클로서) 라디칼 조사를 개시한다(2사이클째). 그리고, 라디칼 흡착, 가열·탈리, 냉각의 사이클을 반복해서 스텝 바이 스텝으로 에칭을 행한다. 또 정전 흡착은 사이클 처리의 전반에 걸쳐서 ON으로 해서 흡착을 계속한다. 에칭이 종료되면 정전 흡착을 OFF로 해서 처리실(1)로부터 웨이퍼(2)를 반출한다.
여기에서, 상기 처리에 있어서의 과제에 대하여 도 4를 이용해서 설명한다. 도 4 (a)의 초기 상태에 대해서, 도 4의 (a)의 반응층 생성 공정(도 2에 나타낸 기간 (a)에 상당)에 있어서, 반응층(104)을 형성하기 위하여 라디칼을 조사하면, 피에칭층(101) 이외의 층(102-1 및 102-2)(이하, 이들 층을 총칭해서, 에칭하고 싶지 않은 층(102)으로 기재한다)의 표면에도 조사한 라디칼이 흡착·퇴적하여, 데포막(퇴적층)(106)이 형성되는 경우가 있다. 이 상태에서 다음의 처리로서 반응층(104) 및 데포막(106)을 제거하기 위한 가열을 행하면(도 2에 나타낸 기간 (b)의 공정에 상당), 데포막(106)과 에칭하고 싶지 않은 층(102)의 표면이 화학적으로 반응하여, 그 표면에 변질물이 형성되거나, 혹은 에칭됨에 의해, 표면 거칠어짐(111-1, 111-2)이 발생하는 경우가 있다.
예를 들면, 피에칭층(101)을 SiN, 에칭하고 싶지 않은 층(102) 중 층(102-1)을 p-Si, 또한, 층(102-2)을 SiO2로 한 경우를 예로서 설명한다.
우선, O, C, F, H를 포함하는 처리 가스를 석영 챔버(12)의 내부에 도입하고, 고주파 전원(20)으로부터 ICP 코일(34)에 고주파 전력을 인가해서 석영 챔버(12)의 내부에 플라스마를 생성한다.
다음으로, 이 플라스마 중에서 생성된 라디칼을 처리실(1)에 유입시키고 웨이퍼(2)에 조사해서, 피에칭층(101)인 SiN막의 표면에 반응층(104)으로서, 일정한 두께의 (NH4)2SiF6의 암모늄염의 반응층을 형성시킨다. 또한 이때, 에칭하고 싶지 않은 층(102) 중 층(102-1)의 p-Si나 층(102-2)의 SiO2 상에는 C, F, H, O가 표면에 부착하여, 이들 성분으로 이루어지는 데포막(106)이 형성되는 경우가 있다.
그리고, 이 상태에서 가열을 행하면, 피에칭층(101)인 SiN막 상에 형성된 반응층(104)은 HF, SiF4, NH4F로서 휘발하지만, 에칭하고 싶지 않은 층(102) 중 층(102-1)의 p-Si나 층(102-2)의 SiO2의 데포막(106)이 형성된 표면에서는, 데포막(106)이 완전하게 휘발하지 않고 SiFx나 SiHx 등을 성분으로 하는 잔사가 발생하는 경우가 있고, 또한, 일부는 SiF4나 SiH4 등으로서 휘발해서, 결과적으로 에칭하고 싶지 않은 층(102-1) 및 층(102-2)의 표면에 면 거칠어짐(111-1이나 111-2) 등의 데미지가 발생하는 경우가 있다.
다음으로 상기 과제를 해결하는 방법으로서 제1 실시예를, 도 5, 6을 이용해서 기술한다. 도 5는 처리의 타임차트, 도 6은 웨이퍼 상의 미세 패턴의 상태를 나타낸 것이다. 도 6의 (a)에 나타낸 미세 패턴의 단면 구조는, 도 3의 (s)의 경우와 마찬가지로, 피에칭층(601)이 에칭하고 싶지 않은 층인 층(602-1)의 상부에 형성되어 있다. 층(602-2)도 에칭하고 싶지 않은 층이고, 도 3의 에칭하고 싶지 않은 층인 층(102-2)에 상당한다.
웨이퍼(2)를 스테이지(4)에 정전 흡착하고, He 가스를 웨이퍼(2)의 이면과 스테이지(4) 사이에 도입해서 He 가스의 압력을 소정의 압력(He 가스의 압력(520)이, 521의 상태)으로 설정하고, 웨이퍼(2)를 냉각해서 소정의 온도(웨이퍼의 온도(530)가, 531의 상태)로 설정하고, 복수의 매스 플로 컨트롤러(50)에 의해서 처리실(1) 내에 공급하는 처리 가스(A)의 유량을 조정할 때까지의 공정은, 도 2에서 설명한 공정과 같다.
이 상태에서 석영 챔버(12)의 내부에 있어서 처리 가스(A)로 플라스마 방전을 행하고(방전 전력(500)이, 501의 상태), 거기서 생성한 라디칼을 슬릿판(78)을 통과시켜서 처리실(1)에 반송하고, 웨이퍼(2)에 조사해서 에칭하고 싶은 막인 피에칭층(601)의 표면에 반응층(604)을 생성한다(도 5의 (a) 반응층 형성). 또한, 이때의 웨이퍼(2)에 형성된 패턴의 초기의 단면 형상은, 도 6의 (a)에 나타내는 바와 같은 형상을 하고 있다. 이때, 에칭하고 싶지 않은 층(602-1) 및 층(602-2)(이하, 이들 층을 총칭해서, 에칭하고 싶지 않은 층(602)으로 기재한다)의 표면에도 라디칼이 부착하여, 데포막(606)이 형성된다(도 6의 (a)의 단면 형상).
다음으로, 처리 가스(A)에 의한 플라스마 방전을 정지하고, 석영 챔버(12)의 내부에의 처리 가스(A)의 공급을 정지한 후, 복수의 매스 플로 컨트롤러(50)에 의해서 석영 챔버(12) 내에 가스(B)의 유량을 조정해서 공급한다. 이 상태에서, 클리닝 공정으로서, 석영 챔버(12)의 내부에 가스(B)를 공급하고, 석영 챔버(12)의 내부에서 플라스마 방전을 행한다(방전 전력(500)이, 502의 상태).
이 석영 챔버(12)의 내부에서의 플라스마 방전에 의해 생성된 가스(B)의 라디칼을, 슬릿판(78)을 통과시켜서 처리실(1)에 반송해서 웨이퍼(2)에 조사한다. 이와 같이 가스(B)의 라디칼이 조사된 웨이퍼(2)의 표면에서는, 에칭하고 싶지 않은 층(602)의 표면에 생성된 데포막(606)이 가스(B)의 라디칼과 반응해서 데포막으로부터의 기화물(휘발물)(608)로서 기화시킴에 의해, 웨이퍼(2)의 표면으로부터 선택적으로 제거된다(도 5의 (b) 클리닝, 도 6의 (c)의 단면 형상). 즉, 가스(B)로서는, 그 라디칼이, 데포막(606)과 선택적으로 반응하는 재료가 선택되어 구성되어 있다. 이때, 웨이퍼(2)의 이면과 웨이퍼 스테이지 사이에는 He 가스가 도입되고, 소정의 압력(He 가스의 압력(520)이 521의 상태)으로 유지되고, 웨이퍼(2)의 온도(531)는, 냉각된 상태가 유지되어 있다.
가스(B)로 일정한 시간 플라스마 방전을 행해서 에칭하고 싶지 않은 층(602)의 표면에 생성된 데포막(606)을 제거한 후, 플라스마 방전을 정지함과 함께, 석영 챔버(12)의 내부에의 가스(B)의 공급을 정지한다. 이때, 웨이퍼 이면의 He 가스의 공급도 정지하고, 밸브(52)를 열어서 웨이퍼의 이면의 압력을 처리실 내의 압력과 동 정도로 한다(웨이퍼 이면의 He 가스를 빼서, He 가스압을, 522의 상태로 한다).
이 상태에서, 제어부(40)에서 제어해서 IR 램프용 전원(64)의 출력을 ON으로 해서 IR 램프(62)를 점등시킨다(IR 램프 전력(510)이 511의 상태). IR 램프(62)로부터 방사된 IR광은 IR광 투과창(74)을 투과하여 웨이퍼(2)를 가열한다(웨이퍼의 온도(530)가 532의 상태). 웨이퍼(2)의 온도가 일정값에 도달하면(웨이퍼의 온도(530)가 533의 상태) 제어부(40)에서 제어해서 IR 램프용 전원(64)의 출력을 저감하고(IR 램프 전력(510)이 512의 상태), 웨이퍼(2)의 온도를, 일정 시간 일정하게 유지한다.
이와 같이 웨이퍼(2)의 온도를 일정 시간 일정하게 유지함에 의해, 반응층(604)을 기화물(휘발물)(607)로서 기화시켜 피에칭층(601)의 표면으로부터 탈리시킨다. 이것에 의해, 도 6의 (c) 과열·이탈에 있어서의 패턴의 단면에 나타내는 바와 같이, 에칭하고 싶지 않은 층(602)의 표면에 면 거칠어짐 등의 데미지를 발생시키지 않고, 피에칭층(601)의 표면에 형성된 반응층(604)을 제거해서, 피에칭층(601)을 노출시킬 수 있다.
웨이퍼(2)의 온도를 일정 시간 일정하게 유지함에 의해 반응층(604)을 기화물(607)로서 기화시켜 피에칭층(601)의 표면으로부터 탈리시킨 후, IR 램프 전력(510)을 Off로 하고, 웨이퍼의 이면에 He를 공급하고 웨이퍼 이면 He압을 523의 상태로 해서, 웨이퍼(2)를 냉각한다.
여기에서, 에칭하고 싶지 않은 층(602)의 표면에 형성된 데포막(606)의 성분이 예를 들면 CF계인 경우에는, 클리닝 공정에서 이용하는 가스(B)로서, O2가 제1 후보로 되지만, 데포막(106)의 성분에 따라서 O2 외에, H2, N2 등을 주성분으로 하는 처리 가스를 도 6의 (b)의 클리닝 공정에 있어서의 가스(B)로서 이용해도 된다. 단, 클리닝 공정에 있어서는, 라디칼 반응에 의해 반응층(604)의 화학적 성질이 변화함으로써, 그 후의 가열·탈리 공정에서 반응층(604)이 충분히 탈리하지 않는 것 등에 의해 잔사가 발생하지 않도록 처리 가스(B)의 가스종을 선택할 필요가 있다.
도 5 및 도 6을 이용해서 설명한 본 실시예에 의한 에칭 처리의 흐름을, 도 1을 참조해서, 도 7의 플로도에 나타낸다.
우선, 웨이퍼(2)를 스테이지(4)에 재치하고, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착한 상태에서, 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 도입해서 웨이퍼(2)를 냉각한다(S701).
다음으로, 석영 챔버(12)에 가스(A)를 도입하고, 조압 수단(14)의 개도를 조정해서 석영 챔버(12)와 처리실(1)의 내부의 압력(진공도)을 소정의 값으로 설정한 상태에서, 고주파 전원(20)으로부터 IPC 코일(34)에 고주파 전력을 인가해서, 가스(A)가 도입된 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다(S702). 그리고, 플라스마(10)의 내부에서 발생한 가스(A)의 라디칼 중, 슬릿판(78)을 빠져나가서 처리실(1)에 도달해서 웨이퍼(2)의 표면에 부착한 라디칼에 의해, 피에칭층(601)의 표면에 반응층(604)을 형성하고, 에칭하고 싶지 않은 층(602)의 표면에 데포막(606)을 형성한다(S703).
다음으로, 고주파 전원(20)으로부터 IPC 코일(34)에 인가하는 고주파 전력을 차단해서 석영 챔버(12)의 내부의 플라스마를 소멸시킨 상태에서 석영 챔버(12)에 내부에 공급하는 가스종을 가스(A)로부터 가스(B)로 전환한다. 다음으로, 석영 챔버(12)와 처리실(1)의 내부의 압력(진공도)을 소정의 값으로 설정한 상태에서, 고주파 전원(20)으로부터 IPC 코일(34)에 고주파 전력을 인가해서, 가스(B)가 도입된 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다(S704).
석영 챔버(12)의 플라스마(10)의 내부에서 발생한 가스(B)의 라디칼 중, 슬릿판(78)을 빠져나가서 처리실(1)에 도달해서 웨이퍼(2)의 표면에 부착한 라디칼에 의해, 에칭하고 싶지 않은 층(602)의 표면에 형성된 데포막(606)을 제거한다(S705).
다음으로, 데포막(606)이 제거된 상태에서, 고주파 전원(20)으로부터 IPC 코일(34)에 인가하는 고주파 전력을 차단해서 석영 챔버(12)의 내부의 플라스마를 소멸시킨 상태에서 석영 챔버(12)에 내부에의 가스(B)의 공급과, 웨이퍼(2)의 이면과 스테이지(4) 사이에의 He 가스의 도입을 정지하고, IR 램프용 전원(64)으로부터 IR 램프(62)에 전력을 인가해서 웨이퍼(2)의 가열을 개시하고, 웨이퍼(2)의 온도가 일정한 값으로 되도록 IR 램프용 전원(64)으로부터의 출력을 제어한다(S706). 웨이퍼(2)를 가열해서 일정한 온도로 유지함에 의해, 피에칭층(601)의 표면에 형성된 반응층(604)을 활성화해서 피에칭층(601)의 표면으로부터 이탈시킨다(S707).
다음으로, IR 램프용 전원(64)으로부터 IR 램프(62)에의 전력의 인가를 차단하고, 피에칭층(601)의 표면으로부터 반응층(604)을 이탈시킨 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 도입해서 웨이퍼(2)를 냉각한다(S708).
이 S701로부터 S708까지의 스텝을 피에칭층(601)의 제거가 완료될 때까지 반복함으로써(S709), 피에칭층(601)을 제거할 수 있다.
이상에서 설명한 바와 같이, 본 실시예는, 웨이퍼 표면의 상하의 막층을 포함하는 막 구조의 상층의 표면에 활성종 입자(라디칼)를 공급해서 반응 생성물층을 형성하는 공정과 반응 생성물층을 웨이퍼 가열해서 탈리시켜서 제거하는 공정을 구비하는 처리 공정을 반복해서 웨이퍼의 막층을 에칭하는 웨이퍼 처리 방법으로서, 반응 생성물층을 형성하는 공정 후에 하층의 표면에 부착한 라디칼 기인의 부착물을 산소 가스를 이용해서 처리실 내에 형성한 플라스마에 의해 제거하는 공정을 행한 후에 반응 생성물층을 제거하는 공정을 행하는 점을 특징으로 한다.
또한, 반응 생성물층을 제거하는 공정에 있어서, 처리실 내에 산소를 이용한 플라스마를 형성하면서 행하는 점을 특징으로 한다.
본 실시예에 따르면, 에칭하고 싶지 않은 층(602)의 표면을 거칠게 하지 않고, 피에칭층(601)을 확실히 제거할 수 있다.
(실시예 2)
다음으로 제2 실시예에 대하여, 도 8, 9를 이용해서 설명한다. 실시예 1에서는, 도 7에 나타낸 플로도에 있어서, 가스(B)의 라디칼로 데포막을 제거하는 공정(S705) 후에 웨이퍼를 램프 가열하는 공정(S706)을 행하고 있다. 그러나, 가스(B)의 라디칼로 데포막을 완전하게 제거하지 못하여, 에칭하고 싶지 않은 층(602)의 표면에 데포막의 일부가 남아 버리는 경우가 있다. 본 실시예에서는, 이와 같이 가스(B)의 라디칼로 데포막을 완전하게 제거하지 못하여 에칭하고 싶지 않은 층(602)의 표면의 일부에 데포막이 남은 경우여도, 이것을 확실히 제거할 수 있도록 한 것이다.
도 8은, 실시예 2에 있어서의 처리의 타임차트, 도 9는 웨이퍼 상의 미세 패턴의 모습을 나타낸 것이다.
우선, 웨이퍼(2)를 스테이지(4)에 재치한 상태에서 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착하고, 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 공급해서 웨이퍼(2)를 냉각한다(웨이퍼 이면 He압(820)이 521의 상태). 이 상태에 있어서의 웨이퍼(2)의 단면은, 도 9의 (s) 초기의 형상을 하고 있다.
다음으로, 석영 챔버(12)에 처리 가스(A)를 공급하고, 고주파 전원(20)으로부터 ICP 코일(34)에 고주파 전력(방전 전력)을 인가해서 석영 챔버(12)의 내부에서 플라스마 방전을 행한다(방전 전력(800)이 ON:801의 상태).
이것에 의해, 플라스마 중에서 생성한 라디칼을 웨이퍼에 조사해서 피에칭층(901)의 표면에 반응층(904)을 생성한다(도 8의 (a) 반응층 형성 공정, 도 9의 (a) 반응층 생성). 이때, 에칭하고 싶지 않은 층인 층(902-1) 및 층(902-2)(이하, 이들 층을 총칭해서, 에칭하고 싶지 않은 층(902)으로 기재한다)의 표면에 라디칼이 부착·퇴적한 것에 의한 데포막(906)이 형성된다.
다음으로, ICP 코일(34)에의 고주파 전력의 인가를 정지하고(도 8의 802), 석영 챔버(12)에의 가스(A)의 공급을 정지하고 가스(B)의 공급을 개시한다. 이 상태에서 고주파 전원(20)으로부터 ICP 코일(34)에 고주파 전력(방전 전력)을 인가해서 석영 챔버(12)의 내부에서 플라스마 방전을 행한다(도 8의 803).
이것에 의해, 플라스마 중에서 생성된 라디칼을 웨이퍼(2)에 조사함으로써, 에칭하고 싶지 않은 층(902)의 표면에 생성된 데포막(906-1) 중, 저온에서 제거 가능한 성분을 기화물(휘발물)(908-1)로서 휘발시켜 제거한다(도 8의 (b) 클리닝 공정, 도 9의 (b) 클리닝). 도 8의 (a) 반응층 형성 공정과, (b)의 클리닝 공정 동안, IR 램프 전력(810)은 OFF:811의 상태이고, 웨이퍼(2)의 이면에 He가 공급되어 웨이퍼 이면 He압(820)은 821인 상태에서, 웨이퍼(2)의 온도(830)는, 냉각된 상태:831이 유지되어 있다.
그 후, ICP 코일(34)에의 고주파 전력의 인가를 정지하고(도 8의 804), 석영 챔버(12)에의 가스(B)의 공급을 정지하고 가스(C)의 공급을 개시한다. 이 상태에서 고주파 전원(20)으로부터 ICP 코일(34)에 고주파 전력(방전 전력)을 인가해서 석영 챔버(12)의 내부에서 플라스마 방전을 행한다(도 8의 805). 또한, 이때, 웨이퍼(2)의 이면과 스테이지(4) 사이에의 He 가스의 공급을 정지해서(822), 웨이퍼(2)의 냉각을 정지한다.
가스(C)를 이용해서 플라스마 방전을 행한 상태에서, IR 램프용 전원(64)의 출력(IR 램프 전력(810))을 ON으로 해서 IR 램프(62)를 점등시키고(812), 광투과창(74)을 투과한 IR광으로 웨이퍼(2)를 가열한다(도 8의 웨이퍼의 온도(830)가, 832의 상태). 웨이퍼(2)의 온도가 소정의 온도(833)에 달한 시점에서 IR 램프 전력(810)을 저감시켜서 813의 상태로 일정한 시간 유지한 후, 방전 전력(800)을 OFF:806으로 하고, IR 램프 전력(810)을 OFF로 하고(814), 웨이퍼 이면 He압(820)을 823의 상태로 상승시켜서 웨이퍼(2)의 냉각을 개시한다(834).
이것에 의해, 에칭하고 싶지 않은 층(902)의 표면에 남아 있는 저온에서는 제거할 수 없었던 데포막(906-2)을 기화시켜서, 기화물(휘발물)(908-2)로서 제거함과 함께, 피에칭층(901)의 표면에 형성된 반응층(904)을 기화물(휘발물)(907)로서 기화시켜서, 탈리시킨다.
상기한 바와 같은 수순으로 처리함에 의해, 에칭하고 싶지 않은 층(902)의 표면에 대해서 표면 거칠어짐 등의 데미지의 발생을 억제할 수 있다. 가스(C)는 가스(B)와 마찬가지로, 반응층(904)의 휘발성에 악영향을 끼치지 않는 가스종으로 할 필요가 있다.
또한, 가스(C)로서는, 에칭하고 싶지 않은 층(902)의 표면의 화학 조성을 조정하는 것을 목적으로 해서 선정하는 것도 유효하다. 예를 들면 에칭하고 싶지 않은 층(902)이 SiO2일 경우, O2를 주체로 하는 가스를 처리 가스(C)로서 이용하고, 표면의 Si의 단글링 본드를 Si-O로서 종단(終端)시키는 것, 및, Si-M(M은 H, F, C 등)을 Si-O로 치환하는 것이 유효하다.
도 10에, 본 실시예의 처리의 흐름을 플로도로서 나타낸다.
우선, 웨이퍼(2)를 스테이지(4)에 재치하고, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착한 상태에서, 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 도입해서 웨이퍼(2)를 냉각한다(S1001).
다음으로, 석영 챔버(12)에 가스(A)를 도입하고, 조압 수단(14)의 개도를 조정해서 석영 챔버(12)와 처리실(1)의 내부의 압력(진공도)을 소정의 값으로 설정한 상태에서, 고주파 전원(20)으로부터 IPC 코일(34)에 고주파 전력을 인가해서, 가스(A)가 도입된 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다(S1002). 그리고, 플라스마(10)의 내부에서 발생한 가스(A)의 라디칼 중, 슬릿판(78)을 빠져나가서 처리실(1)에 도달해서 웨이퍼(2)의 표면에 부착한 라디칼에 의해, 피에칭층(901)의 표면에 반응층(904)을 형성하고, 에칭하고 싶지 않은 층(602)의 표면에 데포막(906-1)을 형성한다(S1003).
다음으로, 고주파 전원(20)으로부터 IPC 코일(34)에 인가하는 고주파 전력을 차단해서 석영 챔버(12)의 내부의 플라스마를 소멸시킨 상태에서 석영 챔버(12)에 내부에 공급하는 가스종을 가스(A)로부터 가스(B)로 전환한다. 다음으로, 석영 챔버(12)와 처리실(1)의 내부의 압력(진공도)을 소정의 값으로 설정한 상태에서, 고주파 전원(20)으로부터 IPC 코일(34)에 고주파 전력을 인가해서, 가스(B)가 도입된 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다(S1004).
석영 챔버(12)의 플라스마(10)의 내부에서 발생한 가스(B)의 라디칼 중, 슬릿판(78)을 빠져나가서 처리실(1)에 도달해서 웨이퍼(2)의 표면에 부착한 라디칼에 의해, 에칭하고 싶지 않은 층(902)의 표면에 형성된 데포막(906-1) 중 저온에서 제거 가능한 성분을 기화물(908-1)로서 휘발시켜 제거한다(S1005).
다음으로, 데포막(906-1)으로부터 저온에서 제거 가능한 성분이 제거되어 데포막(906-2)이 남은 상태에서, 고주파 전원(20)으로부터 IPC 코일(34)에 인가하는 고주파 전력을 차단해서 석영 챔버(12)의 내부의 플라스마를 소멸시킨 상태에서 석영 챔버(12)의 내부에의 가스(B)의 공급과, 웨이퍼(2)의 이면과 스테이지(4) 사이에의 He 가스의 도입을 정지한다.
다음으로, 석영 챔버(12)의 내부에 가스(C)를 공급하고, 고주파 전원(20)으로부터 IPC 코일(34)에 고주파 전력을 인가해서, 가스(C)가 도입된 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다(S1006). 또한, IR 램프용 전원(64)으로부터 IR 램프(62)에 전력을 인가해서, 처리실(1)의 내부의 웨이퍼(2)의 가열을 개시한다(S1007). 이 발생시킨 플라스마와, IR 램프를 이용한 가열을 행함에 의해, 에칭하고 싶지 않은 층(902)의 표면에 남아 있는 S1005의 공정에 있어서의 저온 상태에서의 처리에서는 제거할 수 없었던 데포막(906-2)을 기화시켜서, 기화물(908-2)로서 제거함과 함께, 피에칭층(901)의 표면에 형성된 반응층(904)을 탈리시킨다(S1008). 이것에 의해 에칭하고 싶지 않은 층(902)의 표면에 대해서 표면 거칠어짐 등의 데미지의 발생을 억제할 수 있다.
다음으로, IR 램프용 전원(64)으로부터 IR 램프(62)에의 전력의 인가를 차단하고, 피에칭층(601)의 표면으로부터 반응층(604)을 이탈시킨 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 도입해서 웨이퍼(2)를 냉각한다(S1009).
이 S1001로부터 S1009까지의 스텝을 피에칭층(901)의 제거가 완료될 때까지 반복함으로써(S1010), 피에칭층(901)을 제거할 수 있다.
본 실시예에 따르면, 에칭하고 싶지 않은 층(902)의 표면에 생성된 데포막(906-1)을, 2단계의 제거 공정을 거쳐 확실히 제거할 수 있으므로, 에칭하고 싶지 않은 층(902)의 표면에 면 거칠어짐을 발생시키지 않고 피에칭층(901)을 확실히 제거할 수 있다.
(실시예 3)
다음으로 제3 실시예에 대하여, 도 11, 12를 이용해서 설명한다. 본 실시예는, 실시예 2에서 설명한 공정과 마찬가지의 공정에 대해서, 전처리로서, 에칭하고 싶지 않은 층의 표면에 보호막을 형성하도록 한 것이다. 도 11은, 실시예 3에 있어서의 처리의 타임차트, 도 12는 웨이퍼 상의 미세 패턴의 모습을 나타낸 것이다.
최초에, 실시예 2에서 설명한 것과 마찬가지의 사이클 처리를 시작하기 전에, 전처리로서, IR 램프 전력(1110)을 ON으로 하고(1111), 웨이퍼(2)를 가열해서(1131) 웨이퍼의 온도(1130)를 상승시키면서 방전 전력(1100)을 ON:1101로 해서 처리 가스(D)로 방전을 행한다. 웨이퍼의 온도(1130)가 소정의 온도:1132에 달했을 때 IR 램프 전력(1110)을 전환해서 IR 램프의 출력을 낮추고(1112) 웨이퍼(2)의 온도를 일정:1132하게 유지하면서, 에칭하고 싶지 않은 층인 층(1202-1) 및 층(1202-2)(이하, 이들 층을 총칭해서, 에칭하고 싶지 않은 층(1202)으로 기재한다)의 표면에, 선택적으로 보호층(1209)을 형성시킨다(도 11의 (t) 전처리 공정, 도 10의 (t) 전처리).
보호층(1209)을 형성한 상태에서, 방전 전력(1100)을 OFF로 해서 처리 가스(D)에 의한 방전을 정지하고(1102), IR 램프 전력(1110)을 OFF:1113으로 한다. 또한, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착하고, 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 공급해서 웨이퍼 이면 He압(1120)을 상승시켜서 1121의 상태로 함에 의해 웨이퍼(2)를 냉각해서, 웨이퍼의 온도(1130)를 1133과 같이 저하시킨다.
다음으로 사이클 처리로서, 우선, 웨이퍼(2)를 냉각해서 웨이퍼의 온도(1130)를 1134의 상태로 유지하면서, 처리 가스(A)를 공급해서 방전 전력(1100)을 ON:1103의 상태로 해서 플라스마 방전을 행하고, 플라스마 중에서 생성한 라디칼을 웨이퍼에 조사해서 에칭하고 싶은 막인 피에칭층(1201)의 표면에 반응층(1204)을 생성한다(도 11의 (a) 반응층 생성, 도 12의 (a) 반응층). 이때, 에칭하고 싶지 않은 층(1202)에는 보호층(1209)이 형성되어 있기 때문에, 보호층(1209)의 표면에 데포막(1206)이 형성된다.
다음으로, 방전 전력(1100)을 OFF:1104의 상태로 해서 처리 가스(A)에 의한 방전을 정지하고, 석영 챔버(12)에 공급하는 가스종을 가스(A)로부터 가스(B)로 전환한다. 석영 챔버(12)의 내부에 가스(B)가 공급된 상태에서, 방전 전력(1100)을 ON:1105의 상태로 해서 가스(B)를 이용해서 플라스마 방전을 행한다. 이 상태에서, 웨이퍼(2)의 냉각은 계속해서 행해진다. 가스(B)를 이용한 플라스마 중에서 생성된 라디칼(105)을 웨이퍼에 조사함으로써, 데포막(1206) 중 저온에서 제거 가능한 성분을 기화물(휘발물)(1208-1)로서 휘발시켜 제거한다(도 11의 (b) 클리닝 공정, 도 12의 (b) 클리닝).
그 후, 방전 전력(1100)을 OFF:1106의 상태로 해서 가스(B)에 의한 방전을 정지하고, 석영 챔버(12)에 공급하는 가스종을 가스(B)로부터 가스(C)로 전환한다. 석영 챔버(12)의 내부에 가스(C)가 공급된 상태에서 방전 전력(1100)을 ON:1107의 상태로 해서, 가스(C)를 이용해서 플라스마 방전을 개시한다. 이때, 웨이퍼 이면에의 He 가스의 공급을 정지해서, 웨이퍼 이면 He압(1120)을 저하시키고(1122), IR 램프 전력(1110)을 ON:1114의 상태로 해서 IR 램프에 의한 가열을 개시해서, 웨이퍼의 온도(1130)를 소정의 온도(1136)까지 상승시킨다(1135). 웨이퍼(2)의 온도가 소정의 온도:1136으로 된 상태에서, IR 램프 전력(1110)을 저감시켜서 IR 램프(62)에 의한 가열을 저감하고(1115), 웨이퍼의 온도(1130)를 일정:1136하게 유지한다.
이와 같은 처리를 행함에 의해, 저온에서는 제거할 수 없었던 나머지의 데포막(1206-2)을 기화물(휘발물)(1208-2)로서 제거함과 함께, 피에칭층(1201)의 표면에 형성된 반응층(1204)을 기화물(휘발물)(1207)로서 기화시켜서, 탈리시킨다. 이것에 의해 에칭하고 싶지 않은 층(1202)의 표면에 대해서 러프니스나 깎임 등의 발생을 억제할 수 있다. 가스(C)는 가스(B)와 마찬가지로, 반응층(1204)의 휘발성에 악영향을 끼치지 않는 가스종으로 할 필요가 있다.
이 상태로 일정한 시간 유지한 후, 방전 전력(1100)을 OFF:1108로 하고, IR 램프 전력(1110)을 OFF:1116으로 하고, 웨이퍼(2)의 이면에 He의 공급을 개시해서 웨이퍼 이면 He압(1120)을 1123의 상태로 상승시킨다. 이것에 의해 웨이퍼(2)가 냉각되어, 웨이퍼의 온도(1130)는 하강한다(1137).
전처리 공정에서 이용하는 처리 가스(D)에 대해서는, 예를 들면, 피에칭층(1201)이 SiN이나 TiN 등의 질화막이고, 에칭하고 싶지 않은 층(1202)이 p-Si, SiON, SiOCN일 경우, 처리 가스(D)에 O2를 주체로 하는 처리 가스를 이용함에 의해서 표면에 Si-O의 보호막을 형성하는 것이 유효하다. 또한 이 경우, 가스(C)는 O2를 주체로 하는 가스로 하고, Si-O 보호막에 있어서, Si-의 단글링 본드를 Si-O로 되돌림과 함께, Si-M(M은 H, F, C 등)을 Si-O로 되돌리는 것이 유효하다.
또한, 피에칭층(1201)이 SiN이나 TiN 등의 질화막이고, 에칭하고 싶지 않은 층(1202)이 SiON이나 SiOCN일 경우, H, O, C 등 어느 하나를 포함하는 처리 가스를 이용해서 SiON이나 SiOCN의 표면으로부터 N 원자를 인발하여, 질소의 조성비를 낮추는 것이 유효하다.
도 13에, 본 실시예의 처리의 흐름을 플로도로서 나타낸다.
우선, 웨이퍼(2)를 스테이지(4)에 재치하고, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착한 상태에서, 전처리로서, IR 램프를 ON으로 하고(S1301), 웨이퍼(2)를 가열하면서 처리 가스(D)의 플라스마를 생성하여(S1302), 웨이퍼(2)의 온도를 일정하게 유지하면서 에칭하고 싶지 않은 층(1202)의 표면에, 선택적으로 보호층(1209)을 형성시킨다.
일정한 시간 경과한 후, 플라스마를 소거해서, IR 램프에 의한 과열을 정지하고(S1303), 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 도입해서 웨이퍼(2)를 냉각한다(S1304).
다음으로, 석영 챔버(12)에 가스(A)를 도입하고, 조압 수단(14)의 개도를 조정해서 석영 챔버(12)와 처리실(1)의 내부의 압력(진공도)을 소정의 값으로 설정한 상태에서, 고주파 전원(20)으로부터 IPC 코일(34)에 고주파 전력을 인가해서, 가스(A)가 도입된 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다(S1305). 그리고, 플라스마(10)의 내부에서 발생한 가스(A)의 라디칼 중, 슬릿판(78)을 빠져나가서 처리실(1)에 도달해서 웨이퍼(2)의 표면에 부착한 라디칼(105)에 의해, 피에칭층(1201)의 표면에 반응층(1204)을 형성하고, 에칭하고 싶지 않은 층(1202)의 표면의 보호층(1209)의 위에 데포막(1206)을 형성한다(S1306).
다음으로, 고주파 전원(20)으로부터 IPC 코일(34)에 인가하는 고주파 전력을 차단해서 석영 챔버(12)의 내부의 플라스마를 소멸시킨 상태에서 석영 챔버(12)에 내부에 공급하는 가스종을 가스(A)로부터 가스(B)로 전환한다. 다음으로, 석영 챔버(12)와 처리실(1)의 내부의 압력(진공도)을 소정의 값으로 설정한 상태에서, 고주파 전원(20)으로부터 IPC 코일(34)에 고주파 전력을 인가해서, 가스(B)가 도입된 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다(S1307).
석영 챔버(12)의 플라스마(10)의 내부에서 발생한 가스(B)의 라디칼 중, 슬릿판(78)을 빠져나가서 처리실(1)에 도달해서 웨이퍼(2)의 표면에 부착한 라디칼에 의해, 에칭하고 싶지 않은 층(1202)의 표면에 형성된 데포막(1206) 중 저온에서 제거 가능한 성분을 기화물(1208-1)로서 휘발시켜 제거한다(S1308).
다음으로, 데포막(1206)으로부터 저온에서 제거 가능한 성분이 제거되어 데포막(보호층)(1209)이 남은 상태에서, 고주파 전원(20)으로부터 IPC 코일(34)에 인가하는 고주파 전력을 차단해서 석영 챔버(12)의 내부의 플라스마를 소멸시킨 상태에서 석영 챔버(12)의 내부에의 가스(B)의 공급과, 웨이퍼(2)의 이면과 스테이지(4) 사이에의 He 가스의 도입을 정지한다.
다음으로, 석영 챔버(12)의 내부에 가스(C)를 공급하고, 고주파 전원(20)으로부터 IPC 코일(34)에 고주파 전력을 인가해서, 가스(C)가 도입된 석영 챔버(12)의 내부에 플라스마(10)를 발생시킨다(S1309). 또한, IR 램프용 전원(64)으로부터 IR 램프(62)에 전력을 인가해서, 처리실(1)의 내부의 웨이퍼(2)의 가열을 개시한다(S1310). 이 발생시킨 플라스마와, IR 램프를 이용한 가열을 행함에 의해, 에칭하고 싶지 않은 층(1202)의 표면에 남아 있는 S1308의 공정에 있어서의 저온 상태에서의 처리에서는 제거할 수 없었던 데포막(보호층)(1209)을 기화시켜서, 기화물(1208-2)로서 제거함과 함께, 피에칭층(1201)의 표면에 형성된 반응층(1204)을 탈리시킨다(S1311). 이것에 의해 에칭하고 싶지 않은 층(1202)의 표면에 대해서 표면 거칠어짐 등의 데미지의 발생을 억제할 수 있다.
다음으로, IR 램프용 전원(64)으로부터 IR 램프(62)에의 전력의 인가를 차단하고, 피에칭층(1201)의 표면으로부터 반응층(1204)을 이탈시킨 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 도입해서 웨이퍼(2)를 냉각한다(S1312).
이 S1304로부터 S1312까지의 스텝을 피에칭층(1201)의 제거가 완료될 때까지 반복함으로써(S1313), 에칭하고 싶지 않은 층(1202)의 표면에 데미지를 부여하지 않고 피에칭층(1201)을 제거할 수 있다.
본 실시예에 따르면, 전처리 공정에서 에칭하고 싶지 않은 층(1202)에 보호층(1209)을 미리 형성하므로, 피에칭층(1201)을 제거하는 공정에 있어서 에칭하고 싶지 않은 층(1202)의 표면에 대해서 러프니스나 깎임 등이 발생하는 것을 억제할 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 실시예에 의거하여 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 각종 변경 가능한 것은 물론이다. 예를 들면, 상기한 실시예는 본 발명을 알기 쉽게 설명하기 위하여 상세히 설명한 것이고, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것은 아니다. 또한, 각 실시예의 구성의 일부에 대하여, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
본 발명은, 반도체 디바이스의 제조 공정에 있어서, 반도체 웨이퍼를 에칭 처리하는 공정에 적용할 수 있다.
1 : 처리실 2 : 웨이퍼
4 : 스테이지 5 : 샤워 플레이트
6 : 천판 10 : 플라스마
11 : 베이스 챔버 12 : 석영 챔버
14 : 조압 수단 15 : 배기 수단
16 : 진공 배기 배관 17 : 가스 분산판
25 : 고주파 컷 필터 30 : 정전 흡착용 전극
31 : 정전 흡착용의 DC 전원 38 : 칠러
40 : 제어부 41 : 연산부
50 : 매스 플로 컨트롤러 51 : 매스 플로 컨트롤러 제어부
52 : 밸브 62 : IR 램프
63 : 반사판 64 : IR 램프용 전원
70 : 열전대 71 : 열전대 온도계
74 : 광투과창 75 : 가스의 유로
78 : 슬릿판 92 : 광파이버
93 : 외부 IR광원 94 : 광로 스위치
95 : 광분배기 96 : 분광기
97 : 검출기 98 : 광멀티플렉서
100 : 플라스마 처리 장치 101, 601, 901, 1201 : 피에칭층
102, 602, 902, 1202 : 피에칭층 이외의 막(에칭하고 싶지 않은 층)
104, 604, 904, 1204 : 반응층
105 : 라디칼 106, 606, 906-1 : 데포막
107, 607, 907, 1207 : 기화물
608, 908-1, 908-2, 1208-1, 1208-2 : 기화물
1209 : 보호층 111-1, 111-2 : 표면의 거칠어짐

Claims (8)

  1. 진공 용기 내부의 처리실 내에 배치된 피처리 시료 상에 미리 배치된 적어도 2종류 이상의 복수의 막을 구비한 막 구조를 처리하는 피처리 시료의 처리 방법으로서,
    상기 처리실의 내부에 활성화된 입자를 공급해서 상기 복수의 막 중, 에칭하고 싶은 막의 표면에 상기 활성화된 입자를 흡착시키고 당해 에칭하고 싶은 막의 재료와 화합시켜서 반응층을 형성하는 흡착 공정과,
    상기 처리실의 내부에 공급한 상기 활성화된 입자 중 상기 복수의 막 중, 에칭하고 싶지 않은 막의 표면에 부착한 상기 입자를 포함하는 부착물을 상기 처리실 내에 산소를 공급해서 형성한 플라스마를 이용해서 제거하는 제거 공정과,
    상기 흡착 공정과 상기 제거 공정을 거친 상기 피처리 시료를 가열해서 상기 에칭하고 싶은 막의 상기 반응층을 탈리시켜서 제거하는 탈리 공정
    을 반복해서 상기 막 구조를 처리하는 것을 특징으로 하는 피처리 시료의 처리 방법.
  2. 제1항에 있어서,
    상기 탈리 공정에 있어서, 상기 처리실 내에 산소 가스를 공급해서 플라스마를 형성하면서 상기 피처리 시료를 가열하여 상기 에칭하고 싶은 막의 상기 반응층을 탈리시켜서 제거하는 것을 특징으로 하는 피처리 시료의 처리 방법.
  3. 제1항에 있어서,
    상기 에칭하고 싶지 않은 막이 Si 또는 SiO2 혹은 SiOC를 재료로서 포함하고, 상기 에칭하고 싶은 막이 N을 재료로서 포함한 막인 것을 특징으로 하는 피처리 시료의 처리 방법.
  4. 제1항에 있어서,
    상기 흡착 공정의 개시 전에 상기 막 중 상기 에칭하고 싶지 않은 막의 표면을 산화시켜서 산화막을 형성하는 산화 공정을 행하는 것을 특징으로 하는 피처리 시료의 처리 방법.
  5. 플라스마 발생실과,
    상기 플라스마 발생실과 접속해서 내부에 피처리 시료를 재치(載置)하는 재치대를 구비한 처리실과,
    상기 플라스마 발생실에 처리 가스를 공급하는 처리 가스 공급부와,
    상기 처리 가스 공급부에 의해 상기 처리 가스가 공급된 상기 처리실의 내부에 플라스마를 발생시키는 플라스마 발생부와,
    상기 처리실의 상기 재치대에 재치된 상기 피처리 시료를 가열하는 램프를 구비한 가열부와,
    상기 플라스마 발생부와 상기 재치대 사이에 설치된 슬릿판과,
    상기 처리실의 상기 재치대에 재치된 상기 피처리 시료를 냉각하는 가스를 상기 피처리 시료와 상기 재치대 사이에 공급하는 냉각 가스 공급부와,
    상기 처리 가스 공급부와 상기 플라스마 발생부와 상기 가열부와 상기 냉각 가스 공급부를 제어하는 제어부
    를 구비한 플라스마 처리 장치로서,
    상기 제어부는,
    상기 처리 가스 공급부를 제어해서 제1 처리 가스를 상기 플라스마 발생실에 공급한 상태에서 상기 플라스마 발생부를 제어해서 상기 플라스마 발생실의 내부에 상기 제1 처리 가스에 의한 플라스마를 발생시켜서 반응종을 생성하고, 상기 플라스마 발생실로부터 상기 처리실의 내부에 공급된 상기 반응종을, 상기 냉각 가스 공급부를 제어해서 냉각된 상기 피처리 시료 상에 미리 배치된 복수의 막에 부착시키고, 에칭하고 싶은 막의 표면의 재료와 반응시켜서 반응층을 형성하는 처리와,
    상기 처리 가스 공급부를 제어해서 상기 플라스마 발생실에 공급하는 가스를 상기 제1 처리 가스로부터 제2 처리 가스로 전환한 상태에서 상기 플라스마 발생부를 제어해서 상기 플라스마 발생실의 내부에 상기 제2 처리 가스에 의한 플라스마를 발생시켜서 상기 제2 처리 가스를 활성화하고, 상기 플라스마 발생실로부터 상기 처리실의 내부에 공급된 상기 활성화된 제2 처리 가스를 이용해서, 상기 냉각 가스 공급부를 제어해서 냉각된 상기 피처리 시료 상에서 상기 복수의 막 중, 에칭하고 싶지 않은 막의 표면에 부착한 상기 반응종을 제거하는 처리와,
    상기 가열부를 제어해서 상기 피처리 시료를 가열함에 의해, 상기 에칭하고 싶은 막 이외의 부분에 부착한 상기 반응종이 제거되고, 상기 에칭하고 싶은 막의 표면에 생성된 반응층을 기화시켜서 상기 에칭하고 싶은 막으로부터 탈리시키는 처리
    를 반복해서 실행하는 것을 특징으로 하는 플라스마 처리 장치.
  6. 제5항에 있어서,
    상기 재치대의 온도를 계측하는 온도 계측부를 더 구비하고, 상기 제어부는, 상기 온도 계측부에서 계측한 상기 재치대의 온도에 의거해서 상기 가열부에서 상기 피처리 시료를 가열하는 램프의 출력을 제어하는 것을 특징으로 하는 플라스마 처리 장치.
  7. 제5항에 있어서,
    상기 제어부는, 상기 에칭하고 싶은 막에 형성된 상기 반응층을 상기 에칭하고 싶은 막으로부터 이탈시키는 처리를 행할 때에, 상기 처리 가스 공급부를 제어해서 상기 플라스마 발생실에 공급하는 가스를 상기 제2 처리 가스로부터 제3 처리 가스로 전환한 상태에서 상기 플라스마 발생부를 제어해서 상기 플라스마 발생실의 내부에 상기 제3 처리 가스에 의한 플라스마를 발생시켜서 상기 제3 처리 가스를 활성화하고, 상기 플라스마 발생실로부터 상기 처리실의 내부에 상기 활성화된 제3 처리 가스가 공급된 상태에서 상기 가열부를 제어해서 상기 피처리 시료를 가열함에 의해, 상기 에칭하고 싶은 막 이외의 부분에 부착한 상기 반응종이 제거된 상기 복수의 막 중 상기 에칭하고 싶은 막에 형성된 상기 반응층을 상기 에칭하고 싶은 막으로부터 기화시켜서 이탈시키는 것을 특징으로 하는 플라스마 처리 장치.
  8. 제5항에 있어서,
    상기 제어부는, 상기 처리 가스 공급부와 상기 플라스마 발생부와 상기 냉각 가스 공급부를 제어해서 상기 에칭하고 싶은 막의 재료와 화합시켜서 상기 반응층을 형성하는 처리를 실행하기 전에, 상기 처리 가스 공급부와 상기 플라스마 발생부를 제어해서 상기 플라스마 발생실에 산소 가스를 공급해서 상기 산소 가스에 의한 플라스마를 발생시켜서 상기 산소 가스를 활성화하고, 상기 플라스마 발생실로부터 상기 처리실의 내부에 상기 활성화된 산소 가스가 공급된 상태에서 상기 가열부를 제어해서 상기 피처리 시료를 가열함에 의해, 상기 에칭하고 싶지 않은 막의 표면의 재료를 산화시켜서 산화막을 형성하는 것을 특징으로 하는 플라스마 처리 장치.
KR1020197022980A 2018-11-14 2018-11-14 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법 KR102286359B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/042106 WO2020100227A1 (ja) 2018-11-14 2018-11-14 プラズマ処理装置及びそれを用いた被処理試料の処理方法

Publications (2)

Publication Number Publication Date
KR20200060294A KR20200060294A (ko) 2020-05-29
KR102286359B1 true KR102286359B1 (ko) 2021-08-05

Family

ID=70731997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022980A KR102286359B1 (ko) 2018-11-14 2018-11-14 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법

Country Status (6)

Country Link
US (1) US11276579B2 (ko)
JP (1) JP6708798B1 (ko)
KR (1) KR102286359B1 (ko)
CN (1) CN111436219B (ko)
TW (1) TWI706461B (ko)
WO (1) WO2020100227A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220158930A (ko) * 2021-05-25 2022-12-02 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
WO2023058642A1 (ja) * 2021-10-06 2023-04-13 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084976A (ja) * 2015-10-28 2017-05-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875660B1 (ko) * 2006-05-02 2008-12-26 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
JP5128421B2 (ja) * 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
US20110256734A1 (en) * 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
JP6242095B2 (ja) * 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP2015185594A (ja) * 2014-03-20 2015-10-22 株式会社日立ハイテクノロジーズ エッチング装置
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9609730B2 (en) 2014-11-12 2017-03-28 Lam Research Corporation Adjustment of VUV emission of a plasma via collisional resonant energy transfer to an energy absorber gas
JP6625891B2 (ja) 2016-02-10 2019-12-25 株式会社日立ハイテクノロジーズ 真空処理装置
US10269566B2 (en) * 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
TWI689988B (zh) * 2016-07-21 2020-04-01 日商東京威力科創股份有限公司 半導體裝置之製造方法、真空處理裝置及基板處理裝置
JP6817752B2 (ja) 2016-09-09 2021-01-20 株式会社日立ハイテク エッチング方法およびエッチング装置
JP6827287B2 (ja) * 2016-09-28 2021-02-10 株式会社日立ハイテク プラズマ処理装置の運転方法
JP6820717B2 (ja) * 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
JP6820775B2 (ja) * 2017-03-17 2021-01-27 株式会社日立ハイテク エッチング方法及びプラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084976A (ja) * 2015-10-28 2017-05-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法

Also Published As

Publication number Publication date
US11276579B2 (en) 2022-03-15
CN111436219A (zh) 2020-07-21
TW202018812A (zh) 2020-05-16
KR20200060294A (ko) 2020-05-29
WO2020100227A1 (ja) 2020-05-22
JP6708798B1 (ja) 2020-06-10
US20210366721A1 (en) 2021-11-25
CN111436219B (zh) 2023-09-19
TWI706461B (zh) 2020-10-01
JPWO2020100227A1 (ja) 2021-02-15

Similar Documents

Publication Publication Date Title
JP6963097B2 (ja) プラズマ処理方法
US11915939B2 (en) Semiconductor fabricating method
KR102149244B1 (ko) 에칭 처리 방법 및 에칭 처리 장치
KR102286359B1 (ko) 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법
TWI758640B (zh) 蝕刻方法及電漿處理裝置
KR102306371B1 (ko) 플라스마 처리 장치 및 그것을 이용한 시료의 처리 방법
KR102575369B1 (ko) 반도체 제조 방법 및 반도체 제조 장치
JP7307861B2 (ja) 半導体製造方法及び半導体製造装置
WO2022224412A1 (ja) エッチング方法
WO2023209982A1 (en) Etching method
TW202318507A (zh) 蝕刻方法和蝕刻設備
KR20240028972A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right