TW202318507A - 蝕刻方法和蝕刻設備 - Google Patents

蝕刻方法和蝕刻設備 Download PDF

Info

Publication number
TW202318507A
TW202318507A TW111130566A TW111130566A TW202318507A TW 202318507 A TW202318507 A TW 202318507A TW 111130566 A TW111130566 A TW 111130566A TW 111130566 A TW111130566 A TW 111130566A TW 202318507 A TW202318507 A TW 202318507A
Authority
TW
Taiwan
Prior art keywords
etching
plasma
wafer
carbide film
reactive species
Prior art date
Application number
TW111130566A
Other languages
English (en)
Inventor
氏翠兒 阮
石川健治
堀勝
篠田和典
濱村浩孝
Original Assignee
日商日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立全球先端科技股份有限公司 filed Critical 日商日立全球先端科技股份有限公司
Publication of TW202318507A publication Critical patent/TW202318507A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一種對比於氮化鈦鋁膜選擇性移除碳化鈦鋁膜的方法，該方法藉由使用近大氣壓力電漿作為富非鹵素自由基源，從Ar和液態蒸氣中生產各種自由基(如NH、H、CH x、N、Ar、OH、O)，用於膜表面改質。改質層能夠形成揮發性產物，其可以藉由加熱輕鬆被移除。

Description

蝕刻方法和蝕刻設備
本發明係有關一種金屬碳化物膜的蝕刻方法及蝕刻設備。
半導體工業中三維(3D)裝置的先進製造需要控制由含鈦化合物所製成的多個金屬閘極材料的等向性蝕刻。控制對暴露材料具有高選擇性的介電質、半導體和金屬的等向性蝕刻扮演重要的角色。金屬閘極的選擇性蝕刻對於邏輯裝置中多個金屬閘極圖案化是個挑戰。
TiAlC屬於高熔點、高硬度、高耐磨材料，可用於邏輯半導體裝置的鰭式場效電晶體(FET)中的功函數金屬的多層結構。關於將這種材料(例如H 2O 2混合物)濕蝕刻的報導很少。例如，為了移除蝕刻停止層(例如TaN或HfO 2)上的目標金屬層(例如TiN或TiAlC)，應用了使用H 2O 2混合物的等向性濕蝕刻；然而，由於金屬可移除性差，長時間濕蝕刻會損壞被遮罩的裝置上的金屬閘極。這將導致圖案化遮罩下方的金屬膜發生明顯的橫向蝕刻，從而導致大的N/P邊界偏移。在最壞的情況下，被遮罩的裝置上的金屬閘極會被濕蝕刻損壞。另外，由沖洗液的表面張力所引起的圖案塌陷隨著圖案的微細化而出現。隨著3D元件結構的製造製程和加工尺寸的微細化，強烈要求發展一種在原子層級別中對下伏膜需要具有高選擇性和等向性以及加工尺寸可控性高的高性能蝕刻方法。
在相關技術中，US 2015/0132953 A1(PTL 1)中揭露了使用過氧化物混合物來蝕刻可含有鋁的碳化鈦。在該方法中，在溫度為25℃的氨、過氧化物和水的混合液中，可以得到TiC對TiN的選擇性最大，此時TiC的蝕刻速率為8.6nm/min。
引用清單 專利文獻 PTL 1：US 2015/0132953 A1
技術問題 三元材料TiAlC的乾蝕刻尚未發展。電漿蝕刻有可能蝕刻這種TiAlC材料；然而，在考慮蝕刻速率的平衡時，不僅對單個元素而且對二元鍵結和三元鍵結來說，蝕刻具有不同性質的三元材料是一種挑戰。考慮到揮發性產物，氯/溴/碘電漿在較低溫度下可形成揮發性產物，如TiCl 4或AlCl 3；然而，基於氯/溴/碘的氣體具有腐蝕性和毒性，這需要對系統設置和安全態樣進行深入考慮。與氯電漿相比，氟電漿在電漿蝕刻中更受歡迎。然而，可由氟電漿形成的AlF 3化合物是非揮發性產物，需要額外的配位基交換步驟才能形成揮發性產物。因此，尋找一種非氯/氟電漿化學物質來蝕刻TiAlC是一種挑戰。
在下一代3D鰭形場效電晶體的閘極電極加工中，強烈希望發展一種對下伏膜具有高選擇性和等向性以及在原子層級別上具有高加工尺寸可控性的高性能蝕刻方法。
問題的解決方案 本發明人一直在發展一種新的乾蝕刻方法，稱為近大氣壓力電漿增強原子層蝕刻(ALE-nAPP)，用於以液體源的蒸氣注入來對金屬碳化物進行等向性蝕刻。
雖然真空電漿對氣體化學物質有很好的控制，並且可能在表面改質製程中提供高能物種，但由於設備尺寸的小型化以及製造成本和能耗的降低，大氣壓力電漿(APP)已經得到了深入的研究。電漿是可見光和紫外線範圍內的離子、自由基、電子激發粒子和光子的來源。離子或帶電粒子的壽命很短，難以到達遠離電漿源的基板表面，而自由基則更穩定，能夠在流動的氣體中或藉由擴散來傳播很長的距離。這些自由基在控制3D多層半導體裝置的等向性蝕刻方面扮演重要的角色。與最大電子密度為10 12cm -3的低壓電漿相比，APP可以產生高電漿密度 (10 13-16cm -3)。因此，與低壓電漿相比，來自APP的自由基數量可被產生超過1000倍。
這裡應用了連續蝕刻和原子層蝕刻的技術。至於原子層蝕刻，可以採用循環蝕刻，以自限方式選擇性地移除一層膜，對比於其他膜。在表面改質製程中，應控制可見光和紫外範圍內的離子、自由基、電子激發粒子和光子的通量和能量。在這裡，自由基更穩定，能夠在流動的氣體中或藉由在該設備中的擴散來傳播很長的距離。近大氣壓力電漿具有高電子密度(10 14cm -3)，產生高自由基密度。與低壓電漿(電子密度最大10 12cm -3)相比，近大氣壓力電漿可以在遠程區的大面積區域來產生高電漿密度(10 13-15cm -3)。可作為共反應物或蝕刻劑物種的富自由基源提高了與樣品表面的反應速率。
將液體源所產生的蒸氣注入到與樣品表面接觸的電漿中，以對TiAlC膜進行表面改質。藉由使用Ar氣體/蒸發液體混合物，產生用於TiAlC膜的表面改質的電漿，這可以降低頂層的表面結合能，並且可以藉由額外的步驟更容易地將其移除。該實驗使用Ar/液體蒸氣電漿進行，以產生反應性物種，例如Ar、NH、OH、H、CH x、N 2和O自由基。
其表明當使用H 2O或H 2O 2/H 2O混合物時，形成Al和Ti的氫氧化物以及移除TiC和AlC來對TiAlC表面進行改質。在使用含氨液體蒸氣電漿的情況下，可以進行氮化。可以在電漿暴露步驟期間或藉由附加步驟移除具有不同性質的改質層，具體取決於每種應用。如圖18和圖19所繪示，由於產生揮發性產物，含有NH-H(CH x)的電漿顯示出對TiN進行選擇性蝕刻的高潛力。
以與原子層蝕刻類似的方式，以藉由附加步驟移除具有較低表面結合能的改質層可。與低壓電漿相比，nAPP在樣品表面的反應化學物質帶來了化學動力學的巨大差異。可作為共反應物或蝕刻劑物種的富自由基源提高了與樣品表面的反應速率。因此，ALE-nAPP為發展用於等向性和選擇性蝕刻的高性能蝕刻方法之前景提供了開端。
本發明的目的是提供一種金屬碳化物膜如碳化鈦鋁膜或碳化鈦膜的蝕刻方法和蝕刻設備，它們能夠在原子層級別中藉由不同的氣體/蒸氣化學物質進行高選擇性蝕刻和高加工尺寸可控性。本發明的目的和新特徵將從本說明書和圖式的描述中變得明顯。
為了實現上述目的，例如，採用了所附請求項中描述的組態和程序。
本申請包含複數個解決上述問題的手段，其一個示例是用於蝕刻碳化鈦鋁膜的蝕刻方法，包含：產生高密度反應性物種的第一製程，其包括各種液體蒸氣混合物(氨、過氧化物、乙醇、去離子水)在不同工作壓力、基板溫度和不同設計的液體蒸氣管線下使用Ar氣體來處理材料，例如碳化鈦鋁膜；真空加熱處理過的材料的第二製程，以移除第一製程所形成的碳化鈦鋁膜的表面上的表面反應層，如圖6所繪示。如圖7所繪示，此處展示了使用氨電漿化學物質在TiAlN、TiN、AlN上設計的TiAlC選擇性蝕刻製程，在第一次電漿處理後可能僅從TiAlC改質表面產生揮發性產物。
此外，提供了一種蝕刻碳化鈦鋁膜的設備，包含：富自由基電漿源、處理腔室；工件，其被提供在該處理腔室中，以及在表面的至少一部分上包含氮化鈦鋁膜；裝載工件於其上的載物台；將處理腔室的壓力從大氣壓力降低到中壓的真空乾泵；加熱單元，其加熱工件以移除在碳化鈦鋁膜的表面上與包含OH、NH、H、CH x、N 2、Ar自由基的反應性物種形成的表面反應層。 發明的有益效果
藉由在本說明書中揭露的本發明的代表性構造獲得的效果如下。根據本發明，可以提供一種針對等向性蝕刻以高表面反應性用富自由基源對氮化鈦鋁進行乾蝕刻和藉由不同的表面反應化學物質在碳化鈦鋁膜上方高選擇性蝕刻的技術。可以使用氨或N 2和H 2的混合物來代替使用氟或高腐蝕性鹵素基化學物質。該方法可應用於氮化物(TiN、AlN)上方的其他碳化物(TiC、AlC)的其他選擇性蝕刻。
本發明人已嘗試藉由使用各種氣體來蝕刻碳化鈦鋁膜。結果，他們獲得了以下發現。
(1)為了將蝕刻化學物質從濕製程轉移到乾製程，使用浮動線輔助電感耦合電漿(FW-ICP)製備各種電漿化學物質，包含各種液體蒸氣和氣體，以形成各種自由基物種。
(2)不同自由基處理時TiAlC表面上發生高度表面反應。成功地被生產TiAlC表面的改質。如果晶圓的溫度足夠高以使揮發性產物解吸，則可以在自由基處理步驟期間移除改質層。如果晶圓的溫度不足以解吸揮發性產物，則可以藉由額外的退火或離子轟擊潛在的揮發性產物來移除改質層。
(3)使用非鹵素基氣體。提出了非鹵素電漿用於藉由氫-氮電漿在金屬氮化物(TiAlN、TiN、AlN)上選擇性蝕刻金屬碳化物(TiAlC、TiC、AlC)。
本發明是基於新發現而完成的。具體而言，藉由向碳化鈦鋁膜的表面供應OH、NH、H、O、N、CH x等反應性物種來形成表面反應層。工作壓力控制在0.5 kPa到10 kPa之間。基板溫度控制在100℃(不使用加熱器)至350℃。此外，基於NH-CH電漿的反應性物種的控制，與金屬氮化物相比，可能具有對金屬碳化物進行高選擇性蝕刻的潛力。
根據本發明的蝕刻技術，藉由使用富自由基電漿源FW-ICP，可以與自由基發生高度表面反應，從而實現自限態樣。這有可能發展一種用於等向性和選擇性蝕刻的高性能蝕刻方法的ALE-nAPP。
在下文中，將結合附隨圖式以實施方式對本發明進行詳細描述。此外，在用於描述實施方式的所有圖式中，將對具有相同功能的構成元件賦予相同的標號，並且將不再重複其重複描述。此外，在用於描述實施方式的圖式中，即使在平面圖中，為了容易理解構造，也可以給出影陰線。
＜濕製程的參考＞ 本節描述了一個示例，其中研究了TiAlC的濕蝕刻化學物質，使用過氧化物(30 wt%)、鹽酸溶液(36 wt%)、氫氧化銨(29 wt%)和去離子水的各種液體混合物。
圖1是繪示藉由X射線光電子能譜評估的矽基板上35 nm TiAlC膜中原子濃度的深度分佈的視圖，其中在3 KeV、1 μA下進行Ar濺射，濺射面積為2 mm × 2 mm。1.5分鐘後移除了具有約40%氧原子濃度的天然氧化物(Al-O、Ti-O、C=O)層。Ti：Al：C：O的比例約為28：22：40：10。即使在移除天然氧化物之後，TiAlC膜內部也存在約10%的氧氣。在TiAlC膜和Si基板表面之間的界面處氧濃度增加到20%，用於Si-O-C鍵結。
圖2A至2E是繪示在各種溶液中濕化學蝕刻之前和之後TiAlC膜的橫截面掃描式電子顯微鏡影像的視圖：(圖2A)原始TiAlC，(圖2B)用H 2O 2溶液蝕刻5分鐘，(圖2C)用HCl/H 2O 2/H 2O(1：1：6)蝕刻10分鐘，(圖2D)用HCl/H 2O 2(10：1)蝕刻10分鐘，和(圖2E)用NH 4OH/H 2O 2/ H 2O(2.2：3：52)蝕刻10分鐘。使用H 2O 2溶液或使用氫氧化銨或HCl與H 2O 2的稀釋混合物(其中HCl/H 2O 2/H 2O的體積比為1：1：6)不會發生蝕刻。使用HCl/H 2O 2(10：1)的混合物可以獲得0.8 nm/min的低蝕刻速率。使用NH 4OH/H 2O 2/ H 2O(2.2：3：52)可以獲得2.3 nm/min的更高蝕刻速率。
圖3是繪示在NH 4OH/H 2O 2/H 2O(2.2：3：52)液體混合物中TiAlC膜的厚度作為蝕刻時間的函數的視圖。當蝕刻時間從5分鐘增加到15分鐘時，蝕刻速率從4.9 nm/min降低到2.1 nm/min，這是由於在TiAlC表面上形成的C-C層以及當TiAlC膜厚度減小時Al濃度降低(表1)。表1顯示了由NH 4OH/H 2O 2/H 2O(2.2：3：52)液體混合物蝕刻的TiAlC和表面層的膜厚度。表1的膜厚使用橢圓偏光計進行評估。在TiAlC膜和Si基板之間的界面處用於Si-O-C的蝕刻停止。
Figure 02_image001
圖4是繪示在室溫下在NH 4OH/H 2O 2/H 2O(2.2：3：52)液體混合物中濕化學蝕刻後在TiAlC膜表面上使用鋁的Kα射線獲得的X射線光電子光譜的視圖。Ti 2p和Al 2p在蝕刻5分鐘後顯著減少，而C-C鍵結(C 1s)迅速增加。這表明TiAlC中C的C-C鍵結不能溶解在NH 4OH/H 2O 2/H 2O液體混合物中。蝕刻5分鐘後，可以在(N 1s)光譜中找到N-H和C-N峰。
TiAlC膜的濕化學蝕刻為TiAlC膜乾蝕刻的發展帶來了潛在的化學反應。H、N和O是NH 4OH/H 2O 2/H 2O液體混合物或它們的組合中所包含的元素，例如NH x、CH 3、OH、CN，可以作為TiAlC電漿蝕刻中的反應性物種的候選者。
＜示例製程1＞ 將參照圖5至圖7描述本發明的最佳示例。將描述設計矽晶圓上碳化鈦鋁膜的乾電漿蝕刻製程的示例，以及選定電漿化學物質，用於比金屬氮化物(TiAlN、TiN、AlN)高的金屬碳化物(TiAlC、TiC、AlC)的選擇性。晶圓將在腔室中藉由使用富自由基電漿源(nAPP)導入具有自由基產生的液體蒸氣進行處理。含氫和含氮自由基可以改質金屬碳化物以形成金屬氮化物，同時形成金屬-氮結合的碳氫化合物，這些碳氫化合物藉由加熱晶圓而被解吸。自由基改質和移除金屬有機揮發物的循環可以選擇性地僅蝕刻金屬碳化物，對比於金屬氮化物。
在說明最佳示例之前，將描述乾電漿蝕刻方法的基本製程。圖5是繪示使用H 2電漿對TiAlC進行電漿蝕刻的示例的視圖。氫自由基可以滲透到TiAlC表面來形成CH 3基團。這有可能產生揮發性產物Al x(CH 3) 3x。因此，可以藉由用表面加熱製程或離子轟擊將含氫自由基照射優化來蝕刻碳化鋁的二元合金。但是，考慮到非等向性蝕刻，Ti(CH 3) x化合物不穩定並且可能逆轉為TiC，TiC是非揮發性產物並且難以藉由加熱移除。因此，在本發明之前，任何三元或多元素金屬碳化物都沒有藉由任何乾蝕刻方法進行化學蝕刻。
作為認真研究的結果，我們發明了一種針選擇性地蒸發碳化鈦的方法，對比於氮化鈦。重要的是使用在氨蒸氣注入的高密度電漿中產生的高密度自由基。此外，為了提高處理速度，最好在近大氣壓力壓力下進行該製程，並進行一個表面改質循環，以形成解吸前體，然後藉由加熱基板或離子轟擊移除改質層。詳情如下。
圖6是繪示使用富N-H(CH x)自由基源和藉由加熱或離子轟擊移除的改質層的TiAlC材料的電漿蝕刻製程的設計示例的視圖。反應性自由基可由NH 4OH蒸氣電漿、C nH 2n+1OH/NH 4OH蒸氣電漿(n＜=10)、NH 3電漿、H 2/NH 3電漿、N 2/NH 3電漿或N 2/H 2電漿或其混合物產生。當考慮等向性蝕刻或離子轟擊時，藉由加熱，改質層可以是揮發性的，例如Al(CH 3) 3及其二聚體或三聚體Ti(N(CH 3) 2) 4、Ti(OC nH 2n+1) 4。富自由基源可與TiAlC表面反應以形成自限反應。因此，從形成改質層、自限、以及藉由加熱移除改質層的製程，每個循環都可以被精確控制。這有潛力發展藉由使用近大氣壓力電漿的原子層蝕刻(AlE-nAPP)。
相反，氮化物表面將進一步僅發生氮化。這意味著選擇性移除碳化物，對比於氮化物。圖7是繪示使用N-H(CH x)自由基源將在TiAlN、TiN、AlN上方的TiAlC選擇性電漿蝕刻的示例的視圖。藉由使用與TiAlN材料相同的蝕刻製程，可以形成TiAlNH x。然而，該改質層難以藉由加熱揮發。
表面改質包括氧化、氫化、碳化和氮化，以在TiAlC表面形成Al-CH 3、Ti-N-CH 3或Ti-O-C nH 2n+1鍵結，對形成Al(CH 3) 3等揮發性產物和其二聚體或三聚體，Ti(N(CH 3) 2) 4，Ti(OC nH 2n+1) 4扮演重要的角色。這些改質表面可以藉由加熱或離子轟擊被移除。考慮到等向性蝕刻，氣動生熱是較佳的。藉由使用N-H(CH x)自由基源以形成非揮發性產物(TiAlNH x)可獲得在TiAlN、TiN、或AlN上對TiAlC進行選擇性電漿蝕刻。可以藉由富自由基源nAPP獲得形成具有自限效應的改質層。藉由加熱移除改質層可以對每個循環進行精確控制。這能夠發展藉由使用近大氣壓力電漿的原子層蝕刻(AlE-nAPP)。
原子層蝕刻的蝕刻機制與連續蝕刻的蝕刻機制相同。差異是由於形成改質表面的溫度造成的。較低的溫度，例如從-40℃到80℃，會導致原子層蝕刻。較高的溫度，例如從100℃到300℃會導致連續蝕刻，因為改質層的形成和移除都是平行進行的。
＜示例製程2＞ 將參照圖8至圖12描述第二實施方式。將描述藉由使用Ar/液體蒸氣電漿對矽晶圓上的碳化鈦鋁膜進行乾電漿蝕刻的發展示例。在該實施方式中，液體蒸氣由過氧化物溶液或NH 4OH/H 2O 2/H 2O的混合物所產生。在FW-ICP系統中，Ar電漿用於解離液體蒸氣以產生反應性物種。壓力範圍為0.5 kPa至70 kPa，溫度範圍為145℃至300℃。在較長的工作距離或較低的VHF功率下，它可能會將溫度降低到145℃以上。
圖8是使用帶有液體源的蒸氣注入的浮動線輔助感應耦合電漿的蝕刻設備的示意性橫截面視圖。電漿源由一個500毫米高的放電石英管101(I形)組成，其中有一個三匝Cu線圈102和一根長浮動金屬線103放置在裡面。使用VHF功率供應104(100MHz)產生電漿130。使用兩個厚度為0.3mm的銅箔105a、105b連接在功率供應104的匹配電路106的輸出和Cu線圈102之間。藉由循環來自冷卻系統的電絕緣冷卻劑來冷卻Cu線圈102。放電管101與製程腔室110和乾泵111連接。長浮動金屬線103(長度超過130毫米)旨在藉由增強遠程區的電場來改善遠程區(下游)的電漿產生。浮動金屬線103被保護材料覆蓋以避免與電漿物種的化學反應。主要氣體和液體蒸氣藉由兩條氣體管線(上游管線和下游管線)流入反應區。液體蒸氣流量率可以藉由額外的Ar氣體流或藉由加熱液罐107或罐107和主腔室110之間的壓力差來控制。將樣品120放置在加熱載物台121上。
圖9是在下游區以下蒸氣注入液體源之使用浮動線輔助電感耦合電漿的蝕刻設備的示意性橫截面視圖。在Ar電漿用於解離液體蒸氣以產生反應性物種之下游區注入液態蒸氣。
圖10是繪示藉由Ar電漿(上游)與Ar/H 2O 2/ H 2O蒸氣在(a)145℃和(b)300℃的基板溫度在100 W和10 kPa下獲得的電漿的光發射光譜和照片影像的視圖。藉由對液體使用額外的Ar流來控制液體蒸氣，並將罐加熱到80℃。除Ar物種外，還可以在電漿中檢測到OH、H α和O自由基。在使用加熱器將基板溫度控制在300℃的情況下，由於一些水分子從基板和腔室壁上被解吸，因此OH和H α的強度增加。
圖11是繪示用Ar電漿(上游)和Ar/NH 4OH/ H 2O 2/H 2O下蒸氣在各種條件下獲得的電漿的光發射光譜和照片影像的視圖：(a)100 W，0.85 kPa、(b)150 W，10 kPa、和(c)100 W、70 kPa。該混合物含有過氧化物(30 wt%)、鹽酸溶液(36 wt%)、氫氧化銨(28 wt%)和去離子水。NH 4OH/H 2O 2/H 2O液體混合物的體積比為2.1：3.1：52。當壓力降低時，電漿膨脹得更大。在高壓(70 kPa)下，OH強度相當微弱，沒有檢測到明顯的NH峰。除了OH、H α和O，當壓力降低到10 kPa和0.85 kPa時，可以檢測到NH峰。在此設置中，OH強度比NH強度強得多。
圖12是繪示在各種基板溫度暴露於由Ar電漿(上游)和Ar/H 2O 2/H 2O或Ar/NH 4OH/H 2O 2/H 2O蒸氣(下游)所產生的電漿20分鐘之前和之後在TiAlC膜的表面所獲得的X射線光電子能譜的視圖。Ti-C、Al-C、和C=O峰消失，表明TiAlC中的碳可以被所有Ar/液體蒸氣電漿蝕刻。由於Ti-OH和Al-OH的形成，Ti-O和Al-O峰左移。可以檢測到微弱的NH峰。
在這種設置中，與NH自由基相比，OH和O自由基更佔優勢。結果，可以蝕刻來自TiAlC的C，同時形成具有少量N濃度的氫氧化物，例如TiO xN y(OH) z和AlO xN y(OH) z。
＜示例製程3＞ 將參照圖13至圖19描述第三實施方式。將描述藉由在FW-ICP中使用上Ar/液體蒸氣電漿對矽晶圓上的碳化鈦鋁膜進行乾電漿蝕刻的發展示例。液體蒸氣源的選擇可以改變自由基的組成。基本上，水蒸氣是OH自由基的來源，而氨蒸氣是NH自由基的來源。為了監測光發射光譜，可以控制成分並將其用於優化改質製程以匹配任何成分形式的Ti-Al-C膜。
圖13是以上蒸氣注入液體源之使用浮動線輔助電感耦合電漿的蝕刻設備的示意性橫截面視圖。Ar/液體蒸氣電漿沿放電管101產生。液體蒸氣由去離子水、氫氧化銨(28 wt%)和2 mol/l乙醇銨溶液的各種混合物產生。此外，還使用H 2氣和N 2/NH 3混合氣。壓力範圍為0.65 kPa至10 kPa，溫度範圍為150℃至330℃。
圖14是繪示用(a)Ar/H 2O電漿、(b)Ar/ NH 4OH/H 2O電漿、(c)Ar/NH 4OH，在100W、0.65kPa、150℃下產生的電漿的光發射的視圖。具有不同液體蒸氣混合物的各種電漿顏色。與Ar發射相比，強OH、NH、H α發射線被檢測到。OH/NH的強度可以藉由不同的液體混合物來控制。H β和N 2(大約370nm)也被檢測到。在此設置中可以產生更高密度的反應性自由基物種。
圖15是繪示在TiAlC膜的表面上暴露於由(a)Ar/H 2O電漿、(b)Ar/NH 4OH/H 2O電漿、(c)Ar/NH 4OH，以100W、0.65 kPa、150℃、10分鐘所產生的電漿之前和之後所獲得的X射線光電子光譜的視圖。以與下液體蒸氣設置類似的方式，與Ti-C、Al-C和TiAlC表面的C=O鍵結中的碳被所有Ar/液體蒸氣電漿蝕刻，但最高速率是在只有H 2O蒸氣的情況下。在氫氧化銨混合物的情況下可以形成N-H鍵結。在僅使用Ti-N比Al-N強度非常強的氫氧化銨蒸氣的情況下發生氮化。當使用氫氧化銨蒸氣電漿與水蒸氣或氫氧化銨/水混合物蒸氣時，Ti 2p的形狀完全不同。與原始樣品相比，在使用氫氧化銨蒸氣的情況下，C 1s表現出相同的趨勢，表明在TiAlC表面上仍然存在C-C和碳化物鍵結。這顯示了生產揮發性產品如Al x(CH 3) 3x和Ti(N x(CH 3) y) z的潛力。
圖16是繪示用在各種條件下所獲得的Ar/NH 4OH蒸氣所產生的電漿的光發射的視圖：(a)100 W，10 kPa，300℃、(b)100 W，0.65 kPa，320℃、和(c)100 W，0.65 kPa，330℃，液罐溫度80℃。當壓力從10 kPa降低到1 kPa時，電漿體積會擴大。在光譜中檢測到NH、H β、H α發射線。將罐加熱時NH自由基強度增加，在0.65 kPa時也能檢測到CN自由基。在10 kPa的電漿中檢測到微弱的OH自由基。
圖17是繪示在不同條件下暴露於電漿20分鐘之前和之後在TiAlC膜的表面上獲得的X射線光電子光譜的視圖：(a)10 kPa，300℃、(b)0.65 kPa，320℃、和(c)0.64 kPa，330℃，液罐溫度80℃。在較低的壓力(0.65 kPa)和較高的罐加熱溫度(80℃)下，TiAlC的氮化發生更明顯。氧化物(氫氧化物)或氮化物的形成是OH(或O)和NH比例的結果。極少量的O(或OH)會導致Ti-C、Al-C鍵結中的C被移除。因此，為了控制Al x(CH 3) 3x和Ti(N x(CH 3) y) z等揮發性產物的形成，CH x鍵結和Ti-N x-CH y鍵結的形成很重要。
表2給出了TiAlC膜的膜厚度以及使用Ar/H 2O、Ar/NH 4OH/H 2O、Ar/NH 4OH液體混合物對TiAlC膜進行連續電漿蝕刻的結果。藉由使用橢圓偏光計評估膜厚度。在不使用額外加熱步驟的情況下，檢測到TiAlC膜的蝕刻速率分別為Ar/H 2O的0.14 nm/min、Ar/NH 4OH/H 2O的0.17 nm/min和Ar/NH 4OH的0.17 nm/min。
Figure 02_image003
為了獲得碳前體的濃度，烴源可以增加其CH、CN和C 2自由基的密度。這些碳自由基增強了富碳揮發性產物的形成。圖18是繪示用(a)Ar/H 2/N 2/NH 3在1.15 kPa，基板溫度290℃和(b)Ar/NH 4OH/C 2H 5OH在0.84 kPa，基板溫度260℃所產生的電漿的光發射的視圖。在使用Ar/ H 2/N 2/NH 3的情況下檢測到非常強的N 2分子自由基。NH發射線在光譜中與N 2SPS重疊檢測。在使用Ar/NH 4OH/ C 2H 5OH的情況下，檢測到CH、C 2史萬(swan)、H β發射線。檢測到微弱OH自由基，沒有發現明顯的NH發射線。
圖19是繪示在暴露於由(a)Ar/H 2/N 2/NH 3在1.15 kPa，基板溫度290℃，20分鐘、和(b)Ar/NH 4OH/ C 2H 5OH，在0.84 kPa，基板溫度260℃，10分鐘所產生的電漿之前和之後在TiAlC膜的表面上所獲得的X射線光電子光譜的視圖。在使用Ar/H 2/N 2/NH 3電漿的情況下發生氮化。與原始樣品相比，在使用Ar/NH 4OH/C 2H 5OH電漿帶有更強TiC和AlC峰的情況下發生碳化。Ar/NH 4OH/C 2H 5OH電漿時，檢測到一個微弱的Ti-N峰。應控制形成CH x鍵結和Ti-N x-CH y鍵結的NH 4OH和C 2H 5OH的比例以獲得揮發性產物。
＜300mm晶圓應用示例＞ 將參照圖20至圖22給出一個實施方式的描述。本實施方式對應於使用由包含NH 4OH的混合物的蒸氣的電漿產生的反應性物種，並在用於300-mm晶圓的電漿處理設備中選擇性地蝕刻金屬氮化物膜上的金屬碳化物膜的示例。
將描述對如上所述的含有碳化鈦鋁的膜進行蝕刻的電漿處理設備。圖20是繪示電漿處理設備100的示意性組態的截面視圖。
處理腔室1由基底腔室11構成；晶圓載物台4(以下稱為載物台4)，其上被放置有作為待處理樣品的晶圓2，被放置在處理腔室1中。包含石英腔室12、ICP線圈34和高頻電功率供應20的電漿源設置在容器60中，容器60設置在基底腔室11之上。在該示例中，電感耦合電漿(ICP)電性放電方法用於電漿源。產生電漿的高頻電功率供應20透過匹配單元22連接到圓柱形石英腔室12外部的ICP線圈34。作為高頻電功率的頻率，使用13.56MHz等數十MHz的頻帶。
頂板6設置在石英腔室12的上部。噴淋板5設置在頂板6中。氣體分散板17設置在頂板6之下。處理氣體從氣體分散板17的外周圍導入處理腔室1內。
處理氣體的供應流量率由針對處理氣體中的每種氣體設置的質量流量控制器50來調整。圖20繪示了使用Ar、N 2和O 2作為處理氣體的示例。然而，處理氣體中的氣體類型不限於此。
另一方面，當NH 4OH和H 2O 2和H 2O的混合物的蒸氣被使用作為蝕刻氣體時，使用水溶液。為此，蒸氣供應器47使該水溶液蒸發。蒸氣供應器47包含容納水溶液的槽45。藉由覆蓋槽45周圍的加熱器46對水溶液進行加熱，並使用質量流量控制器50-1供應Ar氣，從而使槽45的上部充滿液體錯合劑的蒸氣。以藉由質量流量控制器50-6所控制的產生的蒸氣的流量率將所產生的蒸氣導入處理腔室1中。當蒸氣沒有被導入處理腔室1時，閥門53和54被關閉，並且從處理腔室1切斷水溶液。
真空排氣管16連接到泵15以降低處理腔室1的下部處的壓力。泵15例如由渦輪分子泵、機械增壓泵或乾泵所組態。為了調整處理腔室1或石英腔室12內的電性放電區3的壓力，在泵15的上游設置有壓力調整機構14。壓力調節機構14、泵15和真空排氣管16統稱為排氣機構。載物台4被提供有O形環81，O形環81在載物台4和基底腔室11的底表面之間進行真空密封。
加熱晶圓2的紅外(IR)燈單元設置在載物台4和構成ICP電漿源的石英腔室12之間。IR燈單元主要包含IR燈62、反射IR光的反射板63和IR光透光窗74。環形(圓形)燈被使用作為IR燈62。從IR燈62發出的光(電磁波)是主要包含從可見光到紅外光區中的光的光(這裡稱為IR光)。在該示例中，IR燈62包含三個輪次的IR燈62-1、62-2和62-3。然而，IR燈62可以包含用於兩輪次或四輪次的IR燈。向下(在晶圓2的放置方向)反射IR光的反射板63設置在IR燈62之上。
IR燈電功率供應64連接到IR燈62。高頻截止濾波器25設置在IR燈電功率供應64和IR燈62之間。高頻截止濾波器25防止用於產生由高頻電功率供應20所生產的電漿的高頻電功率的雜訊流入IR燈電功率供應64。IR燈電功率供應64具有獨立控制向各IR燈62-1、62-2、62-3供應的電功率的功能，能夠調整晶圓2的熱量的放射狀分佈。
在本例中，由於供應到石英腔室12的氣體流入處理腔室1，因此在IR燈單元的中央形成有氣體流路徑75。氣體流路徑75被提供有狹縫板(離子遮蔽板)78，其遮蔽石英腔室12內產生的電漿中的離子和電子，並且僅傳輸中性氣體或中性自由基以照射晶圓2。狹縫板78包含複數個洞。
另一方面，在載物台4上形成有冷卻載物台4的冷媒流路徑39。冷媒由冷卻器38所供應並循環。為了藉由靜電引力將晶圓2固定到載物台4，在載物台4中嵌入用於靜電引力的電極30，它們是板狀電極板。用於靜電吸附的DC電功率供應31分別與用於靜電吸的電極30連接。
為了有效地冷卻晶圓2，可以在載物台4和放置在載物台4上的晶圓2的背表面之間供應He氣(冷卻氣體)。載物台4的表面(晶圓的放置面)塗有聚醯亞胺等樹脂，即使在操作用於靜電吸附的電極30進行加熱和冷卻的同時晶圓2被靜電吸引，晶圓2的背表面也不會損壞。測量載物台4的溫度的熱電偶70設置在載物台4內部並連接到熱電偶溫度計71。
光纖92-1和92-2設置在三個位置以測量晶圓2的溫度，即，靠近放置在載物台4上的晶圓2的中心部分的位置、在徑向方向上靠近晶圓2的中間部分的位置、靠近晶圓2的外周圍的位置。光纖92-1將來自外部IR光源93的IR光引導至晶圓2的背表面，使IR光照射晶圓2的背表面。另一方面，光纖92-2收集由光纖92-1發射的IR光中穿過晶圓2或在晶圓2上反射的IR光，並將透射的或反射的IR光傳輸到分光儀96。
即，由外部IR光源93所產生的外部IR光被傳輸到打開和關閉光路徑的光路徑開關94。之後，外部IR光被光分配器95分支成複數條光(在這種情況下為三條)，並且複數條IR光透過三條光纖92-1照射晶圓2背表面的各個位置。由晶圓2吸收或反射的IR光藉由光纖92-2被傳輸到分光儀96，並藉由檢測器97來獲得光譜強度的波長相依性的資料。藉由檢測器97所獲得的光譜強度的波長相依性的資料被送至控制單元40的運算單元41，以計算吸收波長，以及基於該吸收波長能夠確定晶圓2的溫度。光多工器98設置在光纖92-2的中間部分，從而可以在晶圓的中心、晶圓的中間、晶圓的外周圍的測量點切換光進行分光測量。因此，運算單元41可以確定晶圓的中心、晶圓的中間和晶圓的外周圍各自的溫度。
控制單元40控制構成電漿處理設備100的各機構。具體而言，控制單元40控制高頻電功率供應20，控制對ICP線圈34的高頻電功率供應的打開和關閉。氣體供應單元51被控制以調節從各個質量流量控制器50-1至50-5供應到石英腔室12內部的氣體的類型和流量率。或者，蒸氣供應器47被控制以調節從質量流量控制器50-6供應到石英腔室12內部的蒸氣的流速。當供應蝕刻氣體時，控制單元40使泵15動作，以及控制壓力調整機構14，以將處理腔室1內部的壓力調整為所期望的壓力。
控制部40一邊針對靜電吸附操作DC電功率供應31以將晶圓2靜電吸附到載物台4，一邊操作向晶圓2和載物台4之間供應He氣的質量流量控制器50-5，控制單元40基於由熱電偶溫度計71所測量的載物台4中的溫度以及由運算單元41所確定的晶圓2的溫度分佈資訊來控制IR燈電功率供應64和冷卻器38，使得晶圓2的溫度落在預定的溫度範圍內。晶圓2的溫度分佈資訊是基於靠近晶圓2的中心部分、在徑向方向上靠近晶圓2的中央部分、靠近晶圓2的外周圍部分由檢測器97所測量的光譜強度資訊來確定的。
圖21的示意性視圖繪示了根據該實施方式的碳化鈦鋁膜的連續蝕刻方法中的程序，並且繪示了在蝕刻的各個製程中設備參數的變化。藉由電漿處理設備100使用NH 4OH和H 2O 2和H 2O的混合物的蒸氣作為用於產生電漿的蝕刻劑來執行連續蝕刻。這裡，示出了蝕刻中的處理蒸氣流量率200、射頻電功率供應功率210、紅外燈功率220、背表面He流量率230和晶圓表面溫度240的時間變化。下面將參照圖20至圖21對本實施方式所涉及的碳化鈦鋁膜的連續蝕刻進行詳細說明。
首先，其上形成有待蝕刻的含有碳化鈦鋁的金屬膜的晶圓2透過在處理腔室1中所提供的傳送埠(未示出)被傳送到處理腔室1中，並被放置在載物台4上。控制單元40操作DC電功率供應31，將晶圓2靜電吸附固定在載物台4上，以及控制氣體供應單元51以從對應於He氣體的質量流量控制器50-5在晶圓2的背表面與載物台4之間供應用於晶圓冷卻的He氣，從而將晶圓2的背表面和載物台4之間的He氣體的壓力230設置為預定壓力231並且將晶圓溫度240設置為溫度241。在該示例中，晶圓溫度241為25°C。然後，停止向晶圓的背表面供應He氣，打開閥門52，使晶圓2的背表面的壓力與處理腔室1中的壓力相等。晶圓的背表面的氦氣被移除，晶圓2的背表面的氦氣的壓力230被設定為壓力232。
接著，控制單元40調整由質量流量控制器50-6向處理腔室1中所供應的作為在Ar氣體中NH 4OH和H 2O 2和H 2O的混合物的蒸氣的流量率，以及調整壓力調整機構14的開口程度，以使處理腔室1內部的壓力和石英腔室12內部的壓力成為目標壓力。在該狀態下，控制單元40打開高頻電功率供應20，以施加放電電功率211，使得石英腔室12內部的電漿開始放電，以及在石英腔室12內部產生電漿10。此時，控制單元40打開IR燈電功率供應64的輸出以打開IR燈62(電功率222)。從IR燈62發出的IR光穿過IR光透光窗74並加熱晶圓2。因此，晶圓的溫度升高，如晶圓溫度242所示。晶圓溫度240在升溫的開始後35秒後達到200℃。
一旦晶圓溫度240達到200℃(晶圓溫度243)，控制單元40將IR燈電功率供應64的輸出降低到電功率223，從而將晶圓2的溫度保持在溫度243恆定一段時間周期。以這種方式，在晶圓2的溫度保持在200℃的狀態下連續供應蒸氣。壓力設定為500Pa，蒸氣的流量率設定為1000 sccm。碳化鈦鋁層與吸附在其表面的包含OH、NH和NH 2在內的反應劑發生反應，使膜表面上形成包含Ti(OH) 4的反應產物並蒸發，以及減少碳化鈦鋁的厚度。移除整個碳化鈦鋁層，從而停止蝕刻並暴露出氮化鈦層。
在該狀態下，蒸氣的一部分在電漿10中被電離以及解離。在產生電漿10的區中未被電離的中性氣體和中性自由基穿過狹縫板78，從而用中性氣體和中性自由基照射晶圓2。自由基吸附在晶圓2的表面，與碳化鈦鋁膜反應以產生揮發性反應產物。由於狹縫板78的作用，電漿10中產生的離子幾乎不進入晶圓2。因此，碳化鈦鋁膜的蝕刻主要藉由自由基等向性地進行。使用蒸氣的電漿處理時間被設置為60秒。
在蝕刻鈦鋁碳化層所需的電漿處理時間已經過去之後，控制單元40關閉高頻電功率供應20(放電電功率212)並停止電漿放電。殘留在處理腔室1內的氣體由排氣機構排出。
此後，控制單元40關閉IR燈電功率供應64(電功率224)的輸出並停止晶圓2的加熱。以上是連續蝕刻製程。
接著，控制單元40控制針對Ar氣體供應的質量流量控制器50-1以及針對He氣體供應的質量流量控制器50-4，以將Ar氣體供應到處理腔室1中，以及將He氣體供應到晶圓2背表面和載物台4之間，使晶圓2的背表面和載物台4之間的He氣體的壓力230被設定為規定的壓力233，以及晶圓2的開始冷卻(溫度244)。晶圓溫度冷卻至20℃，冷卻所需時間為30秒。因此，整個蝕刻製程終止。
圖22是電漿處理設備100進行金屬碳化物膜的原子層蝕刻時的一個週期的時間圖。
首先，其上形成有待蝕刻的諸如碳化鈦的金屬碳化物膜的晶圓2透過在處理腔室1中所提供的傳送埠(未示出)被傳送到處理腔室1中，並被放置在載物台4上。控制單元40操作DC電功率供應31，將晶圓2靜電吸附固定在載物台4上，以及控制氣體供應單元51以從對應於He氣體的質量流量控制器50-4在晶圓2的背表面與載物台4之間供應用於晶圓冷卻的He氣，從而將晶圓2的背表面和載物台4之間的He氣體的壓力230設置為預定壓力231並且將晶圓溫度240設置為溫度241。在該示例中，晶圓溫度241為20°C。
接著，控制單元40調整NH 4OH和和H 2O的混合物的蒸氣(其由質量流量控制器50-6向處理腔室1中所供應的反應氣體)的流量率，以及調整壓力調整機構14的開口程度，以使處理腔室1內部的壓力和石英腔室12內部的壓力成為目標壓力。在該狀態下，控制單元40打開高頻電功率供應20，以施加放電電功率211，使得石英腔室12內部的電漿開始放電，以及在石英腔室12內部產生電漿10。此時，由於晶圓2的溫度保持在20℃，施加到IR燈62的電功率220為零(電功率221)。
在該狀態下，NH 4OH和H 2O的混合物的一部分在電漿10中被電離和解離。在產生電漿10的區中未被電離的中性氣體和中性自由基穿過狹縫板78，從而用中性氣體和中性自由基(包含NH和OH)照射晶圓2。自由基吸附在晶圓2的表面並與TiC膜反應產生包含Ti((N)CH 3) 2) 4層的表面反應層。由於狹縫板78的作用，電漿10中產生的離子幾乎不進入晶圓2。因此，TiC膜的表面反應主要藉由自由基等向性地進行，在TiC膜的表面產生表面反應層。所產生的表面反應層的厚度根據使用蒸氣的電漿處理時間和電漿處理溫度而增加。然而，在這種情況下，當在該溫度下經過10秒時，表面反應層的量為飽和的。因此，使用蒸氣進行電漿處理的時間設定為10秒。
在經過形成表面反應所需的電漿處理時間之後，控制單元40關閉高頻電功率供應20(放電電功率212)並停止電漿放電。殘留在處理腔室1內的氣體由排氣機構排出。停止向晶圓的背表面供應He氣，打開閥門52，使晶圓2的背表面的壓力與處理腔室1中的壓力相等。晶圓的背表面的氦氣被移除，晶圓的背表面的氦氣的壓力230被設定為壓力232。以上是第一步。
隨後，控制單元40打開IR燈電功率供應64的輸出以打開IR燈62(電功率222)。從IR燈62發出的IR光穿過IR光透光窗74並加熱晶圓2。因此，晶圓的溫度升高，如晶圓溫度242所示。當第二步驟終止時，晶圓溫度240在升溫開始25秒後達到200℃。在該示例中，要達到的晶圓溫度設置為200℃。
一旦晶圓溫度240達到200℃(晶圓溫度243)，控制單元40將IR燈電功率供應64的輸出降低到電功率223，從而將晶圓2的溫度保持在溫度243恆定一段時間周期。壓力設置為500 Pa。Ti((N)CH 3) 2) 4層被移除，因為它在高溫下易揮發，從而減少了TiC膜的厚度。移除整個表面反應層，從而停止蝕刻並且暴露TiC層的表面。
在第二步驟和本步驟(第三步驟)中，晶圓2被來自IR燈62的電磁波加熱，從而可以有效地加熱必須加熱的晶圓表面。例如，即使存在180℃左右的溫差，也可以迅速完成加熱。儘管描述了在將晶圓2放置在載物台4上的狀態下加熱晶圓2，但是可以藉由使用升降銷等將晶圓2從載物台4抬起並在晶圓2不與載物台4熱接觸的狀態下用IR光(電磁波)照射晶圓2。因此，能夠防止從晶圓2向載物台4的熱傳遞，能夠在更短的時間內將晶圓2的溫度升溫至所希望的溫度。在這種情況下，晶圓2的溫度可以使用從IR燈62發射的、穿透過晶圓2並到達光纖92-2的光來測量。IR燈62-1、62-2和62-3的功率比可以基於晶圓2的平面中的徑向溫度分佈來控制。
此後，控制單元40關閉IR燈電功率供應64(電功率224)的輸出並停止晶圓2的加熱。殘留在處理腔室1內的氣體由排氣機構迅速排出。至此，第三步結束。
接著，控制單元40控制針對Ar氣體供應的質量流量控制器50-1以及針對He氣體供應的質量流量控制器50-4，以將Ar氣體供應到處理腔室1中，以及將He氣體供應到晶圓2背表面和載物台4之間，使晶圓2的背表面和載物台4之間的He氣體的壓力230被設定為規定的壓力233，以及晶圓2的開始冷卻(溫度244)。晶圓溫度冷卻至20℃，冷卻所需時間為30秒。因此，第四步結束。
這樣，在本實施方式中，第一製程中的表面反應處理和第三製程中的昇華移除處理等向性地進行，金屬碳化物膜的厚度從最初的金屬碳化物層開始減少。在該示例中，包括第一至第四步驟的循環重複五次，從而進行整個金屬碳化物膜的蝕刻。並露出氮化物下層的表面。
該示例中的氣體或蝕刻條件僅用於說明目的。示例製程2至3中說明的氣體或蝕刻條件也適用於該示例。
1:處理腔室 2:晶圓 3:電性放電區 4:晶圓載物台 5:噴淋板 6:頂板 10:電漿 11:基底腔室 12:石英腔室 14:壓力調節機構 15:泵 16:真空排氣管 17:氣體分散板 20:高頻電功率供應 22:匹配單元 25:高頻截止濾波器 30:電極 31:DC電功率供應 34:ICP線圈 38:冷卻器 39:冷媒流路徑 40:控制單元 41:運算單元 45:槽 46:加熱器 47:蒸氣供應器 50:質量流量控制器 50-1:質量流量控制器 50-2:質量流量控制器 50-3:質量流量控制器 50-4:質量流量控制器 50-5:質量流量控制器 50-6:質量流量控制器 51:氣體供應單元 52:閥門 53、54:閥門 60:容器 62:IR燈 62-1:IR燈 62-2:IR燈 62-3:IR燈 63:反射板 64:IR燈電功率供應 70:熱電偶 71:熱電偶溫度計 74:IR光透光窗 75:氣體流路徑 78:狹縫板(離子遮蔽板) 81:O型環 92:光纖 92-1:光纖 92-2:光纖 93:外部IR光源 94:光路徑開關 95:光分配器 96:分光儀 97:檢測器 98:光多工器 100:電漿處理設備 101:放電管 102:Cu線圈 103:長浮動金屬線 104:功率供應 105:銅箔 105a:銅箔 105b:銅箔 106:匹配電路 107:液罐 110:製程腔室 111:乾泵 120:樣品 121:加熱載物台 130:電漿 200:蒸氣流 210:射頻功率 211:放電電功率 212:放電電功率 220:IR燈功率 221:電功率 222:電功率 223:電功率 224:電功率 230:氦壓力 231:壓力 232:壓力 233:壓力 240:晶圓溫度 241:溫度 242:晶圓溫度 243:晶圓溫度 244:溫度
[圖1]圖1是繪示藉由Ar濺射的X射線光電子能譜所評估的TiAlC膜中原子濃度的深度分佈的視圖。 [圖2A]圖2A是繪示原始TiAlC膜的橫截面掃描式電子顯微鏡影像的視圖。 [圖2B]圖2B是繪示用H 2O 2溶液濕化學蝕刻5分鐘後TiAlC膜的橫截面掃描式電子顯微鏡影像的視圖。 [圖2C]圖2C是繪示藉由HCl/H 2O 2/H 2O(1：1：6)濕化學蝕刻10分鐘後TiAlC膜的橫截面掃描式電子顯微鏡影像的視圖。 [圖2D]圖2D是繪示用HCl/H 2O 2(10：1)濕化學蝕刻10分鐘後TiAlC膜的橫截面掃描式電子顯微鏡影像的視圖。 [圖2E]圖2E是繪示在NH 4OH/H 2O 2/H 2O(2.2：3：52)濕化學蝕刻10分鐘後TiAlC膜的橫截面掃描式電子顯微鏡影像的視圖。 [圖3]圖3是繪示在NH 4OH/H 2O 2/H 2O(2.2：3：52)液體混合物中TiAlC膜的厚度作為蝕刻時間的函數的視圖。藉由使用橢圓偏光計和掃描式電子顯微鏡來評估膜厚度。 [圖4]圖4是繪示在室溫下在NH 4OH/H 2O 2/H 2O(2.2：3：52)液體混合物中濕化學蝕刻後在TiAlC膜表面上獲得的X射線光電子光譜的視圖。蝕刻時間被使用作為0至10分鐘範圍內的參數。 [圖5]圖5是繪示使用H 2電漿的電漿蝕刻TiAlC的示例的視圖。 [圖6]圖6是繪示使用富N-H(CH x)自由基源和藉由加熱或離子轟擊移除的改質層的TiAlC材料的電漿蝕刻製程的設計示例的視圖。 [圖7]圖7是繪示使用N-H(CH x)自由基源將在TiAlN、TiN、AlN上方的TiAlC選擇性電漿蝕刻的示例的視圖。 [圖8]圖8是使用帶有液體源的蒸氣注入的浮動線輔助感應耦合電漿的蝕刻設備的示意性橫截面視圖。 [圖9]圖9是以下蒸氣注入液體源之使用浮動線輔助電感耦合電漿的蝕刻設備的示意性橫截面視圖。 [圖10]圖10是繪示藉由Ar電漿(上游)與Ar/H 2O 2/H 2O蒸氣在基板溫度(a)145℃(無加熱器)和(b)300℃(有加熱器)下獲得的電漿的光發射光譜和照片影像的視圖。 [圖11]圖11是繪示用Ar電漿(上游)和Ar/NH 4OH/H 2O 2/ H 2O低蒸氣在各種條件下獲得的電漿的光發射光譜和照片影像的視圖：(a)100 W，0.85 kPa、(b)150 W，10 kPa、和(c)100 W、70 kPa。 [圖12]圖12是繪示在各種基板溫度暴露於由Ar電漿(上游)和Ar/H 2O 2/H 2O或Ar/NH 4OH/H 2O 2/H 2O蒸氣(下游)所產生的電漿20分鐘之前和之後在TiAlC膜的表面所獲得的X射線光電子能譜的視圖。 [圖13]圖13是以上蒸氣注入液體源之使用浮動線輔助電感耦合電漿的蝕刻設備的示意性橫截面視圖。 [圖14]圖14是繪示用(a)Ar/H 2O電漿、(b)Ar/NH 4OH/ H 2O電漿、(c)Ar/NH 4OH，在100W、0.65kPa、150℃下產生的電漿的光發射的視圖。 [圖15]圖15是繪示在TiAlC膜的表面上暴露於由(a)Ar/H2O電漿、(b)Ar/NH 4OH/H 2O電漿、(c)Ar/NH 4OH，以100 W、0.65 kPa、150℃、10分鐘所產生的電漿之前和之後所獲得的X射線光電子光譜的視圖。 [圖16]圖16是繪示用在各種條件下所獲得的Ar/NH 4OH蒸氣所產生的電漿的光發射的視圖：(a)100 W，10 kPa，300℃、(b)100 W，0.65 kPa，320℃、和(c)100 W，0.65 kPa，330℃，液罐溫度80℃。 [圖17]圖17是繪示在不同條件下暴露於電漿20分鐘之前和之後在TiAlC膜的表面上獲得的X射線光電子光譜的視圖：(a)10 kPa，300℃、(b)0.65 kPa，320℃、和(c)0.64 kPa，330℃，液罐溫度80℃。 [圖18]圖18是繪示用(a)Ar/H 2/N 2/NH 3在1.15 kPa，基板溫度290℃、和(b)Ar/NH 4OH/C 2H 5OH在0.84 kPa，基板溫度260℃所產生的電漿的光發射的視圖。 [圖19]圖19是繪示在暴露於由(a)Ar/H 2/N 2/NH 3在1.15 kPa，基板溫度290℃，20分鐘、和(b)Ar/NH 4OH/C 2H 5OH，在0.84 kPa，基板溫度260℃，10分鐘所產生的電漿之前和之後在TiAlC膜的表面上所獲得的X射線光電子光譜的視圖。 [圖20]圖20是根據本發明的實施方式的蝕刻設備的示意性橫截面視圖。 [圖21]圖21是繪示根據本發明的實施方式的連續蝕刻中的參數的時間變化的示例，以及從上端依次表示處理蒸氣流量率、射頻功率供應功率、紅外燈功率、背表面He流量率和晶圓表面溫度的示意性視圖。 [圖22]圖22是繪示本發明的一個實施方式的原子層蝕刻中的參數的時間變化的示例，以及從上端依次表示處理蒸氣流量率、射頻功率供應功率、紅外燈功率、背表面He流量率和晶圓表面溫度的示意性視圖。

Claims (13)

  1. 一種用於蝕刻金屬碳化物膜的蝕刻方法，包括：將包含NH和H的反應性物種供應到在表面的至少一部分上包含金屬碳化物膜的基底材料的製程；以及藉由在該製程中形成揮發性產物而對於金屬氮化物之基底材料的選擇性蝕刻製程。
  2. 如請求項1之蝕刻方法， 其中，該反應性物種進一步包含CH x。
  3. 如請求項1之蝕刻方法， 其中，該金屬碳化物膜為碳化鈦鋁，以及該金屬氮化物為氮化鈦。
  4. 一種用於蝕刻金屬碳化物膜的蝕刻方法，包括，將包含NH和H的高密度反應性物種供應到在表面的至少一部分上包含金屬碳化物膜的基底材料的第一製程；以及藉由額外加熱形成揮發性產物以移除在該第一製程中在該金屬碳化物膜的表面上所形成的表面反應層而對於金屬氮化物選擇性蝕刻基底材料的第二製程。
  5. 如請求項4之蝕刻方法， 其中，該反應性物種進一步包含CH x。
  6. 如請求項4之蝕刻方法， 其中，該金屬碳化物膜為碳化鈦鋁，以及該金屬氮化物為氮化鈦。
  7. 如請求項4之蝕刻方法， 其中，將該第一製程和該第二製程的組合設定為一個循環，以及重複複數個該循環。
  8. 如請求項4之蝕刻方法， 其中，該反應性物種是藉由腐蝕性的非鹵素處理氣體的電漿所產生。
  9. 一種蝕刻方法，包括： 富自由基電漿源能改善與樣品表面的該表面反應，這能獲得自限效應，用於發展藉由使用近大氣壓力電漿的原子層蝕刻(AlE-nAPP)。
  10. 一種蝕刻設備，其蝕刻金屬碳化物膜，包括： 處理腔室； 工件，其被提供在該處理腔室中，以及在表面的至少一部分上包含該金屬碳化物膜； 裝載該工件於其上的載物台； 電漿源，其將包含NH和H的反應性物種供應到該處理腔室中； 真空泵，其降低該處理腔室的壓力；以及 加熱單元，其加熱該工件，以移除在該金屬碳化物膜的表面上與包含NH和H的該反應性物種形成的表面反應層。
  11. 如請求項10之蝕刻設備， 其中，該反應性物種進一步包含CH x。
  12. 如請求項10之蝕刻設備， 其中，加熱該工件的該加熱單元為紅外燈。
  13. 如請求項10之蝕刻設備， 其中，該反應性物種包含NH和OH自由基，且不包含氯、氟、溴、碘自由基。
TW111130566A 2021-10-21 2022-08-15 蝕刻方法和蝕刻設備 TW202318507A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2021/038955 2021-10-21
PCT/JP2021/038955 WO2023067767A1 (en) 2021-10-21 2021-10-21 Etching method and etching apparatus

Publications (1)

Publication Number Publication Date
TW202318507A true TW202318507A (zh) 2023-05-01

Family

ID=86058040

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130566A TW202318507A (zh) 2021-10-21 2022-08-15 蝕刻方法和蝕刻設備

Country Status (5)

Country Link
JP (1) JP2023551348A (zh)
KR (1) KR20230058000A (zh)
CN (1) CN116325079A (zh)
TW (1) TW202318507A (zh)
WO (1) WO2023067767A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783169B2 (ja) * 2006-02-13 2011-09-28 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
KR101599038B1 (ko) * 2012-06-22 2016-03-02 가부시키가이샤 알박 하드마스크 및 하드마스크의 제조방법
US9330937B2 (en) 2013-11-13 2016-05-03 Intermolecular, Inc. Etching of semiconductor structures that include titanium-based layers
CN112119485B (zh) * 2019-04-22 2024-01-02 株式会社日立高新技术 等离子处理方法
EP3761341A1 (en) * 2019-07-03 2021-01-06 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk Onderzoek TNO Spatially controlled plasma delivery apparatus

Also Published As

Publication number Publication date
KR20230058000A (ko) 2023-05-02
WO2023067767A1 (en) 2023-04-27
JP2023551348A (ja) 2023-12-08
CN116325079A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US10325781B2 (en) Etching method and etching apparatus
TWI768789B (zh) 半導體製造方法
KR102102264B1 (ko) 에칭 방법 및 에칭 장치
JP6963097B2 (ja) プラズマ処理方法
JP7225318B2 (ja) 試料の処理方法およびプラズマ処理装置
KR102286359B1 (ko) 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법
TW202318507A (zh) 蝕刻方法和蝕刻設備
KR102575369B1 (ko) 반도체 제조 방법 및 반도체 제조 장치
WO2023209982A1 (en) Etching method
JP7307861B2 (ja) 半導体製造方法及び半導体製造装置
WO2022224412A1 (ja) エッチング方法