JP2015012243A - 被処理体の処理方法 - Google Patents

被処理体の処理方法 Download PDF

Info

Publication number
JP2015012243A
JP2015012243A JP2013138289A JP2013138289A JP2015012243A JP 2015012243 A JP2015012243 A JP 2015012243A JP 2013138289 A JP2013138289 A JP 2013138289A JP 2013138289 A JP2013138289 A JP 2013138289A JP 2015012243 A JP2015012243 A JP 2015012243A
Authority
JP
Japan
Prior art keywords
oxygen
etching
diketone
metal film
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013138289A
Other languages
English (en)
Inventor
軍司　勲男
Isao Gunji
勲男 軍司
友策 井澤
Yusaku Izawa
友策 井澤
智典 梅崎
Tomonori Umezaki
智典 梅崎
雄太 武田
Yuta Takeda
雄太 武田
亜紀応 菊池
Akio Kikuchi
亜紀応 菊池
勇 毛利
Isamu Mori
勇 毛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Tokyo Electron Ltd
Original Assignee
Central Glass Co Ltd
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd, Tokyo Electron Ltd filed Critical Central Glass Co Ltd
Priority to JP2013138289A priority Critical patent/JP2015012243A/ja
Priority to PCT/JP2014/066460 priority patent/WO2015001991A1/ja
Publication of JP2015012243A publication Critical patent/JP2015012243A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】所定のパターンの金属膜を適切に形成すること。【解決手段】開示する被処理体の処理方法は、１つの実施形態において、所定のパターンのマスク層４０２が基板４０１に積層され、基板４０１のマスク層４０２が設けられる側の面のうちマスク層４０２に覆われていない部分と、マスク層４０２の露出している面の一部又は全てを覆うように設けられる金属膜４０３を有する被処理体を加熱する加熱工程を含む。また、開示する被処理体の処理方法は、１つの実施形態において、酸素とβ−ジケトンとを含む処理ガスを供給する供給工程を含む。また、開示する被処理体の処理方法は、１つの実施形態において、前記処理ガスにおけるβ−ジケトンに対する酸素の流量比を、金属膜４０３を酸化して形成される金属酸化物の生成速度が金属酸化物とβ−ジケトンとが反応して形成される錯体の生成速度を超えない範囲に制御する制御工程を含む。【選択図】図３

Description

本発明は、被処理体の処理方法に関するものである。
半導体の銅配線をめっきによるダマシン法で埋め込む場合、めっき銅シード層はＰｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（ＰＶＤ）法で成膜される。近年、半導体素子の微細化、高集積化により、シード層を被覆するべきビア構造やトレンチ構造の開口部幅の狭小化が進展している。そのため、通常のＰＶＤ法では、銅イオンが遮蔽されて開口部より下の側面や底部に成膜されないためオーバーハング形状となってしまう。そこで、成膜中に基板にバイアスを印加して、オーバーハング部の銅をスパッタリングすることで開口部閉塞を回避することが行われている。成膜とスパッタリングは、交互に繰り返えされる。しかしながらスパッタリングモードでは、オーバーハング部の外側のフィールド部も同様に高エネルギーのイオンで叩くので、オーバーハング部以外の場所における物理的ダメージが発生する虞がある。
ここで、これを回避するために、犠牲層を用いてビア構造およびトレンチ構造の開口部形状を変形させる手法が提案されている。しかしこの方法ではウエットプロセスを含む工程が新たに発生し、煩雑になる。さらに、層間絶縁膜への吸湿や、望ましくない変形、さらにはウエットエッチングダメージが懸念される。よって、オーバーハング部閉塞回避を理想的に達成するには、図１にあるように、オーバーハング部とそれに続くフィールド部の銅膜を選択的にダメージなくドライプロセスでリセスバックすることが望まれる。しかしながら銅は遷移金属であるためドライプロセスで化学的にリセスバックすることが難しく、今までそのような手法は試みられていなかった。
また、基板上の金属膜の微細なエッチングではなく、半導体装置の製造工程に使用される成膜装置等の基板処理チャンバ内に付着した金属膜等を、ドライエッチングによってクリーニングする方法も提案されている。例えば、金属のエッチングはＣｌＦ３ガスによって金属をハロゲン化し、そのハロゲン化金属を気化させて金属膜をエッチングする。このように、ハロゲン化金属で気化させる手法は、ハロゲン化物の蒸気圧が比較的高いＷ（タングステン）、Ｔｉ（チタン）、Ｔａ（タンタル）に関しては有効である。一方、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｃｕ（銅）、Ｒｕ（ルテニウム）などのハロゲン化金属の蒸気圧がかなり低いものは、従来用いられてきたＣｌＦ３等のエッチングガスでは、現実的な温度で気化せずにドライエッチングが困難である。
このようなハロゲン化金属の蒸気圧が低い金属をドライプロセスで除去する方法としては、一度対象金属をＯ２（酸素）で酸化してからヘキサフルオロアセチルアセトン（Ｈｈｆａｃ）等のβ−ジケトンと反応させ、金属錯体を形成し昇華して排気する方法が知られている。
特表２０１２−５１０１６４号公報 特公平７-９３２８９号公報 特許第３７３９０２７号公報 特許第４０４９４２３号公報 特開２００８−２４００７８号公報 特開２０１２−１４９２８８号公報
上述した銅シード部のオーバーハング解消のためのリセスバックでは、遷移金属のドライエッチングが必要とされる。また、等方的なウェットエッチングではなく、エッチングしたい金属膜と、残したい金属膜の間の場所の違いだけで、選択性が発現するプロセスが必要となる。
開示する被処理体の処理方法は、１つの実施形態において、所定のパターンのマスク層が基板に設けられ、前記基板の前記マスク層が設けられる側の面のうち前記マスク層に覆われていない部分と、前記マスク層の露出している面の一部又は全てを覆うように設けられる金属膜を有する被処理体を加熱する加熱工程を含む。また、開示する被処理体の処理方法は、１つの実施形態において、酸素とβ−ジケトンとを含む処理ガスを供給する供給工程を含む。また、開示する被処理体の処理方法は、１つの実施形態において、前記処理ガスにおけるβ−ジケトンに対する酸素の流量比を、金属膜を酸化して形成される金属酸化物の生成速度が金属酸化物とβ−ジケトンとが反応して形成される錯体の生成速度を超えない範囲に制御する制御工程を含む。
開示する測定方法の１つの態様によれば、所定のパターンの金属膜を適切に形成可能であるという効果を奏する。
図１は、第１の実施形態における基板処理装置の構成の一例を示す図である。 図２は、第１の実施形態における処理チャンバの概略構成の一例を示す図である。 図３は、第１の実施形態に係る被処理体の処理方法における処理の流れの一例を示す図である。 図４は、Ｎｉのエッチング厚さと酸素流量との関係を示すグラフである。 図５は、各温度におけるＮｉのエッチング厚さと酸素流量との関係を示すグラフである。 図６は、夫々の加熱温度における最高のエッチングレートにおけるアレニウスプロットのグラフである。 図７は、Ｎｉのエッチング厚さと分圧比の関係を示すグラフである。 図８は、Ｎｉのエッチング厚さと分圧比の関係を示すグラフである。 図９は、各全圧における最適分圧比と温度との関係を示すグラフである。 図１０は、最適分圧比と温度との関係を示すグラフである。 図１１は、Ｎｉのエッチングレートと分圧比の関係を示すグラフである。 図１２は、還元工程を含むガスの供給例を示す図である。 図１３は、還元工程を含むガスの供給例を示す図である。 図１４は、第１の実施形態における酸素のガス流量と時間との関係の一例について示す図である。 図１５は、第１の実施形態における効果の一例を示すための図である。 図１６は、第１の実施形態による効果の一例を示す図である。 図１７は、第１の実施形態による効果の一例を示す図である。 図１８は、第１の実施形態による効果の一例を示す図である。 図１９は、ＣＶＤ装置とエッチング装置とを有する処理装置の一例を示す図である。 図２０は、ＣＶＤ装置の処理チャンバの構造の一例を示す図である。
以下に、開示する被処理体の処理方法の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により開示する発明が限定されるものではない。各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
（第１の実施形態）
第１の実施形態に係る被処理体の処理方法では、実施形態の一例において、所定のパターンのマスク層が基板に設けられ、基板のマスク層が設けられる側の面のうちマスク層に覆われていない部分と、マスク層の露出している面の一部又は全てを覆うように設けられる金属膜を有する被処理体を加熱する加熱工程を含む。また、酸素とβ−ジケトンとを含む処理ガスを供給する供給工程を含む。また、処理ガスにおけるβ−ジケトンに対する酸素の流量比を、金属膜を酸化して形成される金属酸化物の生成速度が金属酸化物とβ−ジケトンとが反応して形成される錯体の生成速度を超えない範囲に制御する制御工程を含む。
また、第１の実施形態に係る被処理体の処理方法では、実施形態の一例において、供給工程は、金属膜を酸化して金属酸化物を形成する工程と、金属酸化物とβ−ジケトンとを反応させて錯体を形成する工程と、錯体を昇華する工程とを含む。
また、第１の実施形態に係る被処理体の処理方法では、実施形態の一例において、β−ジケトンとして、例えば、ヘキサフルオロアセチルアセトンを用いる。
また、第１の実施形態に係る被処理体の処理方法では、実施形態の一例において、例えば、処理ガスにおけるヘキサフルオロアセチルアセトンに対する酸素の流量比が、１％以下である。
また、第１の実施形態に係る被処理体の処理方法では、実施形態の一例において、例えば、供給工程は、処理ガスにおけるヘキサフルオロアセチルアセトンに対する酸素の流量比を、時間の経過とともに減少させる。
また、第１の実施形態に係る被処理体の処理方法では、実施形態の一例において、酸素とβ−ジケトンは十分混合されてから被処理体に供給される。
また、第１の実施形態に係る被処理体の処理方法では、実施形態の一例において、混合された酸素とβ−ジケトンが、シャワー供給方式によって被処理体表面に対して供給される。
（第１の実施形態における基板処理装置の構成）
図１は、第１の実施形態における基板処理装置の構成の一例を示す図である。図１に示す例では、基板処理装置がエッチング装置である場合を例に示したが、これに限定されるものではなく、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置、ＰＶＤ装置、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）装置等の成膜装置を兼ねていても良く、以下に詳細に説明する被処理体の処理方法を実現可能となる任意の装置であっても良い。
図１に示すように、エッチング装置１００は、略円筒状に形成され内部を気密に閉塞可能とされた処理チャンバ１０を具備している。図１に示すように、処理チャンバ１０には、処理ガスを供給するためのガス供給機構２００と、排気機構３００が接続されている。ガス供給機構２００は、酸素供給系２１０と、β−ジケトン供給系２２０とを具備している。なおここでは、β−ジケトンとしてヘキサフルオロアセチルアセトンを供給する場合を例として説明する。
酸素供給系２１０は、窒素ガス供給源に接続された第１窒素供給配管２１１と酸素ガス供給源に接続された酸素供給配管２１２とを具備している。第１窒素供給配管２１１には、マスフローコントローラ（ＭＦＣ１）２１３が介挿されており、酸素供給配管２１２には、マスフローコントローラ（ＭＦＣ２）２１４が介挿されている。マスフローコントローラ（ＭＦＣ１）２１３の上流側及び下流側にはバルブＶ１，Ｖ２が介挿され、マスフローコントローラ（ＭＦＣ２）２１４の上流側及び下流側にはバルブＶ３，Ｖ４が介挿されている。第１窒素供給配管２１１と酸素供給配管２１２は、合流して主配管２０１に接続されている。第１窒素供給配管２１１と酸素供給配管２１２の合流点の下流側には、バルブＶ１１が介挿されている。
β−ジケトン供給系２２０は、窒素ガス供給源に接続された第２窒素供給配管２２１とＨｈｆａｃ容器２２３に接続されたＨｈｆａｃ供給配管２２２とを具備している。第２窒素供給配管２２１には、マスフローコントローラ（ＭＦＣ３）２２５が介挿されており、Ｈｈｆａｃ供給配管２２２には、マスフローコントローラ（ＭＦＣ４）２２６が介挿されている。マスフローコントローラ（ＭＦＣ３）２２５の上流側及び下流側にはバルブＶ５，Ｖ６が介挿され、マスフローコントローラ（ＭＦＣ４）２２６の上流側及び下流側にはバルブＶ７，Ｖ８が介挿されている。第２窒素供給配管２２１とＨｈｆａｃ供給配管２２２は、合流して主配管２０１に接続されている。第２窒素供給配管２２１とＨｈｆａｃ供給配管２２２の合流点の下流側には、バルブＶ１２が介挿されている。また、Ｈｈｆａｃ容器２２３には、キャリアガスを供給してバブリングするためのキャリアガス供給配管２２４が接続されている。キャリアガス供給配管２２４には、バルブＶ９が介挿され、Ｈｈｆａｃ容器２２３の出口側のＨｈｆａｃ供給配管２２２には、バルブＶ１０が介挿されている。
酸素供給系２１０と、β−ジケトン供給系２２０が接続された主配管２０１は、処理チャンバ１０に接続されている。また、主配管２０１には、主配管２０１から分岐し処理チャンバ１０をバイパスして排気機構３００に接続するバイパス配管２０２が配設されている。主配管２０１のバイパス配管２０２の分岐点より下流側にはバルブＶ１３が介挿されており、バイパス配管２０２には、バルブＶ１４が介挿されている。
排気機構３００はドライポンプ３０１を具備しており、排気管３０２によってドライポンプ３０１は処理チャンバ１０に接続されている。排気管３０２には、自動圧力制御装置（ＡＰＣ）３０３が介挿されており、自動圧力制御装置（ＡＰＣ）３０３の上流側及び下流側には、夫々バルブＶ１５，Ｖ１６が介挿されている。
図２は、第１の実施形態における処理チャンバの概略構成の一例を示す図である。図２に示すように、処理チャンバ１０内には、被処理体としての半導体ウエハを載置するためのステージ１１が配設されている。このステージ１１には、半導体ウエハを所定温度に加熱するための図示しないヒータが設けられている。また、ステージ１１には、図示しない駆動機構によって上下に移動され、ステージ１１上に出没自在とされた複数のリフトピン１２が設けられている。これらのリフトピン１２は、半導体ウエハをステージ１１上に搬入及び搬出する際に、一時的に半導体ウエハをステージ１１の上方に支持するためのものである。
処理チャンバ１０の天井部には、ステージ１１と間隔を設けて対向するように、シャワーヘッド１３が配設されている。シャワーヘッド１３には、多数のガス噴出孔１４が設けられており、これらのガス噴出孔１４からステージ１１上の半導体ウエハに向けて所定の処理ガスを供給するようになっている。クリーニングガスについても、このシャワーヘッド１３のガス噴出孔１４から処理チャンバ１０内に供給される。なお、処理チャンバ１０には、図１に示した排気機構３００が接続されている。なお、シャワーヘッド１３内には分散板１０１が設置されている。そのため、酸素供給系２１０から供給された窒素ガスで希釈された酸素ガスと、β−ジケトン供給系２２０から供給されたＨｈｆａｃガスは、被処理体に供給される前に十分に混合される。また、シャワーヘッド１３を用いているため、被処理体表面に均一にガスを供給することができる。
ＣＶＤ装置は、ステージ上に半導体ウエハを載置して所定温度に加熱するとともに、シャワーヘッドのガス噴出孔から所定の処理ガスを半導体ウエハに供給して、半導体ウエハ上にＣＶＤにより所定の膜、例えば、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｃｕ（銅）、Ｒｕ（ルテニウム）などの金属膜を形成する。所定の膜が形成された半導体ウエハは、エッチング装置１００に搬送される。なお、ＣＶＤ装置とエッチング装置１００間は、真空中にて搬送されている。こうすると、製膜された金属膜の自然酸化を抑制することができる。
また、以下に詳細に説明するように、エッチング装置１００では、加熱工程と供給工程と制御工程とを実行する。加熱工程では、被処理体を加熱する。供給工程では、エッチング装置１００は、酸素とβ−ジケトンとを含む処理ガスを供給する。ここで、被処理体は、所定のパターンのマスク層が基板に設けられ、基板のマスク層が設けられる側の面のうちマスク層に覆われていない部分と、マスク層の露出している面の一部又は全てを覆うように設けられる金属膜を有する。また、制御工程では、エッチング装置１００は、処理ガスにおけるβ−ジケトンに対する酸素の流量比を、金属酸化物の生成速度が錯体の生成速度を超えない範囲に制御する。
図３は、第１の実施形態に係る被処理体の処理方法における処理の流れの一例を示す図である。図３の（ａ）は、第１の実施形態に係る被処理体の処理方法による処理対象となる被処理体４００の構造の一例を示す。図３の（ａ）に示すように、被処理体４００は、基板４０１の上に、所定のパターンを有するマスク層４０２を有する。また、被処理体４００は、基板４０１のマスク層４０２が設けられる側の面のうちマスク層４０２に覆われていない部分と、マスク層４０２の露出している面の一部又は全てを覆うように設けられる金属膜４０３を有する。なお、図３の（ａ）に示す例では、金属膜４０３がホールやトレンチの側面にも形成され、ホールやトレンチの底部に設けられた金属膜４０３と、マスク層４０２の上部に設けられた金属膜４０３とが連続している場合を例に示したが、これに限定されるものではない。
例えば、図３の（ａ）に示す被処理体４００は、所定のパターンを有するマスク層４０２が形成されたシリコン基板に対して、任意のＰＶＤ装置やＣＶＤ装置、ＡＬＤ装置により金属膜４０３を被覆することで形成される。より詳細な一例をあげて説明すると、アスペクトレシオが「４」以上である直径１００ｎｍのホールパターンがマスク層４０２により形成されている場合、ＰＶＤ装置により、ニッケルを用いて、フィールド膜厚５０ｎｍの金属膜を形成する。ここで、カバレッジが「１０％」の場合には、ホールの底部の膜厚は「５ｎｍ」となる。ここで、金属膜４０３は、例えば、ニッケルやコバルト、銅、ルテニウムなどの金属のうち、１種又は複数の合金で形成される。
ここで、第１の実施形態に係る被処理体の制御方法によれば、被処理体４００を加熱する加熱工程を実行する。また、第１の実施形態に係る被処理体の制御方法によれば、酸素とβ−ジケトンとを含む処理ガスを供給する供給工程を実行する。具体的には、供給工程では、加熱工程により加熱されている際、酸素とβ−ジケトンとを含む処理ガスを供給することで、図３の（ｂ）に示すように、金属膜４０３を酸化して金属酸化物４０４を形成し、図３の（ｃ）に示すように、金属酸化物４０４とβ−ジケトンとを反応させて錯体を形成し、錯体を昇華する。例えば、図３の（ｃ）に示すように、錯体を金属錯体ガス４０５として昇華させる。
例えば、エッチング装置１００は、ステージヒータなどで被処理体を加熱した上で、Ｎ２ガスを処理チャンバ１０内に流して圧力を自動圧力制御装置（ＡＰＣ）３０３により１３３００Ｐａ（１００Ｔｏｒｒ）になるように調整する。より好ましくは、ＣＶＤ装置では、窒素ガスを処理チャンバ１０内に流して圧力を１３３０Ｐａ以上になるように調整する。その後、エッチング装置１００は、酸素とβ−ジケトンとを含む処理ガスを処理チャンバ１０内に流す。
ここで、β−ジケトンとしては、カルボニル基に結合したアルキル基がハロゲン原子を有しているβ−ジケトンを使用することが好ましく、例えば、ヘキサフルオロアセチルアセトン（Ｈｈｆａｃ）が良い。Ｈｈｆａｃが好ましいのは、ハロゲン原子は誘起効果が大きいので、この影響からカルボニル基の酸素原子の電子密度が小さくなり、この酸素原子に結びついている水素原子が水素イオンとして解離し易くなるからである。この解離が起こり易いほど反応性は高くなる。また、被処理体を加熱する温度は、任意の温度で良く、例えば、２００℃〜４００℃が好ましい。
例えば、エッチング装置１００は、ヘキサフルオロアセチルアセトンに対する酸素の流量比が「１％」以下とした上で、例えば、ヘキサフルオロアセチルアセトンを５０ｓｃｃｍ流す。また、処理ガスを処理チャンバ１０内に流す際には、処理チャンバ１０内の圧力を８０Ｔｏｒｒ（１０６７０Ｐａ）以上、より好ましくは１３３０Ｐａ以上になるように調整する。例えば、エッチング装置１００では、１３３０Ｐａとなるように調整する。
このように、処理チャンバ１０内では、処理ガスにおいて酸素の占める割合がヘキサフルオロアセチルアセトンと比較して相対的に十分小さい結果、金属膜４０３のうち、所定のパターンを有するマスク層４０２の上部にある部分の酸化が、ホールの内部やホールの底にある金属膜４０３と比較して優先的に進む。次に、金属膜４０３のうち優先的に酸化された部分のみにおいて、β−ジケトンによる錯体の形成が進行する。そして、熱エネルギーが加わることで形成された錯体は、昇華される。このようにして、金属膜４０３のうち優先的に酸化された部分は除去され、新たな金属表面となる。金属表面は、さらに酸素と反応し酸化される。このようにして、優先的な酸化が繰り返される。ここで、供給する酸素が微小量の場合、酸素は、パターン上部の金属酸化にのみ消費されるため、パターン下部までには供給されない。また、同様に、処理チャンバ１０内の圧力が、例えば、１３３０Ｐａとなるように調整される結果、酸素のホールパターン内への拡散が抑制され、金属膜４０３のうち、所定のパターンを有するマスク層４０２の上部にある部分の酸化が、ホールの内部やホールの底にある金属膜４０３と比較して更に優先的に選択的に進む。
例えば、金属膜４０３がニッケルで形成され、β−ジケトンがヘキサフルオロアセチルアセトンである場合を用いて説明する。この場合、ニッケルが酸化されてＮｉＯを形成し、その後、Ｈｈｆａｃと反応してＨ２ＯとＮｉ（ｈｆａｃ）２を形成してガス化してエッチングされる。
また、処理ガスにおけるβ−ジケトンに対する酸素の流量比を、金属酸化物の生成速度が錯体の生成速度を超えない範囲、かつ、被エッチング部のみに金属酸化物が形成される範囲に制御する制御工程を実行する。例えば、処理ガスにおけるヘキサフルオロアセチルアセトンに対する酸素の流量比が「１Ｖｏｌ％以下」となるように調整する。
ここで、処理ガスにおけるヘキサフルオロアセチルアセトンに対する酸素の流量比を、金属酸化物の生成速度、錯体の生成速度を超えない範囲とする点、および、被エッチング部のみに金属酸化物が形成される範囲とする点について補足する。
図４は、Ｎｉのエッチング厚さと酸素流量との関係を示すグラフである。図４のグラフは、縦軸をＮｉのエッチング厚さ（ｎｍ）、横軸を酸素流量（ｓｃｃｍ）として、上記処理ガスでニッケル（Ｎｉ）を１０分間エッチングした時のエッチング厚さを、酸素の流量を変化させて調べた結果を示している。エッチング条件は、温度３２５℃、圧力１３３００Ｐａ（１００Ｔｏｒｒ）、処理ガスは、ヘキサフルオロアセチルアセトンの流量を５０ｓｃｃｍで一定とし、窒素と酸素の合計流量を５０ｓｃｃｍとして、酸素流量を０から１０ｓｃｃｍの間で変化させた。
酸素流量が０の場合、ニッケル材料のエッチングは生じなかった。また、酸素を０．５ｓｃｃｍ添加するとニッケル材料のエッチングが起き、ニッケル材料のエッチング量は、酸素流量が２．５ｓｃｃｍとなるまで、略直線的に増加した。しかし、酸素流量が２．５ｓｃｃｍを超えると急速にニッケル材料のエッチング量が減少し、酸素流量が５．０ｓｃｃｍ以上となるとニッケル材料のエッチング量が略「０」となった。
ここで、発明者の鋭意研究の結果、処理ガスにおけるヘキサフルオロアセチルアセトンに対する酸素の流量比が「１Ｖｏｌ％以下」とすれば、被エッチング部のみに金属酸化物が形成される範囲となることが分かった。また、酸素ガス流量比をより少量とする場合は、酸素ガスを窒素ガスにて希釈して供給してもよい。このように希釈して供給すると少量の酸素ガスであっても制御性よく供給することができる。
なお、本件実施の形態では、酸素とβ−ジケトンとを含む処理ガスはシャワーヘッド１３から供給されている。このようにすると被処理体表面の酸素濃度に偏る虞がなく、処理ガスを被処理体表面に均一に供給することができる。一方、供給するガスに偏りがあった場合は、局所的に酸素濃度が濃くなるため、被処理体表面の形状によっては、優先的に酸化したくない場所にも酸素が供給されてしまう虞がある。
図４に示す結果は、ニッケル材料のエッチングを行う場合、酸素の存在が必要であるが、酸素が過剰となった場合もニッケル材料のエッチングが進行しないことを示している。これは、酸素が過剰となると酸素によるニッケル表面の酸化が進行し過ぎて、酸化ニッケルによってニッケル材料の表面が覆いつくされてしまい、この状態となると酸化ニッケルとヘキサフルオロアセチルアセトンとの反応が進行せず、錯体が形成されなくなってしまうからと推測される。すなわち、酸化ニッケルとヘキサフルオロアセチルアセトンとの反応が進行するためには、酸化されていないニッケルの存在が必要であり、この酸化されていないニッケルが酸化ニッケルとヘキサフルオロアセチルアセトンとの反応において触媒的作用をしているものと考えられる。
そして、処理ガスにおけるヘキサフルオロアセチルアセトンに対する酸素の流量比を、酸素によるニッケルの酸化により生成される酸化ニッケル（金属酸化物）の生成速度が、酸化ニッケルとヘキサフルオロアセチルアセトンとの反応によって生成される錯体の生成速度を超えない範囲、すなわち、図４に示す「酸化とエッチングのバランスポイント」より酸素流量が少ない範囲とすれば、エッチングが進行する。
図４に示す「酸化とエッチングのバランスポイント」は、酸素流量が２．５ｓｃｃｍの場合であり、この時のヘキサフルオロアセチルアセトンに対する酸素の流量比は、２．５／５０＝５％である。この「酸化とエッチングのバランスポイント」では、エッチング量が最高となるため、実際にドライエッチングを行う場合、この「酸化とエッチングのバランスポイント」の近傍のヘキサフルオロアセチルアセトンに対する酸素の流量比を選択することによって、効率良く金属膜４０３のエッチングを行うことができる。一方、「酸化とエッチングのバランスポイント」よりも酸素の流量比が少ない領域では、制御性よく金属膜４０３のエッチングを行うことができる。図４に示す例は、加熱温度が３２５℃の場合であり、上記した「酸化とエッチングのバランスポイント」は、加熱温度によって変動する。
その後、供給工程では、処理ガスにおけるヘキサフルオロアセチルアセトンに対する酸素の流量比を、時間の経過とともに減少させる。すなわち、例えば、処理ガスを流しながら、時間経過とともに望ましい金属膜形状とすることを目的として、酸素ガスの流量を主に少ない方に調整する。
例えば、図４にあるように、所定の被処理基板の温度に対して、酸素不足領域では酸素ガス流量に比例してエッチングレートが変化する。図３（ａ）にあるエッチングするべき初期ニッケル膜の被覆形状に応じて、初期の酸素ガス流量と酸素ガスを混合する時間を決め、望ましい形状になるように酸素ガス流量を段階的に少なくする。そうすることで、ニッケル膜のエッチング速度が減少し、形状を整えることが出来る。その際、酸素流量は図１４に示すように、複数の段階的に変化させてもよいし、連続的に減少させても良い。
図１４は、第１の実施形態における酸素のガス流量と時間との関係の一例について示す図である。図１４では、縦軸が酸素のガス流量を示し、横軸が、時間を示す。例えば、図３（ｄ）の形状を得たい場合は、図１４のステップ１で酸素ガス供給を停止させれば良い。また、図３（ｅ）のようにフィールド上の金属膜およびパターン側壁部の金属を除去したい場合は、図１４のステップ２で酸素供給を停止させる。さらに、パターン底部の金属膜４０３を薄膜化したい場合には、図１４のステップ３までおこなって酸素供給を停止させる。ここで、ステップ１とステップ２とステップ３とを分ける時間のタイミングと、ステップ１における酸素のガス流量を示す「ＦＲ１」、ステップ２における酸素のガス流量を示す「ＦＲ２」、ステップ３における酸素のガス流量を示す「ＦＲ３」は、それぞれ、プロセスごとに決定される。
以上のように本発明を用いれば、ウェットエッチングと異なり、エッチング速度を酸素流量で精密に制御できるので、微小量のエッチングを行って所望の形状に変形させるような精密加工が可能となる。
この結果、図３の（ｄ）に示すように、図３の（ａ）と比較してホール入り口付近のオーバーハングがエッチングされて段差被覆性を向上可能となる。この場合、例えば、金属膜が銅で形成されている場合には、めっきの埋め込みをボイドレスで実現可能となる。
また、図３の（ｅ）に示すように、その後更に酸素の供給量を減少させるように調整しながら処理を継続することで、ボトム底部のみに金属膜４０３が残存するような形状を実現可能となる。この場合、その後、マスク層４０２をエッチングすることで、微少なドットパターンや任意のパターンを形成可能となる。また、図３の（ｄ）と（ｅ）との間において処理を停止し、その後リフトオフを実行することで、図３の（ａ）に示される被処理体と比較して確実に金属膜４０３のパターニングが実現可能となる。
なお、リフトオフとは、フォトリソグラフィーによりレジストパターンを形成した後に、真空蒸着やＰＣＶＤにより金属薄膜を成膜し、その後レジスト剥離液を用いてレジストと共に不要なエリアから金属膜を取り除く手法である。
図５は、各温度におけるＮｉのエッチング厚さと酸素流量との関係を示すグラフである。図５のグラフは、縦軸をＮｉのエッチング厚さ（ｎｍ）、横軸を酸素流量（ｓｃｃｍ）として、加熱温度を、３２５℃、３００℃、２７５℃、２５０℃と変更した場合のエッチング厚さ（ｎｍ）と、酸素の流量との関係を調べた結果を示している。この図４のグラフに示すように、「酸化とエッチングのバランスポイント」となる酸素流量は、加熱温度の低下に伴って低流量側にシフトする。
すなわち、加熱温度が３００℃の場合、「酸化とエッチングのバランスポイント」となる酸素流量は、１．５ｓｃｃｍであり、この場合のヘキサフルオロアセチルアセトンに対する酸素の流量比は、１．５／５０＝３％である。加熱温度が２７５℃の場合、「酸化とエッチングのバランスポイント」となる酸素流量は、１．０ｓｃｃｍであり、この場合のヘキサフルオロアセチルアセトンに対する酸素の流量比は、１．０／５０＝２％である。加熱温度が２５０℃の場合、「酸化とエッチングのバランスポイント」となる酸素流量は、０．５ｓｃｃｍであり、この場合のヘキサフルオロアセチルアセトンに対する酸素の流量比は、０．５／５０＝１％である。
上記の加熱温度と、「酸化とエッチングのバランスポイント」となる酸素流量と、最高のエッチングレートを数値で示すと以下のようになる。
温度３２５℃の場合、最高のエッチングレート４６４ｎｍ／ｍｉｎ、最適酸素流量２．５ｓｃｃｍ。
温度３００℃の場合、最高のエッチングレート２８２ｎｍ／ｍｉｎ、最適酸素流量１．５ｓｃｃｍ。
温度２７５℃の場合、最高のエッチングレート１４２ｎｍ／ｍｉｎ、最適酸素流量１．０ｓｃｃｍ。
温度２５０℃の場合、最高のエッチングレート５０ｎｍ／ｍｉｎ、最適酸素流量０．５ｓｃｃｍ。
上記の結果から、金属膜をエッチングする上では、加熱温度は２００℃以上とすることが好ましい。また、加熱温度が４００℃を超えるとヘキサフルオロアセチルアセトンが分解を起こすため、加熱温度は４００℃以下とすることが好ましい。したがって、加熱温度は２００℃〜４００℃程度とすることが好ましい。図６は、夫々の加熱温度における最高のエッチングレートにおけるアレニウスプロットのグラフである。縦軸をＮｉエッチング速度（ｎｍ／ｍｉｎ）、横軸を１０００／Ｔ（１／Ｋ）とした図６のグラフに、２５０℃〜３２５℃の加熱温度の最高のエッチングレートにおけるアレニウスプロットを示す。
上述したヘキサフルオロアセチルアセトンに対する酸素の流量は、酸素の分圧Ｐ（Ｏ２）とヘキサフルオロアセチルアセトンの分圧Ｐ（Ｈｈｆａｃ）との比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）として表すことができる。図７は、Ｎｉのエッチング厚さと分圧比の関係を示すグラフである。図８は、Ｎｉのエッチング厚さと分圧比の関係を示すグラフである。図７、図８のグラフは、縦軸をＮｉのエッチング厚さ（ｎｍ）、横軸を分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）として、全圧に対する依存性を調べた結果を示したものであり、図７は加熱温度が３２５℃の場合、図８は加熱温度が２７５℃の場合を示している。
これらのグラフにおいて、円形のプロットは、全圧が２６６０Ｐａ（２０Ｔｏｒｒ）、三角のプロットは、全圧が１３３００Ｐａ（１００Ｔｏｒｒ）、×のプロットは、全圧が２３９４０Ｐａ（１８０Ｔｏｒｒ）の場合を示している。図７、図８のグラフに示すように、全圧が変わっても、エッチング量が最大となる分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）は、同じ範囲に存在する。また、加熱温度が変わっても同じ傾向を示す。
図９は、各全圧における最適分圧比と温度との関係を示すグラフである。図９では、縦軸を分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）、横軸を温度として各温度における全圧２６６０（２０Ｔｏｒｒ）、１３３００Ｐａ（１００Ｔｏｒｒ）、２３９４０Ｐａ（１８０Ｔｏｒｒ）の場合のエッチング量が最大となる最適分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）をプロットしたものである。全圧が２６６０Ｐａ〜２３９４０Ｐａの範囲で、夫々の加熱温度における最大エッチング量を示す最適分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）は、略同じとなる。
図１０は、最適分圧比と温度との関係を示すグラフである。上記の各温度におけるエッチング量が最大となる最適分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）のプロットを含む範囲と、これより分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）が高くなる範囲、すなわち酸素が過剰となる範囲とを仕切る線を描くと図１０に示す線となる。この線は、
ｙ（Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ））＝１．５×４．３２９×１０−１７×Ｔ５．９９７
であり、したがって、分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）が、
Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）≦１．５×４．３２９×１０−１７×Ｔ５．９９７
となる範囲でプロセスを行うことが好ましい。この結果、酸素が過剰となることなく、プロセスを進めることが可能となる。
図１１は、Ｎｉのエッチングレートと分圧比の関係を示すグラフである。図１１では、縦軸をＮｉのエッチングレート（ｎｍ／ｍｉｎ）、横軸を分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）として、各温度（３２５℃、３００℃、２７５℃、２５０℃）における最大エッチングレートと分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）との関係をプロットしたものである。この図１１に示されるように、最大エッチングレートは、分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）に対して略直線上に位置する。この場合の直線は、Ｙ＝９２８０Ｘであった。
上記の内容を踏まえると、４００℃未満で被処理体の耐熱温度が許す限りの高温にて、その温度で最大エッチングレートを示す分圧比Ｐ（Ｏ２）／Ｐ（Ｈｈｆａｃ）未満になるように酸素ガス流量を減少させる。その後、図３において応用上望ましい形状までエッチングが進んだら酸素供給を停止させる。
また、酸化が進み、酸化物が過剰となってしまった場合は、一旦酸素の供給を停止し、例えば、水素ガス、アンモニアガス等の還元性のガスを供給しつつ加熱するか、水素のリモートプラズマを作用させる等の還元工程を実施しても良い。また、前処理（プリコンディショニング）として還元工程を実施した後、前述した処理ガスを供給するようにしても良い。
図１２は、還元工程を含むガスの供給例を示す図である。図１２に、前処理（プリコンディショニング）として、還元工程を行う場合のガスの供給工程の例を示す。この場合、まず、窒素と水素の供給を開始し、一定時間後に水素の供給を停止した上で、ヘキサフルオロアセチルアセトンと酸素の供給を開始する。
図１３は、還元工程を含むガスの供給例を示す図である。図１３は、処理ガスを供給した後、処理終了前に、還元工程を入れてリフレッシュするものであり、この場合、まず、窒素の供給を開始し、一定時間後、ヘキサフルオロアセチルアセトンと酸素の供給を開始する。そして、一定サイクルで酸素の供給を停止し、酸素の供給を停止している間に水素の供給を行う。
上述したように、第１の実施形態によれば、被処理体を加熱する加熱工程を行い、その際、酸素とβ−ジケトンとを含む処理ガスを供給する供給工程を行い、処理ガスにおけるβ−ジケトンに対する酸素の流量比を、基本的にはβ−ジケトン流量を固定し、酸素流量だけを制御することで、金属酸化物の生成速度が錯体の生成速度を超えない範囲に制御する制御工程とを行う。この結果、所定のパターンの金属膜を適切に形成可能であるという効果を奏する。特に、ハロゲン化物の蒸気圧が低く、プラズマエッチングしにくい遷移金属について、有益である。
すなわち、供給工程では、金属膜を酸化して金属酸化物を形成する工程と、金属酸化物とβ−ジケトンとを反応させて錯体を形成する工程と、錯体を昇華する工程とが含まれる。この結果、例えば、プラズマを使わない熱反応によるドライエッチングとなり、下地への物理的、科学的ダメージやコンタミネーションの影響を抑えることが可能となる。また、例えば、濃度で反応速度を素早く変更できない等方性のウェットエッチングと比較して、酸素の流量制御だけで反応速度を精密に制御可能となる。この結果、例えば、ｎｍオーダーでの微細なリセス等の加工が可能となる。また、例えば、高エネルギーイオン粒子の衝突によるスパッタエッチングとは異なり、基板へのダメージを抑えることが可能となる。また、例えば、β−ジケトンは金属酸化物と選択的に反応し、酸化していない金属には影響を与えないので、エッチング中に清浄金属表面を維持可能となる。
また、図３の（ａ）に示すような被処理体が形成される場合の一例について説明する。被処理体４００は、例えば、カーボンナノチューブを使用したビア配線を形成する場合や、半導体の銅配線を埋め込むためのめっきシード層を埋め込む場合、フォトリソグラフィーを用いたレジストのリフトオフで金属パターンを形成する場合などに形成されることが考えられる。
ここで、フォトリソグラフィーを用いたレジストのリフトオフで金属パターンを形成する場合、レジストマスク上にある金属膜とマスクされていない部分に成膜されている金属が連続した膜となることがあり、この場合、マスクされていない金属膜も一緒にリフトオフされることがあり、微細な形状が形成できない。すなわち、リフトオフでは、レジスト上に形成された膜と、レジストが無い下段に形成された膜とがレジストパターン側壁を介して連続膜になっているとうまくリフトオフされない。また、仮にリフトオフが出来ても、側壁に残された金属膜がバリとして存在し、不要な構造物として残存してしまう。これらを回避するためにレジスト形状を逆テーパー型やハンマーヘッドのようにすることで側壁への成膜を防止するような工夫がなされているが、このような形状を達成するためのリソグラフィー条件およびレジスト材料は特殊なものになってしまう。さらには、うまく側壁に金属膜が成膜されないようにしても、リフトオフ時に除去されるべきレジスト上の金属膜が、除去されずに表面上にパーティクルとして残ってしまう懸念がある。よって、リフトオフプロセスを理想的に行うためには、パターンとして残る下部の金属膜は残しつつ、レジスト膜上の金属膜およびレジストパターン側壁膜を優先的にエッチングすることが望まれる。ここで、ウェットエッチングでは膜の場所に依存せずに等方的に金属膜をエッチングしてしまう。ここで、炭酸ガス微粒子を吹き付けて冷却し、レジストと金属の熱膨張率の差を利用して、側壁金属膜を切断させる手法や、基板を加熱してレジスト上の金属膜にクラックを生じさせ、その後高圧ジェットによりレジスト剥離液を吹きかけることでレジストの剥離性を向上させる手法などが考えられるが、いずれも微細構造に対しては、パターン倒れやダメージが懸念され適用が難しい。また、従来の化学的ドライエッチングでは、ダマシン法で述べたように、銅などの遷移金属はその化合物の揮発性が低いため、レジストが堪え得る温度での実施が難しい。
これに対して、第１の実施形態によれば、図１５の（ａ）〜（ｃ）に示すように、パターンとして残る下部の金属膜４０３は残しつつ、レジスト膜上の金属膜およびレジストパターン側壁膜を優先的にエッチングすることが可能となる。図１５は、第１の実施形態における効果の一例を示すための図である。
また、半導体配線のさらなる微細化、高アスペクト化に対して、カーボンナノチューブを使用したビア配線が検討されている。実際にビア配線をカーボンナノチューブで作成するには、高アスペクトのビアホールの底部にカーボンナノチューブ生成に必須である触媒のＮｉやＣｏ微粒子を成膜する必要がある。触媒金属をビア構造底部に成膜する手法として、金属元素の直進性が高く、ビアホール内側壁に金属が付着しにくい、異方性ロングスロースパッタ法、コリメータスパッタ法、イオン化金属プラズマ（ＩＭＰ）スパッタなどが考えられる。しかしながら、これらの手法ではビア底以外のフィールド部にも当然成膜することになり、カーボンナノチューブを生成するプロセス時に、フィールド上からも生成してしまう。カーボンナノチューブのビア底からの選択成長を理想的に行うためには、触媒としての下部の金属膜は残しつつ、ビア側壁およびフィールド部の金属膜を優先的にエッチングすることが望まれる。ＰＶＤやＣＶＤにより全面を微粒子で被覆する手法や、フィールド部をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）で除去する手法があるが、ホールやトレンチの側壁部に被覆された金属膜を除去するのは困難である。
これに対して、第１の実施形態によれば、ホールやトレンチの側面についてもエッチング可能であり、適切にリフトオフ可能となるという有利な効果を奏する。また、第１の実施形態によれば、ビアホールの底部やトレンチの底部に、触媒となる金属膜を適切に形成可能となる。この結果、図１６の（ａ）〜（ｂ）に示すように、触媒としての下部の金属膜は残しつつ、ビア側壁およびフィールド部の金属膜を優先的にエッチングすることが可能となる結果、図１６の（ｃ）に示すように、カーボンナノチューブのビア底からの選択成長を理想的に行うことが可能となる。図１６は、第１の実施形態による効果の一例を示す図である。
図１７は、第１の実施形態による効果の一例を示す図である。また、半導体の銅配線を埋め込むためのめっきシード層を埋め込む場合、ＰＶＤなどを用いて成膜するが、ホールやトレンチの入り口で過剰に成膜される結果、図１７の（ａ）に示すように、オーバーハング形状を形成することがある。オーバーハング形状が形成されると、入り口よりも下の側面や底部に成膜されないため、スパッタリングモードでオーバーハングを削って再度成膜することを繰り返すことになる。これに対して、第１の実施形態によれば、スパッタリングモードを繰り返すことで下地層にダメージを与えることなく、図１７の（ｂ）に示すように、オーバーハング形状を改善可能となり、金属膜となるめっきシード層の埋め込みが可能となる。
図１８は、第１の実施形態による効果の一例を示す図である。図１８において、「Ａ」はフィールド部、「Ｂ」はパターン側壁部、「Ｃ」はパターン底部、「Ｗ」は溝幅もしくはビアホール径、「Ｔ」は溝、もしくはビアホール深さである。ここで、第１の実施形態によれば、パターン底部の金属膜は極力エッチングせずに、フィールド部とパターン側壁部とを選択的にエッチング可能となる。
ここで、上述した説明では、ＣＶＤ装置によって所定の膜が形成された半導体ウエハが、エッチング装置１００に搬送されると説明した。ここで、例えば、ＣＶＤ装置とエッチング装置１００とは、１つの装置内に設けられても良い。
図１９は、ＣＶＤ装置とエッチング装置とを有する処理装置の一例を示す図である。処理装置５００には、例えば２５枚のウエハＷが収納された密閉型の搬送容器を載置するための搬入出ポート５０１が横並びに例えば３箇所に設けられており、これら搬入出ポート５０１の並びに沿うように、大気搬送室５０２が設けられている。この大気搬送室５０２内には、ウエハＷを搬送するための多関節アームにより構成されたウエハ搬送機構５０２ａが常圧搬送機構として設けられている。また、大気搬送室５０２の側方側には、ウエハＷの向きの調整を行うためのオリエント室５０３が設けられている。また、大気搬送室５０２における搬入出ポート５０１の反対側の面には、常圧雰囲気と大気雰囲気との間で雰囲気の切り替えを行うためのロードロック室５０４が気密に接続されている。図１９に示す例では、ロードロック室５０４が２つある場合を例に示した。
大気搬送室５０２から見た時に、ロードロック室５０４よりも奥側には、真空雰囲気にてウエハＷの搬送を行う真空搬送機構である搬送アーム５０５ａの設けられた真空搬送室５０５が気密に接続されている。真空搬送室５０５には、例えば、半導体ウエハを洗浄するための洗浄処理室５０６と、金属膜を成膜するためのＣＶＤ処理室５０７、エッチングを行うためのエッチング室５０８、カーボンナノチューブを成長させるためのＣＶＤ処理室５０９とが、それぞれ気密に設けられる。なお、エッチング室５０８は、上述したエッチング装置１００に相当する。
処理装置５００には、装置全体の動作のコントロールを行うためのコンピュータからなる制御部５１０が設けられる。制御部５１０のメモリ内には、上述した一連の処理を実行するためのプログラムが格納されている。プログラムは、例えば、ウエハＷに対する処理に対応した装置の動作を実行するようにステップ群が組まれており、ハードディスク、コンパクトディスク、光磁気ディスク、メモリカード、フレキシブルディスクなどの記憶媒体である記憶部５１１から制御部５１０内にインストールされる。
処理装置５００では、例えば、搬入出ポート５０１に半導体ウエハが載置されると、ウエハ搬送機構５０２ａによりウエハＷが取り出される。その後、半導体ウエハは、オリエント室５０３においてウエハＷの向きを揃えた後、大気雰囲気に設定されたロードロック室５０４に搬入される。そして、ロードロック室５０４内の雰囲気が真空雰囲気に切り替えられた後、ウエハＷは搬送アーム５０５ａによりＣＶＤ処理室５０７にて成膜され、エッチング装置１００にてエッチングが行われ、その後、ＣＶＤ処理室５０７にてカーボンナノチューブを成長させる。なお、処理の合間には、適宜、洗浄処理室５０６にて洗浄される。その後、処理済みのウエハＷは、ロードロック室５０４及び大気搬送室５０２を介して元の位置に戻される。
上述したように、処理装置５００によれば、１つの装置内部にて、金属膜の成膜からカーボンナノチューブの成長までを実行することが可能となる。
図２０は、ＣＶＤ装置の処理チャンバの構造の一例を示す図である。図２０に示すように、ＣＶＤ装置の処理チャンバ６００は、被処理体としての半導体ウエハを載置するためのステージ６０１が配設されている。ステージ６０１には、半導体ウエハを所定温度に加熱するための図示しないヒータが設けられている。また、ステージ６０１には、図示しない駆動機構によって上下に移動され、ステージ６０１上に出没自在とされた複数のリフトピン６０２が設けられている。リフトピン６０２は、半導体ウエハをステージ６０１上に搬入及び搬出する際に、一時的に半導体ウエハをステージ６０１の上方に支持するためのものである。ここで、処理チャンバ６００は、エッチング装置１００の処理チャンバとは異なり、シャワーヘッド型ではなくても良い。言い換えると、ガス噴出孔６０３が設けられる部分が、ステージと並行となっていなくても良く、傾斜を有しても良い。ただし、これに限定されるものではなく、処理チャンバ６００は、任意の形状であって良い。
１００ エッチング装置
４００ 被処理体
４０１ 基板
４０２ マスク層
４０３ 金属膜
４０４ 金属酸化物
４０５ 金属錯体ガス

Claims (6)

  1. 所定のパターンのマスク層が基板に設けられ、前記基板の前記マスク層が設けられる側の面のうち前記マスク層に覆われていない部分と、前記マスク層の露出している面の一部又は全てを覆うように設けられる金属膜を有する被処理体を加熱する加熱工程と、
    酸素とβ−ジケトンとを含む処理ガスを供給する供給工程と、
    前記処理ガスにおけるβ−ジケトンに対する酸素の流量比を、金属膜を酸化して形成される金属酸化物の生成速度が金属酸化物とβ−ジケトンとが反応して形成される錯体の生成速度を超えない範囲に制御する制御工程と
    を含むことを特徴とする被処理体の処理方法。
  2. 前記供給工程は、前記β−ジケトン及び酸素を、シャワー供給方式によって被処理体表面に対して供給することを特徴とする請求項１に記載の被処理体の処理方法。
  3. 前記供給工程は、
    前記金属膜を酸化して金属酸化物を形成する工程と、
    前記金属酸化物とβ−ジケトンとを反応させて錯体を形成する工程と、
    前記錯体を昇華する工程と
    を含むことを特徴とする請求項１に記載の被処理体の処理方法。
  4. 前記β−ジケトンがヘキサフルオロアセチルアセトンであることを特徴とする請求項１に記載の被処理体の処理方法。
  5. 前記処理ガスにおけるヘキサフルオロアセチルアセトンに対する酸素の流量比が、１％以下であることを特徴とする請求項４に記載の被処理体の処理方法。
  6. 前記供給工程は、前記処理ガスにおけるヘキサフルオロアセチルアセトンに対する酸素の流量比を、時間の経過とともに減少させることを特徴とする請求項４に記載の被処理体の処理方法。
JP2013138289A 2013-07-01 2013-07-01 被処理体の処理方法 Pending JP2015012243A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013138289A JP2015012243A (ja) 2013-07-01 2013-07-01 被処理体の処理方法
PCT/JP2014/066460 WO2015001991A1 (ja) 2013-07-01 2014-06-20 被処理体の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013138289A JP2015012243A (ja) 2013-07-01 2013-07-01 被処理体の処理方法

Publications (1)

Publication Number Publication Date
JP2015012243A true JP2015012243A (ja) 2015-01-19

Family

ID=52143569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013138289A Pending JP2015012243A (ja) 2013-07-01 2013-07-01 被処理体の処理方法

Country Status (2)

Country Link
JP (1) JP2015012243A (ja)
WO (1) WO2015001991A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028198A (ja) * 2015-07-27 2017-02-02 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2017134930A1 (ja) * 2016-02-02 2017-08-10 セントラル硝子株式会社 エッチング方法及びエッチング装置
JPWO2018020822A1 (ja) * 2016-07-26 2019-05-09 セントラル硝子株式会社 エッチング方法及びエッチング装置
JP2019169724A (ja) * 2019-05-08 2019-10-03 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR20190114784A (ko) 2018-03-30 2019-10-10 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
JP2019186508A (ja) * 2018-03-30 2019-10-24 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR20200011495A (ko) * 2017-06-27 2020-02-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
WO2020157954A1 (ja) * 2019-02-01 2020-08-06 株式会社日立ハイテクノロジーズ エッチング方法およびプラズマ処理装置
JP2021050365A (ja) * 2019-09-20 2021-04-01 東京エレクトロン株式会社 エッチング方法、及びエッチング装置
US11915951B2 (en) 2016-10-28 2024-02-27 Hitachi High-Tech Corporation Plasma processing method
US12051574B2 (en) 2019-12-20 2024-07-30 Hitachi High-Tech Corporation Wafer processing method and plasma processing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144031A (ja) * 1999-11-12 2001-05-25 Sony Corp 半導体装置の製造方法
JP2002057058A (ja) * 2000-08-11 2002-02-22 Anelva Corp 磁性金属材からなる薄膜を含む磁性多層薄膜のエッチング方法
JP4161602B2 (ja) * 2002-03-27 2008-10-08 セイコーエプソン株式会社 マイクロレンズアレイおよびその製造方法並びに光学装置
US7994002B2 (en) * 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification
JP5707144B2 (ja) * 2011-01-18 2015-04-22 東京エレクトロン株式会社 基板処理装置のドライクリーニング方法及び金属膜の除去方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028198A (ja) * 2015-07-27 2017-02-02 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR20170013169A (ko) 2015-07-27 2017-02-06 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US9991138B2 (en) 2015-07-27 2018-06-05 Tokyo Electron Limited Etching method and etching apparatus
KR101898329B1 (ko) 2015-07-27 2018-09-12 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
WO2017134930A1 (ja) * 2016-02-02 2017-08-10 セントラル硝子株式会社 エッチング方法及びエッチング装置
JPWO2018020822A1 (ja) * 2016-07-26 2019-05-09 セントラル硝子株式会社 エッチング方法及びエッチング装置
US11915951B2 (en) 2016-10-28 2024-02-27 Hitachi High-Tech Corporation Plasma processing method
KR102360687B1 (ko) * 2017-06-27 2022-02-10 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20200011495A (ko) * 2017-06-27 2020-02-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11705326B2 (en) 2017-06-27 2023-07-18 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2019186508A (ja) * 2018-03-30 2019-10-24 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR20190114784A (ko) 2018-03-30 2019-10-10 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
KR102244395B1 (ko) * 2018-03-30 2021-04-23 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US10998199B2 (en) 2018-03-30 2021-05-04 Tokyo Electron Limited Etching method and etching apparatus
JP7063117B2 (ja) 2018-03-30 2022-05-09 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2020157954A1 (ja) * 2019-02-01 2020-08-06 株式会社日立ハイテクノロジーズ エッチング方法およびプラズマ処理装置
JPWO2020157954A1 (ja) * 2019-02-01 2021-02-18 株式会社日立ハイテク エッチング方法およびプラズマ処理装置
TWI758640B (zh) * 2019-02-01 2022-03-21 日商日立全球先端科技股份有限公司 蝕刻方法及電漿處理裝置
US11515167B2 (en) 2019-02-01 2022-11-29 Hitachi High-Tech Corporation Plasma etching method and plasma processing apparatus
JP2019169724A (ja) * 2019-05-08 2019-10-03 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP2021050365A (ja) * 2019-09-20 2021-04-01 東京エレクトロン株式会社 エッチング方法、及びエッチング装置
JP7338355B2 (ja) 2019-09-20 2023-09-05 東京エレクトロン株式会社 エッチング方法、及びエッチング装置
US11335567B2 (en) 2019-09-20 2022-05-17 Tokyo Electron Limited Etching method and etching apparatus
US12051574B2 (en) 2019-12-20 2024-07-30 Hitachi High-Tech Corporation Wafer processing method and plasma processing apparatus

Also Published As

Publication number Publication date
WO2015001991A1 (ja) 2015-01-08

Similar Documents

Publication Publication Date Title
WO2015001991A1 (ja) 被処理体の処理方法
US9449843B1 (en) Selectively etching metals and metal nitrides conformally
JP6948797B2 (ja) 不揮発性金属をパターニングするためのチャンバ
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
JP6554418B2 (ja) タングステン膜の成膜方法および成膜装置
TW201837979A (zh) 半導體處理裝置
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP2018085502A (ja) 酸化アルミニウムエッチング停止層の蒸着
TWI687994B (zh) 用於經由原子層沉積循環之蝕刻的方法
TW201626503A (zh) 具有成核抑制的特徵部填充
JP5707144B2 (ja) 基板処理装置のドライクリーニング方法及び金属膜の除去方法
JP7525793B2 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
US10600685B2 (en) Methods to fill high aspect ratio features on semiconductor substrates with MOCVD cobalt film
JP6559107B2 (ja) 成膜方法および成膜システム
KR20190101450A (ko) 드라이 에칭 방법 및 에칭 장치
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
JP2008297605A (ja) 半導体装置の製造方法及び基板処理装置
JP6253214B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
TWI609095B (zh) 用於氮化錳整合之方法
JP2010212452A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
TW201903966A (zh) 自對準通孔處理流程
JP2007332422A (ja) 成膜方法及び成膜装置
CN112740364A (zh) 半导体装置的制造方法、基板处理装置和记录介质
TW201903841A (zh) 降低鰭式場效電晶體裝置的接觸電阻的方法及結構